JP2019029480A - 固体撮像素子 - Google Patents

固体撮像素子 Download PDF

Info

Publication number
JP2019029480A
JP2019029480A JP2017146694A JP2017146694A JP2019029480A JP 2019029480 A JP2019029480 A JP 2019029480A JP 2017146694 A JP2017146694 A JP 2017146694A JP 2017146694 A JP2017146694 A JP 2017146694A JP 2019029480 A JP2019029480 A JP 2019029480A
Authority
JP
Japan
Prior art keywords
charge
region
semiconductor region
imaging device
solid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017146694A
Other languages
English (en)
Other versions
JP6987562B2 (ja
Inventor
一 池田
Hajime Ikeda
一 池田
小林　昌弘
Masahiro Kobayashi
昌弘 小林
関根　寛
Hiroshi Sekine
関根　　寛
裕介 大貫
Yusuke Onuki
裕介 大貫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2017146694A priority Critical patent/JP6987562B2/ja
Priority to US16/040,144 priority patent/US10805563B2/en
Publication of JP2019029480A publication Critical patent/JP2019029480A/ja
Application granted granted Critical
Publication of JP6987562B2 publication Critical patent/JP6987562B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14654—Blooming suppression
    • H01L27/14656—Overflow drain structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H04N25/622—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming by controlling anti-blooming drains
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/621—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming
    • H04N25/623—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels for the control of blooming by evacuation via the output or reset lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】グローバルシャッター動作に好適な電荷排出機構を有する固体撮像素子を提供する。【解決手段】本発明の一観点によれば、入射光に対応する信号電荷を蓄積する第１導電型の電荷蓄積領域と、所定の電圧が印加される第１導電型の排出領域と平面視において、排出領域と電荷蓄積領域との間に位置する排出ゲートと、電荷蓄積領域と排出領域とに接続される、第１導電型の半導体領域と、を各々が有する複数の画素を含むことを特徴とする固体撮像素子が提供される。【選択図】図４

Description

本発明は固体撮像素子に関し、特に、光電変換部に蓄積された信号電荷を排出する電荷排出機構を画素に有する固体撮像素子に関する。
近年のデジタルスチルカメラやデジタルビデオカメラには、消費電力が低く高速に動作するＣＭＯＳイメージセンサが広く用いられている。一般的なＣＭＯＳイメージセンサでは、画素を行順次に読み出すいわゆるローリングシャッター動作が行われる。一方で、例えば特許文献１、２では、全画素を同時に読み出すグローバルシャッター動作を行うＣＭＯＳイメージセンサが提案されている。
特許文献１、２に記載の画素では、グローバルシャッター動作を行うために、光電変換部に蓄積された信号電荷を排出する電荷排出機構を画素に設けている。特に、特許文献１では、光電変換部から溢れた信号電荷が、低濃度の不純物領域を介して排出されるようにしている。また、特許文献２では、ＭＯＳトランジスタを制御して電荷排出機構のオンとオフを切替え可能としている。
特開２００６−１２１１４０号公報 特開２０１１−２１６９７０号公報
グローバルシャッター動作において、信号電荷の蓄積期間（露光期間）を制御するためには、電荷排出機構における電荷排出経路のポテンシャル障壁を適切に制御することが重要である。電荷排出経路のポテンシャル障壁が適切に制御されないと、光電変換部から溢れた信号電荷が電荷保持部等に流出して画素信号のＳＮ比が低下してしまう。特許文献１、２では、このような電荷排出機構を制御するための具体的な画素の構造及び方法については何ら検討されていない。そこで出願人は、電荷排出経路のポテンシャル障壁を適切に制御可能な、グローバルシャッター動作に好適な電荷排出機構を有する固体撮像素子についての検討を行った。
本発明の一観点によれば、入射光に対応する信号電荷を蓄積する第１導電型の電荷蓄積領域と、所定の電圧が印加される第１導電型の排出領域と平面視において、排出領域と電荷蓄積領域との間に位置する排出ゲートと、電荷蓄積領域と排出領域とに接続される、第１導電型の半導体領域と、を各々が有する複数の画素を含むことを特徴とする固体撮像素子が提供される。
本発明によれば、グローバルシャッター動作に好適な電荷排出機構を有する固体撮像素子を提供することができる。
第１実施形態に係る固体撮像素子における画素の等価回路図である。 第１実施形態に係る固体撮像素子における画素の制御方法を示すタイミングチャートである。 第１実施形態に係る固体撮像素子における画素の構造を模式的に示す平面図である。 第１実施形態に係る固体撮像素子における画素の構造を模式的に示す断面図である。 第１実施形態に係る固体撮像素子における画素の各部の電位分布を示す図である。 第２実施形態に係る固体撮像素子における画素の構造を模式的に示す平面図である。 第２実施形態に係る固体撮像素子における画素の構造を模式的に示す断面図である。 第３実施形態に係る固体撮像素子における画素の構造を模式的に示す平面図である。 第３実施形態に係る固体撮像素子における画素の構造を模式的に示す断面図である。 第４実施形態による撮像システムの概略構成を示すブロック図である。 第５実施形態による撮像システム及び移動体の構成例を示す図である。
以下、本発明の好適な実施形態について図面を用いて説明する。なお、本発明は以下の実施形態に限定されるものではなく、その要旨を逸脱しない範囲において適宜変更可能である。各図において同一、又は相当する機能を有するものは、同一符号を付し、その説明を省略又は簡潔にすることもある。
前述したように、光電変換部に蓄積された信号電荷を排出するための電荷排出機構を画素に設け、グローバルシャッターとして機能する電荷転送部と組み合わせることで、グローバルシャッター動作を行う際の信号電荷の蓄積期間を制御することができる。しかし、電荷排出経路のポテンシャル障壁が適切に制御されないと、光電変換部から溢れた信号電荷が電荷保持部等に流出して、画素信号のＳＮ比が低下してしまうという課題がある。
そこで出願人は、グローバルシャッター動作に好適な電荷排出機構の構造及び方法について検討を行った。検討の結果、グローバルシャッター動作を行う際に電荷排出経路のポテンシャル障壁を適切に制御するためには、次の２つの要件が特に重要であることが明らかとなった。
第１の要件は、光電変換部に蓄積された信号電荷を排出している電荷排出期間において、電荷排出経路のポテンシャルが、空乏状態における光電変換部のポテンシャルよりも低くなっていることである。ここでポテンシャルとは、信号電荷の位置エネルギーのことであり、信号電荷は極性に関わらずポテンシャルの低い方へ移動する。電荷排出機構がこの第１の要件を満たすことで、光電変換部に蓄積された信号電荷を電荷排出時に全て排出することができるため、電荷排出後の光電変換部の電荷量がバラつかず、画素信号のＳＮ比を向上させることができる。
第２の要件は、光電変換部に信号電荷を蓄積している電荷蓄積期間において、電荷排出機構のポテンシャル障壁が、グローバルシャッターとして機能する電荷転送部のポテンシャル障壁よりも低くなっていることである。電荷排出機構がこの第２の要件を満たすことで、光電変換部から溢れた信号電荷は、電荷転送部の側ではなく、電荷排出機構を介して排出領域（オーバーフロードレイン）へ排出される。これにより、溢れた信号電荷が電荷保持部等に混入して偽信号が発生することを抑制することができる。
上述の先行文献の電荷排出機構は、少なくともこれらの２要件のいずれかを満たしていない。例えば特許文献１は、電荷排出機構のオンとオフを切替える手段を有しておらず、第１の要件を満たしていない。また特許文献２は、電荷排出経路のポテンシャル障壁の適切な大きさについて検討されておらず、第２の要件を満たしていない。以下の実施形態では、これらの２要件を満たすグローバルシャッター動作に好適な電荷排出機構について説明する。
（第１実施形態）
図１は、第１実施形態に係る固体撮像素子における画素１００の等価回路図である。図１には、第ｎ〜ｎ＋１行、第ｍ〜ｍ＋１列の計４つの画素１００を有する固体撮像素子の構成を簡略化して示しているが、実際の固体撮像素子は、より多くの画素１００を有している。それぞれの画素１００は、光電変換部１、電荷保持部２、フローティングディフュージョン領域３、排出領域４の各領域を有して構成される。また、それぞれの画素１００は、電荷排出部Ｔｒ１、電荷転送部Ｔｒ２、Ｔｒ３、電荷リセット部Ｔｒ４、増幅部Ｔｒ５、行選択部Ｔｒ６の各トランジスタを有している。
電荷排出部Ｔｒ１、電荷転送部Ｔｒ２、Ｔｒ３、電荷リセット部Ｔｒ４、行選択部Ｔｒ６の各トランジスタは、それぞれ、制御信号ｐＯＦＧ、ｐＧＳ、ｐＴＸ、ｐＲＥＳ、ｐＳＥＬにより駆動される。これらの制御信号は、不図示の垂直走査回路から、行ごとに出力される。図１では、画素１００に出力される制御信号の行番号を括弧付で表記している。
光電変換部１は、入射光を信号電荷に変換して蓄積する。この際、光電変換部１は概ね入射光量に比例した信号電荷を光電変換して蓄積する。電荷排出部Ｔｒ１は、制御信号ｐＯＦＧにより駆動され、光電変換部１に蓄積された信号電荷を排出領域４へ排出する。排出領域４は電源１７と接続されていてもよい。電荷転送部Ｔｒ２は、制御信号ｐＧＳにより駆動され、光電変換部１に蓄積された信号電荷を電荷保持部２へ転送する。電荷転送部Ｔｒ２は、全ての画素１００で電荷蓄積期間を同期させるためのグローバルシャッターとして機能する。
電荷保持部２は、光電変換部１から転送された信号電荷を保持する。電荷転送部Ｔｒ３は、制御信号ｐＴＸにより駆動され、電荷保持部２に保持された信号電荷をフローティングディフュージョン領域３へ転送する。フローティングディフュージョン領域３には、電荷保持部２から転送された信号電荷が一時的に保持される。フローティングディフュージョン領域３は、増幅部Ｔｒ５の入力ノードと接続されており、一時的に保持された信号電荷を電圧信号に変換する電荷電圧変換部として機能する。
電荷リセット部Ｔｒ４は、制御信号ｐＲＥＳにより駆動され、フローティングディフュージョン領域３を、電源１７に基づく電位にリセットする。この際、電荷転送部Ｔｒ３を同時にオンすることで、電荷保持部２をリセットすることができる。また、更に電荷転送部Ｔｒ２を同時にオンすることで、光電変換部１をリセットすることもできる。増幅部Ｔｒ５は、フローティングディフュージョン領域３に転送された信号電荷に基づく画素信号を出力する。行選択部Ｔｒ６は、制御信号ｐＳＥＬにより駆動され、出力線に接続する画素１００を選択して、画素信号Ｖｏｕｔを出力線に出力する。
図２は、第１実施形態に係る固体撮像素子における画素１００の制御方法を示すタイミングチャートである。時刻ｔ１において、固体撮像素子は、制御信号ｐＯＦＧをＨｉｇｈにする。これにより、電荷排出部Ｔｒ１がオン状態となり、光電変換部１に蓄積された信号電荷が排出領域４へ排出される。この際、光電変換部１に蓄積された信号電荷が全て排出されることが望ましい。転送されずに光電変換部１に残存した電荷があると、信号電荷に加算されて画素信号の出力バラつきの原因となるからである。
時刻ｔ２において、固体撮像素子は、制御信号ｐＯＦＧをＬｏｗにする。これにより、電荷排出部Ｔｒ１がオフ状態となり、画素１００の電荷排出期間が終了すると同時に、光電変換部１に信号電荷が蓄積されて画素１００の電荷蓄積期間が開始する。光電変換部１に蓄積される信号電荷の量は、光電変換部１への入射光量と電荷蓄積期間の長さに概ね比例する。
時刻ｔ３において、固体撮像素子は、制御信号ｐＧＳをＨｉｇｈにする。これにより、電荷転送部Ｔｒ２がオン状態となり、光電変換部１に蓄積された信号電荷が電荷保持部２へ転送されて、画素１００の電荷蓄積期間が終了する。その後、固体撮像素子は、制御信号ｐＧＳをＬｏｗに戻す。時刻ｔ２から時刻ｔ３までが画素１００の電荷蓄積期間（露光期間）となる。
時刻ｔ４において、固体撮像素子は、制御信号ｐＲＥＳをＨｉｇｈにして、電荷リセット部Ｔｒ４をオン状態とする。その後、制御信号ｐＲＥＳをＬｏｗに戻す。これにより、フローティングディフュージョン領域３がリセットされる。この際、画素信号の基準レベルとなるリセット直後の画素信号を読み出しておく（Ｎ読み）。
時刻ｔ５において、固体撮像素子は、制御信号ｐＴＸをＨｉｇｈにして、電荷転送部Ｔｒ３をオン状態とする。その後、制御信号ｐＴＸをＬｏｗに戻す。これにより、電荷保持部２に保持された信号電荷がフローティングディフュージョン領域３へ転送される。そして、フローティングディフュージョン領域３へ転送された信号電荷に基づく画素信号を読み出す（Ｓ読み）。
図３は、第１実施形態に係る固体撮像素子における画素１００の構造を模式的に示す平面図である。先の図と同一、又は対応する要素には同じ符号を付している。図３では、各部を簡略化して矩形で図示しているが、矩形は各部の実際の形状を表わすものではなく、各部が配置される領域を模式的に示している。画素トランジスタ領域８には、電荷リセット部Ｔｒ４、増幅部Ｔｒ５、行選択部Ｔｒ６等が配置される。
図１に示した電荷排出部Ｔｒ１、電荷転送部Ｔｒ２、Ｔｒ３は、ＭＯＳトランジスタとして構成されており、図３には、それぞれのＭＯＳトランジスタのゲート電極１０、２０、３０を図示している。図３に示す矢印は、電荷排出部Ｔｒ１、電荷転送部Ｔｒ２、Ｔｒ３がそれぞれオン状態とされたときに、信号電荷が転送又は排出される方向を示している。以下の説明では、図３に示す矢印に沿った方向のゲート電極１０、２０、３０の長さをゲート長と称し、平面視において矢印と直交する方向のゲート電極１０、２０、３０の幅をゲート幅と称することがある。電荷排出部Ｔｒ１の構造については、この後、図４を用いて説明する。
図４は、第１実施形態に係る固体撮像素子における画素１００の構造を模式的に示す断面図である。図４には、図３に示した一点鎖線Ａ−Ａ′に沿った画素１００の断面図を示している。先の図と同一、又は対応する要素には同じ符号を付している。なお、本実施形態では、信号電荷が電子であることを想定するが、信号電荷が正孔の場合でも、半導体のＰ型／Ｎ型、制御信号のＨｉｇｈ／Ｌｏｗの極性を逆にすることで、同様の効果を得ることができる。
Ｎ型の半導体基板６の上には、Ｐ型のウェル領域５が形成されている。ウェル領域５には、図３に示した画素１００の各部が形成されている。光電変換部１は、Ｐ型領域１０１及びＮ型領域１０２から成る。電荷保持部２は、Ｐ型領域２０１及びＮ型領域２０２から成る。光電変換部１と電荷保持部２の間には、電荷転送部Ｔｒ２のゲート電極２０が形成されている。電荷保持部２とフローティングディフュージョン領域３の間には、電荷転送部Ｔｒ３のゲート電極３０が形成されている。ゲート電極２０、３０は、絶縁層７によってウェル領域５から絶縁されている。
光電変換部１と排出領域４の間には、電荷排出部Ｔｒ１が形成されている。電荷排出部Ｔｒ１は、Ｐ型の第２半導体領域１１、Ｎ型の第１半導体領域１２、及びゲート電極１０を含んで構成される。本実施形態の電荷排出部Ｔｒ１は、Ｐ型のウェル領域５の上に、Ｎ型の第１半導体領域１２、Ｐ型の第２半導体領域１１、絶縁層７、及びゲート電極１０が、平面視において重なるように積層されて形成されている。
第１半導体領域１２は、光電変換部１のＮ型領域１０２と排出領域４のそれぞれに接している。すなわち、フローティングディフュージョン領域３、第１半導体領域１２、及び光電変換部１のＮ型領域１０２は、一続きの同一の導電型の領域として繋がっている（リークパス構造）。第１半導体領域１２は、ゲート電極１０の下方の、絶縁層７とは接しない深い位置に形成されている。この結果、ゲート電極１０とＮ型の第１半導体領域１２の間には、Ｐ型の第２半導体領域１１が形成されている。
このような構成によれば、電荷排出部Ｔｒ１のオン状態において、光電変換部１に蓄積された信号電荷を、第２半導体領域１１に形成されるチャネルを介して排出することができる（スイッチ構造）。また、電荷排出部Ｔｒ１のオフ状態において、光電変換部１から溢れる信号電荷を、第１半導体領域１２を介して排出することができる（リークパス構造）。
図５は、第１実施形態に係る固体撮像素子における画素１００の各部の電位分布を示す図である。図５には、左から順に、排出領域４、電荷排出部Ｔｒ１、光電変換部１、電荷転送部Ｔｒ２、電荷保持部２、電荷転送部Ｔｒ３、フローティングディフュージョン領域３の各部における電位を示している。ここで、光電変換部１、電荷保持部２は、それぞれ、Ｎ型領域１０２、Ｎ型領域２０２における電位を示しており、電荷転送部Ｔｒ２、Ｔｒ３は、ゲート電極２０、３０の下方の、チャネルが形成されるウェル領域５における電位を示している。図５は、信号電荷が電子であることを想定しており、縦軸の下に行くほど電位が大きくなるように図示されている。以下、図５を参照しながら、本実施形態の電荷排出部Ｔｒ１の制御方法について具体的に説明する。
まず、光電変換部１から信号電荷を排出している電荷排出期間における電荷排出部Ｔｒ１の制御方法について、図５（ａ）を参照しながら説明する。先の図２において、制御信号ｐＯＦＧがＨｉｇｈに維持されている期間ｔ１−ｔ２が、この電荷排出期間である。
電荷排出部Ｔｒ１がオン状態となると、ゲート電極１０の下方の第２半導体領域１１にチャネルが形成される。排出領域４は電源１７と接続されており、光電変換部１よりも高い電位に維持される。このため、電荷排出部Ｔｒ１がオン状態である間は、光電変換部１に蓄積された信号電荷が、第２半導体領域１１に形成されたチャネルを介して排出領域４へ排出される。信号電荷が排出された後の光電変換部１のＮ型領域１０２は、空乏状態で電位が正となっている。
電荷排出時において、電荷排出部Ｔｒ１が、先に述べた第１の要件を満たすためには、Ｐ型の第２半導体領域１１の不純物濃度・深さ・平面レイアウトや、ゲート電極１０の長さ、幅等が、重要な設計事項となる。より具体的には、図５（ａ）における第１の要件は、電荷排出部Ｔｒ１の第２半導体領域１１の電位が、空乏状態の光電変換部１のＮ型領域１０２の電位よりも高くなっていることである。例えば、排出領域４の電位が４．０Ｖ、光電変換部１のＮ型領域１０２の電位が２．５Ｖ、電荷排出時における電荷排出部Ｔｒ１の第２半導体領域１１の電位が３．５Ｖとなるように、画素１００を設計する。
次に、光電変換部１に信号電荷を蓄積している電荷蓄積期間における電荷排出部Ｔｒ１の制御方法について、図５（ｂ）を参照しながら説明する。先の図２において、制御信号ｐＯＦＧ、及び制御信号ｐＧＳが共にＬｏｗに維持されている期間ｔ２−ｔ３が、この電荷蓄積期間である。
電荷蓄積期間においては、光電変換部１に蓄積された信号電荷が排出されないように、電荷排出部Ｔｒ１のＰ型の第２半導体領域１１は、十分なポテンシャル障壁を形成する必要がある。同時に、第２半導体領域１１は、十分な量の正孔が誘起されて、暗電流が発生しない状態であることも必要である。電荷蓄積時において、電荷排出部Ｔｒ１が、これらの要件を満たすためには、Ｐ型の第２半導体領域１１の不純物濃度・深さ・平面レイアウトや、ゲート電極１０の長さ、幅等が、重要な設計事項となる。具体的には、例えば、電荷蓄積時における第２半導体領域１１の電位が−０．３Ｖとなるように、画素１００を設計する。
また、電荷蓄積期間においては、光電変換部１に蓄積された信号電荷が電荷保持部２の側へ溢れるとノイズとなるので、溢れた信号電荷は排出領域４の側へ流れるようにする必要がある。このために、本実施形態の電荷排出部Ｔｒ１は、Ｐ型の第２半導体領域１１の下に、Ｎ型の第１半導体領域１２を設けている。
電荷蓄積時において、電荷排出部Ｔｒ１が、先に述べた第２の要件を満たすためには、Ｎ型の第１半導体領域１２の不純物濃度・深さ・平面レイアウトや、ゲート電極１０の長さ、幅等が、重要な設計事項となる。より具体的には、図５（ｂ）における第２の要件は、電荷排出部Ｔｒ１のポテンシャル障壁が、電荷転送部Ｔｒ２のポテンシャル障壁よりも低くなっていることである。例えば、電荷転送部Ｔｒ２の電位が−０．４Ｖ、電荷排出部Ｔｒ１の第１半導体領域１２の電位が−０．１Ｖとなるように、画素１００を設計する。
また、電荷蓄積期間において、第１半導体領域１２は、光電変換部１のＮ型領域１０２と排出領域４の間に十分なポテンシャル障壁を形成している必要がある。このため、第１半導体領域１２は空乏状態でなくてはならない。電気的中性状態では信号電荷が流れてしまうためである。
また、空乏化した第１半導体領域１２の信号電荷に対するポテンシャルは、空乏化した光電変換部１のＮ型領域１０２の信号電荷に対するポテンシャルよりも十分高くなければならない。これは、空乏化した第１半導体領域１２のポテンシャルと、空乏化したＮ型領域１０２のポテンシャルの差が、概ね光電変換部１に信号電荷を蓄積することができる飽和容量となるためである。すなわち、第１半導体領域１２とＮ型領域１０２の、空乏化状態における電位（空乏電位）の差が大きいほど、大きい信号を取り扱うことができる。
以上をまとめると、電荷蓄積時において、第２半導体領域１１に十分な量の正孔が誘起されることが必要である。加えて、電荷排出時及び電荷蓄積時において、下記に示す画素１００の各部の電位が下記の順で高くなっていることが必要である。それぞれ、一例としての具体的な電位値を括弧内に付記した。
Ｖ１： 電荷蓄積時における電荷転送部Ｔｒ２の電位（−０．４Ｖ）
Ｖ２： 電荷蓄積時における第１半導体領域１２の電位（−０．１Ｖ）
Ｖ３： 光電変換部１のＮ型領域１０２の空乏電位（＋２．５Ｖ）
Ｖ４： 電荷排出時における第２半導体領域１１の電位（＋３．５Ｖ）
Ｖ５： 排出領域４の電位（＋４．０Ｖ）
次に、上記の電位Ｖ１〜Ｖ５の好適な電位差について述べる。電位Ｖ２は電位Ｖ１に対して０．３Ｖ程度高いことが好ましい。これは、以下で説明するように、電荷保持部２の遮光性能から求められる電位差である。一般に電荷保持部２は、光電変換による電荷が生じないように遮光されている。電荷保持部２への入射光量は、光電変換部１への入射光量に対して、−９０ｄＢ（３．２×１０−３％）以下であることが求められる。同様の基準は、光電変換部１から電荷保持部２へ溢れる電荷量にも適用されるべきである。したがって、光電変換部１から電荷保持部２へ溢れる電荷量は、光電変換部１に発生した総電荷量の−９０ｄＢ以下であることが求められる。
この−９０ｄＢの電荷量の比を実現するために必要な電位差ΔＶを計算する。Ｖ１とＶ２の間に電位差ΔＶが存在する状態において、電子の存在確率比ｎｄと電位差ΔＶの関係は、一般的にｎｄ＝ｅｘｐ（−ｅΔＶ／ｋＴ）で表される。ここで、ｅは電気素量、ｋはボルツマン定数、Ｔは絶対温度である。この関係式から、−９０ｄＢに相当する電子の存在確率比ｎｄを実現するために必要な電位差ΔＶは０．３Ｖと計算される。
本実施形態では、図４に示したように、電荷排出部Ｔｒ１に第１半導体領域１２を設けることで、この電位差ΔＶを実現している。以下、電荷排出部Ｔｒ１に第１半導体領域１２を設けることが効果的である理由について説明する。
電荷排出部Ｔｒ１に第１半導体領域１２を設けずに、本実施形態とは異なる構成によって、０．３Ｖの電位差ΔＶを実現することを考える。電荷転送部Ｔｒ２のオン状態においてチャネルが形成されるゲート電極２０の下方のチャネル領域は、ウェル領域５と接している。すなわち、電荷転送部Ｔｒ２のゲート電極２０の下方のチャネル領域は接地されており、電荷転送部Ｔｒ２がオフ状態においては、フェルミレベルが０Ｖである。同様に、電荷排出部Ｔｒ１に第１半導体領域１２を設けない場合には、電荷排出部Ｔｒ１のゲート電極１０の下方のチャネル領域は、電荷排出部Ｔｒ１がオフ状態において、フェルミレベルが０Ｖである。
この場合、ゲート電極２０の下方のチャネル領域とゲート電極１０の下方のチャネル領域との間に電位差ΔＶを実現するためには、ゲート電極２０の下の領域のＰ型不純物濃度を高くして、ゲート電極１０の下の領域のＰ型不純物濃度を低くすればよい。バンドギャップの中間レベルＥｉとフェルミレベルＥｆのエネルギー差は、ｋＴ・ｌｎ（ｐ／ｎｉ）で表される。ここで、ｐはチャネルのネットドープ、ｎｉは真正キャリア濃度である。例えば、電荷転送部Ｔｒ２のゲート電極１０の下の領域のＰ型不純物濃度が１×１０１７［／ｃｍ３］である場合に必要とされる第２半導体領域１１のＰ型不純物濃度は、７×１０１１［／ｃｍ３］となる。一般的な半導体基板の不純物濃度が１×１０１４「／ｃｍ３」であり、他の不純物濃度が１×１０１６〜１×１０１９［／ｃｍ３］であることを考えると、このような著しく低い濃度を高精度に制御することは現実的ではない。
一方、本実施形態のように、電荷排出部Ｔｒ１に第１半導体領域１２を設ける場合には、第１半導体領域１２が空乏化することで、容易にポテンシャル障壁の０．３Ｖの電位差ΔＶを実現することができる。また、光電変換部１のＮ型領域１０２との濃度差やレイアウト差を調整することで、光電変換部１のＮ型領域１０２の空乏電位を電位Ｖ３よりも低くすることも容易である。例えば、光電変換部１のＮ型領域１０２を、第１半導体領域１２よりもネットドープの高いＮ型領域にしておく。更に、本実施形態では、第２半導体領域１１のＰ型の不純物濃度を大きくできるので、電荷蓄積期間において、ゲート電極１０の下方のチャネル領域に十分な正孔を誘起でき、暗電流発生を抑制することができる。
一例として、下表のような画素１００の構成とすることで、上記の好適な電位Ｖ１〜Ｖ５の電位差を実現できる。なお、下表では、ゲート電極１０のゲート長を０．５μｍとした。
Figure 2019029480
ここで、図３に示したように、信号電荷が排出される矢印の方向と直交する方向の第１半導体領域１２の幅は、同方向の第２半導体領域１１の幅よりも狭いことが好ましい。これは、第１半導体領域１２がウェル領域５の表面と接する位置で空乏化すると、暗電流が発生して光電変換部１に流入するからである。また、信号電荷が排出される矢印の方向と直交する方向の第２半導体領域１１の幅は、同方向のゲート電極１０の幅よりも広いことが好ましい。これは、第２半導体領域１１の幅がゲート電極１０の幅よりも狭いと、ゲート電極１０でチャネルを十分にオフできない懸念があるからである。
また、Ｎ型の第１半導体領域１２は、電荷排出部Ｔｒ１がオフ状態であってもポテンシャル障壁があまり大きくならないことが好ましく、少なくとも上記の電位Ｖ１〜Ｖ５の高さの順が変わらないことが必要である。第１半導体領域１２がゲート電極１０に印加される制御信号ｐＯＦＧの影響を極力受けないようにするために、第２半導体領域１１は少なくとも３０ｎｍ以上の厚さを有することが望ましい。
以上のように、本実施形態の画素は、入射光に対応する信号電荷を蓄積する第１導電型の電荷蓄積領域と、所定の電圧が印加される第１導電型の排出領域とを有している。また、本実施形態の画素は、平面視において、排出領域と電荷蓄積領域との間に位置する排出ゲート（電荷排出部のゲート電極）と、電荷蓄積領域と排出領域とに接続される第１導電型の半導体領域（第１半導体領域）とを有している。ここで、第１導電型とは、半導体のＰ型とＮ型のうちの一方のことであり、第２導電型とは、半導体のＰ型とＮ型のうちの他方のことである。
このような構成によれば、電荷排出部Ｔｒ１のオン状態（排出ゲートにオン電圧が印加された状態）において、光電変換部１に蓄積された信号電荷を、第２半導体領域１１に形成されるチャネルを介して排出することができる（スイッチ構造）。また、電荷排出部Ｔｒ１のオフ状態（排出ゲートにオフ電圧が印加された状態）において、光電変換部１から溢れる信号電荷を、第１半導体領域１２を介して排出することができる（リークパス構造）。すなわち、本実施形態では、電荷排出部Ｔｒ１のスイッチ構造とリークパス構造を分けて形成することで、光電変換部１を空乏状態にする動作と、電荷保持部２への溢れ電流を抑制しつつ光電変換部１に信号電荷を蓄積する動作とを両立できる。また、暗電流の発生を抑えることができる。
（第２実施形態）
図６は、第２実施形態に係る固体撮像素子における画素１００ｂの構造を模式的に示す平面図である。本実施形態の画素１００ｂは、第１実施形態の画素１００を鏡像対象に２個配置した構成を有している。画素１００ｂは、一対の光電変換部１Ａ、１Ｂを含んでおり、光電変換部１Ａ、１Ｂは１つのマイクロレンズ９を共有している。このような構成によれば、光電変換部１Ａに生じた信号電荷に基づく第１の画素信号と、光電変換部１Ｂで生じた信号電荷に基づく第２の画素信号とを用いて、位相差方式による焦点検出を行うことが可能となる。その他の構成については、先の第１実施形態と概ね同じである。以下、第１実施形態と異なる構成について説明する。
図７は、第２実施形態に係る固体撮像素子における画素１００ｂの構造を模式的に示す断面図である。図７には、図６に示した一点鎖線Ｂ−Ｂ′に沿った画素１００ｂの断面図を示している。先の図と同一、又は対応する要素には同じ符号を付している。一対の光電変換部１Ａ、１Ｂは、それぞれ別々のＮ型領域１０２Ａ、１０２Ｂを有する一方で、Ｐ型領域１０１を共有している。なお、画素１００ｂは、より多くの３以上の複数の光電変換部を有していてもよい。
本実施形態の画素１００ｂでは、光電変換部１Ａに蓄積される信号電荷が飽和して溢れて流れ出す先が、排出領域４、電荷保持部２の他に、隣接する光電変換部１Ｂを加えた３通りとなる。本実施形態では、光電変換部１Ａから溢れた信号電荷が、下記の順で流れにくくなるように各部のポテンシャル障壁を設計する。
１．隣接する光電変換部１ＢのＮ型領域１０２Ｂ
２．排出領域４
３．電荷保持部２
望ましい溢れ方は次の通りである。光電変換部１ＡのＮ型領域１０２Ａから溢れた信号電荷は、まず、隣接する光電変換部１ＢのＮ型領域１０２Ｂへ流入する。その後、Ｎ型領域１０２Ｂに蓄積される信号電荷が飽和に達すると、溢れた信号電荷は、次に排出領域４へ流入する。光電変換部１Ａから電荷保持部２へ溢れる電荷量は、第１実施形態と同様に、光電変換部１Ａに発生した総電荷量の−９０ｄＢ以下であることが好ましい。光電変換部１Ｂについても同様である。
仮に、光電変換部１ＡのＮ型領域１０２Ａから溢れた信号電荷が、隣接する光電変換部１Ｂに流入せずに、先に排出領域４へ流入すると、光電変換部１Ａ、１Ｂが飽和する前に信号電荷を捨てることになる。この結果、画素１００ｂの感度が低下してしまう。また、入射角によって感度が変化することになり、画像の周辺で感度が低下するいわゆる「周辺光量落ち」等が生じてしまう。
したがって、光電変換部１ＡのＮ型領域１０２Ａから溢れた信号電荷は、まず、隣接する光電変換部１ＢのＮ型領域１０２Ｂへ流入することが好ましい。このため、光電変換部１Ａと光電変換部１Ｂとの間のポテンシャル障壁は、電荷排出部Ｔｒ１の第１半導体領域１２のポテンシャル障壁よりも低いことが望ましい。
そこで本実施形態では、光電変換部１ＡのＮ型領域１０２Ａと光電変換部１ＢのＮ型領域１０２Ｂの間に、Ｎ型領域１０３を設けている。Ｎ型領域１０３は、Ｎ型領域１０２ＡとＮ型領域１０２Ｂのそれぞれに接している。すなわち、Ｎ型領域１０２Ａ、Ｎ型領域１０３、Ｎ型領域１０２Ｂは、一続きの同一の導電型の領域として繋がっている（リークパス構造）。このような構成によれば、電荷蓄積時における光電変換部１Ａと光電変換部１Ｂとの間のポテンシャル障壁を、電荷排出部Ｔｒ１の第１半導体領域１２のポテンシャル障壁よりも低くすることができる。一例として、先の第１実施形態で示した表の構成に加えて、Ｎ型領域１０３におけるヒ素の濃度を１．５×１０１５「／ｃｍ３」、ピーク濃度の深さを０．２μｍとすることで、このような好適なポテンシャル障壁を実現できる。
以上のように、本実施形態の光電変換部は、第２導電型の半導体領域の下に設けられた、第１導電型の一対の電荷蓄積領域と、一対の電荷蓄積領域と同一の導電型で繋がる第１導電型の第３半導体領域とを有している。これにより、第１実施形態と同様の効果に加え、周辺光量落ちを起こすことなく、位相差方式による焦点検出を高精度に行うことが可能となる。ここで、第１導電型とは、半導体のＰ型とＮ型のうちの一方のことであり、第２導電型とは、半導体のＰ型とＮ型のうちの他方のことである。
（第３実施形態）
図８は、第３実施形態に係る固体撮像素子における画素１００ｃの構造を模式的に示す平面図である。また、図９は、第３実施形態に係る固体撮像素子における画素１００ｃの構造を模式的に示す断面図である。先の第１実施形態の電荷排出部Ｔｒ１は、図４に示したように、Ｐ型のウェル領域５の上に、Ｎ型の第１半導体領域１２、Ｐ型の第２半導体領域１１、及びゲート電極１０を、平面視において重なるように積層して配置した。これに対し、本実施形態の電荷排出部Ｔｒ１は、図９に示すように、Ｎ型の第１半導体領域１２とゲート電極１０が平面視において重ならないように配置している。
このような構成によっても、先の第１実施形態と同様に、ゲート電極１０の下にはＰ型の第２半導体領域１１が形成される。また、Ｐ型の第２半導体領域１１の下にはＮ型の第１半導体領域１２が形成される。したがって、第１実施形態と同様に、光電変換部１を空乏状態にする動作と、電荷保持部２への溢れ電流を抑制しつつ光電変換部１に信号電荷を蓄積する動作とを両立することができる。また、暗電流の発生を抑えることができる。
更に、本実施形態の電荷排出部Ｔｒ１では、光電変換部１からの溢れ電流を排出するリークパス構造と、光電変換部１に蓄積された信号電荷を排出するスイッチ構造とを分けて並置することができる。このような構造によれば、平面視における面積が大きくなりレイアウトの自由度は減るものの、リークパス構造の特性とスイッチ構造の特性とを独立に設計することができるため、その他の設計の自由度が大きく増す。
（第４実施形態）
本発明の第４実施形態による撮像システムについて、図１０を用いて説明する。図１０は、本実施形態による撮像システムの概略構成を示すブロック図である。
本実施形態の撮像システム２００は、撮像装置１０７を有する。撮像装置１０７は、上記第１乃至第３実施形態のいずれかの構成の固体撮像素子を適用したものである。撮像システム２００の具体例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラ等が挙げられる。
図１０に例示した撮像システム２００は、撮像装置１０７、被写体の光学像を撮像装置１０７に結像させるレンズ２０３、レンズ２０３を通過する光量を可変にするための絞り２０４、レンズ２０３の保護のためのバリア２０６を有する。レンズ２０３及び絞り２０４は、撮像装置１０７に光を集光する光学系である。
撮像システム２００は、また、撮像装置１０７から出力される出力信号の処理を行う信号処理部２０８を有する。信号処理部２０８は、必要に応じて入力信号に対して各種の補正、圧縮を行って出力する信号処理の動作を行う。例えば、信号処理部２０８は、入力信号に対して、ＲＧＢの画素出力信号をＹ，Ｃｂ，Ｃｒ色空間へ変換する変換処理や、ガンマ補正などの所定の画像処理を施す。
撮像システム２００は、更に、画像データを一時的に記憶するためのメモリ部２１０、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）２１２を有する。更に撮像システム２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体２１４、記録媒体２１４に記録又は読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）２１６を有する。なお、記録媒体２１４は、撮像システム２００に内蔵されていてもよく、着脱可能であってもよい。
更に撮像システム２００は、各種演算を行うとともにデジタルスチルカメラ全体を制御する全体制御・演算部２１８、撮像装置１０７と信号処理部２０８に各種タイミング信号を出力するタイミング発生部２２０を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム２００は、少なくとも撮像装置１０７と、撮像装置１０７から出力された出力信号を処理する信号処理部２０８とを有すればよい。全体制御・演算部２１８及びタイミング発生部２２０は、撮像装置１０７の制御機能の一部又は全部を実施するように構成してもよい。
撮像装置１０７は、画像用信号を信号処理部２０８に出力する。信号処理部２０８は、撮像装置１０７から出力される画像用信号に対して所定の信号処理を実施し、画像データを出力する。また、信号処理部２０８は、画像用信号を用いて、画像を生成する。信号処理部２０８で生成された画像は、例えば記録媒体２１４に記録される。また、信号処理部２０８で生成された画像は、液晶ディスプレイなどからなるモニターに動画或いは静止画として映し出される。記録媒体２１４に記憶された画像は、プリンタなどによってハードコピーすることができる。
上述した各実施形態の撮像装置を用いて撮像システムを構成することにより、消費電力が少なくより良質の画像が取得可能な撮像システムを実現することができる。
（第５実施形態）
本発明の第５実施形態による撮像システム及び移動体について、図１１を用いて説明する。図１１は、本実施形態による撮像システム及び移動体の構成を示す図である。
図１１（ａ）は、車載カメラに関する撮像システム３００の一例を示したものである。撮像システム３００は、撮像装置３１０を有する。撮像装置３１０は、上述の各実施形態に記載の撮像装置１０７のいずれかである。撮像システム３００は、撮像装置３１０により取得された複数の画像データに対し、画像処理を行う画像処理部３１２と、撮像装置３１０により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差取得部３１４を有する。また、撮像システム３００は、算出された視差に基づいて対象物までの距離を算出する距離取得部３１６と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部３１８と、を有する。ここで、視差取得部３１４や距離取得部３１６は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部３１８はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
撮像システム３００は、車両情報取得装置３２０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ３３０が接続されている。すなわち、制御ＥＣＵ３３０は、距離情報に基づいて移動体を制御する移動体制御手段の一例である。また、撮像システム３００は、衝突判定部３１８での判定結果に基づいて、ドライバーへ警報を発する警報装置３４０とも接続されている。例えば、衝突判定部３１８の判定結果として衝突可能性が高い場合、制御ＥＣＵ３３０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置３４０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
本実施形態では、車両の周囲、例えば前方又は後方を撮像システム３００で撮像する。図１１（ｂ）に、車両前方（撮像範囲３５０）を撮像する場合の撮像システム３００を示した。車両情報取得装置３２０は、撮像システム３００を動作させ撮像を実行させるように指示を送る。上述の各実施形態の撮像装置１０７を撮像装置３１０として用いることにより、本実施形態の撮像システム３００は、測距の精度をより向上させることができる。
以上の説明では、他の車両と衝突しないように制御する例を述べたが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御等にも適用可能である。更に、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
（変形実施形態）
本発明は、上記実施形態に限らず種々の変形が可能である。
例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。
また、第４及び第５実施形態に示した撮像システムは、本発明の固体撮像素子を撮像装置１０７として適用しうる撮像システムを例示したものであり、本発明の光検出装置を適用可能な撮像システムは図１０及び図１１に示した構成に限定されるものではない。
なお、上記実施形態は、何れも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらの例示によって本発明の技術的範囲が限定的に解釈されてはならない。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な形で実施することができる。
１ ：光電変換部
２ ：電荷保持部
３ ：フローティングディフュージョン領域
４ ：排出領域（オーバーフロードレイン）
５ ：ウェル領域
６ ：半導体基板
７ ：絶縁層
１０ ：電荷排出部のゲート電極（排出ゲート）
１１ ：第２半導体領域（チャネル領域）
１２ ：第１半導体領域
２０ ：電荷転送部のゲート電極
３０ ：電荷転送部のゲート電極
１００ ：画素
１０１ ：光電変換部のＰ型領域
１０２ ：光電変換部のＮ型領域（電荷蓄積領域）
Ｔｒ１ ：電荷排出部
Ｔｒ２ ：電荷転送部
Ｔｒ３ ：電荷転送部
Ｔｒ４ ：電荷リセット部
Ｔｒ５ ：増幅部
Ｔｒ６ ：行選択部

Claims (16)

  1. 入射光に対応する信号電荷を蓄積する第１導電型の電荷蓄積領域と、
    所定の電圧が印加される前記第１導電型の排出領域と
    平面視において、前記排出領域と前記電荷蓄積領域との間に位置する排出ゲートと、
    前記電荷蓄積領域と前記排出領域とに接続される、前記第１導電型の半導体領域と、
    を各々が有する複数の画素を含むことを特徴とする固体撮像素子。
  2. 前記画素は、前記排出ゲートの下に絶縁層を挟んで設けられた第２導電型の第２半導体領域を有し、
    前記排出ゲートにオン電圧が印加された状態において、前記電荷蓄積領域に蓄積された前記信号電荷を、前記第２半導体領域を介して排出し、
    前記排出ゲートにオフ電圧が印加された状態において、前記電荷蓄積領域から溢れた前記信号電荷を、前記半導体領域を介して排出する
    ことを特徴とする請求項１に記載の固体撮像素子。
  3. 平面視において、前記半導体領域と前記排出ゲートが重なっている
    ことを特徴とする請求項２に記載の固体撮像素子。
  4. 平面視において、前記信号電荷が排出される方向と直交する方向の前記半導体領域の幅が、同方向の前記第２半導体領域の幅よりも狭い
    ことを特徴とする請求項３に記載の固体撮像素子。
  5. 平面視において、前記信号電荷が排出される方向と直交する方向の前記第２半導体領域の幅が、同方向の前記排出ゲートの幅よりも広い
    ことを特徴とする請求項３又は４に記載の固体撮像素子。
  6. 平面視において、前記半導体領域と前記排出ゲートが重なっていない
    ことを特徴とする請求項２に記載の固体撮像素子。
  7. 前記画素は、入射光を前記信号電荷に変換して前記電荷蓄積領域に蓄積する光電変換部を有し、
    前記光電変換部は、複数の前記電荷蓄積領域を含む
    ことを特徴とする請求項２から６のいずれか１項に記載の固体撮像素子。
  8. 前記光電変換部は、
    前記第１導電型の一対の前記電荷蓄積領域と同一の導電型で繋がる前記第１導電型の第３半導体領域を含む
    ことを特徴とする請求項７に記載の固体撮像素子。
  9. 前記半導体領域が空乏化している
    ことを特徴とする請求項２から８のいずれか１項に記載の固体撮像素子。
  10. 前記半導体領域における前記第１導電型の不純物濃度が、前記電荷蓄積領域及び前記排出領域における前記第１導電型の不純物濃度よりも低い
    ことを特徴とする請求項２から９のいずれか１項に記載の固体撮像素子。
  11. 前記第２半導体領域が３０ｎｍ以上の厚さを有する
    ことを特徴とする請求項２から１０のいずれか１項に記載の固体撮像素子。
  12. 前記排出ゲートにオン電圧が印加された状態において、前記第２半導体領域におけるポテンシャルが、空乏状態の前記電荷蓄積領域におけるポテンシャルよりも低くなっている
    ことを特徴とする請求項２から１１のいずれか１項に記載の固体撮像素子。
  13. 前記画素は、前記電荷蓄積領域から電荷保持部へ前記信号電荷を転送する電荷転送部を有し、
    前記排出ゲートにオフ電圧が印加された状態において、前記半導体領域におけるポテンシャルが、前記電荷転送部におけるポテンシャルよりも低くなっている
    ことを特徴とする請求項２から１２のいずれか１項に記載の固体撮像素子。
  14. 前記排出ゲートにオン電圧が印加された状態において、前記第３半導体領域におけるポテンシャルが、前記半導体領域におけるポテンシャルよりも低くなっている
    ことを特徴とする請求項８に記載の固体撮像素子。
  15. 請求項１から１４のいずれか１項に記載の固体撮像素子と、前記固体撮像素子が出力する信号を処理する信号処理部とを有することを特徴とする撮像システム。
  16. 移動体であって、
    請求項１から１４のいずれか１項に記載の固体撮像素子を適用した撮像装置と、
    前記撮像装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
    前記距離情報に基づいて前記移動体を制御する制御手段と
    を有することを特徴とする移動体。
JP2017146694A 2017-07-28 2017-07-28 固体撮像素子 Active JP6987562B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017146694A JP6987562B2 (ja) 2017-07-28 2017-07-28 固体撮像素子
US16/040,144 US10805563B2 (en) 2017-07-28 2018-07-19 Solid state imaging device having a charge draining mechanism

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017146694A JP6987562B2 (ja) 2017-07-28 2017-07-28 固体撮像素子

Publications (2)

Publication Number Publication Date
JP2019029480A true JP2019029480A (ja) 2019-02-21
JP6987562B2 JP6987562B2 (ja) 2022-01-05

Family

ID=65039164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017146694A Active JP6987562B2 (ja) 2017-07-28 2017-07-28 固体撮像素子

Country Status (2)

Country Link
US (1) US10805563B2 (ja)
JP (1) JP6987562B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018060980A (ja) 2016-10-07 2018-04-12 キヤノン株式会社 撮像表示装置及びウェアラブルデバイス
JP7091080B2 (ja) 2018-02-05 2022-06-27 キヤノン株式会社 装置、システム、および移動体
JP7108421B2 (ja) 2018-02-15 2022-07-28 キヤノン株式会社 撮像装置及び撮像システム
JP7019471B2 (ja) 2018-03-19 2022-02-15 キヤノン株式会社 固体撮像装置及び撮像システム
JP7161317B2 (ja) 2018-06-14 2022-10-26 キヤノン株式会社 撮像装置、撮像システム及び移動体
JP7356214B2 (ja) 2018-09-04 2023-10-04 キヤノン株式会社 撮像装置、その製造方法及びカメラ
JP7245016B2 (ja) 2018-09-21 2023-03-23 キヤノン株式会社 光電変換装置および撮像システム
JP7292868B2 (ja) 2018-12-18 2023-06-19 キヤノン株式会社 検出器
JP2020107980A (ja) 2018-12-27 2020-07-09 キヤノン株式会社 光検出装置および撮像システム
US11056519B2 (en) 2019-02-25 2021-07-06 Canon Kabushiki Kaisha Photoelectric conversion device, imaging system, and mobile apparatus
CN112042180B (zh) * 2020-02-17 2023-05-02 深圳市汇顶科技股份有限公司 图像信号处理方法以及相关图像传感系统及电子装置
JP2022025594A (ja) 2020-07-29 2022-02-10 キヤノン株式会社 光電変換装置
JP2022052529A (ja) 2020-09-23 2022-04-04 キヤノン株式会社 光電変換装置、撮像装置、半導体装置及び光電変換システム
JP2022119066A (ja) 2021-02-03 2022-08-16 キヤノン株式会社 撮像装置、撮像システムおよび移動体

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299631A (ja) * 1992-04-17 1993-11-12 Sony Corp 固体撮像装置
JP2006121140A (ja) * 2004-10-19 2006-05-11 Seiko Epson Corp 固体撮像装置の駆動方法及び撮像装置
JP2010183040A (ja) * 2009-02-09 2010-08-19 Sony Corp 固体撮像素子およびカメラシステム
JP2013149743A (ja) * 2012-01-18 2013-08-01 Canon Inc 撮像装置および撮像システム
JP2013225774A (ja) * 2012-04-20 2013-10-31 Brookman Technology Inc 固体撮像装置
JP2014026396A (ja) * 2012-07-25 2014-02-06 Ricoh Co Ltd 移動面境界線認識装置、移動面境界線認識装置を備えた移動体、移動面境界線認識方法及び移動面境界線認識用プログラム
JP2015220279A (ja) * 2014-05-15 2015-12-07 キヤノン株式会社 撮像装置
WO2016098696A1 (ja) * 2014-12-18 2016-06-23 ソニー株式会社 固体撮像素子、および電子装置
WO2016157910A1 (ja) * 2015-03-31 2016-10-06 国立大学法人静岡大学 測長素子及び固体撮像装置

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3153934B2 (ja) 1992-06-01 2001-04-09 ソニー株式会社 固体撮像装置
US6188093B1 (en) * 1997-09-02 2001-02-13 Nikon Corporation Photoelectric conversion devices and photoelectric conversion apparatus employing the same
KR20030096659A (ko) 2002-06-17 2003-12-31 삼성전자주식회사 이미지 센서의 화소 어레이 영역, 그 구조체 및 그 제조방법
JP4403687B2 (ja) 2002-09-18 2010-01-27 ソニー株式会社 固体撮像装置およびその駆動制御方法
JP4818018B2 (ja) 2006-08-01 2011-11-16 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP5132102B2 (ja) 2006-08-01 2013-01-30 キヤノン株式会社 光電変換装置および光電変換装置を用いた撮像システム
JP5127536B2 (ja) 2008-03-31 2013-01-23 キヤノン株式会社 固体撮像装置の駆動方法及び撮像システム
JP4494492B2 (ja) 2008-04-09 2010-06-30 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
JP5213501B2 (ja) 2008-04-09 2013-06-19 キヤノン株式会社 固体撮像装置
JP4759590B2 (ja) 2008-05-09 2011-08-31 キヤノン株式会社 光電変換装置及びそれを用いた撮像システム
JP2009278241A (ja) 2008-05-13 2009-11-26 Canon Inc 固体撮像装置の駆動方法および固体撮像装置
JP5279352B2 (ja) 2008-06-06 2013-09-04 キヤノン株式会社 固体撮像装置
JP2010268080A (ja) 2009-05-12 2010-11-25 Canon Inc 固体撮像装置
JP5641287B2 (ja) 2010-03-31 2014-12-17 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、および、電子機器
JP2013093553A (ja) 2011-10-04 2013-05-16 Canon Inc 光電変換装置及びその製造方法、並びに光電変換システム
JP6053505B2 (ja) 2012-01-18 2016-12-27 キヤノン株式会社 固体撮像装置
JP5967944B2 (ja) 2012-01-18 2016-08-10 キヤノン株式会社 固体撮像装置およびカメラ
JP2014049727A (ja) 2012-09-04 2014-03-17 Canon Inc 固体撮像装置
JP6261361B2 (ja) 2014-02-04 2018-01-17 キヤノン株式会社 固体撮像装置およびカメラ
JP6274567B2 (ja) 2014-03-14 2018-02-07 キヤノン株式会社 固体撮像装置及び撮像システム
JP6595750B2 (ja) 2014-03-14 2019-10-23 キヤノン株式会社 固体撮像装置及び撮像システム
JP6541347B2 (ja) 2014-03-27 2019-07-10 キヤノン株式会社 固体撮像装置および撮像システム
JP2016034076A (ja) * 2014-07-31 2016-03-10 キヤノン株式会社 撮像装置及びその制御方法
JP6417197B2 (ja) 2014-11-27 2018-10-31 キヤノン株式会社 固体撮像装置
US9768213B2 (en) 2015-06-03 2017-09-19 Canon Kabushiki Kaisha Solid-state image sensor and camera
JP6570384B2 (ja) 2015-09-11 2019-09-04 キヤノン株式会社 撮像装置及び撮像システム
JP6541523B2 (ja) 2015-09-11 2019-07-10 キヤノン株式会社 撮像装置、撮像システム、および、撮像装置の制御方法
US10205894B2 (en) 2015-09-11 2019-02-12 Canon Kabushiki Kaisha Imaging device and imaging system
JP2017135168A (ja) 2016-01-25 2017-08-03 キヤノン株式会社 光電変換装置及び情報処理装置
JP6744748B2 (ja) 2016-04-06 2020-08-19 キヤノン株式会社 固体撮像装置及びその製造方法
JP6688165B2 (ja) 2016-06-10 2020-04-28 キヤノン株式会社 撮像装置及び撮像システム
JP6727938B2 (ja) 2016-06-10 2020-07-22 キヤノン株式会社 撮像装置、撮像装置の制御方法、及び撮像システム
JP6776011B2 (ja) 2016-06-10 2020-10-28 キヤノン株式会社 撮像装置及び撮像システム
JP7013119B2 (ja) 2016-07-21 2022-01-31 キヤノン株式会社 固体撮像素子、固体撮像素子の製造方法、及び撮像システム
JP2018092976A (ja) 2016-11-30 2018-06-14 キヤノン株式会社 撮像装置
JP7193907B2 (ja) 2017-01-23 2022-12-21 キヤノン株式会社 固体撮像装置
JP6957157B2 (ja) 2017-01-26 2021-11-02 キヤノン株式会社 固体撮像装置、撮像システム、および固体撮像装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05299631A (ja) * 1992-04-17 1993-11-12 Sony Corp 固体撮像装置
JP2006121140A (ja) * 2004-10-19 2006-05-11 Seiko Epson Corp 固体撮像装置の駆動方法及び撮像装置
JP2010183040A (ja) * 2009-02-09 2010-08-19 Sony Corp 固体撮像素子およびカメラシステム
JP2013149743A (ja) * 2012-01-18 2013-08-01 Canon Inc 撮像装置および撮像システム
JP2013225774A (ja) * 2012-04-20 2013-10-31 Brookman Technology Inc 固体撮像装置
JP2014026396A (ja) * 2012-07-25 2014-02-06 Ricoh Co Ltd 移動面境界線認識装置、移動面境界線認識装置を備えた移動体、移動面境界線認識方法及び移動面境界線認識用プログラム
JP2015220279A (ja) * 2014-05-15 2015-12-07 キヤノン株式会社 撮像装置
WO2016098696A1 (ja) * 2014-12-18 2016-06-23 ソニー株式会社 固体撮像素子、および電子装置
WO2016157910A1 (ja) * 2015-03-31 2016-10-06 国立大学法人静岡大学 測長素子及び固体撮像装置

Also Published As

Publication number Publication date
US20190037161A1 (en) 2019-01-31
US10805563B2 (en) 2020-10-13
JP6987562B2 (ja) 2022-01-05

Similar Documents

Publication Publication Date Title
JP6987562B2 (ja) 固体撮像素子
US10535688B2 (en) Imaging device and imaging system
JP6924085B2 (ja) 光検出装置及び撮像システム
JP6552479B2 (ja) 固体撮像装置及び撮像システム
JP6701108B2 (ja) 固体撮像装置及び撮像システム
JP2018120981A (ja) 固体撮像装置、撮像システム、および固体撮像装置の製造方法
JP7150504B2 (ja) 固体撮像装置及びその駆動方法
US10818708B2 (en) Solid-state imaging device and imaging system
JP2018139375A (ja) 光電変換装置、撮像システム及び移動体
JP2018120884A (ja) 固体撮像装置
JP2018206917A (ja) 固体撮像装置、撮像システム及び移動体
JP2018125347A (ja) 固体撮像装置及び撮像システム
JP7362285B2 (ja) 光電変換装置、光電変換システム、および移動体
US10536653B2 (en) Solid-state imaging device and imaging system with a plurality of electrodes sequentially becoming a lowest potential relative to charges of the plurality of electrodes
JP2018093263A (ja) 光電変換装置、光電変換装置の駆動方法、および、撮像システム
JP7154795B2 (ja) 撮像装置、撮像システム、および移動体
US11108979B2 (en) Photoelectric conversion device, imaging system, and moving body
JP7341724B2 (ja) 光電変換装置および光電変換システム
JP7297546B2 (ja) 光電変換装置、撮像システム、移動体、および積層用の半導体基板
JP6929266B2 (ja) 光電変換装置、光電変換システム、移動体
JP2021086919A (ja) 光電変換装置、撮像システム、および移動体
JP7019743B2 (ja) 固体撮像装置及び撮像システム
JP2020057689A (ja) 固体撮像装置及びその製造方法
JP7218108B2 (ja) 固体撮像装置、撮像システム、移動体、固体撮像装置の製造方法
US20220320157A1 (en) Photoelectric conversion device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180126

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211201

R151 Written notification of patent or utility model registration

Ref document number: 6987562

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151