JP2021086919A - 光電変換装置、撮像システム、および移動体 - Google Patents

Abstract

【課題】 本発明の光電変換装置によれば、小さい面積で増幅トランジスタが配されたウェルと光電変換部とを分離しつつ、増幅トランジスタの基板バイアス効果による信号の線形性の劣化を抑制することができる。【解決手段】 半導体基板と、光電変換部と、増幅トランジスタと、平面視で、増幅トランジスタを取り囲んで、光電変換部と増幅トランジスタとの間に配され、半導体基板を貫通する絶縁体分離部と、を備え、増幅トランジスタが配されるウェルと、増幅トランジスタのソースまたはドレインと、が接続されている。【選択図】 図４

Description

本発明は、光電変換装置、撮像システム、及び移動体に関する。

増幅トランジスタ（以下、ＡＭＰ）を含む画素を備える光電変換装置が知られている。ＡＭＰの基板バイアス効果による信号の線形性の劣化を抑制するためには、ＡＭＰを含むウェル（第１ウェル）とＡＭＰのソースを接続する必要がある。また、第１ウェルを光電変換部から分離する必要がある。特許文献１には、ＡＭＰが配されるＰ型の第１ウェルと光電変換部が配されるＰ型の第２ウェルとの分離部として、トレンチとＮ型の分離層とを用いることが開示されている。具体的には、第１ウェルと第２ウェルとの間にトレンチが配され、第１ウェルの下部にＮ型の分離層が配されることが開示され、トレンチとＮ型の分離層とで第１ウェルと第２ウェルとが分離されている。

特開２００１−１６０６１９号公報

特許文献１において、第１ウェルと第２ウェルとを分離し、ＡＭＰからの信号の線形性の劣化を抑制するためには、Ｎ型の分離層に所定の電圧を印加する必要がある。しかしながら、特許文献１では、分離層への電圧の印加ができず、第１ウェルと第２ウェルとの分離が不十分になる可能性がある。分離層に電圧を印加しようとするとトレンチが形成されている側の面までＮ型半導体領域が配置されている必要がある。しかしながら、Ｎ型半導体領域が配されると、画素に対する第１ウェルと第２ウェルとの分離部の面積が大きくなり、光電変換部の面積を確保しにくくなる可能性がある。

本発明の目的は、小さい面積で増幅トランジスタが配されたウェルと光電変換部とを分離しつつ、増幅トランジスタ効果の基板バイアス効果による信号の線形性の劣化を抑制することである。

本発明の一形態に係る光電変換装置は、半導体基板と、前記半導体基板内に設けられた光電変換部と、前記光電変換部からの信号を出力する増幅トランジスタと、平面視で、前記増幅トランジスタを取り囲んで、前記光電変換部と前記増幅トランジスタとの間に配され、前記半導体基板を貫通する絶縁体分離部と、を備え、前記増幅トランジスタが配される第１ウェルと、前記増幅トランジスタのソースまたはドレインと、が接続されている。

本発明の光電変換装置によれば、小さい面積で増幅トランジスタが配されたウェルと光電変換部とを分離しつつ、増幅トランジスタの基板バイアス効果による信号の線形性の劣化を抑制することができる。

実施形態１における光電変換装置の回路構成を示すブロック図 実施形態１における画素の等価回路図 実施形態１における画素のレイアウトを示す図 実施形態１における画素の概略断面図 実施形態１における画素の駆動タイミング図 実施形態２における画素の等価回路図 実施形態２における画素のレイアウトを示す図 実施形態３における画素の等価回路図 実施形態３における画素のレイアウト図 実施形態３における画素の駆動タイミング図 実施形態４における画素の等価回路図 実施形態４における画素のレイアウト図 実施形態５に係る撮像システムの一例 実施形態６に係る撮像システムの一例 比較の実施形態を示す回路図と画素からの信号を示す図 実施形態１における回路図と画素からの信号を示す図

以下、図面を参照しながら本発明の実施形態について説明する。なお以下の実施形態は、いずれも本発明の一例を示すのであり、数値、形状、材料、構成要素、構成要素の配置および接続形態などは、本発明を限定するものではない。また、以下で説明する図面において、同じ機能を有するものは同一の符号を付し、その説明を省略、又は簡潔にすることがある。

本発明は、以下の実施の形態に限らず種々の変形が可能である。例えば、いずれかの実施の形態の一部の構成を他の実施の形態に追加した例や、他の実施の形態の一部の構成と置換した例も、本発明の実施の形態である。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な態様で実施することができる。

以下の説明では、信号キャリアと同じキャリアを多数キャリアとする第１導電型の半導体領域がＮ型半導体領域であり、第２導電型の半導体領域がＰ型半導体領域である。つまり、信号キャリアが電子である。なお、導電型が全て逆であってもよい。つまり、信号キャリアが正孔であり、第１導電型の半導体領域がＰ型半導体領域、第２導電型の半導体領域がＮ型半導体領域であってもよい。

（実施形態１）
図１〜図５を用いて、本発明の実施形態１に係る光電変換装置について説明する。

図１は光電変換装置の構成例を概略的に示すブロック図である。光電変換装置１００は、画素アレイ部１０１、定電流源部１１１、アナログデジタル（ＡＤ）変換部１２１、垂直走査回路１３１、水平走査回路１４１、出力部１５１からなる。

画素アレイ部１０１は、複数の画素１０２が２次元アレイ状に配置されている。垂直走査回路１３１に選択された所定の画素行に位置する画素の信号電圧が出力線１０４に読み出される。図１では、出力線１０４は、画素列毎に１つ設けられている。これに限らず、出力線は、画素列毎に複数設けられていてもよいし、複数の画素列毎に１つ設けられていてもよい。

定電流源部１１１は、出力線１０４毎に配置された定電流源回路１１２からなる。定電流源回路１１２は、画素１０２に含まれる増幅トランジスタと電気的に接続されている。

ＡＤ変換部１２１は、複数のＡＤ変換回路１２２からなる。複数のＡＤ変換回路１２２は、出力線１０４毎に配置されている。出力線１０４に出力された信号電圧を、ＡＤ変換部１２１でデジタル変換してデジタル信号を保持する。その後、水平走査回路１４１により、順次、デジタル信号を、出力部１５１を介して光電変換装置１００の外部へと出力する。この動作を垂直走査回路１３１で選択行を走査しながら繰り返し行うことで、２次元の画像データが生成される。

図２は、本実施形態における画素１０２の等価回路図である。

画素１０２は、光電変換部を構成するフォトダイオード（ＰＤ）２０１、浮遊拡散部（ＦＤ）２０２、転送トランジスタ（ＴＸ）２０３、リセットトランジスタ（ＲＥＳ）２０４、選択トランジスタ（ＳＥＬ）２０５、増幅トランジスタ（ＡＭＰ）２０６により構成される。ＡＭＰ２０６が配されたウェルＷ_ＡＭＰは、他のトランジスタが配されたウェルと電気的に分離され、ＡＭＰ２０６のソースと電気的に接続されている。以下では、ＡＭＰ２０６としてソースフォロワトランジスタを用いる場合について説明するが、ＡＭＰ２０６の構成はこれに限定されない。例えばＡＭＰ２０６はソース接地の増幅トランジスタであってもよい。なお、画素１０２において、ＳＥＬ２０５およびＲＥＳ２０４は必須ではない。画素１０２は、複数のＰＤ２０１を含み、複数のＰＤ２０１がＡＭＰを共有してもよい。また、画素１０２は、複数のＰＤ２０１、および複数のＡＭＰ２０６を含んでいてもよい。

図３を用いて、本実施形態の画素のレイアウトを示す。図３は、図２の等価回路図に対応した画素を含むレイアウトであり、平面視で２行×２列の計４つの画素を示している。図３の横方向がＸまたはＹ方向であり、紙面に対して奥行に向かう方向がＺ方向である。本明細書において「平面視」とは、半導体基板のトランジスタのゲートが配されている側の面と平行な面を該平行な面に対して垂直方向から視ることを指す。つまり、「平面視」とは、図３において、半導体基板の第１面に平行な面に対してＺ方向又は−Ｚ方向から視ることを指す。図３において、紙面左上の画素を画素１、左下の画素を画素２、右上の画素を画素３、右下の画素を画素４とする。本明細書中では、画素１のＰＤ２０１を２０１−１、画素２のＰＤ２０１を２０１−２のように、画素ｍのＰＤ２０１を２０１−ｍと示す。他の素子も同様である。また、各画素において素子の構成が共通である場合は、ｍを省略して説明する。例えば、各画素のＰＤ２０１が共通の構成を備える場合は、２０１―ｍのｍを省略して２０１と記載して説明する。

画素は、平面視で、絶縁体分離部ＤＴＩにより少なくとも２つの領域に分離されている。一方の領域にＡＭＰ２０６が配され、他方の領域にＰＤ２０１が配される。平面視で、ＡＭＰ２０６とＰＤ２０１との間には絶縁体分離部ＤＴＩが配されている。絶縁体分離部ＤＴＩは、ＡＭＰ２０６を取り囲むように配されている。絶縁体分離部ＤＴＩは、ＡＭＰ２０６のチャネルとなる領域を含むウェルＷ_ＡＭＰと、ＰＤ２０１が配されたウェルＷ_ＰＤとを分離する機能をもつ。図３では、絶縁体分離部ＤＴＩは、画素間のＰＤ２０１が配されたウェルＷ_ＰＤ間も分離しているが、画素間におけるウェルＷ_ＰＤ間は分離されていなくてもよい。

ウェルＷ_ＡＭＰは、ウェルＷ_ＡＭＰに配されたＡＭＰウェルコンタクトＷＣ_ＡＭＰを介してＡＭＰ２０６のソースと電気的に接続されている。ウェルＷ_ＰＤは、ウェルＷ_ＰＤに配されたＰＤウェルコンタクトＷＣ_ＰＤを介して接地電圧と電気的に接続されている。ＴＸ２０３、ＲＥＳ２０４、ＳＥＬ２０５はそれぞれウェルＷ_ＰＤに配されている。つまり、ＡＭＰ２０６と、ＲＥＳ２０４およびＳＥＬ２０５と、の間には、絶縁体分離部ＤＴＩが配されている。

図４は、図３のＡ−Ａ’の概略断面図である。半導体基板３０１において、ＡＭＰ２０６のゲートとなる電極２０６Ｇが配されている側の面を第１面Ｓ１といい、第１面Ｓ１に対向する面を第２面Ｓ２という。第１面Ｓ１から第２面Ｓ２に向かう方向がＺ方向である。図４では、第２面Ｓ２から光が入射する。第２面Ｓ２を裏面と呼び、第１面Ｓ１を表面と呼ぶこともある。半導体基板としては、例えば、シリコン基板や、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板を用いることができる。

ＦＤ２０２、ＴＸ２０３、ＲＥＳ２０４、ＡＭＰ２０６等の画素トランジスタのソース、ドレインはＮ型の不純物が拡散されたＮ型半導体領域により構成される。ＡＭＰ２０６のゲートとなる電極２０６Ｇ、ＴＸ２０３のゲートとなる電極２０３Ｇは、第１面Ｓ１に配される。ウェルＷ_ＡＭＰのウェルコンタクトＷＣ_ＡＭＰと、ウェルＷ_ＰＤのウェルコンタクトＷＣ_ＰＤと、は、半導体基板３０１内に配され、それぞれＰ型の不純物が拡散されたＰ型半導体領域により構成される。ウェルコンタクトＷＣ_ＡＭＰとウェルコンタクトＷＣ_ＰＤとは、半導体基板３０１の第１面Ｓ１の一部を構成する。各トランジスタの間には、素子分離部３０５が配される。素子分離部３０５はＳＴＩ構造あるいはＬＯＣＯＳ構造により構成されている。図４に示すように、Ｚ方向において、絶縁体分離部ＤＴＩは、半導体基板３０１を貫通している。半導体基板３０１内において、ＡＭＰ２０６のチャネルとなる領域を含むウェルＷ_ＡＭＰとＰＤ２０１を含むウェルＷ_ＰＤとが絶縁体分離部ＤＴＩで電気的に分離されている。

絶縁体分離部ＤＴＩは、図４に示すように、幅が変わっていてもよい。例えば、Ｚ方向に絶縁体分離部ＤＴＩの幅が狭くなっていてもよい。また、第１面Ｓ１と第２面Ｓ２とを結ぶ線の中点における幅よりも、第１面Ｓ１を通る仮想平面における絶縁体分離部ＤＴＩの幅や第２面Ｓ２を通る仮想平面における絶縁体分離部ＤＴＩにおける幅が広くてもよい。言い換えると、絶縁体分離部ＤＴＩはＺ方向に向かって、第１の幅の部分と、第１の幅よりも幅の狭い第２の幅の部分と、第２の幅よりも幅の広い第３の部分と、を順に有していてもよい。第１面Ｓ１と第２面Ｓ２の双方から貫通孔を形成する場合は、後者のように、中点における幅と仮想平面における幅とで幅が変わることがある。

絶縁体分離部ＤＴＩのＸまたはＹ方向の幅は、０．５μｍ程度である。ウェルＷ_ＡＭＰとウェルＷ_ＰＤとの電気的な分離を行う方法として、ＰＮ接合による分離も可能であるが、その場合、ウェルＷ_ＡＭＰとウェルＷ_ＰＤの分離部に４．０μｍ程度の幅が必要となる。また、特許文献１のように、絶縁体分離部とＰＮ接合分離とにより、ウェルＷ_ＡＭＰとウェルＷ_ＰＤとを分離すると、ＰＮ分離のように幅が必要となる、あるいは、ウェル同士が電気的に分離されなくなる可能性がある。

本実施形態によれば、半導体基板３０１を貫通する絶縁体分離部ＤＴＩによりウェルＷ_ＡＭＰとＰＤとは物理的に分離されている。つまり、ウェルＷ_ＡＭＰとウェルＷ_ＰＤとは絶縁体分離部ＤＴＩにより物理的に分離される。これにより、特許文献１やＰＮ接合分離を用いる場合に比べて、ウェルＷ_ＡＭＰとウェルＷ_ＰＤとの分離部に必要な面積を小さくしながら、ウェルＷ_ＡＭＰとウェルＷ_ＰＤとを電気的に分離することができる。

図５は、本実施形態における画素の信号読み出しを説明する駆動タイミング図である。本明細書中では、図５の時刻ｔ_４０１〜時刻ｔ_４０５のように、各タイミングを時刻ｔ_４０１のように示す。φＴＸはＴＸ２０３のオン／オフを示しており、φＲＥＳはＲＥＳ２０４のオン／オフを示しており、φＳＥＬはＳＥＬ２０５のオン／オフを示している。各トランジスタにおいて、オン時はＨｉｇｈレベルで示し、オフ時はＬｏｗレベルで示す。Ｖ_ＦＤはＦＤ２０２の電圧の変化の様子を示しており、Ｖ_ＯＵＴは、出力線１０４の電圧の変化の様子を示している。以下、図５のタイミング図に沿って画素の信号読み出しの動作を説明する。

まず、時刻ｔ_４０１にＳＥＬ２０５をオンにして、ＡＭＰ２０６のソースと出力線１０４を接続し、定電流源回路１１２によりＡＭＰ２０６に一定の電流を流す。ＡＭＰ２０６のゲート−ソース間電圧Ｖ_ＧＳは、定電流源回路１１２で決められた一定の電流に対応した電圧となる。ソースと接続されているＶ_ＯＵＴはゲートに接続されているＶ_ＦＤに対応した電圧となる。

時刻ｔ_４０２にＲＥＳ２０４をオフにして、ＦＤ２０２をフローティングにする。その後、時刻ｔ_４０２から時刻ｔ_４０３の間に、Ｖ_ＯＵＴをＡＤ変換回路１２２でデジタル信号に変換する。ここで得られた信号をＮ信号と呼称する。

時刻ｔ_４０３にＴＸ２０３をオンし、時刻ｔ_４０４にＴＸ２０３をオフする。時刻ｔ_４０３から時刻ｔ_４０４に、ＰＤ２０１に蓄積した信号電荷をＦＤ２０２に転送する。その後、ＳＥＬ２０５をオフにするまでの時刻ｔ_４０４から時刻ｔ_４０５の間に、Ｖ_ＯＵＴの電圧をＡＤ変換回路１２２でデジタル信号に変換する。ここで得られた信号をＮ＋Ｓ信号と呼称する。

このようにして得られたＮ信号とＮ＋Ｓ信号の差分を計算することで、ＰＤ２０１で生成された信号電荷の電荷量に対応した信号が得られる。

ここで、ＡＭＰ２０６のウェル電圧が信号の線形性に与える影響について、図１５（Ａ）、図１５（Ｂ）、図１６（Ａ）、および図１６（Ｂ）を参照しながら説明する。図１５（Ａ）および図１５（Ｂ）は比較の実施形態を説明するための図であり、図１６（Ａ）および図１６（Ｂ）は本実施形態を説明するための図である。ＡＤ変換時におけるＡＭＰ２０６のＶ_ＧＳは、概ね以下に示す（式１）から求めることができる。

ここで、Ｉ_{ｃｏｎｓｔ}は定電流源回路１１２により決まる一定電流、ＷはＡＭＰ２０６のゲート幅、ＬはＡＭＰ２０６のゲート長、μはＡＭＰ２０６のチャネル電子の移動度、Ｃ_ＯＸはＡＭＰ２０６の単位面積当たりの容量、Ｖ_ＴＨは閾値電圧である。

また、閾値電圧Ｖ_ＴＨは、概ね以下に示す（式２）から求めることができる。

Ｖ_ＢＳはバックバイアス（ウェル−ソース間電圧）、Ｖ_ＴＨ０はＶ_ＢＳが０Ｖ時の閾値電圧、２φ_Ｆは表面ポテンシャル、γは基板効果パラメータである。

図１５（Ａ）および図１５（Ｂ）に示すように、比較の実施形態では、ウェルＷ_ＡＭＰとウェルＷ_ＰＤとが分離されておらず、ウェルＷ_ＡＭＰが接地されている。比較の実施形態では、Ｖ_ＢＳが変化するため、閾値電圧Ｖ_ＴＨが非線形に変化し、ＡＭＰ２０６に一定電流Ｉ_{ｃｏｎｓｔ}が流れていても、ゲート−ソース間電圧Ｖ_ＧＳが一定とならない。そのため、ＦＤ２０２の電圧変化に対する出力線１０４の電圧変化が非線形となってしまう。このように、ウェルＷ_ＡＭＰとウェルＷ_ＰＤとが分離されておらず、ウェルＷ_ＡＭＰが接地されている場合は、出力信号電圧によりＶ_ＢＳが変化するため、信号の線形性が劣化する。

図１６（Ａ）および図１６（Ｂ）に示すように、本実施形態では、ウェルＷ_ＡＭＰを、ウェルＷ_ＰＤと物理的に分離し、ＡＭＰ２０６のソースとウェルＷ_ＰＤを電気的に接続しているためＶ_ＢＳは０Ｖで固定される。そのため、ＡＭＰ２０６のＶ_ＴＨを一定にすることができる。したがって、信号の線形性が非線形とならない。

以上の説明の通り、本実施形態では、基板バイアス効果による信号の線形性の劣化を抑制することができる。

上述の通り、本実施形態によれば、ＰＮ接合分離と比較して小さい体積でウェルＷ_ＡＭＰとウェルＷ_ＰＤとを分離し、基板バイアス効果による信号の線形性の劣化を抑制することができる。

（実施形態２）
図６、図７を用いて、本発明の実施形態２に係る画素について説明する。本実施形態は、画素が、複数のＰＤ２０１と複数のＴＸ２０３を含み、複数のＰＤ２０１がＦＤ２０２を共有している点が実施形態１とは異なる。以下、実施形態１と同様の構成は説明を省略し、異なる構成を中心に説明する。

図６は、本実施形態における画素の等価回路図である。ＰＤ２０１とＴＸ２０３がそれぞれ２つずつ配置されている。以下では、１つの画素に含まれる複数の構成にはそれぞれＡ、Ｂ…と付する。例えば、１つの画素が複数のＰＤ２０１を含む場合は、あるＰＤをＰＤ２０１Ａといい、あるＰＤとは異なるＰＤをＰＤ２０１Ｂという。

本実施形態は、図６に示すように、ＰＤ２０１ＡとＴＸ２０３Ａ、ＰＤ２０１ＢとＴＸ２０３Ｂで、ＦＤ２０２、ＲＥＳ２０４、ＳＥＬ２０５、ＡＭＰ２０６からなる読み出し回路を共有している。

図７は、図６に示す画素が１行２列に配されたレイアウト図である。図７に示すように、１つの画素が、２行×１列に配されたＰＤ２０１を含む。紙面左側の垂直２つのＰＤを有する画素を画素１、右側の縦２つのＰＤを有する画素を画素２とする。画素２は画素１と同様の素子を有する。

本実施形態によれば、実施形態１よりもＰＤあたりの絶縁体分離部ＤＴＩの数を減らし、より小さい体積でウェルＷ_ＡＭＰとウェルＷ_ＰＤとを分離し、基板バイアス効果による信号の線形性の劣化を抑制することができる。

（実施形態３）
図８〜図１０を用いて、本発明の実施形態３に係る画素について説明する。本実施形態は、複数のＡＭＰがＳＥＬを共有している点が実施形態２とは異なる。以下、実施形態２と同様の構成は説明を省略し、異なる構成を中心に説明する。

図８は、本実施形態における画素１０２の等価回路図である。図８では２つの画素１０２を示している。各画素には、光電変換部ＰＤ２０１と転送トランジスタＴＸ２０３が２つずつ配置されている。また、浮遊拡散部ＦＤ、リセットトランジスタＲＥＳ、および増幅トランジスタＡＭＰが１つずつ配置されている。画素１のＡＭＰ２０６−１と画素２のＡＭＰ２０６−２とにより選択トランジスタＳＥＬ２０５が共有されている。ＡＭＰ２０６−１のドレイン電圧ＶＤＤ１とＡＭＰ２０６−２のドレイン電圧ＶＤＤ２は、それぞれ独立に電圧制御が可能になっている。

図９は、画素のレイアウト図である。図９は２つの画素を示しており、２行×２列の光電変換部ＰＤの範囲で示している。図９に示すように、半導体基板を貫通する絶縁体分離部ＤＴＩに囲まれた領域に、画素１のＡＭＰ２０６−１と画素２のＡＭＰ２０６−２とが配されている。つまり、ＡＭＰ２０６−１のソースとＡＭＰ２０６−２のソースはウェルＷ_ＰＤから分離された同一のウェルＷ_ＡＭＰに接続されている。

本実施形態では、同一のウェルＷ_ＡＭＰに複数のＡＭＰを配置し、シリアルに駆動することで、ウェル分離の数を少なくしつつ、電荷電圧変換係数の縮小を抑制している。

図１０は、本実施形態における画素の信号読み出しを説明する駆動タイミング図である。以下、図１０のタイミング図に沿って画素の信号読み出しの動作を説明する。

まず、時刻ｔ_９０１でＳＥＬ２０５をオンにして、ＡＭＰ２０６−１とＡＭＰ２０６−２のソースと出力線１０４を接続する。このとき、ＶＤＤ１を高い電圧とし、ＶＤＤ２を低い電圧とする。ＡＭＰ２０６−２のゲートにはＶＤＤ２の低い電圧が印加されるため、電流は、ＡＭＰ２０６−１から定電流源回路１１２へと流れ、Ｖ_ＯＵＴはＦＤ２０２−１に対応した電圧となる。

時刻ｔ_９０２に、ＲＥＳ２０４−１をオフにして、ＦＤ２０２−１をフローティングにする。時刻ｔ_９０２から時刻ｔ_９０３の間に、Ｖ_ＯＵＴをＡＤ変換回路１２２でデジタル信号に変換する。ここで得られた信号をＮ１信号と呼称する。

時刻ｔ_９０３にＴＸ２０３Ａ−１をオンし、時刻ｔ_９０４にオフする。時刻ｔ_９０３から時刻ｔ_９０４の期間にＰＤ２０１Ａ−１に保持された電荷をＦＤ２０２−１に転送する。時刻ｔ_９０４から時刻ｔ_９０５の間にＦＤ２０２−１から出力線１０４に出力された信号電圧Ｖ_ＯＵＴをＡＤ変換回路１２２でデジタル信号に変換する。ここで得られた信号をＮ１＋Ｓ１信号と呼称する。

時刻ｔ_９０５にＴＸ２０３Ｂ−１をオンし、時刻ｔ_９０６にオフする。時刻ｔ_９０７から時刻ｔ_９０８の期間にＰＤ２０１Ｂ−１に保持された電荷をＦＤ２０２−１に転送する。時刻ｔ_９０６から時刻ｔ_９０７の間にＦＤ２０２−１から出力線１０４に出力された信号電圧Ｖ_ＯＵＴをＡＤ変換回路１２２でデジタル信号に変換する。ここで得られた信号をＮ１＋Ｓ１＋Ｓ２信号と呼称する。

時刻ｔ_９０７に、ＲＥＳ２０４−１をオンにする。このとき、ＶＤＤ１を低い電圧とし、ＶＤＤ２を高い電圧とする。ＡＭＰ２０６−１のゲートにはＶＤＤ１の低い電圧が印加されるため、電流は、ＡＭＰ２０６−２から定電流源回路１１２へと流れ、Ｖ_ＯＵＴはＦＤ２０２−２に対応した電圧となる。

時刻ｔ_９０８に、ＲＥＳ２０４−２をオフにして、ＦＤ２０２−２をフローティングにする。時刻ｔ_９０８から時刻ｔ_９０９の間に、ＦＤ２０２−２から出力線１０４に出力された信号電圧Ｖ_ＯＵＴをＡＤ変換回路１２２でデジタル信号に変換する。ここで得られた信号をＮ２信号と呼称する。

時刻ｔ_９０９にＴＸ２０３Ａ−２をオンし、時刻ｔ_９１０にＴＸ２０３Ａ−２をオフする。時刻ｔ_９０９から時刻ｔ_９１０の期間にＰＤ２０１Ａ−２に保持された電荷をＦＤ２０２−２に転送する。時刻ｔ_９１０から時刻ｔ_９１１の間にＦＤ２０２−２から出力線１０４に出力された信号電圧Ｖ_ＯＵＴをＡＤ変換回路１２２でデジタル信号に変換する。ここで得られた信号をＮ２＋Ｓ３信号と呼称する。

時刻ｔ_９１１にＴＸ２０３Ｂ−２をオンし、時刻ｔ_９１２にＴＸ２０３Ｂ−２をオフする。時刻ｔ_９１１から時刻ｔ_９１２の期間にＰＤ２０１Ｂ−２に保持された電荷をＦＤ２０２−Ｂに転送する。時刻ｔ_９１２から時刻ｔ_９１３の間にＦＤ２０２−Ｂから出力線１０４に出力された信号電圧Ｖ_ＯＵＴをＡＤ変換回路１２２でデジタル信号に変換する。ここで得られた信号をＮ２＋Ｓ３＋Ｓ４信号と呼称する。

このようにして得られたＮ１信号とＮ１＋Ｓ１信号の差分からＰＤ２０１Ａ−１で光電変換された信号電荷の電荷量に対応したＳ１信号が得られる。また、Ｎ１＋Ｓ１信号とＮ１＋Ｓ１＋Ｓ２信号の差分からＰＤ２０１Ｂ−１で光電変換された信号電荷の電荷量に対応したＳ２信号が得られる。また、Ｎ２信号とＮ２＋Ｓ３信号の差分からＰＤ２０１Ａ−２で光電変換された信号電荷の電荷量に対応したＳ３信号が得られる。また、Ｎ２＋Ｓ３信号とＮ２＋Ｓ３＋Ｓ４信号の差分からＰＤ２０１Ｂ−２で光電変換された信号電荷の電荷量に対応したＳ４信号が得られる。

本実施形態によれば、実施形態２よりもＰＤあたりのウェル分離の数を減らし、より小さい体積で基板バイアス効果による信号の線形性の劣化を抑制するとともに、電荷電圧変換係数の縮小を抑制することができる。

（実施形態４）
図１１、図１２を用いて、本発明の実施形態４に係る画素について説明する。本実施形態は、１つの画素が２つの光電変換部ＰＤを含む点が実施形態１とは異なる。以下、実施形態１と同様の構成は説明を省略し、異なる構成を中心に説明する。

図１１は、本実施形態における画素１０２の等価回路図である。図１１は、２つの画素１０２の等価回路図を示す。各画素１０２が２つの光電変換部ＰＤと、２つの転送トランジスタとを含む。また、２つの画素が、浮遊拡散部ＦＤ２０２、リセットトランジスタＲＥＳ２０４、増幅トランジスタＡＭＰ２０６、選択トランジスタＳＥＬ２０５を共有する。

図１１は、画素の平面レイアウト図であり、２行×２列の画素を示す。前述の通り、各画素は２つの光電変換部ＰＤを含む。紙面左上の画素を画素１、右上の画素を画素２、左下の画素を画素３、右下の画素を画素４とする。

各画素の光電変換部ＰＤ２０１ＡとＰＤ２０１Ｂの間は、絶縁体からなる素子分離部３０５を介さずにＰＮ接合分離で分離されている。画素内に含まれる複数の光電変換部ＰＤによりマイクロレンズＭＬが共有されている。つまり、１つのマイクロレンズＭＬを通った光が、画素内の一方の光電変換部ＰＤＡと他方の光電変換部ＰＤＢとに入射するようにマイクロレンズＭＬは配される。ＰＤＡの出力信号群からなるＡ像、ＰＤＢの出力信号群からなるＢ像を元に、位相差検出方式による測距あるいは焦点検出が可能となる。

本実施形態によれば、位相差検出画素において、基板バイアス効果による信号の線形性の劣化を抑制することができる。

（実施形態５）
図１３は本実施形態における撮像システムのブロック図である。撮像システムは、デジタルスチルカメラ、デジタルカムコーダ、カメラヘッド、監視用カメラ、複写機、ファックス、携帯端末、スマートフォン、車載カメラ、観測衛星、人口知能ロボットなどであり得る。本実施形態における撮像装置１１００は、実施形態１から実施形態４の光電変換装置である。

図１３に示す撮像システムは、バリア１１０１、レンズ１１０２、絞り１１０３、撮像装置１１００、信号処理部１１０４を有する。更に、撮像システムは、メモリ部１１０５、外部Ｉ／Ｆ部１１０６、記録媒体制御Ｉ／Ｆ部１１０７、記録媒体１１０８、機械装置１１０９、制御部１１１０を備える。バリア１１０１はレンズ１１０２を保護し、レンズ１１０２は被写体の光学像を撮像装置１１００に結像させる。絞り１１０３はレンズ１１０２を通った光量を可変する。撮像装置１１００はＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）型の光電変換装置であって、レンズ１１０２により結像された光学像を画像データに変換する。撮像装置１１００は、画素回路、信号処理回路などが形成された半導体基板、半導体基板を格納するパッケージ、外部回路との接続端子などを含み得る。信号処理部１１０４は撮像装置１１００より出力された画像データにおいて階調補正、ノイズ除去などの画像処理を行う。

メモリ部１１０５はダイナミックメモリなどの揮発性メモリ、またはフラッシュメモリなどの不揮発性メモリを備え、画像データを格納するフレームメモリとして機能する。外部Ｉ／Ｆ部１１０６は外部コンピュータ、ネットワーク、サーバ等と通信するための有線または無線のインターフェースである。記録媒体制御Ｉ／Ｆ部１１０７は記録媒体１１０８に画像データの記録または読み出しを行うためのインターフェースであり、記録媒体１１０８は画像データを格納するための半導体メモリを有するメモリカード等の着脱可能な記録媒体である。機械装置１１０９はレンズ１１０２、絞り１１０３などの光学機構の駆動装置、カメラヘッドの姿勢制御などを行う機構装置などを含み得る。制御部１１１０はＣＰＵ、ＲＯＭ、ＲＡＭなどを備え、予め定められたプログラムに従い、撮像システム全体の制御を行う。また、制御部１１１０は、画像データにおける被写体の動きを検出し、所定の処理を実行することが可能である。図１０において、信号処理部１１０４、メモリ部１１０５、制御部１１１０は撮像装置１１００とは別に設けられているが、撮像装置１１００と同一の半導体基板に形成されてもよい。

（実施形態６）
図１４（Ａ）、図１４（Ｂ）は、実施形態１〜実施形態４における光電変換装置を車戴カメラに関する撮像システムに適用した例を示している。本実施形態において、撮像装置２０１０は実施形態１〜実施形態４の光電変換装置に相当する。

撮像システム２０００は、撮像装置２０１０により取得された複数の画像データに対し、画像処理を行う画像処理部２０３０と、撮像システム２０００により取得された複数の画像データから視差（視差画像の位相差）の算出を行う視差算出部２０４０を有する。また、撮像システム２０００は、算出された視差に基づいて対象物までの距離を算出する距離計測部２０５０と、算出された距離に基づいて衝突可能性があるか否かを判定する衝突判定部２０６０とを有する。ここで、視差算出部２０４０、距離計測部２０５０は、対象物までの距離情報を取得する距離情報取得手段の一例である。すなわち、距離情報とは、視差、デフォーカス量、対象物までの距離等に関する情報である。衝突判定部２０６０はこれらの距離情報のいずれかを用いて、衝突可能性を判定してもよい。距離情報取得手段は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）によって実現されてもよいし、これらの組合せによって実現されてもよい。

撮像システム２０００は車両情報取得装置２３１０と接続されており、車速、ヨーレート、舵角などの車両情報を取得することができる。また、撮像システム２０００は、衝突判定部２０６０での判定結果に基づいて、車両に対して制動力を発生させる制御信号を出力する制御装置である制御ＥＣＵ２４１０が接続されている。また、撮像システム２０００は、衝突判定部２０６０での判定結果に基づいて、ドライバーへ警報を発する警報装置２４２０とも接続されている。例えば、衝突判定部２０６０の判定結果として衝突可能性が高い場合、制御ＥＣＵ２４１０はブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして衝突を回避、被害を軽減する車両制御を行う。警報装置２４２０は音等の警報を鳴らす、カーナビゲーションシステムなどの画面に警報情報を表示する、シートベルトまたはステアリングに振動を与えるなどしてユーザに警告を行う。撮像システム２０００は上述のように車両を制御する動作の制御を行う制御手段として機能する。

本実施形態では車両の周囲、例えば前方または後方を撮像システム２０００で撮像する。図１１（Ｂ）に、車両前方（撮像範囲２５１０）を撮像する場合の撮像システムを示す。撮像制御手段としての車両情報取得装置２３１０が、撮像システム２０００ないしは撮像装置２０１０に指示を送る。このような構成により、測距の精度をより向上させることができる。

上述では、他の車両と衝突しないように制御する例を説明したが、他の車両に追従して自動運転する制御、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、撮像システムは、自車両等の車両に限らず、例えば、船舶、航空機あるいは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

１００ 光電変換装置
１０２ 画素
２０１ 光電変換部（ＰＤ）
２０２ 浮遊拡散部（ＦＤ）
２０３ 転送トランジスタ（ＴＸ）
２０４ リセットトランジスタ（ＲＥＳ）
２０５ 選択トランジスタ（ＳＥＬ）
２０６ 増幅トランジスタ（ＡＭＰ）
３０１ 半導体基板
ＤＴＩ 絶縁体分離部
Ｗ_ＡＭＰ ＡＭＰが配されるウェル
Ｗ_ＰＤ ＰＤが配されるウェル

Claims (9)

1. 半導体基板と、
   前記半導体基板内に設けられた光電変換部と、前記光電変換部からの信号を出力する増幅トランジスタと、
   平面視で、前記増幅トランジスタを取り囲んで、前記光電変換部と前記増幅トランジスタとの間に配され、前記半導体基板を貫通する絶縁体分離部と、を備え、
   前記増幅トランジスタが配される第１ウェルと、前記増幅トランジスタのソースまたはドレインと、が接続されていることを特徴とする光電変換装置。
2. 前記増幅トランジスタはソースフォロワトランジスタであり、
   前記第１ウェルと前記増幅トランジスタのソースとが接続されていることを特徴とする請求項１に記載の光電変換装置。
3. 前記光電変換部は、第２ウェルに配されており、
   前記第２ウェルと前記第１ウェルとの間に前記絶縁体分離部が配されていることを特徴とする請求項１または２に記載の光電変換装置。
4. 前記光電変換部で生成された信号キャリアが転送される浮遊拡散部を備え、
   前記浮遊拡散部は、前記第２ウェルに配され、
   前記増幅トランジスタと前記浮遊拡散部との間に前記絶縁体分離部が配されることを特徴とする請求項３に記載の光電変換装置。
5. 前記絶縁体分離部に囲まれた領域には、複数の前記増幅トランジスタが配されていることを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
6. 前記増幅トランジスタと出力線とに接続される選択トランジスタを含み、
   前記選択トランジスタが前記複数の増幅トランジスタにより共有されることを特徴とする請求項５に記載の光電変換装置。
7. 前記複数の前記トランジスタにおいて、読み出しを行わない前記増幅トランジスタのゲートに印加する電圧は、読み出しを行う前記増幅トランジスタのゲートに印加する電圧よりも低いことを特徴とする請求項５または６に記載の光電変換装置。
8. 請求項１乃至７のいずれか１項に記載の光電変換装置と、
   前記光電変換装置から出力される信号を処理する信号処理部と、を有することを特徴とする撮像システム。
9. 移動体であって、
   請求項１乃至７のいずれか１項に記載の光電変換装置と、
   前記光電変換装置からの信号に基づく視差画像から、対象物までの距離情報を取得する距離情報取得手段と、
   前記距離情報に基づいて前記移動体を制御する制御手段と、を有することを特徴とする移動体。

Images