JP2017135168A - 光電変換装置及び情報処理装置 - Google Patents

Abstract

【課題】電子と正孔に基づく信号の誤差を低減する上で有利な技術を提供する。
【解決手段】光電変換装置は、第１の光電変換部と、前記第１の光電変換部とは異なる第２の光電変換部と、電荷を保持する電荷保持部と、前記第１の光電変換部で発生した電子を前記電荷保持部に転送する第１の転送部と、前記第２の光電変換部で発生した正孔を前記電荷保持部に転送する第２の転送部とを備え、前記第１の光電変換部で発生した電子の量に対する前記第１の転送部による該発生した電子の転送速度の割合を第１の転送効率とし、前記第２の光電変換部で発生した正孔の量に対する前記第２の転送部による該発生した正孔の転送速度の割合を第２の転送効率としたときに、前記第１の光電変換部、前記第２の光電変換部、前記第１の転送部及び前記第２の転送部は、前記第２の転送効率に対する前記第１の転送効率の比が正孔の移動度に対する電子の移動度の比よりも小さくなるように構成された。
【選択図】図６

Description

本発明は、光電変換装置及び情報処理装置に関する。

測距法の１つに、対象物に対して光を照射し、対象物からの反射光を検知して対象物までの距離を測定するＴＯＦ（Ｔｉｍｅ Ｏｆ Ｆｌｉｇｈｔ）法という方法がある。具体的には、対象物までの距離は、光の照射のタイミングから反射光の検知のタイミングまでの時間（即ち、照射光に対する反射光の遅延量）と、光の速度とに基づいて測定される。ここで、対象物からの反射光は、外部環境の光である環境光と共に検知されるため、該環境光を考慮した測距を行う技術が求められる。

図９は、特許文献１の実施形態２（段落００９２以降）の光電変換装置１の構成例を示している。光電変換装置１は、第１の感光部１１ａ、それに対応する正孔保持部１３及びゲート部３８ａ、第２の感光部１１ｂ、それに対応する電子保持部１４及びゲート部３８ｂ、再結合部１５並びに出力部１６を備える。正孔保持部１３には、光源２の消灯時に感光部１１ａで生じた正孔（環境光に対応する正孔）が、ゲート部３８ａにより転送され、保持される。また、電子保持部１４には、光源２の点灯時に感光部１１ｂで生じた電子（対象物３からの反射光及び環境光の双方に対応する電子）が、ゲート部３８ｂにより転送され、保持される。再結合部１５は、正孔保持部１３の正孔（環境光に対応する正孔）と、電子保持部１４の電子（反射光及び環境光の双方に対応する電子）とを再結合させる。これにより、反射光及び環境光のうちの反射光に対応する電子が残存することになり、該電子は出力部１６により読み出される。この方法によると、反射光及び環境光のうちの反射光に対応する信号を得ることができる。

特開２００５−３０３２６８号公報

上述の機能を実現する具体的な構成の一例として、感光部１１ａ及び１１ｂに２つの光電変換部（例えばフォトダイオード）をそれぞれ用いることが考えられる。また、正孔を転送するゲート部３８ａにＰＭＯＳトランジスタを用い、電子を転送するゲート部３８ｂにＮＭＯＳトランジスタを用いることが考えられる。即ち、ＰＭＯＳトランジスタ（ゲート部３８ａ）により、一方の光電変換部（感光部１１ａ）から正孔保持部１３に正孔を転送し、ＮＭＯＳトランジスタ（ゲート部３８ｂ）により、他方の光電変換部（感光部１１ｂ）から電子保持部１４に電子を転送する。

ここで、正孔の移動度は電子の移動度に比べて小さく、感光部１１ａから正孔保持部１３への正孔の転送速度と、感光部１１ｂから電子保持部１４への電子の転送速度との間には差が生じうる。そのため、電子や正孔の転送期間を短縮していくと、正孔保持部１３の正孔の転送量と電子保持部１４の電子の転送量とにも差が生じる。この転送量の差は、電子と正孔の生成量の差に基づく信号に誤差を生じる可能性がある。このことは、例えば特許文献１のようにＴＯＦ法に基づく測距を行う場合には測距精度が低下する原因となりうる。

本発明の目的は、電子と正孔に基づく信号の誤差を低減する上で有利な技術を提供することにある。

本発明の一つの側面は光電変換装置にかかり、前記光電変換装置は、第１の光電変換部と、前記第１の光電変換部とは異なる第２の光電変換部と、電荷を保持する電荷保持部と、前記第１の光電変換部で発生した電子を前記電荷保持部に転送する第１の転送部と、前記第２の光電変換部で発生した正孔を前記電荷保持部に転送する第２の転送部と、を備え、前記第１の光電変換部で発生した電子の量に対する前記第１の転送部による該発生した電子の転送速度の割合を第１の転送効率とし、前記第２の光電変換部で発生した正孔の量に対する前記第２の転送部による該発生した正孔の転送速度の割合を第２の転送効率としたときに、前記第１の光電変換部、前記第２の光電変換部、前記第１の転送部及び前記第２の転送部は、前記第２の転送効率に対する前記第１の転送効率の比が正孔の移動度に対する電子の移動度の比よりも小さくなるように構成されたことを特徴とする。

本発明によれば、電子と正孔に基づく信号の誤差を低減する上で有利な技術を提供できる。本発明の諸々の効果は、以下の詳細な説明および添付図面を参照しながら本発明の例示的態様と共に詳細に説明され、十分に理解されよう。

撮像装置の構成例を説明するための図である。 検出部の構成例を説明するための図である。 画素の構成例を説明するための図である。 画素の駆動方法の例を説明するための図である。 画素の構造の参考例を説明するための図である。 画素の構造の例を説明するための図である。 画素の構造の例を説明するための図である。 画素の構造の例を説明するための図である。 参考例の構成を説明するための図である。

以下、添付図面を参照しながら本発明の好適な実施形態について説明する。なお、各図は、構造ないし構成を説明する目的で記載されたものに過ぎず、図示された各部材の寸法は必ずしも現実のものを反映するものではない。また、各図において、同一の機能を有する構成要素には同一の参照番号を付しており、以下、重複する内容については説明を省略する。

図１は、本発明に係る光電変換装置が適用された情報処理システム１００（以下、システム１００）の構成例を説明するための図である。システム１００は、例えば、ＬＥＤ等の光源１０１、レンズ等の光学系１０２及び１０３、検出部１０４、並びに、処理部１０５を具備する。

光源１０１の発光光Ｌ１は、光学系１０２を介して測距対象である対象物１１０に照射される。光Ｌ２は、対象物１１０からの反射光を含み、光学系１０３を介して検出部１０４に入射する。検出部１０４は、光Ｌ２に基づく信号を処理部１０５に供給する。検出部１０４は、本発明に係る光電変換装置に対応し、光検出装置と称されてもよいし、或いは単に半導体装置と称されてもよい（なお、装置は、デバイス、モジュール等と称されてもよい。）。処理部１０５は、光源１０１及び検出部１０４を駆動し、検出部１０４からの信号に基づいて対象物１１０との距離を算出し、又は、該距離に基づく情報を取得する（具体的な方法は後述とする。）。

なお、システム１００の構成は本例に限られるものではなく、目的等に応じて、本構成の一部は変更されてもよいし、付随的に他の要素が追加されてもよい。例えば、システム１００は撮像装置（カメラ）であり得、検出部１０４は撮像部としても機能しうる。他の例では、システム１００は測距装置でありうる。

図２は、検出部１０４の構成例を説明するための図である。検出部１０４は、例えば、画素アレイ２１０、駆動部２２０、読出部２３０、出力部２４０および制御部２５０を備える。画素アレイ２１０は、半導体基板上にアレイ状に（複数の行および複数の列を形成するように）配列された複数の画素ＰＸを含みうる。

本明細書では、システム１００が撮像装置である場合を考えて「画素」と表現するが、「画素」に代替して「光検出ユニット」、「受光ユニット」、「センサユニット」等と表現されてもよいし、これらを総称して単に「ユニット」と表現されてもよい。また、「画素アレイ」は「ユニットアレイ」と表現されてもよい。

駆動部２２０は、例えば、各行に配された制御線Ｌ＿ＣＮＴを用いて画素アレイ２１０の各画素ＰＸを行単位で駆動する。該駆動された画素ＰＸは、光Ｌ２に応じた信号を画素信号として列信号線Ｌ＿ＣＯＬを介して出力する。読出部２３０は、列信号線Ｌ＿ＣＯＬを介して出力された画素信号を水平転送し、出力部２４０は、該水平転送された画素信号を前述の処理部１０５に出力する。制御部２５０は、クロック信号等の基準信号に基づいて上記各ユニットを制御する。検出部１０４は、上述の駆動部２２０、読出部２３０、出力部２４０および制御部２５０の少なくともいずれかに電力を供給する電力供給部（不図示）等をさらに備えていてもよい。

図３は、単位画素ＰＸの構成例を説明するための図である。画素ＰＸは、例えば、フォトダイオードＰＤ＿Ｎ及びＰＤ＿Ｐ、トランジスタＭＮ１〜ＭＮ６及びＭＰ１〜ＭＰ２、並びに、容量Ｃ１＿Ｎ、Ｃ２＿Ｎ、Ｃ１＿Ｐ及びＣ２＿Ｐを有する。

ＮＭＯＳトランジスタＭＮ１は、第１の光電変換部に対応するフォトダイオードＰＤ＿Ｎのカソードと、ノードｎ１との間に電流経路を形成するように配される。フォトダイオードＰＤ＿Ｎのアノードは、電圧Ｖ１に固定される（即ち、電圧Ｖ１を供給する電源ラインに接続される。）。ＰＭＯＳトランジスタＭＰ１は、第２の光電変換部に対応するフォトダイオードＰＤ＿Ｐのアノードと、ノードｎ１との間に電流経路を形成するように配される。フォトダイオードＰＤ＿Ｐのカソードは、電圧Ｖ２に固定される。本例では、電圧Ｖ１は−２［Ｖ］程度に設定され、電圧Ｖ２は＋２［Ｖ］程度に設定されうる。

ＮＭＯＳトランジスタＭＮ２は、フォトダイオードＰＤ＿Ｎのカソードと、ノードｎ２との間に電流経路を形成するように配される。ＰＭＯＳトランジスタＭＰ２は、フォトダイオードＰＤ＿Ｐのアノードと、ノードｎ２との間に電流経路を形成するように配される。

容量Ｃ１＿Ｎ及びＣ２＿Ｎは、Ｎ型半導体領域とそれを取り囲むＰ型半導体領域とで構成されうる（詳細は後述とする。）。容量Ｃ１＿Ｎの一方の端子はノードｎ１に接続され、容量Ｃ１＿Ｎの他方の端子は電圧Ｖ１に固定される。容量Ｃ２＿Ｎの一方の端子はノードｎ２に接続され、容量Ｃ２＿Ｎの他方の端子は電圧Ｖ１に固定される。また、容量Ｃ１＿Ｐ及びＣ２＿Ｐは、Ｐ型半導体領域とそれを取り囲むＮ型半導体領域とで構成されうる（詳細は後述とする。）。容量Ｃ１＿Ｐの一方の端子はノードｎ１に接続され、容量Ｃ１＿Ｐの他方の端子は電圧Ｖ２に固定される。容量Ｃ２＿Ｐの一方の端子はノードｎ２に接続され、容量Ｃ２＿Ｐの他方の端子は電圧Ｖ２に固定される。

容量Ｃ１＿Ｎ及び容量Ｃ１＿Ｐは、ここでは区別して示されるが、これらをまとめて「容量Ｃ１」と示してもよい。即ち、容量Ｃ１＿Ｎと容量Ｃ１＿Ｐとは、構造上これらを区別することが可能であるため、ここでは個別に図示されたが、いずれもノードｎ１側の反対側において定電圧で固定されるため、これらを合成して等価的に単一の容量成分として見なしてもよい。容量Ｃ１＿ＮにはフォトダイオードＰＤ＿Ｎでの光電変換によって生成された電子が保持され、容量Ｃ１＿ＰにはフォトダイオードＰＤ＿Ｐでの光電変換によって生成された正孔が保持される。よって、容量Ｃ１＿Ｎと容量Ｃ１＿Ｐとの合成容量である容量Ｃ１には、電子の量と正孔の量との差に相当する量の電荷が保持されることになり、容量Ｃ１には、（電荷の量）／（容量Ｃ１の容量値）に基づく電位差（電圧）が発生する。容量Ｃ１は、フォトダイオードからの電荷を保持するための「電荷保持部」と称されてもよいし、又は、該電荷の量に応じた電圧を保持するための「電圧保持部」と称されてもよい。同様に、容量Ｃ２＿Ｎ及び容量Ｃ２＿Ｐをまとめて「容量Ｃ２」と示してもよく、容量Ｃ２は、電荷保持部または電圧保持部と称されてもよい。

トランジスタＭＮ１及びＭＰ１のゲートには、制御線Ｌ＿ＣＮＴを介して制御信号ＴＸ１が供給される。例えば、信号ＴＸ１がハイレベルのとき、トランジスタＭＮ１は導通状態となり、一方で、トランジスタＭＰ１は非導通状態となる。また、例えば、信号ＴＸ１がローレベルのとき、トランジスタＭＮ１は非導通状態となり、一方で、トランジスタＭＰ１は導通状態となる。同様に、トランジスタＭＮ２及びＭＰ２のゲートには、制御線Ｌ＿ＣＮＴを介して制御信号ＴＸ２が供給される。

トランジスタＭＮ３は、ノードｎ１と電圧Ｖ０の電源ラインとの間に電流経路を形成するように配される。トランジスタＭＮ３のゲートには、制御線Ｌ＿ＣＮＴを介して制御信号ＲＥＳ１が供給され、トランジスタＭＮ３は、信号ＲＥＳ１に応答して容量Ｃ１＿Ｎ及びＣ１＿Ｐを初期化する。同様に、トランジスタＭＮ４は、ノードｎ２と電圧Ｖ０の電源ラインとの間に電流経路を形成するように配され、制御信号ＲＥＳ２に応答して容量Ｃ２＿Ｎ及びＣ２＿Ｐを初期化する。本例では、電圧Ｖ０は０［Ｖ］に設定されうる。

なお、本例では、トランジスタＭＮ３及びＭＮ４には互いに異なる制御信号ＲＥＳ１及びＲＥＳ２がそれぞれ供給される態様を例示したが、他の例では、これらには共通の制御信号が供給されてもよい。また、本例では、トランジスタＭＮ３及びＭＮ４のいずれもが電圧Ｖ０に固定される態様を例示したが、他の例では、これらは互いに異なる電圧に固定されてもよい。

トランジスタＭＮ５は、ノードｎ１の電圧に応じてソースフォロワ動作を行う。トランジスタＭＮ６は、制御線Ｌ＿ＣＮＴを介して供給される制御信号ＳＥＬに応答して、トランジスタＭＮ５のソースの電圧に応じた信号を画素信号として列信号線Ｌ＿ＣＯＬに出力する。トランジスタＭＮ５及びＭＮ６は、画素信号を読み出す（又は出力する）ための読出部に対応し、本例では、これらのいずれにもＮＭＯＳトランジスタが用いられるが、ＰＭＯＳトランジスタが用いられてもよい。該読出部は、画素信号を画素外に出力するための回路部として作用し、出力部等と称されてもよい。

図４（ａ）〜（ｄ）は、ＴＯＦ法に基づく測距を行う際の単位画素ＰＸの駆動方法の例を説明するためのタイミングチャートである（横軸は時間軸を示す。）。図４（ａ）及び（ｂ）は、制御信号ＴＸ１及びＴＸ２の波形をそれぞれ示している（縦軸は信号レベルを示す。）。信号ＴＸ１がハイレベル（正電圧）のときに、トランジスタＭＮ１は導通状態になり、トランジスタＭＰ１は非導通状態になる。また、信号ＴＸ１がローレベル（負電圧）のときに、トランジスタＭＰ１は導通状態になり、トランジスタＭＮ１は非導通状態になる。なお、信号ＴＸ１が０［Ｖ］のとき、トランジスタＭＮ１及びＭＰ１のいずれも非導通状態になるものとする。信号ＴＸ２についても同様である。

図４（ｃ）は、光Ｌ１及びＬ２の光量の波形を示している（縦軸は光量を示す。）。前述のとおり、光Ｌ１は光源１０１の発生光であり、図示されるように、光源１０１の点灯（オン）と消灯（オフ）とを所定の周期で繰り返す。また、光Ｌ２は、検出部１０４が受ける受光光であり、対象物１１０からの反射光だけでなく、外部環境の光である環境光を含みうる。そのため、図中では、受光光Ｌ２について、０でないローレベルであって光源１０１の消灯に対応するローレベルと、それより高いレベルのハイレベルであって光源１０１の点灯に対応するハイレベルとを示している。また、受光光Ｌ２には、光Ｌ１に対して、対象物１１０との距離に相当する遅延（位相差）が発生する。

図４（ａ）〜（ｃ）から分かるように、信号ＴＸ１及びＴＸ２のハイレベル／ローレベルの周期は、光源１０１の点灯／消灯の周期に同期される。本例では、信号ＴＸ１又はＴＸ２を受けるトランジスタＭＮ１〜ＭＮ２及びＭＰ１〜ＭＰ２の個々の導通状態／非導通状態の切り替えは、光源１０１の点灯／消灯の切り替えのタイミングと略同時に為される。なお、１周期分の期間は、本例では、１０［ｎｓｅｃ］以下とする（例えば、０．１［ｎｓｅｃ］〜１０［ｎｓｅｃ］の範囲内である。）。

図４（ｄ）は、ノードｎ１の電圧ＶＦＤ１（具体的には、容量Ｃ１＿Ｎ及びＣ１＿Ｐの電圧）と、ノードｎ２の電圧ＶＦＤ２（具体的には、容量Ｃ２＿Ｎ及びＣ２＿Ｐの電圧）とを示している（縦軸は電圧値を示す。）。即ち、電圧ＶＦＤ１は、容量Ｃ１に保持された電荷量に対応し、電圧ＶＦＤ２は、容量Ｃ２に保持された電荷量に対応する。

最初に（時刻ｔ０の前）、トランジスタＭＮ３〜ＭＮ４により容量Ｃ１＿Ｎ及びＣ１＿Ｐ並びにＣ２＿Ｎ及びＣ２＿Ｐを初期化し、即ち、電圧ＶＦＤ１及びＶＦＤ２を初期化する。本例（Ｖ０＝０［Ｖ］、Ｖ１＝−２［Ｖ］、Ｖ２＝＋２［Ｖ］）では、電圧ＶＦＤ１及びＶＦＤ２の初期値は、実質的に０［Ｖ］である。これと共に、トランジスタＭＮ１〜ＭＮ２及びＭＰ１〜ＭＰ２を導通状態にすることにより、フォトダイオードＰＤ＿Ｎ及びＰＤ＿Ｐは初期化される。例えば、初期化後のフォトダイオードＰＤ＿Ｎのカソード電圧は−１［Ｖ］程度となり、初期化後のフォトダイオードＰＤ＿Ｐのアノード電圧は＋１［Ｖ］程度となる。

時刻ｔ０で、光源１０１を点灯する。また、時刻ｔ０では、信号ＴＸ１をハイレベルにすると共に信号ＴＸ２をローレベルにし、トランジスタＭＮ１及びＭＰ２が導通状態になり且つトランジスタＭＮ２及びＭＰ１が非導通状態になる。即ち、フォトダイオードＰＤ＿Ｎは、トランジスタＭＮ１により容量Ｃ１＿Ｎに接続され、また、フォトダイオードＰＤ＿Ｐは、トランジスタＭＰ２より容量Ｃ２＿Ｐに接続される。その後の時刻ｔ１において、受光光Ｌ２がハイレベルになる。

ここで、時刻ｔ０〜ｔ１の期間では、受光光Ｌ２がローレベル（０ではない）であるから、容量Ｃ１＿Ｎには、フォトダイオードＰＤ＿Ｎで発生し（且つ付随的に蓄積され得）た電子であって光Ｌ２のローレベルの光量に応じた電子が転送される。同様に、容量Ｃ１＿Ｐには、フォトダイオードＰＤ＿Ｐで発生した正孔であって光Ｌ２のローレベルの光量に応じた正孔が転送される。よって、図４（ｄ）に図示されるように、時刻ｔ１では、電圧ＶＦＤ１は、該転送された電子に応じた電圧になり、同様に、電圧ＶＦＤ２は、該転送された正孔に応じた電圧になる。

時刻ｔ１で受光光Ｌ２がハイレベルになるため、時刻ｔ１以降（後述の時刻ｔ２まで）のフォトダイオードＰＤ＿Ｎでの電子の発生量、及び、フォトダイオードＰＤ＿Ｐでの正孔の発生量は、それぞれ、時刻ｔ０〜ｔ１の期間に比べて大きくなる。即ち、時刻ｔ１〜ｔ２の電圧ＶＦＤ１及びＶＦＤ２の電圧の変化量は、それぞれ、時刻ｔ０〜ｔ１の期間に比べて大きくなる。

時刻ｔ２では、光源１０１を消灯する。また、時刻ｔ２では、信号ＴＸ１をローレベルにすると共に信号ＴＸ２をハイレベルにし、トランジスタＭＮ１及びＭＰ２が非導通状態になり且つトランジスタＭＮ２及びＭＰ１が導通状態になる。即ち、フォトダイオードＰＤ＿Ｎは、トランジスタＭＮ２により容量Ｃ２＿Ｎに接続され、また、フォトダイオードＰＤ＿Ｐは、トランジスタＭＰ１により容量Ｃ１＿Ｐに接続される。

これにより、時刻ｔ２以降（後述の時刻ｔ３まで）、容量Ｃ１＿Ｐには、フォトダイオードＰＤ＿Ｐで発生した正孔であって光Ｌ２のハイレベルの光量に応じた正孔が転送される。ここで、該容量Ｃ１＿Ｐに転送された正孔と、時刻ｔ０〜ｔ２の期間に容量Ｃ１＿Ｎに転送された電子とは、これらが再結合することにより消滅する。そのため、電圧ＶＦＤ１は上がる（前述のとおり、容量Ｃ１＿Ｎと容量Ｃ１＿Ｐとは単一の容量Ｃ１に対応するため、電圧ＶＦＤ１は、単に容量Ｃ１への正孔の転送によって上がるとも言える。）。同様に、時刻ｔ２〜ｔ３では、容量Ｃ２＿Ｎには、フォトダイオードＰＤ＿Ｎで発生した電子であって光Ｌ２のハイレベルの光量に応じた電子が転送され、電圧ＶＦＤ２は下がる。

その後、時刻ｔ３で受光光Ｌ２がローレベルになるため、時刻ｔ３以降（後述の時刻ｔ４まで）のフォトダイオードＰＤ＿Ｎでの電子の発生量、及び、フォトダイオードＰＤ＿Ｐでの正孔の発生量は、それぞれ、時刻ｔ２〜ｔ３の期間に比べて小さくなる。即ち、時刻ｔ３〜ｔ４の電圧ＶＦＤ１及びＶＦＤ２の電圧の変化量は、それぞれ、時刻ｔ２〜ｔ３の期間に比べて小さくなる。

時刻ｔ４では、再び、光源１０１を点灯し、また、信号ＴＸ１をハイレベルにすると共に信号ＴＸ２をローレベルにする。即ち、時刻ｔ０〜ｔ４を１周期として、時刻ｔ４以降では、上述の一連の動作が周期的に繰り返される。前述のとおり、１周期分の期間は、１０［ｎｓｅｃ］以下であり、例えば０．１［ｎｓｅｃ］〜１０［ｎｓｅｃ］の範囲内である。

上述の一連の動作を繰り返すことにより（即ち、電子の転送と正孔の転送とを交互に行ってそれらを再結合させることにより）、電圧ＶＦＤ１（ＶＦＤ２）は、徐々に初期値（本例では０［Ｖ］）からシフトしていく。例えば、図４（ｃ）の例のように、受光光Ｌ２の光Ｌ１に対する遅延量が小さい場合（上述の一連の動作の周期を周期Ｔとして、該遅延量がＴ／４よりも小さい場合）には、電圧ＶＦＤ１は下がっていく（電圧ＶＦＤ２は上がっていく）。これに対して、受光光Ｌ２の光Ｌ１に対する遅延量が大きい場合（該遅延量がＴ／４よりも大きい場合）には、電圧ＶＦＤ１は上がっていく（電圧ＶＦＤ２は下がっていく）。また、受光光Ｌ２の光Ｌ１に対する遅延量がＴ／４と略等しい場合には、電圧ＶＦＤ１（ＶＦＤ２）は実質的に初期値（本例では０［Ｖ］）のままである。よって、上述の一連の動作を繰り返した後の電圧ＶＦＤ１（ＶＦＤ２）に基づいて対象物１１０との距離を算出し、即ち、ＴＯＦ法に基づく測距を行うことができる。

前述のとおり、ここでは、該一連の動作の周期Ｔが例えば１０［ｎｓｅｃ］以下等、動作周波数が比較的高い場合を考える。高周波数で画素ＰＸを駆動することにより、電圧ＶＦＤ１（ＶＦＤ２）のシフト量の検出精度が高くなり、測距の精度（特に、測距対象との距離が小さいものに対する測距の精度）を向上させることができる。なお、上記周波数は、画素ＰＸの小サイズ化にしたがって更に高く設定されてもよい。

本例では、電圧ＶＦＤ１に応じた信号をトランジスタＭＮ５及びＭＮ６により画素信号として読み出す態様を例示したが、他の例では、電圧ＶＦＤ２に応じた信号を読み出してもよい。電圧ＶＦＤ１及びＶＦＤ２の一方のみに応じた信号を読み出す場合には、トランジスタＭＮ１〜ＭＮ４及びＭＰ１〜ＭＰ２のうち該読み出しに用いられないトランジスタは配置されなくてもよい。また、他の例では、電圧ＶＦＤ１に応じた信号および電圧ＶＦＤ２に応じた信号の双方を読み出し、これら双方を用いてＳＮ比を向上させることも可能である。

本発明のいくつかの好適な例を説明するのに先立って（それらの理解を容易にするため）、以下、図５（ａ）〜（ｄ）を参照しながら参考例を述べる。図５（ａ）は、平面視（半導体基板の上面又はそれに平行な面に対する平面視。以下、単に「平面視」という。）における画素ＰＸのレイアウトを説明するための模式図である（ここで、後述の画素と区別するため、本レイアウトの画素ＰＸを「画素ＰＸ＿Ｒ」とする。）。図５（ｂ）は、カットラインＢ１−Ｂ２での断面構造を示す模式図である。図５（ｃ）は、カットラインＣ１−Ｃ２での断面構造を示す模式図である。図５（ｄ）は、カットラインＤ１−Ｄ２での断面構造を示す模式図である。図中では、本構造の理解を容易にするため、Ｘ方向（第１方向に対応）と、それと交差するＹ方向（第２方向に対応）と、Ｘ方向及びＹ方向で形成される平面と交差するＺ方向とを用いて各図の対応関係を示している。なお、Ｘ方向及びＹ方向は、前述の画素アレイ２１０の行方向及び列方向にそれぞれ対応してもよい。

例えば、半導体基板の少なくとも一部であるＮ型半導体領域ＲＮ１の中に、Ｐ型半導体領域ＲＰ１が形成されている。ここで、「Ｎ型領域ＲＮ１の中に形成されている」とは「Ｎ型領域ＲＮ１に取り囲まれている」ことを示す。即ち、Ｐ型領域ＲＰ１はＮ型領域ＲＮ１に取り囲まれている。以下の他の領域の説明についても同様である。

Ｐ型領域ＲＰ１には、前述のフォトダイオードＰＤ＿Ｎ、トランジスタＭＮ１及びＭＮ２、並びに、容量Ｃ１＿Ｎ及びＣ２＿Ｎが形成される。例えば、フォトダイオードＰＤ＿Ｎは、Ｐ型領域ＲＰ１の中にＮ型半導体領域ＲＮ２が形成されて成り、Ｎ型領域ＲＮ２には、光電変換により発生した電子が主に集まる。容量Ｃ１＿Ｎは、Ｐ型領域ＲＰ１の中にＮ型のフローティングディフュージョンＦＤ１＿Ｎが形成されて成る。同様に、容量Ｃ２＿Ｎは、Ｐ型領域ＲＰ１の中にＮ型のフローティングディフュージョンＦＤ２＿Ｎが形成されて成る。

なお、フォトダイオードＰＤ＿ＮのカソードであるＮ型領域ＲＮ２は、トランジスタＭＮ１のソースに対応し（ソースと一体であり）、フローティングディフュージョンＦＤ２＿Ｎは、トランジスタＭＮ１のドレインに対応する（ドレインと一体である。）。この観点から、電荷転送用のＭＯＳトランジスタであるトランジスタＭＮ１は、転送部と表現されてもよい。他のトランジスタＭＮ２、ＭＰ１及びＭＰ２についても同様である。

トランジスタＭＮ１のゲートに対応する電極ＧＴＸ１は、平面視におけるフローティングディフュージョンＦＤ１＿ＮとＮ型領域ＲＮ２との間かつ半導体基板上に絶縁膜Ｆを介して配されている。同様に、トランジスタＭＮ２のゲートに対応する電極ＧＴＸ２は、平面視におけるフローティングディフュージョンＦＤ２＿ＮとＮ型領域ＲＮ２との間かつ半導体基板上に絶縁膜Ｆを介して配されている。

Ｎ型領域ＲＮ１には、前述のフォトダイオードＰＤ＿Ｐ、トランジスタＭＰ１及びＭＰ２、並びに、容量Ｃ１＿Ｐ及びＣ２＿Ｐが形成される。例えば、フォトダイオードＰＤ＿Ｐは、Ｎ型領域ＲＮ１の中にＰ型半導体領域ＲＰ２が形成されて成り、Ｐ型領域ＲＰ２には、光電変換により発生した正孔が主に集まる。容量Ｃ１＿Ｐは、Ｎ型領域ＲＮ１の中にＰ型のフローティングディフュージョンＦＤ１＿Ｐが形成されて成る。同様に、容量Ｃ２＿Ｐは、Ｎ型領域ＲＮ１の中にＰ型のフローティングディフュージョンＦＤ２＿Ｐが形成されて成る。電極ＧＴＸ１は、トランジスタＭＮ１のゲートの他、トランジスタＭＰ１のゲートにも対応しており、即ち、トランジスタＭＮ１のゲートとトランジスタＭＰ１のゲートとは電極ＧＴＸ１により共通に形成されている。同様に、電極ＧＴＸ２は、トランジスタＭＰ２のゲートにも対応している。

なお、ゲート電極ＧＴＸ１（ＧＴＸ２）は共通に形成されなくてもよく、トランジスタＭＮ１及びＭＰ１（ＭＮ２及びＭＰ２）の個々に対応する電極が個別に形成されてもよい。これらゲート電極ＧＴＸ１（ＧＴＸ２）を個別に形成することにより、ゲート容量を小さくすることができ、画素ＰＸの駆動を高速化する（動作周波数を高くする）のに有利である。

Ｐ型領域ＲＰ１に形成された素子群（フォトダイオードＰＤ＿Ｎ、トランジスタＭＮ１及びＭＮ２、並びに、容量Ｃ１＿Ｎ及びＣ２＿Ｎ）は、Ｙ方向に沿って配される。例えば、フォトダイオードＰＤ＿Ｎは、容量Ｃ１＿Ｎ及びＣ２＿Ｎの間に配される。ここでは、読み出しの対象となる容量Ｃ１＿Ｎが、後述のトランジスタＭＮ３〜ＭＮ６が配された方の側に位置し、容量Ｃ２＿Ｎが、それと反対側に位置するが、これらは逆でもよい。そして、容量Ｃ１＿ＮとフォトダイオードＰＤ＿Ｎとの間にトランジスタＭＮ１が配され、容量Ｃ２＿ＮとフォトダイオードＰＤ＿Ｎとの間にトランジスタＭＮ２が配される。これらの素子群は、図中において「第１素子群ＥＧ１」として示される。

Ｎ型領域ＲＮ１に形成された素子群（フォトダイオードＰＤ＿Ｐ、トランジスタＭＰ１及びＭＰ２、並びに、容量Ｃ１＿Ｐ及びＣ２＿Ｐ）についても同様である。これらの素子群は、図中において「第２素子群ＥＧ２」として示される。

図５（ａ）から分かるように、素子群ＥＧ１と、素子群ＥＧ２とは、互いに対応するようにＸ方向で並んでいる。即ち、フォトダイオードＰＤ＿Ｎ、トランジスタＭＮ１及びＭＮ２、並びに、容量Ｃ１＿Ｎ及びＣ２＿Ｎは、フォトダイオードＰＤ＿Ｐ、トランジスタＭＰ１及びＭＰ２、並びに、容量Ｃ１＿Ｐ及びＣ２＿Ｐと、Ｘ方向で、それぞれ並ぶように配されうる。

上述の素子群ＥＧ１及びＥＧ２が配された位置から更にＹ方向に離れた位置には、トランジスタＭＮ３〜ＭＮ６に対応する要素ないし部分の個々が配されている。図中の電極ＧＲＥＳ１、ＧＲＥＳ２、ＧＳＦ及びＧＳＥＬは、それぞれ、トランジスタＭＮ３、ＭＮ４、ＭＮ５及びＭＮ６のゲートに対応する。これらの素子群は、図中において「第３素子群ＥＧ３」として示される。なお、図５（ｂ）及び（ｃ）に示されるＰ型領域ＲＰ３は、トランジスタＭＮ３〜ＭＮ６のＰ型ウェルに対応し、本例ではＰ型領域ＲＰ１及びＲＰ３は互いに独立した（Ｎ型領域ＲＮ１により分離された）態様を示すが、これらは一体に形成されてもよい。

素子群ＥＧ１と素子群ＥＧ２と素子群ＥＧ３とは、互いに、ＰＮ接合により電気的に分離されうる。該ＰＮ接合は、本例では、Ｘ方向及びＹ方向においてＰ型領域ＲＰ１とＮ型領域ＲＮ１とにより形成されており、また、Ｙ方向においてＮ型領域ＲＮ１とＰ型領域ＲＰ３とにより形成されている。該ＰＮ接合による電気的分離は、導電型が互いに異なる２つの領域間に形成されるポテンシャル障壁によって達成され得、該２つの領域の間には真性領域（ｉ型領域）が存在してもよい。

ここで、図５の参考例の構造において、測距精度の向上のために画素ＰＸ＿Ｒを前述の周波数（例えば周期Ｔが１０［ｎｓｅｃ］以下という比較的高い周波数）で駆動する場合を考える。この場合、フォトダイオードＰＤ＿Ｎで発生した電子（フォトダイオードＰＤ＿Ｐで発生した正孔）は、容量Ｃ１（Ｃ２）には充分に転送されない可能性がある。

具体的には、図４及び図５を参照すると、電極ＧＴＸ１にハイレベルが供給された期間（即ち、時刻ｔ０〜ｔ２）が、例えば５［ｎｓｅｃ］以下等、比較的短い期間であったとする。この場合、Ｎ型領域ＲＮ２に集まった電子のうち電極ＧＴＸ１側の一部のみが、フローティングディフュージョンＦＤ１＿Ｎに転送されうる。より具体的には（ここでは理解を容易にするため模式的に示すが）、図５（ａ）及び（ｂ）において距離Ｌｎで図示された領域の電子のみが、フローティングディフュージョンＦＤ１＿Ｎに転送されうる。距離Ｌｎは、電極ＧＴＸ１にハイレベルが供給されることによって形成されるＮ型チャネル領域（トランジスタＭＮ１のチャネル領域）からの距離であって、上記期間（時刻ｔ０〜ｔ２）における電子の平均移動距離に相当しうる。換言すると、距離Ｌｎは、Ｎ型領域ＲＮ２のうち、上記期間（時刻ｔ０〜ｔ２）で、該チャネル領域に到達しうる電子が存在する領域の幅および深さに相当しうる。距離Ｌｎは、主に、上記期間（時刻ｔ０〜ｔ２）、Ｎ型領域ＲＮ２での電子の移動度、及び、Ｎ型領域ＲＮ２の電極ＧＴＸ１近傍での電界に基づいて算出されうる。例えば、電子の移動度を１３５０［ｃｍ^２／Ｖ・ｓｅｃ］、Ｎ型領域ＲＮ２の電界（平均）を１０〜５０［ｋＶ／ｍ］、時刻ｔ０〜ｔ２の期間を１［ｎｓｅｃ］とした場合、距離Ｌｎは１．４〜６．８［μｍ］程度である。また、時刻ｔ０〜ｔ２の期間を０．１〜１０［ｎｓｅｃ］とした場合、距離Ｌｎは０．１〜７０［μｍ］程度である。

同様に、電極ＧＴＸ１にローレベルが供給された期間（時刻ｔ２〜ｔ４）が比較的短い期間であったとする。この場合、Ｐ型領域ＲＰ２に集まった正孔のうち電極ＧＴＸ１側の一部のみ（図５（ａ）及び（ｃ）において距離Ｌｐで図示された領域の正孔のみ）が、フローティングディフュージョンＦＤ１＿Ｐに転送されうる。距離Ｌｐは、電極ＧＴＸ１にローレベルが供給されることによって形成されるトランジスタＭＰ１のチャネル領域からの距離であって、上記期間（時刻ｔ２〜ｔ４）における正孔の平均移動距離に相当しうる。距離Ｌｐは、主に、上記期間（時刻ｔ２〜ｔ４）、Ｐ型領域ＲＰ２での正孔の移動度、及び、Ｐ型領域ＲＰ２の電極ＧＴＸ１近傍での電界に基づいて算出されうる。例えば、正孔の移動度を４８０［ｃｍ^２／Ｖ・ｓｅｃ］、Ｐ型領域ＲＰ２の電界（平均）を１０〜５０［ｋＶ／ｍ］、時刻ｔ２〜ｔ４の期間を１［ｎｓｅｃ］とした場合、距離Ｌｐは０．５〜２．４［μｍ］程度である。また、時刻ｔ２〜ｔ４の期間を０．１〜１０［ｎｓｅｃ］とした場合、距離Ｌｐは０．０５〜２５［μｍ］程度である。

即ち、上記参考例の構造によると、Ｎ型領域ＲＮ２とＰ型領域ＲＰ２とで、電荷転送可能な体積（Ｌｎ又はＬｐで示される体積）が互いに異なる。そのため、フォトダイオードＰＤ＿Ｎからの電子の転送効率（即ち、トランジスタＭＮ１による電子の転送効率）と、フォトダイオードＰＤ＿Ｐからの正孔の転送効率（即ち、トランジスタＭＰ１による正孔の転送効率）とが互いに異なりうる。

本明細書では、説明の便宜上「転送効率」という表現を用いるが、電子の転送効率は、発生した電子の量に対するトランジスタＭＮ１による該発生した電子の転送速度（単位時間あたりの電子の転送量）の割合で求められうる。即ち、発生した電子の量をＱとし、該発生した電子の転送速度をＳとすると、電子の転送効率をＥは、Ｅ＝Ｓ／Ｑで与えられる。単位時間あたりの電子の転送量は、転送期間（上述の例では時刻ｔ０〜ｔ２）の間に実際に転送された電子の量を該転送期間で除算することによって求められうる。また、該実際に転送された電子の量は、容量Ｃ１の電圧ＶＦＤ１の変動量と容量Ｃ１の容量値とに基づいて求められうる。これらの定義によると、電子の転送効率は、発生した電子の量に関わらず略一定である。よって、フォトダイオードＰＤ＿Ｎ及びトランジスタＭＮ１について、例えば、電荷量Ｑ１［Ｃ］の電子が発生したときの転送速度がＳ１［Ｃ／ｓｅｃ］であった場合、電荷量Ｑ２［Ｃ］の電子が発生したときの転送速度Ｓ２は、Ｓ２＝Ｓ１×（Ｑ２／Ｑ１）となりうる。正孔の転送効率についても同様である。

上記参考例の構造によると、例えば、Ｎ型領域ＲＮ２に集まった電子の量と、Ｐ型領域ＲＰ２に集まった正孔の量とが互いに実質的に等しかったとしても、それらの実際の転送量が互いに異なってしまう。その結果、Ｎ型領域ＲＮ２に集まった電子の量と、Ｐ型領域ＲＰ２に集まった正孔の量とが互いに実質的に等しかったにも関わらず、図３及び図４（ｄ）を参照しながら述べたノードｎ１の電圧ＶＦＤ１がシフトしてしまう。また、例えば、Ｎ型領域ＲＮ２に集まった電子の量と、Ｐ型領域ＲＰ２に集まった正孔の量とが互いに異なっていたとしても、電圧ＶＦＤ１のシフト量に誤差（実際にシフトするべき量からの誤差）が生じる可能性がある。これらのことは、前述のＴＯＦ法に基づく測距（図４参照）の精度低下の原因となる。

そこで、本発明では、画素ＰＸを、正孔の転送効率に対する電子の転送効率の比が、正孔の移動度に対する電子の移動度に対する比より小さくなるように構成する。例えば、一つの態様として、Ｎ型領域ＲＮ２とＰ型領域ＲＰ２とでの電荷転送可能な体積が互いに等しくなるように画素ＰＸを構成する。また、他の態様として、電荷の転送を行うトランジスタ（ＭＮ１、ＭＰ１等）について、トランジスタＭＰ１の駆動力がトランジスタＭＮ１の駆動力より大きくなるように画素ＰＸを構成する。これらの構成例によると、フォトダイオードＰＤ＿Ｎからの電子の転送効率と、フォトダイオードＰＤ＿Ｐからの正孔の転送効率とを近付けることができ、理想的にはこれらを互いに等しくすることができる。

図６（ａ）は、本発明に係る画素構造の第１の例を示す模式図であり、上記参考例の図５（ａ）同様に示している。ここで、参考例の画素ＰＸ＿Ｒと区別するため、本例の画素ＰＸを「画素ＰＸ＿Ａ」とする。画素ＰＸ＿Ａによると、Ｎ型領域ＲＮ２の幅（Ｘ方向（即ち、電子の転送方向と交差する方向）での幅。なお、ここでの「交差」とは実質的に直交していることを示す。以下、他の幅についても同様とする。）を幅Ｗ１とし、Ｐ型領域ＲＰ２の幅を幅Ｗ２としたときに、Ｗ２＞Ｗ１としている。このことは、Ｐ型領域ＲＰ２での電荷転送可能な体積をＮ型領域ＲＮ２での電荷転送可能な体積に近付けることと等価である。また、画素ＰＸ＿Ａによると、トランジスタＭＰ１及びＭＰ２のチャネル幅をトランジスタＭＮ１及びＭＮ２のチャネル幅より大きくしている。このことは、トランジスタＭＰ１及びＭＰ２の駆動力（典型的には、導通状態時の電流量）をトランジスタＭＮ１及びＭＮ２の駆動力に近付けることと等価である。

電子の移動度は正孔の移動度の３倍程度（移動度は半導体の不純物濃度によって変わりうる。）であるため、幅Ｗ２をＷ１の３倍程度にするとよい。例えば、幅Ｗ２を、幅Ｗ１の１．５倍から５倍の範囲内（１．５×Ｗ１≦Ｗ２≦５×Ｗ１）にするとよく、例えば典型的な不純物濃度の半導体を用いる場合には、幅Ｗ１の２倍から４倍の範囲内（２×Ｗ１≦Ｗ２≦４×Ｗ１）にするとよい。

これにより、図５（ａ）で距離Ｌｎ及びＬｐを参照しながら述べたＮ型領域ＲＮ２とＰ型領域ＲＰ２とでの電荷転送可能な体積を互いに等しくする（或いは近付ける）ことができる。具体的には、平面視において、Ｎ型領域ＲＮ２において距離Ｌｎで示される領域の幅（面積）と、Ｐ型領域ＲＰ２において距離Ｌｐで示される領域の幅（面積）とを、互いに等しくすることができる。これにより、フォトダイオードＰＤ＿Ｎからの電子の転送効率と、フォトダイオードＰＤ＿Ｐからの正孔の転送効率とが互いに等しくなる。該正孔の転送効率に対する該電子の転送効率は、１に近いほどよく、例えば０．８から１．２の範囲内、好適には０．９５から１．０５の範囲内であればよい。

画素ＰＸ＿Ａによると、例えば、Ｎ型領域ＲＮ２に集まった電子の量と、Ｐ型領域ＲＰ２に集まった正孔の量とが互いに実質的に等しい場合には、それらの実際の転送量が互いに実質的に等しくなり、よって、電圧ＶＦＤ１は実質的にシフトしない。また、例えば、Ｎ型領域ＲＮ２に集まった電子の量と、Ｐ型領域ＲＰ２に集まった正孔の量とが互いに異なる場合には、電圧ＶＦＤ１のシフト量に生じうる誤差を低減することができる。よって、画素ＰＸ＿Ａによると、前述の参考例の画素ＰＸ＿Ｒに比べて、ＴＯＦ法に基づく測距を高精度化することができる。

図６（ｂ）は、本発明に係る画素構造の第２の例を示す模式図である。本例の画素ＰＸを「画素ＰＸ＿Ｂ」とする。画素ＰＸ＿Ｂでは、Ｐ型領域ＲＰ２は、端部（電極ＧＴＸ１及びＧＴＸ２の近傍）では幅Ｗ３を有しており、中央部（電極ＧＴＸ１と電極ＧＴＸ２との間で該端部から離れた部分）では幅Ｗ４（＞Ｗ３）を有している。即ち、Ｐ型領域ＲＰ２は、その幅が電極ＧＴＸ１及びＧＴＸ２から離れるほど大きくなるように形成されている。Ｎ型領域ＲＮ２の幅を幅Ｗ５としたときに、第１の例同様に、幅Ｗ４をＷ５の３倍程度にするとよく、例えば、１．５×Ｗ５≦Ｗ４≦５×Ｗ５が成立するとよく、典型的には、２×Ｗ５≦Ｗ４≦４×Ｗ５が成立するとよい。

このような構造によっても、Ｎ型領域ＲＮ２とＰ型領域ＲＰ２とでの電荷転送可能な体積を互いに等しくする（或いは近付ける）ことができ、前述の第１の例の画素ＰＸ＿Ａと同様の効果が得られうる。Ｐ型領域ＲＰ２の幅Ｗ３〜Ｗ４は、電極ＧＴＸ１（及びＧＴＸ２）から離れるに従って、本例のように急峻に大きくなってもよいが、緩やかに大きくなってもよい。

なお、Ｎ型領域ＲＮ２とＰ型領域ＲＰ２とでの電荷転送可能な体積が互いに等しくなればよいため、幅Ｗ３について、Ｗ３＞Ｗ５でもよいが、Ｗ３＜Ｗ５でもよいし、Ｗ３＝Ｗ５でよい。Ｗ３＝Ｗ５の場合、トランジスタＭＰ１及びＭＰ２のチャネル幅とトランジスタＭＮ１及びＭＮ２のチャネル幅とは互いに等しい。この場合、トランジスタＭＰ１及びＭＰ２の駆動力とトランジスタＭＮ１及びＭＮ２の駆動力とは互いに異なるが、トランジスタＭＮ１及びＭＮ２による電荷の転送効率とトランジスタＭＰ１及びＭＰ２による電荷の転送効率とを互いに等しくすることと等価である。

図６（ｃ）は、本発明に係る画素構造の第３の例を示す模式図である。本例の画素ＰＸを「画素ＰＸ＿Ｃ」とする。画素ＰＸ＿Ｃでは、電極ＧＴＸ１に代替して電極ＧＴＸ１＿Ｎ及びＧＴＸ１＿Ｐを配置し、また、電極ＧＴＸ２に代替して電極ＧＴＸ２＿Ｎ及びＧＴＸ２＿Ｐを配置した。電極ＧＴＸ１＿Ｎ及びＧＴＸ１＿Ｐは、トランジスタＭＮ１及びＭＰ１のゲートにそれぞれ対応する。電極ＧＴＸ２＿Ｎ及びＧＴＸ２＿Ｐは、トランジスタＭＮ２及びＭＰ２のゲートにそれぞれ対応する。ここで、Ｐ型領域ＲＰ２の幅Ｗ６は、電極ＧＴＸ１＿Ｐ及びＧＴＸ２＿Ｐの幅より大きく、フローティングディフュージョンＦＤ１＿Ｐ及びＦＤ２＿Ｐの幅Ｗ７は、電極ＧＴＸ１＿Ｐ及びＧＴＸ２＿Ｐの幅より小さい。Ｎ型領域ＲＮ２の幅Ｗ８としたときに、第１の例同様に、幅Ｗ６をＷ８の３倍程度にするとよく、例えば、１．５×Ｗ８≦Ｗ６≦５×Ｗ８が成立するとよく、典型的には、２×Ｗ８≦Ｗ６≦４×Ｗ８が成立するとよい。

このような構造によると、前述の第１の例の画素ＰＸ＿Ａと同様の効果が得られると共に、トランジスタＭＮ１、ＭＮ２、ＭＰ１及びＭＰ２のゲート容量を小さくすることができる。よって、画素ＰＸ＿Ｃによると、第１の例の画素ＰＸ＿Ａに比べて、その動作周波数を更に高くすることができ、ＴＯＦ法に基づく測距の精度を向上させるのに更に有利である。

なお、幅Ｗ７について、Ｗ７＞Ｗ８でもよいが、Ｗ７＜Ｗ８でもよいし、Ｗ７＝Ｗ８でもよい。Ｗ７＝Ｗ８の場合、トランジスタＭＰ１及びＭＰ２のチャネル幅とトランジスタＭＮ１及びＭＮ２のチャネル幅とは互いに等しい。この場合、トランジスタＭＰ１及びＭＰ２の駆動力とトランジスタＭＮ１及びＭＮ２の駆動力とは互いに異なるが、トランジスタＭＮ１及びＭＮ２による電荷の転送効率とトランジスタＭＰ１及びＭＰ２による電荷の転送効率とを互いに等しくすることと等価である。

図７は、本発明に係る画素構造の第４の例を示す模式図である。本例の画素ＰＸを「画素ＰＸ＿Ｄ」とする。画素ＰＸ＿Ｄでは、電極ＧＴＸ１に代替して電極ＧＴＸ１＿Ｎ及びＧＴＸ１＿Ｐを配置し、また、電極ＧＴＸ２に代替して電極ＧＴＸ２＿Ｎ及びＧＴＸ２＿Ｐを配置した。ここで、電極ＧＴＸ１＿Ｐ及びＧＴＸ２＿ＰのＹ方向の寸法（即ち、トランジスタＭＰ１及びＭＰ２のチャネル長）は、電極ＧＴＸ１＿Ｎ及びＧＴＸ２＿ＮのＹ方向の寸法（即ち、トランジスタＭＮ１及びＭＮ２のチャネル長）よりも小さい。

トランジスタＭＰ１及びＭＰ２のチャネル長を小さくすると、トランジスタＭＰ１及びＭＰ２の駆動力が向上するため、その正孔の転送効率そのものが向上しうる。よって、画素ＰＸ＿Ｄによると、ＴＯＦ法に基づく測距の精度を向上させるのに更に有利である。

上記第４の例では、トランジスタＭＰ１及びＭＰ２のチャネル長を小さくする態様を例示したが、トランジスタＭＰ１及びＭＰ２の他のパラメータを調整することによっても同等の効果が得られうる。例えば、トランジスタＭＰ１及びＭＰ２の駆動力がトランジスタＭＰ１及びＭＰ２の駆動力と略等しくなるように、例えば、トランジスタＭＰ１及びＭＰ２のゲート絶縁膜の厚さを小さくしてもよい。他の例では、トランジスタＭＰ１及びＭＰ２の閾値電圧の絶対値を、トランジスタＭＮ１及びＭＮ２の閾値電圧の絶対値より小さくしてもよい。また、他の例では、トランジスタＭＰ１及びＭＰ２の導通時間（導通状態の期間／周期Ｔ）をトランジスタＭＮ１及びＭＮ２の導通時間より大きくしてもよい（即ち、時刻ｔ０〜ｔ４の１サイクル（図４参照）におけるデューティ比を調節してもよい。）。更に他の例では、トランジスタＭＰ１及びＭＰ２に供給される信号（又はその電圧）の振幅（パルス高）をトランジスタＭＮ１及びＭＮ２に供給される信号（又はその電圧）の振幅より大きくしてもよい。或いは、これらのうちの２以上が組み合わされてもよい。

また、第４の例では、Ｎ型領域ＲＮ２の幅とＰ型領域ＲＰ２の幅とは互いに略等しくてもよいが、これらの幅は互いに異なっていてもよい（即ち、第４の例に第１〜第３の例の特徴が組み合わされてもよい。）。

図８（ａ）〜（ｄ）は、本発明に係る画素構造の第５の例を示す模式図であり、それぞれ上記参考例の図５（ａ）〜（ｄ）同様に示している。本例の画素ＰＸを「画素ＰＸ＿Ｅ」とする。画素ＰＸ＿Ｅでは、フォトダイオードＰＤ＿Ｎからの電子の転送効率がフォトダイオードＰＤ＿Ｐからの正孔の転送効率に合うように、Ｎ型領域ＲＮ２の深さ（半導体基板の上面からの深さ）をＰ型領域ＲＰ２の深さよりも小さくしている。換言すると、Ｐ型領域ＲＰ２の深さがＮ型領域ＲＮ２の深さよりも大きく、また、好適には、Ｎ型領域ＲＮ２の深さは前述の距離Ｌｎより小さい。このような構造によっても、Ｎ型領域ＲＮ２とＰ型領域ＲＰ２とでの電荷転送可能な体積を互いに等しくする（或いは近付ける）ことができ、前述の第１の例の画素ＰＸ＿Ａと同様の効果が得られうる。

以上、いくつかの好適な態様を例示したが、本発明はこれらの例に限られるものではなく、本発明の趣旨を逸脱しない範囲で、その一部が変更ないし置換されてもよい。

また、本明細書では、本発明の適用例であるシステム１００を撮像装置として例示したが、本発明は他の用途にも用いられうることは言うまでもなく、ここで例示された態様に限られるものではない。例えば、本発明は、自動車等に搭載されうる人感センサや障害物センサ等に適用されてもよいし、仮想空間を実現するゲーム機等に適用されてもよい。また、例えば、本発明は、ＴＯＦ法に基づいて測距を行うための構造に限られず、位相差検出法に基づいて焦点位置を調整するための構造に適用されてもよい。

その他、本明細書に記載された個々の用語は、本発明を説明する目的で用いられたものに過ぎず、本発明は、その用語の厳密な意味に限定されるものでないことは言うまでもなく、その均等物をも含みうる。

ＰＸ：画素、ＰＤ＿Ｎ：フォトダイオード（第１の光電変換部）、ＰＤ＿Ｐ：フォトダイオード（第２の光電変換部）、ＭＮ１：ＮＭＯＳトランジスタ（第１の転送部）、ＭＰ１：ＰＭＯＳトランジスタ（第２の転送部）。

Claims (15)

1. 第１の光電変換部と、
   前記第１の光電変換部とは異なる第２の光電変換部と、
   電荷を保持する電荷保持部と、
   前記第１の光電変換部で発生した電子を前記電荷保持部に転送する第１の転送部と、
   前記第２の光電変換部で発生した正孔を前記電荷保持部に転送する第２の転送部と、を備え、
   前記第１の光電変換部で発生した電子の量のうち、前記第１の転送部により転送される電子の量の割合を第１の割合とし、
   前記第２の光電変換部で発生した正孔の量のうち、前記第２の転送部により転送される正孔の量の割合を第２の割合としたときに、
   前記第１の光電変換部、前記第２の光電変換部、前記第１の転送部及び前記第２の転送部は、前記第２の割合に対する前記第１の割合の比が正孔の移動度に対する電子の移動度の比よりも小さくなるように構成された
   ことを特徴とする光電変換装置。
2. 前記第２の割合に対する前記第１の割合の比は、０．８から１．２の範囲内である
   ことを特徴とする請求項１に記載の光電変換装置。
3. 前記第１の光電変換部は、Ｎ型半導体領域とＰ型半導体領域とを含む第１のフォトダイオードであり、
   前記第２の光電変換部は、Ｐ型半導体領域とＮ型半導体領域とを含む第２のフォトダイオードであり、
   前記第１のフォトダイオードおよび前記第２のフォトダイオードは、
   前記基板の上面に対する平面視において、前記第２の転送部の正孔の転送方向と交差する方向における前記第２のフォトダイオードの前記Ｐ型半導体領域の幅が、前記第１の転送部の電子の転送方向と交差する方向における前記第１のフォトダイオードの前記Ｎ型半導体領域の幅よりも大きいこと、及び、
   前記基板の上面からの前記第２のフォトダイオードの前記Ｐ型半導体領域の深さが、該上面からの前記第１のフォトダイオードの前記Ｎ型半導体領域の深さよりも大きいこと
   の少なくとも１つを満たすように構成された
   ことを特徴とする請求項１または請求項２に記載の光電変換装置。
4. 前記第１のフォトダイオードの前記幅に対する前記第２のフォトダイオードの前記幅の比が、１．５から５の範囲内であること、及び
   前記第１のフォトダイオードの前記深さに対する前記第２のフォトダイオードの前記深さの比が、１．５から５の範囲内であること
   の少なくとも１つを満たす
   ことを特徴とする請求項３に記載の光電変換装置。
5. 前記第２の光電変換部は、Ｐ型半導体領域とＮ型半導体領域とを含む第２のフォトダイオードであり、
   前記基板の上面に対する平面視において、前記第２のフォトダイオードの前記Ｐ型半導体領域は、前記第２の転送部の転送方向と交差する方向における幅が、前記第２の転送部から離れるほど大きくなるように配されている
   ことを特徴とする請求項１から請求項４のいずれか１項に記載の光電変換装置。
6. 前記第１の転送部は基板上に配されたＮＭＯＳトランジスタに含まれ、前記第２の転送部は前記基板上に配されたＰＭＯＳトランジスタに含まれ、
   前記ＮＭＯＳトランジスタと前記ＰＭＯＳトランジスタとは、
   前記ＰＭＯＳトランジスタのチャネル幅が、前記ＮＭＯＳトランジスタのチャネル幅よりも大きいこと、
   前記ＰＭＯＳトランジスタのチャネル長が、前記ＮＭＯＳトランジスタのチャネル長よりも小さいこと、
   前記ＰＭＯＳトランジスタのゲート絶縁膜の厚さが、前記ＮＭＯＳトランジスタのゲート絶縁膜の厚さよりも小さいこと、及び、
   前記ＰＭＯＳトランジスタの閾値電圧の絶対値が、前記ＮＭＯＳトランジスタの閾値電圧の絶対値よりも小さいこと
   の少なくとも１つを満たすように構成された
   ことを特徴とする請求項１から請求項５のいずれか１項に記載の光電変換装置。
7. 前記第１の転送部と前記第２の転送部とを交互に駆動する駆動部をさらに備え、
   前記駆動部は、前記第１の転送部および前記第２の転送部を１０［ｎｓｅｃ］以下の周期で駆動する
   ことを特徴とする請求項１から請求項６のいずれか１項に記載の光電変換装置。
8. 前記第１の転送部と前記第２の転送部とを所定の周期で交互に駆動する駆動部をさらに備え、
   前記駆動部は、１周期分の期間において、前記第２の転送部を駆動している期間が、前記第１の転送部を駆動している期間よりも大きくなるように、前記第１の転送部および前記第２の転送部を駆動する
   ことを特徴とする請求項１から請求項７のいずれか１項に記載の光電変換装置。
9. 前記第１の転送部と前記第２の転送部とに信号を供給する信号供給部をさらに備え、
   前記第２の転送部に供給する信号の振幅は、前記第１の転送部に供給する信号の振幅よりも大きい
   ことを特徴とする請求項１から請求項８のいずれか１項に記載の光電変換装置。
10. 前記電荷保持部では、前記第１の転送部により転送された電子と前記第２の転送部により転送された正孔とが再結合し、
    前記光電変換装置は、前記再結合で残った電荷の量に応じた信号を前記電荷保持部から読み出す読出部をさらに備える
    ことを特徴とする請求項１から請求項９のいずれか１項に記載の光電変換装置。
11. 前記第１の光電変換部、前記第２の光電変換部、前記第１の転送部、前記第２の転送部および前記電荷保持部は、基板上に配されており、
    前記電荷保持部は、前記第１の光電変換部で発生した電子が前記第１の転送部によって転送されるＮ型半導体領域と、前記第２の光電変換部で発生した正孔が前記第２の転送部によって転送されるＰ型半導体領域とを含んでおり、
    前記基板の上面に対する平面視において、
    前記第１の光電変換部と前記第１の転送部と前記電荷保持部の前記Ｎ型半導体領域とは、第１方向に沿って配されており、
    前記第２の光電変換部と前記第２の転送部と前記電荷保持部の前記Ｐ型半導体領域とは、前記第１方向に沿って配されており、
    前記第１の光電変換部と前記第２の光電変換部とは、前記第１方向と交差する第２方向で並んでおり、
    前記第１の転送部と前記第２の転送部とは、前記第２方向で並んでおり、
    前記電荷保持部の前記Ｎ型半導体領域と前記電荷保持部の前記Ｐ型半導体領域とは、前記第２方向で並んでいる
    ことを特徴とする請求項１から請求項１０のいずれか１項に記載の光電変換装置。
12. 前記第１の光電変換部と前記第２の光電変換部と前記電荷保持部と前記第１の転送部と前記第２の転送部とを各々が含む複数のユニットがアレイ状に配列された
    ことを特徴とする請求項１から請求項１１のいずれか１項に記載の光電変換装置。
13. 基板に配されたＮ型半導体領域とＰ型半導体領域とを含む第１のフォトダイオードと、
    前記基板に配されたＰ型半導体領域とＮ型半導体領域とを含む第２のフォトダイオードと、
    電荷を保持する電荷保持部と、
    前記第１のフォトダイオードの前記Ｎ型半導体領域をソースとするＮＭＯＳトランジスタであって、前記第１のフォトダイオードで発生した電子を前記電荷保持部に転送するＮＭＯＳトランジスタと、
    前記第２のフォトダイオードの前記Ｐ型半導体領域をソースとするＰＭＯＳトランジスタであって、前記第２のフォトダイオードで発生した正孔を前記電荷保持部に転送するＰＭＯＳトランジスタと、を備え、
    前記第１のフォトダイオードおよび前記第２のフォトダイオードは、
    前記基板の上面に対する平面視において、前記ＰＭＯＳトランジスタの正孔の転送方向と交差する方向における前記第２のフォトダイオードの前記Ｐ型半導体領域の幅が、前記ＮＭＯＳトランジスタの電子の転送方向と交差する方向における前記第１のフォトダイオードの前記Ｎ型半導体領域の幅よりも大きいこと、及び、
    前記基板の上面からの前記第２のフォトダイオードの前記Ｐ型半導体領域の深さが、該上面からの前記第１のフォトダイオードの前記Ｎ型半導体領域の深さよりも大きいこと
    の少なくとも１つを満たすように構成された
    ことを特徴とする光電変換装置。
14. 基板に配されたＮ型半導体領域とＰ型半導体領域とを含む第１のフォトダイオードと、
    前記基板に配されたＰ型半導体領域とＮ型半導体領域とを含む第２のフォトダイオードと、
    電荷を保持する電荷保持部と、
    前記第１のフォトダイオードの前記Ｎ型半導体領域をソースとするＮＭＯＳトランジスタであって、前記第１のフォトダイオードで発生した電子を前記電荷保持部に転送するＮＭＯＳトランジスタと、
    前記第２のフォトダイオードの前記Ｐ型半導体領域をソースとするＰＭＯＳトランジスタであって、前記第２のフォトダイオードで発生した正孔を前記電荷保持部に転送するＰＭＯＳトランジスタと、を備え、
    前記ＮＭＯＳトランジスタと前記ＰＭＯＳトランジスタとは、
    前記ＰＭＯＳトランジスタのチャネル幅が、前記ＮＭＯＳトランジスタのチャネル幅よりも大きいこと、
    前記ＰＭＯＳトランジスタのチャネル長が、前記ＮＭＯＳトランジスタのチャネル長よりも小さいこと、
    前記ＰＭＯＳトランジスタのゲート絶縁膜の厚さが、前記ＮＭＯＳトランジスタのゲート絶縁膜の厚さよりも小さいこと、及び、
    前記ＰＭＯＳトランジスタの閾値電圧の絶対値が、前記ＮＭＯＳトランジスタの閾値電圧の絶対値よりも小さいこと
    の少なくとも１つを満たすように構成された
    ことを特徴とする光電変換装置。
15. 請求項１から請求項１４のいずれか１項に記載の光電変換装置と、
    前記光電変換装置から出力される信号を処理する処理部と、を備える
    ことを特徴とする情報処理システム。

Images