JP2022147766A - 光検出器 - Google Patents

Abstract

【課題】光検出器の特性を改善させる。【解決手段】実施形態の光検出器は、基板と、複数のアバランシェフォトダイオードＡＰＤと、ウェル領域と、マイクロレンズアレイＭＬＡと、を含む。複数のアバランシェフォトダイオードＡＰＤは、基板の上方に設けられる。複数のアバランシェフォトダイオードＡＰＤの各々は、トレンチ部によって囲まれている。ウェル領域は、隣り合う前記トレンチ部の間に設けられる。ウェル領域は、トランジスタ及びダイオードの少なくとも一方を含む。マイクロレンズアレイＭＬＡは、複数のアバランシェフォトダイオードＡＰＤを覆うように設けられる。【選択図】図５

Description

実施形態は、光検出器に関する。

ＬｉＤＡＲ（Light Detection and Ranging）と呼ばれる距離計測装置が知られている。ＬｉＤＡＲは、レーザ光を対象物に照射し、対象物から反射された反射光の強度をセンサ（光検出器）によって検出する。そして、ＬｉＤＡＲは、センサから出力される光強度信号に基づいて、ＬｉＤＡＲから対象物までの距離を計測する。ＬｉＤＡＲで使用されるセンサは多々有るが、今後有望なものとして、２次元に配列された複数のシリコンフォトマルチプライヤを備える二次元センサ（２Ｄセンサ）が知られている。

特開２０２０－１４８６７０号公報

光検出器の特性を改善させる。

実施形態の光検出器は、基板と、複数のアバランシェフォトダイオードと、ウェル領域と、マイクロレンズアレイと、を含む。複数のアバランシェフォトダイオードは、基板の上方に設けられる。複数のアバランシェフォトダイオードの各々は、トレンチ部によって囲まれている。ウェル領域は、隣り合う前記トレンチ部の間に設けられる。ウェル領域は、トランジスタ及びダイオードの少なくとも一方を含む。マイクロレンズアレイは、複数のアバランシェフォトダイオードを覆うように設けられる。

第１実施形態に係る距離計測装置の全体構成の一例を示す概略図。 第１実施形態に係る距離計測装置の測距方法の概要を示す概略図。 第１実施形態に係る距離計測装置の備える出射部及び受光部の構成の一例を示す概略図。 第１実施形態に係る距離計測装置における出射部のスキャン方法の一例を示すテーブル。 第１実施形態に係る距離計測装置が備える受光部の平面レイアウトの一例を示す平面図。 第１実施形態に係る距離計測装置の備える計測部の構成の一例を示す概略図。 第１実施形態に係る光検出器の構成の一例を示すブロック図。 第１実施形態に係る光検出器が備える画素に含まれたＡＰＤユニット及び選択回路の回路構成の一例を示す回路図。 第１実施形態の変形例における選択回路とＡＰＤユニットの回路構成の一例を示す回路図。 第１実施形態に係る光検出器が備える画素に含まれたシフト回路の回路構成の一例を示す回路図。 第１実施形態に係る光検出器が備える画素に含まれたシフト回路の他の構成例を示す回路図。 第１実施形態に係る光検出器が備えるアバランシェフォトダイオードの構造の一例と単一光子アバランシェダイオードの動作原理とを示す概略図。 第１実施形態に係る光検出器におけるアクティブ領域の設定の一例を示す平面図。 第１実施形態に係る光検出器におけるアクティブ領域の設定の一例を示す平面図。 第１実施形態に係る光検出器の平面レイアウトの一例を示す平面図。 第１実施形態に係る光検出器が備える画素の平面レイアウトの一例を示す平面図。 第１実施形態に係る光検出器が備える画素の平面レイアウトの一例を示す平面図。 第１実施形態に係る光検出器が備える画素の断面構造の一例を示す、図１７のＸＶＩＩＩ－ＸＶＩＩＩ線に沿った断面図。 第１実施形態に係る光検出器が備える画素の断面構造の一例を示す、図１７のＸＩＸ－ＸＩＸ線に沿った断面図。 第１実施形態に係る光検出器が備える画素の断面構造の一例を示す、図１７のＸＸ－ＸＸ線に沿った断面図。 第１実施形態に係る光検出器が備える画素の断面構造の一例を示す、図１７のＸＸＩ－ＸＸＩ線に沿った断面図。 第１実施形態の比較例に係る光検出器の平面レイアウトの一例を示す平面図。 アバランシェ現象による２次発光の波長依存性を示す説明図。 比較例と第１実施形態とのそれぞれにおいて、アバランシェフォトダイオードに到達する光を模式的に示した説明図。 第２実施形態に係る光検出器が備える画素に含まれたＡＰＤユニット及び選択回路の回路構成の一例を示す回路図。 第２実施形態に係る光検出器が備える画素の平面レイアウトの一例を示す平面図。 第２実施形態に係る光検出器が備える画素の断面構造の一例を示す、図２６のＸＸＶＩＩ－ＸＸＶＩＩ線に沿った断面図。 第１実施形態の第１変形例に係る光検出器が備える受光部の平面レイアウトの一例を示す平面図。 第１実施形態の第２変形例に係る光検出器が備える受光部の平面レイアウトの一例を示す平面図。

以下に、実施形態について図面を参照して説明する。各実施形態は、発明の技術的思想を具体化するための装置や方法を例示している。図面は模式的又は概念的なものであり、各図面の寸法及び比率等は必ずしも現実のものと同一とは限らない。図面に示された“Ｘ方向”、“Ｙ方向”及び“Ｚ方向”は、互いに交差する方向に対応している。本発明の技術的思想は、構成要素の形状、構造、配置等によって特定されるものではない。

尚、以下の説明において、略同一の機能及び構成を有する構成要素については、同一の符号が付されている。参照符号を構成する文字の後の数字等は、同じ文字を含んだ参照符号によって参照され、且つ同様の構成を有する要素同士を区別するために使用される。同じ文字を含んだ参照符号で示される要素を相互に区別する必要がない場合、これらの要素はそれぞれ文字のみを含んだ参照符号により参照される。

［１］第１実施形態
第１実施形態に係る距離計測装置１は、例えば当該距離計測装置１と対象物ＴＧと間の距離を計測することが可能なＬｉＤＡＲ（Light Detection and Ranging）の一種である。以下に、第１実施形態に係る距離計測装置１について説明する。

［１－１］距離計測装置１の構成
［１－１－１］距離計測装置１の全体構成
図１は、第１実施形態に係る距離計測装置１の全体構成の一例を示す概略図である。図１に示すように、本例では、距離計測装置１の前方に、測距の対象物ＴＧとして車両が配置されている。そして、第１実施形態に係る距離計測装置１は、制御部１０、出射部２０、受光部３０、及び計測部４０を備えている。

制御部１０は、距離計測装置１の全体の動作を制御する。制御部１０は、例えばＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、発振器を含んでいる（図示せず）。ＲＯＭは、距離計測装置１の動作に使用されるプログラム等を記憶している。ＣＰＵは、ＲＯＭに格納されたプログラムに従って、出射部２０、受光部３０、及び計測部４０を制御する。ＲＡＭは、ＣＰＵの作業領域として使用される。発振器は、間欠的なパルス信号の生成に使用される。制御部１０は、様々なデータ処理や、演算処理を実行することも可能である。

出射部２０は、レーザ光を間欠的に生成及び出射する。生成及び出射されたレーザ光は、対象物ＴＧに照射され、距離計測装置１と対象物ＴＧとの間の距離の計測に使用される。本明細書では、出射部２０から出射されたレーザ光のことを、“出射光Ｌ１”と呼ぶ。対象物ＴＧによって反射された出射光Ｌ１のことを、“反射光Ｌ２”と呼ぶ。尚、出射部２０は、投光部と呼ばれても良い。

受光部３０は、距離計測装置１に入射した光を検出して、受光結果を計測部４０に転送する。言い換えると、受光部３０は、距離計測装置１に入射した光を電気信号に変換して、変換した電気信号を計測部４０に転送する。受光部３０は、距離計測装置１に間欠的に入射する反射光Ｌ２の検出に使用される。

計測部４０は、受光部３０から転送された受光結果に基づいて、受光部３０が反射光Ｌ２を検出した時刻を計測する。そして、計測部４０は、出射部２０から出射光Ｌ１が出射された時刻と、受光部３０が反射光Ｌ２を検出した時刻とに基づいて、距離計測装置１と対象物ＴＧとの間の距離を計測する。出射部２０から出射光Ｌ１が出射された時刻は、例えば制御部１０から通知される。

図２は、第１実施形態に係る距離計測装置１の測距方法の概要を示す概略図である。入力電圧の波形は、出射部２０に含まれた光源に供給される電圧の時間変化を示している。受光結果の波形は、受光部３０が検出した光に基づいた電気信号の強度の時間変化を示している。図２に示すように、出射部２０の光源にパルス信号が供給されると、パルス信号の立ち上がりに基づいて出射光Ｌ１が生成及び出射される。そして、当該出射光Ｌ１が対象物ＴＧに照射され、受光部３０が、対象物ＴＧから反射した反射光Ｌ２を検出する。

計測部４０は、出射部２０から出射光Ｌ１が出射された出射時刻Ｔ１と、受光部３０が反射光Ｌ２を検出した受光時刻Ｔ２との差に基づいて、出射光Ｌ１の飛行時間（ＴｏＦ：Time of Flight）を算出する。そして、計測部４０は、出射光Ｌ１の飛行時間とレーザ光の速度とに基づいて、距離計測装置１と対象物ＴＧとの間の距離を計測（測距）する。このような距離計測装置１の測距方法は、“ＴｏＦ方式”とも呼ばれる。計測部４０は、距離計測装置１が出射及び受光する出射光Ｌ１及び反射光Ｌ２の組毎に、測距結果を出力する。

尚、計測部４０は、少なくとも出射光Ｌ１の出射に関する時間に基づいて出射時刻Ｔ１を決定し、反射光Ｌ２の受光に関する時間に基づいて受光時刻Ｔ２を決定していれば良い。例えば、計測部４０は、出射時刻Ｔ１及び受光時刻Ｔ２を、信号の立ち上がり時間に基づいて決定しても良いし、信号のピーク時刻に基づいて決定しても良い。制御部１０は、出射部２０、受光部３０、及び計測部４０毎に設けられても良い。計測部４０の処理が制御部１０によって実行されても良い。距離計測装置１は、計測部４０の測距結果に基づいた画像を生成する画像処理部を有していても良い。このような画像は、距離計測装置１を搭載した車両等の制御プログラムによって参照される。

［１－１－２］出射部２０の構成
図３は、第１実施形態に係る距離計測装置１の備える出射部２０及び受光部３０の構成の一例を示す概略図である。図３に示すように、第１実施形態における出射部２０は、駆動回路２１及び２２、光源２３、光学系２４、及びミラー２５を含む。

駆動回路２１は、制御部１０の発振器から入力されたパルス信号に応じて駆動電流を生成する。そして、駆動回路２１は、生成した駆動電流を光源２３に供給する。つまり、駆動回路２１は、光源２３の電流供給源として機能する。

駆動回路２２は、制御部１０による制御に応じて駆動電流を生成する。そして、駆動回路２２は、生成した駆動電流をミラー２５に供給する。つまり、駆動回路２２は、ミラー２５の電源回路として機能する。

光源２３は、レーザダイオード等のレーザ光源である。光源２３は、駆動回路２１から供給された間欠的な駆動電流（パルス信号）に基づいて、レーザ光（出射光Ｌ１）を間欠的に出射する。光源２３により出射されたレーザ光は、光学系２４に入射する。

光学系２４は、複数のレンズや光学素子を含み得る。光学系２４は、光源２３により出射される出射光Ｌ１の光路上に配置される。例えば、光学系２４は、入射した出射光Ｌ１をコリメートして、コリメートした出射光Ｌ１をミラー２５に導光する。光学系２４は、ビームシェイパや、ビームスプリッタ等を含んでいても良い。

ミラー２５は、駆動回路２２から供給される駆動電流に基づいて駆動し、当該ミラー２５に入射した出射光Ｌ１を反射する。例えば、ミラー２５の反射面は、互いに交差する２つの軸を中心として回転或いは揺動可能に構成される。ミラー２５によって反射された出射光Ｌ１が、距離計測装置１の外部の対象物ＴＧに照射される。

第１実施形態に係る距離計測装置１において、制御部１０は、ミラー２５を制御して出射光Ｌ１の出射方向を変更することによって、測距したい領域をスキャンする。出射部２０は、レーザ光を用いたスキャンをすることが可能な構成を有していれば良く、その他の構成であっても良い。例えば、出射部２０は、ミラー２５によって反射されたレーザ光の光路上に配置された光学系をさらに備えていても良い。

本明細書では、距離計測装置１によって測距される領域のことを、“スキャン領域ＳＡ”と呼ぶ。距離計測装置１は、スキャン領域ＳＡ内で複数点の計測動作を実行し、様々な対象物ＴＧとの距離を計測する。また、１回のスキャンに対応する複数点の測距結果の組のことを“フレーム”と呼ぶ。距離計測装置１は、スキャンを連続的に実行することによって、距離計測装置１の前方の対象物ＴＧとの距離を逐次取得することが出来る。

図４は、第１実施形態に係る距離計測装置１によるスキャン方法の一例を示すテーブルである。図４に示されたテーブルは、スキャン方法の名称とスキャン方法の具体例との３種類の組み合わせを示している。図４において、符号“Ｌ１”は、関連付けられたスキャン方法における出射光Ｌ１の形状及び出射タイミングを示している。“スキャン位置”の矢印は、スキャン領域ＳＡ内で、複数の出射光Ｌ１が順に照射される経路を模式的に示している。“左方向”及び“右方向”は、紙面上の左方向及び右方向をそれぞれ示している。

図４（１）に示されたスキャン方法では、例えばドット状の照射面を有する出射光Ｌ１が使用される。そして、距離計測装置１は、左右方向のスキャンを繰り返し実行する。具体的には、距離計測装置１が、右方向にスキャンした後に、折り返して左方向にスキャンして、再び右方向にスキャンした後に、再び折り返して左方向にスキャンする。このようなスキャン方法は、“ラスタスキャン”と呼ばれている。ラスタスキャンを実現する手段としては、ミラー２５として、例えば２軸のミラーを使用すること等が考えられる。尚、この例では折り返して左方向にスキャンしているが、折り返しが省略され、右方向のスキャンだけであってもよい。

図４（２）に示されたスキャン方法では、縦方向に細長い形状の照射面を有する出射光Ｌ１が使用される。この場合、出射部２０が、例えばコリメータレンズ及びシリンドリカルレンズを有している。そして、距離計測装置１が、縦一列に複数の画素ＰＸを同時に照射して、右方向にスキャンする。このようなスキャン方法は、“マルチチャネルスキャン”と呼ばれている。マルチチャネルスキャンを実現する手段としては、ミラー２５として、ポリゴンミラー、回転ミラーや１軸のＭＥＭＳミラーを使用することが考えられる。マルチチャネルスキャンは、ミラー２５を使用せずに、距離計測装置１自身を回転させることによって実現されても良い。マルチチャネルスキャンは、一度のレーザ出射で複数の画素ＰＸを同時に照射することができる。このため、マルチチャネルスキャンが使用されることによって、ラスタスキャンよりも、高解像及び／或いは高フレームレートが可能とされる。

図４（３）に示されたスキャン方法では、縦方向に細長い形状の照射面を有する出射光Ｌ１が使用される。この場合、出射部２０が、例えば異方性のある非球面コリメータレンズを有している。そして、距離計測装置１が、縦一列に複数の画素を同時に照射して、右方向にスキャンした後に、垂直位置がずらされたスキャンを繰り返し実行する。このようなスキャン方法は、“マルチチャネルラスタスキャン”と呼ばれている。マルチチャネルラスタスキャンを実現する手段としては、ミラー２５として、異なるチルト角を有するポリゴンミラー、回転ミラー及び２軸のミラー等を使用すること等が考えられる。マルチチャネルラスタスキャンも、一度のレーザ出射で複数の画素ＰＸを同時に照射できるため、ラスタスキャンよりも、高解像及び／或いは高フレームレートが可能となる。逆に、ある程度の高解像及び高フレームレートを得るためには、ラスタスキャン或いはマルチチャネルラスタスキャンが使用されることが好ましい。

以上で説明されたスキャン方法は、あくまで一例である。図４（１）～（３）に示されたスキャン方法は、機械的な方法に対応している。距離計測装置１は、別のスキャン方法として、ＯＰＡ方法（Optical Phased Array）を使用しても良い。１回のスキャンにおける直線経路の数やスキャン方向は、その他の設定であっても良い。第１実施形態に係る距離計測装置１による動作及び効果は、出射光Ｌ１のスキャン方法に依存しない。このため、第１実施形態に係る距離計測装置１は、機械的な方法とＯＰＡ方法とのいずれを用いて、スキャンを実行しても良い。以下では、距離計測装置１がマルチチャネルラスタスキャンを使用する場合について説明する。

［１－１－３］受光部３０の構成
再び図３を参照して、第１実施形態に係る距離計測装置１が備える受光部３０の構成について説明する。図３に示すように、受光部３０は、例えば、光学系３１、光検出器３２、及び出力回路３３を含む。

光学系３１は、少なくとも１つのレンズを含み得る。光学系３１は、距離計測装置１に入射した反射光Ｌ２を光検出器３２に集める。

光検出器３２は、光学系３１を介して当該光検出器３２に入射した光を電気信号に変換する。光検出器３２は、例えば、半導体を用いた光電子増倍素子を含む。光電子増倍素子としては、例えば、アバランシェフォトダイオードの一種である、単一光子アバランシェダイオード（ＳＰＡＤ：Single-Photon Avalanche Diode）が使用される。光検出器３２によって変換された電気信号（受光結果）は、出力回路３３に転送される。

出力回路３３は、光検出器３２から転送された電気信号をデジタル信号に変換して、受光結果に対応するデジタル信号を計測部４０に出力する。

第１実施形態に係る距離計測装置１において、受光部３０の光検出器３２の光軸は、出射部２０の光源２３の光軸と異なっている。つまり、距離計測装置１は、出射部２０及び受光部３０の間で非同軸の光学系を有している。尚、受光部３０は、距離計測装置１に入射した反射光Ｌ２を検出可能であれば、その他の構成、例えば同軸光学系や、分離光学系であっても良い。

図５は、第１実施形態に係る距離計測装置１が備える受光部３０の平面レイアウトの一例を示す平面図であり、光検出器３２の一部を拡大して示している。図５に示すように、光検出器３２は、例えば矩形の受光面を有する。そして、受光部３０は、光検出器３２と重なるように設けられたマイクロレンズアレイＭＬＡをさらに有している。

マイクロレンズアレイＭＬＡは、例えば光学系３１に含まれる。マイクロレンズアレイＭＬＡは、複数のマイクロレンズＭＬを有する。複数のマイクロレンズＭＬは、例えばマトリクス状に配置される。複数のマイクロレンズＭＬは、複数のアバランシェフォトダイオードＡＰＤにそれぞれ重なっている。また、マイクロレンズＭＬは、自身を透過した光が、関連付けられたアバランシェフォトダイオードＡＰＤに入射するように構成される。

アバランシェフォトダイオードＡＰＤは、制御部１０によってアクティブ状態又は非アクティブ状態に設定可能に構成される。アクティブ状態のアバランシェフォトダイオードＡＰＤは、当該アバランシェフォトダイオードＡＰＤに入射した光を検知し、検知結果を示す光信号を出力回路３３に出力する。非アクティブ状態のアバランシェフォトダイオードＡＰＤは、省電力な状態であり、光を検知することができない。第１実施形態に係る光検出器３２では、Ｙ方向に隣り合う２つのアバランシェフォトダイオードＡＰＤが、１つの画素ＰＸを構成している。図５において、受光部３０の拡大部分に付加された破線のグリッドは、各画素ＰＸの領域を例示している。

画素ＰＸは、光検出器３２が光を検出することが可能な領域の最小単位として使用される。画素ＰＸを構成するアバランシェフォトダイオードＡＰＤの数は、少なくとも１つ以上であれば良い。複数のアバランシェフォトダイオードＡＰＤを含む画素ＰＸは、シリコン光増倍素子（ＳｉＰＭ：Silicon Photomultiplier）とも呼ばれる。光検出器３２が検出可能な光のダイナミックレンジは、１つの画素ＰＸが含むアバランシェフォトダイオードＡＰＤの数に応じて変化し得る。各画素ＰＸには、例えばカラムアドレスＣＡ及びロウアドレスＲＡの組が割り当てられる。すなわち、各画素ＰＸは、カラムアドレスＣＡ及びロウアドレスＲＡの組によって特定され得る。本明細書では、説明を簡単にするために、マイクロレンズアレイＭＬＡの左上を原点としてカラムアドレスＣＡ及びロウアドレスＲＡが割り当てられる場合について説明する。

［１－１－４］計測部４０の構成
図６は、第１実施形態に係る距離計測装置１の備える計測部４０の構成の一例を示す概略図である。図３に示すように、計測部４０は、例えば、アンプ（例えばＴＩＡ:Trans Impedance Amplifier）、アナログデジタル変換器ＡＤＣ、及び平均化回路ＳＡＴを含む。

ＴＩＡ及びＡＤＣのそれぞれの数は、光検出器３２の出力、すなわち選択された画素ＰＸの出力と等しい。具体的には、選択された画素ＰＸの出力は、ＴＩＡ及びＡＤＣを介して、ＳＡＴに入力される。ＳＡＴは、選択された画素ＰＸの信号と、周囲の画素ＰＸからの信号を平均化（時分割積算）した結果（距離値やピーク輝度等）を出力する。ＳＡＴは、他の平均化回路と異なり、画素ＰＸ毎に結果を出力する。このため、ＳＡＴは、解像度の低下を抑制し得る。

具体的には、ＳＡＴは、光検出器３２の出力毎に、少なくとも１つの輝度バッファＬＢを備えている。本例では、ＳＡＴは、光検出器３２の出力毎に、ｎ番目の出射光Ｌ１の輝度値を保持する輝度バッファＬＢ（ｎ）と、（ｎ－１）番目の出射光Ｌ１の輝度値を保持する輝度バッファＬＢ（ｎ－１）とを有している。ＳＡＴに含まれた各輝度バッファＬＢ（ｎ）及びＬＢ（ｎ－１）の出力は、ＳＡＴの演算部に入力される。

演算部は、積算ゲートを用いた時分割積算処理や、突出部（ピーク）の検出及び補間処理等を実行し得る。ＳＡＴでは、一つ前の計測（マルチチャネルラスタスキャンの場合、例えば、左側の画素ＰＸの計測結果）のＡＤＣサンプリング結果、つまり輝度の時系列信号が、輝度バッファＬＢ（ｎ－１）によって保持される。また、ＳＡＴでは、周辺の画素ＰＸの類似性を判別して、類似している時系列信号が抽出されて積算される。画素ＰＸの類似性の判別基準としては、例えば、各々の時系列信号の底部（フロア）値の類似性と、突出部（ピーク）の値の類似性との両方が使用される。

これにより、ＳＡＴは、対象物の類似・同一性を高い確度で判別でき、異なる対象物からの信号、すなわちノイズを除外して、信号のＳ／Ｎ比（Signal to Noise Ratio）を高めることが出来る。また、ＳＡＴは、画素ＰＸのダイナミックレンジを実効的に高めることが出来る。以下で説明される画素ＰＸは、高解像を実現することが可能である。一方で、画素ＰＸは、ダイナミックレンジが低くなる傾向を有する。このため、第１実施形態に係る距離計測装置１は、ＳＡＴを利用することによって、高解像を維持しつつ、ダイナミックレンジの問題を緩和している。

［１－２］光検出器３２の構成
図７は、第１実施形態に係る光検出器３２の構成の一例を示すブロック図であり、１つの画素ＰＸに関連付けられた構成要素を表示している。図７に示すように、光検出器３２は、カラム選択線ＣＳＬ（ｎ，ｍ）と、ロウ選択線ＲＳＬ（ｍ）と、画素ＰＸ（ｎ，ｍ）とを含む。“ｎ”及び“ｍ”は、それぞれカラムアドレスＣＡ及びロウアドレスＲＡを示している。“ｎ”、“ｍ”のそれぞれは、１以上の整数である。１つの画素ＰＸは、カラムアドレスＣＡとロウアドレスＲＡとの組によって特定され得る。

カラム選択線ＣＳＬ（ｎ，ｍ）は、画素ＰＸ（ｎ，ｍ）に接続され、画素ＰＸ（ｎ，ｍ）に対してカラム選択信号を転送するための配線である。光検出器３２では、例えば画素ＰＸ毎に、カラム選択線ＣＳＬが設けられる。

ロウ選択線ＲＳＬ（ｍ）は、同じロウアドレスＲＡを共有する複数の画素ＰＸに接続され、当該画素ＰＸに対してロウ選択信号を転送するための配線である。光検出器３２は、例えばＹ方向に並んだ画素ＰＸの数に対応して、複数のロウ選択線ＲＳＬを備えている。

各画素ＰＸは、例えば、２つのＡＰＤユニット５１Ａ及び５１Ｂと、選択回路５２と、シフト回路５３とを含む。ＡＰＤユニット５１Ａ及び５１Ｂのそれぞれは、光の検出に使用可能なアバランシェフォトダイオードＡＰＤを含む回路である。ＡＰＤユニット５１Ａ及び５１Ｂのそれぞれの出力は、選択回路５２に入力される。

選択回路５２は、カラム選択線ＣＳＬ（ｎ，ｍ）と、ロウ選択線ＲＳＬ（ｍ）とに接続される。選択回路５２は、入力されたカラム選択信号及びロウ選択信号に基づいて、画素ＰＸ（ｎ，ｍ）をアクティブ状態又は非アクティブ状態にする。アクティブ状態の画素ＰＸは、受光結果を、選択回路５２を介して計測部４０に出力する（“ＯＵＴ”）。非アクティブ状態の画素ＰＸは、受光結果を計測部４０に出力しない。尚、この例では、選択回路５２とＡＰＤユニット５１とが分離されているが、選択回路の一部がＡＰＤユニット５１に含まれていても良い。

シフト回路５３は、制御信号Ｒ＿Ｓｈｉｆｔｘ及びＬ＿Ｓｈｉｆｔｘに基づいて、画素ＰＸ（ｎ，ｍ）に入力されたカラム選択信号を、画素ＰＸ（ｎ，ｍ＋１）に接続されたカラム選択線ＣＳＬ（ｎ，ｍ＋１）、画素ＰＸ（ｎ－１，ｍ＋１）に接続されたカラム選択線ＣＳＬ（ｎ－１，ｍ＋１）、又は画素ＰＸ（ｎ＋１，ｍ＋１）に接続されたカラム選択線ＣＳＬ（ｎ＋１，ｍ＋１）に転送する。

制御信号Ｒ＿Ｓｈｉｆｔｘ及びＬ＿Ｓｈｉｆｔｘのそれぞれは、制御部１０によって生成され、シフト回路５３に入力される。制御信号Ｒ＿Ｓｈｉｆｔｘは、光検出器３２のアクティブ領域の一部を右側（Ｘ座標の正側）にシフトさせるための信号である。制御信号Ｌ＿Ｓｈｉｆｔｘは、光検出器３２のアクティブ領域の一部を左側（Ｘ座標の負側）にシフトさせるための信号である。アクティブ領域は、光検出器３２内で反射光Ｌ２の検出に使用され、少なくとも１つの画素ＰＸによって構成される領域である。アクティブ領域の設定の一例については後述する。この例では、カラム選択線ＣＳＬに対してシフト回路が適用されているが、ロウ選択線ＲＳＬに対してシフト回路によるシフト機能が適用されても良い。また、光検出器３２が２つのシフト回路を備えることによって、カラム選択線ＣＳＬとロウ選択線ＲＳＬとの両方に、シフト回路によるシフト機能が適用されても良い。

［１－２－１］画素ＰＸの回路構成
以下に、第１実施形態における画素ＰＸの回路構成について説明する。

（ＡＰＤユニット５１Ａ及び５１Ｂ及び選択回路５２の回路構成）
図８は、第１実施形態に係る光検出器３２が備える画素ＰＸに含まれたＡＰＤユニット５１Ａ及び５１Ｂ並びに選択回路５２の回路構成の一例を示す回路図である。図８に示すように、ＡＰＤユニット５１Ａは、アバランシェフォトダイオードＡＰＤ０、保護抵抗Ｒｓ０、ダイオードＤＩ０、及びクエンチ抵抗Ｒｑ０を含む。ＡＰＤユニット５１Ｂは、アバランシェフォトダイオードＡＰＤ１、保護抵抗Ｒｓ１、ダイオードＤＩ１、及びクエンチ抵抗Ｒｑ１を含む。選択回路５２は、Ｐ型トランジスタＰＭ０及びＰＭ１を含む。また、画素ＰＸは、ノードＮ０～Ｎ３、並びに配線Ｗ０～Ｗ４を含む。

アバランシェフォトダイオードＡＰＤ０のアノードは、基板電圧Ｖｓｕｂが印加されるノードに接続される。アバランシェフォトダイオードＡＰＤ０のカソードは、保護抵抗Ｒｓ０の一端に接続される。保護抵抗Ｒｓ０の他端は、ノードＮ０に接続される。ダイオードＤＩ０は、整流ダイオードである。ダイオードＤＩ０のカソードは、ノードＮ０に接続される。ダイオードＤＩ０のアノードは、ノードＮ２に接続される。クエンチ抵抗Ｒｑ０の一端は、ノードＮ０に接続される。クエンチ抵抗Ｒｑ０の他端は、ノードＮ３に接続される。

アバランシェフォトダイオードＡＰＤ１のアノードは、基板電圧Ｖｓｕｂが印加されるノードに接続される。アバランシェフォトダイオードＡＰＤ１のカソードは、保護抵抗Ｒｓ１の一端に接続される。保護抵抗Ｒｓ１の他端は、ノードＮ１に接続される。ダイオードＤＩ１は、整流ダイオードである。ダイオードＤＩ１のカソードは、ノードＮ１に接続される。ダイオードＤＩ１のアノードは、ノードＮ２に接続される。クエンチ抵抗Ｒｑ１の一端は、ノードＮ１に接続される。クエンチ抵抗Ｒｑ１の他端は、ノードＮ３に接続される。

ノードＮ２は、定電圧ノードＤＯＵＴに接続される。定電圧ノードＤＯＵＴに印加される電圧は、通常、アバランシェフォトダイオードＡＰＤ０において電子雪崩が停止する電圧とダイオードＤＩ０の閾値電圧Ｖｔｈとの和と、アバランシェフォトダイオードＡＰＤ１において電子雪崩が停止する電圧とダイオードＤＩ１の閾値電圧Ｖｔｈとの和とのそれぞれよりも低い電圧に設定される。

Ｐ型トランジスタＰＭ０のソースは、ノードＮ３に接続される。Ｐ型トランジスタＰＭ０のボディは、電源ノードＶＤＤに接続される。Ｐ型トランジスタＰＭ０のゲートには、カラム選択線ＣＳＬが接続され、カラム選択信号が入力される。Ｐ型トランジスタＰＭ１のソースは、Ｐ型トランジスタＰＭ０のドレインに接続される。Ｐ型トランジスタＰＭ１のボディは、電源ノードＶＤＤに接続される。Ｐ型トランジスタＰＭ１のゲートには、ロウ選択線ＲＳＬが接続され、ロウ選択信号が入力される。Ｐ型トランジスタＰＭ１のドレインは、画素ＰＸの出力ノードＯＵＴに接続される。つまり、アクティブ状態の画素ＰＸは、Ｐ型トランジスタＰＭ１のドレインから、アバランシェフォトダイオードＡＰＤの受光結果に相当する出力信号を出力する。尚、Ｐ型トランジスタＰＭ０及びＰＭ１の接続順番は、逆であっても良い。この場合、アクティブ状態の画素ＰＸは、Ｐ型トランジスタＰＭ０のドレインから、出力信号を出力する。

配線Ｗ０は、アバランシェフォトダイオードＡＰＤ０と保護抵抗Ｒｓ０とを接続する配線に対応している。配線Ｗ１は、ノードＮ０とダイオードＤＩ０とを接続する配線に対応している。配線Ｗ２は、アバランシェフォトダイオードＡＰＤ１と保護抵抗Ｒｓ１とを接続する配線に対応している。配線Ｗ３は、ノードＮ１とダイオードＤＩ１とを接続する配線に対応している。配線Ｗ４は、ノードＮ３に接続された配線に対応している。

尚、画素ＰＸは、ノードＮ３に接続されたＮ型トランジスタをさらに備えても良く、非アクティブ状態においてノードＮ３に蓄積されたキャリアを、当該Ｎ型トランジスタを介して放出させても良い。例えば、ノードＮ３に２つのＮ型トランジスタが並列に接続され、当該２つのＮ型トランジスタの他端が電位の低い電源線ＶＳＳに接続される。そして、当該２つのＮ型トランジスタのそれぞれのゲートに、それぞれカラム選択線ＣＳＬとロウ選択線ＲＳＬとが接続される。非アクティブ時には、カラム選択線ＣＳＬとロウ選択線ＲＳＬとの何れかの電圧が“Ｈ”レベルとなり、並列に接続された２つのＮ型トランジスタの何れかがオン状態になる。これにより、ノードＮ３に不要に蓄積されたキャリアが、ノードＮ３に２つのＮ型トランジスタが接続されない場合よりも、電源線ＶＳＳに放出され得る。

また、クエンチ抵抗Ｒｑ０は、トランジスタの様なアクティブ素子であっても良い。図９は、第１実施形態の変形例における選択回路５２とＡＰＤユニット５１の回路構成の一例を示す回路図である。図９に示すように、第１実施形態の変形例における選択回路５２及びＡＰＤユニット５１は、例えば、電源線１００及び１１０、Ｐ型トランジスタ１２０及び１２１、Ｎ型トランジスタ１３０及び１３１、インバータ１４０、１４１、１４２、１４３及び１４４、ＮＡＮＤ回路１５０、並びにノードＮ１１、Ｎ１２及びＮ１３を含む。

電源線１００には、電源電圧Ｖｄｄが印加される。電源線１１０は、接地される（接地電圧Ｖｓｓ）。Ｐ型トランジスタ１２０のソースは、電源線１００に接続される。Ｐ型トランジスタ１２０のドレインは、ノードＮ１１に接続される。Ｐ型トランジスタ１２０のゲートは、ノードＮ１２に接続される。Ｐ型トランジスタ１２１のソースは、電源線１００に接続される。Ｐ型トランジスタ１２１のドレインは、ノードＮ１２に接続される。Ｐ型トランジスタ１２１のゲートは、ノードＮ１３に接続される。Ｎ型トランジスタ１３０のドレインは、ノードＮ１１に接続される。Ｎ型トランジスタ１３０のソースは、電源線１１０に接続される。Ｎ型トランジスタ１３１のドレインは、ノードＮ１２に接続される。Ｎ型トランジスタ１３１のソースは、電源線１１０に接続される。Ｎ型トランジスタ１３１のゲートは、ノードＮ１１に接続される。

インバータ１４０の入力端は、ノードＮ１１に接続される。インバータ１４０の出力端は、インバータ１４１の入力端に接続され、出力ノードＯＵＴに対応している。インバータ１４２の出力端は、インバータ１４３の入力端に接続される。インバータ１４３の出力端は、ＮＡＮＤ回路１５０の第１入力端に接続される。ＮＡＮＤ回路１５０の第２入力端は、カラム選択線ＣＳＬに接続される。ＮＡＮＤ回路１５０の第３入力端は、ロウ選択線ＲＳＬに接続される。ＮＡＮＤ回路１５０の出力端は、インバータ１４４の入力端と、Ｐ型トランジスタ１２１のゲートとのそれぞれに接続される。インバータ１４４の出力端は、Ｎ型トランジスタ１３０のゲートに接続される。アバランシェフォトダイオードＡＰＤのアノードは、ノードＮ１２に接続される。アバランシェフォトダイオードＡＰＤのカソードには、基板電圧Ｖｓｕｂが印加される。

第１実施形態の変形例における選択回路５２及びＡＰＤユニット５１によるクエンチの方式は、アクティブ・クエンチと呼ばれている。図９に示された回路は、カラム選択線ＣＳＬとロウ選択線ＲＳＬとのそれぞれが選択されている場合に、出力ノードＯＵＴからパルスが出力される。カラム選択線ＣＳＬとロウ選択線ＲＳＬとのそれぞれが選択されていない場合は、出力ノードＯＵＴからの出力が無い。カラム選択線ＣＳＬとロウ選択線ＲＳＬとのそれぞれが選択されている際に、アバランシェフォトダイオードＡＰＤにてアバランシェ降伏が起きると、ノードＮ１２の電圧（Ｖcathode）が低下し、ノードＮ１１の電圧（Midpoint）が高くなる。すると、Ｎ型トランジスタ１３１がオン状態になり、ノードＮ１２の電圧が低くなり、クエンチングが発生する。その後、一定の遅延を伴って、ノードＮ１３の電圧（Ｐdrive）が“Ｌ”レベルとなり、Ｐ型トランジスタ１２１がオン状態になる。また、ノードＮ１１の電圧も低下して、素早く元の状態に戻ろうとする。

第１実施形態の変形例における選択回路５２及びＡＰＤユニット５１は、クエンチ抵抗Ｒｑ０とアバランシェフォトダイオードＡＰＤとの接合容量で時定数が決定される図８の回路と比べて、リカバリ時間を短くすることが出来る。すなわち、第１実施形態の変形例における選択回路５２及びＡＰＤユニット５１は、次のフォトンを、図８の回路と比べてより早く検出できるようになるため、光検出器３２のダイナミックレンジを大きくすることが出来る。

（シフト回路５３の回路構成）
図１０は、第１実施形態に係る光検出器３２が備える画素ＰＸに含まれたシフト回路５３の回路構成の一例を示す回路図であり、カラム選択線ＣＳＬ（ｎ，ｍ）に関連付けられたシフト回路５３に注目して示している。図１０に示すように、シフト回路５３は、第１シフト回路５３１、インバータ５３２、第２シフト回路５３３、及びインバータ５３４を含む。また、シフト回路５３は、入力端子ＦＲ（From Right）及びＦＬ（From Left）と、出力端子ＴＲ（To Right）及びＴＬ（To Left）と、ノードＮ４～Ｎ１０とを含む。

第１シフト回路５３１は、Ｐ型トランジスタＰＭ２及びＮ型トランジスタＮＭ０を含む。Ｐ型トランジスタＰＭ２のソースは、ノードＮ４に接続される。Ｐ型トランジスタＰＭ２のドレインは、出力端子ＴＬに接続される。画素ＰＸ（ｎ，ｍ）のシフト回路５３の出力端子ＴＬは、画素ＰＸ（ｎ－１，ｍ）のシフト回路５３の入力端子ＦＲに接続される。Ｐ型トランジスタＰＭ２のボディは、電源ノードＶＤＤに接続される。Ｐ型トランジスタＰＭ２のゲートは、ノードＮ５に接続される。Ｎ型トランジスタＮＭ０のドレインは、ノードＮ４に接続される。Ｎ型トランジスタＮＭ０のソースは、ノードＮ６に接続される。Ｎ型トランジスタＮＭ０のボディは、接地ノードＶＳＳに接続される。Ｎ型トランジスタＮＭ０のゲートは、ノードＮ５に接続される。

ノードＮ５には、制御信号Ｌ－Ｓｈｉｆｔｘが入力される。制御信号Ｌ－Ｓｈｉｆｔｘは、例えば制御部１０及び光検出器３２内の論理回路によって生成される。第１シフト回路５３１は、制御信号Ｌ－Ｓｈｉｆｔｘが“Ｌ”レベルである場合に、画素ＰＸ（ｎ，ｍ）に入力されたカラム選択信号を、出力端子ＴＬを介して、画素ＰＸ（ｎ－１，ｍ）のシフト回路５３の入力端子ＦＲに転送する。一方で、第１シフト回路５３１は、制御信号Ｌ－Ｓｈｉｆｔｘが“Ｈ”レベルである場合に、画素ＰＸ（ｎ，ｍ）に入力されたカラム選択信号を、ノードＮ６に転送する。つまり、第１シフト回路５３１は、制御部１０及び光検出器３２内の論理回路による制御信号Ｌ－Ｓｈｉｆｔｘの制御に基づいて、カラム制御信号を、画素ＰＸ（ｎ－１，ｍ）に転送する機能を有する。

ノードＮ６には、入力端子ＦＲが接続される。つまり、画素ＰＸ（ｎ，ｍ）のシフト回路５３のノードＮ６には、画素ＰＸ（ｎ＋１，ｍ）のシフト回路５３の出力端子ＴＬを介して出力されたカラム選択信号が入力され得る。具体的には、制御信号Ｌ－Ｓｈｉｆｔｘが“Ｌ”レベルである場合に、画素ＰＸ（ｎ＋１，ｍ）に入力されたカラム選択信号が、画素ＰＸ（ｎ，ｍ）のシフト回路５３のノードＮ６に入力される。

インバータ５３２は、Ｐ型トランジスタＰＭ３及びＮ型トランジスタＮＭ１を含む。Ｐ型トランジスタＰＭ３及びＮ型トランジスタＮＭ１のそれぞれのゲートは、ノードＮ６に接続される。Ｐ型トランジスタＰＭ３のソース及びボディは、電源ノードＶＤＤに接続される。Ｎ型トランジスタＮＭ１のソース及びボディは、接地ノードＶＳＳに接続される。Ｐ型トランジスタＰＭ３及びＮ型トランジスタＮＭ１のそれぞれのドレインは、ノードＮ７に接続される。これにより、インバータ５３２は、ノードＮ６の電圧が“Ｌ”レベルである場合に、ノードＮ７と電源ノードＶＤＤとの間の電流経路を形成して、ノードＮ７の電圧を“Ｈ”レベルに上昇させる。一方で、インバータ５３２は、ノードＮ６の電圧が“Ｈ”レベルである場合に、ノードＮ７と接地ノードＶＳＳとの間の電流経路を形成して、ノードＮ７の電圧を“Ｌ”レベルに下降させる。

第２シフト回路５３３は、Ｐ型トランジスタＰＭ４及びＮ型トランジスタＮＭ２を含む。Ｐ型トランジスタＰＭ４のソースは、ノードＮ７に接続される。Ｐ型トランジスタＰＭ４のドレインは、出力端子ＴＲに接続される。画素ＰＸ（ｎ，ｍ）のシフト回路５３の出力端子ＴＲは、画素ＰＸ（ｎ＋１，ｍ）のシフト回路５３の入力端子ＦＬに接続される。Ｐ型トランジスタＰＭ４のボディは、電源ノードＶＤＤに接続される。Ｐ型トランジスタＰＭ４のゲートは、ノードＮ８に接続される。Ｎ型トランジスタＮＭ２のドレインは、ノードＮ７に接続される。Ｎ型トランジスタＮＭ２のソースは、ノードＮ９に接続される。Ｎ型トランジスタＮＭ２のボディは、接地ノードＶＳＳに接続される。Ｎ型トランジスタＮＭ２のゲートは、ノードＮ８に接続される。

ノードＮ８には、制御信号Ｒ－Ｓｈｉｆｔｘが入力される。制御信号Ｒ－Ｓｈｉｆｔｘは、例えば制御部１０及び光検出器３２内の論理回路によって生成される。第２シフト回路５３３は、制御信号Ｒ－Ｓｈｉｆｔｘが“Ｌ”レベルである場合に、画素ＰＸ（ｎ，ｍ）に入力されたカラム選択信号を、出力端子ＴＲを介して、画素ＰＸ（ｎ＋１，ｍ）のシフト回路５３の入力端子ＦＬに転送する。一方で、第２シフト回路５３３は、制御信号Ｒ－Ｓｈｉｆｔｘが“Ｈ”レベルである場合に、画素ＰＸ（ｎ，ｍ）に入力されたカラム選択信号を、ノードＮ９に転送する。つまり、第２シフト回路５３３は、制御部１０及び光検出器３２内の論理回路による制御信号Ｒ－Ｓｈｉｆｔｘの制御に基づいて、カラム制御信号を、画素ＰＸ（ｎ＋１，ｍ）に転送する機能を有する。

ノードＮ９には、入力端子ＦＬが接続される。つまり、画素ＰＸ（ｎ，ｍ）のシフト回路５３のノードＮ９には、画素ＰＸ（ｎ－１，ｍ）のシフト回路５３の出力端子ＴＲを介して出力されたカラム選択信号が入力され得る。具体的には、制御信号Ｒ－Ｓｈｉｆｔｘが“Ｌ”レベルである場合に、画素ＰＸ（ｎ－１，ｍ）に入力されたカラム選択信号が、画素ＰＸ（ｎ，ｍ）のシフト回路５３のノードＮ９に入力される。

インバータ５３４は、Ｐ型トランジスタＰＭ５及びＮ型トランジスタＮＭ３を含む。Ｐ型トランジスタＰＭ５及びＮ型トランジスタＮＭ３のそれぞれのゲートは、ノードＮ９に接続される。Ｐ型トランジスタＰＭ５のソース及びボディは、電源ノードＶＤＤに接続される。Ｎ型トランジスタＮＭ３のソース及びボディは、接地ノードＶＳＳに接続される。Ｐ型トランジスタＰＭ５及びＮ型トランジスタＮＭ３のそれぞれのドレインは、ノードＮ１０に接続される。これにより、インバータ５３４は、ノードＮ９の電圧が“Ｌ”レベルである場合に、ノードＮ１０と電源ノードＶＤＤとの間の電流経路を形成して、ノードＮ１０の電圧を“Ｈ”レベルに上昇させる。一方で、インバータ５３４は、ノードＮ９の電圧が“Ｈ”レベルである場合に、ノードＮ１０と接地ノードＶＳＳとの間の電流経路を形成して、ノードＮ１０の電圧を“Ｌ”レベルに下降させる。

ノードＮ１０は、カラム選択線ＣＳＬ（ｎ，ｍ＋１）に接続される。つまり、ノードＮ１０の電圧は、画素ＰＸ（ｎ，ｍ＋１）に入力されるカラム選択信号に対応している。シフト回路５３に入力されたカラム選択信号は、偶数個のインバータを介して次のシフト回路５３に転送される。このため、シフト回路５３に入力されたカラム選択信号と、当該シフト回路５３によって画素ＰＸ（ｎ－１，ｍ＋１）、ＰＸ（ｎ，ｍ＋１）、又はＰＸ（ｎ＋１，ｍ＋１）に転送されるカラム選択信号との論理レベルは一致する。

尚、以上で説明されたシフト回路５３の回路構成は、あくまで一例である。各画素ＰＸのシフト回路５３は、入力されたカラム選択信号を、Ｙ方向（ロウ方向）に隣り合う画素ＰＸと、当該Ｙ方向に隣り合う画素ＰＸをＸ方向（カラム方向）に挟む２つの画素ＰＸのそれぞれとの何れかに転送する機能を有していれば良い。シフト回路５３は、光検出器３２がアクティブ領域のシフト機能を利用しない場合に省略されても良い。例えば、制御信号Ｌ－Ｓｈｉｆｔｘ及びＲ－Ｓｈｉｆｔｘとのそれぞれは、制御部１０によって生成され、光検出器３２内の周辺回路でロウ毎に生成される。

また、シフト回路５３は、以上で説明された機能を実現することが可能であれば、その他の回路構成であっても良い。図１１は、第１実施形態に係る光検出器３２が備える画素ＰＸに含まれたシフト回路５３の他の構成例を示す回路図である。図１１に示された演算結果“Ａ”、“Ｂ”、及び“Ｃ”は、それぞれ“Ａ＝／Ｒ・／Ｌ＋Ｒ・Ｌ”、“Ｂ＝Ｒ・／Ｌ”、“Ｃ＝／Ｒ・Ｌ”により算出される。これらの数式の“Ｒ”及び“Ｌ”は、それぞれ制御信号Ｒ－Ｓｈｉｆｔｘ及びＬ－Ｓｈｉｘｔｘに対応している。信号名の先頭に“／”が付された信号は、反転信号であることを示している。

図１１に示すように、シフト回路５３Ａは、ＮＡＮＤ回路２００、２１０、２２０及び２３０を含む。ＮＡＮＤ回路２００には、カラム選択線ＣＳＬ（ｎ，ｍ）と、“Ａ”の演算結果とが入力される。ＮＡＮＤ回路２１０には、カラム選択線ＣＳＬ（ｎ－１，ｍ）と、“Ｂ”の演算結果とが入力される。ＮＡＮＤ回路２２０には、カラム選択線ＣＳＬ（ｎ＋１，ｍ）と、“Ｃ”の演算結果とが入力される。ＮＡＮＤ回路２３０には、ＮＡＮＤ回路２００、２１０及び２２０のそれぞれの出力が入力される。ＮＡＮＤ回路２３０の出力が、カラム選択線ＣＳＬ（ｎ，ｍ＋１）に接続される。

シフト回路５３Ａも、シフト回路５３と同様に動作し得る。このように、第１実施形態に係る光検出器３２が備えるシフト回路は、図１０に示されたようなトランスファーゲートを用いたシフト回路５３に限定されず、図１１に示されたようなトランスファーゲートを用いないシフト回路５３Ａであっても良い。但し、シフト回路５３Ａは、シフト回路５３と比べて、１画素ＰＸ辺りのトランジスタ数と、シフト制御線とが多くなる。シフト回路５３の回路構成は、光検出器３２のレイアウトに応じて、自由に設計され得る。

［１－２－２］ＳＰＡＤの動作の概要
図１２は、第１実施形態に係る光検出器３２が備えるアバランシェフォトダイオードＡＰＤの構造の一例と単一光子アバランシェダイオードＳＰＡＤの動作原理とを示す概略図である。図１２に示すように、第１実施形態におけるアバランシェフォトダイオードＡＰＤは、半導体基板ＳＵＢ、Ｐ型半導体層ＥＰ及びＰＤＰ、並びにＮ型半導体層ＰＤＮを含む。

半導体基板ＳＵＢは、例えばＰ型の半導体基板である。半導体基板ＳＵＢの上に、Ｐ型半導体層ＥＰ及びＰＤＰ、及びＮ型半導体層ＰＤＮが、この順番に積層されている。Ｐ型半導体層ＥＰは、例えばエピタキシャル層であり、Ｐ型半導体層ＰＤＰよりも厚く形成される。Ｐ型半導体層ＰＤＰにドープされたＰ型不純物の濃度は、Ｐ型半導体層ＥＰにドープされたＰ型不純物の濃度よりも高い。Ｐ型半導体層ＰＤＰとＮ型半導体層ＰＤＮとの接触部分には、ＰＮ接合が形成される。これにより、Ｐ型半導体層ＰＤＰ及びＮ型半導体層ＰＤＮが、アバランシェフォトダイオードＡＰＤのアノード及びカソードとしてそれぞれ使用される。

光検出器３２において、アバランシェフォトダイオードＡＰＤは、ガイガーモードで使用される。そして、アバランシェフォトダイオードＡＰＤを用いたＳＰＡＤは、フォトン単位の光を検出して、電気信号に変換する。以下に、図１２に示されたアバランシェフォトダイオードＡＰＤを用いたＳＰＡＤの動作原理について説明する。

アバランシェフォトダイオードＡＰＤに高い逆バイアスが印加されると、Ｐ型半導体層ＰＤＰとＮ型半導体層ＰＤＮとの間に強い電界が発生する（図１２（１））。すると、Ｐ型半導体層ＰＤＰとＮ型半導体層ＰＤＮとのＰＮ接合部分からＰ型半導体層ＥＰの領域に亘って、空乏層が形成される（図１２（２））。このとき、アバランシェフォトダイオードＡＰＤが、光を検出可能な状態（以下、アクティブ状態と呼ぶ）になる。アクティブ状態のアバランシェフォトダイオードＡＰＤに光が照射されると、光エネルギーの一部が空乏層に到達する（図１２（３））。すると、空乏層に、電子と正孔の対、すなわちキャリアが発生する（図１２（４））。

空乏層に発生したキャリアは、ＰＮ接合の近傍の強い電界によりドリフトする（図１２（５））。具体的には、発生したキャリアのうち正孔が、半導体基板ＳＵＢ側に向かって加速され、発生したキャリアのうち電子が、Ｎ型半導体層ＰＤＮ側に向かって加速される。Ｎ型半導体層ＰＤＮ側に向かって加速された電子は、ＰＮ接合の近傍の強い電界の下で、原子と衝突する。すると、原子に衝突した電子が、当該原子をイオン化させて、新たな電子と正孔の対を発生させる。このような電子と正孔の対の発生は、アバランシェフォトダイオードＡＰＤに印加された逆バイアスの電圧が、アバランシェフォトダイオードＡＰＤのブレークダウン電圧を超えている場合に繰り返される（図１２（６）アバランシェ降伏）。

アバランシェ降伏が発生すると、アバランシェフォトダイオードＡＰＤが放電する（図１２（７）ガイガー放電）。アバランシェフォトダイオードＡＰＤから出力された電流は、例えばクエンチ抵抗Ｒｑに流れる。すると、画素ＰＸの出力ノードＯＵＴにおいて、電圧降下が発生する（図１２（８）クエンチング）。クエンチングによって、アバランシェフォトダイオードＡＰＤに印加された逆バイアスの電圧がブレークダウン電圧未満になると、ガイガー放電が停止する。それから、アバランシェフォトダイオードＡＰＤに対するリカバリ電流が流入され、ＰＮ接合における容量の充電が行われる。ガイガー放電が止まった暫く後に、アバランシェフォトダイオードＡＰＤが、光を検出可能な状態に戻る。

尚、画素ＰＸが含むアバランシェフォトダイオードＡＰＤは、その他の構造であっても良い。例えば、Ｐ型半導体層ＰＤＰが省略されても良い。Ｐ型半導体層ＥＰ、Ｐ型半導体層ＰＤＰ、及びＮ型半導体層ＰＤＮのそれぞれの厚さは、アバランシェフォトダイオードＡＰＤの設計に応じて変更され得る。アバランシェフォトダイオードＡＰＤのＰＮ接合は、半導体基板ＳＵＢと、半導体基板ＳＵＢの上の半導体層との接触部分に形成されても良い。アバランシェフォトダイオードＡＰＤは、図１２に示されたＰ型半導体層とＮ型半導体層とが入れ替えられた構造を有していても良い。

［１－２－３］アクティブ領域の設定例
以下に、光検出器３２に対するアクティブ領域の設定例について説明する。

第１実施形態に係る距離計測装置１に入射する反射光Ｌ２は、出射光Ｌ１のスキャン位置と光学系３１の設計とに基づいて、光検出器３２の一部に照射される。これに対して、制御部１０は、各画素ＰＸを、反射光Ｌ２の照射位置に基づいて、アクティブ状態又は非アクティブ状態にする。以下では、アクティブ状態の画素ＰＸのことを“オン画素”とも呼び、非アクティブ状態の画素ＰＸのことを“オフ画素”とも呼ぶ。つまり、オン画素を含む領域が、光検出器３２のアクティブ領域に対応している。アクティブ領域は、距離計測装置１の計測動作において、出射光Ｌ１毎に設定される。

アクティブ領域の設定において、制御部１０は、例えば、出射光Ｌ１が出射されたタイミングのミラー２５の傾きに関連付けられた画素ＰＸのＸ座標及びＹ座標を選択する。そして、制御部１０は、選択したＸ座標及びＹ座標を光検出器３２に通知する。それから、光検出器３２は、制御部１０によって通知（選択）されたＸ座標及びＹ座標に基づいて、アクティブ領域を設定する。

アクティブ領域の設定に使用されるＸ座標及びＹ座標は、例えば、アクティブ領域の左上の画素ＰＸの座標を示している。マルチチャネルスキャンが実行される場合、アクティブ領域は、スキャン方向と交差する方向（例えばＹ方向）に沿って並んだ複数のオン画素によって形成される。尚、アクティブ領域は、スキャン方向（例えばＸ方向）に広がりを有していても良い。アクティブ領域の位置及び形状は、少なくとも制御部１０によって指定された座標に基づいて設定されていれば良い。

光検出器３２は、アクティブ領域ＡＡ内の画素ＰＸによる受光結果を、例えばロウアドレスＲＡを共有する画素ＰＸ毎に出力する。これにより、アクティブ領域外の画素ＰＸからのノイズが、光検出器３２の受光結果から除去され、受光結果のＳ／Ｎ比が高くなる。また、アクティブ領域外の画素ＰＸに対する電圧の印加が適宜省略されるため、光検出器３２の消費電力が抑制される。

また、第１実施形態に係る距離計測装置１において、光検出器３２は、シフト回路５３によってアクティブ領域の形状を変更することが出来る。以下に、マルチチャネルラスタスキャンにおいて、シフト回路５３によるシフト機能が利用されない場合のアクティブ領域の設定例と、シフト回路５３によるシフト機能が利用される場合のアクティブ領域の設定例とについて順に説明する。

（シフト機能が利用されない場合のアクティブ領域の設定例）
図１３は、第１実施形態に係る光検出器３２におけるアクティブ領域の設定の一例を示す平面図であり、シフト機能が利用されない場合のアクティブ領域の設定を例示している。また、図１３は、光検出器３２内で、カラムアドレスＣＡに関連付けられたＸ座標“０”～“７”と、ロウアドレスＲＡに関連付けられたＹ座標“０”～“３”とに対応する部分を表示している。選択された画素ＰＸは、太線で囲われている。オン画素には、ハッチングが付加されている。

図１３に示すように、座標（２（Ｘ座標），０（Ｙ座標））が選択された場合、光検出器３２は、選択された画素ＰＸを基準として、ロウ方向（Ｙ方向）に沿った複数の画素ＰＸをオン画素に設定する。本例では、光検出器３２が、座標（２，０）の画素ＰＸが選択されたことに基づいて、座標（２，１）の画素ＰＸと、座標（２，２）の画素ＰＸと、座標（２，３）の画素ＰＸとのそれぞれをオン画素に設定し、その他の画素ＰＸをオフ画素に設定している。つまり、座標（２，０）、（２，１）、（２，２）及び（２，３）のそれぞれの画素ＰＸによって、アクティブ領域が形成される。そして、座標（２，０）、（２，１）、（２，２）及び（２，３）のそれぞれの画素ＰＸが、個別に受光結果を出力する。

シフト機能が利用されない場合、制御部１０は、例えば、制御信号Ｌ＿Ｓｈｉｆｔｘ及びＲ＿Ｓｈｉｆｔｘのそれぞれを“Ｈ”レベルにする。すると、例えば画素ＰＸ（ｎ，ｍ）のシフト回路５３に入力されたカラム選択信号が、画素ＰＸ（ｎ，ｍ＋１）に転送される。その結果、選択された画素ＰＸを基準として、下側で隣り合うオン画素がＹ方向に隣り合ったアクティブ領域が設定される。尚、選択された座標を基準としてオン画素に設定される画素ＰＸの数は、Ｘ方向とＹ方向とのそれぞれにおいて自由に設定され得る。

（シフト機能が利用される場合のアクティブ領域の設定例）
図１４は、第１実施形態に係る光検出器３２におけるアクティブ領域の設定の一例を示す平面図であり、シフト機能が利用される場合のアクティブ領域の設定を例示している。また、図１４は、光検出器３２内で、カラムアドレスＣＡに関連付けられたＸ座標“０”～“７”と、ロウアドレスＲＡに関連付けられたＹ座標“０”～“３”とに対応する部分を表示している。選択された画素ＰＸは、太線で囲われている。オン画素には、ハッチングが付加されている。

図１４に示すように、座標（２（Ｘ座標），０（Ｙ座標））が選択された場合、光検出器３２は、選択された画素ＰＸを基準として、ロウ方向（Ｙ方向）に沿った複数の画素ＰＸをオン画素に設定し、本例では、アクティブ領域を右側（Ｘ座標の正側）にシフトさせる。具体的には、光検出器３２が、座標（２，０）の画素ＰＸが選択されたことに基づいて、座標（３，１）の画素ＰＸと、座標（４，２）の画素ＰＸと、座標（５，３）の画素ＰＸとのそれぞれをオン画素に設定し、その他の画素ＰＸをオフ画素に設定する。つまり、座標（２，０）、（３，１）、（４，２）及び（５，３）のそれぞれの画素ＰＸによって、アクティブ領域が形成される。そして、座標（２，０）、（３，１）、（４，２）及び（５，３）のそれぞれの画素ＰＸが、個別に受光結果を出力する。

アクティブ領域を右側（Ｘ座標の正側）にシフトさせる場合、制御部１０は、例えば、制御信号Ｌ＿Ｓｈｉｆｔｘを“Ｈ”レベルにして、制御信号Ｒ＿Ｓｈｉｆｔｘを“Ｌ”レベルにする。すると、例えば画素ＰＸ（ｎ，ｍ）のシフト回路５３は、入力されたカラム選択信号を、画素ＰＸ（ｎ＋１，ｍ＋１）に転送する。その結果、選択された画素ＰＸを基準として、下側で隣り合うオン画素が右側に１画素ずつシフトされたアクティブ領域が設定される。アクティブ領域を左側（Ｘ座標の負側）にシフトさせる場合の動作は、シフト方向が逆である点を除いて、アクティブ領域を右側にシフトさせる場合の動作と同様である。

尚、制御部１０は、スキャン位置に応じてシフト機能を適宜使用することが出来る。選択された座標を基準としてオン画素に設定される画素ＰＸの数は、Ｘ方向とＹ方向とのそれぞれにおいて自由に設定され得る。シフト回路５３によるアクティブ領域のシフト機能は、Ｘ方向に並んだ複数の画素ＰＸがアクティブ状態に設定される場合についても同様に使用され得る。

［１－３］光検出器３２の構造
以下に、第１実施形態に係る距離計測装置１が備える光検出器３２の構造の一例について説明する。尚、以下で参照される図面において、Ｚ方向は、光検出器３２の形成に使用される半導体基板の上面に対する鉛直方向に対応している。平面図には、図を見易くするためにハッチングが適宜付加されている。平面図に付加されたハッチングは、ハッチングが付加された構成要素の素材や特性とは必ずしも関連していない。断面図では、図を見易くするために、構成の図示が適宜省略されている。上側、下側、左側、及び右側は、それぞれ図面が記載された紙面の上側、下側、左側、及び右側に対応している。

［１－３－１］光検出器３２の平面レイアウト
図１５は、第１実施形態に係る光検出器３２の平面レイアウトの一例を示す平面図であり、画素ＰＸの詳細な形状とアバランシェフォトダイオードＡＰＤの配置とを表示している。図１５に示すように、光検出器３２は、Ｘ方向に沿って分割された複数の領域Ｃ１及びＣ２を含み、Ｙ方向に沿って分割された複数の領域Ｒ１、Ｒ２、Ｒ３及びＲ４を含む。

領域Ｃ１と領域Ｃ２との組は、Ｘ方向に繰り返し配置される。領域Ｒ１、Ｒ２、Ｒ３及びＲ４の組は、Ｙ方向に繰り返し配置される。以下では、説明を簡単にするために、奇数番目に配置された領域Ｃ１のことを“Ｃ１ｏ”とも呼び、偶数番目に配置された領域Ｃ１のことを“Ｃ１ｅ”とも呼ぶ。同様に、奇数番目に配置された領域Ｃ１のことを“Ｒ１ｏ”とも呼び、偶数番目に配置された領域Ｒ１のことを“Ｒ１ｅ”とも呼ぶ。

アバランシェフォトダイオードＡＰＤは、領域Ｃ２と領域Ｒ２とが重なる領域（Ｃ２，Ｒ２）毎に配置される。各画素ＰＸは、Ｙ方向に隣り合う２つのアバランシェフォトダイオードＡＰＤ０及びＡＰＤ１を含む。複数の画素ＰＸは、マトリクス状に配置される。また、各画素ＰＸに含まれた回路素子は、画素ＰＸを構成する２つのアバランシェフォトダイオードＡＰＤの近傍の領域に分散して配置される。

領域Ｃ１ｏの右側と領域Ｃ１ｅの左側と領域Ｒ１ｏの下側と領域Ｒ１ｅの上側とによって囲まれた部分に対応する画素ＰＸ０に注目すると、画素ＰＸ０の回路素子は、領域Ｃ１ｏと領域Ｒ１ｅとが重なる領域（Ｃ１ｏ，Ｒ１ｅ）と、領域Ｃ２と領域Ｒ１ｏとが重なる領域（Ｃ２，Ｒ１ｏ）と、領域Ｃ２と領域Ｒ３とが重なる領域（Ｃ２，Ｒ３）と、領域Ｃ１ｅと領域Ｒ２とが重なる領域（Ｃ１ｅ，Ｒ２）と、領域Ｃ１ｅと領域Ｒ４とが重なる領域（Ｃ１ｅ，Ｒ４）とのそれぞれに分散して配置される。

領域Ｃ１ｅの右側と領域Ｃ１ｏの左側と領域Ｒ１ｏの下側と領域Ｒ１ｅの上側とによって囲まれた部分に対応する画素ＰＸ１に注目すると、画素ＰＸ１の回路素子は、領域Ｃ１ｅと領域Ｒ１ｅとが重なる領域（Ｃ１ｅ，Ｒ１ｅ）と、領域Ｃ２と領域Ｒ１ｏとが重なる領域（Ｃ２，Ｒ１ｏ）と、領域Ｃ２と領域Ｒ３とが重なる領域（Ｃ２，Ｒ３）と、領域Ｃ１ｏと領域Ｒ２とが重なる領域（Ｃ１ｏ，Ｒ２）と、領域Ｃ１ｏと領域Ｒ４とが重なる領域（Ｃ１ｏ，Ｒ４）とのそれぞれに分散して配置される。

領域Ｃ１ｏの右側と領域Ｃ１ｅの左側と領域Ｒ１ｅの下側と領域Ｒ１ｏの上側とによって囲まれた部分に対応する画素ＰＸ２に注目すると、画素ＰＸ２の回路素子は、領域Ｃ１ｏと領域Ｒ１ｏとが重なる領域（Ｃ１ｏ，Ｒ１ｏ）と、領域Ｃ２と領域Ｒ１ｅとが重なる領域（Ｃ２，Ｒ１ｅ）と、領域Ｃ２と領域Ｒ３とが重なる領域（Ｃ２，Ｒ３）と、領域Ｃ１ｅと領域Ｒ２とが重なる領域（Ｃ１ｅ，Ｒ２）と、領域Ｃ１ｅと領域Ｒ４とが重なる領域（Ｃ１ｅ，Ｒ４）とのそれぞれに分散して配置される。

領域Ｃ１ｅの右側と領域Ｃ１ｏの左側と領域Ｒ１ｅの下側と領域Ｒ１ｏの上側とによって囲まれた部分に対応する画素ＰＸ３に注目すると、画素ＰＸ３の回路素子は、領域Ｃ１ｅと領域Ｒ１ｏとが重なる領域（Ｃ１ｅ，Ｒ１ｏ）と、領域Ｃ２と領域Ｒ１ｅとが重なる領域（Ｃ２，Ｒ１ｅ）と、領域Ｃ２と領域Ｒ３とが重なる領域（Ｃ２，Ｒ３）と、領域Ｃ１ｏと領域Ｒ２とが重なる領域（Ｃ１ｏ，Ｒ２）と、領域Ｃ１ｏと領域Ｒ４とが重なる領域（Ｃ１ｏ，Ｒ４）とのそれぞれに分散して配置される。

画素ＰＸ０及びＰＸ１は、Ｘ方向に交互に配置される。画素ＰＸ２及びＰＸ３は、Ｘ方向に交互に配置される。画素ＰＸ０及びＰＸ２は、Ｙ方向に交互に配置される。画素ＰＸ１及びＰＸ３は、Ｙ方向に交互に配置される。領域（Ｃ１，Ｒ１）と、領域（Ｃ２，Ｒ１）、領域（Ｃ２，Ｃ３）、領域（Ｃ１，Ｒ２）と、領域（Ｃ１，Ｒ４）とのそれぞれにおいて、配置される回路素子の構成は、画素ＰＸ毎に共通である。

言い換えると、領域（Ｃ１，Ｒ１）内の回路素子は、右上で隣り合う画素ＰＸに関連付けられている。領域（Ｃ２，Ｒ１）内の回路素子は、下側で隣り合う画素ＰＸに関連付けられている。領域（Ｃ２，Ｒ３）は、当該領域（Ｃ２，Ｒ３）を挟むアバランシェフォトダイオードＡＰＤ０及びＡＰＤ１を含む画素ＰＸに関連付けられている。領域（Ｃ１，Ｒ２）内の回路素子は、左側で隣り合う画素ＰＸに関連付けられている。領域（Ｃ１，Ｒ４）内の回路素子は、左側で隣り合う画素ＰＸに関連付けられている。

以上で説明されたように、画素ＰＸに含まれた回路素子は、当該画素ＰＸの近傍において非対称に配置される。このため、画素ＰＸの形状は、Ｘ方向及びＹ方向のそれぞれで非対称である。尚、画素ＰＸの形状は、その他の形状であっても良い。例えば、図１５に示された画素ＰＸの形状が、左右に反転されても良いし、上下に反転されても良いし、上下及び左右のそれぞれで反転されても良い。画素ＰＸに含まれた回路素子は、少なくとも当該画素ＰＸを構成するアバランシェフォトダイオードＡＰＤの近傍に配置されていれば良い。画素ＰＸの形状は、画素ＰＸに含まれた回路素子の配置に応じて適宜変更され得る。

［１－３－２］画素ＰＸの平面レイアウト
次に、画素ＰＸの詳細な平面レイアウトの一例について説明する。尚、画素ＰＸ０～ＰＸ３は、互いに類似した平面レイアウトを有する。このため、以下では画素ＰＸ０に注目して、画素ＰＸについて説明する。図１６及び図１７のそれぞれは、第１実施形態に係る光検出器３２が備える画素ＰＸの平面レイアウトの一例を示す平面図である。

図１６は、画素ＰＸ０を含む領域を拡大して示しており、光検出器３２が備える一部の構成の平面レイアウトを表示している。図１６に示すように、光検出器３２は、複数のトレンチ部ＤＴと、ウェル領域ＤＮＷとを備えている。

複数のトレンチ部ＤＴのそれぞれは、絶縁体あるいは金属等が埋め込まれた構造を有する。各トレンチ部ＤＴは、アバランシェフォトダイオードＡＰＤを囲んだ環状に設けられる。トレンチ部ＤＴの平面形状は、例えば八角形の環状である。ウェル領域ＤＮＷは、Ｎ型不純物を含む半導体領域である。ウェル領域ＤＮＷは、例えば、各トレンチ部ＤＴによって囲まれていない領域に設けられる。

具体的には、画素ＰＸ０が形成される領域は、トレンチ部ＤＴ０及びＤＴ１を含む。トレンチ部ＤＴ０及びＤＴ１は、それぞれ領域（Ｃ２，Ｒ２）及び（Ｃ２，Ｒ４）に設けられる。トレンチ部ＤＴ０は、アバランシェフォトダイオードＡＰＤ０が形成される領域を囲んでいる。トレンチ部ＤＴ１は、アバランシェフォトダイオードＡＰＤ１が形成される領域を囲んでいる。言い換えると、トレンチ部ＤＴ０は、ウェル領域ＤＮＷと、アバランシェフォトダイオードＡＰＤ０との間に設けられる。トレンチ部ＤＴ１は、ウェル領域ＤＮＷと、アバランシェフォトダイオードＡＰＤ１との間に設けられる。

図１７は、図１６と重なる領域を示しており、光検出器３２が備える一部の構成の平面レイアウトを表示している。図１７に示すように、画素ＰＸ０が形成される領域において、光検出器３２は、例えば、Ｎ型半導体層ＰＤＮ０及びＰＤＮ１と、ウェル領域ＰＷ０、ＰＷ１及びＰＷ２と、ウェル領域ＮＷ０及びＮＷ１と、複数のコンタクトプラグＣＰと、複数のゲート電極ＧＥとをさらに備えている。

Ｎ型半導体層ＰＤＮ０及びＰＤＮ１のそれぞれは、Ｎ型不純物を含む半導体領域である。Ｎ型半導体層ＰＤＮ０及びＰＤＮ１は、それぞれトレンチ部ＤＴ０及びＤＴ１によって囲まれている。Ｎ型半導体層ＰＤＮ０及びＰＤＮ１は、それぞれアバランシェフォトダイオードＡＰＤ０及びＡＰＤ１の一部として使用される。Ｎ型半導体層ＰＤＮ０及びＰＤＮ１のそれぞれに、少なくとも１本のコンタクトプラグＣＰが接続される。

ウェル領域ＰＷ０、ＰＷ１及びＰＷ２のそれぞれは、Ｐ型不純物を含む半導体領域である。ウェル領域ＰＷ０は、各領域（Ｃ２，Ｒ１）に配置される。ウェル領域ＰＷ１は、各領域（Ｃ１，Ｒ１）に配置される。ウェル領域ＰＷ２は、Ｘ方向に延伸して設けられ、各領域Ｒ３に配置される。ウェル領域ＰＷ０及びＰＷ１のそれぞれは、Ｎ型半導体領域ＰＮ及びＰ型半導体領域ＰＰを含む。ウェル領域ＰＷ２は、少なくとも１つのＮ型半導体領域ＰＮとＰ型半導体領域ＰＰとを含む。Ｎ型半導体領域ＰＮが含むＮ型不純物の濃度は、ウェル領域ＰＷが含むＰ型不純物の濃度よりも高い。Ｐ型半導体領域ＰＰが含むＰ型不純物の濃度は、ウェル領域ＰＷが含むＰ型不純物の濃度よりも高い。Ｎ型半導体領域ＰＮ及びＰ型半導体領域ＰＰのそれぞれに、コンタクトプラグＣＰが接続される。

ウェル領域ＰＷ０は、Ｎ型半導体領域ＰＮに接続されたコンタクトプラグＣＰを介して配線Ｗ１に接続され、Ｐ型半導体領域ＰＰに接続されたコンタクトプラグＣＰを介してノードＮ２に接続される。ウェル領域ＰＷ０とＮ型半導体領域ＰＮとの接触部分は、ダイオードＤＩ０の一部として機能するＰＮ接合を形成している。

ウェル領域ＰＷ１は、Ｎ型半導体領域ＰＮに接続されたコンタクトプラグＣＰを介して配線Ｗ３に接続され、Ｐ型半導体領域ＰＰに接続されたコンタクトプラグＣＰを介してノードＮ２に接続される。ウェル領域ＰＷ１とＮ型半導体領域ＰＮとの接触部分は、ダイオードＤＩ１の一部として機能するＰＮ接合を形成している。

ウェル領域ＰＷ２内の各Ｎ型半導体領域ＰＮには、少なくとも１本のゲート電極ＧＥが重なるように設けられる。そして、ウェル領域ＰＷ２内の各Ｎ型半導体領域ＰＮには、少なくとも１本のゲート電極ＧＥを挟むように、少なくとも２本のコンタクトプラグＣＰが接続される。ウェル領域ＰＷ２内でＮ型半導体領域ＰＮとゲート電極ＧＥとが組み合わされた部分が、Ｎ型トランジスタＮＭとして機能する。また、ウェル領域ＰＷ２に設けられたＮ型トランジスタＮＭのボディには、Ｐ型半導体領域ＰＰに接続されたコンタクトプラグＣＰを介して電圧が印加される。ウェル領域ＰＷ２には、例えば４つのＮ型トランジスタＮＭが設けられる。

ウェル領域ＮＷ０及びＮＷ１のそれぞれは、Ｎ型不純物を含む半導体領域である。ウェル領域ＮＷ０は、各領域（Ｃ１，Ｒ２）に配置される。ウェル領域ＮＷ１は、各領域（Ｃ１，Ｒ４）に配置される。また、ウェル領域ＮＷ０及びＮＷ１のそれぞれは、少なくとも１つのＰ型半導体領域ＮＰと、Ｎ型半導体領域ＮＮとを含む。Ｐ型半導体領域ＮＰが含むＰ型不純物の濃度は、ウェル領域ＮＷが含むＮ型不純物の濃度よりも高い。Ｎ型半導体領域ＮＮが含むＮ型不純物の濃度は、ウェル領域ＮＷが含むＮ型不純物の濃度よりも高い。Ｐ型半導体領域ＮＰ及びＮ型半導体領域ＮＮのそれぞれに、少なくとも１本のコンタクトプラグＣＰが接続される。

ウェル領域ＮＷ０内の各Ｎ型半導体領域ＰＮには、少なくとも１本のゲート電極ＧＥが重なるように設けられる。そして、ウェル領域ＮＷ０内の各Ｐ型半導体領域ＮＰには、少なくとも１本のゲート電極ＧＥを挟むように、少なくとも２本のコンタクトプラグＣＰが接続される。ウェル領域ＰＷ０内でＰ型半導体領域ＮＰとゲート電極ＧＥとが組み合わされた部分が、Ｐ型トランジスタＰＭとして機能する。また、ウェル領域ＮＷ０に設けられたＰ型トランジスタＰＭのボディには、Ｎ型半導体領域ＮＮに接続されたコンタクトプラグＣＰを介して電圧が印加される。ウェル領域ＮＷ０には、例えば３つのＰ型トランジスタＰＭが設けられる。

ウェル領域ＮＷ１内の各Ｎ型半導体領域ＰＮには、少なくとも１本のゲート電極ＧＥが重なるように設けられる。そして、ウェル領域ＮＷ１内の各Ｐ型半導体領域ＮＰには、少なくとも１本のゲート電極ＧＥを挟むように、少なくとも２本のコンタクトプラグＣＰが接続される。ウェル領域ＰＷ１内でＰ型半導体領域ＮＰとゲート電極ＧＥとが組み合わされた部分が、Ｐ型トランジスタＰＭとして機能する。また、ウェル領域ＮＷ１に設けられたＰ型トランジスタＰＭのボディには、Ｎ型半導体領域ＮＮに接続されたコンタクトプラグＣＰを介して電圧が印加される。ウェル領域ＮＷ１には、例えば３つのＮ型トランジスタＮＭが設けられる。

画素ＰＸ０の選択回路５２は、例えば、領域（Ｃ１ｅ，Ｒ２）内に配置された２つのＰ型トランジスタＰＭによって構成される。画素ＰＸ０のシフト回路５３は、例えば、領域（Ｃ１ｅ，Ｒ２）内に配置された１つのＰ型トランジスタＰＭと、領域（Ｃ１ｅ，Ｒ４）内に配置された３つのＰ型トランジスタＰＭと、領域Ｒ３内に配置された４つのＮ型トランジスタＮＭとによって構成される。

配線Ｗ０は、例えば、Ｘ方向に沿って延伸した部分と、Ｙ方向に沿って延伸した部分とを有する。配線Ｗ０は、Ｎ型半導体層ＰＤＮ０に接続されたコンタクトプラグＣＰと、保護抵抗Ｒｓ０の一端部分に接続されたコンタクトプラグＣＰとの間を接続している。保護抵抗Ｒｓ０は、例えばＸ方向に延伸して設けられた部分を有する。保護抵抗Ｒｓ０の他端部分は、クエンチ抵抗Ｒｑ０の一端部分に対応している。保護抵抗Ｒｓ０とクエンチ抵抗Ｒｑ０との境界部分に、コンタクトプラグＣＰが接続される。

配線Ｗ１は、例えば、Ｘ方向に沿って延伸した部分と、Ｙ方向に沿って延伸した部分とを有する。配線Ｗ１は、保護抵抗Ｒｓ０及びクエンチ抵抗Ｒｑ０の境界部分に接続されたコンタクトプラグＣＰと、ウェル領域ＰＷ０内のＮ型半導体領域ＰＮに接続されたコンタクトプラグＣＰとの間を接続している。クエンチ抵抗Ｒｑ０は、例えば、アバランシェフォトダイオードＡＰＤ０の周縁部に沿って延伸して設けられた部分を有する。クエンチ抵抗Ｒｑ０の他端部分は、例えば、領域（Ｃ１ｅ，Ｒ２）の近傍に配置される。クエンチ抵抗Ｒｑ０は、少なくともアバランシェフォトダイオードＡＰＤ０が形成された領域と重なっていなければ良い。

配線Ｗ２は、例えば、Ｘ方向に沿って延伸した部分と、Ｙ方向に沿って延伸した部分とを有する。配線Ｗ２は、Ｎ型半導体層ＰＤＮ１に接続されたコンタクトプラグＣＰと、保護抵抗Ｒｓ１の一端部分に接続されたコンタクトプラグＣＰとの間を接続している。保護抵抗Ｒｓ１は、例えばＸ方向に延伸して設けられた部分を有する。保護抵抗Ｒｓ１の他端部分は、クエンチ抵抗Ｒｑ１の一端部分に対応している。保護抵抗Ｒｓ１とクエンチ抵抗Ｒｑ１との境界部分に、コンタクトプラグＣＰが接続される。

配線Ｗ３は、例えば、Ｘ方向に沿って延伸した部分と、Ｙ方向に沿って延伸した部分とを有する。配線Ｗ３は、保護抵抗Ｒｓ１及びクエンチ抵抗Ｒｑ１の境界部分に接続されたコンタクトプラグＣＰと、ウェル領域ＰＷ１内のＮ型半導体領域ＰＮに接続されたコンタクトプラグＣＰとの間を接続している。クエンチ抵抗Ｒｑ１は、例えば、アバランシェフォトダイオードＡＰＤ１の周縁部に沿って延伸して設けられた部分を有する。クエンチ抵抗Ｒｑ１の他端部分は、例えば、領域（Ｃ１ｅ，Ｒ４）の近傍に配置される。クエンチ抵抗Ｒｑ１は、少なくともアバランシェフォトダイオードＡＰＤ１が形成された領域と重なっていなければ良い。

配線Ｗ４は、例えば、クエンチ抵抗Ｒｑ０の他端部分に接続されたコンタクトプラグＣＰと、クエンチ抵抗Ｒｑ１の他端部分に接続されたコンタクトプラグＣＰと、ウェル領域ＮＷ０内で選択回路５２を構成するＰ型トランジスタＰＭに対応するＰ型半導体領域ＮＰに接続されたコンタクトプラグＣＰとの間を接続している。配線Ｗ４は、回路の配置に応じて分割されても良い。また、分割された配線Ｗ４が、他の配線層に設けられた配線を介して電気的に接続されても良い。

以上で説明された第１実施形態に係る光検出器３２の一部について言い換えると、ウェル領域ＤＮＷが、上面の近傍に、例えば、トレンチ部ＤＴと第１方向に隣り合うウェル領域ＰＷ０と、トレンチ部ＤＴと第２方向に隣り合うウェル領域ＮＷ０と、トレンチ部ＤＴと第３方向に隣り合うウェル領域ＰＷ２と、を含む。ウェル領域ＰＷ０に、ダイオードＤＩ０が設けられる。ウェル領域ＮＷ０に、Ｐ型トランジスタＰＭが設けられる。ウェル領域ＰＷ２に、Ｎ型トランジスタＮＭが設けられる。

尚、光検出器３２は、アバランシェフォトダイオードＡＰＤの周囲に複数種類のウェル領域が配置され、当該複数種類のウェル領域に画素ＰＸを構成する回路素子が適宜割り当てられた構成を有していれば良い。例えば、第１実施形態で説明された光検出器３２は、アバランシェフォトダイオードＡＰＤの左右にＮ型のウェル領域を有し、アバランシェフォトダイオードＡＰＤの上下にＰ型のウェル領域を有している。これに限定されず、光検出器３２は、アバランシェフォトダイオードＡＰＤの左右にＰ型のウェル領域を有し、アバランシェフォトダイオードＡＰＤの上下にＮ型のウェル領域を有していても良い。アバランシェフォトダイオードＡＰＤの周囲に配置されるウェル領域の設計は、画素ＰＸの回路構成に応じて自由に設計され得る。

［１－３－３］画素ＰＸの断面構造
次に、第１実施形態に係る光検出器３２が備える画素ＰＸの断面構造の一例について説明する。図１８～図２１のそれぞれは、第１実施形態に係る光検出器３２が備える画素ＰＸの断面構造の一例を示す断面図である。以下では、アバランシェフォトダイオードＡＰＤを含む断面と、ダイオードＤＩを含む断面と、Ｎ型トランジスタＮＭを含む断面と、Ｐ型トランジスタＰＭを含む断面とについて順に説明する。

（アバランシェフォトダイオードＡＰＤを含む断面）
図１８は、図１７のＸＶＩＩＩ－ＸＶＩＩＩ線に沿った断面図であり、アバランシェフォトダイオードＡＰＤと保護抵抗Ｒｓとの接続部分を含む断面を表示している。図１８に示された一点鎖線は、ＸＶＩＩＩ－ＸＶＩＩＩ線に沿った断面の曲がった部分を示している。図１８に示すように、アバランシェフォトダイオードＡＰＤと保護抵抗Ｒｓとの接続部分を含む断面において、光検出器３２は、例えば、半導体基板ＳＵＢ、Ｐ型半導体層ＥＰ、ウェル領域ＤＮＷ、Ｐ型半導体層ＰＤＰ、Ｎ型半導体層ＰＤＮ、トレンチ部ＤＴ、絶縁体層６０、導電体層７０、コンタクトプラグ８０及び８１、並びに導電体層９０を含む。

具体的には、図示された領域では、半導体基板ＳＵＢの上に、Ｐ型半導体層ＥＰが設けられる。アバランシェフォトダイオードＡＰＤの領域内で、Ｐ型半導体層ＥＰの上に、Ｐ型半導体層ＰＤＰが設けられる。Ｐ型半導体層ＰＤＰの上に、Ｎ型半導体層ＰＤＮが設けられる。これらの半導体基板ＳＵＢ、Ｐ型半導体層ＥＰ及びＰＤＰ、並びにＮ型半導体層ＰＤＮは、図１２を用いて説明された半導体基板ＳＵＢ、Ｐ型半導体層ＥＰ及びＰＤＰ、並びにＮ型半導体層ＰＤＮにそれぞれ対応している。すなわち、Ｐ型半導体層ＥＰは、エピタキシャル層であり、ＰＮ接合がＰ型半導体層ＰＤＰとＮ型半導体層ＰＤＮとによって形成される。これにより、当該部分がアバランシェフォトダイオードＡＰＤとして機能する。

アバランシェフォトダイオードＡＰＤの領域外で、Ｐ型半導体層ＥＰの上に、ウェル領域ＤＮＷが設けられる。アバランシェフォトダイオードＡＰＤの領域内と領域外との間に、トレンチ部ＤＴが設けられる。トレンチ部ＤＴは、少なくともウェル領域ＤＮＷと、Ｎ型半導体層ＰＤＮ及びＰ型半導体層ＰＤＰの組との間を分断している。Ｎ型半導体層ＰＤＮと、Ｐ型半導体層ＰＤＮと、ウェル領域ＤＮＷと、トレンチ部ＤＴとのそれぞれは、半導体基板ＳＵＢの上に形成されたエピタキシャル層を基に形成される。そして、Ｎ型半導体層ＰＤＮと、ウェル領域ＤＮＷと、トレンチ部ＤＴとのそれぞれの上面は揃っている。

Ｐ型半導体層ＰＤＮと、ウェル領域ＤＮＷと、トレンチ部ＤＴとのそれぞれの上に、絶縁体層６０が設けられる。絶縁体層６０は、図示された領域外で、Ｎ型トランジスタＮＭやＰ型トランジスタＰＭのゲート絶縁膜としても使用される。ウェル領域ＤＮＷの上方、且つ絶縁体層６０の上に、導電体層７０が設けられる。導電体層７０は、例えば、不純物がドープされたポリシリコンである。図示された導電体層７０の部分は、保護抵抗Ｒｓの一端部分に対応している。コンタクトプラグ８０は、導電体層７０の上に設けられる。コンタクトプラグ８１は、Ｎ型半導体層ＰＤＮの上に設けられ、絶縁体層６０を貫通している。導電体層９０は、コンタクトプラグ８０及び８１の上に設けられ、コンタクトプラグ８０及び８１の間を接続している。導電体層９０は、配線Ｗ０に対応している。

（ダイオードＤＩを含む断面）
図１９は、図１７のＸＩＸ－ＸＩＸ線に沿った断面図であり、ダイオードＤＩと導電体層７０との接続部分を含む断面を表示している。図１９に示された一点鎖線は、ＸＩＸ－ＸＩＸ線に沿った断面の曲がった部分を示している。図１９に示すように、ダイオードＤＩと導電体層７０との接続部分を含む断面において、光検出器３２は、例えば、半導体基板ＳＵＢ、Ｐ型半導体層ＥＰ、ウェル領域ＤＮＷ及びＰＷ、Ｎ型半導体領域ＰＮ、Ｐ型半導体領域ＰＰ、絶縁体層６０、導電体層７０、コンタクトプラグ８２、８３及び８４、並びに導電体層９１及び９２を含む。

具体的には、図示された領域では、半導体基板ＳＵＢの上に、Ｐ型半導体層ＥＰが設けられる。Ｐ型半導体層ＥＰの上に、ウェル領域ＤＮＷが設けられる。ウェル領域ＤＮＷの上面近傍に、ウェル領域ＰＷが設けられる。ウェル領域ＰＷの上面近傍に、Ｎ型半導体領域ＰＮとＰ型半導体領域ＰＰとのそれぞれが設けられる。ウェル領域ＤＮＷと、Ｎ型半導体領域ＰＮと、Ｐ型半導体領域ＰＰとのそれぞれは、半導体基板ＳＵＢの上に形成されたエピタキシャル層を基に形成される。そして、ウェル領域ＤＮＷと、Ｎ型半導体領域ＰＮと、Ｐ型半導体領域ＰＰとのそれぞれの上面は揃っている。

ウェル領域ＤＮＷと、Ｎ型半導体領域ＰＮと、Ｐ型半導体領域ＰＰとのそれぞれの上に、絶縁体層６０が設けられる。ウェル領域ＤＮＷの上方、且つ絶縁体層６０の上に、導電体層７０が設けられる。図示された導電体層７０の部分は、保護抵抗Ｒｓの他端部分に対応している。コンタクトプラグ８２は、導電体層７０の上に設けられる。コンタクトプラグ８３は、Ｎ型半導体領域ＰＮの上に設けられ、絶縁体層６０を貫通している。コンタクトプラグ８４は、Ｐ型半導体領域ＰＰの上に設けられ、絶縁体層６０を貫通している。導電体層９１は、コンタクトプラグ８２及び８３の上に設けられ、コンタクトプラグ８２及び８３の間を接続している。導電体層９１は、配線Ｗ１に対応している。導電体層９２は、コンタクトプラグ８４の上に設けられ、ノードＮ２に接続される。

（Ｎ型トランジスタＮＭを含む断面）
図２０は、図１７のＸＸ－ＸＸ線に沿った断面図であり、直列に接続された２つのＮ型トランジスタＮＭを含む断面を表示している。図２０に示すように、直列に接続された２つのＮ型トランジスタＮＭを含む断面において、光検出器３２は、例えば、半導体基板ＳＵＢ、Ｐ型半導体層ＥＰ、ウェル領域ＤＮＷ及びＮＷ、Ｐ型半導体領域ＮＰ１、ＮＰ２及びＮＰ３、絶縁体層６０、導電体層７１及び７２、コンタクトプラグ８５及び８６、並びに導電体層９３及び９４を含む。

具体的には、図示された領域では、半導体基板ＳＵＢの上に、Ｐ型半導体層ＥＰが設けられる。Ｐ型半導体層ＥＰの上に、ウェル領域ＤＮＷが設けられる。ウェル領域ＤＮＷの上面近傍に、ウェル領域ＮＷが設けられる。ウェル領域ＮＷの上面近傍に、Ｐ型半導体領域ＮＰ１、ＮＰ２及びＮＰ３のそれぞれが設けられる。ウェル領域ＤＮＷと、ウェル領域ＮＷと、Ｐ型半導体領域ＮＰ１、ＮＰ２及びＮＰ３とのそれぞれは、半導体基板ＳＵＢの上に形成されたエピタキシャル層を基に形成される。このため、ウェル領域ＤＮＷと、ウェル領域ＮＷと、Ｐ型半導体領域ＮＰ１、ＮＰ２及びＮＰ３とのそれぞれの上面は揃っている。

ウェル領域ＮＷと、Ｐ型半導体領域ＮＰ１、ＮＰ２及びＮＰ３とのそれぞれの上に、絶縁体層６０が設けられる。Ｐ型半導体領域ＮＰ１及びＮＰ２の間の部分の上方、且つ絶縁体層６０の上に、導電体層７１が設けられる。Ｐ型半導体領域ＮＰ２及びＮＰ３の間の部分の上方、且つ絶縁体層６０の上に、導電体層７２が設けられる。導電体層７１及び７２のそれぞれは、例えば、導電体層７０よりも高濃度に不純物がドープされたポリシリコンであり、Ｐ型トランジスタＰＭのゲート電極ＧＥに対応している。コンタクトプラグ８５は、Ｐ型半導体領域ＮＰ１の上に設けられ、絶縁体層６０を貫通している。コンタクトプラグ８６は、Ｐ型半導体領域ＮＰ３の上に設けられ、絶縁体層６０を貫通している。導電体層９３は、コンタクトプラグ８５の上に設けられ、Ｐ型トランジスタＰＭの電流経路の一端に接続されている。導電体層９４は、コンタクトプラグ８６の上に設けられ、Ｐ型トランジスタＰＭの電流経路の他端に接続されている。

（Ｐ型トランジスタＰＭを含む断面）
図２１は、図１７のＸＸＩ－ＸＸＩ線に沿った断面図であり、１つのＰ型トランジスタＰＭを含む断面を表示している。図２１に示すように、１つのＰ型トランジスタＰＭを含む断面において、光検出器３２は、例えば、半導体基板ＳＵＢ、Ｐ型半導体層ＥＰ、ウェル領域ＤＮＷ及びＰＷ、Ｎ型半導体領域ＰＮ１及びＰＮ２、絶縁体層６０、導電体層７３、コンタクトプラグ８７及び８８、並びに導電体層９５及び９６を含む。

具体的には、図示された領域では、半導体基板ＳＵＢの上に、Ｐ型半導体層ＥＰが設けられる。Ｐ型半導体層ＥＰの上に、ウェル領域ＤＮＷが設けられる。ウェル領域ＤＮＷの上面近傍に、ウェル領域ＰＷが設けられる。ウェル領域ＰＷの上面近傍に、Ｎ型半導体領域ＰＮ１及びＰＮ２のそれぞれが設けられる。ウェル領域ＤＮＷと、ウェル領域ＰＷと、Ｎ型半導体領域ＰＮ１及びＰＮ２とのそれぞれは、半導体基板ＳＵＢの上に形成されたエピタキシャル層を基に形成される。そして、ウェル領域ＤＮＷと、ウェル領域ＰＷと、Ｎ型半導体領域ＰＮ１及びＰＮ２とのそれぞれの上面は揃っている。

ウェル領域ＰＷと、Ｎ型半導体領域ＰＮ１及びＰＮ２とのそれぞれの上に、絶縁体層６０が設けられる。Ｎ型半導体領域ＰＮ１及びＰＮ２の間の部分の上方、且つ絶縁体層６０の上に、導電体層７３が設けられる。導電体層７３は、Ｎ型トランジスタＮＭのゲート電極ＧＥに対応している。コンタクトプラグ８７は、Ｎ型半導体領域ＰＮ１の上に設けられ、絶縁体層６０を貫通している。コンタクトプラグ８８は、Ｎ型半導体領域ＰＮ２の上に設けられ、絶縁体層６０を貫通している。導電体層９５は、コンタクトプラグ８７の上に設けられ、Ｎ型トランジスタＮＭの電流経路の一端に接続されている。導電体層９６は、コンタクトプラグ８８の上に設けられ、Ｎ型トランジスタＮＭの電流経路の他端に接続されている。

［１－４］第１実施形態の効果
以上で説明された第１実施形態に係る距離計測装置１に依れば、光検出器３２の特性を改善させることが出来る。以下に、第１実施形態の効果の詳細について説明する。

距離計測システムの一種であるＬＩＤＡＲ（Light Detection and Ranging）は、レーザを計測対象物に照射し、計測対象物から反射された反射光の強度をセンサで感知し、センサの出力に基づいて時系列のデジタル信号に変換する。そして、ＬＩＤＡＲと計測対象物との間の距離が、例えばレーザが発光してから感知した反射光のピークまでの時間差に基づいて計算される。ＬＩＤＡＲの計測データは、例えば車両の制御に使用することが想定されるため、遠距離の物体を高解像で検出できることと、高い精度が求められている。

また、ＬＩＤＡＲを安価に製造するためには、可能な限り簡素な構成であることが好ましい。コストを抑制する方法としては、非同軸光学系と２Ｄセンサとの組み合わせにより、光学系のコストを抑制することが考えられる。

図２２は、第１実施形態の比較例に係る光検出器３２Ａの平面レイアウトの一例を示す平面図であり、２Ｄセンサにおける画素と画素の制御回路との配置の一例を表示している。図２２に示すように、光検出器３２Ａは、Ｙ方向に沿って交互に並んだ画素領域ＰＡと帯状回路ＢＣとを備える。画素領域ＰＡは、マトリクス常に配置されたアバランシェフォトダイオードＡＰＤ（ＳＰＡＤ）を含み、各アバランシェフォトダイオードＡＰＤに、マイクロレンズＭＬが重なって配置されている。帯状回路ＢＣは、Ｙ方向に隣り合う画素領域ＤＡに含まれたアバランシェフォトダイオードＡＰＤの制御回路を含む。このような複数の帯状回路ＢＣは、光を検出することが出来ない領域（感度のない領域、盲点とも呼ばれる）となり、マイクロレンズアレイＭＬＡで覆うことが出来ない。つまり、２Ｄセンサとしての開口率が低下し、ＬＩＤＡＲの信頼性の低下の要因となる。さらに、感度のない領域が設けられることは、監視範囲であるスキャン領域ＳＡの中に、決して検出の出来ない領域のあることを意味する。車載用途の様な見落としが重大な事故に繋がる応用では、感度のない領域は、致命的な欠点となり得る。

これに対して、第１実施形態に係る光検出器３２は、アバランシェフォトダイオードＡＰＤ（センサ）がトレンチ部ＤＴ（分離構造体）で囲われ、トレンチ部ＤＴの周辺にアバランシェフォトダイオードＡＰＤの制御回路が配置された構成を有する。トレンチ部ＤＴの周辺には、半導体基板ＳＵＢ上のエピタキシャル層（Ｐ型半導体層ＥＰ）と異なる型の深いウェル領域ＤＮＷが設けられる。ウェル領域ＤＮＷには、トレンチ部ＤＴの一方部分（例えば上下部分）にＰ型のウェル領域ＰＷが設けられ、他方部分（例えば左右部分）にＮ型のウェル領域ＮＷが設けられる。そして、ウェル領域ＮＷ及びＰＷが利用されて、例えば、トレンチ部ＤＴの第１辺側にＰ型トランジスタＰＭが設けられ、トレンチ部ＤＴの第２辺側にＮ型トランジスタＮＭが設けられ、トレンチ部ＤＴの第３辺側にダイオードＤＩが設けられる。これらのＰ型トランジスタＰＭとＮ型トランジスタＮＭとダイオードＤＩとが利用されて、各画素ＰＸの選択回路５２及びシフト回路５３が構成される。

これにより、第１実施形態に係る光検出器３２は、マイクロレンズＭＬの中央部にアバランシェフォトダイオードＡＰＤを配置することが出来、マイクロレンズアレイＭＬＡによって覆われた受光領域の比率を高めることが出来る。具体的には、第１実施形態の比較例に光検出器３２Ａの開口率は４０％程度であるのに対して、第１実施形態に係る光検出器３２の開口率は８０％程度に改善する。すなわち、第１実施形態に係る光検出器３２は、２Ｄセンサの開口率を高めることが出来、光検出器３２Ａよりもセンサの感度を高めることが出来る。さらに、第１実施形態に係る光検出器３２は、帯状回路ＢＣを有しないため、受光領域を感度のある領域で満たすことが出来る。その結果、第１実施形態に係る光検出器３２は、対象物ＴＧを検出する信頼性を向上させることが出来る。

トレンチ部ＤＴによってセンサが囲われた構造は、センサが配置された領域内と領域外との間で、光に限らず、電気的にも分離する機能を有する。これにより、画素ＰＸに含まれた回路素子が、トレンチ部ＤＴが無い場合よりもセンサの近くに配置され得る。また、深いウェル領域ＤＮＷが、接地電圧付近の電圧に維持されることによって、センサの周囲の電界集中が緩和される。その結果、第１実施形態に係る光検出器３２は、センサの耐圧を保持させることが出来る。

また、第１実施形態に係る光検出器３２は、２Ｄセンサであることから、光クロストークノイズを減少させることが出来、Ｖｏｖ（ＡＰＤの動作バイアス電圧－ＡＰＤのブレークダウン電圧）を高くすることが出来る。具体的には、光クロストークは、まず、トレンチ部ＤＴにより低減される。しかしながら、トレンチ部ＤＴが絶縁体からなる場合、ある程度の光がトレンチ部ＤＴを透過する。これに対して、第１実施形態に係る光検出器３２では、透過した光が他のアバランシェフォトダイオードＡＰＤに達することが、３つの理由により、少なくなる。

クロストークが減る第１の理由は、隣接するアバランシェフォトダイオードＡＰＤの間に２つのトレンチ部ＤＴが存在し、それにより、透過率がほぼ２乗で減少するからである。図２３は、光クロストークの元になる、アバランシェ現象による２次発光の波長依存性を示す説明図である。図２３は、N. Akil, et al, "A Multimechanism Model for Photon Generation by Silicon Junctions in Avalanche Breakdown," IEEE Trans. on Electron Devices vol. 46, No. 5 (1999): 1022-1028.を引用している。図２３に示すように、アバランシェ減少による２次発光の波長依存性は、比較的短波長の~２ｅＶにピークを有する。当該波長依存性は、より長波長の発光も有するが、図２３の表に示されているように、あまり長波長の光は吸収されない。

クロストークが減る第２の理由は、第１実施形態に係る光検出器３２では、隣接したアバランシェフォトダイオードＡＰＤ間の距離が増えるからである。これにより、短波長の光は、隣接したＳＰＡＤに達するまでに吸収され得る。例えば、~２ｅＶの光について、左端で発生した光が左側で隣接するＳＰＡＤに到達する割合は、２３．８％（＠３．４４ｕｍ（マイクロメートル））から４．２９％（＠７．５４ｕｍ）のように、～１８％まで減少する。

クロストークが減る第３の理由は、隣接したＳＰＡＤに入らない長波長の光が増えるからである。図２４は、比較例と第１実施形態とのそれぞれにおいて、アバランシェフォトダイオードに到達する光を模式的に示した説明図である。長波長の光は、隣接するアバランシェフォトダイオードＡＰＤに届き易い。例えば、図２４の（Ａ）に示すように、比較例では、アバランシェフォトダイオードＡＰＤ間の距離が近いため、長波長の光が、隣接したアバランシェフォトダイオードＡＰＤに届き易い。一方で、図２４の（Ｂ）に示すように、第１実施形態では、アバランシェフォトダイオードＡＰＤ間の距離が、比較例よりも離れているため、比較例よりも、長波長の光が、隣接したアバランシェフォトダイオードＡＰＤに届きにくい。すなわち、第１実施形態の方が、比較例よりも、隣接したアバランシェフォトダイオードＡＰＤに入らない光が増える。

以上の３つの理由により、第１実施形態に係る光検出器３２は、光クロストークを小さくすることが出来る。その結果、第１実施形態に係る光検出器３２は、Ｖｏｖを高くすることが出来、高いＶｏｖにより、光を検出する効率を高くすることが出来る。

また、第１実施形態に係る光検出器３２は、トレンチ部ＤＴの周囲に規則的にウェル領域ＮＷ及びＰＷが配置された構造を有することによって、トランジスタの配置の面積効率を最適化させることが出来る。そいて、第１実施形態に係る光検出器３２では、画素ＰＸに関連付けられた回路素子が、画素ＰＸの周囲の４方向にバランス良く配置される。また、保護抵抗Ｒｓやクエンチ抵抗Ｒｑとして機能する半導体層（ポリシリコン）と、トランジスタのゲート電極ＧＥとして使用される半導体層（ポリシリコン）とが離れて配置され得る。このように、第１実施形態に係る光検出器３２は、画素ＰＸが含む回路素子の接続に使用される配線を、信号の流れに沿って最適な配置にすることが出来、配線長を短くすることが出来る。その結果、第１実施形態に係る光検出器３２は、ほぼ等間隔に複数の画素ＰＸをマトリクス状に配置することが出来る。さらに、第１実施形態に係る光検出器３２は、マトリクス状且つ等間隔に配置されたマイクロレンズＭＬを有するマイクロレンズアレイＭＬＡが光検出器３２の受光領域を覆うことが出来るため、感度のない領域（盲点）を発生させず、開口率を改善させることが出来る。

また、第１実施形態に係る光検出器３２が備える画素ＰＸは、アバランシェフォトダイオードＡＰＤのカソードに保護抵抗Ｒｓの一端が接続され、保護抵抗Ｒｓの他端がダイオードＤＩとクエンチ抵抗Ｒｑの一端とのそれぞれに接続され、クエンチ抵抗Ｒｑの他端が選択回路５２に含まれたＰ型トランジスタＰＭに接続された構成を有する。

これにより、画素ＰＸは、大きな光量が照射され、非常に多くのキャリアが生成された場合に、キャリアを早期に放出することが出来、早期にリカバリすることが出来る。また、画素ＰＸは、非選択（非アクティブ状態）である場合に余分なキャリアを定電圧ノードＤＯＵＴに逃がすことが出来、且つ、保護抵抗Ｒｓによる電圧降下によって選択回路５２等のトランジスタに対する高電圧の印加を避けることが出来る。その結果、画素ＰＸは、非選択時にキャリアを排出するためのトランジスタを省略することができ、画素ＰＸのサイズを小さく設計することが可能となる。従って、画素ＰＸは、センサとして、実質的な開口率を改善させることが出来る。

また、画素ＰＸが備える選択回路５２は、クエンチ抵抗Ｒｑの他端に直列に接続されたＰ型トランジスタＰＭ０及びＰＭ１を含む。そして、Ｐ型トランジスタＰＭ０及びＰＭ１が、それぞれカラム選択線ＣＳＬとロウ選択線ＲＳＬとに接続される。これにより、距離計測装置１の制御部１０は、垂直方向（ロウ方向）の画素ＰＸと、水平方向（カラム方向）の画素ＰＸとを選択することが出来、光検出器３２内の画素ＰＸを選択的にアクティブ状態にすることが出来る。その結果、第１実施形態に係る光検出器３２は、消費電力を抑制することが出来る。

また、画素ＰＸが備えるシフト回路５３は、カラム選択信号を水平方向にシフトする機能を有する。シフト回路５３は、制御部１０の制御に応じて、水平方向の一方側及び他方側の何れかにカラム選択信号を伝達させることが出来る。さらに、シフト回路５３は、水平方向の一方側にシフトさせるための第１シフト回路５３１の後にインバータ５３２が接続され、水平方向の他方側にシフトさせるための第２シフト回路５３３の後にインバータ５３４が接続された構成を有する。シフト回路５３は、インバータ５３２及び５３４を介してカラム選択信号を伝達することによって、次の画素ＰＸに受け渡すカラム選択信号の品質を維持することが出来る。

これにより、光検出器３２は、トランジスタの数を抑制しつつ、アクティブ領域内の画素ＰＸの配置をシフトさせることが出来る。制御部１０は、スキャン位置に応じてシフト機能を適宜使用することによって、２Ｄの光学系において発生し得る傾斜した反射光Ｌ２とアクティブ領域の形状とを近づけることが出来る。すなわち、シフト領域が適切に利用されることによって、オン画素の数を最小限に設定され得るため、光検出器３２の消費電力が抑制され得る。また、このようなシフト回路５３は、トランジスタの数を少なくでき、アバランシェフォトダイオードＡＰＤの周りに効率よく実装させることが出来る。

［２］第２実施形態
第２実施形態に係る距離計測装置１は、第１実施形態と異なる回路構成のＡＰＤユニット５１を用いて、第１実施形態と同様の効果を実現する。以下に、第２実施形態に係る距離計測装置１について、第１実施形態と異なる点を説明する。

［２－１］画素ＰＸの回路構成
図２５は、第２実施形態に係る光検出器３２が備える画素ＰＸに含まれたＡＰＤユニット５１Ａ及び５１Ｂ並びに選択回路５２の回路構成の一例を示す回路図である。図２５に示すように、第２実施形態に係る光検出器３２が備える画素ＰＸは、第１実施形態で説明された画素ＰＸに対して、ダイオードＤＩ０及びＤＩ１がそれぞれツェナーダイオードＴＤ０及びＴＤ１に置き換えられた回路構成を有する。

具体的には、ツェナーダイオードＴＤ０は、ダイオードＤＩ０が省略されたＡＰＤユニット５１Ａに含まれる。ツェナーダイオードＴＤ１は、ダイオードＤＩ１が省略されたＡＰＤユニット５１Ｂに含まれる。ツェナーダイオードＴＤ０のアノードは、ノードＮ０に接続される。ツェナーダイオードＴＤ1のカソードは、ノードＮ２に接続される。ツェナーダイオードＴＤ１のアノードは、ノードＮ１に接続される。ツェナーダイオードＴＤ１のカソードは、ノードＮ２に接続される。第２実施形態に係る光検出器３２が備える画素ＰＸのその他の回路構成は、第１実施形態に係る光検出器３２が備える画素ＰＸの回路構成と同様である。

［２－２］光検出器３２の構造
［２－２－１］画素ＰＸの平面レイアウト
図２６は、第２実施形態に係る光検出器３２が備える画素ＰＸの詳細な平面レイアウトの一例を示す平面図である。図２６は、図１６と重なる領域を示しており、画素ＰＸ０を含む領域の平面レイアウトを表示している。図２６に示すように、画素ＰＸ０が形成される領域において、第２実施形態に係る光検出器３２は、第１実施形態で説明された光検出器３２で、ウェル領域ＰＷ０及びＰＷ１が省略され、ツェナーダイオードＴＤ０及びＴＤ１に関する構成が追加された構成を有する。

具体的には、ツェナーダイオードＴＤ０に対応して、領域（Ｃ２，Ｒ１）に、Ｎ型半導体領域ＺＮと、Ｐ型半導体領域ＺＰとが設けられる。同様に、ツェナーダイオードＴＤ１に対応して、領域（Ｃ１，Ｒ１）に、Ｎ型半導体領域ＺＮと、Ｐ型半導体領域ＺＰが設けられる。Ｎ型半導体領域ＺＮ及びＰ型半導体領域ＺＰのそれぞれは、ウェル領域ＤＮＷ内に形成される。Ｎ型半導体領域ＺＮが含むＮ型不純物の濃度は、ウェル領域ＤＮＷが含むＮ型不純物の濃度よりも高い。Ｐ型半導体領域ＺＰが含むＰ型不純物の濃度は、ウェル領域ＤＮＷが含むＮ型不純物の濃度よりも高い。Ｎ型半導体領域ＺＮ及びＰ型半導体領域ＺＰのそれぞれに、コンタクトプラグＣＰが接続される。

領域（Ｃ２，Ｒ１）内のＮ型半導体領域ＺＮに接続されたコンタクトプラグＣＰは、例えば配線Ｗ１に接続される。領域（Ｃ２，Ｒ１）内のＰ型半導体領域ＺＰに接続されたコンタクトプラグＣＰは、ノードＮ２（ツェナーダイオードＴＤ０のＮ側電極）に接続される。領域（Ｃ１，Ｒ１）内のＮ型半導体領域ＺＮに接続されたコンタクトプラグＣＰは、例えば配線Ｗ３に接続される。領域（Ｃ１，Ｒ１）内のＰ型半導体領域ＺＰに接続されたコンタクトプラグＣＰは、ノードＮ２（ツェナーダイオードＴＤ１のＮ側電極）に接続される。第２実施形態に係る光検出器３２では、ウェル領域ＮＷ０及びＮＷ１と、ツェナーダイオードＴＤ０及びＴＤ１のＮ側電極とが電気的に接続されている。

第２実施形態に係る光検出器３２のその他の平面レイアウトは、第１実施形態に係る光検出器３２の平面レイアウトと同様である。尚、本例では、Ｎ型半導体領域ＺＮと配線Ｗ１との間を接続するコンタクトプラグＣＰが２本である。このように、半導体領域と配線とを接続するためのコンタクトプラグＣＰの本数は、２本以上であっても良い。第２実施形態における画素ＰＸの形状は、第１実施形態と同様に、その他の形状であっても良い。例えば、図２６に示された画素ＰＸの形状が、左右に反転されても良いし、上下に反転されても良いし、上下及び左右のそれぞれで反転されても良い。第２実施形態における画素ＰＸの形状は、画素ＰＸに含まれた回路素子の配置に応じて適宜変更され得る。

［２－２－２］画素ＰＸの断面構造
図２７は、第２実施形態に係る光検出器３２が備える画素ＰＸの断面構造の一例を示す、図２６のＸＸＶＩＩ－ＸＸＶＩＩ線に沿った断面図である。図２７は、ツェナーダイオードＴＤと保護抵抗Ｒｓとの接続部分を含む断面を表示している。図２７に示された一点鎖線は、ＸＸＶＩＩ－ＸＸＶＩＩ線に沿った断面の曲がった部分を示している。図２７に示すように、ツェナーダイオードＴＤと保護抵抗Ｒｓとの接続部分を含む断面において、光検出器３２は、例えば、半導体基板ＳＵＢ、Ｐ型半導体層ＥＰ、ウェル領域ＤＮＷ、Ｎ型半導体領域ＺＮ１及びＺＮ２、Ｐ型半導体領域ＺＰ、絶縁体層６０、導電体層７０、コンタクトプラグ８２、８３、８４及び８９、並びに導電体層９１及び９２を含む。

具体的には、図示された領域では、半導体基板ＳＵＢの上に、Ｐ型半導体層ＥＰが設けられる。Ｐ型半導体層ＥＰの上に、ウェル領域ＤＮＷが設けられる。ウェル領域ＤＮＷの上面近傍に、Ｐ型半導体領域ＺＰ及びＮ型半導体領域ＺＮ１の組と、Ｎ型半導体領域ＺＮ２とのそれぞれが設けられる。Ｎ型半導体領域ＺＮ１は、Ｐ型半導体領域ＺＰとウェル領域ＤＮＷとの間に設けられる。ウェル領域ＤＮＷと、Ｐ型半導体領域ＺＰと、Ｎ型半導体領域ＺＮ１及びＺＮ２とのそれぞれは、半導体基板ＳＵＢの上に形成されたエピタキシャル層を基に形成される。そして、ウェル領域ＤＮＷと、Ｐ型半導体領域ＺＰと、Ｎ型半導体領域ＰＮ２とのそれぞれの上面は揃っている。

ウェル領域ＤＮＷと、Ｐ型半導体領域ＺＰと、Ｎ型半導体領域ＺＮ２とのそれぞれの上に、絶縁体層６０が設けられる。絶縁体層６０の上に、導電体層７０が設けられる。導電体層７１は、保護抵抗Ｒｓの他端部分に対応している。コンタクトプラグ８２は、導電体層７０の上に設けられる。コンタクトプラグ８３及び８９のそれぞれは、Ｐ型半導体領域ＺＰの上に設けられ、絶縁体層６０を貫通している。コンタクトプラグ８４は、Ｎ型半導体領域ＺＮ２の上に設けられ、絶縁体層６０を貫通している。導電体層９１は、コンタクトプラグ８２、８３及び８９の上に設けられ、コンタクトプラグ８２と、コンタクトプラグ８３及び８９との間を接続している。導電体層９１は、配線Ｗ１に対応している。導電体層９２は、コンタクトプラグ８４の上に設けられ、ノードＮ２に接続される。第２実施形態に係る距離計測装置１のその他の構成及び構造は、第１実施形態に係る距離計測装置１と同様である。

［２－３］第２実施形態の効果
以上で説明されたように、第２実施形態に係る光検出器３２は、保護抵抗Ｒｓとクエンチ抵抗Ｒｑとの間に接続されたダイオードとして、ツェナーダイオードＴＤを使用する。ツェナーダイオードＴＤは、深いウェル領域ＤＮＷを利用して形成される。ツェナーダイオードのＮ側の電極は、例えばＰ型トランジスタＰＭの電源と電気的に接続される。

このような場合においても、ツェナーダイオードＴＤは、第１実施形態で説明されたダイオードＤＩと同様の整流効果を実現させることが出来る。その結果、第２実施形態に係る光検出器３２は、第１実施形態と同様に、光検出器３２の性能を改善させることが出来る。また、第２実施形態に係る光検出器３２は、ツェナーダイオードＴＤの出力端子を電源ノードＶＤＤと兼ねることが出来、配線スペース等を節約することが出来る。

［３］その他
図２８は、第１実施形態の第１変形例に係る光検出器３２Ｂが備える受光部３０の平面レイアウトの一例を示す平面図である。図２８に示すように、光検出器３２Ｂは、マトリクス状に配置された受光領域ＤＡを備えている。隣り合う受光領域ＤＡの間には、回路領域ＣＲが配置されている。各受光領域ＤＡに、１つのマイクロレンズＭＬが重なって配置されている。光検出器３２Ｂでは、１つのマイクロレンズＭＬに、４つのアバランシェフォトダイオードＡＰＤを含む画素ＰＸが重なって配置されている。光検出器３２Ｂでは、１つの画素ＰＸに含まれた複数のアバランシェフォトダイオードＡＰＤのそれぞれが、個別のトレンチ部ＤＴによって囲まれている。同じマイクロレンズＭＬに重なるトレンチ部ＤＴ同士の間隔は、デザインルールで許される最小の間隔となっている。そして、光検出器３２Ｂでは、例えば、トレンチ部ＤＴによって囲まれていない部分に、ウェル領域ＤＮＷが設けられる。各画素ＰＸの選択回路５２やシフト回路５３は、隣り合う回路領域ＣＲの部分に配置される。回路領域ＣＲは、水平に細長い領域（ＣＲＡと呼ぶ）、垂直に細長い領域（ＣＲＢと呼ぶ）、及びそれらが交わる領域を有する。例えば、ＣＲＡの中にＰ型不純物を含むウェル領域が配置され、ＣＲＢの中にＮ型不純物を含むウェル領域が配置されても良い。また、各ＣＲＡの高さが等しく設計されても良いし、各ＣＲＢの幅が等しく設計されても良い。更に、各受光領域の選択及びシフト回路が、各受光領域と相対的に同じ位置に配置され、並進対称性を呈させても良い。

図２９は、第１実施形態の第２変形例に係る光検出器３２Ｃが備える受光部３０の平面レイアウトの一例を示す平面図である。光検出器３２Ｃは、光検出器３２Ｂに対して、トレンチ部ＤＴの設計が異なる。具体的には、光検出器３２Ｃでは、１つの画素ＰＸに含まれた複数のアバランシェフォトダイオードＡＰＤのそれぞれが、アバランシェフォトダイオードＡＰＤ毎に区切りつつ、連続的に設けられたトレンチ部ＤＴによって囲まれている。光検出器３２Ｃのその他の構成は、光検出器３２Ｂと同様である。回路領域ＣＲは、水平に細長い領域（以下、ＣＲＡと呼ぶ）、垂直に細長い領域（以下、ＣＲＢと呼ぶ）、及びそれらが交わる領域を有する。例えば、ＣＲＡの中にＰ型不純物を含むウェル領域が配置され、ＣＲＢの中にＮ型不純物を含むウェル領域が配置されても良い。また、各ＣＲＡの高さが等しく設計されても良いし、各ＣＲＢの幅が等しく設計されても良い。更に、各受光領域の選択及びシフト回路が、各受光領域と相対的に同じ位置に配置され、並進対称性を呈させても良い。

以上で説明された光検出器３２Ｂ及び３２Ｃのそれぞれのように、マイクロレンズＭＬは、必ずしもアバランシェフォトダイオードＡＰＤ毎に設けられていなくても良い。言い換えると、１つのマイクロレンズＭＬは、隣り合うアバランシェフォトダイオードＡＰＤを覆うように設けられても良いし、隣り合うアバランシェフォトダイオードＡＰＤを覆うように設けられても良い。第１実施形態の第１変形例における受光部３０の平面レイアウトと、第１実施形態の第２変形例における受光部３０の平面レイアウトとのそれぞれは、第２実施形態と組み合わされても良い。

図２８及び図２９において、同じマイクロレンズＭＬに含まれるアバランシェフォトダイオードＡＰＤの中心あるいは重心は、マイクロレンズＭＬの中心とほぼ等しいという特徴を有する。そして、同じマイクロレンズＭＬに含まれるアバランシェフォトダイオードＡＰＤは、マイクロレンズＭＬの中心の近くに可能な限り集まっている。これらの特徴により、マイクロレンズＭＬにより光は中央近くに集光されるため、光はアバランシェフォトダイオードＡＰＤに入り易い。特に、図２９の場合は、隣接するアバランシェフォトダイオードＡＰＤの間の間隔が小さいため、多くの光がアバランシェフォトダイオードＡＰＤに入り、高い感度が得られる。一方、各受光領域の光が照射される領域は、ウェル領域と集光により離れているため、画素間の光クロストークは抑制される。また、各画素ＰＸの回路の相対位置が等しいため、画素ＰＸの特性が均一になるという特徴も有する。更に、Ｐ型ウェル領域がＣＲＡに集まり、Ｎ型ウェル領域がＣＲＢに集まっているため、面積効率よくトランジスタを配置することが出来、解像度をより高く出来る。

また、以上で説明された光検出器３２Ｂ及び３２Ｃのそれぞれでは、１つのマイクロレンズＭＬに対して４つのアバランシェフォトダイオードＡＰＤが配置される場合について例示したが、１つのマイクロレンズＭＬが覆うアバランシェフォトダイオードＡＰＤの数は、自由に設計され得る。また、以上の説明では、１つのマイクロレンズＭＬに対して１つの画素ＰＸが配置される場合について例示したが、１つのマイクロレンズＭＬが覆う画素ＰＸの数は、自由に設計され得る。各アバランシェフォトダイオードＡＰＤは、少なくとも隣り合うアバランシェフォトダイオードＡＰＤ間が分離されるように、トレンチ部ＤＴによって囲まれていれば良い。トレンチ部ＤＴは、連続的に設けられていても良いし、分割されて設けられていても良い。

上記実施形態では、制御部１０が、出射光Ｌ１の出射時刻Ｔ１を計測部４０に通知する場合について例示したが、これに限定されない。出射時刻Ｔ１は、出射光Ｌ１が出射部２０内で分光され、分光された出射光Ｌ１が受光部３０に設けられたセンサによって検出された時刻に基づいて設定されても良い。この場合、出射時刻Ｔ１は、受光部３０から計測部４０に通知される。

距離計測装置１の各構成の分類は、その他の分類であっても良い。計測部４０は、上記実施形態で説明された動作を実現することが可能であれば、その他の分類であっても良い。制御部１０に含まれたＣＰＵは、その他の回路であっても良い。例えば、ＣＰＵの替わりに、ＭＰＵ（Micro Processing Unit）等が使用されても良い。また、各実施形態において説明された処理のそれぞれは、専用のハードウェアによって実現されても良い。ソフトウェアにより実行される処理と、ハードウェアによって実行される処理とが混在していても良いし、どちらか一方のみであっても良い。各実施形態において、動作の説明に用いたフローチャートでは、処理の順番が可能な範囲で入れ替えられても良いし、その他の処理が追加されても良い。

本明細書において“アクティブ領域”は、受光領域と呼ばれても良い。制御部１０の制御に基づきパルス信号が入力された光源２３が出射する出射光Ｌ１が、パルス信号と呼ばれても良い。“出射部２０”は、“投光部”と呼ばれても良い。“Ｈ”レベルの電圧は、ゲートに当該電圧が印加されたＮ型トランジスタがオン状態になり、ゲートに当該電圧が印加されたＰ型トランジスタがオフ状態になる電圧である。“Ｌ”レベルの電圧は、ゲートに当該電圧が印加されたＮ型トランジスタがオフ状態になり、ゲートに当該電圧が印加されたＰ型トランジスタがオン状態になる電圧である。“Ｌ”レベル及び“Ｈ”レベルのそれぞれは、論理レベルと表現されても良い。“導電型”は、“Ｎ型”又は“Ｐ型”に対応している。“囲う”は、少なくとも半導体基板ＳＵＢの表面と平行な面（ＸＹ平面）において囲っていれば良い。マイクロレンズＭＬがアバランシェフォトダイオードＡＰＤを覆っているか否かは、例えばＺ方向に重なっている部分に基づいて判断され得る。マイクロレンズＭＬがアバランシェフォトダイオードＡＰＤを覆っていることは、マイクロレンズＭＬが、アバランシェフォトダイオードＡＰＤを囲むトレンチ部ＤＴによって囲まれた部分を覆っているか否かに応じて判断されても良い。“２次元に配置されたアバランシェフォトダイオードＡＰＤ”は、少なくとも、カラム方向に並んだ複数のアバランシェフォトダイオードと、ロウ方向に並んだ複数のアバランシェフォトダイオードとを含んでいれば良い。“選択された画素ＰＸ”は、アクティブ状態の画素ＰＸに対応している。

本明細書において“接続”とは、電気的に接続されている事を示し、例えば間に別の素子を介することを除外しない。“上面”は、半導体基板ＳＵＢでは回路素子が形成される側の面に対応し、その他の構成では半導体基板ＳＵＢから遠い側の面に対応する。“オン状態”とは、対応するトランジスタのゲートに当該トランジスタの閾値電圧以上の電圧が印加されていることを示している。“オフ状態”とは、対応するトランジスタのゲートに当該トランジスタの閾値電圧未満の電圧が印加されていることを示し、例えばトランジスタのリーク電流のような微少な電流が流れることを除外しない。“トランジスタの電流経路”は、トランジスタのチャネルに対応している。“トランジスタの電流経路の一端及び他端”、及び“トランジスタの一端及び他端”のそれぞれは、トランジスタのドレイン又はソースに対応している。“画素ＰＸ”は、センサ回路と呼ばれても良い。“アバランシェフォトダイオードＡＰＤ”は、センサと呼ばれても良い。“ダイオードＤＩ”は、整流ダイオードと呼ばれても良い。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…距離計測装置、１０…制御部、２０…出射部、２１…駆動回路、２２…駆動回路、２３…光源、２４…光学系、２５…ミラー、３０…受光部、３１…光学系、３２…光検出器、３３…出力回路、４０…計測部、５１…ＡＰＤユニット、５２…選択回路、５３…シフト回路、５３１…第１シフト回路、５３２…インバータ、５３３…第２シフト回路、５３４…インバータ、６０…絶縁体層、７０…導電体層、７１～７３…導電体層、８０～８９，ＣＰ…コンタクトプラグ、９０～９７…導電体層、１００，１１０…電源線、１２０，１２０…トランジスタ、１３０，１３１…Ｎ型トランジスタ、１４０～１４４…インバータ、１５０，２００，２１０，２２０，２３０…ＮＡＮＤ回路、ＰＸ…画素、ＡＰＤ…アバランシェフォトダイオード、ＤＩ…ダイオード、ＴＤ…ツェナーダイオード、ＰＭ…Ｐ型トランジスタ、ＮＭ…Ｎ型トランジスタ、Ｒｑ…クエンチ抵抗、Ｒｓ…保護抵抗、Ｎ１～Ｎ１０…ノード、Ｗ０～Ｗ４…配線、ＤＴ…トレンチ部、ＰＤＮ…Ｎ型半導体層、ＰＤＰ…Ｐ型半導体層、Ｃ１，Ｃ２，Ｒ１～Ｒ４…領域、ＮＷ，ＰＷ，ＤＮＷ…ウェル領域、ＰＮ，ＮＮ，ＺＮ…Ｎ型半導体領域、ＮＰ，ＰＰ，ＺＰ…Ｐ型半導体領域、Ｒ－Ｓｈｉｆｔｘ，Ｌ－Ｓｈｉｆｔｘ…制御信号、Ｌ１…出射光、Ｌ２…反射光、Ｔ１…出射時刻、Ｔ２…受光時刻

Claims (20)

1. 基板と、
   前記基板の上方に設けられ、トレンチ部によって囲まれた複数のアバランシェフォトダイオードと、
   隣り合う前記トレンチ部の間に設けられ、トランジスタ及びダイオードの少なくとも一方を含むウェル領域と、
   前記複数のアバランシェフォトダイオードを覆うように設けられたマイクロレンズアレイと、
   を備える、光検出器。
2. 前記ウェル領域は、前記トレンチ部を囲っている、
   請求項１に記載の光検出器。
3. 前記マイクロレンズアレイは、複数のマイクロレンズを有し、
   前記複数のマイクロレンズは、前記複数のアバランシェフォトダイオードを覆うように設けられる、
   請求項１に記載の光検出器。
4. 前記マイクロレンズアレイは、マイクロレンズを有し、
   前記マイクロレンズは、隣り合う前記アバランシェフォトダイオードを覆わない、
   請求項１に記載の光検出器。
5. ２次元に配置された第１アバランシェフォトダイオードと、
   一端が前記第１アバランシェフォトダイオードのカソードに接続された第１抵抗部と、
   前記第１抵抗部の他端に接続された第１ダイオードと、
   一端が前記第１抵抗部の前記他端に接続された第２抵抗部と、
   前記第２抵抗部の他端に接続された第１トランジスタと、
   を備える、光検出器。
6. 各々が、前記第１アバランシェフォトダイオードと、前記第１抵抗部と、前記第１ダイオードと、前記第２抵抗部と、前記第１トランジスタと、を含む複数のセンサ回路をさらに備え、
   前記複数のセンサ回路の各々は、前記第１トランジスタに接続された第２トランジスタをさらに備え、
   前記第１トランジスタの一端は、前記第２抵抗部の前記他端に接続され、
   前記第１トランジスタの他端は、前記第２トランジスタの一端に接続され、
   前記第１トランジスタのゲートには、第１選択信号が入力され、
   前記第２トランジスタのゲートには、第２選択信号が入力され、
   第１方向に並んだ複数のセンサ回路にロウアドレスが割り当てられ、前記第１方向と異なる第２方向に並んだ複数のセンサ回路にカラムアドレスが割り当てられ、前記第１選択信号と前記第２選択信号とに基づいて、前記複数のセンサ回路の少なくとも１つが選択される、
   請求項５に記載の光検出器。
7. 前記複数のセンサ回路は、第１センサ回路、第２センサ回路、第３センサ回路、及び第４センサ回路を含み、
   前記第１センサ回路と前記第２センサ回路は、前記第２方向に隣り合い、
   前記第２センサ回路は、前記第３センサ回路と前記第４センサ回路とによって前記第１方向に挟まれ、
   前記第１センサ回路は、前記第１センサ回路に入力された第１選択信号又は第２選択信号を、前記第２センサ回路、前記第３センサ回路、及び前記第４センサ回路の何れかに転送するシフト回路をさらに備える、
   請求項６に記載の光検出器。
8. 前記第１ダイオードは、カソードが前記第１抵抗部の前記他端に接続された整流ダイオードである、
   請求項５に記載の光検出器。
9. 前記第１ダイオードは、アノードが前記第１抵抗部の前記他端に接続されたツェナーダイオードである、
   請求項５に記載の光検出器。
10. 第２アバランシェフォトダイオードと、
    一端が前記第２アバランシェフォトダイオードのカソードに接続された第３抵抗部と、
    前記第２抵抗部の他端に接続された第２ダイオードと、
    一端が前記第２抵抗部の前記他端に接続され、他端が前記第１トランジスタに接続された第４抵抗部と、をさらに備える、
    請求項５に記載の光検出器。
11. 前記第１抵抗部は、前記第１アバランシェフォトダイオードを含むセンサ回路の保護抵抗として機能し、前記第２抵抗部は、前記センサ回路のクエンチ抵抗として機能する、
    請求項５に記載の光検出器。
12. 選択されたセンサ回路に対する第１選択信号及び第２選択信号のそれぞれが第１論理レベルになると、前記選択されたセンサ回路に含まれた第１アバランシェフォトダイオードが、光を検出することが可能なアクティブ状態になる、
    請求項６に記載の光検出器。
13. 前記選択されたセンサ回路では、前記第１アバランシェフォトダイオードのアノードに、前記第１アバランシェフォトダイオードの前記カソードよりも高い電圧が印加される、
    請求項１２に記載の光検出器。
14. 第１導電型の基板と、
    前記基板の上方に設けられた、前記第１導電型の第１半導体層と、
    前記第１半導体層の上に設けられた、前記第１導電型と異なる第２導電型の第２半導体層と、
    前記第１半導体層と前記第２半導体層との側面を囲んだ環状の第１絶縁体と、
    前記基板の上方、且つ前記第１絶縁体の側面を囲むように設けられた、前記第２導電型の第１ウェル領域と、
    前記第１ウェル領域の上面近傍に設けられた、少なくとも１つのウェル領域と、を備え、
    前記少なくとも１つのウェル領域に、トランジスタとダイオードとが設けられる、
    光検出器。
15. 前記第１ウェル領域は、前記第１絶縁体と第１方向に隣り合う第２ウェル領域と、前記第１絶縁体と第２方向に隣り合う第３ウェル領域と、前記第１絶縁体と第３方向に隣り合う第４ウェル領域と、を含み、
    前記第２ウェル領域に、Ｎ型トランジスタが設けられ、
    前記第３ウェル領域に、Ｐ型トランジスタが設けられ、
    前記第４ウェル領域に、ダイオードが設けられる、
    請求項１４に記載の光検出器。
16. 各々が前記第１絶縁体と前記第１半導体層と前記第２半導体層とを含み、マトリクス状に配置された複数のセンサ部をさらに備える、
    請求項１４に記載の光検出器。
17. 前記複数のセンサ部のそれぞれの上方にそれぞれ設けられ、等間隔に配置された複数のマイクロレンズをさらに備える、
    請求項１６に記載の光検出器。
18. 前記第１ウェル領域の上に設けられた絶縁体層と、
    前記絶縁体層の上に設けられ、前記第２半導体層の形状に沿って設けられた部分を有する半導体層と、をさらに備え、
    前記半導体層の一端部分が、少なくとも１本のコンタクトプラグを介して前記第２半導体層に接続され、
    前記半導体層の中間部分が、少なくとも１本のコンタクトプラグを介して前記ダイオードに接続され、
    前記半導体層の他端部分が、少なくとも１本のコンタクトプラグを介して前記トランジスタに接続される、
    請求項１４に記載の光検出器。
19. 前記ダイオードが設けられたウェル領域は、前記第１導電型であり、上面近傍に前記第２導電型の第１半導体領域と、前記ウェル領域よりも前記第１導電型の不純物濃度が高い第２半導体領域とを有し、
    前記第１半導体領域が、少なくとも１本のコンタクトプラグを介して前記半導体層の前記中間部分に接続され、
    前記第２半導体領域は、少なくとも１本のコンタクトプラグを介して定電圧ノードに接続される、
    請求項１８に記載の光検出器。
20. 前記第１導電型がＰ型であり、前記第２導電型がＮ型である、
    請求項１９に記載の光検出器。

Images