JP2024035593A - 光検出器及び距離計測装置 - Google Patents

光検出器及び距離計測装置 Download PDF

Info

Publication number
JP2024035593A
JP2024035593A JP2022140161A JP2022140161A JP2024035593A JP 2024035593 A JP2024035593 A JP 2024035593A JP 2022140161 A JP2022140161 A JP 2022140161A JP 2022140161 A JP2022140161 A JP 2022140161A JP 2024035593 A JP2024035593 A JP 2024035593A
Authority
JP
Japan
Prior art keywords
semiconductor
section
type semiconductor
semiconductor layer
photodetector according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022140161A
Other languages
English (en)
Inventor
展 松本
光洋 千石
寛 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2022140161A priority Critical patent/JP2024035593A/ja
Publication of JP2024035593A publication Critical patent/JP2024035593A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Light Receiving Elements (AREA)
  • Optical Radar Systems And Details Thereof (AREA)

Abstract

【課題】消費電力を低減させる。【解決手段】一実施形態の光検出器は、第１乃至第７半導体部、及び半導体層を備える。第１半導体部及び第２半導体部は、第１導電型であり、互いに離れて設けられる。半導体層は、第１導電型又は第２導電型であり、対向する第１面及び第２面を有する。第３半導体部は、第２導電型であり、第１半導体部及び第２半導体部と半導体層との間に設けられる。第１導電型の第４半導体部及び第２導電型の第５半導体部は、第１半導体部に対応し、半導体層内の第１面側において互いに接するように設けられる。第１導電型の第６半導体部及び第２導電型の第７半導体部は、第２半導体部に対応し、半導体層内の第１面側において互いに接するように設けられる。第３半導体部の不純物濃度は、半導体層の不純物濃度より高い。【選択図】図８

Description

実施形態は、光検出器及び距離計測装置に関する。
ＬＩＤＡＲ（Light Detection and Ranging）と呼ばれる距離計測装置が知られている。ＬＩＤＡＲは、レーザ光を対象物に照射し、対象物から反射された反射光の強度を光検出器によって検出する。そして、ＬＩＤＡＲは、光検出器から出力される光強度信号の時間変化に基づいて、ＬＩＤＡＲから対象物までの距離を計測する。ＬＩＤＡＲで使用される光検出器として、シリコンフォトマルチプライヤを用いたセンサが知られている。
特開２０２０－１５３９２９号公報 特開２０１９－１６５１８１号公報 特開２０１８－２０１００５号公報
"Silicon Photomultipliers (SiPM), RDM-Series 1 × 12 Monolithic Array" (ARRAYRDM-0112A20-D): OnSemi "Silicon Photomultipliers (SiPM), RDM-Series 1 × 16 Monolithic Array" (ARRAYRDM-0116A10-D): OnSemi
大規模なフォトマルチプライヤでは、一般に、バイアス電圧がブレークダウン電圧に近い場合は、大きな電流が流れる。本発明は、バイアス電圧を制御する手段を実現し、その電流に基づく消費電力を低減させる。
実施形態の光検出器は、互いに離れて設けられる、各々が第１導電型の第１半導体部及び第２半導体部と、互いに対向する第１面及び第２面を有する上記第１導電型又は第２導電型の半導体層と、上記第１半導体部及び上記第２半導体部と上記半導体層との間に設けられる上記第２導電型の第３半導体部と、上記第１半導体部に対応して上記半導体層内の上記第１面側において互いに接するように設けられる上記第１導電型の第４半導体部及び上記第２導電型の第５半導体部と、上記第２半導体部に対応して上記半導体層内の上記第１面側において互いに接するように設けられる上記第１導電型の第６半導体部及び上記第２導電型の第７半導体部と、を備える。上記第３半導体部の不純物濃度は、上記半導体層の不純物濃度より高い。
第１実施形態に係る距離計測装置の構成の一例を示すブロック図。 第１実施形態に係る光検出器の画素の平面レイアウトの一例を示す平面図。 第１実施形態に係る光検出器の画素の構成の一例を示すブロック図。 第１実施形態に係る光検出器の画素の構成の一例を示す回路図。 第１実施形態に係る光検出器に接続される端子の一例を示す図。 第１実施形態に係る光検出器の電源回路の構成の一例を示す回路図。 第１実施形態に係る光検出器のドメインの境界付近における平面レイアウトの一例を示す、図５の領域ＶＩＩに対応する平面図。 第１実施形態に係る光検出器のドメインの境界付近における断面構造の一例を示す、図７のＶＩＩＩ－ＶＩＩＩ線に沿った断面図。 第１実施形態に係る光検出器のＳＰＡＤにおける光検出動作の一例を示す図。 第１実施形態に係る光検出器における選択動作でドメインに印加される電圧の一例を示す図。 第１実施形態に係る光検出器における選択動作で画素に印加される電位差の一例を示す図。 第１実施形態に係る光検出器における選択動作で画素に印加される電位差と動作モードとの関係の一例を示す図。 第１実施形態に係る光検出器における選択動作でアバランシェフォトダイオードに形成される電界分布の一例を示すダイアグラム。 第１実施形態に係る光検出器における選択動作でアバランシェフォトダイオードに形成される電子密度分布の一例を示すダイアグラム。 第１実施形態に係る光検出器における選択動作でドメイン間に形成される電流密度分布の一例を示す図。 比較例に係る光検出器における選択動作でドメイン間に形成される電流密度分布の一例を示すダイアグラム。 シミュレーションに用いる不純物濃度のプロファイルの一例を示す図。 第１シミュレーション条件のうちピーク濃度を変化させた場合における、ピーク電界及びリーク電流の最大電流密度についてのシミュレーション結果を示す図。 第１シミュレーション条件のうち深さ方向の幅及び相対位置を変化させた場合における、ピーク電界及びリーク電流の最大電流密度についてのシミュレーション結果を示す図。 第１シミュレーション条件に対応する不純物濃度のプロファイルの一例を示す図。 第２シミュレーション条件のうちピーク濃度を変化させた場合における、ピーク電界及びリーク電流の最大電流密度についてのシミュレーション結果を示す図。 第２シミュレーション条件に対応する不純物濃度のプロファイルの一例を示す図。 第１シミュレーション条件の結果と第２シミュレーション条件の結果との比較を示す図。 第２実施形態に係る光検出器のドメインの境界付近における平面レイアウトの一例を示す平面図。 第２実施形態に係る光検出器のドメインの境界付近における断面構造の一例を示す、図２４のＸＸＶ－ＸＸＶ線に沿った断面図。 第２実施形態に係る光検出器における選択動作でアバランシェフォトダイオードに形成される電界分布の一例を示すダイアグラム。 第２実施形態に係る光検出器における選択動作でアバランシェフォトダイオードに形成される電子密度分布の一例を示すダイアグラム。 第２実施形態に係る光検出器における選択動作でドメイン間に形成される電流密度分布の一例を示す図。 第３実施形態に係る光検出器のドメインの境界付近における断面構造の一例を示す断面図。 第４実施形態に係る光検出器のドメインの境界付近における平面レイアウトの一例を示す平面図。 第４実施形態に係る光検出器のドメインの境界付近における断面構造の一例を示す、図３０のＸＸＸＩ－ＸＸＸＩ線に沿った断面図。 第１変形例に係る光検出器のドメインの境界付近における断面構造の一例を示す断面図。 第２変形例に係る光検出器のドメインの境界付近における断面構造の一例を示す断面図。 第３変形例に係る光検出器のドメインの境界付近における断面構造の一例を示す断面図。 第４変形例に係る光検出器のドメインの境界付近における断面構造の一例を示す断面図。
以下に、実施形態について図面を参照して説明する。
なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付す。同様の構成を有する要素同士を特に区別する場合、同一符号の末尾に、互いに異なる文字又は数字を付加する場合がある。
１． 第１実施形態
１．１ 構成
第１実施形態に係る光検出器を備える距離計測装置の構成について説明する。
１．１．１ 距離計測装置
図１は、第１実施形態に係る距離計測装置の構成の一例を示すブロック図である。距離計測装置１は、ＬｉＤＡＲ（Light detection and ranging）である。距離計測装置１は、レーザを使用して対象物ＴＧとの距離を測定する。距離計測装置１は、例えば、図示しない車載システムの一部に相当し得る。対象物ＴＧは、例えば、距離計測装置１が搭載された乗用車の前方、後方又は側方に存在する、他の乗用車、歩行者、及び障害物等の有形の物体である。距離計測装置１は、制御部１０、出射部２０、受光部３０、及び計測部４０を備える。
制御部１０は、例えば、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）、及び発振器を含む。ＲＯＭは、距離計測装置１の動作に使用されるプログラム等を記憶する。ＣＰＵは、ＲＯＭに記憶されるプログラムに従って、出射部２０、受光部３０、及び計測部４０を制御する。ＲＡＭは、ＣＰＵの作業領域として使用される。発振器は、間欠的なパルス信号の生成に使用される。
出射部２０は、レーザ光を間欠的に生成及び出射する。出射されたレーザ光は、対象物ＴＧに照射されることにより、距離計測装置１と対象物ＴＧとの間の距離の計測に用いられる。以下では、出射部２０から出射されたレーザ光は、“出射光Ｌｅ”とも呼ぶ。対象物ＴＧによって反射された出射光Ｌｅは、“反射光Ｌｒ”とも呼ぶ。出射部２０は、例えば、駆動回路２１及び２２、光源２３、光学系２４、並びにミラー２５を含む。
駆動回路２１は、制御部１０の発振器から入力されたパルス信号に応じて、間欠的な駆動電流を生成する。駆動回路２１は、生成された間欠的な駆動電流を光源２３に供給する。つまり、駆動回路２１は、光源２３の電流供給源として機能する。
駆動回路２２は、制御部１０による制御に応じて駆動電流を生成する。駆動回路２２は、生成された駆動電流をミラー２５に供給する。つまり、駆動回路２２は、ミラー２５の電源回路として機能する。
光源２３は、レーザダイオード等のレーザ光源である。光源２３は、駆動回路２１から供給された間欠的な駆動電流に基づいて、レーザ光（出射光Ｌｅ）を間欠的に出射する。出射光Ｌｅは、光学系２４に入射する。
光学系２４は、複数のレンズ及び光学素子を含む。光学系２４は、ビームシェイパ、及びビームスプリッタ等を含んでもよい。光学系２４は、光源２３からの出射光Ｌｅを光路上に配置される。光学系２４は、出射光Ｌｅをコリメートして、ミラー２５に導光する。
ミラー２５は、駆動回路２２から供給される駆動電流に基づいて、光学系２４によって導光される出射光Ｌｅを反射する。例えば、ミラー２５の反射面は、互いに交差する２つの軸を中心として回転又は揺動するように構成される。ミラー２５によって反射された出射光Ｌｅが、対象物ＴＧに照射される。
受光部３０は、距離計測装置１に入射した光を電気信号に変換する。受光部３０は、変換された電気信号を受光結果として計測部４０に転送する。受光部３０は、距離計測装置１に間欠的に入射する反射光Ｌｒの検出に用いられる。受光部３０は、例えば、光学系３１、光検出器３２、及び出力回路３３を含む。
光学系３１は、少なくとも１個のレンズを含む。光学系３１は、距離計測装置１に入射した反射光Ｌｒを光検出器３２に集光する。
光検出器３２は、例えば、半導体基板上に集積可能なフォトマルチプライヤ（Semiconductor photon-multiplier、特にＳｉＰＭ：Silicon photon-multiplier）である。光検出器３２は、半導体を用いた光電子増倍素子を含む。光電子増倍素子としては、例えば、単一光子アバランシェダイオード（ＳＰＡＤ：Single-Photon Avalanche Diode）が用いられる。光検出器３２は、光電子増倍素子を用いて、光学系３１によって集光された反射光Ｌｒを電気信号に変換する。光検出器３２によって変換された電気信号は、出力回路３３に転送される。
出力回路３３は、光検出器３２から転送された電気信号をデジタル信号に変換して、受光結果に対応するデジタル信号を計測部４０に出力する。
計測部４０は、受光部３０から転送された受光結果に基づいて、受光部３０が反射光Ｌｒを検出した時刻を計測する。計測部４０は、出射部２０から出射光Ｌｅが出射された時刻と、受光部３０が反射光Ｌｒを検出した時刻とに基づいて、距離計測装置１と対象物ＴＧとの間の距離を計測する。出射部２０から出射光Ｌｅが出射された時刻は、例えば、制御部１０から通知される。
なお、図１の例では、受光部３０の光検出器３２の光軸は、出射部２０の光源２３の光軸と異なっている場合が示されるが、これに限られない。つまり、図１の例では、距離計測装置１は、出射部２０及び受光部３０の間で非同軸の光学系を有する場合が示されるが、これに限られない。例えば、距離計測装置１は、受光部３０で反射光Ｌｒを検出可能な構成であればよい。具体的には、距離計測装置１は、同軸光学系や、分離光学系であってもよい。
１．１．２ 画素の平面レイアウト
図２は、第１実施形態に係る光検出器の画素の平面レイアウトの一例を示す平面図である。光検出器３２は、複数の画素ＰＸを含む。複数の画素ＰＸは、半導体基板上において、例えば、ロウ方向ＲＡ及びカラム方向ＣＡに広がるマトリクス状に配置される。ロウ方向ＲＡは、ロウアドレスの大きくなる方向である。カラム方向ＣＡは、カラムアドレスの大きくなる方向である。複数の画素ＰＸの各々は、複数のＳＰＡＤを含む。複数のＳＰＡＤは、画素ＰＸ内において、例えば、ロウ方向ＲＡ及びカラム方向ＣＡに広がるマトリクス状に配置される。
複数の画素ＰＸは、ロウ方向ＲＡに対応づけられたロウアドレスと、カラム方向ＣＡに対応づけられたカラムアドレスと、によって位置が特定可能に配置される。図２の例では、光検出器３２において、ロウアドレス＜ｍ＞及びカラムアドレス＜ｎ＞に対応する画素ＰＸが、画素ＰＸ＜ｍ，ｎ＞のように示される（１≦ｍ≦Ｍ、１≦ｎ≦Ｎ、Ｍ及びＮは１以上の整数）。
なお、光検出器３２に含まれる画素ＰＸとＳＰＡＤとのそれぞれの個数は、図２に示された個数に限定されず、任意の個数に設計され得る。画素ＰＸとＳＰＡＤとのそれぞれの平面形状は、正方形でなくても良い。画素ＰＸの形状は、ＳＰＡＤの形状及び配置に応じて変化し得る。例えば、各画素ＰＸにおいて、ロウ方向に並ぶＳＰＡＤの個数と、カラム方向に並ぶＳＰＡＤの個数とは異なっていても良い。光検出器３２には、異なる形状の画素ＰＸが配置されても良い。ＳＰＡＤの形状は、例えば、長方形であっても良い。
１．１．３ 画素の構成
図３は、第１実施形態に係る光検出器の画素の構成の一例を示すブロック図である。図３では、光検出器３２内の１個の画素ＰＸ＜ｍ，ｎ＞に対応する構成が示される。光検出器３２は、画素ＰＸ＜ｍ，ｎ＞に対応する構成として、ロウ選択線ＲＳＬ＜ｍ＞及びカラム選択線＜ｍ，ｎ＞を含む。また、光検出器３２は、端子ＶＳＵＢ、ＤＯＵＴ、及びＯＵＴを含む。光検出器３２は、端子ＶＳＵＢ、ＤＯＵＴ、及びＯＵＴを介して電源回路５０に接続される。端子ＯＵＴと電源回路５０との間には、低インピーダンス素子Ｒが接続される。低インピーダンス素子Ｒは、例えば、低インピーダンスの抵抗、又はトランジスタである。
電源回路５０は、各画素ＰＸを駆動するための電圧を供給する回路である。電源回路５０は、例えば、各画素ＰＸに端子ＶＳＵＢ、ＯＵＴ、及びＤＯＵＴ等を介してそれぞれ電圧を供給する。各画素ＰＸと端子ＶＳＵＢ、ＯＵＴ、及びＤＯＵＴの各々との接続の詳細については、後述する。なお、電源回路５０は、光検出器３２に含まれていてもよい。
カラム選択線＜ｍ，ｎ＞は、画素ＰＸ＜ｍ，ｎ＞に接続される配線である。カラム選択線＜ｍ，ｎ＞は、画素ＰＸ＜ｍ，ｎ＞に対してカラム選択信号を転送する。光検出器３２には、例えば、画素ＰＸ毎に、カラム選択線ＣＳＬが設けられる。
ロウ選択線ＲＳＬ＜ｍ＞は、ロウアドレス＜ｍ＞を共有する複数の画素ＰＸに接続される配線である。ロウ選択線ＲＳＬ＜ｍ＞は、当該複数の画素ＰＸに対して、ロウ選択信号を転送する。光検出器３２には、例えば、ロウ方向ＲＡに並ぶ画素ＰＸの数に対応して、複数のロウ選択線ＲＳＬが設けられる。
各画素ＰＸは、例えば、ｋ個のＳＰＡＤ５１（５１－１、…、及び５１－ｋ）、選択回路５２、並びにシフト回路５３を含む（ｋは、１以上の整数）。ｋ個のＳＰＡＤ５１の各々は、光の検出に用いられる素子の最小単位である。ｋ個のＳＰＡＤ５１の各々の出力は、選択回路５２に入力される。
選択回路５２は、カラム選択線ＣＳＬ＜ｍ，ｎ＞及びロウ選択線ＲＳＬ＜ｍ＞に接続される。選択回路５２は、入力されるカラム選択信号及びロウ選択信号に基づいて、画素ＰＸ＜ｍ，ｎ＞を選択状態又は非選択状態にする。選択状態の場合、選択回路５２は、画素ＰＸ＜ｍ，ｎ＞における受光結果を、端子ＯＵＴを介して出力回路３３に出力する。非選択状態の場合、選択回路５２は、画素ＰＸ＜ｍ，ｎ＞における受光結果を出力回路３３に出力しない。以下では、選択状態の画素ＰＸは、“選択画素ＰＸ”とも呼ぶ。非選択状態の画素ＰＸは、“非選択画素ＰＸ”とも呼ぶ。
シフト回路５３は、制御信号Ｒ＿Ｓｈｉｆｔｘ及びＬ＿Ｓｈｉｆｔｘに基づいて、画素ＰＸ＜ｍ，ｎ＞に入力されるカラム選択信号を、画素ＰＸ＜ｍ＋１，ｎ＞に接続されるカラム選択線ＣＳＬ＜ｍ＋１，ｎ＞、画素ＰＸ＜ｍ＋１，ｎ－１＞に接続されるカラム選択線ＣＳＬ＜ｍ＋１，ｎ－１＞、又は画素ＰＸ＜ｍ＋１，ｎ＋１＞に接続されるカラム選択線ＣＳＬ＜ｍ＋１，ｎ＋１＞に転送する。
制御信号Ｒ＿Ｓｈｉｆｔｘ及びＬ＿Ｓｈｉｆｔｘの各々は、例えば、制御部１０によって生成される。制御信号Ｒ＿Ｓｈｉｆｔｘは、画素ＰＸが配置される領域のうち、少なくとも１個の選択画素ＰＸによって形成される領域（選択画素領域ＰＳＲ）の一部を＋ＣＡ方向にシフトさせるための信号である。制御信号Ｌ＿Ｓｈｉｆｔｘは、選択画素領域ＰＳＲの一部を－ＣＡ方向にシフトさせるための信号である。図３の例では、カラム選択線ＣＳＬに対してシフト回路５３によるシフト機能が適用される場合について示したが、これに限られない。例えば、ロウ選択線ＲＳＬに対してシフト回路によるシフト機能が適用されてもよい。また、光検出器３２が１個の画素ＰＸに対して２個のシフト回路を備えることによって、カラム選択線ＣＳＬ及びロウ選択線ＲＳＬの両方に、シフト回路によるシフト機能が適用されてもよい。
図４は、第１実施形態に係る光検出器の画素の構成の一例を示す回路図である。図４では、画素ＰＸのうち、ｋ個のＳＰＡＤ５１、及び選択回路５２の回路構成が示される。なお、ｋ個のＳＰＡＤ５１はそれぞれ、同等の構成を備えている。このため、図４では、ｋ個のＳＰＡＤ５１のうち、ＳＰＡＤ５１－１及び５１－ｋが示される。
ＳＰＡＤ５１－１は、アバランシェフォトダイオードＡＰＤ１、保護抵抗Ｒｓ１、ダイオードＤＩ１、及びクエンチ抵抗Ｒｑ１を含む。ＳＰＡＤ５１－ｋは、アバランシェフォトダイオードＡＰＤｋ、保護抵抗Ｒｓｋ、ダイオードＤＩｋ、及びクエンチ抵抗Ｒｑｋを含む。選択回路５２は、Ｐ型トランジスタＰＭ０及びＰＭ１を含む。
アバランシェフォトダイオードＡＰＤ１のアノードＡＥＬは、端子ＶＡに接続される。アバランシェフォトダイオードＡＰＤ１のカソードＣＥＬは、保護抵抗Ｒｓ１の第１端に接続される。保護抵抗Ｒｓ１の第２端は、ノードＮ１－１に接続される。ダイオードＤＩ１は、整流ダイオードである。ダイオードＤＩ１のカソードは、ノードＮ１－１に接続される。ダイオードＤＩ１のアノードは、ノードＮ２に接続される。クエンチ抵抗Ｒｑ１の第１端は、ノードＮ１－１に接続される。クエンチ抵抗Ｒｑ１の第２端は、ノードＮ３に接続される。
アバランシェフォトダイオードＡＰＤｋのアノードＡＥＬは、端子ＶＡに接続される。アバランシェフォトダイオードＡＰＤｋのカソードＣＥＬは、保護抵抗Ｒｓｋの第１端に接続される。保護抵抗Ｒｓｋの第２端は、ノードＮ１－ｋに接続される。ダイオードＤＩｋは、整流ダイオードである。ダイオードＤＩｋのカソードは、ノードＮ１－ｋに接続される。ダイオードＤＩｋのアノードは、ノードＮ２に接続される。クエンチ抵抗Ｒｑｋの第１端は、ノードＮ１－ｋに接続される。クエンチ抵抗Ｒｑｋの第２端は、ノードＮ３に接続される。
このように、ｋ個のＳＰＡＤ５１－１～５１－ｋは、ノードＮ２及びＮ３の各々に対して、並列に接続される。
ノードＮ２は、端子ＤＯＵＴに接続される。端子ＤＯＵＴに供給される電圧は、定電圧である。端子ＤＯＵＴに供給される定電圧は、例えば、アバランシェフォトダイオードＡＰＤ１においてアバランシェ降伏が停止する電圧及びダイオードＤＩ１の閾値電圧の和と、…、並びにアバランシェフォトダイオードＡＰＤｋにおいてアバランシェ降伏が停止する電圧及びダイオードＤＩｋの閾値電圧の和と、のそれぞれよりも低い電圧に設定される。アバランシェ降伏については、後述する。
Ｐ型トランジスタＰＭ０のソースは、ノードＮ３に接続される。Ｐ型トランジスタＰＭ０のボディには、電圧ＶＤＤが供給される。電圧ＶＤＤは、電源電圧である。Ｐ型トランジスタＰＭ０のゲートには、カラム選択線ＣＳＬからカラム選択信号が入力される。Ｐ型トランジスタＰＭ１のソースは、Ｐ型トランジスタＰＭ０のドレインに接続される。Ｐ型トランジスタＰＭ１のボディには、電圧ＶＤＤが供給される。Ｐ型トランジスタＰＭ１のゲートには、ロウ選択線ＲＳＬからロウ選択信号が入力される。Ｐ型トランジスタＰＭ１のドレインは、端子ＯＵＴに接続される。
以上のような構成により、選択画素ＰＸにおけるアバランシェフォトダイオードＡＰＤ１～ＡＰＤｋの各々には、アノードＡＥＬからカソードＣＥＬに向けて共通の電位差Ｖｂｉａｓが印加される。電位差Ｖｂｉａｓは、例えば、アノードＡＥＬに対してカソードＣＥＬが高電位となる逆バイアスである。選択画素ＰＸは、電位差Ｖｂｉａｓに基づいて、Ｐ型トランジスタＰＭ１のドレインから、アバランシェフォトダイオードＡＰＤ１～ＡＰＤｋの受光結果の和に相当する出力信号を出力する。このため、選択画素ＰＸは、光検出器３２における受光結果の最小の出力単位として機能することができる。なお、Ｐ型トランジスタＰＭ０及びＰＭ１の接続順番は、逆であってもよい。この場合、選択画素ＰＸは、Ｐ型トランジスタＰＭ０のドレインから、出力信号を出力する。また、非選択画素ＰＸは、ダイオードＲＤ１、…、及びＲＤｋを介して端子ＤＯＵＴにキャリアが放出される。
なお、画素ＰＸは、ノードＮ３に接続されるＮ型トランジスタを更に備えていてもよい。非選択画素ＰＸの当該Ｎ型トランジスタは、ノードＮ３に蓄積されたキャリアを図示せぬ電源線ＶＳＳに放出するように構成されてもよい。電源線ＶＳＳは、例えば、グラウンドに接続される。例えば、２個のＮ型トランジスタは、ノードＮ３と電源線ＶＳＳとの間に並列に接続される。２個のＮ型トランジスタのそれぞれのゲートには、カラム選択線ＣＳＬ及びロウ選択線ＲＳＬが接続される。画素ＰＸが非選択状態となる場合、カラム選択線ＣＳＬ及びロウ選択線ＲＳＬのいずれかの電圧が“Ｈ”レベルとなる。これにより、ノードＮ３と電源線ＶＳＳとの間に並列に接続された２個のＮ型トランジスタのいずれかがオン状態となる。これにより、ノードＮ３に不要に蓄積されたキャリアが、ノードＮ３に２個のＮ型トランジスタが接続されない場合よりも、電源線ＶＳＳに放出され得る。
１．１．４ 画素の接続端子の構成
図５は、第１実施形態に係る光検出器に接続される端子の一例を示す図である。図５には、光検出器３２内の複数の画素ＰＸに接続される複数の端子の一例が図示される。１個の端子に共通接続される画素ＰＸの数は、当該画素ＰＸに基づく消費電力がシステムとして許容できる範囲内に設定され、通常、千程度から百万程度である。端子の数は、概ね、全画素数を１個の端子に共通接続される画素ＰＸの数で割った値であり、通常、十程度から百程度である。
光検出器３２内の複数の画素ＰＸは、例えば、複数のドメインＤＭＮに分類される。図５の例では、光検出器３２内の複数の画素ＰＸが、９個のドメインＤＭＮ１～ＤＭＮ９に分類される場合が示される。ドメインＤＭＮ１～ＤＭＮ９は、例えば、光検出器３２内にマトリクス状に配置される。
ドメインＤＭＮｉに分類される全ての画素ＰＸのアノードＡＥＬは、端子ＶＡｉに共通接続される（１≦ｉ≦９）。端子ＶＡｉは、図４における端子ＶＡに対応する。すなわち、同じドメインＤＭＮに分類される２個の画素ＰＸのアノードＡＥＬには、互いに等しい電圧が供給される。一方、互いに異なるドメインＤＭＮに分類される２個の画素ＰＸのアノードＡＥＬにはそれぞれ、互いに独立な電圧が供給可能に構成される。
図６は、第１実施形態に係る光検出器の電源回路の構成の一例を示す回路図である。図６に示されるように、電源回路５０は、ｎ個のトランジスタＴ１ｓｅｌ、Ｔ２ｓｅｌ、…、及びＴｎｓｅｌ、並びにｎ個のトランジスタＴ１ｕｓｅｌ、Ｔ２ｕｓｅｌ、…、及びＴｎｕｓｅｌを含む。
端子ＶＡ１～ＶＡｎは、電源回路５０と個別に接続される。具体的には、端子ＶＡｋは、トランジスタＴｋｓｅｌの第１端及びトランジスタＴｋｕｓｅｌの第１端に接続される（１≦ｋ≦ｎ）。トランジスタＴ１ｓｅｌの第２端、トランジスタＴ２ｓｅｌの第２端、…、及びトランジスタＴｎｓｅｌの第２端には、電圧Ｖｄ＿ｓｅｌが供給される。電圧Ｖｄ＿ｓｅｌは、例えば、－８０Ｖである。トランジスタＴ１ｕｓｅｌの第２端、トランジスタＴ２ｕｓｅｌの第２端、…、及びトランジスタＴｎｕｓｅｌの第２端には、電圧Ｖｄ＿ｕｓｅｌが供給される。電圧Ｖｄ＿ｕｓｅｌは、例えば、－２０Ｖ以上０Ｖ以下である。
これらのｎ個のトランジスタＴ１ｓｅｌ、Ｔ２ｓｅｌ、…、及びＴｎｓｅｌ、並びにｎ個のトランジスタＴ１ｕｓｅｌ、Ｔ２ｕｓｅｌ、…、及びＴｎｕｓｅｌは、数十Ｖ以上の高耐圧が必要であるため、図４等に示された他の回路より、酸化膜も厚く、サイズも一桁以上のオーダーで大きい。また、ｎ個のトランジスタＴ１ｓｅｌ、Ｔ２ｓｅｌ、…、及びＴｎｓｅｌ、並びにｎ個のトランジスタＴ１ｕｓｅｌ、Ｔ２ｕｓｅｌ、…、及びＴｎｕｓｅｌは、異なるウェルに設けられるため、図４等に示された他の回路とは、製造プロセスも異なる。
なお、ｎ個のトランジスタＴ１ｓｅｌ、Ｔ２ｓｅｌ、…、及びＴｎｓｅｌ、並びにｎ個のトランジスタＴ１ｕｓｅｌ、Ｔ２ｕｓｅｌ、…、及びＴｎｕｓｅｌの数は、高々２ｎ個（十数個）なので、サイズの観点からは、光検出器３２が設けられるチップの端部に設けられ得る。また、電圧Ｖｄ＿ｓｅｌ及びＶｄ＿ｕｓｅｌは、外部端子を介して、チップの外部に設けられる電圧生成回路から供給されてもよい。
１．１．５ ドメインの境界付近における平面レイアウト
図７は、第１実施形態に係る光検出器のドメインの境界付近における平面レイアウトの一例を示す、図５の領域ＶＩＩに対応する平面図である。図７では、ロウ方向ＲＡに並ぶドメインＤＭＮ１及びＤＭＮ２の境界付近における光検出器３２の受光面を含む平面レイアウトの一例が示される。以下では、図７に示される光検出器３２の受光面から光検出器３２の外部に向かう方向をＺ方向又は上方向とする。また、図７に示される光検出器３２の受光面側を、光検出器３２の表側とも呼ぶ。また、光検出器３２の表側の面と反対側の面を裏側とも呼ぶ。
ドメインＤＭＮ１及びＤＭＮ２の各々には、複数のセンサ領域ＳＲ及び複数の回路領域ＣＲが設けられる。複数の回路領域ＣＲは、例えば、ロウ方向ＲＡに並ぶ。複数の回路領域ＣＲの各々は、例えば、カラム方向ＣＡに延びる。各回路領域ＣＲには、例えば、アバランシェフォトダイオードＡＰＤと、端子ＯＵＴとの間を接続する各種回路が設けられる。
複数のセンサ領域ＳＲは、ドメインＤＭＮのうち、回路領域ＣＲ以外の領域に設けられる。すなわち、隣り合う２個のセンサ領域ＳＲは、回路領域ＣＲによって分断される。複数のセンサ領域ＳＲの各々には、複数のアバランシェフォトダイオードＡＰＤがマトリクス状に配置される。複数のアバランシェフォトダイオードＡＰＤの各々は、例えば、八角形状の受光面を有する。複数のアバランシェフォトダイオードＡＰＤの各々の周囲には、ディープトレンチＤＴが設けられる。ディープトレンチＤＴは、例えば、Ｚ方向に延びる八角筒状の構造体である。ディープトレンチＤＴは、隣り合うアバランシェフォトダイオードＡＰＤ間の光のクロストークを抑制する機能を有する。
１．１．６ ドメインの境界付近における断面構造
図８は、第１実施形態に係る光検出器のドメインの境界付近における断面構造の一例を示す、図７のＶＩＩＩ－ＶＩＩＩ線に沿った断面図である。図８では、ドメインＤＭＮ１のセンサ領域、ドメインＤＭＮ２のセンサ領域、回路領域、及び回路境界ＣＢ、並びにドメインＤＭＮ１及びＤＭＮ２のドメイン境界ＤＢを含む断面図の一例が示される。
図８に示される光検出器３２は、例えば、ＦＳＩ（Front-Side Illumination）型のＷＣＳＰ（Wafer-level Chip Scale Package）構造を有する。具体的には、光検出器３２は、複数のＰ＋型半導体部１００、複数のＮ＋型半導体部１０１、複数の半導体部１０２、複数の導電体膜１０３、Ｎ型半導体部１０４、半導体層１０５、絶縁体層１０６、絶縁体層１０７、及び支持部材１０８を含む。
複数のＰ＋型半導体部１００は、薄膜化されたＰ＋型半導体基板の部分である。複数のＰ＋型半導体部１００は、例えば、薄膜化される前のＰ＋型半導体基板に対する埋込み工程により、ボロン等のＰ型不純物が拡散又はドープされることで形成される。複数のＰ＋型半導体部１００は、同一の層内に設けられる。複数のＰ＋型半導体部１００の各々は、Ｚ方向に見て、対応するドメインＤＭＮと重複する領域に位置する。異なるドメインＤＭＮに対応するＰ＋型半導体部１００同士は、互いに離れて設けられる。複数のＰ＋型半導体部１００の各々は、対応するドメインＤＭＮの端子ＶＡに接続されるアノードＡＥＬとして機能する。
隣り合う２個のＰ＋型半導体部１００の間に、Ｎ＋型半導体部１０１が設けられる。Ｎ＋型半導体部１０１は、例えば、薄膜化される前のＰ＋型半導体基板に対する埋込み工程により、リン等のＮ型不純物が拡散又はドープされることで形成される。Ｎ＋型半導体部１０１に含まれるＮ型不純物の濃度は、例えば、１Ｅ１７／ｃｍ３以上１Ｅ２０／ｃｍ３以下である。
Ｐ＋型半導体部１００とＮ＋型半導体部１０１との間には、半導体部１０２が更に設けられる。半導体部１０２は、例えば、薄膜化される前のＰ＋型半導体基板に対する埋込み工程により、リン等のＮ型不純物又はボロン等のＰ型不純物が拡散又はドープされることで形成される。すなわち、半導体部１０２の導電型は、Ｎ型でもよく、Ｐ型でもよい。半導体部１０２に含まれる不純物の濃度は、Ｎ＋型半導体部１０１に含まれるＮ型不純物の濃度より低い。半導体部１０２に含まれる不純物の濃度は、例えば、１Ｅ１４／ｃｍ３以上１Ｅ１７／ｃｍ３以下である。
Ｎ＋型半導体部１０１及び半導体部１０２は、Ｚ方向に見て、ドメイン境界ＤＢ及びドメイン境界ＤＢの近傍と重複する領域に位置する。すなわち、Ｎ＋型半導体部１０１及び半導体部１０２は、ロウ方向ＲＡ又はカラム方向ＣＡに延びる。図８では、カラム方向ＣＡに延びるＮ＋型半導体部１０１及び２個の半導体部１０２が図示される。
複数のＰ＋型半導体部１００の各々の下面上には、導電体膜１０３が設けられる。導電体膜１０３は、ＷＣＳＰ構造におけるアノードＡＥＬのパッド電極（すなわち、端子ＶＡ）として機能する。導電体膜１０３は、例えば、金属材料により形成される。これにより、導電体膜１０３は、上方から入射してくる光の反射材としても機能することができる。
複数のＰ＋型半導体部１００、複数のＮ＋型半導体部１０１、及び複数の半導体部１０２の上面上には、Ｎ型半導体部１０４が設けられる。Ｎ型半導体部１０４は、例えば、薄膜化される前のＰ＋型半導体基板に対する埋込み工程により、リン等のＮ型不純物が更に拡散又はドープされることで形成される。すなわち、Ｎ型半導体部１０４は、複数のＰ＋型半導体部１００に接する。Ｎ型半導体部１０４は、複数のＰ＋型半導体部１００の上面を覆うカバー層ＣＯＶとして機能する。Ｎ型半導体部１０４の膜厚は、例えば、０．２マイクロメートル以下である。Ｎ型半導体部１０４に含まれるＮ型不純物の濃度は、Ｎ＋型半導体部１０１に含まれるＮ型不純物の濃度より低い。Ｎ型半導体部１０４に含まれるＮ型不純物の濃度は、後述する半導体層１０５に含まれる不純物の濃度より高い。例えば、Ｎ型半導体部１０４に含まれるＮ型不純物の濃度の下限は、後述する半導体層１０５に含まれるＮ型不純物の濃度の１０倍程度である。Ｎ型半導体部１０４に含まれるＮ型不純物の濃度の上限は、後述する半導体層１０５に含まれるＮ型不純物の濃度の１０００倍程度である。より具体的には、半導体層１０５に含まれるＮ型不純物の濃度が１Ｅ１４／ｃｍ３の場合、Ｎ型半導体部１０４に含まれるＮ型不純物の濃度は、１Ｅ１５／ｃｍ３以上１Ｅ１７／ｃｍ３以下である。
Ｎ型半導体部１０４の上面上には、半導体層１０５が設けられる。半導体層１０５は、例えば、Ｎ型半導体部１０４の上面を起点としてシリコンをエピタキシャル成長させて形成される層である。図８の例では、半導体層１０５の導電型がＮ型の場合が示されるが、半導体層１０５の導電型は、Ｐ型であってもよい。半導体層１０５に含まれる不純物の濃度は、例えば、５Ｅ１５／ｃｍ３以下である。
以上のようなＰ＋型半導体部１００の下面から半導体層１０５の上面までの厚さは、例えば、１０マイクロメートル以上１０００マイクロメートル以下であるが、例えば、２０マイクロメートル以上５０マイクロメートル以下が望ましい。
ここで、シリコンの光吸収係数が３００／ｃｍであると仮定し、開口率が１００％であり、吸収された光の９０％が光電効果を起こすと仮定すれば、感光領域の厚さが２０マイクロメートルで、アバランシェ確率Ｐａが１００％とした場合の検出効率ＰＤＥは、４０．６％（＝４５．１％×０．９）である。実際には、検出効率ＰＤＥに寄与するキャリアは、空乏層ＤＬにて受光された場合だけに限らず、空乏層ＤＬの周囲数マイクロメートルの領域にて受光された場合も、寄与し得る。上述したように、空乏層ＤＬの厚さは１５マイクロメートル以上である場合、感光領域は、２０マイクロメートル程度となる。このため、４０％に近い検出効率ＰＤＥが期待される。また、Ｐ＋型半導体部１００の厚さが０マイクロメートルに近いため、導電体膜１０３を考慮した場合、感光領域の厚さは、実際には４０マイクロメートル程度となる。この場合、アバランシェ確率Ｐａが１００％とした場合の検出効率ＰＤＥは、６３％（＝６９．９％×０．９）程度である。更に、半導体部１０２の厚さが３０マイクロメートル及び４０マイクロメートルの場合、アバランシェ確率Ｐａが１００％とした場合の検出効率ＰＤＥはそれぞれ、７５％（＝８３．５％×０．９）程度、及び８２％（＝９０．９％×０．９）程度である。
半導体層１０５の上面上には、絶縁体層１０６、絶縁体層１０７、及び支持部材１０８がこの順に積層される。絶縁体層１０６及び１０７、並びに支持部材１０８は、絶縁性透明材料により形成される。支持部材１０８は、薄膜化されたＰ＋型半導体基板に代わって、光検出器３２の構造を支持する機能を有する。
半導体層１０５の表側には、Ｚ方向に見て１個のセンサ領域ＳＲと重複する領域において、複数組のＰ＋型半導体部１０９及びＮ＋型半導体部１１０が形成される。
複数のＰ＋型半導体部１０９の各々は、例えば、半導体層１０５の内部のうちアバランシェフォトダイオードＡＰＤに対応する領域に、ボロン等のＰ型不純物が拡散又はドープされることにより形成される。
複数のＮ＋型半導体部１１０の各々は、例えば、対応するＰ＋型半導体部１０９の上部に、リン等のＮ型不純物が拡散又はドープされることにより形成される。Ｎ＋型半導体部１１０の下面は、Ｐ＋型半導体部１０９の上面に接する。互いに接するＰ＋型半導体部１０９及びＮ＋型半導体部１１０の組は、ＰＮ接合を形成する。Ｎ＋型半導体部１１０の上面は、半導体層１０５の上面と揃う。
複数のＮ＋型半導体部１１０の各々の上面上には、導電体膜１１１が設けられる。導電体膜１１１は、例えば、導電性透明材料により形成される。導電体膜１１１は、対応するアバランシェフォトダイオードＡＰＤのカソードＣＥＬとして機能する。導電体膜１１１は、絶縁体層１０６内に形成される図示せぬ配線層を介して、センサ領域ＳＲと回路領域ＣＲとの間を接続する。
また、半導体層１０５の上部のうち、対応するＰ＋型半導体部１０９及びＮ＋型半導体部１１０の組を囲む領域に、絶縁体膜１１２が設けられる。複数の絶縁体膜１１２の各々は、Ｚ方向に見て、対応するＰ＋型半導体部１０９及びＮ＋型半導体部１１０の組の周囲を囲むように設けられる。絶縁体膜１１２の上面は、半導体層１０５の上面と揃う。絶縁体膜１１２の下面は、Ｐ＋型半導体部１０９の下面と半導体層１０５の下面との間に位置する。絶縁体膜１１２のＺ方向に沿った長さは、半導体層１０５の膜厚よりも短い。絶縁体膜１１２のＺ方向に沿った長さは、例えば、１２マイクロメートル以下である。複数の絶縁体膜１１２の各々は、Ｚ方向に延びてディープトレンチＤＴとして機能する。
以上のような構成のうち、Ｚ方向に見て、１個の絶縁体膜１１２に囲まれる領域が、１個のアバランシェフォトダイオードＡＰＤとして機能する。
また、絶縁体層１０７内には、Ｚ方向に見てセンサ領域ＳＲと重複する領域において、複数のレンズ１１３が設けられる。複数のレンズ１１３の各々は、Ｚ方向に見て、対応するＰ＋型半導体部１０９及びＮ＋型半導体部１１０の組を覆うように配置される。複数のレンズ１１３は、光検出器３２の表側からの光を集光し、対応するアバランシェフォトダイオードＡＰＤに入射させるように構成される。複数のレンズ１１３は、マイクロレンズアレイとして機能する。
また、半導体層１０５の上部には、Ｚ方向に見て回路領域ＣＲと重複する領域において、Ｎ型ウェル領域１１５、Ｐ型ウェル領域１１６、Ｎ型ウェル領域１１７、及びＰ型ウェル領域１１８が設けられる。
Ｎ型ウェル領域１１５は、例えば、ＣＡ方向に延びる。Ｎ型ウェル領域１１５は、後述するＰ型ウェル領域１１６を覆うウェルカバー層ＷＣＯＶとして機能する。
Ｎ型ウェル領域１１５の上部には、Ｐ型ウェル領域１１６が設けられる。Ｐ型ウェル領域１１６は、例えば、ＣＡ方向に延びる。Ｐ型ウェル領域１１６の側面及び下面は、Ｎ型ウェル領域１１５によって覆われる。
なお、上述の通り、図８の例では、半導体層１０５の導電型がＮ型の場合が示される。半導体層１０５の導電型がＰ型の場合、Ｎ型ウェル領域１１５及びＰ型ウェル領域１１６の導電型は、反転する。すなわち、半導体層１０５の導電型がＰ型の場合、半導体層１０５の上部には、ウェルカバー層ＷＣＯＶとして機能するＰ型ウェル領域が設けられる。そして、当該ウェルカバー層ＷＣＯＶとして機能するＰ型ウェル領域の上部に、Ｎ型ウェル領域が設けられる。
Ｐ型ウェル領域１１６の上部には、Ｎ型ウェル領域１１７及びＰ型ウェル領域１１８が互いに離れて設けられる。Ｎ型ウェル領域１１７及びＰ型ウェル領域１１８の導電型はそれぞれ、Ｎ型及びＰ型である。Ｎ型ウェル領域１１７及びＰ型ウェル領域１１８は、例えば、ＣＡ方向に延びる。Ｎ型ウェル領域１１７及びＰ型ウェル領域１１８の各々の側面及び下面は、Ｐ型ウェル領域１１６によって覆われる。Ｎ型ウェル領域１１７には、Ｐ型トランジスタＰＴｒが設けられる。Ｐ型ウェル領域１１８には、Ｎ型トランジスタＮＴｒが設けられる。
１．２ 動作
次に、第１実施形態に係る光検出器における動作について説明する。
１．２．１ 光検出動作
図９は、第１実施形態に係る光検出器における光検出動作の一例を示す図である。図９では、光が検出される際に発生する現象が、１個のアバランシェフォトダイオードＡＰＤに対応する断面図上で模式的に示される。
光検出動作に際して、アバランシェフォトダイオードＡＰＤには、アノードＡＥＬに負の高い電圧が印加される。つまり、アバランシェフォトダイオードＡＰＤには、ブレークダウン電圧Ｖｂｄより高い逆バイアスの電位差Ｖｂｉａｓが印加される。これにより、ＰＮ接合の付近において、Ｚ方向に強い電界が発生する（図９（１））。
すると、ＰＮ接合からカバー層ＣＯＶに向けて、空乏層ＤＬが形成される（図９（２））。空乏層ＤＬの下端は、ディープトレンチＤＴよりも下方に位置し、カバー層ＣＯＶに達し得る。これにより、アバランシェフォトダイオードＡＰＤが、光信号を検知可能な状態となる。
そして、アバランシェフォトダイオードＡＰＤに光が照射されると、光のエネルギーの一部が空乏層ＤＬに到達する（図９（３））。空乏層ＤＬに光が照射されると、空乏層ＤＬにおいて電子と正孔の対、すなわちキャリアが発生する場合がある（図９（４））。空乏層ＤＬに発生したキャリアは、アバランシェフォトダイオードＡＰＤに印加された逆バイアスの電位差Ｖｂｉａｓによって発生した電界によってドリフトする（図９（５））。例えば、発生したキャリアのうち正孔は、アノードＡＥＬ側（すなわち、裏側）に向かって加速される。一方で、発生したキャリアのうち電子は、ＰＮ接合側（表側）に向かって加速される。
表側に向かって加速された電子は、ＰＮ接合付近に発生した強い電界の下で、原子と衝突する。すると、原子に衝突した電子が、当該原子をイオン化させて、新たな電気と正孔の対を発生させる。アバランシェフォトダイオードＡＰＤに印加された逆バイアスの電位差Ｖｂｉａｓが、アバランシェフォトダイオードＡＰＤのブレークダウン電圧Ｖｂｄを超えている場合、このような電子と正孔の対の発生が繰り返される。このような現象は、アバランシェ降伏とも呼ばれる（図９（６））。
アバランシェ降伏が発生すると、アバランシェフォトダイオードＡＰＤが放電する（図９（７））。このような放電は、ガイガー放電とも呼ばれる。ガイガー放電が発生すると、カソードＣＥＬを介して端子ＯＵＴに電流が流れる。これにより、ガイガー放電とその後のリカバリに関わる電気信号が、アバランシェフォトダイオードＡＰＤ、すなわち１個のＳＰＡＤから出力される。
また、アバランシェフォトダイオードＡＰＤから出力された電流は、例えば、クエンチ抵抗Ｒｑに流れる。その結果、電圧降下が、端子ＯＵＴにおいて発生する（図９（８））。このような電圧降下は、クエンチングとも呼ばれる。クエンチングによって、アバランシェフォトダイオードＡＰＤに印加された逆バイアスの電位差Ｖｂｉａｓがブレークダウン電圧Ｖｂｄ未満になると、ガイガー放電が停止する。
その後、アバランシェフォトダイオードＡＰＤのＰＮ接合における容量の充電がなされ、リカバリ電流が流れる。ガイガー放電が止まり、更にアバランシェ現象も終わって暫く後に、アバランシェフォトダイオードＡＰＤは、次の光を検知することが可能な状態に戻る。
以上のように動作することにより、アバランシェフォトダイオードＡＰＤは、光の入射に応じてアバランシェ降伏を起こし、受光結果に対応する電気信号を出力する。これにより、光検出器３２は、フォトン単位の受光を検知して、電気信号に変換することができる。このようなアバランシェフォトダイオードＡＰＤの動作モードは、“ガイガーモード”とも呼ばれ、増倍率は１Ｅ５に達する。
なお、逆バイアスの電位差ＶｂｉａｓがアバランシェフォトダイオードＡＰＤのブレークダウン電圧Ｖｂｄを超えない場合、アバランシェ降伏は発生しない。この場合、フォトン単位あたりの受光感度は、ガイガーモードに比べて小さくなる。
逆バイアスの電位差Ｖｂｉａｓがブレークダウン電圧Ｖｂｄの近傍の場合、増倍率は数十倍、例えば、３０程度となる。このようなアバランシェフォトダイオードＡＰＤの動作モードは、“ＡＰＤモード”とも呼ばれる。また、逆バイアスの電位差Ｖｂｉａｓがブレークダウン電圧Ｖｂｄに対して十分低い場合、増倍率は１程度となる。このようなアバランシェフォトダイオードＡＰＤの動作モードは、“ＰＤモード”とも呼ばれる。
１．２．２ 選択動作
図１０は、第１実施形態に係る光検出器における選択動作でドメインに印加される電圧の一例を示す図である。図１０では、ドメインＤＭＮ１～ＤＭＮ９のうち、ドメインＤＭＮ５内の一部の領域（選択画素領域ＰＳＲ）に含まれる全ての画素ＰＸが選択される場合が示される。以下では、ドメインＤＭＮ５は、“選択ドメインＤＭＮ”とも呼ぶ。ドメインＤＭＮ１～ＤＭＮ４及びＤＭＮ６～ＤＭＮ９は、“非選択ドメインＤＭＮ”とも呼ぶ。
選択ドメインＤＭＮが選択される場合、選択ドメインＤＭＮ内の全ての画素ＰＸのアノードＡＥＬに接続される端子ＶＡ５には、電圧Ｖｄ＿ｓｅｌが印加される。
一方、非選択ドメインＤＭＮ内のいずれかの画素ＰＸのアノードＡＥＬに接続される端子ＶＡ１～ＶＡ４及びＶＡ６～ＶＡ９の各々には、電圧Ｖｄ＿ｕｓｅｌが印加される。電圧Ｖｄ＿ｕｓｅｌは、例えば、電圧Ｖｄ＿ｓｅｌより１０Ｖ以上高い。
このように、選択ドメインＤＭＮと、非選択ドメインＤＭＮとで、アノードＡＥＬに異なる電圧が印加される。
図１１は、第１実施形態に係る光検出器における選択動作で画素に印加される電位差の一例を示す図である。図１２は、第１実施形態に係る光検出器における選択動作で画素に印加される電位差と動作モードとの関係の一例を示す図である。図１１及び図１２は、図１０に対応する。
選択ドメインＤＭＮのうち選択画素領域ＰＳＲ内の全ての画素ＰＸ（すなわち、選択画素ＰＸ）のカソードＣＥＬには、電圧Ｖｐ＿ｓｅｌが印加される。電圧Ｖｐ＿ｓｅｌは、例えば、５Ｖである。選択ドメインＤＭＮのうち選択画素領域ＰＳＲ外の全ての画素ＰＸ、及び非選択ドメインＤＭＮの全ての画素ＰＸ（すなわち、非選択画素ＰＸ）のカソードＣＥＬには、電圧Ｖｐ＿ｕｓｅｌが印加される。電圧Ｖｐ＿ｕｓｅｌは、例えば、電圧Ｖｐ＿ｓｅｌより数Ｖ程度低い。電圧Ｖｐ＿ｕｓｅｌは、例えば、０Ｖである。
電圧Ｖｐ＿ｓｅｌ及び電圧Ｖｄ＿ｓｅｌの電位差Ｖｂｉａｓ１＝｜Ｖｐ＿ｓｅｌ－Ｖｄ＿ｓｅｌ｜は、アバランシェフォトダイオードＡＰＤのブレークダウン電圧Ｖｂｄより高くなるように設定される。このため、選択ドメインＤＭＮ内の選択画素ＰＸ内のアバランシェフォトダイオードＡＰＤは、ガイガーモードで動作する。
電圧Ｖｐ＿ｕｓｅｌ及び電圧Ｖｄ＿ｓｅｌの電位差Ｖｂｉａｓ２＝｜Ｖｐ＿ｕｓｅｌ－Ｖｂ＿ｓｅｌ｜は、アバランシェフォトダイオードＡＰＤのブレークダウン電圧Ｖｂｄより僅かに低くなるように設定される。このため、選択ドメインＤＭＮ内の非選択画素ＰＸ内のアバランシェフォトダイオードＡＰＤは、ＡＰＤモードで動作する。
電圧Ｖｐ＿ｕｓｅｌ及び電圧Ｖｄ＿ｕｓｅｌの電位差Ｖｂｉａｓ３＝｜Ｖｐ＿ｕｓｅｌ－Ｖｂ＿ｕｓｅｌ｜は、アバランシェフォトダイオードＡＰＤのブレークダウン電圧Ｖｂｄに対して十分低くなるように設定される。このため、非選択ドメインＤＭＮ内の非選択画素ＰＸ内のアバランシェフォトダイオードＡＰＤは、ＰＤモードで動作する。
１．３ 第１実施形態に係る効果
第１実施形態によれば、光検出器３２は、選択ドメインＤＭＮのアノードＡＥＬには電圧Ｖｄ＿ｓｅｌを印加し、非選択ドメインＤＭＮのアノードＡＥＬには電圧Ｖｄ＿ｓｅｌより１０Ｖ以上高い電圧Ｖｄ＿ｕｓｅｌを印加する。これにより、選択ドメインＤＭＮの選択画素ＰＸ内のアバランシェフォトダイオードＡＰＤをガイガーモードで動作させつつ、非選択ドメインＤＭＮの非選択画素ＰＸ内のアバランシェフォトダイオードＡＰＤをＰＤモードで動作させることができる。このため、全ての非選択画素ＰＸ内のアバランシェフォトダイオードＡＰＤをＡＰＤモードで動作させる従来の場合よりも、消費する電力を著しく、例えば、３０分の１程度に低減させることができる。大規模なシリコンフォトマルチプライヤ、特にエリアセンサの場合、約百万程度のアバランシェフォトダイオードＡＰＤが集積され、その殆どは非選択画素ＰＸとなる。このため、従来の通りならば、大きな消費電力となるが、第１実施形態によれば、消費電力を大幅に低減できる。
具体的には、光検出器３２は、互いに離れて設けられる２個のＰ＋型半導体部１００と、互いに対向する第１面及び第２面を有する半導体層１０５と、２個のＰ＋型半導体部１００及び半導体層１０５の間に設けられるＮ型半導体部１０４と、２個のＰ＋型半導体部１００にそれぞれ対応するＰＮ接合と、を備える。Ｎ型半導体部１０４の不純物濃度は、半導体層１０５の不純物濃度より高い。これにより、選択ドメインＤＭＮのアノードＡＥＬと、非選択ドメインＤＭＮのアノードＡＥＬとの間のリーク電流を抑制できる。加えて、選択ドメインＤＭＮ内のＰＮ接合の境界でガイガーモードを発生させ得る電界を発生させつつ、非選択ドメインＤＭＮ内のＰＮ接合の境界で発生させる電界を十分に低減させることができる。このため、上述の選択動作を具体的に実現することができる。
なお、選択ドメインＤＭＮのＰＮ接合の境界に大きな電界を発生させつつ、非選択ドメインＤＭＮのＰＮ接合の境界における電界を低減するためには、これらドメインＤＭＮ間を電気的に絶縁することが望ましい。ここで、絶縁体膜１１２は、１２マイクロメートル程度までの深さで設けることが可能である。このため、仮に、半導体層１０５の厚さが１０マイクロメートル程度と第１実施形態より有意に薄い場合では、絶縁体膜１１２によって半導体層１０５を物理的かつ電気的に仕切ることができる。しかしながら、後述するように、上述の例では、検出効率は高くならない。これに対して、第１実施形態では、Ｎ型半導体部１０４が、絶縁体膜１１２によることなく、２個のＰ＋型半導体部１００を電気的に絶縁する。これにより、２個のＰ＋型半導体部１００の間に発生するリーク電流を、絶縁体膜１１２によることなく抑制できる。このため、半導体層１０５の膜厚を絶縁体膜１１２の長さよりも長くすることができ、ひいては、半導体層１０５の膜厚が絶縁体膜１１２の長さと同等の場合よりも長い空乏層を形成できる。したがって、検出効率の高い光検出器３２を実現することができる。
なお、半導体層１０５の不純物濃度に対してＮ型半導体部１０４の不純物濃度が高すぎる場合、ＰＮ接合の境界に発生する電界を、ガイガーモードを発生させ得る程度まで上昇させることができない。また、半導体層１０５の不純物濃度に対してＮ型半導体部１０４の不純物濃度が低すぎる場合、選択ドメインＤＭＮのアノードＡＥＬと非選択ドメインＤＭＮのアノードＡＥＬとの間に大きなリーク電流が発生してしまう。このように、Ｎ型半導体部１０４の不純物濃度は、半導体層１０５の不純物濃度に対して適切な濃度に設定されることが望まれる。第１実施形態によれば、Ｎ型半導体部１０４の不純物濃度の下限値は、半導体層１０５の不純物濃度の１０倍程度に設定される。Ｎ型半導体部１０４の不純物濃度の上限値は、半導体層１０５の不純物濃度の１０００倍程度に設定される。これにより、ＰＮ接合の境界に発生する電界をガイガーモードが発生する程度まで上昇させつつ、リーク電流の発生を抑制することができる。
また、２個のＰ＋型半導体部１００は、受光面に平行な方向に、Ｎ＋型半導体部１０１及び半導体部１０２によって離隔される。これにより、２個のＰ＋型半導体部１００の間を結ぶ短い電流経路を完全に遮断することができ、当該電流経路に基づくリーク電流をカットすることができる。
また、Ｐ＋型半導体部１００の下面上には、金属材料で形成される導電体膜１０３が設けられる。これにより、半導体層１０５に入射する光のうち表側から裏側に通過していく光を反射させて、裏側から再び半導体層１０５に入射させることができる。このため、アバランシェフォトダイオードＡＰＤがフォトンを検出できる確率を、例えば、７０～８０％程度まで高めることができる。
１．４ シミュレーション結果
以下に、第１実施形態に係る光検出器における選択動作の様子を示すシミュレーション結果を示す。
図１３は、第１実施形態に係る光検出器における選択動作でアバランシェフォトダイオードに形成される電界分布の一例を示すダイアグラムである。図１３では、選択ドメインＤＭＮ内の選択画素ＰＸのアバランシェフォトダイオードＡＰＤのＰＮ接合付近に形成される電界のＺ方向に沿ったプロファイルが実線Ｌ１で示される。また、図１３では、非選択ドメインＤＭＮ内の非選択画素ＰＸのアバランシェフォトダイオードＡＰＤのＰＮ接合付近に形成される電界のＺ方向に沿ったプロファイルが点線Ｌ２で示される。
実線Ｌ１に示されるように、選択ドメインＤＭＮ内の選択画素ＰＸでは、ＰＮ接合の境界において、閾値ＴＨ１を超える電界のピークが形成される。ガイガー放電が発生する電界は、電界の分布形状（広がり幅等）に従って若干変わるが、閾値ＴＨ１は、この電界分布形状において、ガイガー放電が発生する電界である。このため、選択ドメインＤＭＮの選択画素ＰＸのアバランシェフォトダイオードＡＰＤは、ガイガーモードで動作し得ることが確認できる。
一方、点線Ｌ２に示されるように、非選択ドメインＤＭＮ内の非選択画素ＰＸでは、ＰＮ接合の境界において、閾値ＴＨ１を十分に下回るピークが形成され、単純にバイアス電圧が３０Ｖ以上低い場合に得られる電界よりも低い。このため、非選択ドメインＤＭＮの非選択画素ＰＸのアバランシェフォトダイオードＡＰＤは、ＰＤモードで動作し得ることが確認できる。
図１４は、第１実施形態に係る光検出器における選択動作でアバランシェフォトダイオードに形成される電子密度分布の一例を示すダイアグラムである。図１４では、選択ドメインＤＭＮ内の選択画素ＰＸのアバランシェフォトダイオードＡＰＤに形成される電子密度のＺ方向に沿ったプロファイルが実線Ｌ３で示される。また、図１４では、非選択ドメインＤＭＮ内の非選択画素ＰＸのアバランシェフォトダイオードＡＰＤに形成される電子密度のＺ方向に沿ったプロファイルが点線Ｌ４で示される。
実線Ｌ３に示されるように、選択ドメインＤＭＮ内の選択画素ＰＸにおける電子密度は、ＰＮ接合からアノードＡＥＬにわたって、空乏層が形成される状態であることを示す閾値ＴＨ２を十分に下回る。このため、選択ドメインＤＭＮの選択画素ＰＸのアバランシェフォトダイオードＡＰＤでは、ＰＮ接合からアノードＡＥＬにわたって、空乏層が形成されていることが確認できる。
一方、点線Ｌ４に示されるように、非選択ドメインＤＭＮ内の非選択画素ＰＸにおける電子密度は、ＰＮ接合からアノードＡＥＬの間で、閾値ＴＨ２を上回る部分が存在する。このため、非選択ドメインＤＭＮの非選択画素ＰＸのアバランシェフォトダイオードＡＰＤでは、ＰＮ接合からアノードＡＥＬに達するような長い空乏層が形成されないことが確認できる。
図１５は、第１実施形態に係る光検出器における選択動作でドメイン間に形成される電流密度分布の一例を示すダイアグラムである。図１５では、選択ドメインＤＭＮ内のアノードＡＥＬと非選択ドメインＤＭＮ内のアノードＡＥＬとの間において、電流密度が最大となる領域ＩＤｍａｘが示される。
図１５に示されるように、電流密度が最大となる領域ＩＤｍａｘは、選択ドメインＤＭＮのアノードＡＬＥ周辺に発生する。しかしながら、領域ＩＤｍａｘにおける電流密度の値は、３．４Ｅ－５Ａ／ｃｍ２程度であり、無視できる程度に小さい。このため、選択ドメインＤＭＮのアノードＡＬＥと非選択ドメインＤＭＮのアノードＡＬＥとの間に流れるリーク電流Ｉｌｅａｋが抑制されていることが確認できる。
図１６は、比較例に係る光検出器における選択動作でドメイン間に形成される電流密度分布の一例を示すダイアグラムである。図１６は、図１５に対して、半導体部１０２が設けられない場合における電流密度分布が最大となる領域ＩＤｍａｘが示される。
図１６に示されるように、Ｐ＋型半導体部１００とＮ＋型半導体部１０１の間で６Ｅ５Ｖ／ｃｍ２を超える電界が発生しており、アバランシェ現象が発生して、大きなリーク電流が流れていることが判る。この場合、高濃度のＰ＋型半導体部１００と高濃度のN+１０１が直接接していることが、アバランシェ現象発生の原因である。つまり、リーク電流を抑えるために、より低濃度の半導体部１０２の有ることが望ましいことが判る。
また、ＰＮ接合の境界に電界を印加することと、異なる電位の電極間の電流リークを防ぐという相反的な現象において、Ｎ型半導体部１０４は主体的な役割を果たす。Ｎ型半導体部１０４が主体的な役割を果たすためには、不純物濃度が重要である。具体的には、濃度が低ければ電界が印加され易いが（バイアス電圧を通し易いが）リークが起き易く、濃度が低ければリークは起き難いが電界は印加され難くなる。ただし、濃度以外にも、当該相反的な現象に影響を与え得る因子は存在する。
図１７は、シミュレーションに用いる不純物濃度のプロファイルの一例を示す図である。図１７（Ａ）は、シリコンの表面からのＺ方向の深さに応じた半導体層１０５、Ｎ型半導体部１０４、及びＰ＋型半導体部１００の不純物濃度のプロファイルを模式的に表した図である。図１７（Ｂ）は、シリコンの表面からのＺ方向の深さに応じた半導体層１０５、Ｎ型半導体部１０４、及びＰ＋型半導体部１００の不純物濃度のプロファイルを近似的な曲線で表した図である。
Ｎ型半導体部１０４に関わる因子（パラメタ）としては、図中に“α”で示したピーク濃度の高さ、“β”で示した深さ（－Ｚ）方向の幅の大きさ、及び“γ”で示した深さ方向のＰ＋型半導体部１００に対する相対位置がある。
以下に、まず、Ｎ型半導体部１０４とＰ＋型半導体部１００が重ならない場合（相対位置“γ”が大きい場合）についてのシミュレーション結果を示した後、Ｎ型半導体部１０４とＰ＋型半導体部１００が重なる場合（相対位置“γ”が小さい場合）についてのシミュレーション結果を示す。なお、実際には製造上の理由により、図１７（Ａ）の例のように、Ｎ型半導体部１０４の不純物濃度Ｄは、完全にステップ状にはならず、緩やかに変化する。そこで、図１７（Ｂ）の例のように、Ｎ型半導体部１０４の不純物濃度の分布を、下記のガウス関数で近似的に表すことにする。
ここで、ＡはＮ型半導体部１０４のピーク濃度、σＢは幅、ｘｃはピークの深さ、ＣＥｐｉはエピ濃度を表す。第１シミュレーション条件の初期値として、σＢとしては０．１９３マイクロメートルを用いた。ｘｃとしてはＰ＋型半導体部１００（のガウス関数のピーク位置）からの距離１．６マイクロメートルを用いた。ＣＥｐｉとしては１Ｅ１０／ｃｍ３を用いた。なお、Ｐ＋型半導体部１００にも同じガウス関数を用いたが、そのピーク濃度は２Ｅ１８／ｃｍ３とした。図１７（Ｂ）は、その濃度分布の例を表しており、Ｎ型半導体部１０４は、Ｐ＋型半導体部１００と接しているが、概ね重なっていない位置にある。
図１８は、第１シミュレーション条件のうちピーク濃度“α”を変化させた場合における、ピーク電界及びリーク電流の最大電流密度についてのシミュレーション結果を示す図である。
図１８に示されるように、ケース（ＩＩＩ）、（ＩＶ）、及び（ＶＩＩ）にて、ピーク電界とリーク電流の条件が満たされ、それ以外のケースでは条件が満たされないことが判る。また、条件を満たすケース（ＩＶ）が、この表の中ではピーク濃度“α”の中央値となっている。そこで、続いて、ケース（ＩＶ）におけるピーク濃度“α”で固定しつつ、深さ方向の幅“β”と相対位置“γ”を変化させた場合におけるピーク電界及びリーク電流の最大電流密度についてのシミュレーションを行った。
図１９は、第１シミュレーション条件のうち深さ方向の幅“β”及び相対位置“γ”を変化させた場合における、ピーク電界及びリーク電流の最大電流密度についてのシミュレーション結果を示す図である。図２０は、第１シミュレーション条件に対応する不純物濃度のプロファイルの一例を示す図である。具体的には、図２０（Ａ）、図２０（Ｂ）、及び図２０（Ｃ）はそれぞれ、図１９のケース（ＩＶ）、（Ｖ）、及び（ＶＩ）に対応する。
ケース（Ｖ）には、深さ方向の幅“β”を半分にした場合のシミュレーション結果が示される。ケース（ＶＩ）には、相対位置“γ”を１．０マイクロメートル浅くした場合のシミュレーション結果が示される。図１９に示されるように、深さ方向の幅“β”及び相対位置“γ”を変えても、ピーク電界とリーク電流の結果は大きく変わらない。このため、深さ方向の幅“β”及び相対位置“γ”がピーク電界とリーク電流に与える影響が少ないことが判り、ピーク濃度“α”が主要な決定因子であることが判る。
以上は、Ｎ型半導体部１０４がＰ＋型半導体部１００と概ね重なっていない場合の結果であるが、次に、これらが重なっている場合について考える。具体的には、第２シミュレーション条件の初期値として、σＢとしてはＰ＋型半導体部１００（のガウス関数のピーク位置）からの距離を０．６マイクロメートルとする。このように、第２シミュレーション条件では、Ｎ型半導体部１０４のピークがＰ＋型半導体部１００に埋もれず（埋もれれば、その効果は無い）、しかし、十分に重なるようにした。
図２１は、第２シミュレーション条件のうちピーク濃度“α”を変化させた場合における、ピーク電界及びリーク電流の最大電流密度についてのシミュレーション結果を示す図である。図２２は、第２シミュレーション条件に対応する不純物濃度のプロファイルの一例を示す図である。図２３は、第１シミュレーション条件の結果と第２シミュレーション条件の結果との比較を示す図である。
図２１に示されるように、ピーク濃度“α”が２．４Ｅ１６／ｃｍ３となるケース（ＸＩＩ）の場合、ピーク電界とリーク電流の条件を満たす。しかしながら、その他のケース（ＸＩ）及び（ＸＩＩＩ）の場合は、条件を満たさない。ここで注意すべきことは、ピーク濃度“α”に関して、先のＮ型半導体部１０４とＰ＋型半導体部１００が概ね重なっていない場合の、図１８と結果が異なることである。その比較を図２３に示す。
Ｎ型半導体部１０４とＰ＋型半導体部１００が重なっている場合は、Ｎ型半導体部１０４とＰ＋型半導体部１００が重なっていな場合と比べて、Ｎ型半導体部１０４がＰ＋型半導体部１００に埋もれている分だけ効果が低下する。このため、一桁近く濃度を高くしなければ、効果が得られない。また、重なりを更に深くすれば、更にその効果は減殺され、濃度を高くしなければならないはずである。なお、以上の数値的な結果は、シミュレーション条件により、上述の結論を覆さない程度の多少の変動は生じ得る。
例えばＮ型半導体部１０４の形状が図１７（Ａ）のような、ステップ関数に近くなれば、Ｎ型半導体部１０４の効果は若干高まり得る。これにより、当然のことながら、少し低いピーク濃度“α”でもＮ型半導体部１０４は効果を発揮し得る。また、前述の様に半導体部１０２の濃度と形状を最適化することによっても、より低い濃度でリークを抑えられることが期待される。一方、上述の通り、重なりが大きくなればその効果は減殺される。図１８、図１９、及び図２１に示されたシミュレーション結果と、以上の定性的な傾向から、Ｎ型半導体部１０４の濃度が１Ｅ１５／ｃｍ３程度以上１Ｅ１７／ｃｍ３以下程度の場合は、概ね、実用に供し得る妥当な条件が存在すると考えられる。
２． 第２実施形態
次に、第２実施形態について説明する。第２実施形態では、アバランシェフォトダイオードＡＰＤのアノードＡＥＬが表側に設けられる点において、第１実施形態と異なる。以下では、第１実施形態と異なる構成及び動作について主に説明する。第１実施形態と同等の構成及び動作については、説明を省略する。
２．１ ドメインの境界付近における平面レイアウト
図２４は、第２実施形態に係る光検出器のドメインの境界付近における平面レイアウトの一例を示す断面図である。図２４は、第１実施形態における図７に対応する。
複数のディープトレンチＤＴの各々の周囲には、対応するアバランシェフォトダイオードのアノードＡＥＬが設けられる。アノードＡＥＬは、例えば、Ｐ＋型半導体により形成される。同一のセンサ領域ＳＲにおいて隣り合う２個のアノードＡＥＬは、接していてもよいし、接していなくてもよい。例えば、同一の画素ＰＸ内の２個のアバランシェフォトダイオードＡＰＤの各々のアノードＡＥＬは、互いに接するように設けられ得る。異なる画素ＰＸ内の２個のアバランシェフォトダイオードＡＰＤの各々のアノードＡＥＬは、互いに離れて設けられ得る。同一のセンサ領域ＳＲにおいて、アノードＡＥＬを覆うように、アノードＡＥＬのカバー層ＣＯＶが設けられる。カバー層ＣＯＶは、例えば、Ｎ＋型半導体により形成される。
ドメインＤＭＮ１及びＤＭＮ２の間のドメイン境界ＤＢには、分離部ＳＥＰ１が設けられる。分離部ＳＥＰ１は、例えば、カラム方向ＣＡに延びる。分離部ＳＥＰ１は、例えば、Ｎ＋型半導体により形成される。分離部ＳＥＰ１は、ドメインＤＭＮ１及びＤＭＮ２を物理的及び電気的に分離する機能を有する。
センサ領域ＳＲと回路領域ＣＲとの間の回路境界ＣＢには、分離部ＳＥＰ２が設けられる。分離部ＳＥＰ２は、例えば、カラム方向ＣＡに延びる。分離部ＳＥＰ２は、例えば、Ｎ＋型半導体により形成される。分離部ＳＥＰ２は、センサ領域ＳＲ及び回路領域ＣＲを物理的及び電気的に分離する機能を有する。
２．２ ドメインの境界付近における断面構造
図２５は、第２実施形態に係る光検出器のドメインの境界付近における断面構造の一例を示す、図２４のＸＸＶ－ＸＸＶ線に沿った断面図である。図２５は、第１実施形態における図８に対応する。図２５に示される光検出器３２は、例えば、ＦＳＩ型の構造を有する。
光検出器３２は、基板１２０、半導体層１０５、及び絶縁体層１０６を含む。
基板１２０は、Ｐ＋型半導体基板である。第１実施形態における複数のＰ＋型半導体部１００等の形成に用いられるＰ＋型半導体基板と異なり、基板１２０は、薄膜化されない。また、第１実施形態における複数のＰ＋型半導体部１００と異なり、基板１２０は、アノードＡＥＬとして機能しない。
基板１２０の上面上には、半導体層１０５が設けられる。半導体層１０５は、例えば、基板１２０の上面を起点としてシリコンをエピタキシャル成長させて形成される層である。半導体層１０５の導電型はＮ型でもＰ型でもよい。半導体層１０５に含まれる不純物の濃度は、例えば、５Ｅ１５／ｃｍ３以下である。
半導体層１０５の上面上には、絶縁体層１０６が積層される。絶縁体層１０６は、絶縁性透明材料により形成される。上述の通り、第２実施形態では、基板１２０が薄膜化されないため、絶縁体層１０６の上面上に支持部材は設けられなくてよい。
半導体層１０５の上部のうち、隣り合うアバランシェフォトダイオードＡＰＤの間の領域には、複数のＰ＋型半導体部１２１、Ｎ型半導体部１２２、複数のＰ＋型半導体部１２３、及び複数の固定電荷膜１２４が設けられる。
複数のＰ＋型半導体部１２１の各々は、半導体層１０５の上部のうち、絶縁体膜１１２に対して、Ｐ＋型半導体部１０９及びＮ＋型半導体部１１０の組と反対側の領域に設けられる。すなわち、複数のＰ＋型半導体部１２１の各々は、半導体層１０５の上部のうち、隣り合う絶縁体膜１１２の間に設けられる。複数のＰ＋型半導体部１２１の各々は、対応するドメインＤＭＮの端子ＶＡに接続されるアノードＡＥＬとして機能する。
複数のＰ＋型半導体部１２１の下面上及び側面上には、Ｎ型半導体部１２２が設けられる。Ｎ型半導体部１２２は、複数のＰ＋型半導体部１２１の下面及び側面を覆うカバー層ＣＯＶとして機能する。Ｎ型半導体部１２２の膜厚は、例えば、０．２マイクロメートル以下である。Ｎ型半導体部１２２に含まれるＮ型不純物の濃度の下限は、半導体層１０５に含まれるＮ型不純物の濃度の１０倍程度である。Ｎ型半導体部１２２に含まれるＮ型不純物の濃度の上限は、後述する半導体層１０５に含まれる不純物の濃度の１０００倍程度である。より具体的には、例えば、半導体層１０５に含まれるＮ型不純物の濃度が１Ｅ１４／ｃｍ３の場合、Ｎ型半導体部１０４に含まれるＮ型不純物の濃度は、１Ｅ１５／ｃｍ３以上１Ｅ１７／ｃｍ３以下である。
複数の絶縁体膜１１２の下面上には、Ｐ＋型半導体部１２３が設けられる。Ｐ＋型半導体部１２３は、例えば、複数の絶縁体膜１１２を埋め込むために形成された溝の底部にボロン等のＰ型不純物をドープすることによって形成される。
複数の絶縁体膜１１２の側面のうち、Ｐ＋型半導体部１２１及びＮ型半導体部１２２が設けられる側の面上には、固定電荷膜１２４が設けられる。固定電荷膜１２４は、例えば、酸化ハフニウム（ＨｆＯ２）を含む。固定電荷膜１２４の導電型は、Ｐ型である。
２．３ 第２実施形態に係る効果
第２実施形態によれば、２個のＰ＋型半導体部１２１は、半導体層１０５の上面側のうち、２個のＰ＋型半導体部１２１にそれぞれ対応する２個の絶縁体膜１１２の間に設けられる。２個のＰ＋型半導体部１２１と半導体層１０５との間に、２個のＰ＋型半導体部１２１を覆うようにＮ型半導体部１２２が設けられる。これにより、第１実施形態と同等の効果を奏することができる。
また、絶縁体膜１１２の底面上及び側面上にはそれぞれ、Ｐ＋型半導体部１２３、及び固定電荷膜１２４が設けられる。これにより、リーク電流の発生を更に抑制できる。
２．４ シミュレーション結果
以下に、第２実施形態に係る光検出器における選択動作の様子を示すシミュレーション結果を示す。
図２６は、第２実施形態に係る光検出器における選択動作でアバランシェフォトダイオードに形成される電界分布の一例を示すダイアグラムである。図２６では、選択ドメインＤＭＮ内の選択画素ＰＸのアバランシェフォトダイオードＡＰＤのＰＮ接合付近に形成される電界のＺ方向に沿ったプロファイルが実線Ｌ５で示される。また、図２６では、非選択ドメインＤＭＮ内の非選択画素ＰＸのアバランシェフォトダイオードＡＰＤのＰＮ接合付近に形成される電界のＺ方向に沿ったプロファイルが点線Ｌ６で示される。
実線Ｌ５に示されるように、選択ドメインＤＭＮ内の選択画素ＰＸでは、ＰＮ接合の境界において、閾値ＴＨ１を超える電界のピークが形成される。このため、選択ドメインＤＭＮの選択画素ＰＸのアバランシェフォトダイオードＡＰＤは、ガイガーモードで動作し得ることが確認できる。
一方、点線Ｌ６に示されるように、非選択ドメインＤＭＮ内の非選択画素ＰＸでは、ＰＮ接合の境界において、閾値ＴＨ１を十分に下回るピークが形成される。このため、非選択ドメインＤＭＮの非選択画素ＰＸのアバランシェフォトダイオードＡＰＤは、ＰＤモードで動作し得ることが確認できる。
図２７は、第２実施形態に係る光検出器における選択動作でアバランシェフォトダイオードに形成される電子密度分布の一例を示すダイアグラムである。図２７では、選択ドメインＤＭＮ内の選択画素ＰＸのアバランシェフォトダイオードＡＰＤに形成される電子密度のＺ方向に沿ったプロファイルが実線Ｌ７で示される。また、図２７では、非選択ドメインＤＭＮ内の非選択画素ＰＸのアバランシェフォトダイオードＡＰＤに形成される電子密度のＺ方向に沿ったプロファイルが点線Ｌ８で示される。
実線Ｌ７に示されるように、選択ドメインＤＭＮ内の選択画素ＰＸにおける電子密度は、絶縁体膜１１２の下端よりも深い位置まで、閾値ＴＨ２を十分に下回る。このため、選択ドメインＤＭＮの選択画素ＰＸのアバランシェフォトダイオードＡＰＤでは、絶縁体膜１１２の下端よりも深い位置まで、空乏層が形成されていることが確認できる。なお、第１実施形態の図１３の場合と比べて、空乏層の厚さが薄い傾向にある。これにより、第１実施形態の方が、半導体層１０５のより深い部分を効果的に利用でき、より高い検出効率が期待できる。
一方、点線Ｌ８に示されるように、非選択ドメインＤＭＮ内の非選択画素ＰＸにおける電子密度は、ＰＮ接合からアノードＡＥＬの間のほとんどの領域で、閾値ＴＨ２を上回る。このため、非選択ドメインＤＭＮの非選択画素ＰＸのアバランシェフォトダイオードＡＰＤでは、ほとんど空乏層が形成されないことが確認できる。
図２８は、第２実施形態に係る光検出器における選択動作でドメイン間に形成される電流密度分布の一例を示すダイアグラムである。図２８では、選択ドメインＤＭＮ内のアノードＡＥＬと非選択ドメインＤＭＮ内のアノードＡＥＬとの間において、電流密度が最大となる領域ＩＤｍａｘが示される。
図２８に示されるように、電流密度が最大となる領域ＩＤｍａｘは、絶縁体膜１１２のうちアノードＡＬＥ側の側面の周辺に発生する。しかしながら、領域ＩＤｍａｘにおける電流密度の値は、４．６Ｅ－４Ａ／ｃｍ２程度であり、無視できる程度に小さい。このため、選択ドメインＤＭＮのアノードＡＬＥと非選択ドメインＤＭＮのアノードＡＬＥとの間に流れるリーク電流Ｉｌｅａｋが抑制されていることが確認できる。
なお、Ｐ＋型半導体部１２３が省略される場合、Ｐ＋型半導体部１２３が省略されない場合よりも、選択ドメインＤＭＮ内のＰＮ接合の境界におけるピーク電界が有意に（例えば、１．６Ｅ５Ｖ／ｃｍ程度に）低くなり、ガイガー現象が発生しなくなる。このように、ガイガー現象を発生させる観点から、Ｐ＋型半導体部１２３を設けることが効果的である。
３． 第３実施形態
次に、第３実施形態について説明する。第３実施形態では、アバランシェフォトダイオードＡＰＤのアノードＡＥＬが表側及び裏側のいずれにも設けられる点において、第１実施形態及び第２実施形態と異なる。以下では、第１実施形態及び第２実施形態と異なる構成及び動作について主に説明する。第１実施形態及び第２実施形態と同等の構成及び動作については、説明を省略する。
３．１ ドメインの境界付近における断面構造
図２９は、第３実施形態に係る光検出器のドメインの境界付近における断面構造の一例を示す断面図である。図２９は、第１実施形態における図８、及び第２実施形態における図２５に対応する。図２９に示される光検出器３２は、例えば、ＦＳＩ型のＷＣＳＰ構造を有する。
第１実施形態と同様、光検出器３２は、複数のＰ＋型半導体部１００、複数のＮ＋型半導体部１０１、複数の半導体部１０２、複数の導電体膜１０３、Ｎ型半導体部１０４、半導体層１０５、絶縁体層１０６、絶縁体層１０７、及び支持部材１０８を含む。
第２実施形態と同様、光検出器３２は、複数のＰ＋型半導体部１２１、Ｎ型半導体部１２２、複数のＰ＋型半導体部１２３、及び複数の固定電荷膜１２４を含む。
上述の各種構成は、第１実施形態及び第２実施形態の場合と同等の構成を有する。
３．２ 第３実施形態に係る効果
第３実施形態によれば、アノードＡＥＬとして、裏側にＰ＋型半導体部１００、表側にＰ＋型半導体部１２１がそれぞれ設けられる。カバー層ＣＯＶとして、裏側にＮ型半導体部１０４、表側にＮ型半導体部１２２がそれぞれ設けられる。これにより、第１実施形態におけるアノードＡＥＬの構成と、第２実施形態におけるアノードＡＥＬの構成と、を同時に実現できる。このため、第１実施形態、及び第２実施形態と同等の効果を奏することができる。
４． 第４実施形態
次に、第４実施形態について説明する。第４実施形態では、アバランシェフォトダイオードＡＰＤの受光面が裏側に設けられる点において、第１実施形態、第２実施形態、及び第３実施形態と異なる。以下では、第１実施形態と異なる構成及び動作について主に説明する。第１実施形態と同等の構成及び動作については、説明を省略する。
４．１ ドメインの境界付近におけるレイアウト
図３０は、第４実施形態に係る光検出器のドメインの境界付近における平面レイアウトの一例を示す断面図である。図３０は、第１実施形態における図７に対応する。
ドメインＤＭＮ１及びＤＭＮ２の各々には、複数のセンサ領域ＳＲが設けられる。なお、回路領域ＣＲは、図３０に示される面上には設けられない。
複数のセンサ領域ＳＲの各々には、複数のアバランシェフォトダイオードＡＰＤがマトリクス状に配置される。複数のアバランシェフォトダイオードＡＰＤの各々は、例えば、矩形状を有する。複数のアバランシェフォトダイオードＡＰＤの各々の周囲には、ビアＴＳＶが設けられる。ビアＴＳＶは、後述するように、光検出器３２の裏側に形成されるアノードＡＬＥを表側に引き出すための構造である。複数のビアＴＳＶの各々は、例えば、四角筒形状を有する。複数のビアＴＳＶの各々の周囲には、ディープトレンチＤＴが設けられる。ディープトレンチＤＴは、例えば、Ｚ方向に延びる四角筒状の構造体である。ディープトレンチＤＴは、隣り合うアバランシェフォトダイオードＡＰＤ間の光のクロストークを抑制する機能を有する。図３０に示されるように、互いに隣り合うディープトレンチＤＴは、一体化していてもよい。
４．２ ドメインの境界付近における断面構造
図３１は、第４実施形態に係る光検出器のドメインの境界付近における断面構造の一例を示す、図３０のＸＸＸＩ－ＸＸＸＩ線に沿った断面図である。図３１は、第１実施形態における図８に対応する。図３１に示される光検出器３２は、例えば、ＢＳＩ（Back-Side Illumination）型の構造を有する。
第１実施形態と同様、光検出器３２は、複数のＰ＋型半導体部１００、複数のＮ＋型半導体部１０１、複数の半導体部１０２、Ｎ型半導体部１０４、半導体層１０５、複数のＰ＋型半導体部１０９、複数のＮ＋型半導体部１１０、複数の導電体膜１１１、複数の絶縁体膜１１２、及び複数のＮ＋型半導体部１１４を含む。
Ｐ＋型半導体部１００の下面上には、Ｚ方向に見てセンサ領域ＳＲと重複する領域において、複数のレンズ１３１が設けられる。複数のレンズ１３１の各々は、Ｚ方向に見て、対応するＰ＋型半導体部１０９及びＮ＋型半導体部１１０の組を覆うように配置される。複数のレンズ１３１は、光検出器３２の裏側からの光を集光し、対応するアバランシェフォトダイオードＡＰＤに入射させるように構成される。複数のレンズ１３１は、マイクロレンズアレイとして機能する。
半導体層１０５の上面上には、絶縁体層１３２、及び支持部材１３３がこの順に積層される。絶縁体層１３２及び支持部材１３３は、絶縁材料、金属、あるいはシリコンにより形成される。絶縁材料、金属、あるいはシリコンの絶縁体層１３２内には、第１実施形態において回路領域ＣＲに形成される各種回路が形成され得る。
半導体層１０５、Ｎ型半導体部１０４、及びＰ＋型半導体部１００を貫通するように、複数のビアＴＳＶが設けられる。複数のビアＴＳＶの各々は、導電体膜１３４及び１３５、並びに絶縁体膜１３６を含む。
導電体膜１３４は、例えば、金属材料により形成される。導電体膜１３４は、Ｐ＋型半導体部１００と同じ層に設けられ、Ｐ＋型半導体部１００と接する。
導電体膜１３４の上面上には、Ｚ方向に延びる導電体膜１３５が設けられる。導電体膜１３５は、例えば、金属材料により形成される。導電体膜１３５の上面は、半導体層１０５の上面と揃う。
導電体膜１３５の側面上には、絶縁体膜１３６が設けられる。絶縁体膜１３６は、例えば、絶縁材料により形成される。絶縁体膜１３６は、導電体膜１３５と半導体層１０５との間に設けられることにより、導電体膜１３５と半導体層１０５とを電気的に絶縁する。
導電体膜１３５の上面上には、導電体膜１３７が設けられる。導電体膜１３７は、図示せぬ配線層を介して、絶縁体層１３２内の各種回路と電気的に接続される。
４．３ 第４実施形態に係る効果
第４実施形態によれば、導電体膜１３５は、導電体膜１３４を介してＰ＋型半導体部１００に接する下端と、半導体層１０５の上面に達する上端と、を有する。絶縁体膜１３６は、半導体層１０５と導電体膜１３５との間に設けられる。これにより、裏側に設けられたアノードＡＥＬを表側に引き出すことができる。このため、表側の絶縁体層１３２に各種回路が形成されるＢＳＩ構造を実現できる。したがって、ＢＳＩ構造においても、第１実施形態と同等の効果を奏することができる。
５． 変形例等
以上、種々の実施形態について説明したが、上述の第１実施形態乃至第４実施形態は、これに限られず、種々の変形が適宜適用可能である。
５．１ 第１変形例
上述の第１実施形態、第３実施形態、及び第４実施形態では、半導体層１０５のエピタキシャル成長の起点として、導電性を有する半導体基板が用いられる場合について説明したが、これに限られない。例えば、半導体層１０５のエピタキシャル成長の起点として、絶縁性を有する半導体基板が用いられてもよい。
図３２は、第１変形例に係る光検出器のドメインの境界付近における断面構造の一例を示す断面図である。図３２は、第１実施形態における図８に対応する。
図３２に示される光検出器３２は、Ｎ型半導体部１０４と半導体層１０５との間に、基板１４０を更に備える。
基板１４０は、真性の半導体基板である。基板１４０の下面上には、Ｎ型半導体部１０４が設けられる。Ｎ型半導体層の下面上には、Ｐ＋型半導体部１００、Ｎ＋型半導体部１０１、及び半導体部１０２が設けられる。Ｎ型半導体部１０４、Ｐ＋型半導体部１００、Ｎ＋型半導体部１０１、及び半導体部１０２は、例えば、基板１４０にリン等のＮ型不純物及びボロン等のＰ型不純物が拡散又はドープされることで形成される。
基板１４０の上面上には、半導体層１０５が設けられる。半導体層１０５は、例えば、基板１４０の上面を起点としてシリコンをエピタキシャル成長させて形成される層である。半導体層１０５の導電型はＮ型でもＰ型でもよい。半導体層１０５に含まれる不純物の濃度は、例えば、５Ｅ１５／ｃｍ３以下である。
以上により、ドメインＤＭＮ毎のアノードＡＥＬは、１個の基板１４０に並列接続される構成となる。上述の通り、基板１４０は、真性の半導体基板であるため、絶縁性を有するとみなせる。このため、ドメインＤＭＮ毎のアノードＡＥＬに異なる電圧を印加しても、アノードＡＥＬ間にリーク電流Ｉｌｅａｋが流れることを抑制できる。したがって、上述の第１実施形態、第３実施形態、及び第４実施形態と同等の効果を奏することができる。
５．２ 第２変形例
上述の第１実施形態、第２実施形態、第３実施形態、及び第４実施形態では、Ｐ＋型半導体部１０９の上面上にＮ＋型半導体部１１０が設けられることによってＰＮ接合が形成される場合について説明したが、これに限られない。例えば、ＰＮ接合を形成するＰ＋型半導体部及びＮ＋型半導体部の上下関係は、反転してもよい。
図３３は、第２変形例に係る光検出器のドメインの境界付近における断面構造の一例を示す断面図である。図３３は、第１実施形態における図８に対応する。
図３３に示される光検出器３２は、第１実施形態におけるＰ＋型半導体部１００、Ｎ＋型半導体部１０１、半導体部１０２、Ｎ型半導体部１０４、Ｐ＋型半導体部１０９、Ｎ＋型半導体部１１０、Ｎ型ウェル領域１１５、及びＰ型ウェル領域１１６に代えて、Ｎ＋型半導体部１００Ａ、Ｐ＋型半導体部１０１Ａ、Ｐ型半導体部１０４Ａ、Ｎ＋型半導体部１０９Ａ、Ｐ＋型半導体部１１０Ａ、Ｐ型ウェル領域１１５Ａ、及びＮ型ウェル領域１１６Ａを含む。Ｎ＋型半導体部１００Ａ、Ｐ＋型半導体部１０１Ａ、Ｐ型半導体部１０４Ａ、Ｎ＋型半導体部１０９Ａ、Ｐ＋型半導体部１１０Ａ、Ｐ型ウェル領域１１５Ａ、及びＮ型ウェル領域１１６Ａはそれぞれ、第１実施形態におけるＰ＋型半導体部１００、Ｎ＋型半導体部１０１、半導体部１０２、Ｎ型半導体部１０４、Ｐ＋型半導体部１０９、Ｎ＋型半導体部１１０、Ｎ型ウェル領域１１５、及びＰ型ウェル領域１１６の導電型が反転したものである。
なお、図３３では、半導体部１０２及び半導体層１０５の導電型は、Ｐ型の場合が示されるが、半導体部１０２及び半導体層１０５の導電型は、Ｎ型でもよい。半導体層１０５の導電型がＮ型の場合、Ｐ型ウェル領域１１５Ａ及びＮ型ウェル領域１１６Ａの導電型は、反転する。
図３３に示される例の場合、ドメインＤＭＮ１と重複する領域内のＮ＋型半導体部１００Ａ及び導電体膜１１１はそれぞれ、ドメインＤＭＮ１内のアバランシェフォトダイオードＡＰＤのカソードＣＥＬ及びアノードＡＥＬとして機能する。また、ドメインＤＭＮ２と重複する領域内のＮ＋型半導体部１００Ａ及び導電体膜１１１はそれぞれ、ドメインＤＭＮ２内のアバランシェフォトダイオードＡＰＤのカソードＣＥＬ及びアノードＡＥＬとして機能する。
なお、Ｎ型不純物の濃度に対するＮ型半導体の比抵抗と、Ｐ型不純物の濃度に対するＰ型半導体の比抵抗とは、異なる。このため、第１実施形態において示したＮ型不純物及びＰ型不純物の濃度は、第２変形例にて代替された構成に対してはそのまま適用されないが、その濃度比率については適用され得る。すなわち、Ｐ型半導体部１０４Ａに含まれるＰ型不純物の濃度の下限は、半導体層１０５に含まれる不純物の濃度の１０倍程度である。Ｐ型半導体部１０４Ａに含まれるＰ型不純物の濃度の上限は、半導体層１０５に含まれる不純物の濃度の１０００倍程度である。
以上のような構成によっても、アバランシェフォトダイオードＡＰＤは、ガイガーモードで動作することができる。このため、上述の第１実施形態、第２実施形態、第３実施形態、及び第４実施形態と同等の効果を奏することができる。
５．３ 第３変形例
上述の第２実施形態及び第３実施形態では、分離部ＳＥＰ１及びＳＥＰ２としてＮ＋型半導体部が設けられる場合について説明したが、これに限られない。例えば、分離部ＳＥＰ１及びＳＥＰ２として、ディープトレンチが設けられてもよい。
図３４は、第３変形例に係る光検出器のドメインの境界付近における断面構造の一例を示す断面図である。図３４は、第２実施形態における図２５に対応する。
図３４に示されるように、光検出器３２には、第２実施形態におけるＮ＋型半導体部１１４及び１１９に代えて、絶縁体膜１１４Ａ及び１１９Ａが設けられ得る。絶縁体膜１１４Ａ及び１１９Ａは、ディープトレンチＤＴとして機能するとともに、それぞれ分離部ＳＥＰ１及びＳＥＰ２として機能する。これにより、より面積効率を向上させつつ、回路及びドメイン間を分離することができる。
なお、図３４では、上述の変形例が第２実施形態に適用される場合について説明したが、同等の変形が、第３実施形態についても適用可能である。基本的にその特徴は、図３４について示した特徴と同じであるため、これ以上の説明を省略する。
５．４ 第４変形例
上述の第４実施形態では、Ｐ＋型半導体部１００間を分離する構成としてＮ＋型半導体部が設けられる場合について説明したが、これに限られない。例えば、Ｐ＋型半導体部１００間を分離する構成として、ディープトレンチが設けられてもよい。
図３５は、第４変形例に係る光検出器のドメインの境界付近における断面構造の一例を示す断面図である。図３５は、第４実施形態における図３１に対応する。
図３５に示されるように、光検出器３２には、第４実施形態におけるＮ＋型半導体部１０１及び１１４に代えて、絶縁体膜１０１Ｂ及び１１４Ｂが設けられ得る。絶縁体膜１０１Ｂ及び１１４Ｂは、絶縁体膜１０１Ｂは、ディープトレンチＤＴとして機能するとともに、Ｐ＋型半導体部１００間を分離する構成、及び分離部ＳＥＰ１としてそれぞれ機能する。これにより、より面積効率を向上させつつ、回路及びドメイン間を分離することができる。
なお、絶縁体膜１０１Ｂ及び１１４Ｂは、Ｚ方向に見て、格子状に設けられる。図３０の例では、ドメインＤＭＮ間におけるアバランシェフォトダイオードＡＰＤ間に２重にディープトレンチＤＴがあるように図示されているが、図３５に示されるように、ドメインＤＭＮ間におけるディープトレンチＤＴは、１重でも構わない。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１…距離計測装置
１０…制御部
２０…出射部
２１，２２…駆動回路
２３…光源
２４，３１…光学系
２５…ミラー
３０…受光部
３２…光検出器
３３…出力回路
４０…計測部
５０…電源回路
５１…ＳＰＡＤ
５２…選択回路
５３…シフト回路
１００，１０９，１２１，１２３，１０１Ａ，１１０Ａ…Ｐ＋型半導体部
１０１，１１０，１１４，１１９，１００Ａ，１０９Ａ…Ｎ＋型半導体部
１０２…半導体部
１０４，１２２…Ｎ型半導体部
１０４Ａ…Ｐ型半導体部
１０３，１１１，１３４，１３５，１３７…導電体膜
１０５…半導体層
１０６，１０７，１３２…絶縁体層
１０８，１３３…支持部材
１１２，１３６，１１４Ａ，１１９Ａ，１０１Ｂ，１１４Ｂ…絶縁体膜
１１３，１３１…レンズ
１１５，１１７，１１６Ａ…Ｎ型ウェル領域
１１６，１１８，１１５Ａ…Ｐ型ウェル領域
１２０，１４０…基板
１２４…固定電荷膜

Claims (18)

  1. 互いに離れて設けられる、各々が第１導電型の第１半導体部及び第２半導体部と、
    対向する第１面及び第２面を有する、前記第１導電型又は第２導電型の半導体層と、
    前記第１半導体部及び前記第２半導体部と、前記半導体層と、の間に設けられる前記第２導電型の第３半導体部と、
    前記第１半導体部に対応し、前記半導体層内の前記第１面側において互いに接するように設けられる、前記第１導電型の第４半導体部及び前記第２導電型の第５半導体部と、
    前記第２半導体部に対応し、前記半導体層内の前記第１面側において互いに接するように設けられる、前記第１導電型の第６半導体部及び前記第２導電型の第７半導体部と、
    を備え、
    前記第３半導体部の不純物濃度は、前記半導体層の不純物濃度より高い、
    光検出器。
  2. 前記第３半導体部の不純物濃度は、前記半導体層の不純物濃度の１０倍以上１０００倍以下である、
    請求項１記載の光検出器。
  3. 前記第３半導体部の厚さは、０．２マイクロメートル以下である、
    請求項１記載の光検出器。
  4. 前記第３半導体部は、前記第１半導体部及び前記第２半導体部と接する、
    請求項１記載の光検出器。
  5. 前記半導体層内で、前記第１面から前記第１面と交差する第１方向に延び、前記第１方向に見て前記第４半導体部及び前記第５半導体部を囲む第１絶縁体膜と、
    前記半導体層内で、前記第１面から前記第１方向に延び、前記第１方向に見て前記第６半導体部及び前記第７半導体部を囲む第２絶縁体膜と、
    を更に備え、
    前記半導体層の前記第１面から前記半導体層の前記第２面までの長さは、前記第１絶縁体膜及び前記第２絶縁体膜の前記第１方向に沿った長さより長い、
    請求項１記載の光検出器。
  6. 前記第１半導体部と前記第２半導体部との間に設けられる前記第２導電型の第８半導体部を更に備え、
    前記第３半導体部の不純物濃度は、前記第８半導体部の不純物濃度より低い、
    請求項１記載の光検出器。
  7. 前記第１半導体部及び前記第２半導体部と前記第８半導体部との間に設けられる第９半導体部を更に備え、
    前記第９半導体部の不純物濃度は、前記第８半導体部の不純物濃度より低い、
    請求項６記載の光検出器。
  8. 前記第１半導体部及び前記第２半導体部は、前記半導体層の前記第２面側に設けられる、
    請求項１記載の光検出器。
  9. 前記第１半導体部に対して前記半導体層と反対側において、前記第１半導体部に接する第１金属膜と、
    前記第２半導体部に対して前記半導体層と反対側において、前記第２半導体部に接する第２金属膜と、
    更に備えた、
    請求項８記載の光検出器。
  10. 前記第１半導体部及び前記第２半導体部の下端から前記半導体層の上端までの厚さは、２０マイクロメートル以上５０マイクロメートル以下である、
    請求項８記載の光検出器。
  11. 前記半導体層と前記第３半導体部との間に設けられた真性の半導体基板を更に備えた、
    請求項８記載の光検出器。
  12. 前記第１面と交差する第１方向に延び、前記第１半導体部に接する下端と、前記半導体層の前記第１面に達する上端と、を有する第３導電体膜と、
    前記半導体層と前記第３導電体膜との間に設けられる第３絶縁体膜と、
    前記第１方向に延び、前記第２半導体部に接する下端と、前記半導体層の前記第１面に達する上端と、を有する第４導電体膜と、
    前記半導体層と前記第４導電体膜との間に設けられる第４絶縁体膜と、
    を更に備えた、
    請求項８記載の光検出器。
  13. 前記第１半導体部及び前記第２半導体部は、前記半導体層の前記第１面側のうち、前記第１絶縁体膜と前記第２絶縁体膜との間に設けられる、
    請求項５記載の光検出器。
  14. 前記第１絶縁体膜の側面のうち、前記第１半導体部及び前記第２半導体部が設けられる側の側面上に設けられる、前記第１導電型の第１固定電荷膜と、
    前記第２絶縁体膜の側面のうち、前記第１半導体部及び前記第２半導体部が設けられる側の側面上に設けられる、前記第１導電型の第２固定電荷膜と、
    を更に備えた、
    請求項１３記載の光検出器。
  15. 前記第１絶縁体膜の底面上に設けられる、前記第１導電型の第１０半導体部と、
    前記第２絶縁体膜の底面上に設けられる、前記第１導電型の第１１半導体部と、
    を更に備えた、
    請求項１３記載の光検出器。
  16. 各々が複数の画素を含む第１ドメイン及び第２ドメインを備え、
    前記第１ドメイン内の前記複数の画素の各々は、第１アノード電極を有する第１アバランシェフォトダイオードを含み、
    前記第２ドメイン内の前記複数の画素の各々は、前記第１アノード電極とは独立した電圧が供給されるように構成された第２アノード電極を有する第２アバランシェフォトダイオードを含む、
    光検出器。
  17. 前記第１ドメイン内の画素を選択する場合、前記第２アノード電極には、前記第１アノード電極に印加される電圧よりも１０Ｖ以上高い電圧が印加されるように構成された、
    請求項１６記載の光検出器。
  18. 光源からの出射光を投光するように構成された出射部と、
    前記出射光の反射光を受光するように構成された受光部と、
    前記出射部が前記出射光を投光した時刻と、前記受光部が前記反射光を受光した時刻とに基づいて、距離を計測するように構成された計測部と、
    を備え、
    前記受光部は、請求項１又は請求項１６記載の光検出器を含む、
    距離計測装置。
JP2022140161A 2022-09-02 2022-09-02 光検出器及び距離計測装置 Pending JP2024035593A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022140161A JP2024035593A (ja) 2022-09-02 2022-09-02 光検出器及び距離計測装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2022140161A JP2024035593A (ja) 2022-09-02 2022-09-02 光検出器及び距離計測装置

Publications (1)

Publication Number Publication Date
JP2024035593A true JP2024035593A (ja) 2024-03-14

Family

ID=90194819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022140161A Pending JP2024035593A (ja) 2022-09-02 2022-09-02 光検出器及び距離計測装置

Country Status (1)

Country Link
JP (1) JP2024035593A (ja)

Similar Documents

Publication Publication Date Title
US10651332B2 (en) SPAD photodiode
CN107949911B (zh) 固态摄像元件和摄像装置
US10401218B2 (en) Photodetection device and object detection system using said photodetection device
US10347670B2 (en) Photodetection element
US7898001B2 (en) Single photon detector and associated methods for making the same
KR20170017803A (ko) 광전 변환 디바이스, 거리 측정 장치 및 정보 처리 시스템
US20160181302A1 (en) Semiconductor photomultiplier
US11275156B2 (en) Sensor and distance measuring device comprising first and second quenching devices respectively connected to current output terminals of fist and second avalanche photodiodes
US20230243969A1 (en) Sensor and distance measuring device
US11860033B2 (en) Photodetector, photodetector array, and drive method comprising a second transistor including a channel of first conductivity type and a first transistor including a channel of second conductivity type that has polarity opposite to polarity of the first conductivity type
EP3477710A1 (en) Avalanche photodiode and method of manufacturing the avalanche photodiode
US7928533B2 (en) Nano-multiplication region avalanche photodiodes and arrays
JPWO2018088478A1 (ja) 光検出装置
JP2024035593A (ja) 光検出器及び距離計測装置
US20220310866A1 (en) Light detector
JPWO2020121858A1 (ja) 光検出装置及び光検出装置の製造方法
US11316063B2 (en) Diode devices and methods of forming a diode device
JP2017036971A (ja) 光電変換デバイス、測距装置および情報処理システム
US20210257508A1 (en) Photon Avalanche Diode and Methods of Producing Thereof
JP2024016609A (ja) 光検出器及び距離計測装置
JP2017037937A (ja) 光電変換デバイス、測距装置および情報処理システム
US11039515B2 (en) Light emitting semiconductor device for generation of short light pulses
JP6700687B2 (ja) 光電変換デバイス、測距装置および情報処理システム
Hu et al. Advanced back-illuminated silicon photomultipliers with surrounding P+ trench
US11322641B2 (en) Semiconductor device with single electron counting capability

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20230105