JP2017117957A - 光電変換装置 - Google Patents

Abstract

【課題】２種類のフォトダイオードが配列された構造において、フォトダイオードの個々を適切に電気的に分離するための新規な構造を提供する。【解決手段】光電変換装置は、行列状に配列された複数のユニットを備え、各ユニットは、Ｎ型の半導体領域とそれを取り囲むＰ型の半導体領域とから成る第１フォトダイオードと、Ｐ型の半導体領域とそれを取り囲むＮ型の半導体領域とから成る第２フォトダイオードと、前記第１及び前記第２フォトダイオードの少なくとも一方からの信号を出力する回路部とを有し、前記複数のユニットは、前記第１フォトダイオードと前記第２フォトダイオードとがこの順番で配列方向に並んだ第１ユニットと、それと前記配列方向で隣り合い、前記第１フォトダイオードと前記第２フォトダイオードとがこれと反対の順番で前記配列方向に並んだ第２ユニットとを含む。【選択図】図６

Description

本発明は、光電変換装置に関する。

測距法の１つに、対象物に対して光を照射し、対象物からの反射光を検知して対象物までの距離を測定するＴＯＦ（Ｔｉｍｅ Ｏｆ Ｆｌｉｇｈｔ）法という方法がある。具体的には、対象物までの距離は、光の照射のタイミングから反射光の検知のタイミングまでの時間（即ち、照射光に対する反射光の遅延量）と、光の速度とに基づいて測定される。ここで、対象物からの反射光は、外部環境の光である環境光と共に検知されるため、該環境光を考慮した測距を行う技術が求められる。

図７は、特許文献１の実施形態２（段落００９２以降）の光検出素子１の構成例を示している。光検出素子１は、第１の感光部１１ａ、それに対応する正孔保持部１３、第２の感光部１１ｂ、それに対応する電子保持部１４、再結合部１５及び出力部１６を備える。正孔保持部１３には、光源２の消灯時に感光部１１ａで生じた正孔（環境光に対応する正孔）が保持される。また、電子保持部１４には、光源２の点灯時に感光部１１ｂで生じた電子（対象物３からの反射光及び環境光の双方に対応する電子）が保持される。再結合部１５は、正孔保持部１３の正孔（環境光に対応する正孔）と、電子保持部１４の電子（反射光及び環境光の双方に対応する電子）とを再結合させる。これにより、反射光及び環境光のうちの反射光に対応する電子が残存することになり、該電子は出力部１６により読み出される。この方法によると、反射光及び環境光のうちの反射光に対応する信号を取得することができ、ＴＯＦ法に基づく測距を高精度に行うのに有利である。

特開２００５−３０３２６８号公報

特許文献１（段落００４５）を参照すると、上述の各ユニット（感光部１１ａ及び１１ｂ等）を各々が含む複数の光検出素子１を配列した構造が考えられる。この構造によると、単一の光検出素子１が単位画素に対応し、ＴＯＦ法に基づく測距を行うための信号が各光検出素子１から出力され、それによって距離画像が得られる。

この構造を実現する方法の一つとして、感光部１１ａ及び１１ｂに、２種類のフォトダイオードをそれぞれ用いることが考えられる。例えば、感光部１１ａには、Ｐ型半導体領域とそれを取り囲むＮ型半導体領域とから成るフォトダイオードを用いることが考えられる。また、例えば、感光部１１ｂには、Ｎ型半導体領域とそれを取り囲むＰ型半導体領域とから成るフォトダイオードを用いることが考えられる。ここで、これら２種類のフォトダイオードを用いる場合、画素の構造を、該２種類のフォトダイオードの画素内での電気的分離だけでなく、隣接画素のフォトダイオードからの電気的分離についても考慮しながら設計する必要がある。なお、特許文献１には、どのような回路素子を用いてどのような回路を構成し、上述の各手段を半導体基板上にどのように実現するか等、具体的な構造が開示されていない。

本発明は、２種類のフォトダイオードが配列された構造において、フォトダイオードの個々を適切に電気的に分離するための新規な構造を提供することを目的とする。

本発明の一つの側面は光電変換装置にかかり、前記光電変換装置は、半導体基板上に配された複数の光検出ユニットを備え、前記複数の光検出ユニットのそれぞれが、電子及び正孔の一方を蓄積するための第１導電型の第１半導体領域を含む第１フォトダイオードと、前記電子及び正孔の他方を蓄積するための前記第１導電型とは異なる第２導電型の第２半導体領域を含む第２フォトダイオードとを有し、前記複数の光検出ユニットの各々の前記第１フォトダイオード及び前記第２フォトダイオードの少なくとも一方の電荷に基づく信号を出力する光電変換装置であって、前記複数の光検出ユニットは、互いに隣り合う第１ユニットと第２ユニットとを含み、前記半導体基板の上面に対する平面視において、前記第１ユニットの前記第２フォトダイオードと前記第２ユニットの前記第２フォトダイオードとは、前記第１ユニットの前記第１フォトダイオードと前記第２ユニットの前記第１フォトダイオードとの間に位置しており、前記第１ユニットの前記第２フォトダイオードと前記第２ユニットの前記第２フォトダイオードとは、前記第１導電型の第３半導体領域を共有していることを特徴とする。

本発明によれば、例えば、上記２種類のフォトダイオードの個々を適切に電気的に分離することができる。本発明の他の効果は、以下の詳細な説明および添付図面を参照しながら本発明の例示的態様と共に詳細に説明され、十分に理解されよう。

撮像装置の構成例を説明するための図である。 検出部の構成例を説明するための図である。 画素の構成例を説明するための図である。 画素の駆動方法の例を説明するための図である。 画素の構造の例を説明するための図である。 画素配列の構成の例を説明するための図である。 参考例の構成を説明するための図である。

以下、添付図面を参照しながら本発明の好適な実施形態について説明する。なお、各図は、構造ないし構成を説明する目的で記載されたものに過ぎず、図示された各部材の寸法は必ずしも現実のものを反映するものではない。また、各図において、同一の部材または同一の構成要素には同一の参照番号を付しており、以下、重複する内容については説明を省略する。

図１は、本発明に係る光電変換装置が適用された情報処理装置１００（以下、装置１００）の構成例を説明するための図である。装置１００は、例えば、ＬＥＤ等の光源１０１、レンズ等の光学系１０２及び１０３、検出部１０４、並びに、処理部１０５を具備する。

光源１０１の発光光Ｌ１は、光学系１０２を介して測距対象である対象物１１０に照射される。光Ｌ２は、対象物１１０からの反射光を含み、光学系１０３を介して検出部１０４に入射する。検出部１０４は、光Ｌ２に基づく信号を処理部１０５に供給する。検出部１０４は、本発明に係る光電変換装置に対応し、光検出装置と称されてもよいし、或いは単に半導体装置と称されてもよい（なお、装置は、デバイス、モジュール等と称されてもよい。）。処理部１０５は、光源１０１及び検出部１０４を駆動し、検出部１０４からの信号に基づいて、対象物１１０との距離に基づく情報を算出する（該算出の具体的な方法は後述とする。）。

なお、装置１００の構成は本例に限られるものではなく、目的等に応じて、本構成の一部は変更されてもよいし、付随的に他の要素が追加されてもよい。例えば、装置１００は撮像装置（カメラ）であり得、検出部１０４は撮像部としても機能しうる。他の例では、装置１００は測距装置でありうる。

図２は、検出部１０４の構成例を説明するための図である。検出部１０４は、例えば、画素アレイ２１０、駆動部２２０、読出部２３０、出力部２４０および制御部２５０を備える。画素アレイ２１０は、半導体基板上に行列状に（複数の行および複数の列を形成するように）配列された複数の画素ＰＸを含みうる。

本明細書では、装置１００が撮像装置である場合を考えて「画素」と表現するが、「画素」に代替して「光検出ユニット」、「受光ユニット」、「センサユニット」等と表現されてもよいし、これらを総括して「ユニット」と表現されてもよい。同様に、「画素アレイ」は「ユニットアレイ」と表現されてもよい。

駆動部２２０は、例えば、各行に配された制御線Ｌ＿ＣＮＴを用いて画素アレイ２１０の各画素ＰＸを行単位で駆動する。該駆動された画素ＰＸは、光Ｌ２に応じた信号を画素信号として列信号線Ｌ＿ＣＯＬを介して出力する。読出部２３０は、列信号線Ｌ＿ＣＯＬを介して出力された画素信号を水平転送し、出力部２４０は、該水平転送された画素信号を前述の処理部１０５に出力する。制御部２５０は、クロック信号等の基準信号に基づいて上記各ユニットを制御する。検出部１０４は、上記各ユニットに電力を供給する電力供給部（不図示）等をさらに備えていてもよい。

図３は、単位画素ＰＸの構成例を説明するための図である。画素ＰＸは、例えば、フォトダイオードＰＤ＿Ｎ及びＰＤ＿Ｐ、トランジスタＭＮ１〜ＭＮ６及びＭＰ１〜ＭＰ２、並びに、容量Ｃ１＿Ｎ、Ｃ２＿Ｎ、Ｃ１＿Ｐ及びＣ２＿Ｐを有する。

フォトダイオードＰＤ＿Ｎ及びＰＤ＿Ｐの各々は、互いに独立した光電変換部として機能する。ＮＭＯＳトランジスタＭＮ１（第１トランジスタ）は、フォトダイオードＰＤ＿Ｎ（第１フォトダイオード）のカソードと、ノードｎ１とに電流経路を形成するように配される。フォトダイオードＰＤ＿Ｎのアノードは、電圧Ｖ１に固定される（即ち、電圧Ｖ１を供給する電源ラインに接続される。）。ＰＭＯＳトランジスタＭＰ１（第２トランジスタ）は、フォトダイオードＰＤ＿Ｐ（第２フォトダイオード）のアノードと、ノードｎ１とに電流経路を形成するように配される。フォトダイオードＰＤ＿Ｐのカソードは、電圧Ｖ２に固定される。本例では、電圧Ｖ１は−２［Ｖ］程度に設定され、電圧Ｖ２は＋２［Ｖ］程度に設定されうる。

ＮＭＯＳトランジスタＭＮ２は、フォトダイオードＰＤ＿Ｎのカソードと、ノードｎ２とに電流経路を形成するように配される。ＰＭＯＳトランジスタＭＰ２は、フォトダイオードＰＤ＿Ｐのアノードと、ノードｎ２とに電流経路を形成するように配される。

容量Ｃ１＿Ｎ及びＣ２＿Ｎは、Ｎ型（第１導電型の）半導体領域とそれを取り囲むＰ型（第２導電型の）半導体領域とで構成されうる（詳細は後述とする。）。容量Ｃ１＿Ｎの一方の端子はノードｎ１に接続され、容量Ｃ１＿Ｎの他方の端子は電圧Ｖ１に固定される。容量Ｃ２＿Ｎの一方の端子はノードｎ２に接続され、容量Ｃ２＿Ｎの他方の端子は電圧Ｖ１に固定される。また、容量Ｃ１＿Ｐ及びＣ２＿Ｐは、Ｐ型半導体領域とそれを取り囲むＮ型半導体領域とで構成されうる（詳細は後述とする。）。容量Ｃ１＿Ｐの一方の端子はノードｎ１に接続され、容量Ｃ１＿Ｐの他方の端子は電圧Ｖ２に固定される。容量Ｃ２＿Ｐの一方の端子はノードｎ２に接続され、容量Ｃ２＿Ｐの他方の端子は電圧Ｖ２に固定される。

なお、容量Ｃ１＿Ｎ及び容量Ｃ１＿Ｐは、ここでは区別して示されるが、これらをまとめて、第１電荷保持部に対応する「容量Ｃ１」と示してもよい。即ち、容量Ｃ１＿Ｎと容量Ｃ１＿Ｐとは、構造上これらを区別することが可能であるため、ここでは個別に図示されたが、いずれもノードｎ１側の反対側において定電圧で固定されるため、これらを合成して等価的に単一の容量成分として見なしてもよい。容量Ｃ１には、容量Ｃ１に保持された電荷量と、容量Ｃ１の静電容量とに応じた電圧が生じ、よって、容量Ｃ１は、第１電荷電圧変換部と称されてもよい。同様に、容量Ｃ２＿Ｎ及び容量Ｃ２＿Ｐをまとめて、第２電荷保持部に対応する「容量Ｃ２」と示してもよく、また、容量Ｃ２は、第２電荷電圧変換部と称されてもよい。

トランジスタＭＮ１及びＭＰ１のゲートには、制御線Ｌ＿ＣＮＴを介して制御信号ＴＸ１が供給される。例えば、信号ＴＸ１がハイレベルのとき、トランジスタＭＮ１は導通状態となり、一方で、トランジスタＭＰ１は非導通状態となる。また、例えば、信号ＴＸ１がローレベルのとき、トランジスタＭＮ１は非導通状態となり、一方で、トランジスタＭＰ１は導通状態となる。同様に、トランジスタＭＮ２及びＭＰ２のゲートには、制御線Ｌ＿ＣＮＴを介して制御信号ＴＸ２が供給される。

トランジスタＭＮ３は、ノードｎ１と電圧Ｖ０の電源ラインとの間に電流経路を形成するように配される。トランジスタＭＮ３のゲートには、制御線Ｌ＿ＣＮＴを介して制御信号ＲＥＳ１が供給され、トランジスタＭＮ３は、信号ＲＥＳ１に応答して容量Ｃ１＿Ｎ及びＣ１＿Ｐを初期化する。同様に、トランジスタＭＮ４は、ノードｎ２と電圧Ｖ０の電源ラインとの間に電流経路を形成するように配され、制御信号ＲＥＳ２に応答して容量Ｃ２＿Ｎ及びＣ２＿Ｐを初期化する。本例では、電圧Ｖ０は０［Ｖ］に設定されうる。

なお、本例では、トランジスタＭＮ３及びＭＮ４には互いに異なる制御信号ＲＥＳ１及びＲＥＳ２がそれぞれ供給される態様を例示したが、他の例では、これらには共通の制御信号が供給されてもよい。また、本例では、トランジスタＭＮ３及びＭＮ４のいずれもが電圧Ｖ０に固定される態様を例示したが、他の例では、これらは互いに異なる電圧に固定されてもよい。

トランジスタＭＮ５は、ノードｎ１の電圧に応じてソースフォロワ動作を行う。トランジスタＭＮ６は、制御線Ｌ＿ＣＮＴを介して供給される制御信号ＳＥＬに応答して、トランジスタＭＮ５のソースの電圧に応じた信号を画素信号として列信号線Ｌ＿ＣＯＬに出力する。トランジスタＭＮ５及びＭＮ６は、画素信号を読み出す（又は出力する）ための読出回路部に対応し、本例では、これらのいずれにもＮＭＯＳトランジスタが用いられるが、ＰＭＯＳトランジスタが用いられてもよい。

画素ＰＸの構成が上述の例に限られないことは言うまでもなく、該構成の一部は必要に応じて適切に変更されればよい。例えば、本例では、フォトダイオード（ＰＤ＿Ｎ等）の電荷を転送トランジスタ（ＭＮ１等）により容量（Ｃ１等）に転送し、該転送された電荷に応じた信号を、トランジスタ（ＭＮ５等）を介して画素信号として出力する構成を例示した。この構成例によると、電荷の読み出しを行うフォトダイオードを高速に切り替え、信号を読み出すことが可能となる。よって、この構成例は、ＴＯＦ法に基づく測距を行う上で好適である。しかし、他の例では、フォトダイオード（ＰＤ＿Ｎ等）と容量（Ｃ１等）とは転送トランジスタ（ＭＮ１等）を介さずに直接的に接続されてもよい。また、他の例では、転送トランジスタ（ＭＮ１等）と容量（Ｃ１等）との間に他のトランジスタが更に配されてもよい。即ち、容量（Ｃ１等）は、フォトダイオード（ＰＤ＿Ｎ等）で発生し蓄積された電荷又はそれに応じた電圧を保持し、それを後段の読出回路部に提供するように構成されればよい。

また、複数の画素ＰＸで１つの読出回路部を共有した構成を採用してもよく、その場合にも、各画素ＰＸが読出回路部を有するとみなすことができる。また、読出回路部の少なくとも一部は半導体基板上であって画素アレイ２１０の外に配置することもできる。例えばソースフォロワ動作のための電流源を画素アレイ２１０の外に配置することができる。また、例えばＣＣＤなどの電荷転送素子を用いて画素アレイ２１０の外に電荷を転送し、画素アレイ２１０の外に配置した読出回路部で信号を生成することもできる。

図４（ａ）〜（ｄ）は、ＴＯＦ法に基づく測距を行う際の単位画素ＰＸの駆動方法の例を説明するためのタイミングチャートである（横軸は時間軸を示す。）。図４（ａ）及び（ｂ）は、制御信号ＴＸ１及びＴＸ２の波形をそれぞれ示している（縦軸は信号レベルを示す。）。信号ＴＸ１がハイレベル（正電圧）のときに、トランジスタＭＮ１は導通状態になり、トランジスタＭＰ１は非導通状態になる。また、信号ＴＸ１がローレベル（負電圧）のときに、トランジスタＭＰ１は導通状態になり、トランジスタＭＮ１は非導通状態になる。なお、信号ＴＸ１が０［Ｖ］のとき、トランジスタＭＮ１及びＭＰ１のいずれも非導通状態になるものとする。信号ＴＸ２についても同様である。

図４（ｃ）は、光Ｌ１及びＬ２の光量の波形を示している（縦軸は光量を示す。）。前述のとおり、光Ｌ１は光源１０１の発生光であり、図示されるように、光源１０１の点灯（オン）と消灯（オフ）とを所定の周期で繰り返す。また、光Ｌ２は、検出部１０４が受ける受光光であり、対象物１１０からの反射光だけでなく、外部環境の光である環境光を含みうる。そのため、図中では、受光光Ｌ２について、０でないローレベルであって光源１０１の消灯に対応するローレベルと、それより高いレベルのハイレベルであって光源１０１の点灯に対応するハイレベルとを示している。また、受光光Ｌ２には、光Ｌ１に対して、対象物１１０との距離に相当する遅延（位相差）が発生する。

図４（ａ）〜（ｃ）から分かるように、信号ＴＸ１及びＴＸ２のハイレベル／ローレベルの周期は、光源１０１の点灯／消灯の周期に同期される。本例では、信号ＴＸ１又はＴＸ２を受けるトランジスタＭＮ１〜ＭＮ２及びＭＰ１〜ＭＰ２の個々の導通状態／非導通状態の切り替えは、光源１０１の点灯／消灯の切り替えのタイミングと略同時に為される。

図４（ｄ）は、ノードｎ１の電圧ＶＦＤ１（具体的には、容量Ｃ１＿Ｎ及びＣ１＿Ｐの電圧）と、ノードｎ２の電圧ＶＦＤ２（具体的には、容量Ｃ２＿Ｎ及びＣ２＿Ｐの電圧）とを示している（縦軸は電圧値を示す。）。即ち、電圧ＶＦＤ１は、容量Ｃ１に保持された電荷量に対応し、電圧ＶＦＤ２は、容量Ｃ２に保持された電荷量に対応する。

最初に（時刻ｔ０の前）、トランジスタＭＮ３〜ＭＮ４により容量Ｃ１＿Ｎ及びＣ１＿Ｐ並びにＣ２＿Ｎ及びＣ２＿Ｐを初期化し、即ち、電圧ＶＦＤ１及びＶＦＤ２を初期化する。本例（Ｖ０＝０［Ｖ］、Ｖ１＝−２［Ｖ］、Ｖ２＝＋２［Ｖ］）では、電圧ＶＦＤ１及びＶＦＤ２の初期値は、実質的に０［Ｖ］である。これと共に、トランジスタＭＮ１〜ＭＮ２及びＭＰ１〜ＭＰ２を導通状態にすることにより、フォトダイオードＰＤ＿Ｎ及びＰＤ＿Ｐは初期化される。例えば、初期化後のフォトダイオードＰＤ＿Ｎのカソード電圧は−１［Ｖ］程度となり、初期化後のフォトダイオードＰＤ＿Ｐのアノード電圧は＋１［Ｖ］程度となる。

時刻ｔ０で、光源１０１を点灯する。また、時刻ｔ０では、信号ＴＸ１をハイレベルにすると共に信号ＴＸ２をローレベルにし、トランジスタＭＮ１及びＭＰ２が導通状態になり且つトランジスタＭＮ２及びＭＰ１が非導通状態になる。即ち、フォトダイオードＰＤ＿Ｎは、トランジスタＭＮ１により容量Ｃ１＿Ｎに接続され、また、フォトダイオードＰＤ＿Ｐは、トランジスタＭＰ２より容量Ｃ２＿Ｐに接続される。その後の時刻ｔ１において、受光光Ｌ２がハイレベルになる。

ここで、時刻ｔ０〜ｔ１の期間では、受光光Ｌ２がローレベル（０ではない）であるから、容量Ｃ１＿Ｎには、フォトダイオードＰＤ＿Ｎで発生し蓄積された電子であって光Ｌ２のローレベルの光量に応じた電子が転送される。同様に、容量Ｃ１＿Ｐには、フォトダイオードＰＤ＿Ｐで発生し蓄積された正孔であって光Ｌ２のローレベルの光量に応じた正孔が転送される。よって、図４（ｄ）に図示されるように、時刻ｔ１では、電圧ＶＦＤ１は、該転送された電子に応じた電圧になり、同様に、電圧ＶＦＤ２は、該転送された正孔に応じた電圧になる。

時刻ｔ１で受光光Ｌ２がハイレベルになるため、時刻ｔ１以降（後述の時刻ｔ２まで）のフォトダイオードＰＤ＿Ｎでの電子の発生量、及び、フォトダイオードＰＤ＿Ｐでの正孔の発生量は、それぞれ、時刻ｔ０〜ｔ１の期間に比べて大きくなる。即ち、時刻ｔ１〜ｔ２の電圧ＶＦＤ１及びＶＦＤ２の電圧の変化量は、それぞれ、時刻ｔ０〜ｔ１の期間に比べて大きくなる。

時刻ｔ２では、光源１０１を消灯する。また、時刻ｔ２では、信号ＴＸ１をローレベルにすると共に信号ＴＸ２をハイレベルにし、トランジスタＭＮ１及びＭＰ２が非導通状態になり且つトランジスタＭＮ２及びＭＰ１が導通状態になる。即ち、フォトダイオードＰＤ＿Ｎは、トランジスタＭＮ２により容量Ｃ２＿Ｎに接続され、また、フォトダイオードＰＤ＿Ｐは、トランジスタＭＰ１により容量Ｃ１＿Ｐに接続される。

これにより、時刻ｔ２以降（後述の時刻ｔ３まで）、容量Ｃ１＿Ｐには、フォトダイオードＰＤ＿Ｐで発生し蓄積された正孔であって光Ｌ２のハイレベルの光量に応じた正孔が転送される。ここで、該容量Ｃ１＿Ｐに転送された正孔と、時刻ｔ０〜ｔ２の期間に容量Ｃ１＿Ｎに転送された電子とは、これらが再結合することにより消滅する。そのため、電圧ＶＦＤ１は上がる（前述のとおり、容量Ｃ１＿Ｎと容量Ｃ１＿Ｐとは単一の容量Ｃ１に対応するため、電圧ＶＦＤ１は、単に容量Ｃ１への正孔の転送によって上がるとも言える。）。同様に、時刻ｔ２〜ｔ３では、容量Ｃ２＿Ｎには、フォトダイオードＰＤ＿Ｎで発生し蓄積された電子であって光Ｌ２のハイレベルの光量に応じた電子が転送され、電圧ＶＦＤ２は下がる。

その後、時刻ｔ３で受光光Ｌ２がローレベルになるため、時刻ｔ３以降（後述の時刻ｔ４まで）のフォトダイオードＰＤ＿Ｎでの電子の発生量、及び、フォトダイオードＰＤ＿Ｐでの正孔の発生量は、それぞれ、時刻ｔ２〜ｔ３の期間に比べて小さくなる。即ち、時刻ｔ３〜ｔ４の電圧ＶＦＤ１及びＶＦＤ２の電圧の変化量は、それぞれ、時刻ｔ２〜ｔ３の期間に比べて小さくなる。

時刻ｔ４では、再び、光源１０１を点灯し、また、信号ＴＸ１をハイレベルにすると共に信号ＴＸ２をローレベルにする。即ち、時刻ｔ０〜ｔ４を１周期として、時刻ｔ４以降では、上述の一連の動作が周期的に繰り返される。なお、１周期分の期間は、１０［ｎｓｅｃ］〜１００［ｎｓｅｃ］程度である。

上述の一連の動作を繰り返すことにより、電圧ＶＦＤ１（ＶＦＤ２）は、徐々に初期値（本例では０［Ｖ］）からシフトしていく。例えば、図４（ｃ）の例のように、受光光Ｌ２の光Ｌ１に対する遅延量が小さい場合（上述の一連の動作の周期を周期Ｔとして、該遅延量がＴ／４よりも小さい場合）には、電圧ＶＦＤ１は下がっていく（電圧ＶＦＤ２は上がっていく）。これに対して、受光光Ｌ２の光Ｌ１に対する遅延量が大きい場合（該遅延量がＴ／４よりも大きい場合）には、電圧ＶＦＤ１は上がっていく（電圧ＶＦＤ２は下がっていく）。なお、受光光Ｌ２の光Ｌ１に対する遅延量がＴ／４と略等しい場合には、電圧ＶＦＤ１（ＶＦＤ２）は実質的に初期値（本例では０［Ｖ］）のままである。よって、上述の一連の動作を繰り返した後の電圧ＶＦＤ１（ＶＦＤ２）に基づいて対象物１１０との距離を算出し、即ち、ＴＯＦ法に基づく測距を行うことができる。

本例では、電圧ＶＦＤ１に応じた信号をトランジスタＭＮ５及びＭＮ６により画素信号として読み出す態様を例示したが、他の例では、電圧ＶＦＤ２に応じた信号を読み出してもよい。電圧ＶＦＤ１及びＶＦＤ２の一方のみに応じた信号を読み出す場合には、トランジスタＭＮ１〜ＭＮ４及びＭＰ１〜ＭＰ２のうち該読み出しに用いられないトランジスタは配置されなくてもよい。また、他の例では、電圧ＶＦＤ１に応じた信号および電圧ＶＦＤ２に応じた信号の双方を読み出し、これら双方を用いてＳＮ比を向上させることも可能である。

図５（ａ１）は、平面視（半導体基板の上面又はそれに平行な面に対する平面視。以下、単に「平面視」という。）における画素ＰＸの第１のレイアウトを説明するための模式図である。ここで、後述の第２のレイアウトのものと区別するため、第１のレイアウトの画素ＰＸを「画素ＰＸ＿Ａ」とする。図５（ｂ）は、カットラインＢ１−Ｂ２での断面構造を示す模式図である。図５（ｃ）は、カットラインＣ１−Ｃ２での断面構造を示す模式図である。図５（ｄ）は、カットラインＤ１−Ｄ２での断面構造を示す模式図である。図中では、本構造の理解を容易にするため、Ｘ方向（第１方向に対応）と、それと交差するＹ方向（第２方向に対応）と、Ｘ方向及びＹ方向で形成される平面と交差するＺ方向とを用いて各図の対応関係を示している。なお、Ｘ方向及びＹ方向は、前述の画素アレイ２１０の行方向及び列方向にそれぞれ対応してもよい。

例えば、半導体基板の少なくとも一部であるＮ型半導体領域ＲＮ１の中に、Ｐ型半導体領域ＲＰ１が形成されている。ここで、「Ｎ型領域ＲＮ１の中に形成されている」とは「Ｎ型領域ＲＮ１に取り囲まれている」ことを示す。即ち、Ｐ型領域ＲＰ１はＮ型領域ＲＮ１に取り囲まれている。以下の他の領域の説明についても同様である。

Ｐ型領域ＲＰ１には、前述のフォトダイオードＰＤ＿Ｎ、トランジスタＭＮ１及びＭＮ２、並びに、容量Ｃ１＿Ｎ及びＣ２＿Ｎが形成される。例えば、フォトダイオードＰＤ＿Ｎは、Ｐ型領域ＲＰ１の中にＮ型半導体領域ＲＮ２が形成されて成る。容量Ｃ１＿Ｎは、Ｐ型領域ＲＰ１の中にＮ型のフローティングディフュージョンＦＤ１＿Ｎ（第１フローティングディフュージョン）が形成されて成る。同様に、容量Ｃ２＿Ｎは、Ｐ型領域ＲＰ１の中にＮ型のフローティングディフュージョンＦＤ２＿Ｎが形成されて成る。

なお、フォトダイオードＰＤ＿ＮのカソードであるＮ型領域ＲＮ２は、トランジスタＭＮ１のソースに対応し（ソースと一体であり）、フローティングディフュージョンＦＤ２＿Ｎは、トランジスタＭＮ１のドレインに対応する（ドレインと一体である。）。この観点から、電荷転送用のＭＯＳトランジスタであるトランジスタＭＮ１は、転送部と表現されてもよい。他のトランジスタＭＮ２、ＭＰ１及びＭＰ２についても同様である。

トランジスタＭＮ１のゲートに対応する電極ＧＴＸ１は、平面視におけるフローティングディフュージョンＦＤ１＿ＮとＮ型領域ＲＮ２との間かつ半導体基板上に絶縁膜Ｆを介して配されている。同様に、トランジスタＭＮ２のゲートに対応する電極ＧＴＸ２は、平面視におけるフローティングディフュージョンＦＤ２＿ＮとＮ型領域ＲＮ２との間かつ半導体基板上に絶縁膜Ｆを介して配されている。

Ｎ型領域ＲＮ１には、前述のフォトダイオードＰＤ＿Ｐ、トランジスタＭＰ１及びＭＰ２、並びに、容量Ｃ１＿Ｐ及びＣ２＿Ｐが形成される。例えば、フォトダイオードＰＤ＿Ｐは、Ｎ型領域ＲＮ１の中にＰ型半導体領域ＲＰ２が形成されて成る。容量Ｃ１＿Ｐは、Ｎ型領域ＲＮ１の中にＰ型のフローティングディフュージョンＦＤ１＿Ｐ（第２フローティングディフュージョン）が形成されて成る。同様に、容量Ｃ２＿Ｐは、Ｎ型領域ＲＮ１の中にＰ型のフローティングディフュージョンＦＤ２＿Ｐが形成されて成る。電極ＧＴＸ１は、トランジスタＭＮ１のゲートの他、トランジスタＭＰ１のゲートにも対応しており、即ち、トランジスタＭＮ１のゲートとトランジスタＭＰ１のゲートとは電極ＧＴＸ１により共通に形成されている。同様に、電極ＧＴＸ２は、トランジスタＭＰ２のゲートにも対応している。なお、ゲート電極ＧＴＸ１（ＧＴＸ２）は共通に形成されなくてもよく、トランジスタＭＮ１及びＭＰ１（ＭＮ２及びＭＰ２）の個々に対応する電極が個別に形成されてもよい。

Ｐ型領域ＲＰ１に形成された素子群（フォトダイオードＰＤ＿Ｎ、トランジスタＭＮ１及びＭＮ２、並びに、容量Ｃ１＿Ｎ及びＣ２＿Ｎ）は、Ｙ方向に沿って配される。例えば、フォトダイオードＰＤ＿Ｎは、容量Ｃ１＿Ｎ及びＣ２＿Ｎの間に配される。ここでは、読み出しの対象となる容量Ｃ１＿Ｎが、後述のトランジスタＭＮ３〜ＭＮ６が配された方の側に位置し、容量Ｃ２＿Ｎが、それと反対側に位置するが、これらは逆でもよい。そして、容量Ｃ１＿ＮとフォトダイオードＰＤ＿Ｎとの間にトランジスタＭＮ１が配され、容量Ｃ２＿ＮとフォトダイオードＰＤ＿Ｎとの間にトランジスタＭＮ２が配される。これらの素子群は、図中において「第１素子群ＥＧ１」として示される。

Ｎ型領域ＲＮ１に形成された素子群（フォトダイオードＰＤ＿Ｐ、トランジスタＭＰ１及びＭＰ２、並びに、容量Ｃ１＿Ｐ及びＣ２＿Ｐ）についても同様である。これらの素子群は、図中において「第２素子群ＥＧ２」として示される。

素子群ＥＧ１と、素子群ＥＧ２とは、それぞれ対応するようにＸ方向で並んでおり、それらが構造面または電気特性面において互いに対称な関係になるように構成されるとよい。即ち、フォトダイオードＰＤ＿Ｎ、トランジスタＭＮ１及びＭＮ２、並びに、容量Ｃ１＿Ｎ及びＣ２＿Ｎは、フォトダイオードＰＤ＿Ｐ、トランジスタＭＰ１及びＭＰ２、並びに、容量Ｃ１＿Ｐ及びＣ２＿Ｐと、Ｘ方向で、それぞれ並ぶように配されうる。

上述の素子群ＥＧ１及びＥＧ２が配された位置から更にＹ方向に離れた位置には、トランジスタＭＮ３〜ＭＮ６に対応する要素ないし部分の個々が配されている。図中の電極ＧＲＥＳ１、ＧＲＥＳ２、ＧＳＦ及びＧＳＥＬは、それぞれ、トランジスタＭＮ３、ＭＮ４、ＭＮ５及びＭＮ６のゲートに対応する。これらの素子群は、図中において「第３素子群ＥＧ３」として示される。なお、図５（ｂ）及び（ｃ）に示されるＰ型領域ＲＰ３は、トランジスタＭＮ３〜ＭＮ６のＰ型ウェルに対応し、本例ではＰ型領域ＲＰ１及びＲＰ３は互いに独立した（Ｎ型領域ＲＮ１により分離された）態様を示すが、これらは一体に形成されてもよい。

素子群ＥＧ１と素子群ＥＧ２と素子群ＥＧ３とは、互いに、ＰＮ接合により電気的に分離されうる。該ＰＮ接合は、本例では、Ｘ方向及びＹ方向においてＰ型領域ＲＰ１とＮ型領域ＲＮ１とにより形成されており、また、Ｙ方向においてＮ型領域ＲＮ１とＰ型領域ＲＰ３とにより形成されている。該ＰＮ接合による電気的分離は、導電型が互いに異なる２つの領域間に形成されるポテンシャル障壁によって達成され得、該２つの領域の間には真性領域（ｉ型領域）が存在してもよい。

図５（ａ２）は、平面視における画素ＰＸの第２のレイアウトを説明するための模式図である。ここで、前述の第１のレイアウトの画素ＰＸ＿Ａと区別するため、第２のレイアウトの画素ＰＸを「画素ＰＸ＿Ｂ」とする。画素ＰＸ＿Ｂは、画素ＰＸ＿Ａとは、回路構成については実質的に同一であるが、上面レイアウトについて、素子群ＥＧ１の位置と素子群ＥＧ２の位置とが逆であるという点で異なる。即ち、フォトダイオードＰＤ＿ＮとフォトダイオードＰＤ＿Ｐとが、画素ＰＸ＿Ａではこの順番でＸ方向に配されているのに対して、画素ＰＸ＿Ｂではこれと逆の順番でＸ方向に配されている。トランジスタＭＮ１、ＭＮ２、ＭＰ１及びＭＰ２、並びに、容量Ｃ１＿Ｎ、Ｃ２＿Ｎ、Ｃ１＿Ｐ及びＣ２＿Ｐについても同様である。

図６（ａ）は、画素アレイ２１０における画素配列の第１の例を説明するための図である。ここでは説明の容易化のため、３行×３列の画素ＰＸを示している。第１の例によると、前述の画素ＰＸ＿Ａ及びＰＸ＿Ｂは、Ｘ方向（ここでは行方向）に沿って、交互に配置されている。具体的には、第１行について、第１列には画素ＰＸ＿Ａが配され、第２列には画素ＰＸ＿Ｂが配され、第３列には画素ＰＸ＿Ａが配されている。第２行及び第３行についても同様である。即ち、図６（ａ）に示されたレイアウトにおいて、第１〜第３行のそれぞれの画素ＰＸの群は、列方向において、互いに並進対称の関係になっている。

上記画素配列によると、行方向で互いに隣り合う２つの画素ＰＸ＿Ａ及びＰＸ＿Ｂは、Ｐ型領域ＲＰ１を共有する。また、行方向で互いに隣り合う他の２つの画素ＰＸ＿Ａ及びＰＸ＿Ｂは、Ｎ型領域ＲＮ１を共有する。ここで、例えば「Ｐ型領域ＲＰ１を共有する」とは「一体に（連続的に）形成された単一の（一塊の）Ｐ型領域ＲＰ１が２以上の要素に対応する」ことを示し、Ｐ型領域ＲＰ１は、該２以上の要素の間で、Ｐ型領域ＲＰ１とは異なる他の要素によって分離されない。即ち、Ｐ型領域ＲＰ１は、隣接画素ＰＸ＿Ａ及びＰＸ＿Ｂの境界部およびその近傍にわたって一体に形成されており、Ｎ型領域や素子分離部（ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）等）によっては分離されていない。

なお、共有されたＰ型領域ＲＰ１の中には、Ｐ型の不純物の濃度分布があってもよく、例えば、このＰ型の不純物の濃度分布によって形成されるポテンシャル勾配によって画素ＰＸ間の電荷を電気的に分離するように構成してもよい。Ｎ型領域ＲＮ１が共有される場合についても同様である。Ｎ型領域ＲＮ１は、隣接画素ＰＸ＿Ａ及びＰＸ＿Ｂ間で、Ｐ型領域ＲＰ１の下方の部分を介してＮ型領域ＲＮ１が連続している。

該共有されたＰ型領域ＲＰ１は、フォトダイオードＰＤ＿Ｎのアノードに対応し、また、容量Ｃ１＿Ｎ及びＣ２＿Ｎの電圧Ｖ１側の端子に対応する。また、該共有されたＮ型領域ＲＮ１は、フォトダイオードＰＤ＿Ｐのカソードに対応し、また、容量Ｃ１＿Ｐ及びＣ２＿Ｐの電圧Ｖ２側の端子に対応する。

ここで、第１の例によると、Ｐ型領域ＲＰ１又はＮ型領域ＲＮ１が隣接画素間で共有されるため、画素ＰＸ＿Ａ（又はＰＸ＿Ｂ）のみを配列した場合に比べて、ＰＮ接合による分離部の数を減らすことができる。よって、各画素内において素子群ＥＧ１と素子群ＥＧ２との距離（例えば、フォトダイオードＰＤ＿ＮとフォトダイオードＰＤ＿Ｐとの距離）を大きくし又は確保することができる。

２つのフォトダイオード間の距離は、フォトダイオードＰＤ＿ＮについてはカソードであるＮ型領域ＲＮ２の平面視における外縁、フォトダイオードＰＤ＿ＰについてはアノードであるＰ型領域ＲＰ２の平面視における外縁に基づいて計測されればよい。例えば、フォトダイオードＰＤ＿ＮとフォトダイオードＰＤ＿Ｐとの距離は、フォトダイオードＰＤ＿ＮのカソードであるＮ型領域ＲＮ２と、フォトダイオードＰＤ＿ＰのアノードであるＰ型領域ＲＰ２との平面視における距離である。

例えば、図６（ａ）に拡大図で示されるように、第３行かつ第２列の画素ＰＸ＿ＢにおけるフォトダイオードＰＤ＿ＮとフォトダイオードＰＤ＿Ｐとの距離を、距離Ｌ１とする。また、第３行かつ第２列の画素ＰＸ＿ＢのフォトダイオードＰＤ＿Ｎと、その隣接画素である第３行かつ第３列の画素ＰＸ＿ＡのフォトダイオードＰＤ＿Ｎとの距離を、距離Ｌ２とする。この場合、Ｌ１＞Ｌ２が成立する。以下、このことについて詳細に述べる。

各画素内において、素子群ＥＧ１と素子群ＥＧ２との間の距離（これらをＰＮ接合によって適切に分離するための距離）が十分に確保されていないと、例えば、ラッチアップが発生する可能性がある。また、これらの素子分離のため（或いは、該ラッチアップの発生を防ぐため）、Ｐ型領域ＲＰ１のＰ型不純物濃度およびＮ型領域ＲＮ１のＮ型不純物濃度は、それぞれ比較的（近傍の他の領域に比べて）高く設定されうる。そして、Ｐ型領域ＲＰ１とＮ型領域ＲＮ１との間のＰＮ接合には逆バイアスが印加されるため、ブレークダウンが発生する可能性もある。よって、第１の例によると、素子群ＥＧ１と素子群ＥＧ２との間の距離を大きくすることが可能となり、ラッチアップ耐性やブレークダウン耐圧を向上させるのに有利であると言える。

一方、隣接画素間において、２つの素子群ＥＧ１の間（又は、２つの素子群ＥＧ２の間）にはＰＮ接合による分離が不要である。そのため、素子群ＥＧ１同士の距離（又は、素子群ＥＧ２同士の距離）は、素子群ＥＧ１と素子群ＥＧ２との間の距離ほど大きくする必要はない。即ち、種類ないしタイプ（例えば極性、導電型等）が互いに同じ２つの素子は、種類ないしタイプが互いに異なる２つの素子の場合に比べて、互いに近くに配置されてもよい。

よって、図６（ａ）に示された第１の例の画素配列によると、ラッチアップ耐性やブレークダウン耐圧を向上させながら、素子群ＥＧ１及びＥＧ２の各素子を各画素内および隣接画素間で適切に電気的に分離することができる。また、第１の例によると、Ｐ型領域ＲＰ１及び／又はＮ型領域ＲＮ１が隣接画素間で共有されるため、それらに所定の電圧ないし電力を供給するためのコンタクトプラグＣＴ（給電部）を隣接画素間の境界部に配置することも可能であり、レイアウト設計面においても有利である。

図６（ｂ）は、画素アレイ２１０における画素配列の第２の例を説明するための図である。前述の第１の例（図６（ａ）参照）では、行方向には画素ＰＸ＿Ａ及びＰＸ＿Ｂが交互に配列され、列方向には画素ＰＸ＿Ａ及びＰＸ＿Ｂの一方が配列された。これに対して、第２の例では、行方向および列方向のそれぞれに、画素ＰＸ＿Ａ及びＰＸ＿Ｂが交互に配列される。即ち、第２の例では、第２行について、第１列には画素ＰＸ＿Ｂが配され、第２列には画素ＰＸ＿Ａが配され、第３列には画素ＰＸ＿Ｂが配されている。第２の例によると、例えば、列方向での隣接画素間の相互作用（例えば、列方向における各要素の寄生容量）を均一化することができ、例えば、装置１００を撮像装置として用いる場合には、画像に縦縞が発生することを防ぐことができる。

以上、いくつかの好適な態様を例示したが、本発明はこれらの例に限られるものではなく、本発明の趣旨を逸脱しない範囲で、その一部が変更されてもよい。例えば、上述の例では、素子群ＥＧ１〜ＥＧ３がＰＮ接合によって互いに電気的に分離された構造を例示したが、これらは、画素ＰＸ内において他の手段によって分離されてもよい。該他の手段は、例えばＳＴＩ構造を有する素子分離部や、ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）で形成された素子分離部等を含みうる。

また、本明細書では、本発明の適用例である装置１００を撮像装置として例示したが、本発明は他の用途にも用いられうることは言うまでもなく、ここで例示された態様に限られるものではない。例えば、本発明は、自動車等に搭載されうる人感センサや障害物センサ等に適用されてもよいし、仮想空間を実現するゲーム機等に適用されてもよい。また、例えば、本発明は、ＴＯＦ法に基づいて測距を行うための構造に限られず、位相差検出法に基づいて焦点位置を調整するための構造に適用されてもよい。

その他、本明細書に記載された個々の用語は、本発明を説明する目的で用いられたものに過ぎず、本発明は、その用語の厳密な意味に限定されるものでないことは言うまでもなく、その均等物をも含みうる。

ＰＸ：画素、ＰＤ＿Ｎ：第１フォトダイオード、ＰＤ＿Ｐ：第２フォトダイオード、ＭＮ１〜ＭＮ６：ＮＭＯＳトランジスタ、ＭＰ１〜ＭＰ２：ＰＭＯＳトランジスタ。

Claims (15)

1. 半導体基板上に配された複数の光検出ユニットを備え、前記複数の光検出ユニットのそれぞれが、電子及び正孔の一方を蓄積するための第１導電型の第１半導体領域を含む第１フォトダイオードと、前記電子及び正孔の他方を蓄積するための前記第１導電型とは異なる第２導電型の第２半導体領域を含む第２フォトダイオードとを有し、前記複数の光検出ユニットの各々の前記第１フォトダイオード及び前記第２フォトダイオードの少なくとも一方の電荷に基づく信号を出力する光電変換装置であって、
   前記複数の光検出ユニットは、互いに隣り合う第１ユニットと第２ユニットとを含み、
   前記半導体基板の上面に対する平面視において、前記第１ユニットの前記第２フォトダイオードと前記第２ユニットの前記第２フォトダイオードとは、前記第１ユニットの前記第１フォトダイオードと前記第２ユニットの前記第１フォトダイオードとの間に位置しており、
   前記第１ユニットの前記第２フォトダイオードと前記第２ユニットの前記第２フォトダイオードとは、前記第１導電型の第３半導体領域を共有している
   ことを特徴とする光電変換装置。
2. 前記平面視において、前記第１ユニットの前記第２半導体領域と、前記第２ユニットの前記第２半導体領域との距離は、
   前記第１ユニットの前記第１半導体領域と、前記第１ユニットの前記第２半導体領域との距離、及び、
   前記第２ユニットの前記第１半導体領域と、前記第２ユニットの前記第２半導体領域との距離の少なくとも一方より小さい
   ことを特徴とする請求項１に記載の光電変換装置。
3. 前記平面視における前記第１ユニットと前記第２ユニットとの間に配され、前記第３半導体領域に電圧を供給するためのコンタクトプラグをさらに備える
   ことを特徴とする請求項１または請求項２に記載の光電変換装置。
4. 前記第１ユニットの前記第１フォトダイオードと前記第２ユニットの前記第１フォトダイオードとは、前記第２導電型の第４半導体領域を共有している
   ことを特徴とする請求項１から請求項３のいずれか１項に記載の光電変換装置。
5. 前記第１ユニットおよび第２ユニットの少なくとも一方において、前記第１フォトダイオードと前記第２フォトダイオードとは、ＰＮ接合によって電気的に分離されている
   ことを特徴とする請求項１から請求項３のいずれか１項に記載の光電変換装置。
6. 前記複数の光検出ユニットは、さらに、前記第２ユニットに隣り合う第３ユニットを含み、前記第２ユニットが前記第１ユニットと前記第３ユニットとの間に配されており、
   前記平面視において、前記第２ユニットの前記第１フォトダイオードと前記第３ユニットの前記第１フォトダイオードとは、前記第２ユニットの前記第２フォトダイオードと前記第３ユニットの前記第２フォトダイオードとの間に位置しており、
   前記第１ユニットの前記第１フォトダイオードと前記第３ユニットの前記第１フォトダイオードとは、前記第２導電型の第４半導体領域を共有している
   ことを特徴とする請求項１から請求項５のいずれか１項に記載の光電変換装置。
7. 前記平面視において、前記第１ユニットの前記第１半導体領域と、前記第３ユニットの前記第１半導体領域との距離は、
   前記第１ユニットの前記第１半導体領域と、前記第１ユニットの前記第２半導体領域との距離、及び、
   前記第３ユニットの前記第１半導体領域と、前記第３ユニットの前記第２半導体領域との距離の少なくとも一方より小さい
   ことを特徴とする請求項６に記載の光電変換装置。
8. 前記平面視における前記第２ユニットと前記第３ユニットとの間に配され、前記共有された前記第２導電型の半導体領域に電圧を供給するためのコンタクトプラグをさらに備える
   ことを特徴とする請求項６または請求項７に記載の光電変換装置。
9. 前記第１ユニットと前記第２ユニットとは第１方向で並んでおり、
   前記複数の光検出ユニットのそれぞれは、
   前記第１フォトダイオードが配された位置から、前記第１方向と交差する第２方向にずれた位置に配された第１フローティングディフュージョンと、
   制御信号に応答して前記第１フォトダイオードと前記第１フローティングディフュージョンとを電気的に接続するＭＯＳトランジスタである第１トランジスタと、
   前記第１フローティングディフュージョンと前記第１方向で隣り合い、前記第２フォトダイオードが配された位置から、前記第２方向にずれた位置に配された第２フローティングディフュージョンと、
   前記第１トランジスタと前記第１方向で隣り合い、制御信号に応答して前記第２フォトダイオードと前記第２フローティングディフュージョンとを電気的に接続するＭＯＳトランジスタである第２トランジスタと、
   をさらに有する
   ことを特徴とする請求項１から請求項８のいずれか１項に記載の光電変換装置。
10. 前記複数の光検出ユニットのそれぞれは、前記第１フォトダイオード及び前記第２フォトダイオードの少なくとも一方からの信号を出力するための回路部を有する
    ことを特徴とする請求項１から請求項９のいずれか１項に記載の光電変換装置。
11. 前記第１ユニットと前記第２ユニットとは第１方向で並んでおり、
    前記複数の光検出ユニットのそれぞれにおいて、前記回路部は複数のトランジスタを含み、該複数のトランジスタは、前記第１フォトダイオード及び前記第２フォトダイオードが配された領域から、前記第１方向と交差する第２方向にずれた位置において、前記第１方向に沿って配されている
    ことを特徴とする請求項１０に記載の光電変換装置。
12. 前記第１ユニットと前記第２ユニットとは第１方向で並んでおり、
    前記複数の光検出ユニットは、前記第１方向に沿って並べられた前記光検出ユニットの群が、前記第１方向と交差する第２方向に沿って、並進対称となるように配置されている
    ことを特徴とする請求項１から請求項１１のいずれか１項に記載の光電変換装置。
13. 前記第１ユニットと前記第２ユニットとは第１方向で並んでおり、
    前記複数の光検出ユニットは、前記第１方向と交差する第２方向に沿って、
    前記第１フォトダイオード及び前記第２フォトダイオードが前記第１フォトダイオード、前記第２フォトダイオードの順番で前記第１方向に並んだユニットと、
    前記第１フォトダイオード及び前記第２フォトダイオードが前記第２フォトダイオード、前記第１フォトダイオードの順番で前記第１方向に並んだユニットと、
    が交互に位置するように、配列されている
    ことを特徴とする請求項１から請求項１１のいずれか１項に記載の光電変換装置。
14. 前記第１ユニットと前記第２ユニットとは第１方向で並んでおり、
    前記複数の光検出ユニットでは、前記第１方向と交差する第２方向に沿って、前記第１フォトダイオードと前記第２フォトダイオードが交互に配置されている
    ことを特徴とする請求項１から請求項１１のいずれか１項に記載の光電変換装置。
15. 請求項１から請求項１４のいずれか１項に記載の光電変換装置と、
    前記光電変換装置からの信号を処理する処理部と、を具備する
    ことを特徴とする情報処理装置。

Images