JP7297546B2 - 光電変換装置、撮像システム、移動体、および積層用の半導体基板 - Google Patents

Description

本件は光電変換装置、撮像システム、移動体、および積層用の半導体基板に関する。

特許文献１には、撮像装置において、ダイナミックレンジを拡大するためにフローティングディフュージョン部（以下、ＦＤ部）に一端が接続され、リセットトランジスタに他端が接続された容量付加用トランジスタを有する構成が開示されている。

特開２０１０－１２４４１８号公報

画素領域の特定の部分に強い光が入射したときに特定の部分の画素のＦＤ部の電位が下がりすぎてしまう場合がある。しかしながら、特許文献１では、ＦＤ部の電位が下がりすぎてしまう場合についての検討がなされていない。ＦＤ部の電位が下がりすぎることで、画質の低下が生じうる。例えば、ＦＤ部の電位が下がりすぎてしまうと画素から出力する電位が信号線の動作電圧範囲から逸脱してしまう場合がある。また、例えば、ＦＤ部の電位が下がりすぎてしまうと、画素から出力する基準電位が変動してしまう場合がある。

本発明の１つの側面は、光電変換素子と、入力ノードを有し、前記光電変換素子にて生じた電荷に基づく信号を出力するためのトランジスタと、前記入力ノードの電位を所定の電位にするためのリセットトランジスタと、前記入力ノードに接続され、前記入力ノードの容量を切り替えるための第１トランジスタと、を有する複数の単位回路が配され、前記第１トランジスタのゲート電極に供給される第１制御信号は、前記第１トランジスタがオンする第１電圧と、前記第１トランジスタがオフする第２電圧と、前記第１電圧と前記第２電圧との間の値である第３電圧を少なくとも有する。

本発明の構成によって、光電変換装置のダイナミックレンジを拡大しつつ、画質の低下を抑制することが可能となる。

実施例１の光電変換装置を説明するブロック図。 実施例１の画素回路を説明するための模式図。 （ａ）実施例１を説明するためのタイミング図、（ｂ）実施例１を説明するためのタイミング図。 （ａ）実施例１を説明するためのタイミング図、（ｂ）実施例１を説明するための表。 （ａ）実施例２を説明するためのタイミング図、（ｂ）実施例２を説明するための表。 （ａ）実施例３を説明するためのタイミング図、（ｂ）実施例３を説明するための模式図、（ｃ）実施例３を説明するための模式図。 （ａ）実施例３を説明するための模式図、（ｂ）実施例３を説明するための模式図。 実施例４の画素回路を説明するための模式図。 （ａ）実施例４を説明するためのタイミング図、（ｂ）実施例４を説明するための表。 実施例５を説明するための回路図。 （ａ）実施例６を説明するためのタイミング図、（ｂ）実施例６を説明するための表。 （ａ）実施例７を説明するためのタイミング図、（ｂ）実施例７を説明するための表。 （ａ）実施例８を説明するためのタイミング図、（ｂ）実施例８を説明するためのタイミング図。 実施例９の光電変換装置を説明するための模式図。 撮像システムの構成を示す図。 （ａ）移動体の構成を示す図、（ｂ）移動体の構成を示す図。 移動体の動作フローを示す図。

以下、図面を参照しながら各実施例を説明する。各実施例の説明において、他の実施例と同一の構成については説明を省略する場合がある。以下の説明では、特に断りのない限り、スイッチはＮ型のＭＯＳトランジスタであるものとして説明を行う。スイッチがオンの状態とはＮ型ＭＯＳトランジスタにハイレベル（Ｈレベル）の制御信号が入力し、Ｎ型ＭＯＳトランジスタが導通の状態を示す。スイッチがオフの状態とはローレベル（Ｌレベル）の制御信号が入力し、Ｎ型ＭＯＳトランジスタが非導通の状態を示す。

なお、Ｎ型のＭＯＳトランジスタでなくＰ型のＭＯＳトランジスタを用いてもよい。その場合には、制御信号などのＰ型ＭＯＳトランジスタへ供給する電位をＮ型の場合と逆転させるなど適宜変更して適用することが可能である。また、スイッチは、Ｎ型のＭＯＳトランジスタとＰ型のＭＯＳトランジスタとを併用したＣＭＯＳスイッチであってもよく、適宜変更可能である。また、各実施例の説明において、回路素子同士の接続関係を説明しているが、別の素子（スイッチ、バッファなど）を間に入れるなどの変更は適宜行うことが可能である。

（実施例１）
図１は、実施例１を説明するための光電変換装置のブロック図である。光電変換装置は、光を検出し信号を出力する単位回路を有する。本実施例の光電変換装置は、撮像可能な光電変換装置とし、単位回路を画素とする。図１の画素領域１００は複数の画素ＰＩＸを有する。複数の画素は、行Ｒ１からＲｎまでのｎ行、且つ列Ｃ１から列Ｃｍまでのｍ列に配されている。ここで、図１において、列方向を第１方向Ｄ１が示し、行方向を第２方向Ｄ２が示す。画素領域１００には、撮像信号を検出する画素ＰＩＸのほかに、遮光されたオプティカルブラック画素や信号を出力しないダミー画素、焦点検出用画素等の他の画素（図示せず）が配置されていてもよい。画素列のそれぞれには垂直信号線１０１が配されており、垂直信号線１０１には複数の画素ＰＩＸが接続している。画素ＰＩＸから信号は垂直信号線１０１に出力される。画素行のそれぞれには制御信号線１０２が配されており、制御信号線１０２には画素ＰＩＸの素子の動作を制御するための制御信号が供給される。図１において各画素行に対して１本の制御信号線１０２が配されているが、実際には各画素行に対して複数の制御信号線１０２が配されているものとする。垂直走査回路部１０３は、画素ＰＩＸ内の素子を駆動するための制御信号を、制御信号線１０２を介して画素ＰＩＸに供給するための回路である。垂直走査回路部１０３は制御信号線１０２に接続されている。そして、垂直走査回路部１０３は、制御回路部１０４からの信号を受けて、各行に制御信号を供給する。垂直信号線１０１の一端は、列読み出し回路部１０５に入力される。列読み出し回路部１０５は、画素ＰＩＸから読み出された画素信号に対して、増幅処理やＡＤ変換処理などの信号処理を実施する回路である。列読み出し回路部１０５は、バッファや差動増幅回路を含む増幅部、サンプルホールド回路、ＡＤ変換回路等を含み得る。水平走査回路部１０６は、制御信号を列読み出し回路部１０５に供給する回路部である。水平走査回路部１０６からの制御信号によって、列読み出し回路部１０５で処理された画素信号を出力回路部１０７に転送される。出力回路部１０７は、信号を光電変換装置の外部の信号処理部に出力するための回路である。制御回路部１０４は、タイミングジェネレーターなどの、各回路を制御するための回路である。制御回路部１０４は、垂直走査回路部１０３、列読み出し回路部１０５、水平走査回路部１０６及び出力回路部１０７の動作やそのタイミングを制御する制御信号を供給する。なお、垂直走査回路部１０３、列読み出し回路部１０５、水平走査回路部１０６及び出力回路部１０７への制御信号の少なくとも一部は、制御回路部１０４ではなく光電変換装置の外部から供給してもよい。

図２は、本実施例における光電変換装置の画素に関する模式的な回路図である。列Ｃ１と列Ｃ２を示しており、各列の１つの画素ＰＩＸのみを示し、他の画素は省略している。列Ｃ１と列Ｃ２において同一の構成には同一の符号を付し、説明を省略する。

図２において、画素ＰＩＸは、光電変換素子２０１、転送トランジスタ２０２、リセットトランジスタ２０３、増幅トランジスタ２０４、選択トランジスタ２０５、容量付加トランジスタ２０６を有している。

光電変換素子２０１は、例えばフォトダイオードであるが、有機材料の光電変換膜やフォトゲート等の任意の構成が適用できる。転送トランジスタ２０２は、光電変換素子２０１とフローティングディフュージョン部（以下、ＦＤ部）２０７との間を選択的に接続する。そして、転送トランジスタ２０２は、光電変換素子２０１で生じた電荷をＦＤ部２０７へ転送する。ＦＤ部２０７は、増幅トランジスタ２０４の入力ノードである。増幅トランジスタ２０４は、ＦＤ部２０７の電位に基づく信号を選択トランジスタ２０５へと出力する。増幅トランジスタ２０４の一端２０９は例えば電源電圧に接続される。増幅トランジスタ２０４はソースフォロワ回路の一部であり、増幅トランジスタ２０４のゲート電極が入力ノードである。選択トランジスタ２０５は、増幅トランジスタ２０４と垂直信号線１０１との間を選択的に接続する。そして、選択トランジスタ２０５は、垂直走査回路からの制御信号のタイミングに合わせて増幅トランジスタ２０４からの信号を垂直信号線１０１へと出力する。

容量付加トランジスタ２０６の一端がＦＤ部２０７に接続し、他端がリセットトランジスタ２０３の一端と接続している。リセットトランジスタ２０３の他端は例えば電源電圧２０８と接続している。言い換えると、容量付加トランジスタ２０６はリセットトランジスタ２０３とＦＤ部２０７との間を選択的に接続する。また、ＦＤ部２０７に対して容量付加トランジスタ２０６とリセットトランジスタ２０３が直列に接続しているとも言える。リセットトランジスタ２０３は、ＦＤ部２０７をリセット電位に設定する（リセットする）ことが可能である。容量付加トランジスタ２０６は、自身がオン、オフすることでＦＤ部２０７の容量を切り替え得る。

ここで、容量付加トランジスタ２０６について、説明する。容量付加トランジスタ２０６は少なくとも一端がＦＤ部２０７に接続すればよい。容量付加トランジスタ２０６がオンする際に、容量付加トランジスタ２０６のチャネル形成による容量（ＭＯＳ容量）がＦＤ部２０７の容量に付加される。更には、容量付加トランジスタ２０６の他端に係る容量、例えばゲート電極と他端との間の容量や、他端を構成する半導体領域のＰＮ接合容量や、周りの配線間との容量などが、ＦＤ部２０７の容量に付加される。ＦＤ部２０７の容量が大きくなることで、ＦＤ部２０７が保持可能な電荷が増え、ダイナミックレンジの拡大が可能である。また、容量付加トランジスタ２０６がオフする際には、前述の容量付加トランジスタ２０６に係る容量はＦＤ部２０７に付加されず、ＦＤ部２０７の容量は変化しない。この場合には、ＦＤ部２０７の１つの電荷に対する電圧変化量（電荷電圧変換効率）を高めることができる。なお、この電荷電圧変換効率が高いとは、つまり感度が高いとも言える。よって、容量付加トランジスタ２０６によって、ＦＤ部２０７の容量（入力ノードの容量）の切り替え、すなわち感度の切り替えが可能である。なお、容量付加トランジスタ２０６がオンする際に付加される容量の大きさは、トランジスタの設計や他の配線との配置などを設定することによって、適宜、決定することができる。

画素ＰＩＸの各トランジスタのゲート電極には、制御信号が供給される。図２では、転送トランジスタ２０２のゲート電極に制御信号Φ２０２が供給され、リセットトランジスタ２０３のゲート電極に制御信号Φ２０３が供給され、容量付加トランジスタ２０６のゲート電極に制御信Φ２０６が供給される。制御信号Φ２０２、２０３、２０６はそれぞれ図１の水平走査回路部１０６から制御信号線１０２を介して各トランジスタに供給される。図２では、制御信号線１０２は複数の列に渡って配され、共通の制御信号が同一の列に配された複数の画素ＰＩＸに供給される。

垂直信号線１０１には、クリップ回路２１０が接続している。クリップ回路２１０は、垂直信号線１０１の信号（電位）の振幅を制限し得る。クリップ回路２１０は、少なくとも１つのトランジスタ２１１を有する。トランジスタ２１１の一端が垂直信号線１０１に接続し、トランジスタ２１１のゲート電極には制御信号が供給される。垂直信号線１０１の電位が所定の値をこえる、あるいは下回る場合に、クリップ回路２１０は制御信号に応じた電位に垂直信号線１０１の電位が保たれるように動作する。

また、垂直信号線１０１には、定電流源２１２が接続している。定電流源２１２は各垂直信号線１０１に対して２つのトランジスタ２１３、２１４が直列に接続されている。トランジスタ２１３の一端は垂直信号線１０１に接続し、トランジスタ２１３の他端はトランジスタ２１４の一端と接続している。トランジスタ２１４の他端は接地（グランド電位に接続）している。各列のトランジスタ２１３のゲート電極は共通に接続され、各列のトランジスタ２１４のゲート電極は共通に接続されている。なお、定電流源２１２は、トランジスタ２１３がないなど、別の構成であってもよい。

図３（ａ）、および図３（ｂ）は、図２の画素における各トランジスタの制御信号を示すタイミング図である。タイミング図の横軸は時間である。図３（ａ）、および図３（ｂ）において、図２で示した各制御信号Φ２０５、Φ２０３、Φ２０６、Φ２０２の電位の状態が示されている。更に、制御信号Φ１０５は、図１の列読み出し回路部１０５において画素からの信号を保持するための制御信号の電位の状態を示している。各制御信号は、各トランジスタがオンとなるＨレベルの電圧ＶＨと、オフとなるＬレベルの電圧ＶＬをそれぞれ有している。電圧の大小関係は、ＶＨ＞ＶＬである。図３（ａ）は容量付加トランジスタ２０６をオンにした場合であり、図３（ｂ）は容量付加トランジスタ２０６をオフにした場合を示す。

まず、図３（ａ）の場合について説明する。時刻ｔ１において、制御信号Φ２０５がＨレベルとなり、画素の選択トランジスタ２０５がオンとなり、画素は信号が出力される状態（選択状態）になる。そして、制御信号Φ２０３、Φ２０６がＨレベルとなっている。なお、制御信号Φ２０６は時刻ｔ１から時刻ｔ１０まで常時Ｈレベルである。容量付加トランジスタ２０６がオンとなり、リセットトランジスタ２０３がオンとなる。この時、リセットトランジスタ２０３によって、ＦＤ部２０７と、ＦＤ部２０７に接続するオン状態の容量付加トランジスタ２０６が所定の電位に設定（リセット）される。

時刻ｔ２において、制御信号Φ２０３がＬレベルになり、リセットトランジスタ２０３がオフとなり、ＦＤ部２０７のリセットが完了する。一方、制御信号Φ２０６はＨレベルが維持されているため、オンした状態である。ここで、リセット動作は制御信号Φ２０３によって制御されているともいえる。このとき、オンとなった容量付加トランジスタ２０６がＦＤ部２０７に接続しているため、容量付加トランジスタ２０６がオフの状態におけるＦＤ部２０７の容量に比べて、ＦＤ部２０７の容量が増大している。次に、時刻ｔ３～ｔ４において、制御信号Φ１０５がＨレベルになることで、画素からの信号が垂直信号線を介して列読み出し回路にて保持される。このときの画素からの信号は、ＦＤ部２０７をリセットした際のＦＤ部２０７の電位に基づく信号（リセット信号）である。

時刻ｔ５～ｔ６において、制御信号Φ２０２がＨレベルになることで、光電変換素子２０１の電荷がＦＤ部２０７へ転送される。ＦＤ部２０７へ転送された電荷に基づく信号（検出信号）が画素から出力される。時刻ｔ７～ｔ８において、制御信号Φ１０５がＨレベルになることで、画素からの信号が列読み出し回路にて保持される。時刻ｔ９において、制御信号Φ２０３がＨレベルになることで、容量付加トランジスタ２０６とＦＤ部２０７がリセットされる。時刻ｔ１０で制御信号Φ２０５がＬレベルになることで、画素が非選択状態となり、この画素の一連の読み出し動作が完了する。ここで、検出信号とは、光に応じた信号であり、例えば、撮像の場合には画像信号ともいえる。

この読み出し動作では、制御信号Φ２０６が常時Ｈレベルとなっているため、容量付加トランジスタ２０６のゲート下に形成されるチャネルを含む領域もＦＤ部２０７の容量に付加される。そのため、ＦＤ部２０７が保持する電荷量の増大が可能になり、ＦＤ部２０７のダイナミックレンジを拡大することが可能である。

次に、図３（ｂ）の場合について説明する。時刻ｔ１において、制御信号Φ２０５がＨレベルとなり、画素の選択トランジスタ２０５がオンとなり、画素は信号が読み出される状態（選択状態）になる。そして、制御信号Φ２０３、Φ２０６がＨレベルとなっている。なお、制御信号Φ２０３は時刻ｔ１から時刻ｔ１０まで常時Ｈレベルである。容量付加トランジスタ２０６がオンとなり、リセットトランジスタ２０３がオンとなる。この時、リセットトランジスタ２０３によって、ＦＤ部２０７と、ＦＤ部２０７に接続するオン状態の容量付加トランジスタ２０６と、が所定の電位に設定（リセット）される。

時刻ｔ２において、制御信号Φ２０６がＬレベルになることで、容量付加トランジスタ２０６がオフとなる。そして、リセットトランジスタ２０３とＦＤ部２０７とが切り離されるため、ＦＤ部２０７のリセットが完了する。ここで、制御信号Φ２０３はＨレベルが維持されているため、リセットトランジスタ２０３はオン状態を維持している。つまり、リセット動作は制御信号Φ２０６によって制御されているともいえる。このとき、オフとなった容量付加トランジスタ２０６がＦＤ部２０７に接続しているため、ＦＤ部２０７に容量が付加されていない。言い換えると、図３（ａ）のときのＦＤ部２０７の容量に比べて、ＦＤ部２０７の容量が減少しているとも言える。

時刻ｔ３～ｔ４において、制御信号Φ１０５がＨレベルになることで、画素からの信号が垂直信号線を介して列読み出し回路にて保持される。このときの画素からの信号は、図３（ａ）と同様に、ＦＤ部２０７をリセットしたときのＦＤ部２０７の電位に基づく信号（リセット信号）である。時刻ｔ５～ｔ６において、制御信号Φ２０２がＨレベルになることで、光電変換素子の電荷がＦＤ部２０７へ転送される。ＦＤ部２０７へ転送された電荷に基づく信号が画素から出力される。時刻ｔ７～ｔ８において、制御信号Φ１０５がＨレベルになることで、画素からの信号が列読み出し回路にて保持される。時刻ｔ９において、制御信号Φ２０６がＨレベルになることで、容量付加トランジスタ２０６がオンし、ＦＤ部２０７がリセットされる。時刻ｔ１０で制御信号Φ２０５がＬレベルになることで、画素が非選択状態となり、この画素の一連の読み出し動作が完了する。

この読み出し動作では、制御信号Φ２０３が常時Ｈレベルとなっているため、リセットトランジスタ２０３が常時オンとなっている。容量付加トランジスタ２０６はリセット動作のタイミングでオンとなり、ＦＤ部２０７のリセットを行っている。また、容量付加トランジスタ２０６は、時刻ｔ２～時刻ｔ９でオフとなっているため、ＦＤ部２０７の容量は図３（ａ）に比べて小さく、ＦＤ部２０７における電荷電圧変換効率が高い状態で読み出し動作を行うことが可能である。つまり、転送トランジスタ２０２によって転送されてきた電荷によるＦＤ部２０７の電位の変化（振幅）が大きくなる。よって、暗い低輝度の被写体の撮影など、信号となる電荷が少ない場合に、感度を向上させることが可能となる。

図３（ｂ）の読み出し動作を行うとき、低低輝度の被写体を撮影する際に次のようなことが生じ得る。撮像面内の一部に高輝度の被写体が存在した場合、高輝度の被写体に対応する信号の読み出し時に、ＦＤ部２０７の電荷電圧変換効率が高いため、想定以上のＦＤ部２０７に電位の変化が生じ得る。そして、大きな電位変化によって、ＦＤ部２０７以降の信号の読み出し経路における動作範囲をこえてしまう可能性がある。読み出し経路とは、具体的には垂直信号線や列読み出し回路である。例えば、垂直信号線では、高輝度の被写体に対応する信号を読み出す垂直信号線の定電流源を介して、他の垂直信号線の信号にも影響を及ぼしてしまうことがある。また、低輝度の被写体を撮影する際には、列読み出し回路で信号を増幅することが多い。信号が増幅されることによって、その影響（ノイズ）も増幅され画質の劣化が生じ得る。図２に示したように各列の垂直出力線ごとに電位の変動を制限する（振幅制限回路）となるクリップ回路を設けているが、さらなる高品質な画像を得るためには十分ではない。クリップ回路からの距離によって、垂直信号線の抵抗などの影響が出るためである。

そこで、本実施例では、容量付加トランジスタ２０６を駆動する制御信号Φ２０６が少なくとも３種類の電圧を有する。３種類の電圧は、容量付加トランジスタ２０６をオンにするＨレベルの電圧ＶＨと、容量付加トランジスタ２０６をオフにするＬレベルの電圧ＶＬと、電圧ＶＨと電圧ＶＬの間の電圧であるＭ１レベルの電圧ＶＭ１である。ここで、電圧ＶＭ１は、容量付加トランジスタ２０６がＦＤ部２０７の振幅制限回路として動作するための電圧である。電圧の大小関係は、ＶＨ＞ＶＭ１＞ＶＬである。

図４（ａ）を用いて、容量付加トランジスタ２０６を振幅制限回路として動作させる場合について説明する。図４（ａ）は、図３（ａ）および図３（ｂ）と同様のタイミング図である。時刻ｔ２～時刻ｔ９の容量付加トランジスタ２０６の動作以外は、図３（ｂ）と同様である。

時刻ｔ１において、制御信号Φ２０５がＨレベルとなり、画素の選択トランジスタ２０５がオンとなり、画素は信号が読み出される状態（選択状態）になる。そして、制御信号Φ２０３、Φ２０６がＨレベルとなっている。制御信号Φ２０３は時刻ｔ１から時刻ｔ１０までＨレベルである。容量付加トランジスタ２０６がオンとなり、リセットトランジスタ２０３がオンとなる。この時、リセットトランジスタ２０３によって、ＦＤ部２０７と、ＦＤ部２０７に接続するオン状態の容量付加トランジスタ２０６と、が所定の電位に設定（リセット）される。

時刻ｔ２において、制御信号Φ２０６がＭ１レベルになることで、容量付加トランジスタ２０６がオフすると同時に、振幅制限として機能し始める。ここで、リセットトランジスタ２０３とＦＤ部２０７とが切り離されるため、ＦＤ部２０７のリセットが完了する。ここで、制御信号Φ２０３はＨレベルが維持されているため、リセットトランジスタ２０３はオン状態を維持している。つまり、時刻ｔ２においては、リセット動作は制御信号Φ２０６によって制御されているともいえる。このとき、容量付加トランジスタ２０６はオフであるため、ＦＤ部２０７に容量が付加されていない。なお、厳密には制御信号Φ２０６がＬレベルの時と比べると、微細な容量変化が生じる可能性もあるため、制御信号Φ２０６の状態は２回の信号が読み出される期間で同一であることが望ましい。

時刻ｔ３～ｔ４において、制御信号Φ１０５がＨレベルになることで、画素からの信号が垂直信号線を介して列読み出し回路にて保持される。この信号は、ＦＤ部２０７をリセットしたときのＦＤ部２０７の電位に基づく信号（リセット信号）である。時刻ｔ５～ｔ６において、制御信号Φ２０２がＨレベルになることで、光電変換素子２０１の電荷がＦＤ部２０７へ転送される。そして、ＦＤ部２０７へ転送された電荷に基づく信号が画素から出力される。時刻ｔ７～ｔ８において、制御信号Φ１０５がＨレベルになることで、画素からの信号が列読み出し回路にて保持される。時刻ｔ９において、制御信号Φ２０６がＨレベルになることで、容量付加トランジスタ２０６がオンし、ＦＤ部２０７がリセットされる。時刻ｔ１０で制御信号Φ２０５がＬレベルになることで、画素が非選択状態となり、この画素の一連の読み出し動作が完了する。

時刻ｔ５～ｔ６において、光電変換素子２０１の電荷がＦＤ部２０７へ転送され、ＦＤ部２０７において電圧が変化する。このとき、図３（ｂ）の動作と同様にＦＤ部２０７は高い電荷電圧変換効率になるように設定されている。ここで、仮に、高輝度な被写体に応じた多くの電荷がＦＤ部２０７に転送されるとＦＤ部２０７の電圧が電荷に見合う分だけ下がろうとする。しかし、容量付加トランジスタ２０６が振幅制限回路として動作しているため、容量付加トランジスタ２０６がＦＤ部２０７の電圧を所定の値（設定電圧）になるように制限する。例えば、ＦＤ部２０７の電圧が高いリセットの状態から、光電変換素子２０１からの電荷（電子）によって、容量付加トランジスタ２０６の設定電圧よりもＦＤ部２０７の電圧が下がる場合がある。つまり、ＦＤ部２０７の電位の変動（振幅）が大きくなる場合がある。そのとき、容量付加トランジスタ２０６はオフの状態から切り替わり、ＦＤ部２０７の電圧を設定電圧に維持するように動作する。なお、光電変換素子２０１からの電荷が転送された際にＦＤ部２０７の電圧が設定電圧よりも下がらない場合には、容量付加トランジスタ２０６は動作しない。つまり、ＦＤ部２０７の電圧がある一定の値以下に下がるときには、容量付加トランジスタ２０６がオンとなり、リセット電位の供給配線へ電荷が排出される。この動作によって、ＦＤ部２０７の振幅が制限されるため、ＦＤ部２０７の電圧が下がりすぎることを抑制することができる。従って、より高品質な画像情報を得ることが可能となる。

図４（ａ）の読み出し動作においては、制御信号Φ２０６と制御信号Φ２０３は、それぞれ２つの電圧を有している。制御信号Φ２０６は電圧ＶＨと電圧ＶＭ１を、制御信号Φ２０３は電圧ＶＨと電圧ＶＬを有している。電圧ＶＨは容量付加トランジスタ２０６とリセットトランジスタ２０３がオンする電圧であり、電圧ＶＬはリセットトランジスタ２０３がオフする電圧である。電圧ＶＭ１は、容量付加トランジスタ２０６がオフする電圧であり、また振幅制限回路として動作可能な電圧である。これは、２つのトランジスタがオフする電圧が異なるとも言える。

図４（ｂ）は、図３（ａ）、図３（ｂ）および図４（ａ）の動作をまとめた表である。図４（ｂ）は、信号を読み出しする期間における、制御信号Φ２０６と制御信号Φ２０３との関係を示している。ここで、信号を読み出しする期間とは、図３（ａ）、図３（ｂ）および図４（ａ）における時刻ｔ２～ｔ９までの間の期間であり、リセット動作が終了して信号を画素外の回路が保持するまでの期間である。特に、図３（ａ）～図４（ａ）における時刻ｔ５～ｔ８の間、電荷がＦＤ部２０７に転送されてから電荷に基づく信号が読み出されるまでの間に図４（ｂ）に示す関係が満たされていればよい。このとき、リセット信号が読み出される図３（ａ）～図４（ａ）における時刻ｔ２～ｔ４の間も時刻ｔ５～ｔ８と同じ動作を行っていることが望ましい。リセット信号はできる限り電荷に基づく信号が読み出されるときと同じ条件下の信号を用いたいためである。

動作Ａは、図３（ａ）に対応し、ＦＤ部２０７の容量を大きくして信号読み出し動作をする場合を示している。制御信号Φ２０６は電圧ＶＨであり、制御信号Φ２０３は電圧ＶＬとなっている。動作Ｂは、図３（ｂ）に対応し、ＦＤ部２０７の容量を大きくせずに信号読み出し動作をする場合を示している。制御信号Φ２０６は電圧ＶＬである。図３（ｂ）において制御信号Φ２０３は電圧ＶＨであったが、電圧ＶＬであっても同様の動作が可能である。動作Ｃは、図４（ａ）に対応し、容量付加トランジスタ２０６をオフにしてＦＤ部２０７の容量を大きくせずに、振幅制限回路として動作させ、信号読み出し動作をする場合を示している。制御信号Φ２０６は電圧ＶＭ１であり、制御信号Φ２０３は電圧ＶＨである。

図４（ｂ）に示した動作と信号処理との関係について説明する。例えば、図４（ｂ）の動作と列読み出し回路の増幅部のゲインとの関係を次のようにすることができる。増幅部が高いゲインで増幅処理をする場合には、動作Ｃに示す制御信号を用いて読み出し動作を行う。そして、増幅部が低いゲインで増幅処理をする場合には、動作Ａまたは動作Ｂに示す制御信号を用いて読み出し動作を行う。このような関係で信号処理を行うことによって、読み出し経路の動作範囲を逸脱せずに良質な画像情報を得ることができる。

また、例えば、図４（ｂ）の動作と被写体の輝度との関係を次のようにすることができる。被写体の輝度が高い場合には動作Ａに示す制御信号を用いて読み出し動作を行う。そして、被写体の輝度が低い場合には動作Ｂまたは動作Ｃに示す制御信号を用いて読み出し動作を行う。このような関係で信号処理を行うことによって、低輝度の被写体の場合にも感度よく信号を得ることができる。また、動作Ｃを行うことによって、後の信号処理において高いゲインの増幅処理を行った場合にも読み出し経路の動作範囲をこえずに良質な画像情報を得ることができる。

本実施例の光電変換装置は、動作Ａ～Ｃを制御回路部１０４（図１）からの信号で切り替えることが可能である。例えば、被写体の輝度をモニターし、その結果に基づく信号によって制御回路部１０４から切り替え信号が供給され得る。また、後に説明する撮像システムとしてデジタルスチルカメラの例があるが、デジタルスチルカメラのＩＳＯ感度の設定に応じて、ゲインが設定される場合もある。そのような場合には、例えば、制御回路部１０４から、設定されたＩＳＯ感度に対応したゲインの設定信号や、動作を選択する制御信号が供給され得る。このＩＳＯ感度の設定は任意に設定可能であるが、上述のように輝度情報をフィードバックすることで設定することも可能である。

本実施例の制御信号Φ２０３と制御信号Φ２０６が異なるオフ電圧を有する構成により、ＦＤ部２０７の電位が下がりすぎてしまうことを抑制することが可能である。また、本実施例の制御信号Φ２０６が少なくとも３つの電圧を有することで、ＦＤ部２０７、すなわち入力ノードに係る容量を適宜切り替えつつ、入力ノードの電位が下がりすぎてしまうことを抑制することが可能である。

なお、制御信号Φ２０６は、４つのレベル、更に他とは異なるＭ２レベルを有していてもよい。Ｍ２レベルはＨレベルとＬレベルの間の値であり、その電圧ＶＭ２は、ＶＨ＞ＶＭ２＞ＶＬを満たす。更に、例えばＶＭ１＜ＶＭ２であれば、増幅部のゲインの設定などによって、制御信号Φ２０６をＭ１レベルからＭ２レベルで切り替えることも可能である。Ｍ２レベルで動作する場合とは、Ｍ１レベルよりもより高いゲインの場合などが挙げられる。

また、クリップ回路が制限する信号線の振幅は容量付加トランジスタ２０６が制限する入力ノードの振幅よりも大きく設定するとよい。

（実施例２）
本実施例では、実施例１の構成に加えて、リセットトランジスタ２０３の制御信号Φ２０３がＨレベルとＬレベルの間のＭ２レベルを有している。図５（ａ）を用いて、制御信号Φ２０３がＭ２レベルを有するときの動作について説明する。図５（ａ）は、図３（ａ）～図４（ａ）と同様のタイミング図である。制御信号Φ２０３以外は図３（ａ）の場合と同様である。つまり、時刻ｔ２～ｔ９において制御信号Φ２０３はＬレベルでなくＭ２レベルとなっている。ここで、Ｍ２レベルは電圧ＶＭ２であり、リセットトランジスタ２０３がオフしつつ、ＦＤ部２０７の電位の振幅制限回路として動作可能な電圧である。つまり、図５（ａ）に示す動作によって、容量付加トランジスタ２０６がオンすることでＦＤ部２０７の容量を大きくしつつ、ＦＤ部２０７の電位が下がりすぎることを抑制することが可能である。

図５（ｂ）は図４（ｂ）と同様の表である。動作Ｄは、図５（ａ）に対応し、ＦＤ部２０７の容量を大きくして信号読み出し動作をする場合を示している。制御信号Φ２０６は電圧ＶＨであり、制御信号Φ２０３は電圧ＶＭ２である。ここで、電圧ＶＭ２は、リセットトランジスタの電圧ＶＨ、ＶＬと、ＶＨ＞ＶＭ２＞ＶＬの関係を満たす。なお、本実施例においては、図４（ｂ）の動作Ｂは図５（ｂ）の動作Ｂ’として示すことができる。すなわち、制御信号Φ２０３はＶＨ、ＶＬ、ＶＭ２のいずれの値であってもよい。

（実施例３）
本実施例では、光電変換素子の蓄積期間を異ならせた場合について、図６を用いて説明する。まず、光電変換素子の蓄積期間を長く設定した画像と短く設定した画像の２つの画像を合成することでダイナミックレンジが拡大した画像を得る動作について説明する。図６（ａ）は信号の蓄積と読み出し動作を模式的に示したタイミング図である。横軸が時間を示し、縦軸は垂直走査回路の読み出し動作を示している。

図６（ａ）に示すように、１フレーム期間に、蓄積期間が長い画素の蓄積（以下、長蓄積画素）および読み出し動作と、蓄積期間が短い画素（以下、短蓄積画素）の蓄積および読み出し動作が行われている。点線で示されるシャッタが蓄積の開始を示し、画素行ごとに蓄積の開始が順次行われている。実線は読み出し動作の開始を示し、画素行ごとに蓄積の終了および読み出し動作が順次行われている。ここで、短蓄積画素の信号を読み出すときには、列読み出し回路において低いゲインで増幅され、長蓄積画素の信号を読み出すときには、列読み出し回路において高いゲインで増幅される。そこで、本実施例では、短蓄積画素の信号を読み出すときには、容量付加トランジスタ２０６をオンして読み出し動作を行う。つまり、図４（ｂ）および図５（ｂ）に示す動作Ａまたは動作Ｄを行う。また、長蓄積画素の信号を読み出すときには、容量付加トランジスタ２０６をオフする。つまり、図４（ｂ）および図５（ｂ）に示す動作Ｂ’または動作Ｃを行う。このような２つの読み出し動作を行うことにより、長い蓄積期間を有する画素の信号で形成された画像の画質劣化を低減でき、短蓄積画像との良好な画像合成が可能となる。

図６（ｂ）および図６（ｃ）は図６（ａ）のような２つの読み出し動作によって読み出されるときの画素領域１００のイメージ図である。図６（ｂ）には長蓄積期間の画素領域１００を、図６（ｃ）には短蓄積期間の画素領域１００を示す。まず、図６（ｂ）において所定の蓄積期間で電荷を蓄積した各画素ＰＩＸ１（斜縞模様）が示されている。図６（ａ）に示す長蓄積画素の読み出し動作が始まると各画素ＰＩＸ１から電荷に基づく信号が読み出される。そして、図６（ｃ）に示されるように、所定の蓄積期間よりも短い蓄積期間で電荷を蓄積した各画素ＰＩＸ２（チェック模様）が示されている。図６（ａ）に示す短蓄積画素の読み出し動作が始まると各画素ＰＩＸ２から電荷に基づく信号が読み出される。換言すると、ある画素において、短蓄積期間で光電変換素子にて蓄積した電荷を読み出す読み出し動作と、それよりも長い長蓄積期間で前記光電変換素子にて蓄積した電荷を読み出す読み出し動作が行われる。その際、短蓄積画素を読み出す動作においては、制御信号Φ２０６はＬあるいはＨレベルに設定される。そして、長蓄積画素を読み出す動作においては、制御信号Φ２０６はＬレベルあるいはＭ１レベルに設定される。このようにして読み出された画素の信号に基づく２枚の画像を信号処理部において合成することで、ダイナミックレンジが拡大した画像を得ることができる。

図６（ａ）～（ｃ）では、２枚の画像を読み出す方法を説明したが、これに限定されるものではない。例えば、図７（ａ）に示すように、画素領域１００において長蓄積期間の画素ＰＩＸ１の行と短蓄積期間の画素ＰＩＸ２の行を交互に設けるように設定してもよい。つまり、長蓄積画素ＰＩＸ１と短蓄積画素ＰＩＸ２が同時刻に存在する。また、図６（ａ）に示す長蓄積期間の読み出しと短蓄積期間の読み出しを重畳させて行う場合には、ある時間において、画素領域１００の半分が長蓄積画素ＰＩＸ１となり、別の半分が短蓄積画素ＰＩＸ２となる。また、行に限らず、図７（ｂ）のように、任意の領域７０１、７０２、７０３ごとに蓄積期間の長さを異ならせることも可能である。領域７０１には長蓄積画素ＰＩＸ１が、領域７０２には短蓄積画素ＰＩＸ２が、領域７０３には長蓄積画素よりも長い蓄積期間を有する長蓄積画素ＰＩＸ３が配されている。これらの場合においても、容量付加トランジスタやリセットトランジスタの動作は、蓄積期間の長さや増幅処理のゲインなどによって選択可能である。例えば、長蓄積画素ＰＩＸ１は動作Ｂまたは動作Ｃで読み出し動作を行う。短蓄積画素ＰＩＸ２は動作Ａまたは動作Ｄで読み出し動作を行う。長蓄積画素ＰＩＸ３は動作Ｂまたは動作Ｃで読み出し動作を行う。このとき、長蓄積画素ＰＩＸ１、ＰＩＸ３がともに動作Ｃで読み出しが行われる場合には、長蓄積画素ＰＩＸ１の制御信号Φ２０６をＭ１レベルに、長蓄積画素ＰＩＸ３の制御信号Φ２０６をＭ２レベルにするなど、適宜、設定を行うことができる。なお、図７（ｂ）のような領域ごとに動作を変更させる場合には、例えば、図１の垂直走査回路だけでなく水平走査回路から制御信号を与える構成にすればよい。

本実施例では、蓄積期間の長さで動作を変更する例を説明したが、例えば、被写体の輝度情報をモニターし領域ごとに動作を変更する方法や、被写体の輝度情報をモニターし決定されたＩＳＯ感度に合わせて動作を変更する方法など、適宜、変更が可能である。

（実施例４）
本実施例では、容量付加トランジスタを更に有する場合について、図８を用いて説明する。図８は、本実施例における光電変換装置の画素に関する模式的な回路図である。図８は、容量付加トランジスタ８００が加わった点を除いて、図２と同等である。

図８では、容量付加トランジスタ２０６とリセットトランジスタ２０３との間に容量付加トランジスタ８００が設けられている。容量付加トランジスタ８００の一端が容量付加トランジスタ２０６の一端と接続し、容量付加トランジスタ８００の他端がリセットトランジスタ２０３の一端と接続している。容量付加トランジスタ８００は、容量付加トランジスタ２０６とリセットトランジスタ２０３との間の導通を制御している。容量付加トランジスタ２０６、８００、リセットトランジスタ２０３がオンとなることで、電源電圧２０８がＦＤ部２０７と接続され、ＦＤ部２０７がリセットされる。

容量付加トランジスタ８００は次のようにＦＤ部２０７に容量を付加する。２つの容量付加トランジスタ２０６、８００がオンすることで、容量付加トランジスタ２０６に係る容量とともに容量付加トランジスタ８００に係る容量がＦＤ部２０７の容量に付加される。容量付加トランジスタ８００に係る容量とは、例えばゲート電極と他端との寄生容量や、他端を構成する半導体領域のＰＮ接合容量などである。このとき、容量付加トランジスタ２０６のオンとなる場合よりもさらにＦＤ部２０７の容量を大きくすることができ、よりダイナミックレンジを拡大することが可能となる。また、容量付加トランジスタ２０６がオフする際には、２つの容量付加トランジスタ２０６、８００に係る容量はＦＤ部２０７に付加されず、ＦＤ部２０７の容量は変化しない。

容量付加トランジスタ８００のゲート電極に供給される制御信号Φ８００も少なくとも３種類の電圧を有する。３種類の電圧は、容量付加トランジスタ８００をオンにするＨレベルの電圧ＶＨと、容量付加トランジスタ８００をオフにするＬレベルの電圧ＶＬと、電圧ＶＨと電圧ＶＬの間の電圧であるＭ４レベルの電圧ＶＭ４である。ここで、電圧ＶＭ４は、容量付加トランジスタ８００がＦＤ部２０７の振幅制限回路として動作するための電圧である。電圧の大小関係は、ＶＨ＞ＶＭ４＞ＶＬである。

制御信号Φ８００を用いた読み出し動作について、図９（ａ）を用いて説明する。図９（ａ）は、容量付加トランジスタ８００を電圧制限回路として動作させる場合について説明する。図９（ａ）は、図４（ａ）と同様のタイミング図である。

時刻ｔ１において、制御信号Φ２０５がＨレベルとなり、画素の選択トランジスタ２０５がオンとなり、画素は信号が読み出される状態（選択状態）になる。そして、制御信号Φ２０３、Φ２０６、Φ８００がＨレベルとなっている。２つの容量付加トランジスタ２０６、８００がオンとなり、リセットトランジスタ２０３がオンとなる。この時、リセットトランジスタ２０３によって、ＦＤ部２０７と、ＦＤ部２０７に接続するオン状態の容量付加トランジスタ２０６、８００と、が所定の電位に設定（リセット）される。

時刻ｔ２において、制御信号Φ８００がＭ４レベルになることで、容量付加トランジスタ８００がオフし振幅制限として機能し始める。ここで、リセットトランジスタ２０３とＦＤ部２０７とが切り離されるため、ＦＤ部２０７のリセットが完了する。ここで、制御信号Φ２０３、２０６はＨレベルが維持されているため、リセットトランジスタ２０３と容量付加トランジスタ２０６はオン状態を維持している。リセット動作は制御信号Φ２０６によって制御されているともいえる。また、容量付加トランジスタ２０６はオンであるため、ＦＤ部２０７に容量が付加されている。

時刻ｔ３～ｔ４において、制御信号Φ１０５がＨレベルになることで、画素からの信号が垂直信号線を介して列読み出し回路にて保持される。この信号は、ＦＤ部２０７をリセットしたときのＦＤ部２０７の電位に基づく信号（リセット信号）である。時刻ｔ５～ｔ６において、制御信号Φ２０２がＨレベルになることで、光電変換素子２０１の電荷がＦＤ部２０７へ転送される。そして、ＦＤ部２０７へ転送された電荷に基づく信号が画素から出力される。時刻ｔ７～ｔ８において、制御信号Φ１０５がＨレベルになることで、画素からの信号が列読み出し回路にて保持される。時刻ｔ９において、制御信号Φ８００がＨレベルになることで、容量付加トランジスタ８００がオンし、ＦＤ部２０７がリセットされる。時刻ｔ１０で制御信号Φ２０５がＬレベルになることで、画素が非選択状態となり、この画素の一連の読み出し動作が完了する。

時刻ｔ５～ｔ６において、多くの電荷が転送されてきた際に、容量付加トランジスタ８００はＦＤ部２０７の電位が下がり過ぎないように動作する。このような動作によって、ＦＤ部２０７の容量（入力ノードの容量）を増大させつつ、良質な画像信号を得ることができる。

図９（ｂ）は、図４（ｂ）および図５（ｂ）と同様に動作をまとめた表である。図９（ｂ）は、信号を読み出しする期間における、３つの制御信号Φ２０６、Φ８００、Φ２０３との関係を示している。信号を読み出しする期間については、図４（ｂ）と同様であるので説明を省略する。

動作Ｅは、動作ＢのようにＦＤ部２０７に容量を付加せずに信号読み出し動作をする場合を示している。制御信号Φ２０６は電圧ＶＬであるため、ＦＤ部２０７に容量が付加されることはない。このとき、制御信号Φ８００、Φ２０３はいずれの電圧を有していてもよい。動作Ｆは、動作ＣのようにＦＤ部２０７に容量を付加せずに信号読み出し動作をする場合を示している。ここで、制御信号Φ２０６は電圧ＶＭ１であるため、ＦＤ部２０７の振幅制限回路として動作可能である。このとき、制御信号Φ８００、Φ２０３は電圧ＶＨであり、電流制限回路に必要な電源電圧と容量付加トランジスタ２０６との間の接続を可能にしている。動作Ｇは、動作Ａと同様に容量付加トランジスタ２０６をオンしてＦＤ部２０７の容量を大きくしている。この際、制御信号Φ８００が電圧ＶＬであるため、容量付加トランジスタ８００に係る容量は付加していない。制御信号Φ２０３はいずれの電圧を有していてもよい。動作Ｈは、図９（ａ）の動作に対応し、容量付加トランジスタ２０６をオンしてＦＤ部２０７の容量を大きくしつつ、容量付加トランジスタ８００を振幅制限回路として動作させて、信号読み出し動作をする場合を示している。このとき、制御信号Φ２０３は電圧ＶＨであり、電源電圧と容量付加トランジスタ８００との間を接続している。動作Ｉは、２つの容量付加トランジスタ２０６、８００をオンしてＦＤ部２０７の容量が最も大きくなる場合を示している。制御信号Φ２０６、Φ８００は電圧ＶＨであり、制御信号Φ２０３は電圧ＶＬである。動作ＪはＦＤ部２０７の容量を最も大きくしつつ、リセットトランジスタ２０３をＦＤ部２０７の振幅制限回路として機能させている。制御信号Φ２０６、Φ８００は電圧ＶＨであり、制御信号Φ２０３は電圧ＶＭ３である。この動作によって、ＦＤ部２０７の容量を大きくしつつ、ＦＤ部２０７の電位の低下を抑制することが可能となる。

そして、動作Ｋは、制御信号Φ２０６、Φ８００、Φ２０３がいずれも電圧ＶＨであり、電荷を排出している。動作Ｋは、例えば、画素領域１００のなかで画像形成に使用されない画素に用いられる。画像形成に使用されない画素とは、例えば、信号を読み出さない画素や信号を読み出しても使用しない画素がある。それら画素は、例えば、信号数の調整のために読み飛ばされる画素（間引き画素）や、オプティカルブラック画素といった基準信号を出力する画素の周りなどに設けられるダミー画素が挙げられる。例えば、図７（ｂ）の領域７０２のみ画素の信号のみを読み出す場合には、次の駆動を行うとよい。領域７０１や領域７０３の画素の制御信号Φ２０６、Φ８００、Φ２０３を動作Ｋに示す状態にし、制御信号Φ２０５をＬレベルにする。このような駆動を行うことで、領域７０１や領域７０３の画素を余剰電荷の排出のために利用しつつ、信号を読み出さないため読み出し動作の速度を向上させることができる。

以上のように、複数の容量付加トランジスタを設ける構成においても、高品質な画像を得ることが可能である。

（実施例５）
本実施例では、垂直走査回路部１０３の構成についてについて説明する。図１０は垂直走査回路部１０３を説明するための回路図である。垂直走査回路部１０３は、走査回路１０００とバッファ回路１００５を有する。バッファ回路１００５は、走査回路１０００からの信号を受けて、１つの制御信号線１０２へ出力する電圧を切り替えることができる。バッファ回路１００５は、２つのインバーターと２つのトランジスタを有する。まず、トランジスタ１００２はその一端が電圧ＶＬに接続され、トランジスタ１００３はその一端が電圧Ｍ１、ＶＭ３、ＶＭ４のいずれかの中間電圧に接続されている。インバーター１００１は、走査回路１０００からの信号を２つのトランジスタに相補的に入力させるために設けられている。トランジスタ１００２がオンのときにはトランジスタ１００３がオフとなり、トランジスタ１００２から電圧ＶＬが出力される。トランジスタ１００３がオンのときにはトランジスタ１００２がオフとなり、トランジスタ１００３から電圧ＶＭ１、ＶＭ３、ＶＭ４のいずれかの電圧が出力される。インバーター１００４はＰ型のトランジスタとＮ型のトランジスタからなり、Ｎ型のトランジスタの一端が電圧ＶＨと接続している。走査回路１０００からの信号に応じて、３つの電圧ＶＨ、電圧ＶＬ、電圧ＶＭのいずれかを制御信号線１０２へ出力する。図１０に示す制御信号線１０２は、制御信号Φ２０６、Φ２０３、Φ８００のいずれかである。このようなバッファ回路１００５を有することで、少なくとも３種類の制御信号を供給することが可能となる。例えば、図８に示す制御信号線は５本あり、その中で少なくとも３本には図１０のバッファ回路１００５が設けられている。このような回路によっても、実施例１～４に示す動作を行うことができる。３種類以上の制御信号を供給する場合には、本回路を適宜、変更すればよい。なお、３種類以上の制御信号を供給する方法は、本実施例の回路に限定されず、適宜、実施することができる。

（実施例６）
本実施例では、実施例１～４で説明した動作とは別の時刻における動作について説明する。本実施例の光電変換装置は図１および図２と同様である。図１１（ａ）および図１１（ｂ）は、本実施例を説明するためのタイミング図である。図１１（ａ）は実施例１で説明した図４（ａ）と対応しており、図１１（ａ）の図４（ａ）と同じ動作の部分については説明を省略する。図１１（ｂ）は実施例２で説明した図５（ａ）と対応しており、図１１（ｂ）の図５（ａ）と同じ動作の部分については説明を省略する。

まず、図１１（ａ）は、容量付加トランジスタ２０６を振幅制限回路として動作させる場合について説明する。図１１（ａ）は、時刻ｔ０～ｔ１２までの各種制御信号を示している。時刻ｔ０～ｔ１２の動作が繰り返し行われているものとする。図１１（ａ）において、時刻ｔ１～ｔ１０の間の制御信号は、図４（ａ）の時刻ｔ１～ｔ１０に示す制御信号と一致しているため説明を省略する。すなわち、図１１（ａ）における時刻ｔ１～ｔ１０における動作は、図４（ａ）と同じ動作である。図１１（ａ）では、図４（ａ）と同様に時刻ｔ２～ｔ９において、制御信号Φ２０６がＭ１レベルとなっており、容量付加トランジスタ２０６が振幅制限回路として動作している。

図１１（ａ）において、時刻ｔ６～ｔ１２と、時刻ｔ０～時刻ｔ５は光電変換素子の蓄積期間である。この蓄積期間において、図１１（ａ）の制御信号Φ２０６はＭ１レベルとなっている。蓄積期間においても制御信号Φ２０６をＭ１レベルとすることで、次のような効果を得ることができる。蓄積期間中に強い光が照射された場合に、光電変換素子からＦＤ部へ溢れる電荷や、ＦＤ部で生じてしまった電荷によって、ＦＤ部の電位が降下する可能性がある。ＦＤ部の電位が降下すると、時刻ｔ３において読み出される基準信号が変動するため、時刻ｔ７において読み出される信号が正常な場合に比べて小さな信号として読み出されてしまう。例えば、光電変換装置を撮像装置として用いるとき、太陽のような高輝度な被写体を撮影すると、強い光が当たった部分の信号レベルが低くなり、太陽の中央が黒沈みする等の画質の劣化が生じうる。しかし、本実施例のように蓄積期間に制御信号Φ２０６をＭ１レベルとなっていることで、ＦＤ部の電位降下を抑制することができる。これによって、光電変換装置を用いる際に太陽のような強い光源があったとしても、画質の低下を抑制することができる。なお、蓄積期間の少なくとも一部で制御信号Φ２０６をＨレベルとＬレベルの間のＭ１レベルとすることで、効果を得ることができる。

図１１（ｂ）では、リセットトランジスタ２０３を振幅制限回路として動作させる場合について説明する。図１１（ｂ）は、時刻ｔ０～ｔ１２までの各種制御信号を示している。時刻ｔ０～ｔ１２の動作が繰り返し行われているものとする。図１１（ｂ）において、時刻ｔ１～ｔ１０の間の制御信号は、図５（ａ）の時刻ｔ１～ｔ１０に示す制御信号と一致しているため説明を省略する。すなわち、図１１（ｂ）における時刻ｔ１～ｔ１０における動作は、図５（ａ）と同じ動作である。図１１（ｂ）では、図５（ａ）と同様に時刻ｔ２～ｔ９において、制御信号Φ２０３がＭ２レベルとなっている。Ｍ２レベルとは、電圧ＶＭ２であり、ＶＬ＞ＶＭ２＞ＶＬの関係を満たす。ここでは、制御信号Φ２０６がＨレベルであるため、リセットトランジスタ２０３が振幅制限回路として動作している。図１１（ｂ）において、図１１（ａ）と同様に、時刻ｔ６～ｔ１２と、時刻ｔ０～時刻ｔ５は光電変換素子の蓄積期間である。この蓄積期間において、図１１（ｂ）の制御信号Φ２０３はＭ２レベルとなっている。蓄積期間において、制御信号Φ２０６がＨレベル、且つ制御信号Φ２０３がＭ２レベルであることで、図１１（ａ）と同様にＦＤ電位の降下を抑制することができる。

図１１（ｃ）は、図１１（ａ）および図１１（ｂ）の動作をまとめた表である。時刻ｔ０～ｔ１３および時刻ｔ１１～ｔ１２は、それぞれ次のような電圧を取ることができる。図１１（ａ）に対応した動作Ｃ’’では、制御信号Φ２０６が電圧ＶＭ１であり、制御信号Φ２０３は電圧ＶＨである。図１１（ｂ）に対応する動作Ｄ’’では、制御信号Φ２０６が電圧ＶＨであり、制御信号Φ２０３は電圧ＶＭ２である。他の時刻においては、図４（ｂ９や図５（ｂ）に示す動作を適宜選択することができる。

本実施例では、蓄積期間におけるＦＤ部の電位降下を抑制する動作を説明した。加えて、本実施例では、実施例１～４において説明した信号転送時におけるＦＤ部の電位降下を抑制する動作を行っている。しかし、本実施例の動作において、実施例１～４にて説明した動作を行わなくてもよい。具体的には、図１１（ａ）における時刻ｔ２～時刻ｔ９において、制御信号Φ２０６はＬレベルであってもよい。このような動作であっても、蓄積期間におけるＦＤ部の電位降下を抑制し、画質の低下を抑制することができる。

また、時刻ｔ２～時刻ｔ９における制御信号Φ２０６のレベルが、時刻ｔ０～時刻ｔ５および時刻ｔ６～時刻ｔ１２の少なくとも一部における制御信号Φ２０６のレベルよりも高くてもよい。すなわち、制御信号Φ２０６が４つの電圧値を有し、ＨレベルとＬレベルとの間に、２つのＭレベルを有していてもよい。

（実施例７）
本実施例では、実施例６で説明した動作を実施例４に示した光電変換装置で行う場合について説明する。本実施例の光電変換装置は図８に示す回路を有する。図１２（ａ）～図１２（ｃ）は、本実施例を説明するためのタイミング図である。

図１２（ａ）を用いて、容量付加トランジスタ８００を振幅制限回路として動作させる場合について説明する。図１２（ａ）は、図９（ａ）と対応しており、図９（ａ）と同じ動作の部分については説明を省略する。図１２（ａ）は、時刻ｔ０～ｔ１２までの各種制御信号を示している。時刻ｔ０～ｔ１２の動作は繰り返し行われているものとする。図１２（ａ）において、時刻ｔ１～ｔ１０の間の制御信号は、図９（ａ）の時刻ｔ１～ｔ１０に示す制御信号と一致している。図１２（ａ）における時刻ｔ１～ｔ１０における動作は、図９（ａ）と同じ動作である。図１２（ａ）では、図９（ａ）と同様に時刻ｔ２～ｔ９において、制御信号Φ８００がＭ１レベルとなっており、容量付加トランジスタ８００が振幅制限回路として動作している。

そして、図１２（ａ）では、図９（ａ）に比べて、時刻ｔ０～ｔ１３と時刻ｔ１１～ｔ１２の制御信号Φ８００がＭ１レベルになっている。図１２（ａ）において、時刻ｔ６～ｔ１２と、時刻ｔ０～時刻ｔ５は光電変換素子の蓄積期間である。この蓄積期間において、図１２（ａ）の制御信号Φ８００はＭ１レベルとなっている。蓄積期間においても制御信号Φ２０６をＭ１レベルとすることで、ＦＤ部の電位降下を抑制することができる。

図１２（ｂ）は、容量付加トランジスタ２０６を振幅制限回路として動作させた場合のタイミング図である。図１２（ｂ）では、制御信号Φ８００は常にＨレベルであり、時刻ｔ０～ｔ１３と時刻ｔ１１～ｔ１２で制御信号Φ２０６がＭ１レベルとなっている。また、時刻ｔ２～ｔ９で制御信号Φ２０６がＭ１レベルとなっている。このような動作によって、ＦＤ部の容量を増大させつつ、ＦＤ部電位降下を抑制することができる。

図１２（ｃ）は、リセットトランジスタ２０３を振幅制限回路として動作させた場合のタイミング図である。図１２（ｃ）では、制御信号Φ８００と制御信号Φ２０６は常にＨレベルであり、時刻ｔ０～ｔ１３と時刻ｔ１１～ｔ１２で制御信号Φ２０３がＭ１レベルとなっている。また、時刻ｔ２～ｔ９で制御信号Φ２０３がＭ１レベルとなっている。このような動作によって、ＦＤ部の容量を図１２（ｂ）よりも増大させつつ、ＦＤ部電位降下を抑制することができる。

本実施例では、蓄積期間におけるＦＤ部の電位降下を抑制する動作を説明した。本実施例では、実施例１～４において説明した信号転送時におけるＦＤ部の電位降下を抑制する動作を行っているが、行わなくてもよい。すなわち、時刻ｔ２～時刻ｔ９において、図１２（ａ）では制御信号Φ８００はＬレベルであってもよい。時刻ｔ２～時刻ｔ９において、図１２（ｂ）では制御信号Φ２０６はＬレベルであってもよい。また、図１２（ｃ）においては、時刻ｔ２～時刻ｔ９において、制御信号Φ２０３はＬレベルであってもよい。このような動作であっても、蓄積期間におけるＦＤ部の電位降下を抑制することができる。また、実施例６に記載したように、制御信号Φ２０３は４つの電圧値を有していてもよい。

（実施例８）
本実施例では、光電変換素子の蓄積期間を決めるタイミングを他の実施例と異ならせた場合について説明する。図１３は、本実施例を説明するためのタイミング図である。図１３（ａ）は図１１（ａ）と対応するタイミング図であり、図１３（ｂ）は図１２（ａ）と対応するタイミング図である。図１３（ａ）および図１３（ｂ）では、図１１（ａ）および図１２（ａ）とは異なる蓄積期間を開始する制御信号が供給されている。

時刻ｔ１４～ｔ１５において、図１３（ａ）では制御信号Φ２０２と制御信号Φ２０６がＨレベルとなり、図１３（ｂ）では制御信号Φ２０２と制御信号Φ８００がＨレベルとなる。この時、いずれの場合においても、光電変換素子とＦＤ部がリセットされている。図１３（ａ）では、時刻ｔ１５において、制御信号Φ２０２がＬレベルとなり、制御信号Φ２０６がＭ１レベルとなる。図１３（ｂ）では、時刻ｔ１５において、制御信号Φ２０２がＬレベルとなり、制御信号Φ８００がＭ１レベルとなる。図１３（ａ）および図１３（ｂ）のいずれの場合においても、この時刻ｔ１５が光電変換素子の蓄積開始時刻となる。このような動作によって、光電変換素子の蓄積期間を決めてもよい。この動作は、他の実施例にも適宜、組み合わせることができる。例えば、図１２（ｂ）や図１２（ｃ）の場合には、制御信号Φ８００の代わりに制御信号Φ２０３や制御信号Φ２０６を制御することで、光電変換素子の蓄積開始時刻を規定することができる。

なお、時刻ｔ１１～ｔ１４において、図１３（ａ）の制御信号Φ２０６と図１３（ｂ）の制御信号Φ８００はＭ１レベルとなっているが、それに限定されない。これらの制御信号は、Ｈレベルであってもよいが、Ｍ１レベルあるいはＬレベルであってもよい。また、実施例６に記載したように、制御信号Φ２０３は４つの電圧値を有していてもよい。

（実施例９）
本実施例では、光電変換装置の一例を説明する。本実施例の光電変換装置は、少なくとも２つの積層用の半導体基板が電気的に接続された状態で積層して構成されている。このような光電変換装置は、積層型の光電変換装置とも称される。ここで、半導体基板は、部材ともチップとも称する場合がある。

図１４は、本実施例の光電変換装置１１００の模式図であり、光電変換装置１１００の分解斜視図である。１つの半導体基板１１１０には画素領域１１１１が設けられている。別の半導体基板１１２０には、制御部１１２１と信号処理部１１２２が設けられている。制御部１１２１と信号処理部１１２２のそれぞれの半導体基板１１１０への正射影は、少なくとも一部が画素領域１１１１と重畳している。なお、本実施例の光電変換装置１１００は、更に、別の処理回路を有する半導体基板を有していてもよく、３つ以上の積層用の半導体基板を有していてもよい。

制御部１１２１は、画素路に駆動信号を供給する垂直走査回路や、電源回路を含み得る。また、制御部１１２１は光電変換装置を駆動するためのタイミング発生回路や、変換回路へ参照信号を供給する参照信号供給回路、増幅回路あるいは変換回路から信号を順次読み出すための水平走査回路を含み得る。例えば、制御部１１２１は、図１における光電変換装置の垂直走査回路部１０３、水平走査回路部１０６、制御回路部１０４などを含む。

信号処理部１１２２は、画素領域で発生した信号電荷に基づく電気信号を処理する。信号処理部１１２２は、ノイズ除去回路、増幅回路、変換回路、画像信号処理回路を含むことができる。ノイズ除去回路は、例えば相関二重サンプリング（ＣＤＳ）回路である。増幅回路は、例えば列アンプ回路である。変換回路は、例えばコンパレータとカウンタで構成されたアナログデジタル変換（ＡＤＣ）回路である。画像信号処理回路は、例えばメモリとプロセッサを含み、アナログデジタル変換されたデジタル信号から画像データを生成したり、画像データに画像処理を施したりする。例えば、信号処理部１１２２は、図１における列読み出し回路部１０５を含む。

本実施例において、図１０に示したバッファ回路１００５は、半導体基板１１２０に配されている。このように、画素領域１００が配された半導体基板とは別に、制御信号を供給するバッファ回路を含む走査回路部が配された半導体基板があれば実施例１～５に記載の動作を行うことができる。

（実施例１０）
図１５は、本実施例による撮像システム１２００の構成を示すブロック図である。本実施例の撮像システム１２００は、光電変換装置１２０４を含む。ここで、光電変換装置１２０４は、上述の実施例で述べた光電変換装置のいずれかを適用することができる。撮像システム１２００の具体例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラ等が挙げられる。図１５では、撮像システム１２００としてデジタルスチルカメラの例を示している。

図１５に例示した撮像システム１２００は、光電変換装置１２０４、被写体の光学像を光電変換装置１２０４に結像させるレンズ１２０２、レンズ１２０２を通過する光量を可変にするための絞り１２０３、レンズ１２０２の保護のためのバリア１２０１を有する。レンズ１２０２および絞り１２０３は、光電変換装置１２０４に光を集光する光学系である。

撮像システム１２００は、光電変換装置１２０４から出力される出力信号の処理を行う信号処理部１２０５を有する。信号処理部１２０５は、必要に応じて入力信号に対して各種の補正、圧縮を行って出力する信号処理の動作を行う。撮像システム１２００は、更に、画像データを一時的に記憶するためのバッファメモリ部１２０６、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）１２０９を有する。更に撮像システム１２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体１２１１、記録媒体１２１１に記録または読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）１２１０を有する。なお、記録媒体１２１１は、撮像システム１２００に内蔵されていてもよく、着脱可能であってもよい。また、記録媒体制御Ｉ／Ｆ部１２１０から記録媒体１２１１との通信や外部Ｉ／Ｆ部１２０９からの通信は無線によってなされてもよい。

更に撮像システム１２００は、各種演算を行うとともにデジタルスチルカメラ全体を制御する全体制御・演算部１２０８、光電変換装置１２０４と信号処理部１２０５に各種タイミング信号を出力するタイミング発生部１２０７を有する。ここで、タイミング信号などは外部から入力されてもよく、撮像システム１２００は、少なくとも光電変換装置１２０４と、光電変換装置１２０４から出力された出力信号を処理する信号処理部１２０５とを有すればよい。なお、実施例９にて説明したようにタイミング発生部１２０７は光電変換装置に搭載されていてもよい。全体制御・演算部１２０８およびタイミング発生部１２０７は、光電変換装置１２０４の制御機能の一部または全部を実施するように構成してもよい。

光電変換装置１２０４は、画像用信号を信号処理部１２０５に出力する。信号処理部１２０５は、光電変換装置１２０４から出力される画像用信号に対して所定の信号処理を実施し、画像データを出力する。また、信号処理部１２０５は、画像用信号を用いて、画像を生成する。なお、信号処理部１２０５やタイミング発生部１２０７は、光電変換装置に搭載されていてもよい。つまり、信号処理部１２０５やタイミング発生部１２０７は、画素が配された基板に設けられていてもよく、実施例９に記載したような別の基板に設けられている構成であってもよい。上述した各実施例の光電変換装置を用いて撮像システムを構成することにより、より良質の画像が取得可能な撮像システムを実現することができる。

（実施例１１）
本実施例の撮像システム及び移動体について、図１６および図１７を用いて説明する。図１６は、本実施例による撮像システム及び移動体の構成例を示す概略図である。図１７は、本実施例による撮像システムの動作を示すフロー図である。本実施例では、撮像システムとして車載カメラの一例を示す。

図１６は、車両システムとこれに搭載される撮像システムの一例を示したものである。撮像システム１３０１は、撮像装置１３０２、画像前処理部１３１５、集積回路１３０３、光学系１３１４を含む。光学系１３１４は、撮像装置１３０２に被写体の光学像を結像する。撮像装置１３０２は、光学系１３１４により結像された被写体の光学像を電気信号に変換する。撮像装置１３０２は、上述の各実施例のいずれかの光電変換装置である。画像前処理部１３１５は、撮像装置１３０２から出力された信号に対して所定の信号処理を行う。画像前処理部１３１５の機能は、撮像装置１３０２内に組み込まれていてもよい。撮像システム１３０１には、光学系１３１４、撮像装置１３０２及び画像前処理部１３１５が、少なくとも２組設けられており、各組の画像前処理部１３１５からの出力が集積回路１３０３に入力されるようになっている。

集積回路１３０３は、撮像システム用途向けの集積回路であり、メモリ１３０５を含む画像処理部１３０４、光学測距部１３０６、視差演算部１３０７、物体認知部１３０８、異常検出部１３０９を含む。画像処理部１３０４は、画像前処理部１３１５の出力信号に対して、現像処理や欠陥補正等の画像処理を行う。メモリ１３０５は、撮像画像の一次記憶、撮像画素の欠陥位置を格納する。光学測距部１３０６は、被写体の合焦や、測距を行う。視差演算部１３０７は、複数の撮像装置１３０２により取得された複数の画像データから視差情報（視差画像の位相差）の算出を行う。物体認知部１３０８は、車、道、標識、人等の被写体の認知を行う。異常検出部１３０９は、撮像装置１３０２の異常を検出すると、主制御部１３１３に異常を発報する。

集積回路１３０３は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよいし、これらの組合せによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。

主制御部１３１３は、撮像システム１３０１、車両センサ１３１０、制御ユニット１３２０等の動作を統括・制御する。なお、主制御部１３１３を持たず、撮像システム１３０１、車両センサ１３１０、制御ユニット１３２０が個別に通信インターフェースを有して、それぞれが通信ネットワークを介して制御信号の送受を行う（例えばＣＡＮ規格）方法も取り得る。

集積回路１３０３は、主制御部１３１３からの制御信号を受け或いは自身の制御部によって、撮像装置１３０２へ制御信号や設定値を送信する機能を有する。

撮像システム１３０１は、車両センサ１３１０に接続されており、車速、ヨーレート、舵角などの自車両走行状態及び自車外環境や他車・障害物の状態を検出することができる。車両センサ１３１０は、視差画像から対象物までの距離情報を取得する距離情報取得手段でもある。また、撮像システム１３０１は、自動操舵、自動巡行、衝突防止機能等の種々の運転支援を行う運転支援制御部１３１１に接続されている。特に、衝突判定機能に関しては、撮像システム１３０１や車両センサ１３１０の検出結果を基に他車・障害物との衝突推定・衝突有無を判定する。これにより、衝突が推定される場合の回避制御、衝突時の安全装置起動を行う。

また、撮像システム１３０１は、衝突判定部での判定結果に基づいて、ドライバーに警報を発する警報装置１３１２にも接続されている。例えば、衝突判定部の判定結果として衝突可能性が高い場合、主制御部１３１３は、ブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして、衝突を回避、被害を軽減する車両制御を行う。警報装置１３１２は、音等の警報を鳴らす、カーナビゲーションシステムやメーターパネルなどの表示部画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。

本実施例では、車両の周囲、例えば前方又は後方を撮像システム１３０１で撮影する。図１６（ｂ）に、車両前方を撮像システム１３０１で撮像する場合の撮像システム１３０１の配置例を示す。

２つの撮像装置１３０２は、車両１３００の前方に配置される。具体的には、車両１３００の進退方位又は外形（例えば車幅）に対する中心線を対称軸に見立て、その対称軸に対して２つの撮像装置１３０２が線対称に配置されると、車両１３００と被写対象物との間の距離情報の取得や衝突可能性の判定を行う上で好ましい。また、撮像装置１３０２は、運転者が運転席から車両１３００の外の状況を視認する際に運転者の視野を妨げない配置が好ましい。警報装置１３１２は、運転者の視野に入りやすい配置が好ましい。

次に、撮像システム１３０１における撮像装置１３０２の故障検出動作について、図１７を用いて説明する。撮像装置１３０２の故障検出動作は、図１７に示すステップＳ１４１０～Ｓ１４８０に従って実施される。

ステップＳ１４１０は、撮像装置１３０２のスタートアップ時の設定を行うステップである。すなわち、撮像システム１３０１の外部（例えば主制御部１３１３）又は撮像システム１３０１の内部から、撮像装置１３０２の動作のための設定を送信し、撮像装置１３０２の撮像動作及び故障検出動作を開始する。

次いで、ステップＳ１４２０において、有効画素から画素信号を取得する。また、ステップＳ１４３０において、故障検出用に設けた故障検出画素からの出力値を取得する。この故障検出画素は、有効画素と同じく光電変換部を備える。この光電変換部には、所定の電圧が書き込まれる。故障検出用画素は、この光電変換部に書き込まれた電圧に対応する信号を出力する。なお、ステップＳ１４２０とステップＳ１４３０とは逆でもよい。

次いで、ステップＳ１４４０において、故障検出画素の出力期待値と、実際の故障検出画素からの出力値との該非判定を行う。ステップＳ１４４０における該非判定の結果、出力期待値と実際の出力値とが一致している場合は、ステップＳ１４５０に移行し、撮像動作が正常に行われていると判定し、処理ステップがステップＳ１４６０へと移行する。ステップＳ１４６０では、走査行の画素信号をメモリ１３０５に送信して一次保存する。そののち、ステップＳ１４２０に戻り、故障検出動作を継続する。一方、ステップＳ１４４０における該非判定の結果、出力期待値と実際の出力値とが一致していない場合は、処理ステップはステップＳ１４７０に移行する。ステップＳ１４７０において、撮像動作に異常があると判定し、主制御部１３１３、又は警報装置１３１２に警報を発報する。警報装置１３１２は、表示部に異常が検出されたことを表示させる。その後、ステップＳ１４８０において撮像装置１３０２を停止し、撮像システム１３０１の動作を終了する。

なお、本実施例では、１行毎にフローチャートをループさせる例を例示したが、複数行毎にフローチャートをループさせてもよいし、１フレーム毎に故障検出動作を行ってもよい。なお、ステップＳ１４７０の警報の発報は、無線ネットワークを介して、車両の外部に通知するようにしてもよい。

また、本実施例では、他の車両と衝突しない制御を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、撮像システム１３０１は、自車両等の車両に限らず、例えば、船舶、航空機或いは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。

本発明の光電変換装置は、更に、カラーフィルタやマイクロレンズを有する構成であってもよく、距離情報など各種情報を取得可能な構成であってもよい。例えば、１つの入力ノードに対して複数の光電変換素子を有していてもよく、複数の光電変換素子に共通の１つのマイクロレンズが設けられている構成であってもよい。また、増幅トランジスタはソースフォロワ回路の一部であるが、ＡＤ変換器の一部を構成していてもよい。具体的には、ＡＤ変換器が含む比較器の一部を増幅トランジスタが構成していてもよい。また、比較器の一部の構成が別の半導体基板に設けられている構成であってもよい。

また、単位回路は転送トランジスタを有しておらず、入力ノードに直接光電変換素子が接続している構成であってもよい。更には、オーバーフロードレインといった電荷排出部が設けられていてもよい。

各実施例において、全てのトランジスタのＨレベルの電圧をＶＨ、Ｌレベルの電圧とＶＬとして説明したが、各トランジスタの制御信号のＶＨおよびＶＬは異なる値を有していてもよい。つまり、それぞれの制御信号が有する電圧ＶＨ、電圧ＶＬは各トランジスタがオンし、オフするように任意に設定可能である。

本発明は、上記実施例に限らず種々の変形が可能である。例えば、いずれかの実施例の一部の構成を他の実施例に追加した例や、他の実施例の一部の構成と置換した例も、本発明の実施例である。また、上述の実施例は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらの例示によって本発明の技術的範囲が限定的に解釈されてはならない。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な態様で実施することができる。

２０１ 光電変換素子
２０３ リセットトランジスタ
２０６ 容量付加トランジスタ
２０４ 増幅トランジスタ
２０７ 入力ノード

Claims (27)

1. 光電変換素子と、
   入力ノードを有し、前記光電変換素子にて生じた電荷に基づく信号を出力するためのトランジスタと、
   前記入力ノードの電位を所定の電位にするためのリセットトランジスタと、
   前記入力ノードに接続され、前記入力ノードの容量を切り替えるための第１トランジスタと、を有する複数の単位回路が配され、
   前記第１トランジスタのゲート電極に供給される第１制御信号は、前記第１トランジスタがオンする第１電圧と、前記第１トランジスタがオフする第２電圧と、前記第１電圧と前記第２電圧との間の値である第３電圧を少なくとも有することを特徴とする光電変換装置。
2. 前記第１トランジスタは、前記入力ノードと前記リセットトランジスタとの間に接続されることを特徴とする請求項１に記載の光電変換装置。
3. 前記光電変換素子の電荷を前記入力ノードに転送するための転送トランジスタを有することを特徴とする請求項１または２に記載の光電変換装置。
4. 前記光電変換素子の前記電荷が読み出されるときに、前記第１制御信号が前記第１電圧であり、前記入力ノードが第１容量となる第１動作と、
   前記光電変換素子の前記電荷が読み出されるときに、前記第１制御信号が前記第２電圧であり、前記入力ノードが前記第１容量よりも小さな第２容量となる第２動作と、
   前記光電変換素子の前記電荷が読み出されるときに、前記第１制御信号が前記第３電圧であり、前記第１トランジスタが前記入力ノードの電位の変動を制限する第３動作と、を有することを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
5. 前記第１制御信号が、前記第３電圧と前記第１電圧との間の第４電圧を有することを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
6. 前記光電変換装置は、前記単位回路が出力した信号を増幅する増幅部を有し、
   前記光電変換素子の前記電荷が読み出されるときに、前記第１制御信号が前記第２電圧であるときの前記増幅部のゲインは、前記第１制御信号が前記第３電圧であるときの前記増幅部のゲインと異なることを特徴とする請求項１乃至５のいずれか１項に記載の光電変換装置。
7. 前記光電変換装置は、前記単位回路の信号が出力される信号線と、前記信号線に一端が接続されたトランジスタを含み前記信号線の信号の振幅を制限するためのクリップ回路と、を有し、
   前記クリップ回路が制限する前記信号線の振幅は前記第１トランジスタが制限する前記入力ノードの振幅よりも大きいことを特徴とする請求項１乃至６のいずれか１項に記載の光電変換装置。
8. 前記リセットトランジスタのゲート電極に供給される第２制御信号は、前記リセットトランジスタがオンする第５電圧と、前記リセットトランジスタがオフする第６電圧と、前記第５電圧と前記第６電圧との間の値である第７電圧と、を少なくとも有することを特徴とする請求項１乃至７のいずれか１項に記載の光電変換装置。
9. 前記光電変換素子の前記電荷が読み出されるときに、前記第１制御信号が前記第１電圧であり、前記第２制御信号が前記第７電圧である第４動作と、を有する請求項８に記載の光電変換装置。
10. 前記第１トランジスタと前記リセットトランジスタとの間の導通を制御し、前記入力ノードの容量を切り替えるための第２トランジスタを有し、
    前記第２トランジスタのゲート電極に供給される第３制御信号は、前記第２トランジスタがオンする第８電圧と、前記第２トランジスタがオフする第９電圧と、前記第８電圧と前記第９電圧との間の値である第１０電圧と、を少なくとも有することを特徴とする請求項１乃至９のいずれか１項に記載の光電変換装置。
11. 前記光電変換素子の前記電荷が読み出されるときに、前記第１制御信号が前記第１電圧であり、前記第３制御信号が前記第９電圧であり、前記入力ノードが第１容量である第１動作と、
    前記光電変換素子の前記電荷が読み出されるときに、前記第１制御信号が前記第２電圧であり、前記入力ノードが前記第１容量よりも小さな第２容量である第２動作と、
    前記光電変換素子の前記電荷が読み出されるときに、前記第１制御信号が前記第３電圧であり、前記第３制御信号が前記第８電圧であり、前記第１トランジスタが前記入力ノードの電位の変動を制限する第３動作と、
    前記光電変換素子の前記電荷が読み出されるときに、前記第１制御信号が前記第１電圧であり、前記第３制御信号が前記第８電圧であり、前記入力ノードが前記第１容量よりも大きな第３容量である第５動作と、
    前記光電変換素子の前記電荷が読み出されるときに、前記第１制御信号が前記第１電圧であり、前記第３制御信号が前記第１０電圧であり、前記第２トランジスタが前記入力ノードの電位の変動を制限する第６動作と、を有することを特徴とする請求項１０に記載の光電変換装置。
12. 前記リセットトランジスタのゲート電極に供給される第２制御信号は、前記リセットトランジスタがオンする第５電圧と、前記リセットトランジスタがオフする第６電圧と、前記第５電圧と前記第６電圧との間の値である第７電圧と、を少なくとも有し、
    前記光電変換素子の前記電荷が読み出されるときに、前記第１制御信号が前記第１電圧であり、前記第２制御信号が前記第７電圧であり、前記第３制御信号が前記第８電圧である第７動作と、を有することを特徴とする請求項１０または１１に記載の光電変換装置。
13. 前記光電変換装置は、前記複数の単位回路のうち第１単位回路において、第１蓄積期間で前記光電変換素子にて蓄積した電荷を読み出す第１読み出し動作と、前記第１蓄積期間よりも長い第２蓄積期間で前記光電変換素子にて蓄積した電荷を読み出す第２読み出し動作と、を有し、
    前記第１制御信号は、前記第１読み出し動作においては前記第２電圧に設定され、前記第２読み出し動作においては前記第３電圧に設定されることを特徴とする請求項１乃至１２のいずれか１項に記載の光電変換装置。
14. 前記光電変換装置は、前記単位回路が出力した信号を増幅する増幅部を有し、
    前記第１読み出し動作における前記増幅部のゲインと、前記第２読み出し動作における前記増幅部のゲインは異なることを特徴とする請求項１３に記載の光電変換装置。
15. 前記光電変換装置は、前記複数の単位回路のうち第１単位回路の光電変換素子において第３蓄積期間で蓄積した電荷を読み出し、前記複数の単位回路のうち前記第１単位回路とは異なる第２単位回路の光電変換素子において前記第３蓄積期間よりも長い第４蓄積期間で蓄積した電荷を読み出す第３読み出し動作を有し、
    前記第３読み出し動作において、前記第１単位回路の前記第１制御信号は前記第３電圧に設定され、前記第２単位回路の前記第１制御信号は前記第２電圧に設定されることを特徴とする請求項１乃至１４のいずれか１項に記載の光電変換装置。
16. 前記光電変換装置は、前記単位回路が出力した信号を増幅する増幅部を有し、
    前記第１単位回路の電荷に基づく信号を読み出すときの前記増幅部のゲインと、前記第２単位回路の電荷に基づく信号を読み出すときの前記増幅部のゲインは異なることを特徴とする請求項１５に記載の光電変換装置。
17. 前記複数の単位回路は、第３単位回路を有し、
    前記第３読み出し動作において、前記第３単位回路の光電変換素子において前記第４蓄積期間よりも長い第５蓄積期間で蓄積した電荷を読み出すことを特徴とする請求項１５または１６に記載の光電変換装置。
18. 前記複数の単位回路は、第１単位回路と、第２単位回路とを含み、
    前記第１単位回路において、前記光電変換素子の前記電荷が読み出されるときに前記第１制御信号が前記第２電圧であり、
    前記第２単位回路において、前記光電変換素子の前記電荷が読み出されるときに前記第１制御信号が前記第３電圧であることを特徴とする請求項１乃至１７のいずれか１項に記載の光電変換装置。
19. 前記光電変換素子の前記電荷が蓄積されるときに、前記第１制御信号が前記第３電圧であり、前記第１トランジスタが前記入力ノードの電位の変動を制限する第８動作と、を有することを特徴とする請求項１乃至１８のいずれか１項に記載の光電変換装置。
20. 前記第１制御信号は、前記第１電圧と前記第３電圧との間の値である第１１電圧を有し、
    前記光電変換素子の前記電荷が蓄積されるときに、前記第１制御信号が前記第１１電圧であり、前記第１トランジスタが前記入力ノードの電位の変動を制限する第９動作と、を有することを特徴とする請求項１乃至１８のいずれか１項に記載の光電変換装置。
21. 光電変換素子と、
    入力ノードを有し、前記光電変換素子にて生じた電荷に基づく信号を出力するためのトランジスタと、
    前記入力ノードの電位を所定の電位にするためのリセットトランジスタと、
    前記入力ノードに接続され、前記入力ノードの容量を切り替えるための第１トランジスタと、を有する複数の単位回路が配され、
    前記リセットトランジスタのゲート電極に供給される制御信号は、前記リセットトランジスタがオンする電圧と、前記リセットトランジスタがオフする電圧とを少なくとも有し、
    前記第１トランジスタのゲート電極に供給される制御信号は、前記第１トランジスタがオンする電圧と、前記第１トランジスタがオフする電圧とを少なくとも有し、
    前記リセットトランジスタがオフする電圧と前記第１トランジスタがオフする電圧とが異なることを特徴とする光電変換装置。
22. 前記第１トランジスタは、前記入力ノードと前記リセットトランジスタとの間に接続されることを特徴とする請求項２１に記載の光電変換装置。
23. 光電変換素子と、
    入力ノードを有し、前記光電変換素子にて生じた電荷に基づく信号を出力するためのトランジスタと、
    前記入力ノードの電位を所定の電位にするためのリセットトランジスタと、
    前記入力ノードに接続され、前記入力ノードの容量を切り替えるための第１トランジスタと、を有する複数の単位回路が配され、
    前記第１トランジスタは、前記入力ノードの容量を増大させる動作と、前記入力ノードの電位の変動を制限する動作と、を行うことが可能であることを特徴とする光電変換装置。
24. 前記単位回路は、更に第２トランジスタを有し、
    前記第１トランジスタと前記第２トランジスタと前記リセットトランジスタは前記入力ノードにこの順に直列に接続し、
    前記第２トランジスタは、前記入力ノードの容量を増大させる動作と、前記入力ノードの電位の変動を制限する動作と、を行うことが可能であることを特徴とする請求項２３に記載の光電変換装置。
25. 請求項１乃至２４のいずれか１項に記載の光電変換装置と、
    前記光電変換装置が出力する信号を処理する信号処理部と、を有することを特徴とする撮像システム。
26. 請求項１乃至２４のいずれか１項に記載の光電変換装置と、
    前記光電変換装置からの信号に基づく視差情報から、対象物までの距離情報を取得する距離情報取得手段と、を有する移動体であって、
    前記距離情報に基づいて前記移動体を制御する制御手段をさらに有することを特徴とする移動体。
27. 光電変換素子と、入力ノードを有し、前記光電変換素子にて生じた電荷に基づく信号を出力するためのトランジスタと、前記入力ノードの電位を所定の電位にするためのリセットトランジスタと、前記入力ノードと接続された前記入力ノードの容量を切り替えるための第１トランジスタと、を各々が有する複数の単位回路が配された部材へ制御信号を供給する走査回路が配された積層用の半導体基板であって、
    前記走査回路は、前記第１トランジスタのゲート電極に供給される制御信号を出力し、
    前記第１トランジスタのゲート電極に供給される制御信号は、前記第１トランジスタがオンする第１電圧と、前記第１トランジスタがオフする第２電圧と、前記第１電圧と前記第２電圧との間の値である第３電圧を少なくとも有することを特徴とする積層用の半導体基板。

Images