JP2024012454A - 光電変換装置、光電変換システム、および移動体 - Google Patents

光電変換装置、光電変換システム、および移動体 Download PDF

Info

Publication number
JP2024012454A
JP2024012454A JP2023187256A JP2023187256A JP2024012454A JP 2024012454 A JP2024012454 A JP 2024012454A JP 2023187256 A JP2023187256 A JP 2023187256A JP 2023187256 A JP2023187256 A JP 2023187256A JP 2024012454 A JP2024012454 A JP 2024012454A
Authority
JP
Japan
Prior art keywords
photoelectric conversion
transistor
input node
conversion device
transfer transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2023187256A
Other languages
English (en)
Inventor
寛 関根
Hiroshi Sekine
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2023187256A priority Critical patent/JP2024012454A/ja
Publication of JP2024012454A publication Critical patent/JP2024012454A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14831—Area CCD imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/703—SSIS architectures incorporating pixels for producing signals other than image signals
    • H04N25/704—Pixels specially adapted for focusing, e.g. phase difference pixel sets
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】 リセット動作の遅延を生じさせることなくダイナミックレンジを拡大することができる。【解決手段】 本発明の光電変換装置の一側面は、光電変換部と、入力ノードを有する増幅トランジスタと、第１転送トランジスタと、第１転送トランジスタと入力ノードとの間に配された第２転送トランジスタと、入力ノードに接続されたリセットトランジスタと、を備え、光電変換部から入力ノードに電荷を転送するときに、第２転送トランジスタのオンまたはオフを制御することにより入力ノードの容量値を切り替える。【選択図】 図２

Description

本発明は、光電変換装置、光電変換システム、および移動体に関する。
特許文献１には、光電変換装置において、ダイナミックレンジを拡大するために増幅トランジスタの入力ノードに一端が接続され、リセットトランジスタに他端が接続された容量付加用のトランジスタを有する構成が開示されている。リセットトランジスタの一端には容量付加用トランジスタに接続され、他端には電源電圧（ＶＤＤ）が供給されている。
米国特許公開公報第２００８／１７３９０９号明細書
しかしながら、特許文献１に記載の構成では、入力ノードの電位をリセットする際に、容量付加用のトランジスタのゲートとリセットトランジスタのゲートをオンにする必要がある。特許文献１に記載の構成では、リセットトランジスタの他端から入力ノードの間に複数のゲートが配されることになり、１つのゲートが配される場合に比べてゲート長が長くなりやすい。したがって、ゲートによる抵抗ができ、入力ノードが所定の電位にリセットされない等のリセット性能の低下が生じる可能性がある。
本発明に係る光電変換装置の一側面は、光電変換部と、前記光電変換部で生じた電荷が入力される入力ノードを有する増幅トランジスタと、前記光電変換部からの電荷の転送を制御する第１転送トランジスタと、前記第１転送トランジスタと前記入力ノードとの間に配された第２転送トランジスタと、前記入力ノードに接続されたリセットトランジスタと、を備え、前記光電変換部から前記入力ノードに電荷を転送するときに、前記第２転送トランジスタのオンまたはオフを制御することにより前記入力ノードの容量値を切り替える。
本発明に係る光電変換装置の一側面は、信号電荷と同じ第１の極性の電荷が多数キャリアである第１導電型の第１半導体領域と、前記第１半導体領域で蓄積された電荷が転送される前記第１導電型の第２半導体領域と、前記第２半導体領域により入力ノードが構成される増幅トランジスタと、
前記第１半導体領域と前記第２半導体領域とを含む第１転送トランジスタと、を備え、前記第２半導体領域は、リセットトランジスタのソースまたはドレインを構成し、平面視で前記第２半導体領域と重なるように、第２転送トランジスタのゲートが配される。
本発明の構成によれば、光電変換装置のダイナミックレンジを拡大しつつ、入力ノードのリセット性能の低下を抑制することが可能となる。
第１の実施形態に係る光電変換装置のブロック図である。 第１の実施形態に係る画素の回路構成を示す図である。 第１の実施形態に係る画素の断面図及びポテンシャルを示す模式図である。 第１の実施形態に係る画素の平面図である。 第１の実施形態に係る読み出し動作を説明するためのタイミング図である。 第１の実施形態に係る読み出し動作におけるポテンシャルの概念図である。 第２の実施形態に係る読み出し動作を説明するためのタイミング図である。 第３の実施形態に係る画素の平面図である。 第３の実施形態に係る画素の回路構成を示す図である。 第４の実施形態に係る光電変換装置の分解斜視図である。 第４の実施形態に係る光電変換装置の画素の平面図である。 第５の実施形態に係る光電変換システムのブロック図である。 第６の実施形態に係る光電変換システム及び移動体の概略図である。 第６の実施形態に係る光電変換システムの動作を示すフロー図である。
以下に示す形態は、本発明の技術思想を具体化するためのものであって、本発明を限定するものではない。各図面が示す部材の大きさや位置関係は、説明を明確にするために誇張していることがある。以下の説明において、同一の構成については同一の番号を付して説明を省略する場合がある。
以下の説明において信号キャリア（信号電荷）は電子とする。第１極性のキャリアを多数キャリアとする第１導電型の半導体領域はＮ型半導体領域であり、第２極性のキャリアを多数キャリアとする第２導電型の半導体領域はＰ型半導体領域である。信号キャリアを正孔としても本発明は成り立つ。この場合は、第１導電型の半導体領域をＰ型半導体領域とし、第２導電型の半導体領域をＮ型半導体領域となる。
以下の説明において、同様の機能を持つ素子や回路について同じ符号を付し、末尾に異なるアルファベットの添字を加えて区別していることがある。両者を区別して説明する必要が無い場合には、ａ，ｂ等の添字を省略して共通部分を説明する。
以下の説明では、特に断りのない限り、画素を構成するトランジスタはＮ型のＭＯＳトランジスタであるものとして説明を行う。トランジスタがオンの状態とはＮ型ＭＯＳトランジスタにハイレベル（Ｈレベル）の制御信号が入力し、Ｎ型ＭＯＳトランジスタが導通の状態を示す。トランジスタがオフの状態とはローレベル（Ｌレベル）の制御信号が入力し、Ｎ型ＭＯＳトランジスタが非導通の状態を示す。
なお、Ｎ型のＭＯＳトランジスタでなくＰ型のＭＯＳトランジスタを用いてもよい。その場合には、制御信号などのＰ型ＭＯＳトランジスタへ供給する電位をＮ型の場合と逆転させるなど適宜変更して適用することが可能である。また、各実施形態の説明において、回路素子同士の接続関係を説明しているが、別の素子（スイッチ、バッファなど）を間に入れるなどの変更は適宜行うことが可能である。
（第１の実施形態）
図１は、第１の実施形態に係る光電変換装置の概略構成を表すブロック図である。光電変換装置は、光を検出し信号を出力するユニットセルを有する。本実施形態の光電変換装置は、撮像可能な光電変換装置とし、ユニットセルを画素とする。本実施形態に係る光電変換装置は撮像を行わない装置であっても効果を得ることができる。撮像を行わない装置としては、例えば、測距センサ、測光センサなどがある。測距センサは、典型的には被写体までの距離情報を生成するために用いられるセンサであり、例えばＴＯＦ（Ｔｉｍｅ Ｏｆ Ｆｌｉｇｈｔ）センサ等が有る。測光センサは、典型的には被写体の明るさを検出するために用いられるセンサである。
図１の光電変換装置は画素アレイ部１０１、垂直走査回路１０２、読み出し回路１０３、水平走査回路１０４、出力回路１０５、制御回路１０６を備える。
画素アレイ部１０１は、行方向及び列方向に配置された複数の画素１０７を備えている。画素アレイ部１０１には、撮像信号を検出する画素のほかに、遮光されたオプティカルブラック画素や信号を出力しないダミー画素が配置されていてもよい。
垂直走査回路１０２は画素１０７内のトランジスタのオン（導通状態）またはオフ（非導通状態）を切り替えるための制御信号を供給する。制御信号を供給する制御信号線１０８が、各画素行に対応して配されている。１つの制御信号線１０８には１つの画素行に配された複数の画素１０７が接続されている。
垂直走査回路１０２は、制御回路１０６からの信号を受けて、各画素行に配された複数の画素１０７に制御信号を共有する。
読み出し回路１０３は垂直出力線２０８に出力された画素信号に対して、増幅処理やＡＤ変換処理などの信号処理を実施する。読み出し回路１０３は、画素１０７のリセット時の信号および光電変換時の信号に基づく相関二重サンプリング処理などを行う。
水平走査回路１０４は、読み出し回路１０３に制御信号を供給する。水平走査回路１０４は、制御信号を読み出し回路１０３に供給する。水平走査回路１０４からの制御信号によって、読み出し回路１０３で処理された画素信号を出力回路１０５に転送する。出力回路１０５は、信号を光電変換装置の外部の信号処理部に出力する。制御回路１０６は、タイミングジェネレーターなどの、各回路を制御するための回路である。制御回路１０６は、垂直走査回路１０２、読み出し回路１０３、水平走査回路１０４、及び出力回路１０５の動作やそのタイミングを制御する制御信号を供給する。垂直走査回路１０２、読み出し回路１０３、水平走査回路１０４、及び出力回路１０５への制御信号の少なくとも一部は、制御回路１０６ではなく光電変換装置の外部から供給してもよい。
図２は、本実施形態における光電変換装置の画素１０７に関する模式的な回路図である。図２では、１つの画素１０７の構成を示しており、他の画素は省略している。
図２において、画素１０７は、光電変換部２０１、第１転送トランジスタ２０２、第２転送トランジスタ２０３、増幅トランジスタ２０６、フローティングディフュージョン（ＦＤ）部２０４、リセットトランジスタ２０５、選択トランジスタ２０７を備える。ＦＤ部２０４は、増幅トランジスタ２０６の入力ノードである。各トランジスタは、例えばＭＯＳＦＥＴにより構成され、平面視で、ドレインとソースの間には制御電極としてゲートを有する。
光電変換部２０１は、例えばフォトダイオードであるが、有機材料の光電変換膜やフォトゲート等の任意の構成が適用できる。増幅トランジスタ２０６は、入力ノードの電位に基づく信号を選択トランジスタ２０７へと出力する。増幅トランジスタ２０６の一端は、例えば、電源電圧ＶＤＤに接続される。増幅トランジスタ２０６はソースフォロワ回路の一部であり、増幅トランジスタ２０６のゲートが入力ノードである。光電変換部２０１と入力ノードとは、第１転送トランジスタ２０２と第２転送トランジスタ２０３とを介して接続されている。第１転送トランジスタ２０２は、光電変換部２０１からの電荷の転送を制御している。第２転送トランジスタ２０３の一端は第１転送トランジスタ２０２に接続され、他端は入力ノードと接続されている。第２転送トランジスタ２０３は、光電変換部２０１からの電荷の転送を制御するとともに、入力ノードの容量値を制御している。選択トランジスタ２０７は、増幅トランジスタ２０６と垂直出力線２０８との間を選択的に接続する。そして、選択トランジスタ２０７は、垂直走査回路からの制御信号のタイミングに合わせて増幅トランジスタ２０６からの信号を垂直出力線２０８へと出力する。リセットトランジスタ２０５は、入力ノードに接続されており、入力ノードをリセット電位に設定する（リセットする）ことができる。
第１転送トランジスタ２０２と第２転送トランジスタ２０３がオンになり光電変換部２０１からＦＤ部２０４に電荷が転送されると、ＦＤ部２０４の電荷量に対応した画素信号電圧が増幅トランジスタ２０６のソースに出力される。
ここで、図３を参照しながら、第２転送トランジスタ２０３によるＦＤ部２０４の容量値の制御について説明する。図３（ａ）は、光電変換部２０１、第１転送トランジスタ２０２、第２転送トランジスタ２０３を通る概略断面図である。図３（ｂ）は、第１転送トランジスタ２０２と第２転送トランジスタ２０３とがオフのポテンシャルの概念図である。図３（ｃ）は、第１転送トランジスタ２０２がオフであり、第２転送トランジスタ２０３がオンのポテンシャルの概念図である。
図３（ａ）に示すように、半導体基板には、光電変換部２０１を構成するＮ型半導体領域（第１半導体領域）と、ＦＤ部の一部を構成するＮ型半導体領域（第２半導体領域）２１０と、Ｎ型半導体領域２１１が配されている。Ｎ型半導体領域２１０は、平面視で、第２転送トランジスタ２０３とリセットトランジスタのゲートとの間に形成されており、ＦＤ部の一部を構成する。Ｎ型半導体領域２１１は、平面視で、第１転送トランジスタ２０２のゲートと第２転送トランジスタ２０３のゲートとの間に形成されている。
図３（ｂ）及び図３（ｃ）からわかるように、第２転送トランジスタ２０３をオンにする場合のＦＤ部２０４の容量値は、第２転送トランジスタ２０３をオフにする場合のＦＤ部２０４の容量値よりも大きい。第２転送トランジスタ２０３をオンにすることにより、第２転送トランジスタ２０３のゲート下にチャネルが形成され、Ｎ型半導体領域２１１とＮ型半導体領域２１０とが電気的に接続され、ＦＤ部２０４の容量値が大きくなる。したがって、光電変換部２０１からＦＤ部２０４に電荷が転送されるときに、第２転送トランジスタ２０３をオンのままにしておくと、ＦＤ部２０４で保持可能な電荷量が増える。すなわち、ＦＤ部２０４の容量値が大きくなる。したがって、増幅トランジスタ２０６から出力される画素信号電圧が小さくなり、ダイナミックレンジの拡大が可能となる。一方で、光電変換部２０１からＦＤ部２０４に電荷が転送されるときに、第２転送トランジスタ２０３をオフにしておくと、ＦＤ部２０４には容量が付加されない。つまり、ＦＤ部２０４の容量はＦＤ部２０４自体が有する容量値から変化しない。したがって、ＦＤ部２０４で保持可能な電荷量が少ない。すなわち、ＦＤ部２０４の容量値が小さくなる。したがって、増幅トランジスタ２０６から出力される画素信号電圧が大きくなる。この場合には、ＦＤ部２０４の１つの電荷に対する電圧変化量（電荷電圧変換効率）を高めることができる。電荷電圧変換効率が高いとは、感度が高いとも言える。したがって、第２転送トランジスタ２０３のオンオフを制御することにより、ＦＤ部２０４の容量値を変えることができ、感度の切り替えを行うことができる。
図３（ｂ）及び図３（ｃ）に示すように、ＦＤ部２０４の容量は、光電変換部２０１の容量よりも小さい。本実施形態によれば、第２転送トランジスタにより、ＦＤ部に容量を付加することができる。このため、ＦＤ部２０４自体の容量を大きくし、ダイナミックレンジを拡大することが可能となる。
図４は、本実施形態に係る画素１０７の模式的な平面図である。図２の回路と対応する部分には同一の符号が付されており、既に説明した構成及び機能については説明を省略することもある。図３（ａ）の断面図は、図４のＡ－Ａ’断面図に相当する。図４では、光電変換部２０１、画素１０７に含まれる各トランジスタのゲート、及び配線を導通させるためのコンタクトを示している。光電変換部２０１と各トランジスタのソースおよびドレインとは、シリコン（Ｓｉ）などの半導体基板の内部に形成される。また、各トランジスタのゲートは、半導体基板の第１面側に形成されている。
図４に示すように、光電変換部２０１、第１転送トランジスタ２０２、第２転送トランジスタ２０３、ＦＤ部２０４、リセットトランジスタ２０５は直列に接続されている。これにより、入力ノードのリセット性能の低下を抑制しながら、光電変換装置のダイナミックレンジを拡大することができる。
比較例として、ＦＤ部、ＦＤ部への容量付加を制御する制御トランジスタ、リセットトランジスタが直列に配されている場合について説明する。リセットトランジスタの一端が制御トランジスタに接続され、リセットトランジスタの他端に電源電圧ＶＤＤが接続される。比較例では、ＦＤ部をリセットする際に、リセットトランジスタのゲート及び制御トランジスタのゲートを介して電源電圧ＶＤＤの電位がＦＤ部２０４に供給されることになる。この場合は、トランジスタのソースとドレインとを結ぶ方向における長さ（ゲート長）が、リセットトランジスタのゲートのみの場合と比較して長くなりやすい。ゲート長が長くなるとチャネル抵抗が大きくなるため、リセット性能の低下が生じる可能性がある。リセット性能の低下とは、例えば、リセットレベルの静定時間が伸びてしまうことや、各画素のリセット電位のばらつきが生じやすくなることを意味している。リセットトランジスタのゲート長と制御トランジスタのゲート長を短くすることにより、リセット性能の低下を防げる可能性はあるものの、ＦＤ部への容量付加を制御できなくなる可能性がある。したがって、比較例では一般的にゲート長を短くしにくく、チャネル抵抗によりリセット性能の低下が生じる可能性がある。
これに対して、本実施形態では、上述の通り、ＦＤ部２０４とリセットトランジスタ２０５を、ＦＤ部２０４の容量値を制御する第２転送トランジスタ２０３を介することなく直列に接続している。例えば、リセットトランジスタのソースまたはドレインの一方がＦＤ部２０４の一部を構成する。したがって、比較例に比して、リセット電位が供給される際のチャネル抵抗を減らすことができ、入力ノードのリセット性能の低下を抑制することができる。
図５（ａ）及び図５（ｂ）は、図２の画素１０７における各トランジスタの制御信号を示すタイミング図である。タイミング図の横軸は時間である。図５（ａ）及び図５（ｂ）において、図２で示した各制御信号ｐＳＥＬ、ｐＲＥＳ、ｐＴＸ１、ｐＴＸ２の電位の状態が示されている。ｐＳＥＬは、選択トランジスタを制御する信号であり、ｐＲＥＳはリセットトランジスタを制御する信号であり、ｐＴＸ１は第１転送トランジスタを制御する信号であり、ｐＴＸ２は第２転送トランジスタを制御する信号である。図５（ａ）は、低ＦＤ容量で読み出す場合のタイミングであり、図５（ｂ）は、高ＦＤ容量で読み出す場合のタイミングである。また、図６（ａ）～（ｅ）は図５（ａ）のそれぞれのタイミングにおけるポテンシャル図であり、図６（ｆ）～（ｈ）は図５（ｂ）のそれぞれのタイミングにおけるポテンシャル図である。
まず、図５（ａ）及び図６（ａ）～（ｅ）を参照しながら、低ＦＤ容量で読み出す場合の駆動について説明する。
まず、時刻ｔ１において、ｐＳＥＬをＨｉレベル（以下Ｈｉ）にして読み出し行の画素の選択トランジスタをオンする。時刻ｔ２において、ｐＲＥＳをＨｉからＬｏｗレベル（以下Ｌｏ）にしてリセットトランジスタをオンからオフへと切り替える。このとき、第２転送トランジスタはオフになっている。第１転送トランジスタおよび第２転送トランジスタがオフの状態において、光電変換部は信号電荷を蓄積する。この状態におけるポテンシャル図を図６（ａ）に示す。この状態においてＦＤ部は低ＦＤ容量時のリセットレベルにあり、増幅トランジスタ２０６はその電位を読み出してリセット信号（Ｎ信号）として垂直信号線に出力する。時刻ｔ３までは、光電変換部における電荷の蓄積期間ともいえる。
時刻ｔ３に、ｐＴＸ１をＨｉにして第１転送トランジスタをオンする。時刻ｔ３に、光電変換部からＦＤ部への読み出し動作が開始される。この状態におけるポテンシャル図を図６（ｂ）に示す。図６（ｂ）に示すように、光電変換部で蓄積された電荷が第１転送トランジスタのゲート下に移動する。
第１転送トランジスタをオンにした状態のまま、時刻ｔ４に、ｐＴＸ２をＨｉにして第２転送トランジスタをオンにする。この状態におけるポテンシャル図を図６（ｃ）に示す。図６（ｃ）に示すように、光電変換部で蓄積された電荷は、第１転送トランジスタおよび第２転送トランジスタをオンすることにより容量が付加されたＦＤ部へと転送される。
時刻ｔ５に、ｐＴＸ１をＨｉからＬｏにして第１転送トランジスタをオフする。この状態におけるポテンシャル図を図６（ｄ）に示す。図６（ｄ）に示すように、光電変換部とＦＤ部との間にポテンシャルバリアが形成される。これにより、信号電荷は、第２転送トランジスタをオンすることにより容量が付加されたＦＤ部へと転送される。
時刻ｔ６に、ｐＴＸ２をＨｉからＬｏにして第２転送トランジスタをオフする。この状態におけるポテンシャルバリア図を図６（ｅ）に示す。図６（ｅ）に示すように、図６（ｄ）に比べて第２転送トランジスタのゲート下のポテンシャルが高くなり、第２転送トランジスタによる容量が付加されていないＦＤ部のみに信号電荷が保持される。
その後、増幅トランジスタがＦＤ部の電位に応じた信号（Ｓ信号）を出力する。
なお、図５（ａ）では、第１の転送トランジスタと第２の転送トランジスタをオンするタイミングとオフするタイミングとをずらしている。具体的には、第１転送トランジスタをオンした後に第２転送トランジスタをオンし、第１転送トランジスタをオフした後に第２転送トランジスタをオフしている。これにより、第１転送トランジスタと第２転送トランジスタとのオンオフ制御のタイミングにずれが生じても、光電変換部で蓄積された信号電荷が光電変換部に残ることを抑制しやすくなる。第１転送トランジスタと第２転送トランジスタとのオン／オフのタイミングは図５（ａ）に示すタイミングに限定されない。例えば、第１転送トランジスタと第２転送トランジスタとでオン／オフのタイミングを同じにしてもよい。また、第２転送トランジスタをオンした後に、第１転送トランジスタをオンし、第１転送トランジスタをオフした後に、第２転送トランジスタをオフしてもよい。
続いて、図５（ｂ）及び図６（ｆ）～（ｈ）を参照しながら、高ＦＤ容量で読み出す場合の駆動について説明する。
時刻ｔ１に、ｐＳＥＬをＨｉにして読み出し行の画素の選択トランジスタをオンする。時刻ｔ２に、ｐＲＥＳをＨｉからＬｏにしてリセットリセットトランジスタをオンからオフへと切り替える。このとき、第２転送トランジスタはオンになっている。この状態におけるポテンシャル図を図６（ｆ）に示す。図６（ｆ）に示すように、第２転送トランジスタをオンすることによりＦＤ部に容量が付加され、図６（ａ）の場合と比べてＦＤ容量が大きくなっている。このようにＦＤ部に容量が付加された状態でリセット動作を行う。この状態においてＦＤは高ＦＤ容量時のリセットレベルにあり、その信号を読み出してＮ信号とする。高ＦＤ容量で読み出す場合は、例えば、光電変換部への入射光量が低ＦＤ容量で読み出す場合に比べて多い場合が想定される。したがって、光電変換部に蓄積される信号電荷は、低ＦＤ容量で読み出す場合に比べて多くなっている。例えば、光電変換部に蓄積される信号電荷量が、容量が付加されていないＦＤ容量に比べて多くなっている。
時刻ｔ３に、ｐＴＸ１をＨｉにして第１転送トランジスタをオンにする。このとき第２転送トランジスタは、ｐＴＸ２がＨｉであり、オンしている。この状態におけるポテンシャル図を図６（ｇ）に示す。図６（ｇ）に示すように、光電変換部で蓄積された信号電荷が、容量が付加されたＦＤ部に転送される。
時刻ｔ４に、ｐＴＸ１をＨｉからＬｏにして第１転送トランジスタをオフにする。このとき第２転送トランジスタは、ｐＴＸ２がＨｉの状態を維持しており、オンしたままである。この状態におけるポテンシャル図を図６（ｈ）に示す。図６（ｈ）に示すように、ＦＤ部に容量を付加したままで光電変換部とＦＤ部との間にポテンシャルバリアが形成される。
その後、第２転送トランジスタをオンしたままの状態で増幅トランジスタがＦＤ部の電位に応じた信号（Ｓ信号）を出力する。
なお、図５（ｂ）では、第２転送トランジスタは、光電変換部の蓄積動作期間および信号読み出し動作期間にわたってオンしたままの状態を維持しているが、これに限定されない。第２転送トランジスタは、少なくともＮ信号を読み出す期間とＳ信号を読み出す期間においてオンしていればよい。例えば、Ｎ信号を読み出した後に、時刻ｔ２で第２転送トランジスタをオフし、時刻ｔ３の第１転送トランジスタがオンするタイミングと同じタイミングで第２転送トランジスタをオンしてもよい。
図５（ａ）及び図５（ｂ）に示すような駆動によれば、光電変換部への入射光量に応じてＦＤ容量を変えることができる。例えば、光電変換部への入射光量が第１の光量である場合（低輝度の被写体を撮像する場合）は、第２転送トランジスタをオフにした状態で増幅トランジスタは信号を出力する低ＦＤ容量の読み出し駆動を採用する。一方で、光電変換部への入射光量が第１の光量よりも多い第２光量である場合（高輝度の被写体を撮像する場合）は、第２転送トランジスタをオンにした状態で増幅トランジスタは信号を出力する高ＦＤ容量の読み出し駆動を採用する。信号電荷量が少ない場合は、低ＦＤ容量の読み出し駆動を採用することにより、高ＦＤ容量の場合に比べて、低ノイズで高感度な信号を読み出すことができる。一方で、信号電荷量が多い場合は、高ＦＤ容量の読み出し駆動を採用することにより、低ＦＤ容量の場合に比べて、高飽和な信号を読み出すことができる。したがって、光電変換装置のダイナミックレンジを拡大することできる。
図２では、画素１０７が選択トランジスタ２０７を含むが、選択トランジスタ２０７は必須の構成ではない。画素１０７が選択トランジスタ２０７を含まない場合において、増幅トランジスタ２０６は、ＦＤ部２０４の電位に基づく信号を、選択トランジスタ２０７を介することなく、垂直出力線２０８へと出力する。
（第２の実施形態）
次に、第２の実施形態に係る光電変換装置について、図７を参照しながら説明する。以下の説明では、主として第１の実施形態と異なる点について説明する。
本実施形態は、高ＦＤ容量の読み出し駆動における駆動タイミングが異なる。具体的には、選択トランジスタをオンしている画素行（第１の画素行）では第２転送トランジスタをオンし、選択トランジスタをオフしている画素行（第２の画素行）では第２転送トランジスタをオフしている。第２転送トランジスタのオンするタイミングとオフするタイミングとは、選択トランジスタがオンするタイミングとオフするタイミングと一致している。具体的には、時刻ｔ１で選択トランジスタと第２転送トランジスタがオンし、時刻ｔ５で選択トランジスタと第２転送トランジスタがオフしている。
本実施形態によれば、光電変換装置のダイナミックレンジを拡大することを可能にしつつ、選択トランジスタをオフしている画素行に配された画素において光電変換部からＦＤ部へのパンチスルーを抑制することができる。
（第３の実施形態）
次に、第３の実施形態に係る光電変換装置について、図８及び図９を参照しながら説明する。図８は、本実施形態における画素の平面図であり、図９は本実施形態に係る画素の回路図である。以下の説明では、主として、第１の実施形態と異なる点について説明する。
本実施形態は、第１の光電変換部２０１ａと第２の光電変換部２０１ｂで第２転送トランジスタ２０３、ＦＤ部２０４、リセットトランジスタ２０５、増幅トランジスタ２０６、選択トランジスタ２０７を共有する。第１の光電変換部２０１ａと第２転送トランジスタ２０３とは、第１転送トランジスタ２０２ａ（第１の第１転送トランジスタ）を介して接続される。第２の光電変換部２０１ｂと第２転送トランジスタ２０３とは、第１転送トランジスタ２０２ｂ（第２の第１転送トランジスタ）を介して接続される。
本実施形態によれば、１つの第２転送トランジスタ２０３のゲートとＦＤ部２０４とが接する。したがって、複数の第１転送トランジスタがＦＤ部に接する場合に比べて、ＦＤに接するゲート容量を減らすことができ、ＦＤ容量を減らすことができる。
（第４の実施形態）
次に、第４の実施形態に係る子電変換装置について、図１０および図１１を参照しながら説明する。図１０は、光電変換装置１１００の分解斜視図である。図１０は、本実施形態における画素の平面図である。図１１（ａ）は、半導体基板のトランジスタが形成される側の面（第１面）１１１０Ａから視た平面図である。図１１（ｂ）は、半導体基板の第１面に対向する面（第２面）１１１０Ｂから視た平面図である。以下では、第３の実施形態と異なる点について説明する。
本実施形態に係る光電変換装置は、第２面１１１０Ｂの側から光が入射する、いわゆる裏面照射型の光電変換装置である。図１０に示すように、１つの半導体基板１１１０に画素アレイ部１０１が設けられている。別の半導体基板１１２０には、制御部１１２１と信号処理部１１２２が設けられている。制御部１１２１と信号処理部１１２２のそれぞれの半導体基板１１１０への正射影は、少なくとも一部が画素アレイ部１０１と重畳している。本実施形態の光電変換装置１１００は、さらに、別の処理回路を含む半導体基板を有していてもよく、３つ以上の半導体基板が積層されていてもよい。
制御部１１２１は、画素に含まれるトランジスタに制御信号を供給する垂直走査回路や、電源回路を含み得る。また、制御部１１２１は光電変換装置を駆動するためのタイミング発生回路や、変換回路へ参照信号を供給する参照信号供給回路、増幅回路あるいは変換回路から信号を順次読み出すための水平走査回路を含み得る。例えば、制御部１１２１は、図１における光電変換装置の垂直走査回路１０２、水平走査回路１０４、制御回路１０６などを含む。
信号処理部１１２２は、画素領域で発生した信号電荷に基づく電気信号を処理する。信号処理部１１２２は、ノイズ除去回路、増幅回路、変換回路、画像信号処理回路を含むことができる。ノイズ除去回路は、例えば相関二重サンプリング（ＣＤＳ）回路である。増幅回路は、例えば列アンプ回路である。変換回路は、例えばコンパレータとカウンタで構成されたアナログデジタル変換（ＡＤＣ）回路である。画像信号処理回路は、例えばメモリとプロセッサを含み、アナログデジタル変換されたデジタル信号から画像データを生成したり、画像データに画像処理を施したりする。例えば、信号処理部１１２２は、図１における読み出し回路１０３を含む。
図１１（ａ）および図１１（ｂ）に、平面視におけるマイクロレンズの光学中心１００１を示す。ユニットセルは２つの光電変換部を含む。ここで述べているユニットセルとは、１つの光学中心に対応する光電変換部及び光電変換部からの読み出し回路をひとまとまりとしてユニットセルと定義している。例えば、図１１では、ユニットセルは、平面視でマイクロレンズに重なる２つの光電変換部、各光電変換部から電荷の転送を制御する第１転送トランジスタ、第２転送トランジスタ、増幅トランジスタ、及び、リセットトランジスタにより構成される。
図１１（ａ）に示すように、第２転送トランジスタ２０３に接続されているＦＤ部２０４は、ユニットセル内において、光学中心１００１に対して最も遠い位置に配されている。例えば、ＦＤ部２０４は、ユニットセル内の角に形成されている。上述の通り、裏面照射型の光電変換装置の場合、光が裏面から入射する。したがって、ＦＤ部２０４が光学中心１００１に近い場合、光電変換部で光電変換された信号電荷がＦＤ部へ流入する確率が上がり、感度低下や感度の入射角特性の非対称性を生じさせる可能性がある。
第２転送トランジスタを持たない比較例では、複数の光電変換部がＦＤ部を共有する場合には、ＦＤ部が第１転送トランジスタの一部を構成するため、ＦＤ部の平面的な配置に大きな制約が生じていた。これに対して、本実施形態によれば、第２転送トランジスタを付加することで複数の光電変換部がＦＤ部を共有する場合でもＦＤ部をより高い自由度で配置することが可能となる。
（第５の実施形態）
図１２は、本実施形態に係る光電変換システム１２００の構成を示すブロック図である。本実施形態の光電変換システム１２００は、光電変換装置１２０４を含む。ここで、光電変換装置１２０４は、上述の実施形態で述べた光電変換装置のいずれかを適用することができる。光電変換システム１２００は例えば、撮像システムとして用いることができる。光電変換システム１２００の具体例としては、デジタルスチルカメラ、デジタルカムコーダー、監視カメラ等が挙げられる。図１２では、光電変換システム１２００としてデジタルスチルカメラの例を示している。
図１２に示す光電変換システム１２００は、光電変換装置１２０４、被写体の光学像を光電変換装置１２０４に結像させるレンズ１２０２、レンズ１２０２を通過する光量を可変にするための絞り１２０３、レンズ１２０２の保護のためのバリア１２０１を有する。レンズ１２０２および絞り１２０３は、光電変換装置１２０４に光を集光する光学系である。
光電変換システム１２００は、光電変換装置１２０４から出力される出力信号の処理を行う信号処理部１２０５を有する。信号処理部１２０５は、必要に応じて入力信号に対して各種の補正、圧縮を行って出力する信号処理の動作を行う。光電変換システム１２００は、更に、画像データを一時的に記憶するためのバッファメモリ部１２０６、外部コンピュータ等と通信するための外部インターフェース部（外部Ｉ／Ｆ部）１２０９を有する。更に光電変換システム１２００は、撮像データの記録又は読み出しを行うための半導体メモリ等の記録媒体１２１１、記録媒体１２１１に記録または読み出しを行うための記録媒体制御インターフェース部（記録媒体制御Ｉ／Ｆ部）１２１０を有する。記録媒体１２１１は、光電変換システム１２００に内蔵されていてもよく、着脱可能であってもよい。また、記録媒体制御Ｉ／Ｆ部１２１０から記録媒体１２１１との通信や外部Ｉ／Ｆ部１２０９からの通信は無線によってなされてもよい。
更に光電変換システム１２００は、各種演算を行うとともにデジタルスチルカメラ全体を制御する全体制御・演算部１２０８、光電変換装置１２０４と信号処理部１２０５に各種タイミング信号を出力するタイミング発生部１２０７を有する。ここで、タイミング信号などは外部から入力されてもよく、光電変換システム１２００は、少なくとも光電変換装置１２０４と、光電変換装置１２０４から出力された出力信号を処理する信号処理部１２０５とを有すればよい。第４の実施形態にて説明したようにタイミング発生部１２０７は光電変換装置に搭載されていてもよい。全体制御・演算部１２０８およびタイミング発生部１２０７は、光電変換装置１２０４の制御機能の一部または全部を実施するように構成してもよい。
光電変換装置１２０４は、画像用信号を信号処理部１２０５に出力する。信号処理部１２０５は、光電変換装置１２０４から出力される画像用信号に対して所定の信号処理を実施し、画像データを出力する。また、信号処理部１２０５は、画像用信号を用いて、画像を生成する。なお、信号処理部１２０５やタイミング発生部１２０７は、光電変換装置に搭載されていてもよい。つまり、信号処理部１２０５やタイミング発生部１２０７は、画素が配された基板に設けられていてもよく、第３の実施形態に記載したような別の基板に設けられている構成であってもよい。上述した各実施形態の光電変換装置を用いて撮像システムを構成することにより、より良質の画像が取得可能な撮像システムを実現することができる。
（第６の実施形態）
本実施形態の光電変換システム及び移動体について、図１３よび図１４を用いて説明する。図１３は、本実施形態による光電変換システム及び移動体の構成例を示す概略図である。図１４は、本実施形態による光電変換システムの動作を示すフロー図である。本実施形態では、光電変換システムとして、車載カメラの一例を示す。
図１３は、車両システムとこれに搭載される撮像を行う光電変換システムの一例を示したものである。光電変換システム１３０１は、光電変換装置１３０２、画像前処理部１３１５、集積回路１３０３、光学系１３１４を含む。光学系１３１４は、光電変換装置１３０２に被写体の光学像を結像する。光電変換装置１３０２は、光学系１３１４により結像された被写体の光学像を電気信号に変換する。光電変換装置１３０２は、上述の各実施形態のいずれかの光電変換装置である。画像前処理部１３１５は、光電変換装置１３０２から出力された信号に対して所定の信号処理を行う。画像前処理部１３１５の機能は、光電変換装置１３０２内に組み込まれていてもよい。光電変換システム１３０１には、光学系１３１４、光電変換装置１３０２及び画像前処理部１３１５が、少なくとも２組設けられており、各組の画像前処理部１３１５からの出力が集積回路１３０３に入力されるようになっている。
集積回路１３０３は、撮像システム用途向けの集積回路であり、メモリ１３０５を含む画像処理部１３０４、光学測距部１３０６、視差演算部１３０７、物体認知部１３０８、異常検出部１３０９を含む。画像処理部１３０４は、画像前処理部１３１５の出力信号に対して、現像処理や欠陥補正等の画像処理を行う。メモリ１３０５は、撮像画像の一次記憶、撮像画素の欠陥位置を格納する。光学測距部１３０６は、被写体の合焦や、測距を行う。視差演算部１３０７は、複数の光電変換装置１３０２により取得された複数の画像データから視差情報（視差画像の位相差）の算出を行う。物体認知部１３０８は、車、道、標識、人等の被写体の認知を行う。異常検出部１３０９は、光電変換装置１３０２の異常を検出すると、主制御部１３１３に異常を発報する。
集積回路１３０３は、専用に設計されたハードウェアによって実現されてもよいし、ソフトウェアモジュールによって実現されてもよいし、これらの組合せによって実現されてもよい。また、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）やＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）等によって実現されてもよいし、これらの組合せによって実現されてもよい。
主制御部１３１３は、光電変換システム１３０１、車両センサ１３１０、制御ユニット１３２０等の動作を統括・制御する。主制御部１３１３を持たず、光電変換システム１３０１、車両センサ１３１０、制御ユニット１３２０が個別に通信インターフェースを有して、それぞれが通信ネットワークを介して制御信号の送受を行う（例えばＣＡＮ規格）方法も取り得る。
集積回路１３０３は、主制御部１３１３からの制御信号を受け或いは自身の制御部によって、光電変換装置１３０２へ制御信号や設定値を送信する機能を有する。
光電変換システム１３０１は、車両センサ１３１０に接続されており、車速、ヨーレート、舵角などの自車両走行状態及び自車外環境や他車・障害物の状態を検出することができる。車両センサ１３１０は、視差画像から対象物までの距離情報を取得する距離情報取得手段でもある。また、光電変換システム１３０１は、自動操舵、自動巡行、衝突防止機能等の種々の運転支援を行う運転支援制御部１３１１に接続されている。特に、衝突判定機能に関しては、光電変換システム１３０１や車両センサ１３１０の検出結果を基に他車・障害物との衝突推定・衝突有無を判定する。これにより、衝突が推定される場合の回避制御、衝突時の安全装置起動を行う。
また、光電変換システム１３０１は、衝突判定部での判定結果に基づいて、ドライバーに警報を発する警報装置１３１２にも接続されている。例えば、衝突判定部の判定結果として衝突可能性が高い場合、主制御部１３１３は、ブレーキをかける、アクセルを戻す、エンジン出力を抑制するなどして、衝突を回避、被害を軽減する車両制御を行う。警報装置１３１２は、音等の警報を鳴らす、カーナビゲーションシステムやメーターパネルなどの表示部画面に警報情報を表示する、シートベルトやステアリングに振動を与えるなどしてユーザに警告を行う。
本実施形態では、車両の周囲、例えば前方又は後方を光電変換システム１３０１で撮影する。図１３（ｂ）に、車両前方を光電変換システム１３０１で撮像する場合の光電変換システム１３０１の配置例を示す。
２つの光電変換装置１３０２は、車両１３００の前方に配置される。具体的には、車両１３００の進退方位又は外形（例えば車幅）に対する中心線を対称軸に見立て、その対称軸に対して２つの光電変換装置１３０２が線対称に配置されると、車両１３００と被写対象物との間の距離情報の取得や衝突可能性の判定を行う上で好ましい。また、光電変換装置１３０２は、運転者が運転席から車両１３００の外の状況を視認する際に運転者の視野を妨げない配置が好ましい。警報装置１３１２は、運転者の視野に入りやすい配置が好ましい。
次に、光電変換システム１３０１における光電変換装置１３０２の故障検出動作について、図１４を用いて説明する。光電変換装置１３０２の故障検出動作は、図１４に示すステップＳ１４１０～Ｓ１４８０に従って実施される。
ステップＳ１４１０は、光電変換装置１３０２のスタートアップ時の設定を行うステップである。すなわち、光電変換システム１３０１の外部（例えば主制御部１３１３）又は光電変換システム１３０１の内部から、光電変換装置１３０２の動作のための設定を送信し、光電変換装置１３０２の撮像動作及び故障検出動作を開始する。
次いで、ステップＳ１４２０において、有効画素から画素信号を取得する。また、ステップＳ１４３０において、故障検出用に設けた故障検出画素からの出力値を取得する。この故障検出画素は、有効画素と同じく光電変換部を備える。この光電変換部には、所定の電圧が書き込まれる。故障検出用画素は、この光電変換部に書き込まれた電圧に対応する信号を出力する。なお、ステップＳ１４２０とステップＳ１４３０とは逆でもよい。
次いで、ステップＳ１４４０において、故障検出画素の出力期待値と、実際の故障検出画素からの出力値との該非判定を行う。ステップＳ１４４０における該非判定の結果、出力期待値と実際の出力値とが一致している場合は、ステップＳ１４５０に移行し、撮像動作が正常に行われていると判定し、処理ステップがステップＳ１４６０へと移行する。ステップＳ１４６０では、走査行の画素信号をメモリ１３０５に送信して一次保存する。そののち、ステップＳ１４２０に戻り、故障検出動作を継続する。一方、ステップＳ１４４０における該非判定の結果、出力期待値と実際の出力値とが一致していない場合は、処理ステップはステップＳ１４７０に移行する。ステップＳ１４７０において、撮像動作に異常があると判定し、主制御部１３１３、又は警報装置１３１２に警報を発報する。警報装置１３１２は、表示部に異常が検出されたことを表示させる。その後、ステップＳ１４８０において光電変換装置１３０２を停止し、光電変換システム１３０１の動作を終了する。
なお、本実施形態では、１行毎にフローチャートをループさせる例を例示したが、複数行毎にフローチャートをループさせてもよいし、１フレーム毎に故障検出動作を行ってもよい。ステップＳ１４７０の警報の発報は、無線ネットワークを介して、車両の外部に通知するようにしてもよい。
また、本実施形態では、他の車両と衝突しない制御を説明したが、他の車両に追従して自動運転する制御や、車線からはみ出さないように自動運転する制御などにも適用可能である。さらに、光電変換システム１３０１は、自車両等の車両に限らず、例えば、船舶、航空機或いは産業用ロボットなどの移動体（移動装置）に適用することができる。加えて、移動体に限らず、高度道路交通システム（ＩＴＳ）等、広く物体認識を利用する機器に適用することができる。
本発明の光電変換装置は、更に、カラーフィルタやマイクロレンズを有する構成であってもよく、距離情報など各種情報を取得可能な構成であってもよい。また、増幅トランジスタはソースフォロワ回路の一部であるが、ＡＤ変換器の一部を構成していてもよい。具体的には、ＡＤ変換器が含む比較器の一部を増幅トランジスタが構成していてもよい。また、比較器の一部の構成が別の半導体基板に設けられている構成であってもよい。
本発明は、上記実施形態に限らず種々の変形が可能である。例えば、いずれかの実施形態の一部の構成を他の実施形態に追加した例や、他の実施形態の一部の構成と置換した例も、本発明の実施形態である。また、上述の実施形態は、いずれも本発明を実施するにあたっての具体化の例を示したものに過ぎず、これらの例示によって本発明の技術的範囲が限定的に解釈されてはならない。すなわち、本発明はその技術思想、又はその主要な特徴から逸脱することなく、様々な態様で実施することができる。
２０１ 光電変換部
２０２ 第１転送トランジスタ
２０３ 第２転送トランジスタ
２０５ リセットトランジスタ
２０６ 増幅トランジスタ

Claims (20)

  1. 第１光電変換部と、
    前記第１光電変換部で生じた電荷が入力される入力ノードを有する増幅トランジスタと、
    前記第１光電変換部からの電荷の転送を制御する第１転送トランジスタと、
    前記第１転送トランジスタと前記入力ノードとの間に配された第２転送トランジスタと、
    前記入力ノードに接続されたリセットトランジスタと、を備え、
    前記第１光電変換部で生じた電荷が前記入力ノードに入力した後に、前記第２転送トランジスタがオフの状態で前記入力ノードの電位に基づく信号を前記増幅トランジスタが出力する第１読み出し動作と、
    前記第１光電変換部で生じた電荷が前記入力ノードに入力した後に、前記第２転送トランジスタがオンの状態で前記入力ノードの電位に基づく信号を前記増幅トランジスタが出力する第２読み出し動作と、を有し、
    第１輝度の被写体を撮像するための第１モードの場合において、前記第１読み出し動作を行い、
    前記第１輝度より高い第２輝度の被写体を撮像するための第２モードの場合において、前記第２読み出し動作を行うことを特徴とする光電変換装置。
  2. 前記第２モードの場合に、前記第１転送トランジスタをオンする前からオフした後まで前記第２転送トランジスタはオンの状態を維持していることを特徴とする請求項１に記載の光電変換装置。
  3. 選択トランジスタを備え、
    前記第１モードの場合に、前記選択トランジスタをオンの状態で、前記第２転送トランジスタがオフし、前記増幅トランジスタが前記入力ノードの電位の基づく信号を出力することを特徴とする請求項２に記載の光電変換装置。
  4. 複数の前記第１光電変換部が、第１の行及び前記第１の行とは異なる第２の行に配され、
    前記第２モードの場合に、前記第１の行に配された前記第１光電変換部に接続された前記第２転送トランジスタをオンし、前記第２の行に配された前記第１光電変換部に接続された前記第２転送トランジスタをオフすることを特徴とする請求項１乃至３のいずれか１項に記載の光電変換装置。
  5. １つの前記増幅トランジスタの前記入力ノードに第１の前記第１光電変換部および第２の前記第１光電変換部からの電荷が転送され、
    前記第１の第１光電変換部からの電荷の転送を制御する第１の前記第１転送トランジスタと、
    前記第２の第１光電変換部からの電荷の転送を制御する第２の前記第１転送トランジスタと、を備え、
    前記第１の第１転送トランジスタと前記第２の第１転送トランジスタとが１つの前記第２転送トランジスタを共有することを特徴とする請求項１乃至４のいずれか１項に記載の光電変換装置。
  6. 前記リセットトランジスタのゲートは、平面視で、前記第２転送トランジスタのゲートと前記増幅トランジスタのゲートとの間に配されることを特徴とする請求項１乃至５のいずれか１項に記載の光電変換装置。
  7. 平面視において、前記入力ノードを構成するフローティングディフュージョンは、前記第１光電変換部、前記第１転送トランジスタ、前記第２転送トランジスタ、前記増幅トランジスタ、および前記リセットトランジスタにより構成されるユニットセル内において、マイクロレンズの光学中心から最も離れた位置に配されることを特徴とする請求項１乃至６のいずれか１項に記載の光電変換装置。
  8. 平面視において、前記入力ノードを構成するフローティングディフュージョンは、マイクロレンズに重ならない領域に配されることを特徴とする請求項１乃至７のいずれか１項に記載の光電変換装置。
  9. 前記第２転送トランジスタをオフしているときの前記入力ノードの容量は、前記第１光電変換部の容量よりも小さいことを特徴とする請求項１乃至８のいずれか１項に記載の光電変換装置。
  10. 前記第２転送トランジスタをオフしているときの前記入力ノードの容量は、前記第２転送トランジスタをオンしているときの前記入力ノードの容量よりも小さいことを特徴とする請求項１乃至９のいずれか１項に記載の光電変換装置。
  11. 第１光電変換部と、
    前記第１光電変換部で生じた電荷が入力される入力ノードを有する増幅トランジスタと、
    前記入力ノードに接続されたリセットトランジスタと、
    前記第１光電変換部の電荷を前記入力ノードへ転送するための第１トランジスタと、
    第２光電変換部と、
    前記第２光電変換部の電荷を前記入力ノードへ転送するための第２トランジスタと、
    前記第１トランジスタと前記入力ノードとの間であって、前記第２トランジスタと前記入力ノードとの間に配された第３トランジスタと、を備え、
    前記第１光電変換部および前記第２光電変換部の少なくとも一方で生じた電荷が前記入力ノードに入力した後に、前記第３トランジスタがオフの状態で前記入力ノードの電位に基づく信号を前記増幅トランジスタが出力する第１読み出し動作と、
    前記第１光電変換部および前記第２光電変換部の少なくとも一方で生じた電荷が前記入力ノードに入力した後に、前記第３トランジスタがオンの状態で前記入力ノードの電位に基づく信号を前記増幅トランジスタが出力する第２読み出し動作と、を有し、
    第１輝度の被写体を撮像するための第１モードの場合において、前記第１読み出し動作を行い、
    前記第１輝度より高い第２輝度の被写体を撮像するための第２モードの場合において、前記第２読み出し動作を行うことを特徴とする光電変換装置。
  12. 平面視において、前記第１光電変換部と前記第２光電変換部は第１方向に沿って配され、
    前記第１光電変換部と前記第２光電変換部との間に前記入力ノードが位置することを特徴とする請求項１１に記載の光電変換装置。
  13. 前記第１光電変換部と、前記増幅トランジスタと、前記リセットトランジスタと、前記第１トランジスタと、前記第２光電変換部と、前記第２トランジスタと、前記第３トランジスタと、を含むユニットセルを有し、
    平面視において、前記入力ノードは前記ユニットセル内の角に位置することを特徴とする請求項１１に記載の光電変換装置。
  14. 平面視において、前記第１光電変換部と第２光電変換部とに重なる１つマイクロレンズを有することを特徴とする請求項１１乃至１３のいずれか１項に記載の光電変換装置。
  15. 前記第３トランジスタをオフしているときの前記入力ノードの容量は、前記第１光電変換部の容量よりも小さいことを特徴とする請求項１１乃至１４のいずれか１項に記載の光電変換装置。
  16. 平面視において、前記第１トランジスタのゲートよりも前記第３トランジスタのゲートの方が大きいことを特徴とする請求項１１乃至１５のいずれか１項に記載の光電変換装置。
  17. 前記入力ノードを構成する第１導電型の半導体領域を有し、
    前記第１導電型の半導体領域に前記第３トランジスタのゲートが重なることを特徴とする請求項１１乃至１６のいずれか１項に記載の光電変換装置。
  18. 前記第３トランジスタをオフしているときの前記入力ノードの容量は、前記第３トランジスタをオンしているときの前記入力ノードの容量よりも小さいことを特徴とする請求項１１乃至１７のいずれか１項に記載の光電変換装置。
  19. 請求項１乃至１８のいずれか１項に記載の光電変換装置と、
    前記光電変換装置が出力する信号を処理する信号処理部と、を有することを特徴とする光電変換システム。
  20. 請求項１乃至１８のいずれか１項に記載の光電変換装置と、
    前記光電変換装置からの信号に基づく視差情報から、対象物までの距離情報を取得する距離情報取得手段と、を有する移動体であって、
    前記距離情報に基づいて前記移動体を制御する制御手段をさらに有することを特徴とする移動体。
JP2023187256A 2019-06-28 2023-10-31 光電変換装置、光電変換システム、および移動体 Pending JP2024012454A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023187256A JP2024012454A (ja) 2019-06-28 2023-10-31 光電変換装置、光電変換システム、および移動体

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019121950A JP2021010075A (ja) 2019-06-28 2019-06-28 光電変換装置、光電変換システム、および移動体
JP2023187256A JP2024012454A (ja) 2019-06-28 2023-10-31 光電変換装置、光電変換システム、および移動体

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019121950A Division JP2021010075A (ja) 2019-06-28 2019-06-28 光電変換装置、光電変換システム、および移動体

Publications (1)

Publication Number Publication Date
JP2024012454A true JP2024012454A (ja) 2024-01-30

Family

ID=74043801

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019121950A Ceased JP2021010075A (ja) 2019-06-28 2019-06-28 光電変換装置、光電変換システム、および移動体
JP2023187256A Pending JP2024012454A (ja) 2019-06-28 2023-10-31 光電変換装置、光電変換システム、および移動体

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019121950A Ceased JP2021010075A (ja) 2019-06-28 2019-06-28 光電変換装置、光電変換システム、および移動体

Country Status (2)

Country Link
US (1) US11776974B2 (ja)
JP (2) JP2021010075A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017183563A (ja) 2016-03-31 2017-10-05 ソニー株式会社 撮像装置、駆動方法、および、電子機器

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7399951B2 (en) * 2005-03-29 2008-07-15 Konica Minolta Holdings, Inc. Solid-state image-sensing device
EP1868377B1 (en) 2005-04-07 2014-10-29 Tohoku University Light sensor, solid-state image pickup device and method for operating solid-state image pickup device
US7427790B2 (en) 2007-01-19 2008-09-23 Eastman Kodak Company Image sensor with gain control
JP5568880B2 (ja) * 2008-04-03 2014-08-13 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP5402349B2 (ja) * 2009-07-23 2014-01-29 ソニー株式会社 固体撮像装置とその駆動方法、及び電子機器
JP5521682B2 (ja) * 2010-02-26 2014-06-18 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP5499789B2 (ja) * 2010-03-11 2014-05-21 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
JP2015233185A (ja) * 2014-06-09 2015-12-24 株式会社東芝 固体撮像装置
JP6937736B2 (ja) 2016-02-15 2021-09-22 ヌヴォトンテクノロジージャパン株式会社 固体撮像装置および撮像装置
JP6789678B2 (ja) 2016-06-06 2020-11-25 キヤノン株式会社 撮像装置、撮像システム
EP3714595B1 (en) * 2017-11-20 2023-02-08 Ecole Polytechnique Fédérale de Lausanne EPFL-TTO Pixel sensor cell for cmos image sensors with enhanced conversion gain at high dynamic range capability
JP7297433B2 (ja) * 2018-12-11 2023-06-26 キヤノン株式会社 光電変換装置および撮像システム

Also Published As

Publication number Publication date
JP2021010075A (ja) 2021-01-28
US20200411572A1 (en) 2020-12-31
US11776974B2 (en) 2023-10-03

Similar Documents

Publication Publication Date Title
US11496704B2 (en) Photoelectric conversion device having select circuit with a switch circuit having a plurality of switches, and imaging system
US20200228741A1 (en) Solid-state imaging device, method of driving solid-state imaging device, and imaging system
US10645316B2 (en) Imaging device and method of driving imaging device
US11653114B2 (en) Photoelectric conversion device and imaging system
US11169022B2 (en) Photo-detection device and imaging system
US20180197907A1 (en) Solid-state imaging device and imaging system
US10764520B2 (en) Solid state imaging device
JP7327949B2 (ja) 光電変換装置、光電変換システム、及び移動体
US11310453B2 (en) Photoelectric conversion device and imaging system
JP2019068382A (ja) 固体撮像装置および撮像システム
JP2024012454A (ja) 光電変換装置、光電変換システム、および移動体
US10425600B2 (en) Solid state imaging device
US10536653B2 (en) Solid-state imaging device and imaging system with a plurality of electrodes sequentially becoming a lowest potential relative to charges of the plurality of electrodes
US20210258529A1 (en) Photoelectric conversion device, imaging system, moving body, and stackable semiconductor device
JP7297546B2 (ja) 光電変換装置、撮像システム、移動体、および積層用の半導体基板
PH12018000286A1 (en) Imaging device, imaging system, and moving body
US11140348B2 (en) AD conversion device, imaging device, imaging system, and mobile apparatus
US20210136308A1 (en) Photoelectric conversion device, imaging system, and moving body
JP6929266B2 (ja) 光電変換装置、光電変換システム、移動体
JP2020191600A (ja) 光電変換装置および光電変換システム
US20230237960A1 (en) Semiconductor device
US20230154943A1 (en) Photoelectric conversion device and light emitting device
US20230387173A1 (en) Photoelectric conversion device having expanded dynamic range and transfer electrodes
US20240282787A1 (en) Photoelectric conversion device
JP2023174479A (ja) 光電変換装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231124

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20231213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240910