CN104981906B - 固态图像传感器、其制造方法和电子设备 - Google Patents

固态图像传感器、其制造方法和电子设备 Download PDF

Info

Publication number
CN104981906B
CN104981906B CN201480007166.4A CN201480007166A CN104981906B CN 104981906 B CN104981906 B CN 104981906B CN 201480007166 A CN201480007166 A CN 201480007166A CN 104981906 B CN104981906 B CN 104981906B
Authority
CN
China
Prior art keywords
gate electrode
transmission transistor
pixel
transistor
photoelectric conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480007166.4A
Other languages
English (en)
Other versions
CN104981906A (zh
Inventor
山川真弥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN104981906A publication Critical patent/CN104981906A/zh
Application granted granted Critical
Publication of CN104981906B publication Critical patent/CN104981906B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H01L27/14647—Multicolour imagers having a stacked pixel-element structure, e.g. npn, npnpn or MQW elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses

Abstract

本技术涉及一种对在制造过程中的未对准具有容忍性并且光电转换的转换效率高的固态图像传感器、可以实现固态图像传感器的制造方法和电子设备。所述固态图像传感器包括在半导体基板中埋入形成的光电转换单元；保持由所述光电转换单元生成的电荷的杂质区域；和将所述电荷传输到所述杂质区域的传输晶体管。所述传输晶体管的栅电极从其上形成所述杂质区域的半导体基板的表面在朝向所述半导体基板中的光电转换单元的深度方向上形成。所述传输晶体管的通道部从所述深度方向观看在所述杂质区域的方向之外的两个以上方向上被所述栅电极包围。本技术例如可以适用于背面照射型固态图像拾取元件等。

Description

固态图像传感器、其制造方法和电子设备
技术领域
本技术涉及一种固态图像传感器、其制造方法和电子设备，尤其是一种对在制造过程中的未对准具有容忍性并且光电转换的转换效率高的固态图像传感器、其制造方法和电子设备。
背景技术
在使用半导体(Si)的固态图像传感器(图像传感器)中，利用半导体的p-n结的光电二极管(PD)被称作将接收的光转换成电信号的光电转换元件。利用光电二极管的元件安装在多种电子设备中，如数码相机、摄相机、监视相机、复印机和传真机。
近年来，通过包括外围电路的互补金属氧化物半导体(CMOS)过程制造的所谓的CMOS固态图像传感器频繁地用作固态图像传感器。
在这种CMOS固态图像传感器中，读出在每个像素或每行光电二极管中累积的电荷，因此在累积光电荷过程的时间之间发生差异，从而造成当被写体移动时在成像的被写体上产生的失真。为防止被写体的失真，用于在全部像素中同时执行曝光的全局快门功能是必要的。
作为构成全局快门的手段，存在提供机械快门的机械快门方式。这种方式是其中入射到固态图像传感器的光通过机械快门打开和关闭而在全部像素中同时执行曝光的方式。在光电二极管中累积的电荷按与过去的CMOS固态图像传感器相同的方式顺次读出。
然而，在机械快门方式中，机械快门是必要的，因此小型化困难，并且机械驱动限制了快门速度。
因此，为克服机械快门方式的缺点，报道了电气式全局快门方式(例如，专利文献1～3)。在电气式全局快门方式中，在光电二极管中累积的电荷对于全部像素同时和瞬时地传输到电荷累积部，并且在电荷累积部中的累积电荷通过顺次扫描每行而读出。
这里，电荷累积部需要被遮光，以防止在顺次读出累积电荷期间由于光电转换引起的噪音。因此，在全部像素区域中的光电二极管面积由于遮光区域而制成很小。此外，电荷累积部和像素电路单元靠近半导体基板的表面侧配置，存在光电二极管的开口率低的问题。
为克服该缺点，例如，专利文献4提出了一种使用电气式全局快门方式并且利用背面接收光而使得入射到光电二极管的光量不被遮光膜减少的器件。此外，在专利文献4中，通过在靠近背面侧的位置形成兼用作光电转换膜的遮光膜，可防止光入射到电荷累积部，从而防止噪音的发生。
然而，在专利文献4公开的技术中，光电二极管配置在半导体基板的背面侧的顶层面(表面)，因此难于确保光电二极管面积。
因此，例如，专利文献5和6报道了一种通过使光从半导体基板的背面侧入射并且在半导体中埋入光电二极管而使光电二极管面积最大化的技术。
引用文献列表
专利文献
专利文献1：JP 2007-503722T
专利文献2：JP 2006-311515A
专利文献3：JP 2009-268083A
专利文献4：JP 2012-004443A
专利文献5：JP 2005-223084A
专利文献6：JP 2012-164971A
发明内容
技术问题
图1示出专利文献5中记载的CMOS固态图像传感器的像素结构。
图1所示的CMOS固态图像传感器的像素1形成为使得光电二极管3埋入在p-型半导体基板2的基板中。光电二极管3包括在半导体基板2的正面侧的高杂质浓度的p-型半导体区域(p+区域)11和n-型半导体区域12，n-型半导体区域12由与p-型半导体区域11接触的高浓度杂质区域(n+区域)12A和在朝向半导体基板2的背面侧的深度方向上形成的低杂质浓度区域(n区域)12B构成。
然后，在半导体基板2的正面侧，用于将电荷传输到作为浮动扩散区域(FD)的n+区域4的传输晶体管的栅电极5在从基板表面到光电二极管3的深度方向上埋入。栅电极5的外周由栅绝缘膜6覆盖，如二氧化硅膜。
此外，例如，像素隔离区域8和复位晶体管的栅电极9在半导体基板2的正面侧形成。
光电二极管3的p+区域11形成为最大化在光电二极管3中累积的电荷容量，并且杂质浓度比p+区域11更低的p-型半导体区域(p-区域)13在栅电极5附近形成。
在这种像素结构中，在光电二极管3中累积的电荷在栅电极5周围流动，并且当高杂质浓度的p+区域11过于靠近栅电极5时产生电势壁垒，从而在电荷传输中造成麻烦。因此，这种像素结构在光电二极管3的高杂质浓度的p+区域11和栅电极5之间易于未对准，因此必须稀释高杂质浓度的p+区域11的浓度，或者充分远离栅电极5而重新配置p+区域11。然而，这使得光电二极管3的饱和电荷量更小。
因此，图2示出专利文献6中公开的对光电二极管3的高杂质浓度的p+区域11和栅电极5之间的未对准具有容忍性的像素结构。
图2A示出像素1的截面图，图2B示出像素1的平面图。
在这种像素结构中，如图2B中所示，从深度方向观看，栅电极5形成为方形，并且n+区域4形成作为栅电极5内侧的浮动扩散区域(FD)。由此，在光电二极管3中累积的电荷在方形的栅电极5的内侧流动，这样对光电二极管3的高杂质浓度的p+区域11和栅电极5之间的未对准具有容忍性。
然而，由于作为浮动扩散区域(FD)的n+区域4被栅电极5包围，因此浮动扩散区域和栅电极5之间的容量变大，从而使得用于将在浮动扩散区域中累积的电荷转换成输出电压的转换效率劣化。
本技术有鉴于上述形势完成，提供一种对在制造过程中的未对准具有容忍性并且光电转换的转换效率高的固态图像传感器。
解决问题的方案
根据本技术第一实施方案的固态图像传感器包括：在半导体基板中埋入形成的光电转换单元；保持由所述光电转换单元生成的电荷的杂质区域；和将所述电荷传输到所述杂质区域的传输晶体管。所述传输晶体管的栅电极从其上形成所述杂质区域的半导体基板的表面在朝向所述半导体基板中的光电转换单元的深度方向上形成。所述传输晶体管的通道部从所述深度方向观看在所述杂质区域的方向之外的两个以上方向上被所述栅电极包围。
根据本技术第一实施方案的固态图像传感器的制造方法包括以下步骤：通过在半导体基板中埋入形成光电转换单元；从所述半导体基板的表面在朝向所述半导体基板中的光电转换单元的深度方向上形成传输由所述光电转换单元生成的电荷的传输晶体管的栅电极；和在所述半导体基板的表面上形成保持由所述传输晶体管传输的电荷的杂质区域。所述传输晶体管的通道部从所述深度方向观看在所述杂质区域的方向之外的两个以上方向上被所述栅电极包围。
根据本技术第一实施方案的电子设备包括：固态图像传感器，它包括在半导体基板中埋入形成的光电转换单元，保持由所述光电转换单元生成的电荷的杂质区域和将所述电荷传输到所述杂质区域的传输晶体管。所述传输晶体管的栅电极从其上形成所述杂质区域的半导体基板的表面在朝向所述半导体基板中的光电转换单元的深度方向上形成。所述传输晶体管的通道部从所述深度方向观看在所述杂质区域的方向之外的两个以上方向上被所述栅电极包围。
根据本技术第一实施方案，光电转换单元在半导体基板中埋入形成，传输由所述光电转换单元生成的电荷的传输晶体管的栅电极从所述半导体基板的表面在朝向所述半导体基板中的光电转换单元的深度方向上形成，并且保持由所述传输晶体管传输的电荷的杂质区域在所述半导体基板的表面上形成。所述传输晶体管的通道部从所述深度方向观看在所述杂质区域的方向之外的两个以上方向上被所述栅电极包围。
根据本技术第二实施方案的固态图像传感器包括：在半导体基板中埋入形成的光电转换单元；保持由所述光电转换单元生成的电荷的存储单元；将所述电荷传输到所述存储单元的传输晶体管；和排出由所述光电转换单元生成的不需要的电荷的放电晶体管。所述传输晶体管的栅电极和所述放电晶体管的栅电极经由绝缘膜或者杂质浓度高于形成电流路径的通道部的杂质区域在所述半导体基板的深度方向上平行地彼此邻近。
根据本技术第二实施方案的固态图像传感器的制造方法包括以下步骤：通过在半导体基板中埋入形成光电转换单元；从所述半导体基板的表面在朝向所述半导体基板中的光电转换单元的深度方向上，平行地形成将由所述光电转换单元生成的电荷传输到存储单元的传输晶体管的栅电极和排出由所述光电转换单元生成的不需要的电荷的放电晶体管的栅电极；和在所述传输晶体管的栅电极和所述放电晶体管的栅电极之间形成绝缘膜或者杂质浓度高于形成电流路径的通道部的杂质区域。
根据本技术第二实施方案的电子设备包括：固态图像传感器，它包括在半导体基板中埋入形成的光电转换单元，保持由所述光电转换单元生成的电荷的存储单元，将所述电荷传输到所述存储单元的传输晶体管和排出由所述光电转换单元生成的不需要的电荷的放电晶体管。所述传输晶体管的栅电极和所述放电晶体管的栅电极经由绝缘膜或者杂质浓度高于形成电流路径的通道部的杂质区域在所述半导体基板的深度方向上平行地彼此邻近。
根据本技术第二实施方案，光电转换单元在半导体基板中埋入形成，将由所述光电转换单元生成的电荷传输到存储单元的传输晶体管的栅电极和排出由所述光电转换单元生成的不需要的电荷的放电晶体管的栅电极从所述半导体基板的表面在朝向所述光电转换单元的深度方向上平行地形成，并且绝缘膜或者杂质浓度高于形成电流路径的通道部的杂质区域在所述传输晶体管的栅电极和所述放电晶体管的栅电极之间形成。
根据本技术第三实施方案的固态图像传感器包括：在半导体基板中埋入形成的光电转换单元；保持由所述光电转换单元生成的电荷的存储单元；将所述电荷传输到所述存储单元的传输晶体管；和排出由所述光电转换单元生成的不需要的电荷的放电晶体管。所述传输晶体管的栅电极和所述放电晶体管的栅电极的靠近所述光电转换单元的端部在所述光电转换单元的形成面内的邻近位置配置。随着距离所述半导体基板的表面的深度变浅，所述传输晶体管的栅电极和所述放电晶体管的栅电极逐渐彼此远离。
根据本技术第三实施方案的固态图像传感器的制造方法包括以下步骤：通过在半导体基板中埋入形成光电转换单元；和从所述半导体基板的表面在朝向所述半导体基板中的光电转换单元的深度方向上，形成将由所述光电转换单元生成的电荷传输到存储单元的传输晶体管的栅电极和排出由所述光电转换单元生成的不需要的电荷的放电晶体管的栅电极。所述传输晶体管的栅电极和所述放电晶体管的栅电极的靠近所述光电转换单元的端部在所述光电转换单元的形成面内的邻近位置配置。随着距离所述半导体基板的表面的深度变浅，所述传输晶体管的栅电极和所述放电晶体管的栅电极逐渐彼此远离。
根据本技术第三实施方案的电子设备包括：固态图像传感器，它包括在半导体基板中埋入形成的光电转换单元，保持由所述光电转换单元生成的电荷的存储单元，将所述电荷传输到所述存储单元的传输晶体管和排出由所述光电转换单元生成的不需要的电荷的放电晶体管。所述传输晶体管的栅电极和所述放电晶体管的栅电极的靠近所述光电转换单元的端部在所述光电转换单元的形成面内的邻近位置配置。随着距离所述半导体基板的表面的深度变浅，所述传输晶体管的栅电极和所述放电晶体管的栅电极逐渐彼此远离。
根据本技术第三实施方案，光电转换单元在半导体基板中埋入形成，并且将由所述光电转换单元生成的电荷传输到存储单元的传输晶体管的栅电极和排出由所述光电转换单元生成的不需要的电荷的放电晶体管的栅电极从所述半导体基板的表面在朝向所述光电转换单元的深度方向上形成。所述传输晶体管的栅电极和所述放电晶体管的栅电极的靠近所述光电转换单元的端部在所述光电转换单元的形成面内的邻近位置配置。随着距离所述半导体基板的表面的深度变浅，所述传输晶体管的栅电极和所述放电晶体管的栅电极逐渐彼此远离。
固态图像传感器和电子设备可以是独立的器件，或者可以是组入在另一个器件中的模块。
有益效果
根据本技术的第一至第三方面，提供了一种对在制造过程中的未对准具有容忍性并且光电转换的转换效率高的固态图像传感器。
附图说明
图1是示出CMOS固态图像传感器现有的像素结构的图。
图2是示出CMOS固态图像传感器现有的像素结构的图。
图3是示出本技术适用的固态图像传感器示例性的构成的方块图。
图4是示出像素的第一构成的等效电路的图。
图5是示出第一构成的像素的结构的截面图。
图6是示出第一构成的像素的结构的平面图。
图7是示出栅电极形状的变形例的图。
图8是示出像素的第二构成的等效电路的图。
图9是示出第二构成的像素的结构的截面图。
图10是示出第二构成的像素的结构的平面图。
图11是示出第三构成的像素的结构的截面图。
图12是示出第三构成的像素的结构的平面图。
图13是示出第四构成的像素的结构的截面图。
图14是示出第四构成的像素的结构的平面图。
图15是示出第五构成的像素的结构的截面图。
图16是示出第五构成的像素的结构的平面图。
图17是示出第六构成的像素的结构的截面图。
图18是示出第六构成的像素的结构的平面图。
图19是用于说明第三构成的像素的制造方法的图。
图20是用于说明第三构成的像素的制造方法的图。
图21是用于说明第三构成的像素的制造方法的图。
图22是用于说明第三构成的像素的另一种制造方法的图。
图23是用于说明第三构成的像素的另一种制造方法的图。
图24是示出第七构成的像素的结构的截面图。
图25是示出第七构成的像素的结构的平面图。
图26是示出第七构成的像素的结构的截面图。
图27是示出栅电极形状的变形例的图。
图28是示出第八构成的像素的结构的截面图。
图29是示出第八构成的像素的结构的平面图。
图30是示出第九构成的像素的结构的截面图。
图31是示出第九构成的像素的结构的平面图。
图32是示出第十构成的像素的结构的截面图。
图33是示出第十构成的像素的结构的平面图。
图34是示出第十一构成的像素的结构的截面图。
图35是示出第十二构成的像素的结构的截面图。
图36是示出第十三构成的像素的结构的截面图。
图37是用于说明第七构成的像素的制造方法的图。
图38是用于说明第七构成的像素的制造方法的图。
图39是用于说明第七构成的像素的制造方法的图。
图40是用于说明第十构成的像素的制造方法的图。
图41是示出作为本技术适用的电子设备的图像传感装置的构成例的方块图。
具体实施方式
在下文中，将说明实施本技术的实施方案(以下称作实施方案)。请注意，将按以下顺序进行说明。
1.本技术适用的固态图像传感器的整体构成例
2.固态图像传感器的像素的第一至第六构成
3.第三构成的像素的制造方法
4.固态图像传感器的像素的第七至第十三构成
5.第七构成的像素的制造方法
6.第十构成的像素的制造方法
7.本技术适用的电子设备的示例性的构成
<固态图像传感器的整体构成例>
图3是示出本技术适用的固态图像传感器的整体构成例的方块图。
图3的固态图像传感器41包括定时控制单元42、垂直扫描电路43、像素阵列单元44、恒定电流源电路单元45、参照信号发生单元46、列AD转换单元47、水平扫描电路48、水平输出线49和输出电路50。
定时控制单元42基于预定频率的主时钟将预定操作需要的时钟信号和定时信号供给到垂直扫描电路43和水平扫描电路48。例如，定时控制单元42将像素51的快门操作和读出操作的定时信号供给到垂直扫描电路43和水平扫描电路48。此外，尽管没有图示，定时控制单元42也将预定操作需要的时钟信号和定时信号供给到参照信号发生单元46和列AD转换单元47。
垂直扫描电路43将用于控制像素信号的输出的信号在预定时刻顺次供给到在像素阵列单元44的垂直方向上排列的像素51。
在像素阵列单元44中，多个像素51以二维阵列方式(矩阵方式)配置。
以二维阵列方式配置的多个像素51通过水平信号线52逐行与垂直扫描电路43连接。换句话说，在像素阵列单元44中位于同一行上的多个像素51通过同一根水平信号线52与垂直扫描电路43连接。尽管在图3中水平信号线52作为一根配线示出，但是不限于一根线。
此外，以二维阵列方式配置的多个像素51通过垂直信号线53逐列与水平扫描电路48连接，在像素阵列单元44中位于同一列的多个像素51通过同一根垂直信号线53与水平扫描电路48连接。
在像素阵列单元44中的各像素51根据经由水平信号线52从垂直扫描电路43供给的信号将在内部累积的电荷对应的像素信号输出到垂直信号线53。例如，后面将参照图4说明像素51的详细构成。
恒定电流源电路单元45包括多个负载MOS 54，一个负载MOS 54连接到一根垂直信号线53。在负载MOS 54中，偏压施加到栅电极，源电极接地，从而构成与经由垂直信号线53连接的像素51内的晶体管协作的源跟随器电路。
参照信号发生单元46包括数字模拟转换器(DAC)46a，并且响应于来自定时控制单元42的时钟信号生成斜波波形的参照信号，并且将其供给到列AD转换单元47。
列AD转换单元47包括多个模拟数字转换器(ADC)25，针对像素阵列单元44的每一列设置一个。因此，一根垂直信号线53与多个像素51、一个负载MOS 54和一个ADC 55连接。
ADC 55对经由垂直信号线53从同一列的像素51供给的像素信号进行相关双采样(CDS)，进一步进行AD转换。
每个ADC 55临时存储AD转换后的像素数据，并且根据水平扫描电路48的控制将其输出到水平输出线49。
水平扫描电路48将存储在多个ADC 55中的像素数据在预定时刻顺次输出到水平输出线49。
水平输出线49与输出电路(放大器电路)50连接，并且从各个ADC55输出的AD转换后的像素数据经由水平输出线49从输出电路50输出到固态图像传感器1的外部。在一些情况下，例如，输出电路50仅执行缓冲，在另一些情况下，执行各种类型的数字信号处理，如黑色水平调整和列变化校正。
以上构成的固态图像传感器41是被称作列AD类型的CMOS图像传感器，其中针对各垂直列设置执行CDS处理和AD转换处理的ADC55。
<像素51的第一构成>
图4示出像素51的第一构成的等效电路。
像素51包括作为光电转换元件的光电二极管61、传输晶体管62、浮动扩散区域(FD)63、复位晶体管64、放大晶体管65和选择晶体管66。
光电二极管61是根据接收的光量生成并累积电荷(信号电荷)的光电转换单元。在光电二极管61中，阳极端子接地，阴极端子经由传输晶体管62连接到FD 63。
当传输信号TX打开时，传输晶体管62读出由光电二极管61产生的电荷并且将其传输到FD 63。
FD 63保持从光电二极管61读出的电荷。当复位信号RST打开时，复位晶体管64通过将累积在FD 63中的电荷排出到恒定电压源VDD来使FD 63的电位复位。
放大晶体管65根据FD 63的电位输出像素信号。即，放大晶体管65构成负载MOS 54和作为恒定电流源的源随器电路，并且根据在FD 63中累积的电荷而指示电平的像素信号从放大晶体管65经由选择晶体管66输出到ADC 55。
当选择信号SEL选择像素51并且经由垂直信号线53将像素51的像素信号输出到ADC 55时，选择晶体管66打开。传输信号TX、复位信号RST和选择信号SEL经由水平信号线52(图3)从垂直扫描电路43被供给。
<第一构成的像素51的截面图>
图5是示出图4中示出的第一构成的像素51的结构的截面图。
像素51形成为使得光电二极管61埋入在第一导电型的基板中，例如，p-型半导体基板71。光电二极管61由形成在半导体基板71的正面侧的高杂质浓度的p-型半导体区域(p+区域)81和第二导电型(例如，n-型的半导体区域(n-型半导体区域)82)构成。n-型半导体区域82由与p+区域81接触的高杂质浓度的n-型半导体区域(n+区域)82A和在朝向半导体基板71的背面侧比n-型半导体区域82A更深的方向上形成的低杂质浓度的n-型半导体区域(n区域)82B构成。
然后，在半导体基板71的正面侧，n+区域83形成作为FD 63，并且用于将电荷传输到n+区域83的传输晶体管62的栅电极84在从基板表面到半导体基板71中的光电二极管61的深度方向上埋入。例如，由多晶硅形成的传输晶体管62的栅电极84埋入到与在光电二极管61的p+区域81和n+区域82A之间的p-n结面相同的深度。请注意，传输晶体管62的栅电极84可以埋入到比p-n结面更深的位置，或者取决于杂质区域的浓度，比p-n结面略浅的位置。
在传输晶体管62的基板中的栅电极84的外周由栅绝缘膜85覆盖，如二氧化硅膜。在传输晶体管62的栅电极84的下部，杂质浓度比p+区域81低的p-型半导体区域(p-区域)86经由栅绝缘膜85形成。
在半导体基板71的正面侧，n+区域87作为复位晶体管64的一个源-漏区域形成，并且作为FD 63的n+区域83兼用作复位晶体管64的另一个源-漏区域。然后，复位晶体管64的栅电极88在作为复位晶体管64的一个源-漏区域的n+区域87和作为另一个源-漏区域的n+区域83之间的上部经由栅绝缘膜85形成。
作为FD 63的n+区域83经由未示出的上部的互接配线连接到放大晶体管65的栅电极，以及作为复位晶体管64的一个源-漏区域的n+区域87经由未示出的上部的互接配线连接到恒定电压源VDD。
从传输晶体管62的栅电极84观看，在n+区域相对的图面右侧，用于隔离像素阵列单元44的各像素51的隔离区域89由绝缘物形成，如氧化硅。
平坦化膜90在半导体基板71的背面侧形成，滤色片91和片上透镜(OCL)92按顺序在平坦化膜90上(图面的下方向)形成。
具有以上截面构成的像素51具有背面照射型的结构，其中光从半导体基板71的背面侧入射(图面的下方向)。
<第一构成的像素51的平面图>
图6A是从上面观看的第一构成的像素51的各晶体管形成于其上的半导体基板71的表面的平面图。
如图6A中所示，传输晶体管62和复位晶体管64形成为共享作为一个源-漏区域的n+区域83的形状。
此外，在不同于像素51的传输晶体管62和复位晶体管64的另一个区域中，放大晶体管65和选择晶体管66形成为共享作为一个源-漏区域的n+区域103的形状。更具体而言，放大晶体管65由栅电极101和位于两侧的n+区域102和n+区域103构成，选择晶体管66由栅电极104和位于两侧的n+区域103和n+区域105构成。
此外，图6B、图6C和图6D分别是由图5的X-X'线、Y-Y'线和Z-Z'线切断的像素51的传输晶体管62附近的截面图。
传输晶体管62用于连接埋入在半导体基板71中的光电二极管61，其中形成在基板表面上的n+区域83作为FD 63。
在图6D示出的Z-Z'线的切断面上，传输晶体管62的栅电极84形成为包围三个方向的U形。U形栅电极84的外周由栅绝缘膜85覆盖。
高杂质浓度的p-型半导体区域(p+区域)121经由栅绝缘膜85在栅电极84的图面上侧和下侧形成，隔离区域89使用诸如氧化硅等绝缘物在栅电极84的图面右侧形成。
请注意，经由栅绝缘膜85的栅电极84的图面上侧、下侧和右侧的全部三个方向可以是p+区域121或隔离区域89。
就图6C示出的Y-Y'线的切断面而言，在U形栅电极84的开口方向上形成作为FD 63的n+区域83。当预定的控制电压施加到传输晶体管62的栅电极84上时，形成电流路径的通道部在深度方向上形成的栅电极84的U形的内部形成。形成通道部的杂质区域的浓度(p)比栅电极84的外侧的杂质浓度(p+区域121的p+)低。
图6B是比作为FD 63的n+区域83形成于其上的基板表面更上侧的截面图。如图6B中所示，在基板表面的更上侧，栅电极84也形成为在U形内部覆盖通道部的形状。
请注意，如图6E中所示，在基板表面的更上侧，栅电极84也可以按与基板内部相同的方式形成为U形。
如上所述，从深度方向观看，传输晶体管62的栅电极84在深度方向上形成为U形，从而形成电流路径的通道部经由栅绝缘膜85从三个方向与栅电极84接触，由此提高电场的可控性并且平稳地进行电荷的传输。
特别地，如图5中所示，即使当形成在光电二极管61的上部的p+区域81在栅电极84的附近形成时，通过U形的栅电极84的调制作用而光电转换的电荷也被高效地传送到作为FD 63的n+区域83。
因此，即使在固态图像传感器41的制造过程中在光电二极管61的上部形成的p+区域81和栅电极84之间发生未对准，也能完成稳健的传输。
此外，不用担心在p+区域81和栅电极84之间的未对准，因此p+区域81的杂质浓度被制成很高，并且通过扩大光电二极管61的p-n结容量值而增大饱和电荷量。
<栅电极形状的变形例>
图7A～图7C示出传输晶体管62的栅电极84的形状的变形例。请注意，图7A～图7C的每一个图都是按与图6C相同的方式当通过图5的Y-Y'线切断时的截面图。
在图7A中，U形的栅电极84开口的一个方向的宽度比在图6C中示出的形状制作成更窄。如上所述，栅电极84的开口宽度制造成很窄，从而进一步提高通道部的电势可控性和进一步弱化光电二极管61的p+区域81造成的电势壁垒形成的效果，从而稳定地传输电荷。
此外，在图7B中，传输晶体管62的栅电极84不具有包围三个方向的U形，但是在作为FD 63的n+区域83和隔离区域89开口，从而形成包括两个平行板的"＝"形状。在这种情况下，通道部的电势可控性稍逊于U形，但是由于栅电极84的简单形状，制造性提高。
图7C的栅电极84形成为使得按与图7B相同的方式两个板的间隔在作为FD 63的n+区域83很宽并且在隔离区域89很窄，从而以漏斗状配置。在这种情况下，隔离区域89由栅电极84关闭，n+区域83开口，因此电场的可控性增大，由此平稳地进行电荷传输。
请注意，传输晶体管62的栅电极84的从深度方向观看的表面形状不限于图6所示的U形和图7A～图7C所示的形状，相反可以是至少朝向作为FD 63的n+区域83开口的形状，并且其他三个方向的电势可控性比开口侧更高。
此外，相当于图5的X-X'线的截面的基板表面的更上侧可以具有与图7A～图7C所示的基板内的形状相同的形状，或者如图6B中所示的覆盖通道部的形状。
<像素51的第二构成>
图8示出像素51的第二构成的等效电路。
图8所示的像素51示出用于实现电子式全局快门功能的像素构成。请注意，在图8中，对应于图4的部分用相同的附图标记表示，其说明将在适当时省略。
当与上述的第一构成的像素51比较时，第二构成的像素51还包括在传输晶体管62和FD 63之间的用于传输电荷的另一个传输晶体管67和在将电荷传输到FD 63之前暂时保存电荷的存储单元(MEM)68。在下文中，传输晶体管62被称为第一传输晶体管62，传输晶体管67被称作第二传输晶体管67。
此外，在第二构成的像素51中，光电二极管61重新连接到用于排出不需要的电荷的放电晶体管69上。
图8的像素51的操作将简略说明。
首先，在开始曝光之前，高电平的排出信号OFG被供给到放电晶体管69以打开放电晶体管69，并且在光电二极管61中累积的电荷被排出到恒定电压源VDD以复位光电二极管61。
当在光电二极管61的复位之后放电晶体管69被低电平的排出信号OFG关闭时，在全部像素中开始曝光。
当提前设置的预定曝光时间经过后，第一传输晶体管62由第一传输信号TX1打开，在像素阵列单元44的全部像素中，累积在光电二极管61中的电荷被传输到存储单元68。
在第一传输晶体管62关闭后，以行单元顺次地读出保持在各像素51的存储单元68中的电荷到ADC 55。读出操作与上述的第一构成相同，读出行的像素51的第二传输晶体管67由第二传输信号TX2打开，保持在存储单元68中的电荷被传输到FD 63。然后，选择晶体管66由选择信号SEL打开，使得根据在FD 63中累积的电荷而指示电平的信号从放大晶体管65经由选择晶体管66输出到ADC 55。
<第二构成的像素51的截面图>
图9是示出图8所示的第二构成的像素51的结构的截面图。
在图9或以后的各幅图中，对应于上述图的部分用相同的附图标记表示，其说明将在适当时省略。
在图9的像素51截面图中，在p-型半导体基板71的基板表面上，存储单元68形成在第一传输晶体管62的栅电极84和作为第二传输晶体管67的一个源-漏区域的n+区域83之间。
存储单元68形成在累积电荷的高杂质浓度的n-型半导体区域(n+区域)141中，并且用于减少暗电流的p-型层142形成在顶面上。
此外，在配置存储单元68的第一传输晶体管62的那侧的相对侧，第二传输晶体管67的栅电极143经由栅绝缘膜144形成在基板表面上。
在第二传输晶体管67的存储单元68的相对侧，n+区域83作为FD 63形成。
在没有形成第一传输晶体管62的栅电极84、存储单元68、第二传输晶体管67和作为FD 63的n+区域83的光电二极管61上侧的另一个区域，放电晶体管69的栅电极145按与第一传输晶体管62的栅电极84相同的方式埋入到与光电二极管61的p-n结面相同的深度。
在放电晶体管69的基板中的栅电极145的外周由栅绝缘膜146覆盖，如二氧化硅膜。在放电晶体管69的栅电极145的下部，杂质浓度比p+区域81低的p-型半导体区域(p-区域)86经由栅绝缘膜146形成。
作为放电晶体管69的一个源-漏区域的n+区域147形成在放电晶体管69的栅电极145的图面左侧的半导体基板71的表面上。此外，在放电晶体管69的栅电极145的n+区域147的相对侧，隔离区域148由绝缘物形成，如氧化硅。
放电晶体管69的栅电极145的形状从深度方向观看是U形，与图6B～图6D示出的第一传输晶体管62的栅电极84的形状相同。此外，按与第一传输晶体管62的栅电极84相同的方式，在放电晶体管69的栅电极145的平面方向上的周边部形成在p+区域121和隔离区域148中。
<第二构成的像素51的平面图>
图10是从上面观看的第二构成的像素51的各晶体管形成于其上的基板表面的平面图。
如图10中所示，在像素51的预定区域中，第一传输晶体管62、存储单元68、第二传输晶体管67和作为FD 63的n+区域83并排配置。
此外，在像素51的另一个区域中，配置有放电晶体管69的栅电极145、作为一个源-漏区域的n+区域147和隔离区域148。
此外，在像素51的另一个区域中，选择晶体管66、放大晶体管65和复位晶体管64并排配置，与邻近的另一个晶体管共享一个源-漏区域。更具体而言，选择晶体管66由栅电极162和位于两侧的n+区域161和n+区域163构成，放大晶体管65由栅电极164和位于两侧的n+区域164和n+区域165构成，复位晶体管64由栅电极166和位于两侧的n+区域165和n+区域167构成。
<像素51的第三构成>
图11是示出像素51的第三构成的截面图。
当与图9所示的第二构成的像素结构比较时，图11所示的第三构成的像素51的像素结构的不同之处在于，在形成有平坦化膜90的层的预定区域中形成有遮光膜181。此外，在放电晶体管69的栅电极145和作为FD 63的n+区域83之间的隔离区域148被省略。
图12是按与图10相同的方式示出的第三构成的像素51的平面图。
当从平面方向观看第三构成的像素51时，如图12中所示，遮光膜181以覆盖存储单元68和第一传输晶体管62的形状配置。因此，入射到存储单元68的光被阻断，并且在累积电荷时的噪声污染减小。
<像素51的第四构成>
图13是示出像素51的第四构成的截面图。
当与如图9所示的第二构成的像素结构比较时，图13所示的第四构成的像素的像素结构51使得形成在起到存储单元68的作用的n+区域141的上部的p-型层142被省略，代替的是，由多晶硅等制成的栅电极201经由栅绝缘膜202形成。此外，在放电晶体管69的栅电极145和作为FD 63的n+区域83之间的隔离区域148被省略。
尽管在图13所示的像素结构中，遮光膜181没有在形成有平坦化膜90的层中形成，但是遮光膜181可以按与图11相同的方式配置。
图14是按与图10相同的方式示出的第四构成的像素51的平面图。
当平面方向观看第四构成的像素51时，如图14中所示，栅电极201配置在存储单元68的上部。
当存储单元68累积电荷时，负电位施加到栅电极201上，从而减少在存储单元68中发生的暗电流。
<像素51的第五构成>
图15是示出像素51的第五构成的截面图。
当与图13所示的第四构成的像素结构比较时，图15所示的第五构成的像素51的像素结构的不同之处在于，在图13中的第一传输晶体管62的栅电极84与用于向存储单元68施加负电位的栅电极201一体化。即，第五构成的像素51的第一传输晶体管62的栅电极221形成到存储单元68的上部，并且起到用于向存储单元68施加负电位的栅电极的作用。此外，按相同方式，配置在栅电极221的下部的栅绝缘膜222形成为使得图13中的栅绝缘膜85与栅绝缘膜202一体化。因此，用于向栅电极201施加负电位的控制线在图13中被省略。
请注意，在图15所示的像素结构中，按与图11相同的方式，用于遮住存储单元68的遮光膜181可以配置在形成有平坦化膜90的层中。
图16是按与图14相同的方式示出的第五构成的像素51的平面图。
当从平面方向观看第五构成的像素51时，如图16中所示，传输晶体管62的栅电极221配置在存储单元68的上部。
因此，当存储单元68累积电荷时，负电位施加到栅电极221上，从而减少在存储单元68中发生的暗电流。
<像素51的第六构成>
图17是示出像素51的第六构成的截面图。
当与图11所示的第三构成的像素结构比较时，图17所示的第六构成的像素51的像素结构使得图11中的n区域82B被省略，并且光电转换膜241从n+区域82A在基板的背面方向上重新形成。此外，各像素51的光电转换膜241由高杂质浓度的p-型半导体区域(p+区域)242隔离。
光电转换膜241可以是黄铜矿结构或有机材料的化合物半导体。黄铜矿结构的化合物半导体例如是CuInSe2，其是Cu-Al-Ga-In-S-Se系的混晶和Cu-Al-Ga-In-S-Se系的混晶。此外，可以形成第III族或第IV族的化合物半导体层。此外，例如，作为有机材料，可以使用喹吖啶酮系或香豆素系材料。上述的材料仅仅示出能够用于光电转换膜241的材料的例子，并不限于此，只要具有比半导体基板71(硅)更大的光吸收系数。具有比半导体基板71(硅)更大的光吸收系数的光电转换膜241起到用于遮住可见光的遮光膜的作用。
高杂质浓度的n-型半导体区域(n+区域)82A累积通过光电转换膜241的光电转换获得的电荷。
图18示出第六构成的像素51的平面图，除了遮光膜181没有配置之外，与图12所示的平面图相同。
<第三构成的像素51的制造方法>
接下来，参照图19～图21，说明图11所示的第三构成的像素51的制造方法。
首先，如图19A中所示，由p+区域81和n-型半导体区域82构成的光电二极管61形成在p-型半导体基板71中。n-型半导体区域82由靠近p+区域81的n+区域82A和靠近半导体基板71的背面侧的n区域82B构成。
尽管在本实施方案中，使用了p-型半导体基板71，但是可以使用n-型半导体基板使得p-型阱区域(P-Well)形成在n-型半导体基板中，并且光电二极管61形成于阱区域中。
其后，如图19B中所示，在通过外延生长在光电二极管61上形成约0.5～1.5μm的p-型硅层之后，在形成各像素51的边界的预定位置处由诸如氧化硅等绝缘物形成隔离区域89。
其后，如图19C中所示，第一传输晶体管62、第二传输晶体管67和放电晶体管69的各栅电极形成在基板表面上。
具体而言，在形成第一传输晶体管62和放电晶体管69的区域中在比光电二极管61更上侧的p-型层通过干蚀刻法蚀刻来去除。然后，在形成去除区域的底面的部分中，掺杂诸如硼等p-型的离子，以形成p-区域86。此外，当在蚀刻去除的区域的内壁上使用二氧化硅膜等形成栅绝缘膜85和栅绝缘膜146之后，埋入多晶硅以形成第一传输晶体管62的栅电极84和放电晶体管69的栅电极145。
此外，第二传输晶体管67的栅电极143等同时形成。
其后，如图19D中所示，例如，放电晶体管69的n+区域147等每个晶体管的源-漏区域、作为FD 63的n+区域83、作为存储单元68的n+区域141和在n+区域141的顶面上的p-型层142在半导体基板71的表面上形成。
其后，如图20A中所示，包括多个层间膜301和由钨、铝等制成的多根金属线302的连接配线层303在半导体基板71的表面侧形成。
然后，如图20B中所示，在连接配线层303的上部贴附支撑基板304之后，抛光半导体基板71的背面侧，使直到光电二极管61的深度为约1μm～5μm，从而薄膜化。
其后，如图21中所示，遮光膜181、平坦化膜90、滤色片91和片上透镜(OCL)92按顺序形成在薄膜化的半导体基板71的背面侧。
第三构成的像素51通过上述过程制成。
<第三构成的像素51的另一种制造方法>
参照图22和图23，说明在像素51中作为埋入型的栅电极的第一传输晶体管62的栅电极84和放电晶体管69的栅电极145的另一种制造方法。
首先，按与上述的制造方法相同的方式，如图22A中所示，光电二极管61形成在p-型半导体基板71中，其后通过外延生长形成p-型硅层。
其后，如图22B中所示，在形成第一传输晶体管62和放电晶体管69的区域中的p-型层通过干蚀刻法蚀刻来去除。在这种情况下，如图22C的平面图中所示，半导体基板71的p-型层被蚀刻到光电二极管61的p-n结面来形成第一传输晶体管62的通道部分321残留的U形。按相同方式，放电晶体管69被蚀刻到光电二极管61的p-n结面来形成通道部分322残留的U形。
随后，如图23A中所示，在对应于第一传输晶体管62和放电晶体管69的部分的U形蚀刻的区域中，掺杂诸如硼等p-型的离子，从而形成p-区域86。在这种情况下，在掺杂离子的部分之外的区域中使用光致抗蚀剂，未掺杂离子。
其后，如图23B中所示，栅绝缘膜85和栅绝缘膜146使用热氧化法或沉积法在第一传输晶体管62的通道部分321的表面和放电晶体管69的通道部分322的表面上形成，其后进一步形成由多晶硅制成的第一传输晶体管62的栅电极84和放电晶体管69的栅电极145。
如图23C的平面图中所示，第一传输晶体管62的通道部分321和包围放电晶体管69的通道部分322的部分之外的多晶硅通过干蚀刻去除，从而完成第一传输晶体管62的栅电极84和放电晶体管69的栅电极145。
如上所述，作为埋入型的栅电极的第一传输晶体管62的栅电极84和放电晶体管69的栅电极145被制成。像素51的其他制造方法与参照图19～图21说明的方法相同。
在上述固态图像传感器41中的像素51的第一至第六构成成形为使得电荷传输目的地的累积部分在一个方向上开口，并且其他三个方向的电势可控性比开口侧增强。例如，第一传输晶体管62的栅电极84形成在作为FD 63的n+区域83侧开口的U形，并且在深度方向上埋入。这样构成对在制造过程中的未对准具有容忍性并且光电转换的转换效率高的固态图像传感器。
<固态图像传感器的另一个问题>
另一方面，当像素结构具有在光电二极管61中累积的电荷的两条传输路线时，接下来的问题被关心。
通常传输晶体管需要配置在对于载流子而言能量最低的位置。因此，当像素51除了第一传输晶体管62之外还包括作为从光电二极管61读出电荷的传输晶体管的放电晶体管69时，第一传输晶体管62和放电晶体管69都需要配置在对于载流子而言能量最低的位置，即，在上述光电二极管61的构成中，电位最高的位置。
<第七构成的像素51的截面图>
因此，图24是示出作为考虑到载流子能量的结构的像素51的第七构成的截面图。
在图24或以后的各幅图中，对应于上述构成的部分用相同的附图标记表示，其说明将在适当时省略。
在图24的像素51中，第一传输晶体管62和放电晶体管69的栅电极的配置和形状不同于上述的构成。
更具体而言，第一传输晶体管62的栅电极341经由栅绝缘膜342像棒状埋入至与光电二极管61的p-n结面相同的深度。此外，放电晶体管69的栅电极343经由栅绝缘膜344像棒状埋入至与光电二极管61的p-n结面相同的深度。然后，第一传输晶体管62的栅电极341和放电晶体管69的栅电极343邻近光电二极管61的中央部。
在形成光电二极管61的过程中，当在光电二极管61的平面方向的作成区域中均匀地掺杂离子时，载流子能量在光电二极管61的中央部的p-n结周围变到最低。因此，在图24所示的第七构成中，第一传输晶体管62的栅电极341和放电晶体管69的栅电极343彼此邻近地在光电二极管61的中央部配置。
然后，作为第一传输晶体管62的电荷传输目的地的存储单元68在图中形成在第一传输晶体管62的左侧。另一方面，作为放电晶体管69的电荷传输目的地的n+区域147形成在放电晶体管69的右侧。
杂质浓度高于形成通道部分的杂质区域(p区域)的p-型半导体区域(p+区域)345形成在第一传输晶体管62的栅电极341和放电晶体管69的栅电极343之间，从而防止两个晶体管之间电荷的交换。
<第七构成的像素51的平面图>
图25A是从上方观看的第七构成的像素51的各晶体管形成于其上的基板表面的平面图。
如图25A中所示，第一传输晶体管62的栅电极341和放电晶体管69的栅电极343在形成光电二极管61的面内在最近的位置配置，以便夹持p+区域345。
当从在p-型层142下侧的存储单元68(的n+区域141)观看时，第二传输晶体管67的栅电极143和作为源-漏区域的n+区域83配置在第一传输晶体管62的栅电极341的相对侧。存储单元68(的n+区域141)和作为第二传输晶体管67的一个源-漏区域的n+区域83由遮光膜181遮光。
在像素51的另一个区域中，选择晶体管66、放大晶体管65和复位晶体管64并排配置，与邻近的另一个晶体管共享一个源-漏区域。更具体而言，选择晶体管66由栅电极162和位于两侧的n+区域161和n+区域163构成，放大晶体管65由栅电极164和位于两侧的n+区域163和n+区域165构成，复位晶体管64由栅电极166和位于两侧的n+区域165和n+区域167构成。
此外，图25B、图25C和图25D分别是由图24的X-X'线、Y-Y'线和Z-Z'线切断的像素51的第一传输晶体管62和放电晶体管69附近的截面图。
在上述的第一至第六构成中，与在深度方向观看的栅电极的U形对比，如从图25B、图25C和图25D的截面图可以理解的，第一传输晶体管62的栅电极341形成为矩形并在深度方向埋入。放电晶体管69的栅电极343也按相同方式形成为矩形并在深度方向埋入。
如图25C中所示，高杂质浓度的p-型半导体区域(p+区域)362经由栅绝缘膜342形成在第一传输晶体管62的栅电极341的图面上侧和下侧。此外，高杂质浓度的p-型半导体区域(p+区域)362经由栅绝缘膜344形成在放电晶体管69的栅电极343的图面上侧和下侧。
如上所述，在第七构成中，像棒状埋入的第一传输晶体管62的栅电极341和放电晶体管69的栅电极343在形成光电二极管61的平面区域内的载流子能量变得最低的部分(在本实施例中电位最高的位置)平行且彼此邻近地配置。
由此，当电荷通过第一传输晶体管62传输到n+区域141的存储单元68时并且当通过放电晶体管69传输到n+区域147时，电荷被有效地传输。
请注意，在图24所示的构成中，高杂质浓度的p-型半导体区域(p+区域)345形成在第一传输晶体管62的栅电极341和放电晶体管69的栅电极343之间。
然而，如图26中所示，代替p+区域345，由诸如二氧化硅膜等绝缘膜制成的隔离区域361可以形成在第一传输晶体管62的栅电极341和放电晶体管69的栅电极343之间。
<栅电极形状的变形例>
图27示出第一传输晶体管62的栅电极341和放电晶体管69的栅电极343的形状的变形例。
请注意，图27A是靠近像素51的第一传输晶体管62和放电晶体管69的截面图，图27B～图27D是通过图27A的X-X'线、Y-Y'线和Z-Z'线切断的截面图。
图27所示的栅电极在平面方向上的形状按与上述的第一至第七构成相同的方式形成为U形。
即，第一传输晶体管62的栅电极341形成为朝向作为传输目的地的图面左侧的n+区域141开口的U形。放电晶体管69的栅电极343形成为朝向作为传输目的地的图面右侧的n+区域147开口的U形。
通过采用这种构成，当传输到n+区域141的存储单元68时并且当传输到n+区域147时，电荷被有效地传输，从而构成对在制造过程中的未对准具有容忍性并且光电转换的转换效率高的固态图像传感器。
请注意，第一传输晶体管62的栅电极341和放电晶体管69的栅电极343的形状不限于U形，而是可以采用图所示7的各种类型的形状。即，第一传输晶体管62的栅电极341和放电晶体管69的栅电极343的形状可以采用朝向电荷传输目的地的累积部分的一个方向开口以提高其他三个方向的电势可控性的形状。
<像素51的第八构成>
图28是示出像素51的第八构成的截面图。此外，图29是示出像素51的第八构成的平面图。
在像素51的第八构成中，按与图13相同的方式，从图24和图25所示的第七构成省略了在起到存储单元68的作用的n+区域141的上部形成的p-型层142，代替的是，由多晶硅等制成的栅电极201经由栅绝缘膜202形成。
当存储单元68累积电荷时，负电位施加到栅电极201上，从而减少在存储单元68中发生的暗电流。
<像素51的第九构成>
图30是示出像素51的第九构成的截面图。此外，图31是示出像素51的第九构成的平面图。
当与图28和图29所示的第八构成的像素结构比较时，图30和图31所示的第九构成的像素51的像素结构的不同之处在于，在图28中的第一传输晶体管62的栅电极341与用于向存储单元68施加负电位的栅电极201一体化。即，第九构成的像素51的第一传输晶体管62的栅电极381形成到存储单元68的上部，并且起到用于向存储单元68施加负电位的栅电极的作用。此外，按相同方式，配置在栅电极381的下部的栅绝缘膜382形成为使得图28中的栅绝缘膜342与栅绝缘膜202一体化。因此，用于向栅电极201施加负电位的控制线在图30中被省略。
<像素51的第十构成>
图32是示出像素51的第十构成的截面图。此外，图33是示出像素51的第十构成的平面图。
当与图24和图25所示的第七构成的像素结构比较时，图32和图33所示的第十构成的像素51的像素结构的不同之处在于，第一传输晶体管62的栅电极401和放电晶体管69的栅电极403成形为V形栅结构。更详细地说，第一传输晶体管62的栅电极401和放电晶体管69的栅电极403在光电二极管61附近的底部配置在同一位置，但是倾斜形成，使得随着距离半导体基板71的表面的深度变浅而逐渐远离。
配置在第一传输晶体管62的栅电极401的下部的栅绝缘膜402和配置在放电晶体管69的栅电极403的下部的栅绝缘膜40也按相同方式倾斜形成。
在图33的平面图中，高杂质浓度的p-型半导体区域(p+区域)86在第一传输晶体管62的栅电极401和放电晶体管69的栅电极403的图中上侧和下侧形成。
根据这种像素结构，从图33的平面图可以理解的是，从上方观看时，栅电极401和栅绝缘膜402的膜形成区域被宽广地确保，不需要在垂直形成的孔的侧面(侧壁)上形成栅绝缘膜402和埋入多晶硅(栅电极401)，因此像素51的制造容易。
<像素51的第十一构成>
图34是示出像素51的第十一构成的截面图。
在图34所示的第十一构成的像素51的像素结构中，当与图32所示的第十构成比较时，第一传输晶体管62的栅电极411形成到存储单元68的上部，并且起到用于向存储单元68施加负电位的栅电极的作用。
此外，按相同方式，配置在栅电极411的下部的栅绝缘膜412形成到存储单元68的上部。由此，当存储单元68累积电荷时，负电位施加到栅电极411上，从而减少在存储单元68中发生的暗电流。
<像素51的第十二构成>
图35是示出像素51的第十二构成的截面图。
图35所示的第十二构成的像素51是图24所示的像素51的构成使用光电转换膜241变化成的构成。
即，在图35所示的第十二构成的像素51的像素结构中，按与图17所示的第六构成相同的方式，光电转换膜241在基板背面侧重新形成，并且图24的n区域82B被省略。此外，由于光电转换膜241也起到遮光膜的作用，所以在图35所示的第十二构成的像素51中遮光膜181被省略。此外，各像素51的光电转换膜241由p+区域242隔离。
<像素51的第十三构成>
图36是示出像素51的第十三构成的截面图。
图36所示的第十三构成的像素51是图32所示的像素51的构成使用光电转换膜241变化成的构成。
即，在图36所示的第十三构成的像素51的像素结构中，光电转换膜241在基板背面侧重新形成，并且图32的n区域82B被省略。此外，由于光电转换膜241也起到遮光膜的作用，所以在图36所示的第十三构成的像素51中遮光膜181被省略。此外，各像素51的光电转换膜241由p+区域242隔离。
<第七构成的像素51的制造方法>
接下来，参照图37～图39，说明图24所示的第七构成的像素51的制造方法。
首先，如图37A中所示，由p+区域81和n-型半导体区域82构成的光电二极管61形成在p-型半导体基板71中。n-型半导体区域82由靠近p+区域81的n+区域82A和靠近半导体基板71的背面侧的n区域82B构成。
尽管在本实施方案中，使用了p-型半导体基板71，但是可以使用n-型半导体基板使得p-型阱区域(P-Well)形成在n-型半导体基板中，并且光电二极管61形成于阱区域中。
其后，如图37B中所示，通过外延生长在光电二极管61上形成约0.5～1.5μm的p-型硅层。
其后，如图37C中所示，第一传输晶体管62、第二传输晶体管67和放电晶体管69的各栅电极形成在基板表面上。
具体而言，在形成第一传输晶体管62和放电晶体管69的区域中在比光电二极管61更上侧的p-型层通过干蚀刻法蚀刻来去除。然后，在形成去除区域的底面的部分中，掺杂诸如硼等p-型的离子，以形成p-区域86。此外，当在蚀刻去除的区域的内壁上使用二氧化硅膜等形成栅绝缘膜342和344和栅绝缘膜146之后，埋入多晶硅以平行地形成第一传输晶体管62的栅电极341和放电晶体管69的栅电极343。
此外，第二传输晶体管67的栅电极143等同时形成。
其后，如图37D中所示，例如，第一传输晶体管62的栅电极341和放电晶体管69的栅电极343之间的p+区域345以及放电晶体管69的n+区域147等每个晶体管的源-漏区域在半导体基板71的表面上形成。此外，形成作为存储单元68的n+区域141和在顶面上的p-型层142。
其后，如图38A中所示，包括多个层间膜301和由钨、铝等制成的多根金属线302的连接配线层303在半导体基板71的表面侧形成。
然后，如图38B中所示，在连接配线层303的上部贴附支撑基板304之后，抛光半导体基板71的背面侧，使直到光电二极管61的深度为约1μm～5μm，从而薄膜化。
其后，如图39中所示，遮光膜181、平坦化膜90、滤色片91和片上透镜(OCL)92按顺序形成在薄膜化的半导体基板71的背面侧。
第七构成的像素51通过上述过程制成。
<第十构成的像素51的制造方法>
接下来，参照图40，说明采用V形栅结构的图32所示的第十构成的像素51的栅电极的制造方法。
首先，如图40A中所示，在由p+区域81和n-型半导体区域82构成的光电二极管61形成在p-型半导体基板71中之后，通过外延生长在光电二极管61上形成约0.5～1.5μm的p-型硅层。
其后，在形成第一传输晶体管62和放电晶体管69的区域中在比光电二极管61更上侧的V形p-型层通过干蚀刻法蚀刻来去除。然后，在形成去除区域的底面的部分中，掺杂诸如硼等p-型的离子，以形成p-区域86。
其后，如图40C中所示，栅绝缘膜402和404使用热氧化法或沉积法在半导体基板71的去除的V形区域中形成，其后进一步形成第一传输晶体管62的栅电极401和放电晶体管69的栅电极403。通过形成作为材料的多晶硅、使用光刻法在栅电极形状中图案化并且干蚀刻，制成第一传输晶体管62的栅电极401和放电晶体管69的栅电极403。
此外，同时形成其中多晶硅仅在半导体基板71的表面上形成的其他晶体管，如第二传输晶体管67的栅电极143。
其后，例如，放电晶体管69的n+区域147等每个晶体管的源-漏区域、作为存储单元68的n+区域141和在顶面上的p-型层142在半导体基板71的表面上形成。
以下的制造方法与参照图38和图39说明的方法相同。
在上述像素51的第七至第十三构成中，第一传输晶体管62的栅电极341(或401)和放电晶体管69的栅电极343(或403)配置在光电二极管61的载流子能量变到最低的部分。由此，当被传输到存储单元68和n+区域147中的任一个时，在光电二极管61中累积的电荷被有效地传输。
请注意，光电二极管61的载流子能量变到最低的部分对应于上述的电子是信号电荷的固态图像传感器的结构中电位变到最高的部分以及对应于上述的空穴是信号电荷的固态图像传感器的结构中电位变到最低的部分。
此外，在上述例子中，当在光电二极管61的平面方向的作成区域中均匀地掺杂离子时，光电二极管61的中央部是载流子能量变到最低的部分，因此第一传输晶体管62的栅电极341(或401)和放电晶体管69的栅电极343(或403)配置在这个位置。
然而，在形成光电二极管61的过程中，通过改变n-型半导体区域82的杂质浓度的浓度分布，光电二极管61的中央部之外的预定位置可以设置作为载流子能量变到最低的部分。因此，第一传输晶体管62的栅电极341(或401)和放电晶体管69的栅电极343(或403)配置在所希望的位置。
此外，在上述例子中，对其中第一导电型是p型和第二导电型是n型并且电子是信号电荷的固态图像传感装置进行了说明，但是本技术可以适用于其中空穴是信号电荷的固态图像传感装置。即，上述各半导体区域可以由相反导电型的半导体区域构成，其中第一导电型是n型和第二导电型是p型。
<本技术适用的电子设备的构成例>
此外，本技术不限于适用到固态图像传感器。即，本技术普遍适用于在图像获取单元(光电转换单元)中使用固态图像传感器的电子设备，包括诸如数字静态照相机和摄像机等图像传感装置、具有图像传感功能的便携式终端装置以及在图像读出单元中使用固态图像传感器的复印机。固态图像传感器可以形成作为一个芯片，或者可以形成在具有图像传感功能的模块中，其中成像单元和信号处理单元或光学系统封装在一起。
图41是示出作为本技术适用的电子设备的图像传感装置的构成例的方块图。
图41的图像传感装置500包括由透镜组等构成的光学单元501、采用上述像素51的各构成的固态图像传感器(成像器件)502和作为相机信号处理电路的数字信号处理器(DSP)电路503。此外，图像传感装置500包括帧存储器504、显示单元505、记录单元506、操作单元507和电源单元508。DSP电路503、帧存储器504、显示单元505、记录单元506、操作单元507和电源单元508经由总线509彼此连接。
光学单元501从被写体接收入射光(像光)，并在固态图像传感器502的图像捕获面形成图像。固态图像传感器502将用于由光学单元501在图像捕获面上形成图像的入射光的光量转换成针对各像素的电信号，并作为像素信号输出。作为固态图像传感器502，可以使用图3的固态图像传感器41。
显示单元505例如是面板型显示装置，如液晶面板和有机电致发光(EL)面板，并且显示由固态图像传感器502拍摄的运动图像或静止图像。记录单元506在记录介质中记录由固态图像传感器502拍摄的运动图像或静止图像，如硬盘和半导体存储器。
根据用户的操作，操作部507相对于图像传感装置500的各种功能发出操作指令。电源单元508可以将作为DSP电路503、帧存储器504、显示单元505、记录单元506和操作单元507的操作电源的各种电源适宜地供给这些供给对象。
此外，本技术不限于适用到检测并捕获作为图像的可见光的入射光量的分布的固态图像传感器，而是在广义上可以普遍适用于固态图像传感器(物理量分布检测装置)，例如捕获红外线、X射线、粒子等的入射量分布的图像的固态图像传感器，以及检测并捕获作为图像的诸如压力和静电电容等其他物理量的分布的指纹检测传感器。
本技术的实施方案不限于上述实施方案，而是可以在不脱离本技术的精神的范围内进行各种改变，例如，上述像素的各构成的一部分可以根据需要适当地组合。
此外，本技术也可以如下构成。
(1)一种固态图像传感器，包括：
在半导体基板中埋入形成的光电转换单元；
保持由所述光电转换单元生成的电荷的杂质区域；和
将所述电荷传输到所述杂质区域的传输晶体管，
其中所述传输晶体管的栅电极从其上形成所述杂质区域的半导体基板的表面在朝向所述半导体基板中的光电转换单元的深度方向上形成，和
其中所述传输晶体管的通道部从所述深度方向观看在所述杂质区域的方向之外的两个以上方向上被所述栅电极包围。
(2)如(1)所述的固态图像传感器，其中
所述光电转换单元是光电二极管，和
所述传输晶体管的栅电极形成至与所述光电二极管的p-n结面相同的位置或比所述p-n结面更深的位置。
(3)如(1)或(2)所述的固态图像传感器，其中
在两个以上方向上被所述栅电极包围的所述传输晶体管的通道部的杂质浓度低于所述栅电极外侧的杂质浓度。
(4)如(1)～(3)中任一项所述的固态图像传感器，其中
从所述栅电极观看在所述杂质区域相对侧的区域中，由绝缘物形成隔离区域。
(5)如(1)～(4)中任一项所述的固态图像传感器，其中
所述传输晶体管的栅电极从所述深度方向观看形成为在所述杂质区域的方向上开口的U形。
(6)如(1)～(5)中任一项所述的固态图像传感器，其中
所述杂质区域是在将所述电荷传输到浮动扩散区域之前临时保持所述电荷的存储单元，和
在所述存储单元的上部中，除了所述传输晶体管的栅电极之外，还形成向其施加预定电压的栅电极。
(7)一种固态图像传感器的制造方法，所述制造方法包括以下步骤：
通过在半导体基板中埋入形成光电转换单元；
从所述半导体基板的表面在朝向所述半导体基板中的光电转换单元的深度方向上形成传输由所述光电转换单元生成的电荷的传输晶体管的栅电极；和
在所述半导体基板的表面上形成保持由所述传输晶体管传输的电荷的杂质区域，
其中所述传输晶体管的通道部从所述深度方向观看在所述杂质区域的方向之外的两个以上方向上被所述栅电极包围。
(8)一种电子设备，包括：
固态图像传感器，它包括
在半导体基板中埋入形成的光电转换单元，
保持由所述光电转换单元生成的电荷的杂质区域，和
将所述电荷传输到所述杂质区域的传输晶体管，
其中所述传输晶体管的栅电极从其上形成所述杂质区域的半导体基板的表面在朝向所述半导体基板中的光电转换单元的深度方向上形成，和
其中所述传输晶体管的通道部从所述深度方向观看在所述杂质区域的方向之外的两个以上方向上被所述栅电极包围。
(9)一种固态图像传感器，包括：
在半导体基板中埋入形成的光电转换单元；
保持由所述光电转换单元生成的电荷的存储单元；
将所述电荷传输到所述存储单元的传输晶体管；和
排出由所述光电转换单元生成的不需要的电荷的放电晶体管，
其中所述传输晶体管的栅电极和所述放电晶体管的栅电极经由绝缘膜或者杂质浓度高于形成电流路径的通道部的杂质区域在所述半导体基板的深度方向上平行地彼此邻近。
(10)如(9)所述的固态图像传感器，其中
所述光电转换单元是光电二极管，和
所述传输晶体管和所述放电晶体管的栅电极形成至与所述光电二极管的p-n结面相同的位置或比所述p-n结面更深的位置。
(11)如(10)所述的固态图像传感器，其中
所述传输晶体管和所述放电晶体管的栅电极连接至在所述光电二极管的形成面上载流子能量变得最低的部分。
(12)如(9)～(11)中任一项所述的固态图像传感器，其中
由光吸收系数大于所述半导体基板的材料形成的光电转换膜配置在所述半导体基板的背面侧。
(13)一种固态图像传感器的制造方法，所述制造方法包括以下步骤：
通过在半导体基板中埋入形成光电转换单元；
从所述半导体基板的表面在朝向所述半导体基板中的光电转换单元的深度方向上，平行地形成将由所述光电转换单元生成的电荷传输到存储单元的传输晶体管的栅电极和排出由所述光电转换单元生成的不需要的电荷的放电晶体管的栅电极；和
在所述传输晶体管的栅电极和所述放电晶体管的栅电极之间形成绝缘膜或者杂质浓度高于形成电流路径的通道部的杂质区域。
(14)一种电子设备，包括：
固态图像传感器，它包括
在半导体基板中埋入形成的光电转换单元，
保持由所述光电转换单元生成的电荷的存储单元，
将所述电荷传输到所述存储单元的传输晶体管，和
排出由所述光电转换单元生成的不需要的电荷的放电晶体管，
其中所述传输晶体管的栅电极和所述放电晶体管的栅电极经由绝缘膜或者杂质浓度高于形成电流路径的通道部的杂质区域在所述半导体基板的深度方向上平行地彼此邻近。
(15)一种固态图像传感器，包括：
在半导体基板中埋入形成的光电转换单元；
保持由所述光电转换单元生成的电荷的存储单元；
将所述电荷传输到所述存储单元的传输晶体管；和
排出由所述光电转换单元生成的不需要的电荷的放电晶体管，
其中所述传输晶体管的栅电极和所述放电晶体管的栅电极的靠近所述光电转换单元的端部在所述光电转换单元的形成面内的邻近位置配置，和
其中随着距离所述半导体基板的表面的深度变浅，所述传输晶体管的栅电极和所述放电晶体管的栅电极逐渐彼此远离。
(16)如(15)所述的固态图像传感器，其中
所述光电转换单元是光电二极管，和
所述传输晶体管和所述放电晶体管的栅电极形成至与所述光电二极管的p-n结面相同的位置或比所述p-n结面更深的位置。
(17)如(16)所述的固态图像传感器，其中
所述传输晶体管和所述放电晶体管的栅电极连接至在所述光电二极管的形成面上载流子能量变得最低的部分。
(18)如(15)～(17)中任一项所述的固态图像传感器，其中
由光吸收系数大于所述半导体基板的材料形成的光电转换膜配置在所述半导体基板的背面侧。
(19)一种固态图像传感器的制造方法，所述制造方法包括以下步骤：
通过在半导体基板中埋入形成光电转换单元；和
从所述半导体基板的表面在朝向所述半导体基板中的光电转换单元的深度方向上，形成将由所述光电转换单元生成的电荷传输到存储单元的传输晶体管的栅电极和排出由所述光电转换单元生成的不需要的电荷的放电晶体管的栅电极，
其中所述传输晶体管的栅电极和所述放电晶体管的栅电极的靠近所述光电转换单元的端部在所述光电转换单元的形成面内的邻近位置配置，和
其中随着距离所述半导体基板的表面的深度变浅，所述传输晶体管的栅电极和所述放电晶体管的栅电极逐渐彼此远离。
(20)一种电子设备，包括：
固态图像传感器，它包括
在半导体基板中埋入形成的光电转换单元，
保持由所述光电转换单元生成的电荷的存储单元，
将所述电荷传输到所述存储单元的传输晶体管，和
排出由所述光电转换单元生成的不需要的电荷的放电晶体管，
其中所述传输晶体管的栅电极和所述放电晶体管的栅电极的靠近所述光电转换单元的端部在所述光电转换单元的形成面内的邻近位置配置，和
其中随着距离所述半导体基板的表面的深度变浅，所述传输晶体管的栅电极和所述放电晶体管的栅电极逐渐彼此远离。
附图标记列表
41 固态图像传感器
44 像素阵列单元
51 像素
61 光电二极管
62 传输晶体管
63 FD(浮动扩散区域)
64 复位晶体管
68 存储单元(MEM)
69 放电晶体管
71 半导体基板
83 n+区域
84 栅电极
89 隔离区域
121 p+区域
201 栅电极
241 光电转换膜
343 栅电极
361 隔离区域
500 图像传感装置
502 固态图像传感器

Claims (7)

1.一种固态图像传感器，包括：
在半导体基板中埋入形成的光电转换单元；
保持由所述光电转换单元生成的电荷的杂质区域；和
将所述电荷传输到所述杂质区域的传输晶体管，
其中所述传输晶体管的栅电极从其上形成所述杂质区域的半导体基板的表面在朝向所述半导体基板中的光电转换单元的深度方向上形成，
其中所述传输晶体管的通道部从所述深度方向观看在所述杂质区域的方向之外的两个以上方向上被所述栅电极包围，并且
其中在两个以上方向上被所述栅电极包围的所述传输晶体管的通道部的杂质浓度低于所述栅电极外侧的杂质浓度。
2.如权利要求1所述的固态图像传感器，其中
所述光电转换单元是光电二极管，和
所述传输晶体管的栅电极形成至与所述光电二极管的p-n结面相同的位置或比所述p-n结面更深的位置。
3.如权利要求1所述的固态图像传感器，其中
从所述栅电极观看在所述杂质区域相对侧的区域中，由绝缘物形成隔离区域。
4.如权利要求1所述的固态图像传感器，其中
所述传输晶体管的栅电极从所述深度方向观看形成为在所述杂质区域的方向上开口的U形。
5.如权利要求1所述的固态图像传感器，其中
所述杂质区域是在将所述电荷传输到浮动扩散区域之前临时保持所述电荷的存储单元，和
在所述存储单元的上部中，除了所述传输晶体管的栅电极之外，还形成向其施加预定电压的栅电极。
6.一种固态图像传感器的制造方法，所述制造方法包括以下步骤：
通过在半导体基板中埋入形成光电转换单元；
从所述半导体基板的表面在朝向所述半导体基板中的光电转换单元的深度方向上形成传输由所述光电转换单元生成的电荷的传输晶体管的栅电极；和
在所述半导体基板的表面上形成保持由所述传输晶体管传输的电荷的杂质区域，
其中所述传输晶体管的通道部从所述深度方向观看在所述杂质区域的方向之外的两个以上方向上被所述栅电极包围，并且
其中在两个以上方向上被所述栅电极包围的所述传输晶体管的通道部的杂质浓度低于所述栅电极外侧的杂质浓度。
7.一种电子设备，包括如权利要求1-5中任一项所述的固态图像传感器。
CN201480007166.4A 2013-03-14 2014-02-28 固态图像传感器、其制造方法和电子设备 Active CN104981906B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013052076 2013-03-14
JP2013-052076 2013-03-14
PCT/JP2014/055008 WO2014141900A1 (ja) 2013-03-14 2014-02-28 固体撮像素子およびその製造方法、並びに電子機器

Publications (2)

Publication Number Publication Date
CN104981906A CN104981906A (zh) 2015-10-14
CN104981906B true CN104981906B (zh) 2018-01-19

Family

ID=51536573

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480007166.4A Active CN104981906B (zh) 2013-03-14 2014-02-28 固态图像传感器、其制造方法和电子设备

Country Status (3)

Country Link
US (2) US11322533B2 (zh)
CN (1) CN104981906B (zh)
WO (1) WO2014141900A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102366416B1 (ko) 2014-08-11 2022-02-23 삼성전자주식회사 Cmos 이미지 센서
JP2017026973A (ja) * 2015-07-28 2017-02-02 ソニー株式会社 表示パネル、表示装置、及び、電子機器
JP6706481B2 (ja) * 2015-11-05 2020-06-10 ソニーセミコンダクタソリューションズ株式会社 撮像素子
JP6883217B2 (ja) 2016-02-09 2021-06-09 ソニーグループ株式会社 半導体装置及び半導体装置の製造方法、並びに、固体撮像素子及び電子機器
JP2017183636A (ja) * 2016-03-31 2017-10-05 ソニー株式会社 固体撮像素子、センサ装置、および電子機器
KR102569811B1 (ko) * 2016-04-08 2023-08-24 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
KR102591008B1 (ko) * 2016-05-23 2023-10-19 에스케이하이닉스 주식회사 이미지 센서
CN105956584A (zh) * 2016-06-30 2016-09-21 京东方科技集团股份有限公司 指纹识别模组及其制作方法和驱动方法、显示装置
KR102629831B1 (ko) 2016-08-03 2024-01-26 삼성전자주식회사 이미지 센서 및 이를 포함하는 이미지 처리 장치
CN109791934B (zh) * 2016-09-21 2022-11-08 国立大学法人静冈大学 光电转换元件及固态摄像装置
JP6957157B2 (ja) * 2017-01-26 2021-11-02 キヤノン株式会社 固体撮像装置、撮像システム、および固体撮像装置の製造方法
JP2018174231A (ja) 2017-03-31 2018-11-08 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、および電子機器
JP2018190797A (ja) 2017-04-28 2018-11-29 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
KR102432861B1 (ko) * 2017-06-15 2022-08-16 삼성전자주식회사 거리 측정을 위한 이미지 센서
US11569279B2 (en) 2017-10-27 2023-01-31 Sony Semiconductor Solutions Corporation Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus
JP7455525B2 (ja) * 2018-07-17 2024-03-26 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の製造方法、および電子機器
EP3832726B1 (en) 2018-07-31 2023-11-01 Sony Semiconductor Solutions Corporation Imaging device and electronic apparatus
KR20200126477A (ko) 2019-04-29 2020-11-09 삼성전자주식회사 이미지 센서
KR20210004595A (ko) * 2019-07-05 2021-01-13 에스케이하이닉스 주식회사 이미지 센싱 장치
US11227926B2 (en) * 2020-06-01 2022-01-18 Nanya Technology Corporation Semiconductor device and method for fabricating the same
CN112259569A (zh) * 2020-10-30 2021-01-22 上海华力微电子有限公司 图像传感器及图像传感器像素结构的形成方法
CN112117291B (zh) * 2020-10-30 2022-11-18 联合微电子中心有限责任公司 一种背照式电荷域全局快门图像传感器及其制作方法
KR20240038971A (ko) * 2021-08-13 2024-03-26 소니 세미컨덕터 솔루션즈 가부시키가이샤 촬상 장치 및 전자 기기
WO2023176430A1 (ja) * 2022-03-15 2023-09-21 ソニーセミコンダクタソリューションズ株式会社 光検出装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7115923B2 (en) 2003-08-22 2006-10-03 Micron Technology, Inc. Imaging with gate controlled charge storage
JP4341421B2 (ja) * 2004-02-04 2009-10-07 ソニー株式会社 固体撮像装置
US7271430B2 (en) * 2004-06-04 2007-09-18 Samsung Electronics Co., Ltd. Image sensors for reducing dark current and methods of fabricating the same
KR100678466B1 (ko) * 2005-01-06 2007-02-02 삼성전자주식회사 3ｄ 전송트랜지스터를 구비하는 이미지 센서 및 그 제조방법
KR100642753B1 (ko) * 2005-02-11 2006-11-10 삼성전자주식회사 이미지 센서
JP2006311515A (ja) 2005-03-29 2006-11-09 Konica Minolta Holdings Inc 固体撮像装置
CN101164334B (zh) * 2005-04-07 2010-12-15 国立大学法人东北大学 光传感器、固体摄像装置和固体摄像装置的动作方法
KR20080062052A (ko) * 2006-12-29 2008-07-03 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
JP4420039B2 (ja) * 2007-02-16 2010-02-24 ソニー株式会社 固体撮像装置
KR100997326B1 (ko) * 2007-12-27 2010-11-29 주식회사 동부하이텍 이미지 센서 및 그 제조방법
JP5568880B2 (ja) 2008-04-03 2014-08-13 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP5369505B2 (ja) * 2008-06-09 2013-12-18 ソニー株式会社 固体撮像装置、及び電子機器
JP5401928B2 (ja) 2008-11-06 2014-01-29 ソニー株式会社 固体撮像装置、及び電子機器
TWI445166B (zh) * 2008-11-07 2014-07-11 Sony Corp 固態成像裝置，製造固態成像裝置之方法、及電子設備
JP5515434B2 (ja) * 2009-06-03 2014-06-11 ソニー株式会社 半導体装置及びその製造方法、固体撮像素子
JP5471174B2 (ja) * 2009-08-28 2014-04-16 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
US8637910B2 (en) * 2009-11-06 2014-01-28 Samsung Electronics Co., Ltd. Image sensor
JP2011159756A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、及び電子機器
JP5585232B2 (ja) 2010-06-18 2014-09-10 ソニー株式会社 固体撮像装置、電子機器
KR101845257B1 (ko) 2011-02-07 2018-04-04 삼성전자주식회사 이미지 센서
JP2013026264A (ja) * 2011-07-15 2013-02-04 Sony Corp 固体撮像素子、固体撮像素子の製造方法、及び、電子機器
JP5537523B2 (ja) * 2011-09-22 2014-07-02 株式会社東芝 固体撮像装置
JP2013110285A (ja) * 2011-11-22 2013-06-06 Sony Corp 固体撮像素子および製造方法、並びに、電子機器

Also Published As

Publication number Publication date
US20220384501A1 (en) 2022-12-01
US11322533B2 (en) 2022-05-03
CN104981906A (zh) 2015-10-14
US20160020237A1 (en) 2016-01-21
WO2014141900A1 (ja) 2014-09-18

Similar Documents

Publication Publication Date Title
CN104981906B (zh) 固态图像传感器、其制造方法和电子设备
US8466499B2 (en) Solid-state image pickup device
KR102499590B1 (ko) 고체 촬상 소자 및 그 제조 방법, 및 전자 기기
US10103190B2 (en) Imaging sensor having floating region of imaging device on one substrate electrically coupled to another floating region formed on a second substrate
US8048711B2 (en) Method for forming deep isolation in imagers
CN105895650B (zh) 固体摄像装置以及电子设备
CN101621067B (zh) 固体摄像器件及其制造方法和电子装置
JP4413940B2 (ja) 固体撮像素子、単板カラー固体撮像素子及び電子機器
TWI497702B (zh) Solid state camera device
US7510896B2 (en) CMOS image sensor and method for manufacturing the same
US8035714B2 (en) Solid-state imaging device, method of manufacturing the same, and camera
KR20090056846A (ko) 고체 촬상 소자 및 카메라
US20100327390A1 (en) Back-illuminated image sensor with electrically biased conductive material and backside well
KR100778854B1 (ko) 씨모스 이미지 센서 및 그 제조방법
CN108281452B (zh) 像素单元和形成方法以及成像系统组件
US20100327391A1 (en) Back-illuminated image sensor with electrically biased frontside and backside
KR100801758B1 (ko) 이미지 센서 및 그 제어 방법
JP2020017724A (ja) 固体撮像装置、固体撮像装置の製造方法、および電子機器
JP2009026984A (ja) 固体撮像素子
CN111312734B (zh) 图像感测装置
KR100792335B1 (ko) 이미지 센서 및 이의 제조 방법
US20120080731A1 (en) Photodetector isolation in image sensors
KR20220116847A (ko) 이미지 센싱 장치
TW202327336A (zh) 影像感測器元件以及影像感測器
CN117957659A (zh) 一种固态成像设备以及一种电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20161013

Address after: Kanagawa

Applicant after: SONY semiconductor solutions

Address before: Tokyo, Japan

Applicant before: Sony Corp

GR01 Patent grant
GR01 Patent grant