KR20220116847A - 이미지 센싱 장치 - Google Patents

이미지 센싱 장치 Download PDF

Info

Publication number
KR20220116847A
KR20220116847A KR1020210020218A KR20210020218A KR20220116847A KR 20220116847 A KR20220116847 A KR 20220116847A KR 1020210020218 A KR1020210020218 A KR 1020210020218A KR 20210020218 A KR20210020218 A KR 20210020218A KR 20220116847 A KR20220116847 A KR 20220116847A
Authority
KR
South Korea
Prior art keywords
region
doped
photocharge
photoelectric conversion
floating diffusion
Prior art date
Application number
KR1020210020218A
Other languages
English (en)
Inventor
이호령
이경인
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020210020218A priority Critical patent/KR20220116847A/ko
Priority to CN202111352942.2A priority patent/CN114944406A/zh
Priority to US17/537,946 priority patent/US20220262836A1/en
Publication of KR20220116847A publication Critical patent/KR20220116847A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/745—Circuitry for generating timing or clock signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H04N5/37455—
    • H04N5/3765—
    • H04N5/378—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

본 발명의 일 실시 예에 따른 이미지 센싱 장치는, 입사광의 세기에 대응하는 광전하를 생성하는 광전 변환층을 포함하는 기판, 상기 광전하의 이동 경로를 따라 배치되고, 상기 이동 경로를 따라 단계적으로 낮아지는 도핑 농도를 갖는 복수의 도핑 영역들, 및 상기 복수의 도핑 영역들과 오버랩되는 영역에서 상기 이동 경로를 따라 단계적으로 증가하는 두께를 갖는 게이트 절연막을 포함할 수 있다.

Description

이미지 센싱 장치{Image Sensing device}
본 발명은 광전하를 센싱 노드로 전달하는 트랜지스터를 이용하는 픽셀을 포함하는 이미지 센싱 장치에 관한 것이다.
이미지 센싱 장치는 빛에 반응하는 광 감지 반도체 물질의 성질을 이용하여 광학 이미지를 캡쳐(capture)하는 장치이다. 자동차, 의료, 컴퓨터 및 통신 등 산업의 발전에 따라 스마트폰, 디지털 카메라, 게임기기, 사물 인터넷(Internet of Things), 로봇, 경비용 카메라, 의료용 마이크로 카메라 등과 같은 다양한 분야에서 고성능(high-performance) 이미지 센싱 장치에 대한 수요가 증대되고 있다.
이미지 센싱 장치는 크게 CCD(Charge Coupled Device) 이미지 센싱 장치와, CMOS(Complementary Metal Oxide Semiconductor) 이미지 센싱 장치로 구분될 수 있다. CCD 이미지 센싱 장치는 CMOS 이미지 센싱 장치에 비해 더 나은 이미지 품질을 제공하나, 더 큰 크기로 구현되고 더 많은 전력을 소비하는 경향이 있다. 반면에, CMOS 이미지 센싱 장치는 CCD 이미지 센싱 장치에 비해 더 작은 크기로 구현될 수 있고, 더 적은 전력을 소비한다. 또한, CMOS 이미지 센싱 장치는 CMOS 제조 기술을 이용하여 제조되므로, 광 감지 소자 및 신호 처리 회로를 단일 칩에 통합할 수 있으며, 이를 통해 저렴한 비용으로 소형의 이미지 센싱 장치를 생산할 수 있다. 이러한 이유로, CMOS 이미지 센싱 장치는 모바일 장치를 포함한 많은 애플리케이션을 위해 개발되고 있다.
본 발명의 기술적 사상은 광전하 전달 특성이 향상된 이미지 센싱 장치를 제공할 수 있다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재들로부터 당업자에게 명확하게 이해될 수 있을 것이다.
본 문서에 개시되는 본 발명의 일 실시 예에 따른 이미지 센싱 장치는, 입사광의 세기에 대응하는 광전하를 생성하는 광전 변환층을 포함하는 기판, 상기 광전하의 이동 경로를 따라 배치되고, 상기 이동 경로를 따라 단계적으로 낮아지는 도핑 농도를 갖는 복수의 도핑 영역들, 및 상기 복수의 도핑 영역들과 오버랩되는 영역에서 상기 이동 경로를 따라 단계적으로 증가하는 두께를 갖는 게이트 절연막을 포함할 수 있다.
본 발명의 다른 실시예에 따른 이미지 센싱 장치는, 입사광의 세기에 대응하여 광전하를 생성하는 제1 영역, 상기 광전하의 이동 경로를 따라 배치되고, 상기 이동 경로를 따라 단계적으로 낮아지는 도핑 농도를 갖는 제2 내지 제4 영역, 상기 제2 내지 상기 제4 영역을 통해 전달되는 광전하를 축적하는 제5 영역, 및 상기 제2 내지 상기 제4 영역과 오버랩되는 영역에서 상기 이동 경로를 따라 단계적으로 증가하는 두께를 갖는 게이트 절연막을 포함하고, 상기 제1 영역으로부터 상기 제5 영역으로 상기 광전하가 전달되는 광전하 전송 구간에서, 상기 제1 영역은 상기 제2 영역보다 높은 포텐셜을 가질 수 있다.
본 문서에 개시되는 실시 예들에 따르면, 광전하의 이동 방향에 따라 게이트 절연막의 두께를 조절함으로써 암전류를 감소시키고 광전하 전송 효율을 개선할 수 있다.
이 외에, 본 문서를 통해 직접적 또는 간접적으로 파악되는 다양한 효과들이 제공될 수 있다.
도 1은 본 발명의 일 실시예에 따른 이미지 센싱 장치를 나타낸 블록도이다.
도 2는 도 1에 도시된 픽셀 어레이에 포함된 픽셀의 일 실시예를 나타낸 도면이다.
도 3은 도 2에 도시된 픽셀의 단면의 일 실시예를 나타낸 도면이다.
도 4의 도 2에 도시된 픽셀의 단면의 다른 실시예를 나타낸 도면이다.
도 5는 본 발명의 비교 예에서 광전하 전송 구간에서의 포텐셜 분포를 나타낸 도면이다.
도 6은 본 발명의 실시예에서 광전하 전송 구간에서의 포텐셜 분포를 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 다양한 실시 예가 설명될 것이다. 그러나, 본 개시는 특정한 실시 예에 한정되지 않고, 실시 예의 다양한 변경(modification), 균등물(equivalent), 및/또는 대체물(alternative)을 포함하는 것으로 이해되어야 한다. 본 개시의 실시 예는 본 개시를 통해 직간접적으로 인식될 수 있는 다양한 효과를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 이미지 센싱 장치를 나타낸 블록도이다.
도 1을 참조하면, 이미지 센싱 장치(100)는 픽셀 어레이(pixel array, 110), 로우 드라이버(row driver, 120), 상관 이중 샘플러(Correlate Double Sampler; CDS, 130), 아날로그-디지털 컨버터(Analog-Digital Converter; ADC, 140), 출력 버퍼(output buffer, 150), 컬럼 드라이버(column driver, 160) 및 타이밍 컨트롤러(timing controller, 170)를 포함할 수 있다. 여기서, 이미지 센싱 장치(100)의 각 구성은 예시적인 것에 불과하며, 필요에 따라 적어도 일부의 구성이 추가되거나 생략될 수 있다.
픽셀 어레이(110)는 복수의 로우들(rows) 및 복수의 컬럼들(columns)로 배열된 복수의 단위 픽셀들을 포함할 수 있다. 일 실시예에서, 복수의 단위 픽셀들은 로우들 및 컬럼들을 포함하는 2차원 픽셀 어레이로 배열될 수 있다. 다른 실시예에서, 복수의 단위 이미지 픽셀들은 3차원 픽셀 어레이로 배열될 수 있다. 복수의 단위 픽셀들은 단위 픽셀 단위로 또는 픽셀 그룹 단위로 광 신호를 전기적 신호로 변환할 수 있으며, 픽셀 그룹 내 단위 픽셀들은 적어도 특정 내부 회로를 공유할 수 있다. 픽셀 어레이(110)는 로우 드라이버(120)로부터 로우 선택 신호, 픽셀 리셋 신호 및 전송 신호 등을 포함하는 구동 신호를 수신할 수 있으며, 구동 신호에 의하여 픽셀 어레이(110)의 해당 단위 픽셀은 로우 선택 신호, 픽셀 리셋 신호 및 전송 신호에 대응하는 동작을 수행하도록 활성화될 수 있다.
로우 드라이버(120)는 타이밍 컨트롤러(170)에 의해 공급되는 명령들 및 제어 신호들에 기초하여 해당 로우에 포함된 단위 픽셀들에 대해 특정 동작들을 수행하도록 픽셀 어레이(110)를 활성화할 수 있다. 일 실시예에서, 로우 드라이버(120)는 픽셀 어레이(110)의 적어도 하나의 로우에 배열된 적어도 하나의 단위 픽셀을 선택할 수 있다. 로우 드라이버(120)는 복수의 로우들 중 적어도 하나의 로우를 선택하기 위하여 로우 선택 신호를 생성할 수 있다. 로우 드라이버(120)는 선택된 적어도 하나의 로우에 대응하는 픽셀들에 대해 픽셀 리셋 신호 및 전송 신호를 순차적으로 인에이블시킬 수 있다. 이에 따라, 선택된 로우의 픽셀들 각각으로부터 생성되는 아날로그 형태의 기준 신호와 영상 신호가 순차적으로 상관 이중 샘플러(130)로 전달될 수 있다. 여기서, 기준 신호는 단위 픽셀의 센싱 노드(예컨대, 플로팅 디퓨전 노드)가 리셋되었을 때 상관 이중 샘플러(130)로 제공되는 전기적 신호이고, 영상 신호는 단위 픽셀에 의해 생성된 광전하가 센싱 노드에 축적되었을 때 상관 이중 샘플러(130)로 제공되는 전기적 신호일 수 있다. 픽셀 고유의 리셋 노이즈(reset noise)를 나타내는 기준 신호와, 입사광의 세기를 나타내는 영상 신호는 픽셀 신호로 통칭될 수 있다.
CMOS 이미지 센서는 두 샘플들 사이의 차이를 제거하기 위해 픽셀 신호를 두 번 샘플링 함으로써, 고정 패턴 노이즈와 같은 픽셀의 원치 않는 오프셋 값을 제거할 수 있도록 상관 이중 샘플링을 이용할 수 있다. 일 예로, 상관 이중 샘플링은 입사광에 의해 생성된 광전하가 센싱 노드에 축적되기 전후로 획득된 픽셀 출력 전압들을 비교함으로써, 원치 않는 오프셋 값을 제거하여 오직 입사광에 기초하는 픽셀 출력 전압이 측정될 수 있다. 일 실시예에서, 상관 이중 샘플러(130)는 픽셀 어레이(110)로부터 복수의 컬럼 라인들 각각에 제공되는 기준 신호와 영상 신호를 순차적으로 샘플링 및 홀딩(sampling and holding)할 수 있다. 즉, 상관 이중 샘플러(130)는 픽셀 어레이(110)의 컬럼들 각각에 대응하는 기준 신호와 영상 신호의 레벨을 샘플링하고 홀딩할 수 있다.
상관 이중 샘플러(130)는 타이밍 컨트롤러(170)로부터의 제어 신호에 기초하여 컬럼들 각각의 기준 신호와 영상 신호를 상관 이중 샘플링 신호로서 ADC(140)로 전달할 수 있다.
ADC(140)는 상관 이중 샘플러(130)로부터 출력되는 각 컬럼에 대한 상관 이중 샘플링 신호를 디지털 신호로 변환하여 출력할 수 있다. 일 실시예에서, ADC(140)는 램프 비교 타입(ramp-compare type) ADC로 구현될 수 있다. 램프 비교 타입 ADC는 시간에 따라 상승 또는 하강하는 램프 신호와 아날로그 픽셀 신호를 비교하는 비교 회로, 및 램프 신호가 아날로그 픽셀 신호에 매칭(matching)될 때까지 카운팅 동작을 수행하는 카운터를 포함할 수 있다. 일 실시예에서, ADC(140)는 컬럼들 각각을 위한 상관 이중 샘플러(130)에 의해 생성된 상관 이중 샘플링 신호를 디지털 신호로 변환하여 출력할 수 있다.
ADC(140)는 픽셀 어레이(110)의 컬럼들 각각에 대응하는 복수의 컬럼 카운터들을 포함할 수 있다. 픽셀 어레이(110)의 각 컬럼은 각 컬럼 카운터에 연결되며, 영상 데이터는 컬럼 카운터들을 이용하여 컬럼들 각각에 대응되는 상관 이중 샘플링 신호를 디지털 신호로 변환함에 의해 생성될 수 있다. 다른 실시예에 따라, ADC(140)는 하나의 글로벌 카운터를 포함하고, 글로벌 카운터에서 제공되는 글로벌 코드를 이용하여 컬럼들 각각에 대응되는 상관 이중 샘플링 신호를 디지털 신호로 변환할 수 있다.
출력 버퍼(150)는 ADC(140)에서 제공되는 각각의 컬럼 단위의 영상 데이터를 일시적으로 홀딩하여 출력할 수 있다. 출력 버퍼(150)는 타이밍 컨트롤러(170)의 제어 신호에 기초하여 ADC(140)로부터 출력되는 영상 데이터를 일시 저장할 수 있다. 출력 버퍼(150)는 이미지 센싱 장치(100)와 연결된 다른 장치 사이의 전송(또는 처리) 속도 차이를 보상해주는 인터페이스로서 동작할 수 있다.
컬럼 드라이버(160)는 타이밍 컨트롤러(170)의 제어 신호에 기초하여 출력 버퍼(150)의 컬럼을 선택하고, 출력 버퍼(150)의 선택된 컬럼에 일시 저장된 영상 데이터가 순차적으로 출력되도록 제어할 수 있다. 일 실시예에서, 컬럼 드라이버(160)는 타이밍 컨트롤러(170)로부터 어드레스 신호를 수신할 수 있으며, 컬럼 드라이버(160)는 어드레스 신호를 기반으로 컬럼 선택 신호를 생성하여 출력 버퍼(150)의 컬럼을 선택함으로써, 출력 버퍼(150)의 선택된 컬럼으로부터 영상 데이터가 외부로 출력되도록 제어할 수 있다.
타이밍 컨트롤러(170)는 로우 드라이버(120), 상관 이중 샘플러(130), ADC(140), 출력 버퍼(150) 및 컬럼 드라이버(160) 중 적어도 하나를 제어할 수 있다.
타이밍 컨트롤러(170)는 이미지 센싱 장치(100)의 각 구성의 동작에 요구되는 클럭 신호, 타이밍 컨트롤을 위한 제어 신호, 및 로우 또는 컬럼을 선택하기 위한 어드레스 신호들을 로우 드라이버(120), 상관 이중 샘플러(130), ADC(140), 출력 버퍼(150) 및 컬럼 드라이버(160) 중 적어도 하나에 제공할 수 있다. 일 실시예에 따라, 타이밍 컨트롤러(170)는 로직 제어회로(Logic control circuit), 위상 고정 루프(Phase Lock Loop, PLL) 회로, 타이밍 컨트롤 회로(timing control circuit) 및 통신 인터페이스 회로(communication interface circuit) 등을 포함할 수 있다.
도 2는 도 1에 도시된 픽셀 어레이에 포함된 픽셀의 일 실시예를 나타낸 도면이다.
도 2를 참조하면, 픽셀(200)은 도 1의 픽셀 어레이(110)에 포함된 단위 픽셀의 일 실시예로서, 입사광의 세기를 전기적 신호로 변환할 수 있다. 픽셀(200)은 특정 파장 대역(예컨대, 레드, 블루, 그린 등)에 해당하는 입사광의 세기를 전기적 신호로 변환하는 컬러 센싱 픽셀일 수도 있고, 변조광이 대상 물체로부터 반사되어 입사되는 반사광의 세기를 전기적 신호로 변환하는 거리 센싱 픽셀일 수도 있다. 본 개시에서는 픽셀(200)이 4-TR(transistor) 구조를 갖는 컬러 센싱 픽셀임을 가정하고 설명하나, 본 발명의 기술적 사상은 광의 세기에 대응하여 생성된 광전하를 광전 변환 소자로부터 플로팅 디퓨전 영역으로 전달하는 전송 트랜지스터를 포함하는 다양한 픽셀에 미칠 수 있다.
픽셀(200)은 광전 변환 소자(PD), 전송 트랜지스터(TX), 플로팅 디퓨전 영역(FD), 리셋 트랜지스터(RX), 드라이브 트랜지스터(DX) 및 선택 트랜지스터(SX)를 포함할 수 있다.
광전 변환 소자(PD)는 접지 단자(ground terminal)와 전송 트랜지스터(TX) 사이에 접속되어, 광전 효과에 따라 입사광의 세기에 대응하는 광전하를 생성 및 축적할 수 있다. 접지 단자는 접지 전압(ground voltage)을 공급하는 단자일 수 있다. 광전 변환 소자(PD)는 포토 다이오드, 포토 트랜지스터, 포토 게이트, 핀형(pinned) 포토 다이오드 또는 이들의 조합으로 구현될 수 있으며, 도 2에는 포토 다이오드로 예시되어 있다. 광전 변환 소자(PD)가 축적한 광전하는 전송 트랜지스터(TX)를 통해 플로팅 디퓨전 영역(FD)으로 전송될 수 있다.
전송 트랜지스터(TX)는 광전 변환 소자(PD)와 플로팅 디퓨전 영역(FD) 사이에 접속되어, 게이트에 인가되는 전송 신호(TG)에 따라 턴온(turn-on)될 수 있다. 전송 신호(TG)가 활성화 전압(또는 로직 하이 레벨)을 갖는 경우, 전송 트랜지스터(TX)는 턴온되어 광전 변환 소자(PD)에 축적된 광전하를 플로팅 디퓨전 영역(FD)으로 전송할 수 있다. 전송 신호(TG)가 비활성화 전압(또는 로직 로우 레벨)을 갖는 경우, 전송 트랜지스터(TX)는 턴오프(turn-off)되어 광전 변환 소자(PD)에 축적된 광전하를 플로팅 디퓨전 영역(FD)으로 전송하지 않을 수 있다.
플로팅 디퓨전 영역(FD)은 광전하를 전압으로 변환할 수 있도록 광전하를 저장하는 영역일 수 있다. 플로팅 디퓨전 영역(FD)은 정션 커패시터(junction capacitor)로 구현될 수 있으며, 예를 들어, 제1 도전형(예컨대, p형)을 갖는 기판 내에 제2 도전형(예컨대, n형)의 불순물로 도핑된 영역일 수 있다.
리셋 트랜지스터(RX)는 전원 전압(VDD)과 플로팅 디퓨전 영역(FD) 사이에 접속되어, 게이트에 인가되는 픽셀 리셋 신호(RG)에 따라 턴온될 수 있다. 전원 전압(VDD)은 픽셀 어레이(110)에 공급되는 일정 전압(예컨대, 2.5V)을 의미할 수 있다. 픽셀 리셋 신호(RG)가 활성화 전압(또는 로직 하이 레벨)을 갖는 경우, 리셋 트랜지스터(RX)는 턴온되어 플로팅 디퓨전 영역(FD)에 축적된 광전하를 전원 전압(VDD)으로 드레인시켜 플로팅 디퓨전 영역(FD)을 전원 전압(VDD)으로 리셋할 수 있다. 픽셀 리셋 신호(RG)가 비활성화 전압(또는 로직 로우 레벨)을 갖는 경우, 리셋 트랜지스터(RX)는 턴오프되어 플로팅 디퓨전 영역(FD)을 전원 전압(VDD)으로부터 전기적으로 분리할 수 있다.
드라이브 트랜지스터(DX)는 전원 전압(VDD)과 선택 트랜지스터(SX) 사이에 접속되고 게이트가 플로팅 디퓨전 영역(FD)과 연결되어, 플로팅 디퓨전 영역(FD)의 전기적 포텐셜에 대응하는 전기적 신호를 선택 트랜지스터(SX)로 전달할 수 있다.
선택 트랜지스터(SX)는 픽셀 어레이(110)의 로우 단위로 읽어낼 픽셀을 선택하는 기능을 수행할 수 있다. 선택 트랜지스터(SX)는 게이트에 인가되는 로우 선택 신호(SEL)에 따라 턴온되어 드라이브 트랜지스터(DX)로부터 공급되는 플로팅 디퓨전 영역(FD)의 전기적 포텐셜에 대응하는 전기적 신호가 출력 전압(Vout)으로서 출력될 수 있다.
픽셀(200)은 복수의 동작 구간들로 구분되어 동작할 수 있다. 일 실시예에 따라, 복수의 동작 구간들은 리셋 구간, 제1 리드아웃 구간, 광전하 축적 구간, 광전하 전송 구간, 및 제2 리드아웃 구간을 포함할 수 있다. 복수의 동작 구간들은 순차적으로 진행될 수 있으나, 일부 구간들은 서로 적어도 일부가 동시에 병렬적으로 진행될 수도 있다. 또한, 위에서 열거된 순서와 다르게 복수의 동작 구간들이 진행될 수도 있다.
리셋 구간은 플로팅 디퓨전 영역(FD)이 전원 전압(VDD)으로 리셋되는 구간을 의미할 수 있다. 리셋 구간에서, 리셋 트랜지스터(RX)는 턴온됨으로써, 플로팅 디퓨전 영역(FD)을 전원 전압(VDD)으로 리셋할 수 있다. 이때, 전송 트랜지스터(TX) 역시 턴온되어 광전 변환 소자(PD)에 축적된 광전하를 플로팅 디퓨전 영역(FD)으로 전달하여 드레인시킬 수 있다.
제1 리드아웃 구간은 리셋된 플로팅 디퓨전 영역(FD)의 전기적 포텐셜에 대응하는 전기적 신호를 출력 전압(Vout)으로서 출력하는 구간을 의미할 수 있다. 즉, 제1 리드아웃 구간은 리셋 구간 직후 진행되는 구간일 수 있으며, 제1 리드아웃 구간에서 선택 트랜지스터(SX)는 턴온될 수 있다. 제1 리드아웃 구간에서 출력되는 출력 전압(Vout)은 도 1에서 설명된 기준 신호를 의미할 수 있다.
광전하 축적 구간은 광전 변환 소자(PD)에서 입사광의 세기에 대응하여 광전하가 생성 및 축적되는 구간을 의미할 수 있다. 광전하 축적 구간에서, 전송 트랜지스터(TX)는 턴오프됨으로써 광전 변환 소자(PD)에서 생성된 광전하가 광전 변환 소자(PD) 내에 축적될 수 있다.
전송 구간은 광전 변환 소자(PD)에 축적된 광전하가 전송 트랜지스터(TX)를 통해 플로팅 디퓨전 영역(FD)으로 전달되는 구간을 의미할 수 있다. 전송 구간에서, 리셋 트랜지스터(RX)는 턴오프되고 전송 트랜지스터(TX)는 턴오프됨으로써, 광전 변환 소자(PD)에 축적된 광전하가 플로팅 디퓨전 영역(FD)으로 이동하여 축적될 수 있다.
제2 리드아웃 구간은 광전하가 축적된 플로팅 디퓨전 영역(FD)의 전기적 포텐셜에 대응하는 전기적 신호를 출력 전압(Vout)으로서 출력하는 구간을 의미할 수 있다. 즉, 제2 리드아웃 구간은 전송 구간 직후 진행되는 구간일 수 있으며, 제2 리드아웃 구간에서 선택 트랜지스터(SX)는 턴온될 수 있다. 제2 리드아웃 구간에서 출력되는 출력 전압(Vout)은 도 1에서 설명된 영상 신호를 의미할 수 있다.
도 3은 도 2에 도시된 픽셀의 단면의 일 실시예를 나타낸 도면이다.
도 3을 참조하면, 도 2에서 설명된 구성들 중 광전 변환 소자(PD), 전송 트랜지스터(TX) 및 플로팅 디퓨전 영역(FD)에 대한 단면(300)이 도시되어 있다.
단면(300)은 기판(310), 광전 변환층(320), 피닝층(pinning layer, 330), 플로팅 디퓨전 영역(340), 게이트 절연막(350) 및 게이트 전극(360)을 포함할 수 있다. 여기서, 광전 변환층(320)과 피닝층(330)은 광전 변환 소자(PD)에 해당할 수 있고, 플로팅 디퓨전 영역(340)은 플로팅 디퓨전 영역(FD)에 해당할 수 있고, 게이트 절연막(350) 및 게이트 전극(360)은 전송 트랜지스터(TX)의 게이트에 해당할 수 있다. 게이트 절연막(350) 및 게이트 전극(360)은 기판(310)의 상측의 배선층에 형성될 수 있다. 또한, 피닝층(330)과 플로팅 디퓨전 영역(340)은 전송 트랜지스터(TX)의 양단에 해당할 수 있다.
기판(310)은 전면(frontside)과 후면(backside)을 가질 수 있으며, 도 3에 도시된 기판(310)의 상면은 전면을, 기판(310)의 하면은 후면을 의미할 수 있다. 픽셀(200)은 후면을 통해 입사광을 수신하는 후면 조사(backside illumination) 방식의 구조를 가질 수도 있고, 전면을 통해 입사광을 수신하는 전면 조사(front-side illumination) 방식의 구조를 가질 수도 있다.
기판(310)은 p형 반도체 기판(p-substrate) 또는 p형 반도체 기판에 p형 불순물이 에피택셜 성장된 에피택셜층(p-epi)으로 이루어질 수 있고, 기판(310) 내에 도핑된 불순물층인 광전 변환층(320), 피닝층(330) 및 플로팅 디퓨전 영역(340)이 포함될 수 있다.
광전 변환층(320)는 입사광을 흡수하여 입사광의 세기에 대응하는 광전하(325)를 생성 및 축적할 수 있다. 광전 변환층(320)은 n형 불순물로 도핑된 영역일 수 있다.
피닝층(330)은 기판(310)의 표면(예컨대, 전면)을 따라 기판(310)보다 높은 농도의 p형 불순물로 도핑된 영역으로서, 암전류(dark current) 발생을 억제할 수 있다. 피닝층(330)은 기판(310)의 표면과 광전 변환층(320) 사이에 형성될 수 있다. 본 개시에서는 피닝층(330)의 폭이 광전 변환층(320)의 폭과 실질적으로 동일(또는 피닝층(330)과 광전 변환층(320)이 상응하는 면적을 가짐)한 것으로 가정하기로 하나, 광전 변환층(320)과 피닝층(330) 중 어느 하나의 폭이 다른 하나의 폭보다 클 수 있다. 또한, 피닝층(330)은 전송 트랜지스터(TX)를 형성하는 게이트 절연막(350)과 게이트 전극(360)에 적어도 일부가 오버랩되도록 형성될 수 있다.
기판(310)의 표면에는 에칭(ehching) 공정으로 인해 발생하는 디펙(defect) 전자의 흐름인 암전류(dark current)가 흘러 의도치 않은 노이즈가 발생할 수 있다. 만일 피닝층(330)이 형성되지 않고 광전 변환층(320)이 기판(310)의 표면에 접하거나 가깝게 형성될 경우, 광전 변환층(320)의 광전하(325)가 암전류에 기여하게 될 수 있어 픽셀 신호에 노이즈가 발생할 수 있다. 특히 입사광의 광량이 상대적으로 적은 저조도 조건에서는 이러한 노이즈가 픽셀 신호에 지배적으로 작용할 수 있다.
그러나, 피닝층(330)이 기판(310)의 표면에 형성될 경우, 피닝층(330)의 정공(holes)이 디펙 전자의 흐름을 억제함으로써 암전류가 감소될 수 있다. 피닝층(330)의 도핑 농도가 높을수록 암전류 감소의 효과는 향상될 수 있으나, 기판(310)에서 전송 트랜지스터(TX)의 채널이 형성되는 영역(즉, 피닝층(330)과 플로팅 디퓨전 영역(340) 사이의 영역)과 피닝층(330) 간의 도핑 농도의 차이가 지나치게 커지게 되면, 광전 변환층(320)의 광전하(325)가 피닝층(330)을 거쳐 전송 트랜지스터(TX)의 채널로 전달되는 효율이 저하되어 전송 트랜지스터(TX)의 lag 특성이 나빠질 수 있다.
따라서, 피닝층(330)은 제1 내지 제4 도핑 영역(332~338)으로 구분되어 형성될 수 있다. 제1 내지 제3 도핑 영역(332~336)은 게이트 절연막(350)과 오버랩될 수 있고, 제4 도핑 영역(338)은 게이트 절연막(350)과 오버랩되지 않을 수 있다.
제1 내지 제4 도핑 영역(332~338)에서 제4 도핑 영역(338)이 가장 높은 불순물의 도핑 농도를 갖고, 제1 도핑 영역(332)으로부터 제3 도핑 영역(336)으로 갈수록 단계적으로 낮아지는 불순물의 도핑 농도를 가질 수 있다. 또한, 제3 도핑 영역(336)은 기판(310)보다 높은 도핑 농도를 가질 수 있다. 광전 변환층(320)의 광전하(325)는 전송 트랜지스터(TX)의 턴온시 도 3에 도시된 바와 같은 이동 경로를 거쳐 플로팅 디퓨전 영역(340)으로 전달될 수 있다. 즉, 광전하(325)는 피닝층(330) 내에서 전송 트랜지스터(TX)의 게이트 전극(360)과 오버랩(overlap)되는 영역을 통해 이동할 수 있으며, 이러한 이동 경로를 따라 배치된 제1 내지 제3 도핑 영역(332~336)이 단계적으로 낮아지는 도핑 농도를 가짐으로써 전송 트랜지스터(TX)의 lag 특성이 개선될 수 있다. 또한, 광전하(325)의 이동 경로와는 무관한 제4 도핑 영역(338)은 가장 높은 도핑 농도를 가지도록 함으로써 피닝층(330)의 암전류 감소 효과를 보다 향상시킬 수 있다.
도 3에서는 피닝층(330)이 4개의 서로 다른 도핑 농도를 갖는 영역들로 형성되는 실시예에 대해 설명하였으나, 본 발명의 범위는 이에 한정되지 않고 3개 이하 또는 5개 이상의 서로 다른 도핑 농도를 갖는 영역들로 형성될 수도 있다.
플로팅 디퓨전 영역(340)은 제1 도전형(p형)의 불순물을 포함하는 기판(310) 내부에 제2 도전형(n형)의 불순물로 도핑된 영역일 수 있다. 플로팅 디퓨전 영역(340)은 기판(310)과의 관계에서 정션 커패시터를 가질 수 있으며, 전송 트랜지스터(TX)의 채널을 통해 전달되는 광전하(325)를 축적할 수 있다. 플로팅 디퓨전 영역(340)은 전송 트랜지스터(TX)를 형성하는 게이트 절연막(350) 및 게이트 전극(360) 각각과 적어도 일부가 오버랩될 수 있다.
게이트 절연막(350)은 게이트 절연막(350)에 접하는 게이트 전극(360)을 기판(310), 피닝층(330) 및 플로팅 디퓨전 영역(340)으로부터 전기적으로 분리시킬 수 있다. 게이트 절연막(350)은 산화막(oxide)일 수 있으나, 본 발명의 범위는 이에 한정되지 않는다.
게이트 절연막(350)의 일 측은 플로팅 디퓨전 영역(340)과 오버랩되고, 게이트 절연막(350)의 타 측은 피닝층(330)과 오버랩될 수 있다.
게이트 절연막(350)은 서로 다른 두께를 갖는 제1 내지 제3 절연 영역(352, 354, 356)을 포함할 수 있다. 즉, 게이트 절연막(350)은 광전하(325)의 이동 경로를 따라 단계적으로 증가하는 두께를 가질 수 있다.
제1 절연 영역(352)은 제1 도핑 영역(332)와 오버랩되는 영역으로서, 제1 두께(T1)를 가질 수 있다. 제2 절연 영역(354)은 제2 도핑 영역(334)과 오버랩되는 영역으로서, 제1 두께(T1)보다 두꺼운 제2 두께(T2)를 가질 수 있다. 제3 절연 영역(356)은 제3 도핑 영역(336), 기판(310) 및 플로팅 디퓨전 영역(340)과 오버랩되는 영역으로서, 제2 두께(T2)보다 두꺼운 제3 두께(T3)를 가질 수 있다.
제1 내지 제3 절연 영역(352, 354, 356)의 상부에는 하나의 전송 신호(TG)를 인가받는 게이트 전극(360)이 배치되나, 제1 내지 제3 절연 영역(352, 354, 356)의 하부에는 해당 절연 영역의 두께가 얇을수록 게이트 전극(360)의 전압의 영향이 커질 수 있다.
광전하 축적 구간에서, 게이트 전극(360)은 제1 전압을 갖는 전송 신호(TG)를 수신할 수 있다. 제1 전압은 전송 트랜지스터(TX)를 턴오프시키기 위한 비활성화 전압에 해당할 수 있으며, 예컨대 음 전압(negative voltage)일 수 있다. 일 실시예에 따라, 광전하 축적 구간 이외의 구간에서 전송 신호(TG)가 갖는 비활성화 전압은 접지 전압(ground voltage)일 수 있다.
제1 전압이 게이트 전극(360)에 인가되면, 피닝층(330) 내의 정공이 피닝층(330)과 게이트 절연막(250) 간의 경계 부근에 축적(또는 고정)됨으로써 암전류가 감소될 수 있다. 이때, 제3 도핑 영역(336)으로부터 제1 도핑 영역(332)으로 갈수록 도핑 농도가 증가하므로 정공이 증가하게 되는데, 제3 절연 영역(356)으로부터 제1 절연 영역(352)으로 갈수록 두께를 감소시켜 정공이 많은 영역일수록 게이트 전극(360)에 의한 전압이 강하게 작용할 수 있다. 이로 인해, 제1 내지 제3 도핑 영역(332~336)의 정공이 효과적으로 고정될 수 있다. 만일 게이트 절연막(350)이 단일 두께(예컨대, T3)를 가진다면, 정공이 상대적으로 많은 영역(예컨대, 제1 도핑 영역(332)에 대응되는 영역)에서는 정공이 효과적으로 고정되지 않아 암전류가 발생할 수 있다.
또한, 광전 변환층(320)의 하부에는 광전 변환층(320)의 중심을 향해 입사광을 집중시키는 마이크로 렌즈(미도시)가 배치될 수 있는데, 마이크로 렌즈(미도시)로 인해 광전 변환층(320)의 중심 부근에 광전하(325)가 집중될 수 있다. 제3 절연 영역(356)으로부터 광전 변환층(320)의 중심에 상대적으로 가까운 제1 절연 영역(352)으로 갈수록 두께를 감소시켜 게이트 전극(360)에 의해 광전 변환층(320)의 중심에 상대적으로 가까운 제1 도핑 영역(332)에서 효과적으로 정공이 고정되도록 함으로써 광전 변환층(320)의 중심 부근에 집중된 광전하(325)에 의한 암전류의 발생을 줄일 수 있다.
광전하 전송 구간에서, 게이트 전극(360)은 제2 전압을 갖는 전송 신호(TG)를 수신할 수 있다. 제2 전압은 전송 트랜지스터(TX)를 턴온시키기 위한 활성화 전압에 해당할 수 있으며, 예컨대 양 전압(positive voltage)일 수 있다.
제2 전압이 게이트 전극(360)에 인가되면, 광전 변환층(320)에 축적된 광전하(325)가 피닝층(330)으로 끌려 올라와 피닝층(330)을 통과하고, 게이트 절연막(350)의 하부에서 피닝층(330)과 플로팅 디퓨전 영역(340) 사이에 형성된 전송 트랜지스터(TX)의 채널을 통해 플로팅 디퓨전 영역(340)으로 이동할 수 있다.
앞서 설명된 바와 같이, 마이크로 렌즈(미도시)로 인해 광전 변환층(320)의 중심 부근에 광전하(325)가 집중적으로 축적될 수 있는데, 제3 절연 영역(356)으로부터 광전 변환층(320)의 중심에 상대적으로 가까운 제1 절연 영역(352)으로 갈수록 두께를 감소시켜 게이트 전극(360)에 의해 광전 변환층(320)의 중심에 집중된 광전하(325)가 효과적으로 피닝층(330)을 향해 끌어 올려질 수 있다.
또한, 앞서 설명된 바와 같이, 전송 트랜지스터(TX)의 lag 특성을 개선하기 위해 제1 내지 제3 도핑 영역(332~336)이 단계적으로 낮아지는 도핑 농도를 가짐으로써 제1 내지 제3 도핑 영역(332~336)이 단계적으로 낮아지는 포텐셜을 가질 수 있다. 이때, 상대적으로 높은 도핑 농도를 갖는 제1 도핑 영역(332)이 광전 변환층(320)의 포텐셜에 비해 높은 포텐셜을 가질 수 있어, 광전하(325)가 광전 변환층(325)으로부터 제1 도핑 영역(332)으로 원활하게 이동하는 것을 방해하는 포텐셜 포켓(potential pocket)이 형성될 수 있다. 그러나, 본 발명의 일 실시예에 따르면, 제1 도핑 영역(332)의 상부에 제3 두께(T3)에 비해 얇은 제1 두께(T1)를 갖는 제1 절연 영역(352)을 배치하여, 게이트 전극(360)의 전압의 영향이 증가함에 따라 제1 도핑 영역(332)의 포텐셜을 낮춤으로써 포텐셜 포켓이 제거될 수 있다. 또한, 제1 두께(T1)를 갖는 제1 절연 영역(352)에 의해 낮아진 포텐셜을 갖는 제1 도핑 영역(332)과 제2 도핑 영역(334) 사이에 포텐셜 포켓이 형성되지 않도록, 제2 도핑 영역(334)의 상부에 제3 두께(T3)에 비해 얇은 제2 두께(T2)를 갖는 제2 절연 영역(354)을 배치하여 제2 도핑 영역(334)의 포텐셜을 낮출 수 있다. 아울러, 제2 두께(T2)를 갖는 제2 절연 영역(354)에 의해 낮아진 포텐셜을 갖는 제2 도핑 영역(334)과 제3 도핑 영역(336) 사이에 포텐셜 포켓이 형성되지 않도록, 제2 두께(T2)는 제1 두께(T1)보다 큰 값을 가질 수 있다. 즉, 제1 내지 제3 두께(T1~T3)는 광전하(325)의 이동 경로에 포텐셜 포켓이 발생하지 않도록 하면서도 전송 트랜지스터(TX)의 lag 특성을 저하시키지 않도록, 실험적으로 결정될 수 있다.
본 발명의 일 실시예에 따르면, 전송 트랜지스터(TX)의 게이트와 오버랩된 피닝층을 플로팅 디퓨전 영역(340) 방향으로 단계적으로 낮아지는 도핑 농도를 갖도록 형성하되, 피닝층의 농도에 대응하여 플로팅 디퓨전 영역(340) 방향으로 단계적으로 두꺼워지는 게이트 절연막을 배치함으로써, 암전류를 감소시키고 광전하 전송 효율을 개선할 수 있다.
게이트 전극(360)은 전송 신호(TG)를 인가받아 게이트 절연막(350)의 하부 영역의 전위를 제어할 수 있다. 게이트 전극(360)은 폴리실리콘(polysilicon) 전극 또는 메탈(metal) 전극일 수 있으나, 본 발명의 범위는 이에 한정되지 않는다.
도 4의 도 2에 도시된 픽셀의 단면의 다른 실시예를 나타낸 도면이다.
도 4를 참조하면, 도 2에서 설명된 구성들 중 광전 변환 소자(PD), 전송 트랜지스터(TX) 및 플로팅 디퓨전 영역(FD)에 대한 단면(400)이 도시되어 있다.
단면(400)은 기판(410), 광전 변환층(420), 피닝층(430), 플로팅 디퓨전 영역(440), 게이트 절연막(450), 게이트 전극(460) 및 실리콘 영역(470)을 포함할 수 있다. 여기서, 광전 변환층(420)과 피닝층(430)은 광전 변환 소자(PD)에 해당할 수 있고, 플로팅 디퓨전 영역(440)은 플로팅 디퓨전 영역(FD)에 해당할 수 있고, 게이트 절연막(450) 및 게이트 전극(460)은 전송 트랜지스터(TX)의 게이트에 해당할 수 있다. 또한, 피닝층(430)과 플로팅 디퓨전 영역(440)은 전송 트랜지스터(TX)의 양단에 해당할 수 있다.
플로팅 디퓨전 영역(440), 게이트 절연막(450), 게이트 전극(460) 및 실리콘 영역(470)은 기판(410)의 상측의 배선층에 형성될 수 있다.
기판(410), 광전 변환층(420), 피닝층(430), 플로팅 디퓨전 영역(440), 게이트 절연막(450) 및 게이트 전극(460) 각각의 기능, 구조 및 재질은 도 3에서 설명된 기판(310), 광전 변환층(320), 피닝층(330), 플로팅 디퓨전 영역(340), 게이트 절연막(350) 및 게이트 전극(360) 각각의 기능, 구조 및 재질과 전체적으로 유사한 바, 이하에서는 차이점을 중심으로 설명하기로 한다.
단면(400)에서는 플로팅 디퓨전 영역(440)이 기판(410) 내부에 형성되지 않고 기판(410) 상부에 기판(410)으로부터 이격되어 형성될 수 있다. 따라서, 기판(410) 내에서 플로팅 디퓨전 영역(440)과 전송 트랜지스터(TX)의 채널에 해당하는 영역이 배치될 필요가 없으므로, 광전 변환층(420)이 보다 넓은 영역에 걸쳐 형성될 수 있어 광전 변환 효율이 향상될 수 있다.
피닝층(430)은 기판(410)의 일 면과 광전 변환층(420) 사이에 광전 변환층(420)과 상응하는 면적에 걸쳐 형성될 수 있다. 피닝층(430)은 도 3의 피닝층(330)과는 달리 일정한 도핑 농도를 가질 수 있으나, 본 발명의 범위는 이에 한정되지 않는다. 예를 들어, 피닝층(430)은 전송 트랜지스터(TX)의 lag 특성을 저하시키지 않도록 실리콘 영역(470)의 하부에 대응하는 위치에서 실리콘 영역(470)의 다른 위치(예컨대, 외곽)보다 낮은 도핑 농도의 불순물을 포함할 수 있다.
플로팅 디퓨전 영역(440)은 기판(410) 상부에 기판(410)으로부터 소정 거리 이격되어 형성될 수 있으며, 광전 변환층(420)의 중심축 또는 광전 변환층(420)으로 입사광을 집광시키는 마이크로 렌즈(미도시)의 광축과 오버랩되도록 배치될 수 있다. 이는 광전 변환층(420)의 중심부에 광전하(425)가 집중되므로 광전하(425)가 집중되는 영역에 플로팅 디퓨전 영역(440)을 가깝게 배치하여 광전하 전송 효율을 높이기 위함이다.
기판(410) 내에 형성된 피닝층(430)과 기판(410)의 상측에 형성된 플로팅 디퓨전 영역(440) 사이에는 실리콘 영역(470)이 배치될 수 있다.
실리콘 영역(470)은 광전 변환층(420)에 축적된 광전하(425)가 플로팅 디퓨전 영역(440)으로 전달될 수 있도록 전송 트랜지스터(TX)의 동작에 따라 채널을 형성할 수 있다. 즉, 전송 트랜지스터(TX)가 턴온되면, 실리콘 영역(470)의 양측에 위치한 절연 영역들(452, 454, 456)에 인접하게 채널이 형성될 수 있다. 이러한 채널 형성을 위해 실리콘 영역(470)은 제1 도전형(예컨대, p형)의 불순물을 포함할 수 있다.
실리콘 영역(470)은 게이트 절연막(450)에 의해 둘러싸이도록 배치될 수 있다. 비록 도시되지 않았으나, 평면상에서 볼 때, 게이트 절연막(450)은 실리콘 영역(470)의 적어도 일부 또는 전부를 둘러싸는 링(ring) 형태를 가질 수 있다.
실리콘 영역(470)은 제1 내지 제3 도핑 영역(472~476)을 포함할 수 있다. 제1 내지 제3 도핑 영역(472~476)은 서로 다른 도핑 농도의 불순물로 도핑될 수 있으며, 제1 도핑 영역(472)으로부터 제3 도핑 영역(476)으로 갈수록 단계적으로 낮아지는 도핑 농도를 가짐으로써 전송 트랜지스터(TX)의 lag 특성이 개선될 수 있다.
게이트 절연막(450)은 게이트 전극(460)을 기판(410), 피닝층(430) 및 실리콘 영역(470)으로부터 전기적으로 분리시킬 수 있다. 게이트 절연막(450)은 제1 내지 제4 절연 영역(452~458)을 포함할 수 있다.
제1 내지 제3 절연 영역(452~456)은 피닝층(430)과 플로팅 디퓨전 영역(440) 사이에 적층되어 배치될 수 있고, 서로 다른 두께를 가질 수 있다.
제1 절연 영역(452)은 제1 도핑 영역(472)과 오버랩되는 영역으로서, 제4 두께(T4)를 가질 수 있다. 제2 절연 영역(454)은 제2 도핑 영역(474)과 오버랩되는 영역으로서, 제4 두께(T4)보다 두꺼운 제5 두께(T5)를 가질 수 있다. 제3 절연 영역(456)은 제3 도핑 영역(476)과 오버랩되는 영역으로서, 제5 두께(T5)보다 두꺼운 제6 두께(T6)를 가질 수 있다. 따라서, 실리콘 영역(470)에서, 제1 도핑 영역(472)으로부터 제3 도핑 영역(476)으로 갈수록 폭이 좁아질 수 있다.
제1 내지 제3 절연 영역(452~456)의 측면에는 하나의 전송 신호(TG)를 인가받는 게이트 전극(460)이 접하도록 배치되나, 제1 내지 제3 절연 영역(452~456)의 안쪽에 배치된 실리콘 영역(470)에는 해당 절연 영역의 두께가 얇을수록 게이트 전극(460)의 전압의 영향이 커질 수 있다.
제4 절연 영역(458)은 게이트 전극(460)과 피닝층(430) 사이에 배치될 수 있고, 제1 절연 영역(452)과 동일한 제4 두께를 가질 수 있으나 본 발명의 범위는 이에 한정되지 않는다.
광전하 축적 구간에서, 게이트 전극(460)은 제1 전압을 갖는 전송 신호(TG)를 수신할 수 있다. 제1 전압은 전송 트랜지스터(TX)를 턴오프시키기 위한 비활성화 전압에 해당할 수 있으며, 예컨대 음 전압일 수 있다.
제1 전압이 게이트 전극(460)에 인가되면, 피닝층(430) 내의 정공이 피닝층(430)과 게이트 절연막(450) 간의 경계 부근에 축적(또는 고정)됨으로써 암전류가 감소될 수 있다.
한편, 플로팅 디퓨전 영역(440)은 양의 바이어스 전압을 수신할 수 있다. 이는 광전하 축적 구간에서 광전 변환층(420)의 광전하(425)가 플로팅 디퓨전 영역(440)으로 이동하지 않도록 플로팅 디퓨전 영역(440)의 포텐셜을 높이기 위함이다.
광전하 전송 구간에서, 게이트 전극(460)은 제2 전압을 갖는 전송 신호(TG)를 수신할 수 있다. 제2 전압은 전송 트랜지스터(TX)를 턴온시키기 위한 활성화 전압에 해당할 수 있으며, 예컨대 양 전압일 수 있다.
제2 전압이 게이트 전극(460)에 인가되면, 광전 변환층(420)에 축적된 광전하(425)가 피닝층(430)으로 끌려 올라와 피닝층(430)을 통과하고, 게이트 절연막(450)의 안쪽에서 실리콘 영역(470)에 형성된 전송 트랜지스터(TX)의 채널을 통해 플로팅 디퓨전 영역(440)으로 이동할 수 있다.
한편, 플로팅 디퓨전 영역(440)은 음의 바이어스 전압을 수신할 수 있다. 이는 광전하 전송 구간에서 광전 변환층(420)의 광전하(425)가 플로팅 디퓨전 영역(440)으로 원활하게 이동할 수 있도록 플로팅 디퓨전 영역(440)의 포텐셜을 낮추기 위함이다.
또한, 앞서 설명된 바와 같이, 전송 트랜지스터(TX)의 lag 특성을 개선하기 위해 제1 내지 제3 도핑 영역(472~476)이 단계적으로 낮아지는 도핑 농도를 가짐으로써 제1 내지 제3 도핑 영역(472~476)이 단계적으로 낮아지는 포텐셜을 가질 수 있다. 이때, 상대적으로 높은 도핑 농도를 갖는 제1 도핑 영역(472)이 광전 변환층(420) 및 피닝층(430)의 포텐셜에 비해 높은 포텐셜을 가질 수 있어, 광전하(425)가 광전 변환층(425)으로부터 제1 도핑 영역(472)으로 원활하게 이동하는 것을 방해하는 포텐셜 포켓이 형성될 수 있다. 그러나, 본 발명의 일 실시예에 따르면, 제1 도핑 영역(472)의 측면에 제6 두께(T6)에 비해 얇은 제4 두께(T4)를 갖는 제1 절연 영역(452)을 배치하여, 게이트 전극(460)의 전압의 영향이 증가함에 따라 제1 도핑 영역(472)의 포텐셜을 낮춤으로써 포텐셜 포켓이 제거될 수 있다. 또한, 제4 두께(T4)를 갖는 제1 절연 영역(452)에 의해 낮아진 포텐셜을 갖는 제1 도핑 영역(472)과 제2 도핑 영역(474) 사이에 포텐셜 포켓이 형성되지 않도록, 제2 도핑 영역(474)의 측면에 제6 두께(T6)에 비해 얇은 제5 두께(T5)를 갖는 제2 절연 영역(454)을 배치하여 제2 도핑 영역(474)의 포텐셜을 낮출 수 있다. 아울러, 제5 두께(T5)를 갖는 제2 절연 영역(454)에 의해 낮아진 포텐셜을 갖는 제2 도핑 영역(474)과 제3 도핑 영역(476) 사이에 포텐셜 포켓이 형성되지 않도록, 제5 두께(T5)는 제4 두께(T4)보다 큰 값을 가질 수 있다. 즉, 제4 내지 제6 두께(T4~T6)는 광전하(425)의 이동 경로에 포텐셜 포켓이 발생하지 않도록 하면서도 전송 트랜지스터(TX)의 lag 특성을 저하시키지 않도록, 실험적으로 결정될 수 있다.
본 발명의 일 실시예에 따르면, 전송 트랜지스터(TX)의 게이트와 오버랩된 실리콘 영역(470)을 플로팅 디퓨전 영역(440) 방향으로 단계적으로 낮아지는 도핑 농도를 갖도록 형성하되, 실리콘 영역(470)의 농도에 대응하여 플로팅 디퓨전 영역(440) 방향으로 단계적으로 두꺼워지는 게이트 절연막을 배치함으로써, 광전하 전송 효율을 개선할 수 있다.
게이트 전극(460)은 전송 신호(TG)를 인가받아 게이트 절연막(450)의 하부 및 측면 영역의 전위를 제어할 수 있다. 게이트 전극(460)은 폴리실리콘 전극 또는 메탈 전극일 수 있으나, 본 발명의 범위는 이에 한정되지 않는다.
도 5는 본 발명의 비교 예에서 광전하 전송 구간에서의 포텐셜 분포를 나타낸 도면이다. 도 6은 본 발명의 실시예에서 광전하 전송 구간에서의 포텐셜 분포를 나타낸 도면이다.
도 5를 참조하면, 도 3 및 도 4의 실시예에서 게이트 절연막(350, 450)이 단일 두께(예컨대, T3 또는 T6)를 갖는다고 가정한 비교예에서의 광전하 전송 구간의 포텐셜 분포가 도시되어 있다.
도 5에 도시된 제1 내지 제5 영역(①~⑤)은 도 3 및 도 4에 도시된 제1 내지 제5 영역(①~⑤)을 의미할 수 있다. 즉, 제1 영역(①)은 광전 변환층(320, 420)에 해당할 수 있고, 제2 영역(②)은 도핑 농도가 상대적으로 높은 영역(332, 472)에 해당할 수 있고, 제3 영역(③)은 도핑 농도가 중간인 영역(334, 474)에 해당할 수 있고. 제4 영역(④)은 도핑 농도가 상대적으로 낮은 영역(336, 476)에 해당할 수 있고. 제5 영역(⑤)은 플로팅 디퓨전 영역(340, 440)에 해당할 수 있다.
도 5에 도시된 포텐셜 분포는 전송 트랜지스터(TX)에 인가되는 전송 신호(TG)가 활성화 전압을 가지는 경우에 해당할 수 있다. 즉, 활성화 전압을 갖는 전송 신호(TG)에 따라 제1 영역(①)에 축적된 광전하는 제2 내지 제4 영역(②~④)을 거쳐 제5 영역(⑤)으로 전달될 수 있다.
전송 트랜지스터(TX)의 lag 특성을 개선하기 위해 제2 내지 제4 영역(②~④)은 단계적으로 낮아지는 도핑 농도를 가짐으로써 제2 내지 제4 영역(②~④)은 단계적으로 낮아지는 포텐셜을 가질 수 있다.
이때, 상대적으로 높은 도핑 농도를 갖는 제2 영역(②)이 제1 영역(①)의 포텐셜에 비해 높은 포텐셜을 가질 수 있어, 광전하가 제1 영역(①)으로부터 제2 제2 영역(②)으로 원활하게 이동하는 것을 방해하는 포텐셜 포켓이 형성될 수 있다. 포텐셜 포켓으로 인해 일부 광전하가 제1 영역(①)에 잔존하게 됨으로써, 픽셀 신호에 노이즈가 발생할 수 있다.
도 6을 참조하면, 도 3 및 도 4의 실시예와 같이 게이트 절연막(350, 450)이 광전하의 이동 방향을 따라 단계적으로 증가하는 두께를 갖는 경우에 해당하는 광전하 전송 구간의 포텐셜 분포가 도시되어 있다.
제2 영역(②)과 오버랩되도록 상대적으로 얇은 두께의 절연 영역(352, 452)을 배치하여, 게이트 전극(360, 460)의 전압의 영향이 증가함에 따라 제2 영역(②)의 포텐셜을 낮춤으로써 포텐셜 포켓이 제거될 수 있다. 또한, 제2 영역(②)으로부터 제4 영역(④)으로 갈수록 단계적으로 낮아지는 포텐셜을 갖도록 제3 영역(③)과 오버랩되는 절연 영역(354, 454)의 두께를 조절함으로써 전송 트랜지스터(TX)의 lag 특성이 향상되도록 할 수 있다.

Claims (17)

  1. 입사광의 세기에 대응하는 광전하를 생성하는 광전 변환층을 포함하는 기판;
    상기 광전하의 이동 경로를 따라 배치되는 복수의 도핑 영역들; 및
    상기 복수의 도핑 영역들과 오버랩되는 영역에서 상기 이동 경로를 따라 단계적으로 증가하는 두께를 갖는 게이트 절연막을 포함하는 이미지 센싱 장치.
  2. 제1항에 있어서,
    상기 복수의 도핑 영역들은 제1 내지 제3 도핑 영역을 포함하고,
    상기 게이트 절연막은, 상기 제1 도핑 영역과 오버랩되는 제1 절연 영역, 상기 제2 도핑 영역과 오버랩되는 제2 절연 영역, 및 상기 제3 도핑 영역과 오버랩되는 제3 절연 영역을 포함하는 이미지 센싱 장치.
  3. 제2항에 있어서,
    상기 제1 절연 영역의 두께는 상기 제2 절연 영역의 두께보다 얇고,
    상기 제2 절연 영역의 두께는 상기 제3 절연 영역의 두께보다 얇은 이미지 센싱 장치.
  4. 제2항에 있어서,
    상기 제1 도핑 영역은 상기 제2 도핑 영역보다 높은 도핑 농도를 갖고,
    상기 제2 도핑 영역은 상기 제3 도핑 영역보다 높은 도핑 농도를 갖는 이미지 센싱 장치.
  5. 제2항에 있어서,
    상기 광전하를 축적하는 플로팅 디퓨전 영역으로 상기 광전하를 전달하기 위한 전송 신호를 수신하는 게이트 전극을 더 포함하고,
    상기 제1 내지 상기 제3 절연 영역은 상기 게이트 전극과 접하는 이미지 센싱 장치.
  6. 제5항에 있어서,
    상기 광전 변환층이 상기 광전하를 생성 및 축적하는 광전하 축적 구간에서, 상기 전송 신호는 음의 전압을 갖는 이미지 센싱장치.
  7. 제5항에 있어서,
    상기 광전 변환층으로부터 상기 플로팅 디퓨전 영역으로 상기 광전하가 전달되는 광전하 전송 구간에서, 상기 전송 신호는 양의 전압을 갖는 이미지 센싱 장치.
  8. 제2항에 있어서,
    상기 제1 내지 상기 제3 도핑 영역은 상기 광전 변환층과 상기 기판의 일 면 사이에 배치되는 피닝층에 포함되는 이미지 센싱 장치.
  9. 제8항에 있어서,
    상기 피닝층은 상기 광전 변환층에 상응하는 면적을 갖는 이미지 센싱 장치.
  10. 제8항에 있어서,
    상기 피닝층은 상기 게이트 절연막과 오버랩되지 않는 제4 도핑 영역을 더 포함하고,
    상기 제4 도핑 영역은 상기 제1 도핑 영역보다 높은 도핑 농도를 갖는 이미지 센싱 장치.
  11. 제8항에 있어서,
    상기 제3 도핑 영역은 상기 기판보다 높은 도핑 농도를 갖는 이미지 센싱 장치.
  12. 제2항에 있어서,
    상기 제1 내지 상기 제3 도핑 영역은 상기 광전 변환층과 상기 기판의 일 면으로부터 소정 거리 이격된 플로팅 디퓨전 영역 사이에 배치되는 실리콘 영역에 포함되는 이미지 센싱 장치.
  13. 제12항에 있어서,
    상기 실리콘 영역은 상기 게이트 절연막에 의해 둘러싸이도록 배치되는 이미지 센싱 장치.
  14. 제8항에 있어서,
    상기 제1 도핑 영역으로부터 상기 제3 도핑 영역으로 갈수록 폭이 좁아지는 이미지 센싱 장치.
  15. 제12항에 있어서,
    상기 광전 변환층이 상기 광전하를 생성 및 축적하는 광전하 축적 구간에서, 상기 플로팅 디퓨전 영역은 양의 전압을 인가받는 이미지 센싱장치.
  16. 제12항에 있어서,
    상기 광전 변환층으로부터 상기 플로팅 디퓨전 영역으로 상기 광전하가 전달되는 광전하 전송 구간에서, 상기 플로팅 디퓨전 영역은 음의 전압을 인가받는 이미지 센싱 장치.
  17. 입사광의 세기에 대응하여 광전하를 생성하는 제1 영역;
    상기 광전하의 이동 경로를 따라 배치되고, 상기 이동 경로를 따라 단계적으로 낮아지는 도핑 농도를 갖는 제2 내지 제4 영역;
    상기 제2 내지 상기 제4 영역을 통해 전달되는 광전하를 축적하는 제5 영역; 및
    상기 제2 내지 상기 제4 영역과 오버랩되는 영역에서 상기 이동 경로를 따라 단계적으로 증가하는 두께를 갖는 게이트 절연막을 포함하고,
    상기 제1 영역으로부터 상기 제5 영역으로 상기 광전하가 전달되는 광전하 전송 구간에서, 상기 제1 영역은 상기 제2 영역보다 높은 포텐셜을 갖는 이미지 센싱 장치.
KR1020210020218A 2021-02-16 2021-02-16 이미지 센싱 장치 KR20220116847A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210020218A KR20220116847A (ko) 2021-02-16 2021-02-16 이미지 센싱 장치
CN202111352942.2A CN114944406A (zh) 2021-02-16 2021-11-16 图像感测装置
US17/537,946 US20220262836A1 (en) 2021-02-16 2021-11-30 Image sensing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210020218A KR20220116847A (ko) 2021-02-16 2021-02-16 이미지 센싱 장치

Publications (1)

Publication Number Publication Date
KR20220116847A true KR20220116847A (ko) 2022-08-23

Family

ID=82800585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210020218A KR20220116847A (ko) 2021-02-16 2021-02-16 이미지 센싱 장치

Country Status (3)

Country Link
US (1) US20220262836A1 (ko)
KR (1) KR20220116847A (ko)
CN (1) CN114944406A (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100877691B1 (ko) * 2005-12-08 2009-01-09 한국전자통신연구원 이미지 센서 및 이미지 센서의 트랜스퍼 트랜지스터 구동방법
KR100789575B1 (ko) * 2006-08-28 2007-12-28 동부일렉트로닉스 주식회사 Ｃｍｏｓ이미지 센서 및 그 제조 방법
US7692134B2 (en) * 2008-03-24 2010-04-06 Omnivision Technologies, Inc. Variable transfer gate oxide thickness for image sensor
US9917168B2 (en) * 2013-06-27 2018-03-13 Taiwan Semiconductor Manufacturing Company, Ltd. Metal oxide semiconductor field effect transistor having variable thickness gate dielectric

Also Published As

Publication number Publication date
US20220262836A1 (en) 2022-08-18
CN114944406A (zh) 2022-08-26

Similar Documents

Publication Publication Date Title
US8508640B2 (en) Solid-state imaging device and method for driving the same
US10103190B2 (en) Imaging sensor having floating region of imaging device on one substrate electrically coupled to another floating region formed on a second substrate
US8368787B2 (en) Image sensor, single-plate color image sensor, and electronic device
KR20170043140A (ko) 이미지 센서
KR100778854B1 (ko) 씨모스 이미지 센서 및 그 제조방법
US10068937B2 (en) Image sensor and method for fabricating the same
KR102486651B1 (ko) 이미지 센서
US11688749B2 (en) Image sensing device
US9704911B2 (en) Image sensor having vertical transfer gate for reducing noise and electronic device having the same
US10276614B2 (en) Methods and apparatus for an image sensor with a multi-branch transistor
KR20200098843A (ko) 이미지 센싱 장치 및 그 제조 방법
US11011569B2 (en) Image sensor including a plurality of transfer transistors coupled between photodiode and floating diffusion region
KR100606906B1 (ko) 씨모스 이미지 센서의 포토다이오드 및 그 제조방법
US9871068B1 (en) Methods and apparatus for an image sensor with a multi-branch transistor
US20180190695A1 (en) Image sensor
US11676988B2 (en) Image sensor
KR20220116847A (ko) 이미지 센싱 장치
CN113766151A (zh) 图像感测装置
US20230335571A1 (en) Image sensing device
US20230133670A1 (en) Image sensing device
US20230411418A1 (en) Imaging sensing device and method of manufacturing the same
KR20230015162A (ko) 이미지 센싱 장치
KR20230044648A (ko) 이미지 센싱 장치
CN114554119A (zh) 图像感测装置

Legal Events

Date Code Title Description
A201 Request for examination