KR100678466B1 - 3ｄ 전송트랜지스터를 구비하는 이미지 센서 및 그 제조방법 - Google Patents
3ｄ 전송트랜지스터를 구비하는 이미지 센서 및 그 제조방법 Download PDFInfo
- Publication number
- KR100678466B1 KR100678466B1 KR1020050001338A KR20050001338A KR100678466B1 KR 100678466 B1 KR100678466 B1 KR 100678466B1 KR 1020050001338 A KR1020050001338 A KR 1020050001338A KR 20050001338 A KR20050001338 A KR 20050001338A KR 100678466 B1 KR100678466 B1 KR 100678466B1
- Authority
- KR
- South Korea
- Prior art keywords
- active region
- region
- impurity
- gate electrode
- transfer gate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 30
- 239000012535 impurity Substances 0.000 claims abstract description 118
- 239000004065 semiconductor Substances 0.000 claims abstract description 40
- 238000009792 diffusion process Methods 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 238000002955 isolation Methods 0.000 claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 150000002500 ions Chemical class 0.000 claims description 15
- 238000005468 ion implantation Methods 0.000 claims description 6
- 230000005540 biological transmission Effects 0.000 abstract description 17
- 230000000149 penetrating effect Effects 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 238000005530 etching Methods 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000000926 separation method Methods 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
3D 전송트랜지스터를 구비하는 이미지 센서가 제공된다. 상기 이미지 센서는 반도체기판 내에 배치되어 제 1 활성영역 및 상기 제 1 활성영역으로부터 연장된 제 2 활성영역을 한정하는 소자분리막을 구비한다. 상기 제 1 활성영역 내의 일부영역에 포토다이오드(photodiode; PD)가 배치된다. 상기 포토다이오드(PD)와 이격되는 위치의 상기 제 2 활성영역 내에 플로팅확산영역(floating diffusion; FD)이 제공된다. 상기 포토다이오드(PD) 및 상기 플로팅확산영역(FD) 사이의 상기 제 2 활성영역 상에 전송게이트전극이 제공된다. 상기 전송게이트전극은 상기 제 2 활성영역의 양 측벽들 및 상부를 덮도록 배치된다. 또한, 상기 전송게이트전극은 상기 제 1 활성영역 상에 연장되어 상기 포토다이오드(PD)와 중첩되는 영역을 갖는다. 상기 포토다이오드(PD)는 상기 전송게이트전극과 마주치는 부분에서 상기 제 2 활성영역으로 침투하는 돌출부를 구비한다. 상기 돌출부에는 상기 포토다이오드(PD)의 깊은 n불순물영역이 연장된다. 상기 이미지 센서의 제조방법 또한 제공된다.
Description
도 1은 종래기술에 의한 이미지 센서의 화소부분을 보여주는 단면도이다.
도 2는 종래의 3D 전송트랜지스터를 갖는 이미지 센서의 일부분을 보여주는 평면도이다.
도 3은 도 2의 절단선 I-I'에 따라 취해진 단면도이다.
도 4는 본 발명의 실시 예들에 따른 이미지 센서의 단위 화소를 보여주는 등가회로도이다.
도 5는 도 4의 등가회로도에서 포토다이오드, 전송트랜지스터 및 플로팅 확산영역을 보여주는 부분평면도이다.
도 6은 도 5의 절단선 Ⅱ-Ⅱ' 에 따라 취해진 단면도이다.
도 7은 상기 포토다이오드, 상기 전송트랜지스터 및 상기 플로팅 확산영역의 중요부분을 보여주는 사시도이다.
도 8은 도 7의 C부분을 절단하여 보여주는 부분평면도이다.
도 9 내지 도 13은 본 발명의 실시 예들에 따른 이미지 센서의 제조방법들을 설명하기 위하여 도 5의 절단선 Ⅱ-Ⅱ' 에 따라 취해진 단면도들이다.
**도면의 주요부분에 대한 부호의 설명**
10, 21, 51 : 반도체기판 11 : P웰
1 : 제 1 활성영역 2 : 제 2 활성영역
37, 77 : 제 2 활성영역의 측벽
12, 23, 63 : 소자분리막
13, 31, 71 : 게이트유전막 14, 33, 73' : 전송게이트전극
15 : 전송 게이트 구조
16, 27, 67 : 얕은 P불순물영역 17, 25, 65 : 깊은 N불순물영역
18, 29, 69 : 포토다이오드 69E : 돌출부
19, 39, 79 : 플로팅 확산영역
53 : 패드 패턴 55 : 하드마스크 패턴
57 : 소자분리 트렌치
PX1 : 단위 화소 PD : 포토다이오드
TX : 전송트랜지스터 RX : 리셋트랜지스터
DX : 드라이브트랜지스터 SX : 선택트랜지스터
**도면의 주요부분에 대한 부호의 설명**
10, 21, 51 : 반도체기판 11 : P웰
1 : 제 1 활성영역 2 : 제 2 활성영역
37, 77 : 제 2 활성영역의 측벽
12, 23, 63 : 소자분리막
13, 31, 71 : 게이트유전막 14, 33, 73' : 전송게이트전극
15 : 전송 게이트 구조
16, 27, 67 : 얕은 P불순물영역 17, 25, 65 : 깊은 N불순물영역
18, 29, 69 : 포토다이오드 69E : 돌출부
19, 39, 79 : 플로팅 확산영역
53 : 패드 패턴 55 : 하드마스크 패턴
57 : 소자분리 트렌치
PX1 : 단위 화소 PD : 포토다이오드
TX : 전송트랜지스터 RX : 리셋트랜지스터
DX : 드라이브트랜지스터 SX : 선택트랜지스터
본 발명은 반도체 이미지 센서 및 그 제조방법에 관한 것으로, 특히 3D 전송트랜지스터를 구비하는 이미지 센서 및 그 제조방법에 관한 것이다.
이미지 센서(image sensor)는 광학영상(optical image)을 전기신호로 변환하는 반도체소자이다. 상기 이미지 센서(image sensor)는 CCD(charge coupled device)형 및 CMOS(complementary metal oxide semiconductor)형으로 분류될 수 있다. 상기 CMOS형 이미지 센서는 CIS(CMOS image sensor)라고 약칭된다. 상기 CIS는 2차원적으로 배열된 복수개의 화소들을 구비한다. 상기 화소들의 각각은 포토다이오드(photodiode; PD), 플로팅 확산영역(floating diffusion; FD), 및 전송트랜지스터(transfer transistor; TX)를 그 구성요소들로서 채택한다. 상기 포토다이오드(PD)는 입사되는 광을 전기신호로 변환해주는 역할을 한다. 상기 전송트랜지스터(TX)는 상기 포토다이오드(PD)에서 집속된 광전하를 상기 플로팅 확산영역(FD)으로 운송하는 역할을 한다. 여기서, 상기 포토다이오드(PD)에서 집속된 광전하가 상기 플로팅 확산영역(FD)으로 완전하게 운송되지 못하고 잔류하게 되는 경우, 잔상(image lag)이라고 알려진 현상에 의해 화면의 선명도(resolution of a display)가 저하되는 문제점을 보일 수 있다. 그러므로 상기 전송트랜지스터(TX)는 상기 포토다이오드(PD)에서 집속된 광전하를 상기 플로팅 확산영역(FD)으로 운송하기에 충분한 구동능력을 가져야한다.
상기 이미지 센서의 제조방법이 미국특허 공개번호(U.S. Patent Publication No.) US 2003/0173585 A1에 "반도체 기판 내에 불순물 농도 분포의 불균일성이 억제된 고체 이미지 센서를 갖는 반도체소자 및 그 제조방법(Semiconductor device having solid-state image sensor with suppressed variation in impurity concentration distribution within semiconductor substrate, and method of manufacturing the same)"이라는 제목으로 기무라 등(Kimura et al.)에 의해 개시된 바 있다.
도 1은 미국특허 공개번호 US 2003/0173585 A1에 개시된 이미지 센서의 화소부분을 보여주는 단면도이다.
도 1을 참조하면, 반도체기판(10) 상의 소정깊이에 P웰(P-well; 11)이 형성되고, 상기 P웰(11) 내에 활성영역을 한정하는 소자분리막(12)이 형성된다. 상기 활성영역 상을 가로지르는 전송게이트구조(15)가 배치된다. 상기 전송게이트구조(15)는 차례로 적층된 게이트유전막(13) 및 전송게이트전극(14)을 구비한다. 상기 전송게이트구조(15) 한편의 상기 P웰(11) 내에 포토다이오드(18)가 배치된다. 상기 포토다이오드(18)는 P형 불순물영역(16) 및 N형 불순물영역(17)을 포함한다. 상기 전송게이트구조(15) 다른 한편의 상기 P웰(11) 내에 플로팅 확산영역(19)이 배치된다.
상기 이미지 센서를 고집적화 하려면 상기 포토다이오드(18) 및 상기 전송게이트구조(15)는 최대한 축소되어야 한다. 그런데 전송트랜지스터(TX)는 유효채널의 길이와 폭에 의하여 구동능력이 결정된다. 상기 전송게이트구조(15)에 의하여 상기 유효채널의 폭이 한정된다. 즉, 상기 전송게이트구조(15)에 의하여 한정되는 상기 유효채널의 폭을 크게 하는 것이 상기 구동능력 확보에 유리하다. 그러나 기무라 등(Kimura et al.)에 의하면, 상기 전송게이트구조(15)는 상기 반도체기판(10) 상의 평면에 배치된다. 이에 따라, 상기 구동능력을 보전하면서 상기 전송게이트구조(15)를 축소하는데 한계가 따른다.
상기와 같은 문제의 개선방안으로 3D 구조의 전송트랜지스터가 이용될 수 있다.
도 2는 종래의 3D 전송트랜지스터를 갖는 이미지 센서의 화소 일부분을 보여주는 평면도이고, 도 3은 도 2의 절단선 I-I'에 따라 취해진 단면도이다.
도 2 및 도 3을 참조하면, 종래의 3D 전송트랜지스터를 갖는 이미지 센서는 반도체기판(21)의 소정영역에 제 1 활성영역(1) 및 제 2 활성영역(2)을 한정하는 소자분리막(23)을 구비한다. 상기 제 2 활성영역(2)은 상기 제 1 활성영역(1)으로부터 연장된 구조를 갖는다. 상기 제 1 활성영역(1) 내의 일부영역에 얕은 p불순물영역(27)이 배치된다. 상기 얕은 p불순물영역(27) 하부에 깊은 n불순물영역(25)이 배치된다. 상기 얕은 p불순물영역(27) 및 상기 깊은 n불순물영역(25)은 포토다이오드(photodiode; PD; 29)를 구성한다. 상기 포토다이오드(29)와 이격되는 위치의 상기 제 2 활성영역(2) 내에 플로팅확산영역(floating diffusion; FD; 39)이 제공된다. 상기 플로팅확산영역(39)은 고농도 n불순물영역으로 형성된다. 상기 포토다이오드(29) 및 상기 플로팅확산영역(39) 사이의 상기 제 2 활성영역(2) 상에 전송게이트전극(33)이 배치된다. 상기 전송게이트전극(33)은 상기 제 2 활성영역(2) 상을 가로지르며 상기 제 2 활성영역(2)의 측벽들(37)을 덮도록 배치된다.
상기 전송게이트전극(33)은 상기 제 1 활성영역(1) 상에 연장되어 상기 포토다이오드(29)와 중첩되는 영역을 갖는다. 이 경우에, 상기 제 2 활성영역(2)의 측벽들(37)과 상기 포토다이오드(29) 사이에는 이격영역(d)이 발생한다. 또한, 상기 전송게이트전극(33)과 상기 활성영역들(1, 2) 사이에는 게이트유전막(31)이 개재된다. 상기 게이트유전막(31)은 연장되어 상기 포토다이오드(29) 및 상기 플로팅확산영역(39) 상을 덮을 수도 있다. 상기 깊은 n불순물영역(25), 상기 전송게이트전극(33) 및 상기 플로팅확산영역(39)은 전송트랜지스터(transfer transistor; TX)를 구성한다. 이 경우에, 상기 전송트랜지스터(TX)의 유효채널 폭은 상기 제 2 활성영역(2) 내의 상부영역(35) 및 상기 측벽들(37)에 의하여 결정된다. 즉, 상기 유효채널 폭은 상기 전송게이트전극(33)으로 덮이는 상기 제 2 활성영역(2) 측벽들(37)의 길이만큼 커지게 된다.
상기 포토다이오드(29) 상에 입사광(incident light)이 조사되는 경우에, 상기 깊은 n불순물영역(25) 내에 광전하들이 집속된다. 상기 깊은 n불순물영역(25) 내에 집속되는 상기 광전하들의 양은 상기 입사광의 세기에 따라 결정된다. 이어서, 상기 전송게이트전극(33)에 문턱전압보다 높은 게이트전압을 인가하면, 상기 전송게이트전극(33)으로 덮여있는 상기 활성영역들(1, 2) 내의 상기 상부영역(35) 및 상기 측벽들(37)에 반전영역(inversion)이 형성되고, 상기 깊은 n불순물영역(25) 내에 집속된 광전하들은 상기 반전영역(inversion)을 통하여 상기 플로팅확산영역(39)으로 운송된다.
그러나 상기 이격영역(d)이 존재하는 경우, 상기 깊은 n불순물영역(25) 내에 집속된 광전하들은 상기 제 2 활성영역(2) 내의 측벽들(37)로 이동하기 어려워진다. 즉, 상기 광전하들의 운송효율을 저하시킨다.
본 발명이 이루고자 하는 기술적 과제는 상술한 종래기술의 문제점을 개선하기 위한 것으로서, 전하운송 효율을 향상시킬 수 있는 3D 전송트랜지스터를 구비하는 이미지 센서를 제공하는 데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는, 전하운송 효율을 향상시킬 수 있는 3D 전송트랜지스터를 구비하는 이미지 센서의 제조방법을 제공하는 데 있다.
상기 기술적 과제를 달성하기 위하여 본 발명은, 3D 전송트랜지스터를 구비하는 이미지 센서를 제공한다. 상기 이미지 센서는 반도체기판 내에 배치된 소자분리막을 구비한다. 상기 소자분리막은 상기 반도체기판 내에 제 1 활성영역 및 상기 제 1 활성영역으로부터 연장된 제 2 활성영역을 한정한다. 상기 제 2 활성영역을 가로지르며 상기 제 1 활성영역에 일부분이 겹치고 상기 제 2 활성영역의 적어도 일 측벽을 덮는 절연된 전송게이트전극이 배치된다. 상기 전송게이트전극은 상기 제 1 활성영역 및 상기 제 2 활성영역이 접하는 영역에 오목한 부분을 갖는다. 상기 전송게이트전극 일측의 상기 제 1 활성영역 및 상기 제 2 활성영역에 포토다이오드(photodiode; PD)가 배치된다. 상기 포토다이오드(photodiode; PD)는 얕은 p불순물영역 및 상기 얕은 p불순물영역 하부에 배치된 깊은 n불순물영역을 구비한다. 상기 얕은 p불순물영역 및 상기 깊은 n불순물영역 중 적어도 하나는 상기 제 1 활성영역에서 상기 제 2 활성영역으로 신장된 돌출부를 갖는다. 상기 포토다이오드와 이격되고 상기 전송게이트전극에 인접한 상기 제 2 활성영역 내에 플로팅확산영역(floating diffusion; FD)이 배치된다.
본 발명의 몇몇 실시 예들에서, 상기 돌출부는 평면도 상에서 보여 질 때 "U", "V" 또는 "W"형 구조를 가질 수 있다. 또한, 상기 돌출부는 상기 깊은 n불순물영역 만으로 형성된 것일 수 있으며, 상기 얕은 p불순물영역 및 상기 깊은 n불순물영역으로 형성된 것일 수도 있다.
다른 실시 예들에서, 상기 절연된 전송게이트전극은 상기 제 2 활성영역의 양 측벽들을 덮도록 배치될 수도 있다. 이에 더하여, 상기 절연된 전송게이트전극은 상기 제 2 활성영역의 양 측벽들 및 상부를 덮도록 배치될 수 있다.
또 다른 실시 예들에서, 상기 플로팅확산영역은 상기 제 2 활성영역의 표면으로부터 하부로 확장되어 형성된 고농도의 n불순물영역일 수 있다.
또한, 본 발명은, 3D 전송트랜지스터를 구비하는 다른 이미지 센서를 제공한다. 상기 다른 이미지 센서는 반도체기판 내에 배치된 소자분리막을 구비한다. 상기 소자분리막은 상기 반도체기판 내에 제 1 활성영역 및 상기 제 1 활성영역으로부터 연장된 제 2 활성영역을 한정한다. 상기 제 1 활성영역에 일부분이 겹치고 상기 제 2 활성영역의 양 측벽들을 덮는 절연된 전송게이트전극이 배치된다. 상기 전송게이트전극 일측의 상기 제 1 활성영역 및 상기 제 2 활성영역에 포토다이오드(photodiode; PD)가 배치된다. 상기 포토다이오드(photodiode; PD)는 얕은 p불순물영역 및 상기 얕은 p불순물영역 하부에 배치된 깊은 n불순물영역을 구비한다. 상기 얕은 p불순물영역 및 상기 깊은 n불순물영역 중 적어도 하나는 상기 제 1 활성영역에서 상기 제 2 활성영역으로 신장된 돌출부를 갖는다. 상기 포토다이오드와 이격되고 상기 전송게이트전극에 인접한 상기 제 2 활성영역 내에 플로팅확산영역(floating diffusion; FD)이 배치된다.
본 발명의 몇몇 실시 예들에서, 상기 돌출부는 평면도 상에서 보여 질 때 "U", "V" 또는 "W"형 구조를 가질 수 있다.
다른 실시 예들에서, 상기 플로팅확산영역은 상기 제 2 활성영역의 표면으로부터 하부로 확장되어 형성된 고농도의 n불순물영역일 수 있다.
이에 더하여, 본 발명은, 3D 전송트랜지스터를 구비하는 이미지 센서의 제조방법들을 제공한다. 상기 제조방법들은 반도체기판 내에 소자분리막을 형성하는 것을 포함한다. 상기 소자분리막은 제 1 활성영역 및 상기 제 1 활성영역으로부터 연장된 제 2 활성영역을 한정한다. 상기 제 2 활성영역을 가로지르며 상기 제 1 활성영역에 일부분이 겹치고 상기 제 2 활성영역의 적어도 일 측벽을 덮는 절연된 전송게이트전극을 형성한다. 상기 전송게이트전극은 상기 제 1 활성영역 및 상기 제 2 활성영역이 접하는 영역에 오목한 부분을 갖도록 형성한다. 상기 전송게이트전극을 이온주입 마스크로 이용하여 상기 제 1 활성영역 및 상기 제 2 활성영역에 깊은 n불순물영역을 형성한다. 상기 깊은 n불순물영역은 상기 제 1 활성영역에서 상기 제 2 활성영역으로 신장된 돌출부를 갖도록 형성한다.
본 발명의 몇몇 실시 예들에서, 상기 돌출부는 평면도 상에서 보여 질 때 "U", "V" 또는 "W"형으로 형성할 수 있다.
또한, 본 발명은, 3D 전송트랜지스터를 구비하는 이미지 센서의 다른 제조방법들을 제공한다. 상기 다른 제조방법들은 반도체기판 내에 소자분리막을 형성하는 것을 포함한다. 상기 소자분리막은 제 1 활성영역 및 상기 제 1 활성영역으로부터 연장된 제 2 활성영역을 한정한다. 상기 제 1 활성영역에 일부분이 겹치고 상기 제 2 활성영역의 양 측벽을 덮는 절연된 전송게이트전극을 형성한다. 상기 전송게이트전극은 상기 제 1 활성영역 및 상기 제 2 활성영역이 접하는 영역에 오목한 부분을 갖도록 형성한다. 상기 제 1 활성영역 및 상기 제 2 활성영역에 깊은 n불순물영역을 형성한다. 상기 깊은 n불순물영역은 상기 제 1 활성영역에서 상기 제 2 활성영역으로 신장된 돌출부를 갖도록 형성한다. 상기 제 1 활성영역에 p형 불순물이온들을 주입하여 상기 깊은 n불순물영역 상부에 얕은 p불순물영역을 형성한다. 상기 깊은 n불순물영역과 이격되고 상기 전송게이트전극에 인접한 상기 제 2 활성영역 내에 n형 고농도 불순물이온들을 주입하여 플로팅확산영역(floating diffusion; FD)을 형성한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시 예들을 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되어지는 실시 예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시 예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 층이 개재될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호로 표시된 부분들은 동일한 구성요소들을 의미한다.
도 4는 1개의 포토다이오드(PD) 및 4개의 트랜지스터들을 갖는 이미지 센서의 단위 화소(PX1)를 보여주는 등가회로도이다.
도 4를 참조하면, 상기 이미지 센서의 단위 화소(PX1)는 p형 불순물 영역 및 n형 불순물 영역을 갖는 포토다이오드(PD)를 구비한다. 이에 더하여, 상기 단위 화소(PX1)는 상기 포토다이오드(PD)에 직렬 연결된 전송트랜지스터(TX), 리셋트랜지스터(RX), 드라이브트랜지스터(DX) 및 선택트랜지스터(SX)를 포함한다. 상기 전송트랜지스터(TX) 및 상기 리셋트랜지스터(RX) 사이의 제 1 노드(N1)는 상기 드라이브트랜지스터(DX)의 게이트전극에 접속된다. 상기 제 1 노드(N1)는 플로팅 확산영 역(floating diffusion; FD)의 역할을 한다. 또한, 상기 리셋트랜지스터(RX) 및 상기 드라이브트랜지스터(DX) 사이의 제 2 노드(N2)는 전원(power source; VDD)에 접속된다.
상기 전송트랜지스터(TX), 상기 리셋트랜지스터(RX), 상기 드라이브트랜지스터(DX) 및 상기 선택트랜지스터(SX)는 모두 NMOS 트랜지스터들일 수 있다. 이 경우에, 상기 포토다이오드(PD)의 상기 n형 불순물 영역은 상기 전송트랜지스터(TX)의 소스 영역에 해당한다.
상기 전송트랜지스터(TX)의 게이트전극은 전송 라인(transfer line; TL)에 전기적으로 접속되고, 상기 선택트랜지스터(SX)의 게이트 전극은 워드라인(WL)에 전기적으로 접속된다. 또한, 상기 리셋트랜지스터(RX)의 게이트 전극은 리셋 라인(RL)에 전기적으로 접속된다.
이제, 상기 단위 화소(PX1)의 데이터를 출력시키는 방법을 설명하기로 한다.
도 4를 다시 참조하면, 상기 리셋 라인(RL)에 논리 "1(하이 레벨)"에 해당하는 전압을 인가하여 상기 리셋트랜지스터(RX)를 턴온(turn on)시킨다. 그 결과, 상기 제 1 노드(N1), 즉 상기 플로팅 확산영역(floating diffusion; FD) 내에 잔존하는 전하들이 모두 제거된다. 따라서 상기 단위 화소(PX1)가 초기화된다. 이어서, 상기 리셋트랜지스터(RX)를 턴오프(turn off)시킨다. 상기 초기화된 단위 화소(PX1)의 상기 포토다이오드(PD) 상에 입사광이 조사되면, 상기 포토다이오드(PD)의 n형 불순물영역 내에 전자들이 생성된다.
상기 입사광에 대응하는 출력신호를 생성(generation)시키기 위하여 상기 전송 라인(TL) 및 상기 워드라인(WL)에 논리 "1(하이 레벨)"에 해당하는 전압을 인가한다. 그 결과, 상기 전송트랜지스터(TX) 및 상기 선택트랜지스터(SX)가 턴온(turn on)되고, 상기 포토다이오드(PD)의 n형 불순물 영역 내의 전자들은 상기 제 1 노드(N1) 내로 주입된다. 상기 제 1 노드(N1) 내로 주입된 전자들의 양에 따라 상기 드라이브트랜지스터(DX)의 전류 구동능력(current drivability)이 결정되고 상기 선택트랜지스터(SX)의 출력 단에 출력전압(Vout)이 유기된다. 결과적으로, 상기 단위 화소(PX1)의 출력전압(Vout)은 상기 포토다이오드(PD)에 조사되는 입사광의 세기에 따라 결정된다.
도 5는 도 4의 등가회로도에서 상기 포토다이오드(PD), 상기 전송트랜지스터(TX) 및 상기 플로팅 확산영역(FD)을 설명하기 위한 부분평면도이고, 도 6은 도 5의 절단선 Ⅱ-Ⅱ' 에 따라 취해진 단면도이다. 또한, 도 7은 상기 포토다이오드(PD), 상기 전송트랜지스터(TX) 및 상기 플로팅 확산영역(FD)의 중요부분을 보여주는 사시도이고, 도 8은 도 7의 C부분을 절단하여 보여주는 부분평면도이다.
도 5, 도 6, 도 7 및 도 8을 참조하면, 본 발명의 바람직한 실시 예들에 따른 상기 이미지 센서의 단위 화소(PX1)는 반도체기판(51) 내에 배치된 소자분리막(63)을 구비한다. 상기 소자분리막(63)은 상기 반도체기판(51) 내에 제 1 활성영역(1) 및 상기 제 1 활성영역(1)으로부터 연장된 제 2 활성영역(2)을 한정한다. 상기 제 1 활성영역(1) 내의 일부영역에 얕은 p불순물영역(67)이 배치된다. 상기 얕은 p불순물영역(67) 하부에 깊은 n불순물영역(65)이 배치된다. 상기 얕은 p불순물영역 (67) 및 상기 깊은 n불순물영역(65)은 포토다이오드(photodiode; PD; 69)를 구성한다. 상기 포토다이오드(69)와 이격되는 위치의 상기 제 2 활성영역(2) 내에 플로팅확산영역(floating diffusion; FD; 79)이 제공된다. 상기 플로팅확산영역(79)은 상기 제 2 활성영역(2)의 표면으로부터 하부로 확장되어 형성된 고농도 n불순물영역일 수 있다.
상기 포토다이오드(69) 및 상기 플로팅확산영역(79) 사이의 상기 제 2 활성영역(2) 상에 전송게이트전극(73')이 제공된다. 상기 전송게이트전극(73')은 상기 제 2 활성영역(2)의 적어도 일 측벽(77)을 덮도록 배치된다. 상기 전송게이트전극(73')은 상기 제 1 활성영역(1) 상에 연장되어 상기 포토다이오드(69)와 중첩되는 영역을 갖는다. 또한, 상기 전송게이트전극(73')은 상기 제 2 활성영역(2)의 양 측벽들(77)을 덮도록 배치될 수도 있다. 이에 더하여, 상기 전송게이트전극(73')은 상기 제 2 활성영역(2)의 양 측벽들(77) 및 상부를 덮도록 배치될 수도 있다. 또한, 상기 전송게이트전극(73')은 상기 제 1 활성영역(1) 및 상기 제 2 활성영역(2)이 만나는 영역의 상부에 오목한 부분을 가질 수 있다.
상기 전송게이트전극(73') 및 상기 활성영역들(1, 2) 사이에는 게이트유전막(71)이 개재된다. 상기 게이트유전막(71)은 연장되어 상기 포토다이오드(69) 및 상기 플로팅확산영역(79) 상을 덮을 수도 있다. 상기 깊은 n불순물영역(65), 상기 전송게이트전극(73') 및 상기 플로팅확산영역(79)은 전송트랜지스터(transfer transistor; TX)를 구성한다. 이 경우에, 상기 전송트랜지스터(TX)의 유효채널 폭은 상기 전송게이트전극(73')으로 덮이는 부분의 폭에 의하여 결정된다. 즉, 상기 전송게이트전극(73')으로 덮이는 부분의 폭이 크면 클수록 상기 유효채널 폭이 커지게 된다.
상기 포토다이오드(69)는 상기 전송게이트전극(73')과 마주치는 부분에서 상기 제 2 활성영역(2)으로 침투하는 돌출부(69E)를 구비한다. 즉, 상기 돌출부(69E)는 상기 제 1 활성영역(1)에서 상기 제 2 활성영역(2)으로 신장된 구조일 수 있다. 상기 돌출부(69E)에는 상기 얕은 p불순물영역(67) 및 상기 깊은 n불순물영역(65) 중 적어도 하나가 연장된다. 상기 돌출부(69E)는 상기 깊은 n불순물영역(65) 만으로 형성될 수 있으며, 상기 얕은 p불순물영역(67) 및 상기 깊은 n불순물영역(65)으로 형성될 수도 있다. 또한, 상기 돌출부(69E)는 평면도 상에서 보여 질 때 "U", "V" 또는 "W"형 구조를 가질 수 있다. 상기 돌출부(69E)에 의하여 상기 제 2 활성영역(2)의 양 측벽들(77) 과 상기 깊은 n불순물영역(65) 간의 이격 거리(D')는 종래기술에 비하여 현저히 가까워 질 수 있다. 즉, 도 5에 도시된 바와 같이 상기 이격 거리(D')는 종래기술의 상기 이격영역(도 2의 d)보다 짧다. 따라서 상기 깊은 n불순물영역(65)에 집속되는 광전하의 운송효율을 극대화할 수 있는 구조를 구현할 수 있다.
도 9 내지 도 13은 본 발명의 실시 예들에 따른 이미지 센서의 제조방법들을 설명하기 위하여 도 5의 절단선 Ⅱ-Ⅱ' 에 따라 취해진 단면도들이다.
도 5 및 도 9를 참조하면, 본 발명의 바람직한 실시 예들에 따른 이미지 센서의 제조방법들은 반도체기판(51) 상의 소정영역에 차례로 적층된 패드 패턴(53) 및 하드마스크 패턴(55)을 형성하는 공정을 포함할 수 있다. 상기 반도체기판(51)은 예를 들어, p형의 실리콘기판이 사용될 수 있다. 상기 패드 패턴(53)은 열 산화방법에 의한 실리콘산화막으로 형성할 수 있다. 상기 하드마스크 패턴(55)은 상기 반도체기판(51)에 대하여 식각선택비를 갖는 막으로 형성하는 것이 바람직하다. 예 를 들면, 상기 하드마스크 패턴(55)은 화학기상증착(chemical vapor deposition; CVD)방법에 의한 실리콘질화막(SiN)으로 형성할 수 있다. 상기 패드 패턴(53)은 상기 반도체기판(51) 및 상기 하드마스크 패턴(55) 사이의 열팽창계수 차이에 기인하는 스트레스를 완화시켜주는 역할을 한다.
상기 패드 패턴(53) 및 상기 하드마스크 패턴(55)을 형성하는 공정은, 예를 들면, 상기 반도체기판(51) 상에 상기 실리콘산화막 및 상기 실리콘질화막(SiN)을 차례로 형성하고, 상기 실리콘질화막(SiN) 상에 포토레지스트 패턴을 형성하고, 상기 포토레지스트 패턴을 식각마스크로 이용하여 상기 실리콘산화막 및 상기 실리콘질화막(SiN)을 순차적으로 식각하여 상기 반도체기판(51) 상의 소정영역을 노출시키는 것을 포함할 수 있다.
도 5 및 도 10을 참조하면, 상기 하드마스크 패턴(55)을 갖는 반도체기판(51)을 선택적으로 식각하여 소자분리트렌치(57)를 형성한다. 그 결과, 상기 반도체기판(51)의 소정영역에 제 1 활성영역(1) 및 제 2 활성영역(2)이 한정된다. 이때, 상기 제 2 활성영역(2)은 상기 제 1 활성영역(1)에서 연장되도록 형성한다. 상기 활성영역들(1, 2)은, 단면도상에서 보여 질 때, 하부의 폭이 상부보다 넓은 사다리꼴 모양 또는 상부의 폭이 하부보다 넓은 역 사다리꼴 모양으로 형성할 수 있으나, 이하에서는 설명의 간략화를 위하여 하부의 폭이 상부와 동일한 직사각형으로 형성하는 경우를 상정하여 설명하기로 한다.
도 5 및 도 11을 참조하면, 상기 소자분리트렌치(57)를 채우는 소자분리막(63)을 형성한다. 상기 소자분리막(63)은 실리콘산화막과 같은 절연막으로 형성할 수 있다.
예를 들면, 상기 소자분리트렌치(57)를 갖는 반도체기판(51) 상에 고밀도플라즈마 화학기상증착(high density plasma chemical vapor deposition; HDPCVD)방법에 의한 실리콘산화막(이하에서는 '고밀도플라즈마 산화막' 이라 한다)을 형성할 수 있다. 상기 고밀도플라즈마 화학기상증착(HDPCVD)방법은 증착 및 식각 공정이 번갈아가면서 반복적으로 수행되므로 매립특성이 우수한 것으로 알려져 있다. 상기 고밀도플라즈마 산화막은 상기 소자분리트렌치(57)를 완전히 채우고 상기 반도체기판(51) 전면 상을 덮도록 형성할 수 있다. 상기 고밀도플라즈마 산화막을 평탄화 하여 상기 소자분리막(63)을 형성할 수 있다. 상기 평탄화 공정은 상기 하드마스크 패턴(55)을 정지막으로 채택하는 화학기계적연마(chemical mechanical polishing; CMP) 공정이 채택될 수 있다.
그 결과, 상기 반도체기판(51) 내에 상기 제 1 활성영역(1) 및 상기 제 1 활성영역(1)으로부터 연장된 상기 제 2 활성영역(2)을 한정하는 소자분리막(63)을 형성할 수 있다.
이어서, 상기 소자분리막(63)을 패터닝 하여 리세스영역(63R)을 형성한다. 상기 리세스영역(63R)에 의하여 상기 제 2 활성영역(2)의 적어도 일 측벽(77)이 노출된다. 또한, 상기 리세스영역(63R)에 의하여 상기 제 2 활성영역(2)의 양 측벽(77)들이 노출될 수도 있다.
구체적으로, 상기 소자분리막(63)을 갖는 반도체기판(51) 상에 포토레지스트 패턴(도시하지 않음)을 형성한다. 상기 포토레지스트 패턴은 상기 소자분리막(63) 의 소정영역을 노출시키며 상기 제 2 활성영역(2)의 적어도 일 측벽(77) 상을 가로지르는 개구부를 갖도록 형성한다. 또한, 상기 개구부는 상기 제 2 활성영역(2)의 양 측벽(77)들을 완전히 가로지르며 연장되어 상기 소자분리막(63)의 소정영역들을 노출시키도록 형성할 수도 있다. 상기 포토레지스트 패턴을 식각마스크로 이용하여 상기 소자분리막(63)을 선택적으로 식각하여 상기 리세스영역(63R)을 형성한다.
도 5 및 도 12를 참조하면, 상기 하드마스크 패턴(55) 및 상기 패드 패턴(53)을 제거하여 상기 제 1 활성영역(1) 및 상기 제 2 활성영역(2)을 노출한다.
상기 하드마스크 패턴(55)이 실리콘질화막(SiN)으로 형성되어 있는 경우에, 상기 하드마스크 패턴(55)은 인산(H3PO4)용액과 같은 습식식각용액을 이용하여 제거할 수 있다. 상기 패드 패턴(53)은 불산(HF)을 함유하는 산화막 식각용액을 이용하여 제거할 수 있다. 이와는 달리, 상기 패드 패턴(53)은 건식식각 방법으로 제거할 수도 있다. 상기 산화막 식각용액을 이용하여 상기 패드 패턴(53)을 제거하는 경우, 상기 소자분리막(63)이 함께 식각되어 상기 리세스영역(63R)은 더욱 확장될 수 있다.
도 5 및 도 13을 참조하면, 상기 노출된 제 1 및 제 2 활성영역들(1, 2) 상에 게이트유전막(71)을 형성한다. 상기 게이트유전막(71)은 열 산화 방법에 의한 실리콘산화막으로 형성할 수 있다. 이 경우에, 상기 게이트유전막(71)은 상기 제 2 활성영역(2)의 노출된 측벽들(77)에도 형성될 수 있다.
이어서, 상기 게이트유전막(71)을 갖는 반도체기판(51) 상에 게이트도전막 (73)을 형성한다. 상기 게이트도전막(73)은 상기 리세스영역(63R)을 채우며 상기 반도체기판(51) 상을 덮도록 형성할 수 있다. 상기 게이트도전막(73)은 폴리실리콘막으로 형성할 수 있다.
이제 다시 도 6을 참조하여 상기 이미지 센서의 제조방법들 중 나머지 부분을 설명하기로 한다.
도 5 및 도 6을 다시 참조하면, 상기 게이트도전막(73)을 패터닝 하여 전송게이트전극(73')을 형성한다. 상기 전송게이트전극(73')은 상기 제 2 활성영역(2)의 적어도 일 측벽(77)을 덮도록 형성한다. 또한, 상기 리세스영역(63R)에 의하여 상기 제 2 활성영역(2)의 양 측벽(77)들이 노출된 경우에, 상기 전송게이트전극(73')은 상기 제 2 활성영역(2)의 양 측벽(77)들을 덮도록 형성될 수 있다. 이에 더하여, 상기 제 2 활성영역(2)의 양 측벽(77)들 및 상부면이 노출된 경우에, 상기 전송게이트전극(73')은 상기 제 2 활성영역(2)의 양 측벽(77)들 및 상부면을 덮도록 형성될 수도 있다.
상기 전송게이트전극(73')은 상기 제 1 활성영역(1) 상의 일부영역을 덮도록 연장하여 형성할 수 있다. 상기 제 1 활성영역(1) 상을 덮는 상기 전송게이트전극(73')의 연장된 부분은 평면도 상에서 보여 질 때 오목한 부분을 갖도록 형성한다. 상기 오목한 부분은 상기 제 1 활성영역(1) 상부를 노출시키며 연장되어 상기 제 2 활성영역(2) 상부의 적어도 일부분을 노출시키도록 형성하는 것이 바람직하다. 상기 오목한 부분은 평면도 상에서 보여 질 때 "U", "V" 또는 "W"형으로 형성할 수 있다.
상기 전송게이트전극(73')은 상기 제 1 활성영역(1) 상의 일부영역을 덮도록 연장하여 형성할 수 있다. 상기 제 1 활성영역(1) 상을 덮는 상기 전송게이트전극(73')의 연장된 부분은 평면도 상에서 보여 질 때 오목한 부분을 갖도록 형성한다. 상기 오목한 부분은 상기 제 1 활성영역(1) 상부를 노출시키며 연장되어 상기 제 2 활성영역(2) 상부의 적어도 일부분을 노출시키도록 형성하는 것이 바람직하다. 상기 오목한 부분은 평면도 상에서 보여 질 때 "U", "V" 또는 "W"형으로 형성할 수 있다.
상기 전송게이트전극(73')을 갖는 반도체기판(51) 상에 n포토다이오드 포토레지스트 패턴(도시하지 않음)을 형성할 수 있다. 상기 n포토다이오드 포토레지스트 패턴은 상기 전송게이트전극(73')을 덮을 수 있다. 상기 n포토다이오드 포토레지스트 패턴은, 상기 반도체기판(51) 상을 덮도록 형성되고, 상기 제 1 활성영역(1) 및 상기 오목한 부분을 노출시키는 개구부를 갖도록 형성될 수 있다. 상기 전송게이트전극(73') 및 상기 n포토다이오드 포토레지스트 패턴을 이온주입마스크로 이용하여 상기 개구부에 노출된 제 1 및 제 2 활성영역(1, 2)에 n형 불순물이온들을 주입하여 깊은 n불순물영역(65)을 형성할 수 있다. 또한, 상기 개구부에 노출된 제 1 및 제 2 활성영역(1, 2)에 p형 불순물이온들을 주입하여 얕은 p불순물영역(67)을 형성할 수 있다.
상기 p형 불순물이온들을 주입하는 공정은 상기 n포토다이오드 포토레지스트 패턴을 이온주입마스크로 이용할 수 있다. 이와는 달리, 상기 p형 불순물이온들을 주입하는 공정은 p포토다이오드 포토레지스트 패턴(도시하지 않음)을 별도로 형성한 후 실시할 수도 있다. 상기 이온주입 공정들은 다양한 에너지 및 다양한 각도를 이용하여 수행할 수 있다. 상기 얕은 p불순물영역(67)은 상기 제 1 및 제 2 활성영역(1, 2)의 표면에서 하부로 얕게 확장되도록 형성할 수 있다.
이에 반하여, 상기 깊은 n불순물영역(65)은 상기 얕은 p불순물영역(67) 바닥에서 하부로 확장되도록 형성할 수 있다. 즉, 단면도 상에서 보여 질 때 상기 깊은 n불순물영역(65)은 상기 얕은 p불순물영역(67) 아래에 형성할 수 있다. 상기 깊은 n불순물영역(65) 및 상기 얕은 p불순물영역(67)은 포토다이오드(photodiode; PD; 69)를 구성한다.
상기 p형 불순물이온들을 주입하는 공정은 상기 n포토다이오드 포토레지스트 패턴을 이온주입마스크로 이용할 수 있다. 이와는 달리, 상기 p형 불순물이온들을 주입하는 공정은 p포토다이오드 포토레지스트 패턴(도시하지 않음)을 별도로 형성한 후 실시할 수도 있다. 상기 이온주입 공정들은 다양한 에너지 및 다양한 각도를 이용하여 수행할 수 있다. 상기 얕은 p불순물영역(67)은 상기 제 1 및 제 2 활성영역(1, 2)의 표면에서 하부로 얕게 확장되도록 형성할 수 있다.
이에 반하여, 상기 깊은 n불순물영역(65)은 상기 얕은 p불순물영역(67) 바닥에서 하부로 확장되도록 형성할 수 있다. 즉, 단면도 상에서 보여 질 때 상기 깊은 n불순물영역(65)은 상기 얕은 p불순물영역(67) 아래에 형성할 수 있다. 상기 깊은 n불순물영역(65) 및 상기 얕은 p불순물영역(67)은 포토다이오드(photodiode; PD; 69)를 구성한다.
상기 깊은 n불순물영역(65)을 형성할 때 상기 오목한 부분에 노출된 상기 제 1 및 제 2 활성영역(1, 2)에도 n형 불순물이온들이 주입된다. 상기 오목한 부분에 주입된 n형 불순물이온들은 상기 포토다이오드(69)의 돌출부(69E)를 형성할 수 있다. 상기 얕은 p불순물영역(67) 을 형성할 때, 상기 돌출부(69E)에도 상기 p형 불순물이온들이 주입될 수 있다. 이와 반대로, 상기 p포토다이오드 포토레지스트 패턴을 이용하여 상기 돌출부(69E)에는 상기 p형 불순물이온들이 주입되지 않도록 할 수도 있다. 즉, 상기 돌출부(69E)는 상기 깊은 n불순물영역(65) 만으로 형성할 수 있으며, 상기 깊은 n불순물영역(65) 및 상기 얕은 p불순물영역(67)으로 형성할 수도 있다.
또한, 상기 돌출부(69E)는 평면도 상에서 보여 질 때 "U", "V" 또는 "W"형으로 형성할 수 있다.
그 결과, 상기 깊은 n불순물영역(65) 과 상기 양 측벽(77)들 간의 상기 이격 거리(D')는 종래기술(도 2의 d)에 비하여 현저히 가까워질 수 있다. 따라서 상기 깊은 n불순물영역(65)에 집속되는 광전하의 운송효율을 극대화할 수 있는 이미지 센서의 단위 화소를 형성할 수 있다.
또한, 상기 돌출부(69E)는 평면도 상에서 보여 질 때 "U", "V" 또는 "W"형으로 형성할 수 있다.
그 결과, 상기 깊은 n불순물영역(65) 과 상기 양 측벽(77)들 간의 상기 이격 거리(D')는 종래기술(도 2의 d)에 비하여 현저히 가까워질 수 있다. 따라서 상기 깊은 n불순물영역(65)에 집속되는 광전하의 운송효율을 극대화할 수 있는 이미지 센서의 단위 화소를 형성할 수 있다.
이어서, 상기 포토다이오드(69)와 이격되는 위치의 상기 제 2 활성영역(2) 상을 노출하는 플로팅 포토레지스트 패턴을 형성할 수 있다. 상기 플로팅 포토레지스트 패턴은 상기 전송게이트전극(73')을 덮을 수 있다. 상기 플로팅 포토레지스트 패턴 및 상기 전송게이트전극(73')을 이온주입마스크로 이용하여 상기 노출된 제 2 활성영역(2)에 n형 고농도 불순물이온들을 주입하여 플로팅확산영역(floating diffusion; FD; 79)을 형성할 수 있다. 이 경우에, 상기 플로팅확산영역(79)은 상기 제 2 활성영역(2)의 표면으로부터 하부로 확장되어 형성된 n형 고농도 불순물영역을 갖도록 형성될 수 있다.
상술한 바와 같이 본 발명에 따르면, 포토다이오드 및 플로팅확산영역 사이에 전송게이트전극이 배치된다. 상기 전송게이트전극은 제 2 활성영역의 상부 및 측벽들을 덮도록 배치할 수 있다. 상기 포토다이오드는 상기 전송게이트전극과 마 주치는 부분에서 상기 제 2 활성영역으로 침투하는 돌출부를 구비한다. 상기 돌출부에는 상기 포토다이오드의 깊은 n불순물영역이 연장된다. 상기 돌출부에 의하여 상기 제 2 활성영역의 양 측벽들과 상기 깊은 n불순물영역 간의 이격 거리는 종래기술에 비하여 현저히 가까워 질 수 있다. 따라서 상기 깊은 n불순물영역에 집속되는 광전하의 운송효율을 극대화할 수 있는 구조를 구현할 수 있다.
Claims (17)
- 반도체기판 내에 배치되어 제 1 활성영역 및 상기 제 1 활성영역으로부터 연장된 제 2 활성영역을 한정하는 소자분리막;상기 제 2 활성영역을 가로지르며 상기 제 1 활성영역에 일부분이 겹치고 상기 제 2 활성영역의 적어도 일 측벽을 덮되, 상기 제 1 활성영역 및 상기 제 2 활성영역이 접하는 영역에 오목한 부분을 갖는 절연된 전송게이트전극;상기 전송게이트전극 일측의 상기 제 1 활성영역 및 상기 제 2 활성영역에 배치되고, 얕은 p불순물영역 및 상기 얕은 p불순물영역 하부에 배치된 깊은 n불순물영역을 구비하되, 상기 얕은 p불순물영역 및 상기 깊은 n불순물영역 중 적어도 하나는 상기 제 1 활성영역에서 상기 제 2 활성영역으로 신장된 돌출부를 갖는 포토다이오드(photodiode; PD); 및상기 포토다이오드와 이격되고 상기 전송게이트전극에 인접한 상기 제 2 활성영역 내에 배치된 플로팅확산영역(floating diffusion; FD)을 포함하는 이미지 센서.
- 제 1 항에 있어서,상기 돌출부는 평면도 상에서 보여 질 때 "U", "V" 또는 "W"형인 것을 특징으로 하는 이미지 센서.
- 제 1 항에 있어서,상기 돌출부는 상기 깊은 n불순물영역인 것을 특징으로 하는 이미지 센서.
- 제 1 항에 있어서,상기 돌출부는 상기 깊은 n불순물영역 및 상기 얕은 p불순물영역인 것을 특징으로 하는 이미지 센서.
- 제 1 항에 있어서,상기 절연된 전송게이트전극은 상기 제 2 활성영역의 양 측벽들을 덮는 것을 특징으로 하는 이미지 센서.
- 제 1 항에 있어서,상기 절연된 전송게이트전극은 상기 제 2 활성영역의 양 측벽들 및 상부를 덮는 것을 특징으로 하는 이미지 센서.
- 제 1 항에 있어서,상기 플로팅확산영역은 상기 제 2 활성영역의 표면으로부터 하부로 확장되어 형성된 고농도의 n불순물영역인 것을 특징으로 하는 이미지 센서.
- 반도체기판 내에 배치되어 제 1 활성영역 및 상기 제 1 활성영역으로부터 연장된 제 2 활성영역을 한정하는 소자분리막;상기 제 1 활성영역에 일부분이 겹치고 상기 제 2 활성영역의 양 측벽들을 덮는 절연된 전송게이트전극;상기 전송게이트전극 일측의 상기 제 1 활성영역 및 상기 제 2 활성영역에 배치되고, 얕은 p불순물영역 및 상기 얕은 p불순물영역 하부에 배치된 깊은 n불순물영역을 구비하되, 상기 얕은 p불순물영역 및 상기 깊은 n불순물영역 중 적어도 하나는 상기 제 1 활성영역에서 상기 제 2 활성영역으로 신장된 돌출부를 갖는 포토다이오드(photodiode; PD); 및상기 포토다이오드와 이격되고 상기 전송게이트전극에 인접한 상기 제 2 활성영역 내에 배치된 플로팅확산영역(floating diffusion; FD)을 포함하는 이미지 센서.
- 제 8 항에 있어서,상기 돌출부는 평면도 상에서 보여 질 때 "U", "V" 또는 "W"형인 것을 특징으로 하는 이미지 센서.
- 제 8 항에 있어서,상기 플로팅확산영역은 상기 제 2 활성영역의 표면으로부터 하부로 확장되어 형성된 고농도의 n불순물영역인 것을 특징으로 하는 이미지 센서.
- 반도체기판 내에 제 1 활성영역 및 상기 제 1 활성영역으로부터 연장된 제 2 활성영역을 한정하는 소자분리막을 형성하고,상기 제 2 활성영역을 가로지르며 상기 제 1 활성영역에 일부분이 겹치고 상기 제 2 활성영역의 적어도 일 측벽을 덮는 절연된 전송게이트전극을 형성하되, 상기 전송게이트전극은 상기 제 1 활성영역 및 상기 제 2 활성영역이 접하는 영역에 오목한 부분을 갖고,상기 전송게이트전극을 이온주입 마스크로 이용하여 상기 제 1 활성영역 및 상기 제 2 활성영역에 깊은 n불순물영역을 형성하는 것을 포함하되, 상기 깊은 n불순물영역은 상기 제 1 활성영역에서 상기 제 2 활성영역으로 신장된 돌출부를 갖는 이미지 센서의 제조방법.
- 제 11 항에 있어서,상기 전송게이트전극은 상기 제 2 활성영역의 양 측벽들을 덮도록 형성하는 것을 특징으로 하는 이미지 센서의 제조방법.
- 제 11 항에 있어서,상기 전송게이트전극은 상기 제 2 활성영역의 양 측벽들 및 상부를 덮도록 형성하는 것을 특징으로 하는 이미지 센서의 제조방법.
- 제 11 항에 있어서,상기 돌출부는 평면도 상에서 보여 질 때 "U", "V" 또는 "W"형으로 형성하는 것을 특징으로 하는 이미지 센서의 제조방법.
- 제 11 항에 있어서,상기 깊은 n불순물영역을 형성한 후,상기 제 1 활성영역에 p형 불순물이온들을 주입하여 상기 깊은 n불순물영역 상부에 얕은 p불순물영역을 형성하고,상기 얕은 p불순물영역과 이격되는 위치의 상기 제 2 활성영역에 n형 고농도 불순물이온들을 주입하여 플로팅확산영역(floating diffusion; FD)을 형성하는 것을 더 포함하는 이미지 센서의 제조방법.
- 반도체기판 내에 소자분리막을 형성하여 제 1 활성영역 및 상기 제 1 활성영역으로부터 연장된 제 2 활성영역을 한정하고,상기 제 1 활성영역에 일부분이 겹치고 상기 제 2 활성영역의 양 측벽을 덮는 절연된 전송게이트전극을 형성하되, 상기 전송게이트전극은 상기 제 1 활성영역 및 상기 제 2 활성영역이 접하는 영역에 오목한 부분을 갖고,상기 제 1 활성영역 및 상기 제 2 활성영역에 깊은 n불순물영역을 형성하되, 상기 깊은 n불순물영역은 상기 제 1 활성영역에서 상기 제 2 활성영역으로 신장된 돌출부를 갖고,상기 제 1 활성영역에 p형 불순물이온들을 주입하여 상기 깊은 n불순물영역 상부에 얕은 p불순물영역을 형성하고,상기 깊은 n불순물영역과 이격되고 상기 전송게이트전극에 인접한 상기 제 2 활성영역 내에 n형 고농도 불순물이온들을 주입하여 플로팅확산영역(floating diffusion; FD)을 형성하는 것을 포함하는 이미지 센서의 제조방법.
- 제 16 항에 있어서,상기 돌출부는 평면도 상에서 보여 질 때 "U", "V" 또는 "W"형으로 형성하는 것을 특징으로 하는 이미지 센서의 제조방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050001338A KR100678466B1 (ko) | 2005-01-06 | 2005-01-06 | 3ｄ 전송트랜지스터를 구비하는 이미지 센서 및 그 제조방법 |
| US11/325,975 US7741143B2 (en) | 2005-01-06 | 2006-01-04 | Image sensor having 3-dimensional transfer transistor and its method of manufacture |
| US12/770,957 US20100207170A1 (en) | 2005-01-06 | 2010-04-30 | Image sensor having 3-dimensional transfer transistor and its method of manufacture |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020050001338A KR100678466B1 (ko) | 2005-01-06 | 2005-01-06 | 3ｄ 전송트랜지스터를 구비하는 이미지 센서 및 그 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060081026A KR20060081026A (ko) | 2006-07-12 |
| KR100678466B1 true KR100678466B1 (ko) | 2007-02-02 |
Family
ID=36639396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050001338A KR100678466B1 (ko) | 2005-01-06 | 2005-01-06 | 3ｄ 전송트랜지스터를 구비하는 이미지 센서 및 그 제조방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US7741143B2 (ko) |
| KR (1) | KR100678466B1 (ko) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100910936B1 (ko) * | 2007-08-09 | 2009-08-06 | (주)실리콘화일 | 영상감도 및 다이내믹 레인지를 향상시키는 단위픽셀 |
| JP5292787B2 (ja) * | 2007-11-30 | 2013-09-18 | ソニー株式会社 | 固体撮像装置及びカメラ |
| KR100949237B1 (ko) * | 2007-12-22 | 2010-03-24 | 주식회사 동부하이텍 | 이미지 센서 및 그 제조 방법 |
| JP5192277B2 (ja) * | 2008-04-14 | 2013-05-08 | シャープ株式会社 | 固体撮像装置の製造方法 |
| US8653436B2 (en) * | 2009-01-09 | 2014-02-18 | Omnivision Technologies, Inc. | CMOS pixel including a transfer gate overlapping the photosensitive region |
| JP5493669B2 (ja) * | 2009-10-07 | 2014-05-14 | ソニー株式会社 | 固体撮像装置、撮像装置、および固体撮像装置の製造方法 |
| US8658956B2 (en) * | 2009-10-20 | 2014-02-25 | Omnivision Technologies, Inc. | Trench transfer gate for increased pixel fill factor |
| US8637910B2 (en) * | 2009-11-06 | 2014-01-28 | Samsung Electronics Co., Ltd. | Image sensor |
| JP5537523B2 (ja) * | 2011-09-22 | 2014-07-02 | 株式会社東芝 | 固体撮像装置 |
| KR101867337B1 (ko) * | 2012-01-30 | 2018-06-15 | 삼성전자주식회사 | 이미지 센서 및 그 제조 방법 |
| KR101989567B1 (ko) * | 2012-05-31 | 2019-06-14 | 삼성전자주식회사 | 이미지 센서 |
| US8686477B2 (en) * | 2012-07-25 | 2014-04-01 | Omnivision Technologies, Inc. | Ground contact structure for a low dark current CMOS pixel cell |
| KR102009192B1 (ko) | 2013-02-05 | 2019-08-09 | 삼성전자주식회사 | 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서 |
| CN104981906B (zh) * | 2013-03-14 | 2018-01-19 | 索尼半导体解决方案公司 | 固态图像传感器、其制造方法和电子设备 |
| US9437470B2 (en) | 2013-10-08 | 2016-09-06 | Cypress Semiconductor Corporation | Self-aligned trench isolation in integrated circuits |
| CN103928486B (zh) * | 2014-05-08 | 2017-02-15 | 格科微电子（上海）有限公司 | 图像传感器及其形成方法 |
| KR102433575B1 (ko) | 2015-10-12 | 2022-08-19 | 삼성전자주식회사 | 이미지 센서 |
| KR102574973B1 (ko) * | 2018-09-17 | 2023-09-06 | 에스케이하이닉스 주식회사 | P-형 분리 구조를 갖는 이미지 센서 |
| CN110911433B (zh) * | 2019-12-03 | 2022-08-26 | 豪威科技(上海)有限公司 | 图像传感器及电子设备 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0652786B2 (ja) * | 1986-05-13 | 1994-07-06 | 三菱電機株式会社 | 固体撮像素子 |
| JP2000353801A (ja) | 1999-06-14 | 2000-12-19 | Mitsubishi Electric Corp | 固体撮像素子を有する半導体装置およびその製造方法 |
| KR100542691B1 (ko) * | 2001-07-27 | 2006-01-16 | 매그나칩 반도체 유한회사 | 필팩터를 증가시킬 수 있는 씨모스 이미지 센서 및 그구동 방법 |
| KR100494030B1 (ko) | 2002-01-10 | 2005-06-10 | 매그나칩 반도체 유한회사 | 이미지센서 및 그 제조 방법 |
| JP2003258231A (ja) * | 2002-03-05 | 2003-09-12 | Sony Corp | 固体撮像素子 |
| JP2003264283A (ja) * | 2002-03-12 | 2003-09-19 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| JP2004039671A (ja) | 2002-06-28 | 2004-02-05 | Canon Inc | 光電変換装置及びその制御方法 |
| KR100630704B1 (ko) * | 2004-10-20 | 2006-10-02 | 삼성전자주식회사 | 비평면 구조의 트랜지스터를 구비한 ｃｍｏｓ 이미지 센서및 그 제조 방법 |
| US7217968B2 (en) * | 2004-12-15 | 2007-05-15 | International Business Machines Corporation | Recessed gate for an image sensor |
| US8653436B2 (en) * | 2009-01-09 | 2014-02-18 | Omnivision Technologies, Inc. | CMOS pixel including a transfer gate overlapping the photosensitive region |
-
2005
- 2005-01-06 KR KR1020050001338A patent/KR100678466B1/ko active IP Right Grant
-
2006
- 2006-01-04 US US11/325,975 patent/US7741143B2/en active Active
-
2010
- 2010-04-30 US US12/770,957 patent/US20100207170A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US7741143B2 (en) | 2010-06-22 |
| US20060145215A1 (en) | 2006-07-06 |
| KR20060081026A (ko) | 2006-07-12 |
| US20100207170A1 (en) | 2010-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100678466B1 (ko) | 3ｄ 전송트랜지스터를 구비하는 이미지 센서 및 그 제조방법 | |
| KR100619396B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| KR100630704B1 (ko) | 비평면 구조의 트랜지스터를 구비한 ｃｍｏｓ 이미지 센서및 그 제조 방법 | |
| US7071531B2 (en) | Trench isolation for semiconductor devices | |
| US7595213B2 (en) | Semiconductor devices, CMOS image sensors, and methods of manufacturing same | |
| US8129812B2 (en) | Trench isolation structure and method of formation | |
| KR100720503B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| JP2009277722A (ja) | 固体撮像装置及びその製造方法 | |
| JP4746639B2 (ja) | 半導体デバイス | |
| KR100853792B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| JP2012109540A (ja) | 固体撮像装置の製造方法 | |
| US7411173B2 (en) | Image sensor and method of manufacturing the same | |
| KR100712507B1 (ko) | 두 종류의 소자분리영역들을 포함하는 씨모스 이미지센서및 그 제조 방법 | |
| KR100708866B1 (ko) | 이미지 센서의 제조 방법 | |
| KR20060108017A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| JP4768889B1 (ja) | 画像撮像デバイス及びその製造方法 | |
| JP2006303385A (ja) | 固体撮像素子及びその製造方法 | |
| WO2023248648A1 (ja) | 半導体装置及び電子機器 | |
| KR100601106B1 (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| KR20050062143A (ko) | 이미지센서 픽셀영역의 소자분리 방법 | |
| KR20040059759A (ko) | 새로운 형태의 소자분리막을 구비한 시모스 이미지센서 및그 제조방법 | |
| KR20060095535A (ko) | 시모스 이미지 센서 및 그 제조방법 | |
| KR20040059429A (ko) | 시모스 이미지센서의 제조방법 | |
| KR20090079105A (ko) | 이미지 센서 및 그 제조 방법 | |
| KR20040007971A (ko) | 크로스토크를 방지할 수 있는 이미지센서 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130102 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140103 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20141231 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20160104 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20191226 Year of fee payment: 14 |