KR100949237B1 - 이미지 센서 및 그 제조 방법 - Google Patents
이미지 센서 및 그 제조 방법 Download PDFInfo
- Publication number
- KR100949237B1 KR100949237B1 KR1020070135952A KR20070135952A KR100949237B1 KR 100949237 B1 KR100949237 B1 KR 100949237B1 KR 1020070135952 A KR1020070135952 A KR 1020070135952A KR 20070135952 A KR20070135952 A KR 20070135952A KR 100949237 B1 KR100949237 B1 KR 100949237B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- active region
- region
- isolation layer
- semiconductor substrate
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims description 16
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 37
- 238000002955 isolation Methods 0.000 claims abstract description 36
- 238000005530 etching Methods 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 5
- 229920005591 polysilicon Polymers 0.000 claims description 5
- 239000012535 impurity Substances 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electromagnetism (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
실시예에 따른 이미지 센서는 소자분리막을 포함하여, 활성영역이 정의된 반도체 기판; 상기 반도체 기판에 형성된 포토 다이오드; 및 상기 포토다이오드를 포함하는 상기 반도체 기판 상에 형성된 게이트를 포함하며, 상기 게이트 하부에 형성된 상기 소자분리막은 활성영역보다 낮게 형성되어, 상기 게이트가 상기 게이트 하부에 형성된 활성영역을 둘러싸는 것을 포함한다.
실시예에 따른 이미지 센서의 제조 방법은 반도체 기판에 활성영역을 정의하는 소자분리막을 형성하는 단계; 상기 소자분리막을 포함하는 상기 반도체 기판에 포토다이오드를 형성하는 단계; 게이트가 형성될 영역의 하부에 형성된 소자분리막을 식각하여, 상기 게이트가 형성될 영역의 활성영역과 소자분리막에 단차를 형성시키는 단계; 및 상기 활성영역을 둘러싸는 게이트를 형성하는 단계를 포함하며, 상기 활성영역은 상기 포토다이오드와 접하는 것을 포함한다.
이미지 센서
Description
실시예는 이미지 센서 및 그 제조 방법에 관한 것이다.
이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게 전하결합소자(charge coupled device: CCD)와 씨모스(CMOS; Complementary Metal Oxide Silicon) 이미지 센서(Image Sensor)(CIS)로 구분된다.
씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.
실시예는 이미지 센서에서 포토다이오드에서 형성되는 광전하를 전송시키는 게이트를 FinFET의 구조로 형성하여, 이미지 센서의 신뢰성을 향상시킬 수 있는 이미지 센서 및 그 제조방법을 제공한다.
실시예에 따른 이미지 센서는 소자분리막을 포함하여, 활성영역이 정의된 반도체 기판; 상기 반도체 기판에 형성된 포토 다이오드; 및 상기 포토다이오드를 포함하는 상기 반도체 기판 상에 형성된 게이트를 포함하며, 상기 게이트 하부에 형성된 상기 소자분리막은 활성영역보다 낮게 형성되어, 상기 게이트가 상기 게이트 하부에 형성된 활성영역을 둘러싸는 것을 포함한다.
실시예에 따른 이미지 센서의 제조 방법은 반도체 기판에 활성영역을 정의하는 소자분리막을 형성하는 단계; 상기 소자분리막을 포함하는 상기 반도체 기판에 포토다이오드를 형성하는 단계; 게이트가 형성될 영역의 하부에 형성된 소자분리막을 식각하여, 상기 게이트가 형성될 영역의 활성영역과 소자분리막에 단차를 형성시키는 단계; 및 상기 활성영역을 둘러싸는 게이트를 형성하는 단계를 포함하며, 상기 활성영역은 상기 포토다이오드와 접하는 것을 포함한다.
실시예에 따른 이미지 센서 및 그 제조 방법은 포토다이오드에서 형성되는 광전하를 전송시키는 게이트를 FinFET의 구조로 형성하여, 상기 포토다이오드에서 생성되는 광전하의 제어를 위한 속도를 높일 수 있다.
또한, 게이트를 FinFET의 구조로 형성하여, 이미지 센서의 래그(Lag) 특성, 암전류(dark current) 및 누설 전류(leakage current) 특성 등의 전기적인 특성을 향상시킬 수 있어, 이미지 센서의 신뢰성을 향상시킬 수 있다.
실시예에 따른 이미지 센서는 소자분리막을 포함하여, 활성영역이 정의된 반도체 기판; 상기 반도체 기판에 형성된 포토 다이오드; 및 상기 포토다이오드를 포함하는 상기 반도체 기판 상에 형성된 게이트를 포함하며, 상기 게이트 하부에 형성된 상기 소자분리막은 활성영역보다 낮게 형성되어, 상기 게이트가 상기 게이트 하부에 형성된 활성영역을 둘러싸는 것을 포함한다.
실시예에 따른 이미지 센서의 제조 방법은 반도체 기판에 활성영역을 정의하는 소자분리막을 형성하는 단계; 상기 소자분리막을 포함하는 상기 반도체 기판에 포토다이오드를 형성하는 단계; 게이트가 형성될 영역의 하부에 형성된 소자분리막을 식각하여, 상기 게이트가 형성될 영역의 활성영역과 소자분리막에 단차를 형성시키는 단계; 및 상기 활성영역을 둘러싸는 게이트를 형성하는 단계를 포함하며, 상기 활성영역은 상기 포토다이오드와 접하는 것을 포함한다.
이하, 실시예에 따른 이미지 센서 및 그 제조 방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/아래(on/under)"에 형성되는 것으로 기재되는 경우에 있어, 상/아래는 직접(directly)와 또는 다른 층을 개재하 여(indirectly) 형성되는 것을 모두 포함한다.
실시예의 설명에 있어서 씨모스 이미지 센서(CIS)에 대한 구조의 도면을 이용하여 설명하나, 본 발명은 씨모스 이미지 센서에 한정되는 것이 아니며, CCD 이미지센서 등 모든 이미지센서에 적용이 가능하다.
도 6은 실시예에 따른 이미지 센서의 평면도 및 단면도이다.
도 6a 내지 도 6c에 도시된 바와 같이, 실시예에 따른 이미지 센서는 소자분리막(5)을 포함하여, 활성영역이 정의된 반도체 기판(10); 상기 반도체 기판(10)에 형성된 포토 다이오드(30); 및 상기 포토다이오드(30)를 포함하는 상기 반도체 기판(10) 상에 형성된 게이트(55)를 포함하며, 상기 게이트(55) 하부에 형성된 상기 소자분리막(5)은 활성영역(10a)보다 낮게 형성되어, 상기 게이트(55)가 상기 게이트(55) 하부에 형성된 활성영역(10a)을 둘러싸도록 형성된다.
반도체 기판(10)은 고농도의 p++형 실리콘 기판 상에 저농도의 p형 에피층(미도시)이 형성될 수 있다.
이는, 저농도의 p에피층이 존재하므로 포토다이오드의 공핍영역(Depletion region)을 크고, 깊게 증가시킬 수 있어 광전하를 모으기 위한 포토다이오드의 능력(ability)을 증가시킬 수 있다.
또한, p형 에피층의 하부에 고농도의 p++형 기판을 갖게 되면, 이웃하는 단위화소(pixel)로 전하가 확산되기 전에 상기 전하가 재결합(Recombination)되기 때문에 광전하의 불규칙 확산(Random Diffusion)을 감소시켜 광전하의 전달 기능 변 화를 감소시킬 수 있기 때문이다.
포토다이오드(30)는 상기 반도체 기판(10)에 n형 불순물을 주입한 제1불순물 영역(15) 및 p형 불순물을 주입한 제2불순물 영역(20)을 포함한다.
이때, 상기 제1불순물 영역(15), 제2불순물 영역(20) 및 반도체 기판(10)이 접하여 PNP 포토다이오드로 동작할 수 있다.
상기 게이트(55)는 산화막(52) 및 폴리실리콘막(50)을 포함하며, FinFET(Fin Field Effect Transistor)의 구조로 형성된다.
그리고, 상기 게이트가 형성될 영역(C)의 활성영역(10a)이 소자분리막(5) 상으로 돌출되어 있기 때문에, 상기 활성영역(10a)은 상기 산화막(52) 및 폴리실리콘막(50)에 의해 둘러싸여진다.
즉, 상기 게이트(55)가 상기 활성영역(10a)의 양측벽 및 상면을 감싸는 FinFET의 구조로 형성되며, 상기 게이트(55)에 둘러싸인 활성영역(10a)은 상기 포토다이오드(30)와 접하도록 형성될 수 있다.
상기 게이트(55)는 트랜스퍼게이트(transfer gate)가 될 수 있다.
이와 같이, 상기 게이트(55)가 상기 활성영역(10a)의 양측벽 및 상면을 감싸는 구조로 형성되기 때문에, 상기 포토다이오드(30)에서 생성되는 광전하의 제어를 위한 속도를 높일 수 있어, 이미지 센서의 래그(Lag) 특성, 암전류(dark current) 및 누설 전류(leakage current) 특성 등의 전기적인 특성이 향상될 수 있다.
도 1 내지 도 6은 실시예에 따른 이미지 센서의 제조 방법의 공정 평면도 및 단면도이다.
도 1a는 이미지 센서의 제조 방법의 공정 평면도이며, 도 1b는 공정 평면도에서 A-A'의 측단면도이다.
우선, 도 1a 및 도 1b에 도시된 바와 같이, 소자분리막(5)이 형성된 반도체 기판(10)에 포토다이오드(30)를 형성한다.
반도체 기판(10)은 고농도의 p++형 실리콘 기판 상에 저농도의 p형 에피층(미도시)이 형성될 수 있다.
이는, 저농도의 p에피층이 존재하므로 포토다이오드의 공핍영역(Depletion region)을 크고, 깊게 증가시킬 수 있어 광전하를 모으기 위한 포토다이오드의 능력(ability)을 증가시킬 수 있다.
또한, p형 에피층의 하부에 고농도의 p++형 기판을 갖게 되면, 이웃하는 단위화소(pixel)로 전하가 확산되기 전에 상기 전하가 재결합(Recombination)되기 때문에 광전하의 불규칙 확산(Random Diffusion)을 감소시켜 광전하의 전달 기능 변화를 감소시킬 수 있기 때문이다.
상기 소자 분리막(5)은 상기 반도체 기판(10)에 트렌치를 형성한 후, 절연물질을 매립하여 형성할 수 있다.
포토다이오드(30)는 상기 반도체 기판(10)에 n형 불순물을 주입한 제1불순물 영역(15) 및 p형 불순물을 주입한 제2불순물 영역(20)을 포함한다.
이때, 상기 제1불순물 영역(15), 제2불순물 영역(20) 및 반도체 기판(10)이 접하여 PNP 포토다이오드로 동작할 수 있다.
그리고, 도 2a 내지 도 2c에 도시된 바와 같이, 상기 포토다이오드(30)가 형성된 반도체 기판(10) 상에 절연막(35)을 형성하고, 상기 절연막(35) 상에 제1포토레지스트 패턴(100)을 형성한다.
도 2a는 이미지 센서의 제조 방법의 공정 평면도이고, 도 2b는 공정 평면도에서 A-A'의 측단면도이며, 도 2c는 B-B'의 측단면도이다.
상기 절연막(35)은 TEOS(tetraethly orthosilicate)막을 2000 Å의 두께로 형성할 수 있다.
상기 제1포토레지스트 패턴(100)은 이후 게이트가 형성될 영역(C)의 소자분리막(5) 상부를 제외하고는 상기 반도체 기판(10)의 모든 영역에 형성된다.
즉, 상기 제1포토레지스트 패턴(100)은 게이트가 형성될 영역(C)의 활성영역(10a) 상에도 형성된다.
이어서, 도 3a 내지 도 3c에 도시된 바와 같이, 상기 제1포토레지스트 패턴(100)을 마스크로, 상기 절연막(35)에 제1식각 공정을 진행하여, 절연막 패턴(40)을 형성한다.
상기 절연막 패턴(40)은 게이트가 형성될 영역(C)의 상기 소자분리막(5) 상부를 제외하고, 상기 반도체 기판(10)의 모든 영역에 형성된다.
즉, 게이트가 형성될 영역(C)의 활성영역(10a) 상에 상기 절연막 패턴(40)이 형성될 수 있다.
상기 절연막 패턴(40)을 형성한 뒤, 상기 제1포토레지스트 패턴(100)은 애싱 공정을 진행하여 제거될 수 있다.
그리고, 도 4a 내지 도 4c에 도시된 바와 같이, 상기 반도체 기판(10) 상에 제2포토레지스트 패턴(200)을 형성한다.
상기 제2포토레지스트 패턴(200)은 게이트가 형성될 영역(C)을 제외하는 상기 반도체 기판(10) 상에 형성된다.
즉, 상기 제2포토레지스트 패턴(200)은 게이트가 형성될 영역(C)의 활성영역(10a) 및 소자분리막(5) 상에는 형성되지 않는다.
이어서, 도 5a 내지 도 5c에 도시된 바와 같이, 상기 제2포토레지스트 패턴(200)을 마스크로, 제2식각 공정을 진행한다.
상기 제2포토레지스트 패턴(200)은 게이트가 형성될 영역(C)에는 형성되어 있지 않으므로, 상기 제2식각 공정으로 게이트가 형성될 영역(C)의 상기 소자분리막(5) 및 절연막 패턴(40)이 제거된다.
게이트가 형성될 영역(C)의 활성 영역(AA) 상에 형성된 상기 절연막 패턴(40)은 모두 제거될 수 있으며, 게이트가 형성될 영역(C)의 상기 소자분리막(5)은 일부가 제거될 수 있다.
이때, 게이트가 형성될 영역(C)의 상기 소자분리막(5) 및 절연막 패턴(40)이 제거됨으로써, 게이트가 형성될 영역(C)의 활성영역(10a)이 소자분리막(5) 상으로 돌출된다.
즉, 상기 게이트가 형성될 영역(C)의 활성영역(10a)과 소자분리막(5)은 단차가 형성될 수 있다.
그리고, 상기 제2포토레지스트 패턴(200)은 애싱공정으로 제거될 수 있다.
이어서, 도 6a 내지 도 6c에 도시된 바와 같이, 상기 반도체 기판(10) 상에 게이트(55)를 형성한다.
상기 게이트(55)는 상기 반도체 기판(10) 상에 산화막(52)과 폴리실리콘막(50)을 형성하여, FinFET(Fin Field Effect Transistor)의 구조로 형성된다.
이때, 상기 게이트가 형성될 영역(C)의 활성영역(10a)이 소자분리막(5) 상으로 돌출되어 있기 때문에, 상기 활성영역(10a)은 상기 산화막(52) 및 폴리실리콘막(50)에 의해 둘러싸여진다.
즉, 상기 게이트(55)가 상기 활성영역(10a)의 양측벽 및 상면을 감싸는 FinFET의 구조로 형성된다.
상기 게이트(55)는 트랜스퍼게이트(transfer gate)가 될 수 있다.
이와 같이, 상기 게이트(55)가 상기 활성영역(10a)의 양측벽 및 상면을 감싸는 구조로 형성되기 때문에, 상기 포토다이오드(30)에서 생성되는 광전하의 제어를 위한 속도를 높일 수 있어, 이미지 센서의 래그(Lag) 특성, 암전류(dark current) 및 누설 전류(leakage current) 특성 등의 전기적인 특성이 향상될 수 있다.
이어서, 도시하지는 않았지만, 상기 반도체 기판(10)에 제3불순물 영역을 형성하여 플로팅 확산(Floating Diffusion) 영역을 형성하고, 금속배선층, 컬러필터 어레이(color filter array) 및 마이크로 렌즈(micro lens)를 더 형성할 수 있다.
이렇게 형성된 이미지 센서는 상기 포토다이오드(30)에서 생성된 광전하가 상기 게이트(55)에 의해 상기 제3불순물 영역으로 전송되어 회로부로 전송될 수 있다.
실시예에 따른 이미지 센서의 제조 방법은 포토다이오드에서 형성되는 광전하를 전송시키는 게이트를 FinFET의 구조로 형성하여, 상기 포토다이오드에서 생성되는 광전하의 제어를 위한 속도를 높일 수 있고, 이미지 센서의 래그(Lag) 특성, 암전류(dark current) 및 누설 전류(leakage current) 특성 등의 전기적인 특성을 향상시킬 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1 내지 도 8은 실시예에 따른 이미지 센서의 제조 방법의 공정단면도이다.
Claims (7)
- 삭제
- 삭제
- 삭제
- 반도체 기판에 활성영역을 정의하는 소자분리막을 형성하는 단계;상기 소자분리막을 포함하는 상기 반도체 기판에 포토다이오드를 형성하는 단계;상기 게이트가 형성될 영역의 활성영역상에 절연막 패턴을 형성하는 단계;상기 절연막 패턴을 마스크로 식각공정을 진행하여, 상기 게이트가 형성될 영역의 하부에 형성된 소자분리막을 식각하여, 상기 게이트가 형성될 영역의 활성영역과 상기 소자분리막에 단차를 형성하는 단계; 및상기 활성영역을 둘러싸는 게이트를 형성하는 단계를 포함하며,상기 활성영역은 상기 포토다이오드와 접하는 것을 포함하는 이미지 센서의 제조 방법.
- 삭제
- 제 4항에 있어서,상기 식각공정시, 상기 절연막 패턴이 모두 제거되는 것을 포함하는 이미지 센서의 제조 방법.
- 제 4항에 있어서,상기 활성영역을 둘러싸는 게이트를 형성하는 단계는,상기 활성영역을 둘러싸는 산화막을 형성하는 단계; 및상기 산화막을 포함하는 활성영역을 둘러싸는 폴리실리콘막을 형성하는 단계를 포함하는 이미지 센서의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070135952A KR100949237B1 (ko) | 2007-12-22 | 2007-12-22 | 이미지 센서 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070135952A KR100949237B1 (ko) | 2007-12-22 | 2007-12-22 | 이미지 센서 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090068079A KR20090068079A (ko) | 2009-06-25 |
| KR100949237B1 true KR100949237B1 (ko) | 2010-03-24 |
Family
ID=40995731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070135952A KR100949237B1 (ko) | 2007-12-22 | 2007-12-22 | 이미지 센서 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100949237B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11658199B2 (en) * | 2020-08-20 | 2023-05-23 | Omnivision Technologies, Inc. | Image sensor with through silicon fin transfer gate |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060001327A (ko) * | 2004-06-30 | 2006-01-06 | 삼성전자주식회사 | ＦｉｎＦＥＴ를 포함하는 반도체 소자의 제조방법 |
| KR20060081026A (ko) * | 2005-01-06 | 2006-07-12 | 삼성전자주식회사 | 3ｄ 전송트랜지스터를 구비하는 이미지 센서 및 그 제조방법 |
| KR100644019B1 (ko) | 2005-06-17 | 2006-11-10 | 매그나칩 반도체 유한회사 | 씨모스 이미지센서 및 그 제조 방법 |
| KR20070027961A (ko) * | 2005-08-30 | 2007-03-12 | 삼성전자주식회사 | ＦｉｎＦＥＴ을 포함하는 반도체 소자 및 이의 제조방법 |
-
2007
- 2007-12-22 KR KR1020070135952A patent/KR100949237B1/ko not_active IP Right Cessation
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20060001327A (ko) * | 2004-06-30 | 2006-01-06 | 삼성전자주식회사 | ＦｉｎＦＥＴ를 포함하는 반도체 소자의 제조방법 |
| KR20060081026A (ko) * | 2005-01-06 | 2006-07-12 | 삼성전자주식회사 | 3ｄ 전송트랜지스터를 구비하는 이미지 센서 및 그 제조방법 |
| KR100644019B1 (ko) | 2005-06-17 | 2006-11-10 | 매그나칩 반도체 유한회사 | 씨모스 이미지센서 및 그 제조 방법 |
| KR20070027961A (ko) * | 2005-08-30 | 2007-03-12 | 삼성전자주식회사 | ＦｉｎＦＥＴ을 포함하는 반도체 소자 및 이의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090068079A (ko) | 2009-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102674895B1 (ko) | 이미지 센서 및 이의 제조 방법 | |
| KR100778856B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| KR100869743B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100894387B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR100896876B1 (ko) | 이미지 센서 및 그 제조방법 | |
| TWI381481B (zh) | 半導體裝置及其製造方法 | |
| US20050253214A1 (en) | Solid-state imaging device | |
| JP2009071308A (ja) | イメージセンサの製造方法 | |
| CN100576511C (zh) | Cmos图像传感器的制造方法 | |
| KR100949237B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR101016552B1 (ko) | 이미지 센서 및 이미지 센서의 제조 방법 | |
| CN100470761C (zh) | Cmos图像传感器的制造方法 | |
| KR20070033718A (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR100929741B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100850859B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100935269B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100672679B1 (ko) | 시모스 이미지 센서의 광감지 소자 및 그의 제조방법 | |
| KR101038789B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR20100050331A (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100924045B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100990522B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100949236B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100935765B1 (ko) | 이미지 센서의 제조 방법 | |
| KR100595327B1 (ko) | 시모스 이미지 센서의 광감지 소자 제조방법 | |
| KR20050079436A (ko) | 화소간 신호왜곡을 개선한 이미지 센서 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |