KR100929741B1 - 이미지 센서 및 그 제조 방법 - Google Patents

이미지 센서 및 그 제조 방법 Download PDF

Info

Publication number
KR100929741B1
KR100929741B1 KR1020070118338A KR20070118338A KR100929741B1 KR 100929741 B1 KR100929741 B1 KR 100929741B1 KR 1020070118338 A KR1020070118338 A KR 1020070118338A KR 20070118338 A KR20070118338 A KR 20070118338A KR 100929741 B1 KR100929741 B1 KR 100929741B1
Authority
KR
South Korea
Prior art keywords
impurity region
gate
pattern
semiconductor substrate
photodiode
Prior art date
Application number
KR1020070118338A
Other languages
English (en)
Other versions
KR20090051891A (ko
Inventor
심희성
Original Assignee
주식회사 동부하이텍
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 동부하이텍 filed Critical 주식회사 동부하이텍
Priority to KR1020070118338A priority Critical patent/KR100929741B1/ko
Priority to US12/258,415 priority patent/US8039324B2/en
Priority to US12/258,417 priority patent/US20090114964A1/en
Priority to CN2008101735974A priority patent/CN101442065B/zh
Publication of KR20090051891A publication Critical patent/KR20090051891A/ko
Application granted granted Critical
Publication of KR100929741B1 publication Critical patent/KR100929741B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14603Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

실시예에 따른 이미지 센서는 포토다이오드, 제1불순물 영역 및 제2불순물 영역이 형성된 반도체 기판; 상기 포토다이오드와 제1불순물 영역 사이의 반도체 기판 상에 형성된 제1게이트 및 상기 제1불순물 영역과 제2불순물 영역 사이의 반도체 기판 상에 형성된 제2게이트; 상기 제2불순물 영역 상의 상기 제2게이트 측벽에 형성된 스페이서; 및 상기 포토다이오드, 제1게이트 및 제1불순물 영역 상에 형성된 절연막을 포함한다.
이미지 센서

Description

이미지 센서 및 그 제조 방법{Image Sensor and Method for Manufacturing Thereof}
실시예는 이미지 센서 및 그 제조 방법에 관한 것이다.
이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게 전하결합소자(charge coupled device: CCD)와 씨모스(CMOS; Complementary Metal Oxide Silicon) 이미지 센서(Image Sensor)(CIS)로 구분된다.
씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.
실시예는 이미지 센서의 포토 다이오드 및 불순물 영역의 표면에 식각에 의한 결함(defect)의 발생을 최소화하여 이미지 센서의 신뢰성을 향상시킬 수 있는 이미지 센서 및 그 제조방법을 제공한다.
실시예에 따른 이미지 센서는 포토다이오드, 제1불순물 영역 및 제2불순물 영역이 형성된 반도체 기판; 상기 포토다이오드와 제1불순물 영역 사이의 반도체 기판 상에 형성된 제1게이트 및 상기 제1불순물 영역과 제2불순물 영역 사이의 반도체 기판 상에 형성된 제2게이트; 상기 제2불순물 영역 상의 상기 제2게이트 측벽에 형성된 스페이서; 및 상기 포토다이오드, 제1게이트 및 제1불순물 영역 상에 형성된 절연막을 포함한다.
실시예에 따른 이미지 센서의 제조 방법은 반도체 기판 상에 제1게이트 및 제2게이트를 형성하는 단계; 상기 제1 및 제2게이트가 형성된 반도체 기판에 포토다이오드, 제1불순물 영역 및 제2불순물 영역을 형성하는 단계; 상기 제1 및 제2게이트가 형성된 반도체 기판 상에 제1산화막을 형성하고, 상기 제2불순물 영역의 상기 제1산화막 상에 제1질화막 패턴을 형성하는 단계; 상기 제1질화막 패턴이 형성된 상기 제1산화막 상에 제2산화막을 형성하는 단계; 제1식각 공정을 진행하여 상기 포토다이오드, 제1게이트 및 제1불순물 영역 상에 제1산화막 패턴 및 제2산화막 패턴을 형성하고, 상기 제2불순물 영역 상의 상기 제2게이트의 측벽에는 스페이서 를 형성하는 단계를 포함한다.
실시예에 따른 이미지 센서 및 그 제조 방법은 포토다이오드 및 플로팅 확산(Floating Diffusion) 영역에 식각에 의한 손상(damage)을 방지하여, 다크(dark) 특성에 따른 소자의 열화를 방지할 수 있으므로 이미지 센서의 신뢰성을 향상시킬 수 있다.
실시예에 따른 이미지 센서는 포토다이오드, 제1불순물 영역 및 제2불순물 영역이 형성된 반도체 기판; 상기 포토다이오드와 제1불순물 영역 사이의 반도체 기판 상에 형성된 제1게이트 및 상기 제1불순물 영역과 제2불순물 영역 사이의 반도체 기판 상에 형성된 제2게이트; 상기 제2불순물 영역 상의 상기 제2게이트 측벽에 형성된 스페이서; 및 상기 포토다이오드, 제1게이트 및 제1불순물 영역 상에 형성된 절연막을 포함한다.
실시예에 따른 이미지 센서의 제조 방법은 반도체 기판 상에 제1게이트 및 제2게이트를 형성하는 단계; 상기 제1 및 제2게이트가 형성된 반도체 기판에 포토다이오드, 제1불순물 영역 및 제2불순물 영역을 형성하는 단계; 상기 제1 및 제2게이트가 형성된 반도체 기판 상에 제1산화막을 형성하고, 상기 제2불순물 영역의 상기 제1산화막 상에 제1질화막 패턴을 형성하는 단계; 상기 제1질화막 패턴이 형성된 상기 제1산화막 상에 제2산화막을 형성하는 단계; 제1식각 공정을 진행하여 상기 포토다이오드, 제1게이트 및 제1불순물 영역 상에 제1산화막 패턴 및 제2산화막 패턴을 형성하고, 상기 제2불순물 영역 상의 상기 제2게이트의 측벽에는 스페이서를 형성하는 단계를 포함한다.
이하, 실시예에 따른 이미지 센서 및 그 제조 방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/아래(on/under)"에 형성되는 것으로 기재되는 경우에 있어, 상/아래는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
실시예의 설명에 있어서 씨모스 이미지 센서(CIS)에 대한 구조의 도면을 이용하여 설명하나, 본 발명은 씨모스 이미지 센서에 한정되는 것이 아니며, CCD 이미지센서 등 모든 이미지센서에 적용이 가능하다.
도 1 내지 도 8은 실시예에 따른 이미지 센서의 제조 방법의 공정단면도이다.
우선, 도 1에 도시된 바와 같이, 소자분리막(5)이 형성된 반도체 기판(10) 상에 제1게이트(25) 및 제2게이트(26)를 형성한다.
반도체 기판(10)은 고농도의 p++형 실리콘 기판 상에 저농도의 p형 에피층(미도시)이 형성될 수 있다.
이는, 저농도의 p에피층이 존재하므로 포토다이오드의 공핍영역(Depletion region)을 크고, 깊게 증가시킬 수 있어 광전하를 모으기 위한 포토다이오드의 능력(ability)을 증가시킬 수 있다.
또한, p형 에피층의 하부에 고농도의 p++형 기판을 갖게 되면, 이웃하는 단위화소(pixel)로 전하가 확산되기 전에 상기 전하가 재결합(Recombination)되기 때문에 광전하의 불규칙 확산(Random Diffusion)을 감소시켜 광전하의 전달 기능 변화를 감소시킬 수 있기 때문이다.
상기 소자 분리막(5)은 상기 반도체 기판(10)에 트렌치를 형성한 후, 절연물질을 매립하여 형성할 수 있다.
상기 제1게이트(25)는 제1산화막 패턴(21) 및 제1폴리실리콘 패턴(23)으로 형성되며, 상기 제2게이트(26)는 제2산화막 패턴(22) 및 제2폴리실리콘 패턴(24)으로 형성된다.
상기 제1게이트(25) 및 제2게이트(26)는 상기 반도체 기판(10)에 제1산화막 및 제1폴리실리콘막을 형성한 후, 제1식각 공정을 진행함으로써 동시에 형성될 수 있다.
상기 제1게이트(25)는 트랜스퍼게이트(transfer gate)가 될 수 있으며, 상기 제2게이트(26)는 리셋게이트(reset gate)가 될 수 있다.
본 실시예에서 상기 제1게이트(25) 및 제2게이트(26)는 폴리실리콘으로 형성되지만, 이에 한정하지 않고, 상기 제1게이트(25) 및 제2게이트(26)는 금속실리사이드막을 포함하여 형성될 수 있다.
그리고, 도 2에 도시된 바와 같이, 상기 제1게이트(25) 및 제2게이트(26)가 형성된 상기 반도체 기판(10) 상에 제1포토레지스트 패턴(19)을 형성하고, 제1이온주입 공정 및 제2이온주입 공정을 진행하여 포토다이오드(14)를 형성한다.
상기 포토다이오드(14)는 상기 제1포토레지스트 패턴(19)을 마스크로, 제1이온주입 공정을 진행하여 제1불순물 영역(12)을 형성한 후, 제2이온주입 공정을 진행하여 제2불순물 영역(13)을 형성하여 형성된다.
상기 제1불순물 영역(12)은 n형 불순물을 주입하여 형성될 수 있으며, 상기 제2불순물 영역(13)은 p형 불순물을 주입하여 형성될 수 있다.
이때, 상기 제1불순물 영역(12), 제2불순물 영역(13) 및 반도체 기판(10)이 접하여 PNP 포토다이오드로 동작할 수 있다.
이어서, 상기 제1포토레지스트 패턴(19)을 제거한 후, 도 3에 도시된 바와 같이, 상기 반도체 기판(10) 상에 제2포토레지스트 패턴(29)을 형성하고, 제3이온주입 공정을 진행하여 제3불순물 영역(16) 및 제4불순물 영역(18)을 형성한다.
상기 제3불순물 영역(16) 및 제4불순물 영역(18)은 n형 불순물을 주입하여 형성될 수 있으며, 상기 제3불순물 영역(16)은 플로팅 확산(Floating Diffusion) 영역으로 동작할 수 있다.
상기 포토다이오드(14)에서 생성된 광전하는 상기 제1게이트(25)에 의해 상기 제3불순물 영역(16)으로 전송되어 회로부로 전송되며, 상기 제2게이트(26)는 다음 신호 검출을 위해 상기 제3불순물 영역(16)에 저장되어 있는 전하를 배출시킬 수 있다.
그리고, 상기 제2포토레지스트 패턴(29)을 제거한 후, 도 4에 도시된 바와 같이, 상기 제1게이트(25) 및 제2게이트(26)를 포함하는 반도체 기판(10) 상에 제2산화막(31) 및 질화막(32)을 형성한다.
이어서, 도 5에 도시된 바와 같이, 상기 질화막(32)에 제2식각 공정을 진행하여 제1질화막 패턴(34)을 형성한다.
상기 제1질화막 패턴(34)은 상기 제4불순물 영역(18)상의 상기 질화막(32) 상에 제3포토레지스트 패턴(39)을 형성한 후, 제2식각 공정을 진행하여, 상기 제4불순물 영역(18)상의 상기 제2산화막(31) 상에 형성된다.
이때, 상기 포토다이오드(14), 제1게이트(25) 및 제3불순물 영역(16) 상의 상기 질화막(32)이 제거될 수 있으며, 상기 제2식각 공정은 건식식각(dry etch) 또는 습식식각(wet etch) 공정으로 진행될 수 있다.
상기 포토다이오드(14) 및 제3불순물 영역(16) 상의 상기 질화막(32)을 제거하는 것은, 후에 상기 제3불순물 영역(16)에 콘택(contact)을 형성할 때 용이하게 해주며, 또한 상기 질화막(32)에 의한 상기 포토다이오드(14)의 감도 저하를 방지할 수 있다.
그리고, 상기 제3포토레지스트 패턴(39)을 제거한 후, 도 6에 도시된 바와 같이, 상기 제1질화막 패턴(34)이 형성된 상기 제2산화막(31) 상에 제3산화막(36)을 형성한다.
이때, 상기 제4불순물 영역(18) 상에는 상기 제2산화막(31), 제1질화막 패턴(34) 및 제3산화막(36)이 적층된 ONO(Oxide-Nitride-Oxide)막이 형성된다.
그리고, 상기 포토다이오드, 제1게이트(25) 및 제3불순물 영역(16) 상에는 상기 제2산화막(31) 및 제3산화막(36)이 적층된다.
이어서, 도 7에 도시된 바와 같이, 제3식각 공정을 진행하여 상기 제4불순물 영역(18) 상의 제2게이트(26) 측벽에 스페이서(40)를 형성한다.
상기 스페이서(40)는 상기 포토다이오드(14), 제1게이트(25) 및 제3불순물 영역(16) 상에 제4포토레지스트 패턴(49)을 형성한 후, 제3식각 공정을 진행하여 형성될 수 있다.
상기 제3식각 공정은 이방성 식각 공정으로 진행되며, 상기 제3식각 공정으로 제5산화막 패턴(51), 제6산화막 패턴(56) 및 스페이서(40)는 동시에 형성된다.
그리고, 상기 스페이서(40)는 상기 제3식각 공정으로 상기 제4불순물 영역(18) 상의 제2게이트(26) 측벽에는 제3산화막 패턴(41), 제2질화막 패턴(44) 및 제4산화막 패턴(46)으로 이루어진 스페이서(40)가 형성될 수 있다.
그리고, 상기 포토다이오드(14), 제1게이트(25) 및 제3불순물 영역(16) 상에는 상기 제5산화막 패턴(51) 및 제6산화막 패턴(56)만 남게된다.
이때, 상기 포토다이오드(14), 제1게이트(25) 및 제3불순물 영역(16) 상에 제4포토레지스트 패턴(49)이 형성되어, 상기 포토다이오드(14) 및 제3불순물 영역(16)이 식각이 되지 않아, 식각에 의한 손상(damage)을 방지할 수 있다.
상기 포토다이오드(14) 및 제3불순물 영역(16)이 식각에 의해 손상이 발생하면, 소자의 다크(dark) 특성에 큰 영향을 미쳐 소자가 열화된다.
실시예에서는 상기 포토다이오드(14) 및 제3불순물 영역(16)에 상기 제4포토레지스트 패턴(49)을 형성하여, 상기 포토다이오드(14) 및 제3불순물 영역(16)의 손상을 방지할 수 있다.
그리고, 상기 제4포토레지스트 패턴(49)을 제거하여, 도 8에 도시된 바와 같 이, 상기 제1게이트(25)가 형성된 반도체 기판(10) 상에는 제5산화막 패턴(51) 및 제6산화막 패턴(56)이 형성되고, 상기 제4불순물 영역(18) 상의 제2게이트(26) 측벽에만 스페이서(40)를 형성할 수 있다.
이어서, 도시하지는 않았지만, 상기 반도체 기판(10) 상에 금속배선층, 컬러필터 어레이(color filter array) 및 마이크로 렌즈(micro lens)를 형성할 수 있다.
실시예에 따른 이미지 센서의 그 제조 방법은 포토다이오드 및 플로팅 확산(Floating Diffusion) 영역에 식각에 의한 손상(damage)을 방지하여, 다크(dark) 특성에 따른 소자의 열화를 방지할 수 있다.
도 8은 실시예에 따른 이미지 센서의 단면도이다.
실시예에 따른 이미지 센서는 포토다이오드(14), 제3불순물 영역(16) 및 제4불순물 영역(18)이 형성된 반도체 기판(10); 상기 반도체 기판(10) 상에 형성된 제1게이트(25) 및 측벽에 스페이서(40)가 형성된 제2게이트(26); 및 상기 포토다이오드(14), 제1게이트(25) 및 제3불순물 영역(16) 상에 형성된 제5산화막 패턴(51) 및 제6산화막 패턴(56)을 포함한다.
상기 포토다이오드(14)는 제1불순물 영역(12) 및 제2불순물 영역(13)으로 형성된다.
그리고, 상기 제1게이트(25)는 제1산화막 패턴(21) 및 제1폴리실리콘 패턴(23)으로 형성되고, 상기 포토다이오드(14)와 제3불순물 영역(16) 사이의 반도체 기판(10) 상에 형성된다.
상기 제2게이트(26)는 제2산화막 패턴(22) 및 제2폴리실리콘 패턴(24)으로 형성되고, 상기 제3불순물 영역(16)과 제4불순물 영역(18) 사이의 반도체 기판(10) 상에 형성된다.
상기 제3불순물 영역(16)은 플로팅 확산(Floating Diffusion) 영역이 될 수 있다.
상기 스페이서(40)는 상기 제4불순물 영역(18) 상의 상기 제2게이트(26) 측벽에 형성되며, 제3산화막 패턴(41), 질화막 패턴(44) 및 제4산화막 패턴(46)으로 형성된다.
이상에서 설명한 바와 같이, 실시예에 따른 이미지 센서 및 그 제조 방법은 포토다이오드 및 플로팅 확산(Floating Diffusion) 영역에 식각에 의한 손상(damage)을 방지하여, 다크(dark) 특성에 따른 소자의 열화를 방지할 수 있으므로 이미지 센서의 신뢰성을 향상시킬 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1 내지 도 8은 실시예에 따른 이미지 센서의 제조 방법의 공정단면도이다.

Claims (11)

  1. 포토다이오드, 제1불순물 영역 및 제2불순물 영역이 형성된 반도체 기판;
    상기 포토다이오드와 제1불순물 영역 사이의 반도체 기판 상에 형성된 제1게이트 및 상기 제1불순물 영역과 제2불순물 영역 사이의 반도체 기판 상에 형성된 제2게이트;
    상기 제2불순물 영역 상의 상기 제2게이트 측벽에 형성된 스페이서; 및
    상기 포토다이오드, 제1게이트 및 제1불순물 영역 상에 형성된 절연막을 포함하며,
    상기 스페이서는 상기 제2게이트의 한쪽 측벽에 형성되며,
    상기 제2게이트 측벽에 형성된 스페이서는 제3산화막, 질화막 및 제4산화막으로 형성된 것을 포함하는 이미지 센서.
  2. 제 1항에 있어서,
    상기 절연막은 제1산화막 및 제2산화막의 적층으로 형성된 것을 포함하는 이미지 센서.
  3. 삭제
  4. 제 1항에 있어서,
    상기 제1불순물 영역은 플로팅 확산(Floating Diffusion) 영역인 것을 포함하는 이미지 센서.
  5. 반도체 기판 상에 제1게이트 및 제2게이트를 형성하는 단계;
    상기 제1 및 제2게이트가 형성된 반도체 기판에 포토다이오드, 제1불순물 영역 및 제2불순물 영역을 형성하는 단계;
    상기 제1 및 제2게이트가 형성된 반도체 기판 상에 제1산화막을 형성하고, 상기 제2불순물 영역의 상기 제1산화막 상에 제1질화막 패턴을 형성하는 단계;
    상기 제1질화막 패턴을 포함하는 상기 반도체 기판 전면에 제2산화막을 형성하는 단계;
    제1식각 공정을 진행하여 상기 포토다이오드, 제1게이트 및 제1불순물 영역 상에 제1산화막 패턴 및 제2산화막 패턴을 형성하고, 상기 제2불순물 영역 상의 상기 제2게이트의 측벽에는 스페이서를 형성하는 단계를 포함하며,
    상기 제1게이트는 상기 포토다이오드와 제1불순물 영역 사이의 반도체 기판 상에 형성되고, 상기 제2게이트는 상기 제1불순물 영역과 제2불순물 영역 사이의 반도체 기판 상에 형성된 이미지 센서의 제조 방법.
  6. 제 5항에 있어서,
    상기 제1 및 제2게이트가 형성된 반도체 기판 상에 제1산화막을 형성하고, 상기 제2불순물 영역의 상기 제1산화막 상에 제1질화막 패턴을 형성하는 단계는,
    상기 제1 및 제2게이트가 형성된 반도체 기판 상에 제1산화막을 형성하는 단계;
    상기 제1산화막 상에 질화막을 형성하는 단계; 및
    상기 제2불순물 영역 상에 제1포토레지스트 패턴을 형성하고, 제2식각 공정을 진행하여 상기 제2불순물 영역 상에 제1질화막 패턴을 형성하는 단계를 포함하는 이미지 센서의 제조 방법.
  7. 제 6항에 있어서,
    상기 제2식각 공정은 건식 식각 또는 습식 식각 공정으로 진행되는 것을 포함하는 이미지 센서의 제조 방법.
  8. 제 5항에 있어서,
    식각 공정을 진행하여 상기 포토다이오드, 제1게이트 및 제1불순물 영역 상에 제1산화막 패턴 및 제2산화막 패턴을 형성하고, 상기 제2불순물 영역 상의 상기 제2게이트의 측벽에는 스페이서를 형성하는 단계는,
    상기 포토다이오드, 제1게이트 및 제1불순물 영역 상에 제2포토레지스트 패턴을 형성하는 단계; 및
    상기 포토레지스트 패턴이 형성된 상기 반도체 기판에 제3식각 공정을 진행하여 상기 제2불순물 영역 상의 상기 제2게이트의 측벽에 스페이서를 형성하는 단계를 포함하는 이미지 센서의 제조 방법.
  9. 제 5항에 있어서,
    상기 제1산화막 패턴, 제2산화막 패턴 및 스페이서는 동시에 형성되는 것을 포함하는 이미지 센서의 제조 방법.
  10. 제 5항에 있어서,
    상기 스페이서는 상기 제1산화막, 제1질화막 패턴 및 제2산화막을 패터닝하여 형성된 제3산화막 패턴, 제2질화막 패턴 및 제4산화막 패턴으로 형성된 것을 포함하는 이미지 센서의 제조 방법.
  11. 제 5항에 있어서,
    상기 제1불순물 영역은 플로팅 확산(Floating Diffusion) 영역인 것을 포함하는 이미지 센서의 제조 방법.
KR1020070118338A 2007-11-05 2007-11-20 이미지 센서 및 그 제조 방법 KR100929741B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020070118338A KR100929741B1 (ko) 2007-11-20 2007-11-20 이미지 센서 및 그 제조 방법
US12/258,415 US8039324B2 (en) 2007-11-20 2008-10-26 Image sensor and method of fabricating the same
US12/258,417 US20090114964A1 (en) 2007-11-05 2008-10-26 Image sensor and method for manufacturing the same
CN2008101735974A CN101442065B (zh) 2007-11-20 2008-11-10 图像传感器及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070118338A KR100929741B1 (ko) 2007-11-20 2007-11-20 이미지 센서 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20090051891A KR20090051891A (ko) 2009-05-25
KR100929741B1 true KR100929741B1 (ko) 2009-12-03

Family

ID=40640962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070118338A KR100929741B1 (ko) 2007-11-05 2007-11-20 이미지 센서 및 그 제조 방법

Country Status (3)

Country Link
US (1) US8039324B2 (ko)
KR (1) KR100929741B1 (ko)
CN (1) CN101442065B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100815937B1 (ko) * 2006-10-20 2008-03-21 동부일렉트로닉스 주식회사 이미지 센서 및 그 제조방법
US8587084B2 (en) * 2012-01-02 2013-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Seamless multi-poly structure and methods of making same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070005807A (ko) * 2005-07-06 2007-01-10 삼성전자주식회사 씨모스 이미지센서 및 그 제조방법
KR20070035066A (ko) * 2004-07-08 2007-03-29 마이크론 테크놀로지, 인크 이미지 센서용 중수소화 구조 및 그 형성 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US33126A (en) * 1861-08-20 Improvement in rotary pumps
US6713127B2 (en) 2001-12-28 2004-03-30 Applied Materials, Inc. Methods for silicon oxide and oxynitride deposition using single wafer low pressure CVD
DE102004031606B4 (de) * 2004-06-30 2009-03-12 Infineon Technologies Ag Integrierte Schaltungsanordnung mit pin-Diode und Herstellungsverfahren
US7145189B2 (en) 2004-08-12 2006-12-05 Micron Technology, Inc. Photon amplification for image sensors

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070035066A (ko) * 2004-07-08 2007-03-29 마이크론 테크놀로지, 인크 이미지 센서용 중수소화 구조 및 그 형성 방법
KR20070005807A (ko) * 2005-07-06 2007-01-10 삼성전자주식회사 씨모스 이미지센서 및 그 제조방법

Also Published As

Publication number Publication date
KR20090051891A (ko) 2009-05-25
CN101442065A (zh) 2009-05-27
CN101442065B (zh) 2011-05-04
US20090127598A1 (en) 2009-05-21
US8039324B2 (en) 2011-10-18

Similar Documents

Publication Publication Date Title
KR102674895B1 (ko) 이미지 센서 및 이의 제조 방법
US11056530B2 (en) Semiconductor structure with metal connection layer
US7005315B2 (en) Method and fabricating complementary metal-oxide semiconductor image sensor with reduced etch damage
US8614113B2 (en) Image sensor and method of fabricating the same
KR100894387B1 (ko) 이미지센서 및 그 제조방법
KR100896876B1 (ko) 이미지 센서 및 그 제조방법
KR20090090776A (ko) 이미지 센서 및 그 제조 방법
JP5458135B2 (ja) 固体撮像素子の製造方法
KR100884976B1 (ko) 이미지 센서의 제조 방법
KR100929741B1 (ko) 이미지 센서 및 그 제조 방법
JP2009071308A (ja) イメージセンサの製造方法
KR100851757B1 (ko) 이미지센서 및 그 제조방법
US7781253B2 (en) Image sensor and method of manufacturing the same
KR20070034292A (ko) 씨모스 이미지 센서 및 그 제조방법
KR100949237B1 (ko) 이미지 센서 및 그 제조 방법
TWI782650B (zh) 背照式影像感測器的製造方法
KR20070033694A (ko) 시모스 이미지센서 제조 방법
KR100619408B1 (ko) 크로스 토크를 방지할 수 있는 이미지센서 및 그 제조 방법
KR100990522B1 (ko) 이미지 센서 및 그 제조방법
KR100949236B1 (ko) 이미지 센서 및 그 제조 방법
KR101038789B1 (ko) 이미지센서 및 그 제조방법
KR100936103B1 (ko) 이미지센서 및 그 제조방법
KR100724257B1 (ko) 이미지 센서의 포토 다이오드 및 그 형성방법
KR20070048342A (ko) 시모스 이미지센서 제조 방법
KR20070036534A (ko) 이미지 센서 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee