KR100935765B1 - 이미지 센서의 제조 방법 - Google Patents
이미지 센서의 제조 방법 Download PDFInfo
- Publication number
- KR100935765B1 KR100935765B1 KR1020070139369A KR20070139369A KR100935765B1 KR 100935765 B1 KR100935765 B1 KR 100935765B1 KR 1020070139369 A KR1020070139369 A KR 1020070139369A KR 20070139369 A KR20070139369 A KR 20070139369A KR 100935765 B1 KR100935765 B1 KR 100935765B1
- Authority
- KR
- South Korea
- Prior art keywords
- etching process
- semiconductor substrate
- sccm
- pattern
- gas
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000005530 etching Methods 0.000 claims abstract description 37
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000004065 semiconductor Substances 0.000 claims abstract description 32
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 17
- 238000009792 diffusion process Methods 0.000 claims abstract description 12
- 239000007769 metal material Substances 0.000 claims abstract description 7
- 150000004767 nitrides Chemical class 0.000 claims description 16
- 239000007789 gas Substances 0.000 claims 7
- 239000010410 layer Substances 0.000 claims 3
- 239000011229 interlayer Substances 0.000 claims 2
- 239000012535 impurity Substances 0.000 description 7
- 238000002161 passivation Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Electromagnetism (AREA)
- Inorganic Chemistry (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
실시예에 따른 이미지 센서의 제조 방법은 포토다이오드 및 플로팅 확산(floating diffusion) 영역을 포함하는 반도체 기판 상에 게이트를 형성하는 단계; 상기 게이트를 포함하는 반도체 기판 상에 제1절연막 및 제2절연막을 형성하는 단계; 상기 제1절연막 및 제2절연막을 포함하는 반도체 기판 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 제1식각공정 및 제2식각공정을 진행하여, 상기 게이트를 포함하는 반도체 기판 상에 제2절연막 패턴 및 제1절연막 패턴을 형성하여, 상기 플로팅 확산 영역 상에 비아홀을 형성하는 단계; 및 상기 포토레지스트 패턴을 제거하는 단계; 및 상기 비아홀을 금속물질로 매립하는 단계를 포함하며, 상기 제1식각공정 및 제2식각공정은 동일한 챔버에서 진행되는 것을 포함한다.
콘택
Description
실시예는 이미지 센서의 제조 방법에 관한 것이다.
이미지 센서(Image sensor)는 광학적 영상(optical image)을 전기적 신호로 변환시키는 반도체 소자로써, 크게 전하결합소자(charge coupled device: CCD)와 씨모스(CMOS; Complementary Metal Oxide Silicon) 이미지 센서(Image Sensor)(CIS)로 구분된다.
씨모스 이미지 센서는 단위 화소 내에 포토 다이오드와 모스 트랜지스터를 형성시킴으로써 스위칭 방식으로 각 단위 화소의 전기적 신호를 순차적으로 검출하여 영상을 구현한다.
실시예는 이미지 센서에서 콘택 형성시 공정을 단순화 할 수 있는 이미지 센서의 제조 방법을 제공한다.
실시예에 따른 이미지 센서의 제조 방법은 포토다이오드 및 플로팅 확산(floating diffusion) 영역을 포함하는 반도체 기판 상에 게이트를 형성하는 단계; 상기 게이트를 포함하는 반도체 기판 상에 제1절연막 및 제2절연막을 형성하는 단계; 상기 제1절연막 및 제2절연막을 포함하는 반도체 기판 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 제1식각공정 및 제2식각공정을 진행하여, 상기 게이트를 포함하는 반도체 기판 상에 제2절연막 패턴 및 제1절연막 패턴을 형성하여, 상기 플로팅 확산 영역 상에 비아홀을 형성하는 단계; 및 상기 포토레지스트 패턴을 제거하는 단계; 및 상기 비아홀을 금속물질로 매립하는 단계를 포함하며, 상기 제1식각공정 및 제2식각공정은 동일한 챔버에서 진행되는 것을 포함한다.
실시예에 따른 이미지 센서의 제조 방법은 식각공정의 조건을 조절하여 절연막 패턴 및 질화막 패턴을 동일한 챔버에서 형성할 수 있다.
즉, 상기 절연막 패턴 및 질화막 패턴을 동일한 챔버에서 형성하기 때문에, 추가적인 장비가 더 필요치 않으며, 또한 이미지 센서의 공정이 단순화되어 생산성 을 향상시킴으로써, 시간적, 경제적인 이득을 볼 수 있다.
실시예에 따른 이미지 센서의 제조 방법은 포토다이오드 및 플로팅 확산(floating diffusion) 영역을 포함하는 반도체 기판 상에 게이트를 형성하는 단계; 상기 게이트를 포함하는 반도체 기판 상에 제1절연막 및 제2절연막을 형성하는 단계; 상기 제1절연막 및 제2절연막을 포함하는 반도체 기판 상에 포토레지스트 패턴을 형성하는 단계; 상기 포토레지스트 패턴을 마스크로 제1식각공정 및 제2식각공정을 진행하여, 상기 게이트를 포함하는 반도체 기판 상에 제2절연막 패턴 및 제1절연막 패턴을 형성하여, 상기 플로팅 확산 영역 상에 비아홀을 형성하는 단계; 및 상기 포토레지스트 패턴을 제거하는 단계; 및 상기 비아홀을 금속물질로 매립하는 단계를 포함하며, 상기 제1식각공정 및 제2식각공정은 동일한 챔버에서 진행되는 것을 포함한다.
이하, 실시예에 따른 이미지 센서의 제조 방법을 첨부된 도면을 참조하여 상세히 설명한다.
실시예의 설명에 있어서, 각 층의 "상/아래(on/under)"에 형성되는 것으로 기재되는 경우에 있어, 상/아래는 직접(directly)와 또는 다른 층을 개재하여(indirectly) 형성되는 것을 모두 포함한다.
실시예의 설명에 있어서 씨모스 이미지 센서(CIS)에 대한 구조의 도면을 이용하여 설명하나, 본 발명은 씨모스 이미지 센서에 한정되는 것이 아니며, CCD 이미지센서 등 모든 이미지센서에 적용이 가능하다.
도 1 내지 도 5는 실시예에 따른 이미지 센서의 제조 방법에 따른 공정 단면도이다.
도 1에 도시된 바와 같이, 포토다이오드(30) 및 플로팅 확산(floating diffusion) 영역(40)을 포함하는 반도체 기판(10) 상에 게이트(45)를 형성하고, 상기 반도체 기판(10) 상에 질화막(50), 절연막(60) 및 보호막(70)을 형성한다.
반도체 기판(10)은 고농도의 p++형 실리콘 기판 상에 저농도의 p형 에피층(미도시)이 형성될 수 있다.
이는, 저농도의 p에피층이 존재하므로 포토다이오드의 공핍영역(Depletion region)을 크고, 깊게 증가시킬 수 있어 광전하를 모으기 위한 포토다이오드의 능력(ability)을 증가시킬 수 있다.
또한, p형 에피층의 하부에 고농도의 p++형 기판을 갖게 되면, 이웃하는 단위화소(pixel)로 전하가 확산되기 전에 상기 전하가 재결합(Recombination)되기 때문에 광전하의 불규칙 확산(Random Diffusion)을 감소시켜 광전하의 전달 기능 변화를 감소시킬 수 있기 때문이다.
상기 반도체 기판(10)에는 소자분리막(5)이 형성되며, 상기 소자 분리막(5)은 상기 반도체 기판(10)에 트렌치를 형성한 후, 절연물질을 매립하여 형성할 수 있다.
상기 게이트(45)는 상기 반도체 기판(10)에 산화막 및 폴리실리콘을 형성하고, 패터닝하여 형성할 수 있다.
상기 게이트(45)는 트랜스퍼게이트(transfer gate)가 될 수 있다.
본 실시예에서 상기 게이트(45)는 폴리실리콘으로 형성되지만, 이에 한정하지 않고, 상기 게이트(45)는 금속실리사이드막을 포함하여 형성될 수 있다.
그리고, 상기 포토다이오드(30)는 제1불순물 영역(15) 및 제2불순물 영역(20)을 포함하며, 상기 제1불순물 영역(15)은 n형 불순물로 형성되며, 상기 제2불순물 영역(20)은 p형 불순물로 형성된다.
상기 제3불순물 영역(40)은 플로팅 확산(Floating Diffusion) 영역이 될 수 있다.
상기 질화막(50)은 상기 게이트(45)를 보호하기 위해 형성된다.
그리고, 상기 절연막(60)은 산화막으로 형성되며, 상기 보호막(70)은 실란(SiH4) 가스를 이용한 산화막으로 형성된다.
이어서, 도 2에 도시된 바와 같이, 상기 보호막(70) 상에 반사방지막(80) 및 포토레지스트 패턴(100)을 형성한다.
상기 포토레지스트 패턴(100)은 콘택이 형성될 영역을 제외한 나머지 영역에 형성된다.
그리고, 도 3에 도시된 바와 같이, 상기 포토레지스트 패턴(100)을 마스크로 제1식각공정 및 제2식각공정을 진행하여, 상기 보호막(70) 및 반사방지막(80)을 식각하여 제1보호막 패턴(75) 및 반사방지막 패턴(85)을 형성한다.
상기 제1식각공정은 공정챔버에 배치된 전극(electrode)과 상기 반도체 기판(10)인 웨이퍼 사이에 17~33 mm의 갭(gap)을 가지고 28~52 mtorr의 압력에서, 910~1690 W의 상부 RF 파워(upper radio frequency power)와 350~650 W의 하부 RF 파워(lower radio frequency power)를 인가하고, 8~16 sccm의 O2가스, 210~390 sccm의 Ar 가스, 210~390 sccm의 CF4가스 및 31~59 sccm의 He 가스를 주입하여 14~26 ℃의 온도에서 24~46초 동안 진행한다.
상기 제1식각공정으로 상기 반사방지막(80)이 식각되어, 상기 반사방지막 패턴(85)이 형성된다.
그리고, 상기 제2식각공정은 공정챔버에 배치된 전극(electrode)과 상기 반도체 기판(10)인 웨이퍼 사이에 17~33 mm의 갭(gap)을 가지고 21~39 mtorr의 압력에서, 1050~1950 W의 상부 RF 파워와 350~650 W의 하부 RF 파워를 인가하고, 3~7 sccm의 CH2F2 가스, 5~11 sccm의 O2가스, 210~390 sccm의 Ar가스 및 21~39 sccm의 CF4가스를 주입하여 14~26 ℃의 온도에서 30~58초 동안 진행한다.
상기 제2식각공정으로 상기 보호막(70)이 식각되어, 상기 제1보호막 패턴(75)이 형성된다.
이어서, 도 4에 도시된 바와 같이, 상기 포토레지스트 패턴(100)을 마스크로, 제3식각공정 및 제4식각공정을 진행하여, 상기 반도체 기판(10)상에 절연막 패턴(65) 및 질화막 패턴(55)을 형성하여, 상기 플로팅 확산 영역(40) 상에 콘택홀(90)을 형성한다.
상기 제3식각공정은 공정챔버에 배치된 전극(electrode)과 상기 반도체 기판(10)인 웨이퍼 사이에 17~33 mm의 갭(gap)을 가지고 14~26 mtorr의 압력에서, 1050~1950 W의 상부 RF 파워와 1190~2210 W의 하부 RF 파워를 인가하고, 10~20 sccm의 C5F8 가스, 11~22 sccm의 O2가스 및 490~910 sccm의 Ar가스를 주입하여 14~26 ℃의 온도에서 64~120초 동안 진행한다.
상기 제3식각공정으로 상기 절연막(60)이 식각되어, 상기 절연막 패턴(65)이 형성된다.
그리고, 상기 제4식각공정은 공정챔버에 배치된 전극(electrode)과 상기 반도체 기판(10)인 웨이퍼 사이에 17~33 mm의 갭(gap)을 가지고 21~39 mtorr의 압력에서, 1050~1950 W의 상부 RF 파워와 350~650 W의 하부 RF 파워를 인가하고, 3~7 sccm의 CH2F2 가스, 5~11 sccm의 O2가스, 210~390 sccm의 Ar가스 및 21~39 sccm의 CF4가스를 주입하여 14~26 ℃의 온도에서 10~20초 동안 진행한다.
상기 제4식각공정으로 상기 질화막(50)이 식각되어, 상기 질화막 패턴(55)이 형성된다.
이때, 상기 제1, 제2, 제3 및 제4식각공정은 모두 동일한 챔버에서 진행된다.
특히, 상기 절연막 패턴(65) 및 질화막 패턴(55)을 형성하는 식각공정은 산화막과 질화막의 식각 선택비의 문제로 인해 서로 다른 챔버에서 진행되었다.
그러나, 본 실시예에서는 상기 제3 및 제4식각공정의 조건으로 상기 절연막 패턴(65) 및 질화막 패턴(55)을 동일한 챔버에서 형성할 수 있다.
즉, 상기 절연막 패턴(65) 및 질화막 패턴(55)을 동일한 챔버에서 형성하기 때문에, 추가적인 장비가 더 필요치 않으며, 또한 이미지 센서의 공정이 단순화되어 생산성을 향상시킴으로써, 시간적, 경제적인 이득을 볼 수 있다.
이어서, 도 5에 도시된 바와 같이, 상기 반사방지막 패턴(85) 및 포토레지스트 패턴(100)을 제거하고, 상기 콘택홀(90)에 금속물질을 매립하여 콘택(95)을 형성할 수 있다.
상기 콘택(95)은 상기 콘택홀(90)을 포함하는 상기 반도체 기판(10) 상에 금속물질을 형성하고, 평탄화 공정을 진행하여 형성될 수 있으며, 상기 금속물질은 텅스텐(W)으로 이루어질 수 있다.
그리고, 도시하지는 않았지만, 상기 반도체 기판(10) 상에 금속배선층, 컬러필터 어레이(color filter array) 및 마이크로 렌즈(micro lens)를 형성할 수 있다.
이상에서 설명한 바와 같이, 실시예에 따른 이미지 센서의 제조 방법은 식각공정의 조건을 조절하여 절연막 패턴 및 질화막 패턴을 동일한 챔버에서 형성할 수 있다.
즉, 상기 절연막 패턴 및 질화막 패턴을 동일한 챔버에서 형성하기 때문에, 추가적인 장비가 더 필요치 않으며, 또한 이미지 센서의 공정이 단순화되어 생산성을 향상시킴으로써, 시간적, 경제적인 이득을 볼 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실 시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1 내지 도 5는 실시예에 따른 이미지 센서의 제조 방법의 공정 단면도이다.
Claims (4)
- 포토다이오드 및 플로팅 확산(floating diffusion) 영역을 포함하는 반도체 기판 상에 게이트를 형성하는 단계;상기 게이트를 포함하는 반도체 기판 상에 질화막, 층간절연막, 제1절연막 및 제2절연막을 차례로 적층하여 형성하는 단계;상기 제1절연막 및 제2절연막을 포함하는 반도체 기판 상에 포토레지스트 패턴을 형성하는 단계;상기 포토레지스트 패턴을 마스크로 제1식각공정, 제2식각공정, 제3식각공정 및 제4식각공정을 차례로 진행하여, 상기 게이트를 포함하는 반도체 기판 상에 질화막 패턴, 층간절연막 패턴, 제2절연막 패턴 및 제1절연막 패턴을 형성하여, 상기 플로팅 확산 영역 상에 비아홀을 형성하는 단계; 및상기 포토레지스트 패턴을 제거하는 단계; 및상기 비아홀을 금속물질로 매립하는 단계를 포함하며,상기 제1식각공정, 제2식각공정, 제3식각공정 및 제4식각공정은 동일한 챔버에서 진행되는 것을 포함하는 이미지 센서의 제조 방법.
- 제 1항에 있어서,상기 제1절연막은 질화막이며, 상기 제2절연막은 산화막인 것을 포함하는 이미지 센서의 제조 방법.
- 제 1항에 있어서,상기 제1식각공정은 공정챔버에 배치된 전극(electrode)과 상기 반도체 기판(10)인 웨이퍼 사이에 17~33 mm의 갭(gap)을 가지고 14~26 mtorr의 압력에서, 1050~1950 W의 상부 RF 파워와 1190~2210 W의 하부 RF 파워를 인가하고, 10~20 sccm의 C5F8 가스, 11~22 sccm의 O2가스 및 490~910 sccm의 Ar가스를 주입하여 14~26 ℃의 온도에서 64~120초 동안 진행하는 것을 포함하는 이미지 센서의 제조 방법.
- 제 1항에 있어서,상기 제2식각공정은 공정챔버에 배치된 전극(electrode)과 상기 반도체 기판(10)인 웨이퍼 사이에 17~33 mm의 갭(gap)을 가지고 21~39 mtorr의 압력에서, 1050~1950 W의 상부 RF 파워와 350~650 W의 하부 RF 파워를 인가하고, 3~7 sccm의 CH2F2 가스, 5~11 sccm의 O2가스, 210~390 sccm의 Ar가스 및 21~39 sccm의 CF4가스를 주입하여 14~26 ℃의 온도에서 10~20초 동안 진행하는 것을 포함하는 이미지 센서의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070139369A KR100935765B1 (ko) | 2007-12-27 | 2007-12-27 | 이미지 센서의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070139369A KR100935765B1 (ko) | 2007-12-27 | 2007-12-27 | 이미지 센서의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090071154A KR20090071154A (ko) | 2009-07-01 |
| KR100935765B1 true KR100935765B1 (ko) | 2010-01-06 |
Family
ID=41322595
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070139369A KR100935765B1 (ko) | 2007-12-27 | 2007-12-27 | 이미지 센서의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100935765B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030049806A (ko) * | 2001-12-17 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
| KR20060020395A (ko) * | 2004-08-31 | 2006-03-06 | 매그나칩 반도체 유한회사 | 시모스 이미지센서의 제조방법 |
-
2007
- 2007-12-27 KR KR1020070139369A patent/KR100935765B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030049806A (ko) * | 2001-12-17 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체 소자 제조 방법 |
| KR20060020395A (ko) * | 2004-08-31 | 2006-03-06 | 매그나칩 반도체 유한회사 | 시모스 이미지센서의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20090071154A (ko) | 2009-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100894387B1 (ko) | 이미지센서 및 그 제조방법 | |
| KR20130120976A (ko) | 이미지 센서 소자 및 그 제조 방법 | |
| KR20090022512A (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100896876B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR20130100661A (ko) | 후면 조사 센서에 대한 방법 및 장치 | |
| US7629216B2 (en) | Method for fabricating CMOS image sensor with plasma damage-free photodiode | |
| US10497736B2 (en) | Backside illuminated image sensor | |
| JP2009071308A (ja) | イメージセンサの製造方法 | |
| CN100576511C (zh) | Cmos图像传感器的制造方法 | |
| US20150206789A1 (en) | Method of modifying polysilicon layer through nitrogen incorporation for isolation structure | |
| KR20090044115A (ko) | 이미지 센서 및 그 제조방법 | |
| KR100935765B1 (ko) | 이미지 센서의 제조 방법 | |
| KR20050070977A (ko) | 이미지 센서 및 그 제조방법 | |
| KR20100076257A (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100929741B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100935767B1 (ko) | 이미지 센서의 제조 방법 | |
| KR100949237B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100949236B1 (ko) | 이미지 센서 및 그 제조 방법 | |
| KR100935761B1 (ko) | 이미지 센서의 제조 방법 | |
| KR100644025B1 (ko) | 광 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법 | |
| KR100670537B1 (ko) | 광 특성을 향상시킬 수 있는 이미지센서 및 그 제조 방법 | |
| KR100806786B1 (ko) | 이미지 센서 및 그 제조방법 | |
| KR100935766B1 (ko) | 이미지 센서의 제조 방법 | |
| KR20070064856A (ko) | 이미지 센서 제조방법 | |
| KR100840656B1 (ko) | 씨모스 이미지 센서의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |