JP2023021932A

JP2023021932A - イメージセンシング装置

Info

Publication number: JP2023021932A
Application number: JP2022114725A
Authority: JP
Inventors: 元俊李; Won-Jun Lee
Original assignee: SK Hynix Inc
Current assignee: SK Hynix Inc
Priority date: 2021-08-02
Filing date: 2022-07-19
Publication date: 2023-02-14
Also published as: CN115701715A; TW202308147A; US20230032117A1

Abstract

【課題】多様な数のサブピクセルを組合せることができるイメージセンシング装置を提供する。【解決手段】イメージセンシング装置１００は、交差配列されるロウ及びカラム間に連結されるピクセルグループＰＸＧを少なくとも一つ含むことができる。ピクセルグループＰＸＧは、少なくとも一つのフローティングディフュージョンＦＤ１と、フローティングディフュージョンＦＤ１と共通的に連結され、露出光に対して電荷を各々生成するｎ個（ｎは１より大きい奇数）の光電変換素子ＰＤ１，ＰＤ２，ＰＤ４とを含むことができる。【選択図】図２ａ

Description

本技術は、イメージセンシング装置に関し、より詳細には、多様な数のサブピクセルをビニング（binning）できるイメージセンシング装置に関する。

イメージセンシング装置（image sensing device）は、光学映像を電気信号に変換させる装置である。最近、コンピュータ及び通信産業の発達に伴い、スマートフォン、デジタルカメラ、カムコーダ、ＰＣＳ（personal communication system）、ゲーム機、監視用カメラ、医療用マイクロカメラ、ロボット産業又は赤外線センシング装置の分野などにおいて向上した性能のイメージセンシング装置に対する需要が増加しつつある。

ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンシング装置は、簡単な方式により駆動可能であり、単一のチップに集積できるので、小型化が容易であり、高集積度により消費電力が非常に低いという長所がある。また、ＣＭＯＳ工程技術を用いた製造により製造コストが低減されるため、最近はＣＭＯＳイメージセンシング装置が広く利用されている。

現在、高性能カメラ付きスマートフォンの要求が増大することにより、スマートフォンのカメラ機能を担当するイメージセンシング装置は、より豊富なカラーの表現や夜間撮影時の焦点検出能力と共に、ノイズ抑制技術が要求されている。このために、より多くの数のピクセルが結合されて、同じ露出時間内により多くの電荷を受光するビニング技術が提案されている。

本発明の実施例は、多様な数のサブピクセルを組合せることができるイメージセンシング装置を提供する。

本発明の一実施例に係るイメージセンシング装置は、交差配列されるロウ（ｒｏｗ）及びカラム（ｃｏｌｕｍｎ）間に連結されるピクセルグループを少なくとも一つ含むことができる。ピクセルグループは、少なくとも一つのフローティングディフュージョン（floating diffusion）と、フローティングディフュージョンと共通的に連結され、露出光に対して電荷を各々生成するｎ個（ｎは1より大きい奇数）の光電変換素子とを含むことができる。

例示的な実施例として、フローティングディフュージョンは、ピクセルグループ当たり偶数個だけ具備され、偶数個のフローティングディフュージョンは電気的に連結される。

例示的な実施例として、ロウは少なくとも３つのサブロウに区分され、カラムは少なくとも１つのサブカラムに区分される。これにより、サブロウ及びサブカラムの交差部に各々連結される複数のサブピクセルにより、ピクセルグループが限定される。

サブピクセルの各々に光電変換素子が形成され、少なくとも３つのサブピクセル間にフローティングディフュージョンが各々位置し、光電変換素子と隣接しているフローティングディフュージョン間に転送トランジスタのゲートが各々配置される。

少なくとも一つのピクセルグループのピクセル出力信号を生成するピクセル信号生成回路をさらに含み、ピクセル出力信号は、少なくとも一つのピクセルグループに含まれた光電変換素子により生成された電荷量の総和に基づいて決定される。

本発明の一実施例に係るイメージセンシング装置は、対向する第１の面及び第２の面を含む基板と、基板の第１の面に形成され、カラム方向に沿って並べて配列される第１、第２及び第３のサブピクセルを含む第１のサブカラム、カラム方向に沿って並べて配列される第４、第５及び第６のサブピクセルを含む第２のサブカラム、並びに、カラム方向に沿って並べて配列される第７、第８及び第９のサブピクセルを含む第３のサブカラムが、カラム方向と垂直であるロウ方向に沿って順次配列される拡張型ピクセルグループと、第１、第２、第４及び第５のサブピクセルの接点部分に形成される第１のフローティングディフュージョンと、第２、第３、第５及び第６のサブピクセルの接点部分に形成される第２のフローティングディフュージョンと、第１のフローティングディフュージョンと第２のサブカラム及び第３のサブカラムの境界線を基準として対称をなす第７及び第８のサブピクセルの接点部分に形成される第３のフローティングディフュージョンと、第２のフローティングディフュージョンと第２のサブカラム及び第３のサブカラムの境界線を基準として対称をなす第８及び第９のサブピクセルの接点部分に形成される第４のフローティングディフュージョンとを含むことができる。第１乃至第９のサブピクセルの各々は、第１乃至第４のフローティングディフュージョンの一つを取り囲むように構成される転送ゲートと、転送ゲートの一側に形成される光電変換素子とを含むことができる。第１乃至第４のフローティングディフュージョンの各々は、３つの転送ゲートにより取り囲まれる。

第１のサブカラムの第１乃至第３のサブピクセル上に形成される転送ゲートは、第３のサブカラムの第７乃至第９のサブピクセル上に形成される転送ゲートと同じ形状を有することができる。

また、第２のサブカラムの第４及び第５のサブピクセル上に形成される転送ゲートは、第３のサブカラムの第７乃至第９のサブピクセル上に形成される転送ゲートに対し、第２及び第３のサブカラムの境界線を中心として対称をなすことができる。

第１乃至第４のフローティングディフュージョンは電気的に連結される。

拡張型ピクセル構造の外側に集積されるピクセル信号生成回路をさらに含み、ピクセル信号生成回路は、第１乃至第４のフローティングディフュージョンで生成された電荷量に基づいてピクセル出力信号を生成できる。

基板の第２の面に配置され、拡張型ピクセル構造に対応する大きさを有する拡張型カラーフィルタをさらに含むことができる。

本発明の実施例によれば、一つのカラーフィルタと対応するピクセルグループの数を制約することなく、ピクセルグループの面積を調節できる。さらには、偶数個又は奇数個のサブピクセルが一つのカラーフィルタと対応するグループを形成しても、どの方向でも受光面積を均一化できる。

また、ビニングモードを用いて、多様な数のサブピクセルの電荷を合算することで、高いＳＮＲ（signal to noise ratio）の特性を改善でき、夜間撮影時にも優れた画質の特性を提供できる。

本発明の一実施例に係るイメージセンシング装置を示すブロック図である。本発明の一実施例に係るピクセルグループを示す等価回路図である。本発明の一実施例に係るピクセルグループを示す等価回路図である。本発明の一実施例に係るピクセルグループを示す平面図である。本発明の一実施例に係るピクセルグループを示す平面図である。図３ａのIIIａ－IIIａ'線に沿った第１のアクティブ領域を示す断面図である。図３ａのIIIｂ－IIIｂ'線に沿った第２のアクティブ領域を示す断面図である。図３ａのIIIｃ－IIIｃ'線に沿った受光領域を示す断面図である。図３ａのIIIｄ－IIIｄ'線に沿った受光領域を示す断面図である。本発明の一実施例に係るピクセルアレイを示す平面図である。図５のピクセルアレイを備えたイメージセンシング装置を示す斜視図である。本発明の一実施例に係る拡張型ピクセルアレイを示す平面図である。図７の拡張型ピクセルアレイを備えたイメージセンシング装置を示す斜視図である。本発明の他の実施例に係る拡張型ピクセルグループを示す平面図である。本発明の他の実施例に係る拡張型ピクセルグループを示す平面図である。本発明の一実施例に係る拡張型ピクセルグループ及び拡張型カラーフィルタを備えたイメージセンシング装置を示す斜視図である。

本発明の利点や特徴、そしてそれらを達成する方法は、添付図面と共に詳細に後述する実施例を参照すれば明確になる。しかしながら、本発明は、以下で開示している実施例に限定されず、互い異なる多様な形態で具現可能である。但し、本実施例は、本発明の開示が完全になるようにし、本発明が属する技術の分野における通常の知識を有する者に発明のカテゴリを正確に認識させるために提供されるものであり、本発明は請求の範囲のカテゴリにより定義されるだけである。図面において、層及び領域の大きさ及び相対的な大きさは、説明の明瞭性のために誇張されたものであり得る。明細書の全般に渡り、同じ参照符号は同じ構成要素を示す。

図１は、本発明の一実施例に係るイメージセンシング装置を示すブロック図である。

図１に示すように、イメージセンシング装置１００は、ピクセルアレイ１０及び制御回路ブロック６０を含むことができる。

ピクセルアレイ１０は、複数のロウライン、複数のカラムライン及び複数のピクセルグループＰＸＧを含むことができる。一実施例において、複数のロウラインＲ１～Ｒｎは図面の第１の方向Ｄ１に沿って平行に配列され、複数のカラムラインＣ１～Ｃｍは図面の第２の方向Ｄ２に延長される。一実施例において、第１の方向Ｄ１及び第２の方向Ｄ２は互いに垂直をなすことができる。ピクセルグループＰＸＧの各々は、複数のロウラインＲ１～Ｒｎ及び複数のカラムラインＣ１～Ｃｍの交差部に各々位置し得る。同じロウラインＲ１～Ｒｎに連結された複数のピクセルグループＰＸＧは、同時に露出が進行されることができ、選択されたカラムラインと連結されたピクセルグループＰＸＧのピクセル出力信号が、選択されたカラムラインを介して制御回路ブロック６０に伝達されることができる。

各々のピクセルグループＰＸＧは、少なくとも一つの光電変換素子（図示せず）を含むことができる。本実施例のピクセルグループＰＸＧは、少なくとも一つのカラーフィルタ（図示せず）と対応付けられる。光電変換素子は、外部の対象物（object）から伝達される光を電気信号に変換させることができる。光電変換素子は、対象物から伝達される光を受光し、受光量だけの電荷を生成できる。本発明の多様な実施例に係るピクセルグループＰＸＧの細部的な構成については、以下でより詳細に説明する。

制御回路ブロック６０は、ロウドライバ２０、カラムドライバ３０、出力回路４０及びタイミングコントローラ５０を含むことができる。

ロウドライバ２０は複数のロウラインＲ１～Ｒｎを制御できる。ロウドライバ２０は、ロウ選択に必要とする様々な制御信号を生成して、複数のロウラインＲ１～Ｒｎを順次選択できる。

カラムドライバ３０は複数のカラムラインＣ１～Ｃｍを制御できる。カラムドライバ３０は、カラム選択に必要とする様々な制御信号を生成できる。また、カラムドライバ３０は、相関二重サンプラ（Correlated Double Sampler、図示せず）及びアナログ－デジタルコンバータ（Analog-to-Digital Converter、図示せず）を含むことができる。相関二重サンプラは、選択されたロウラインと、選択されたカラムラインとの間に連結されたピクセルグループのピクセル出力信号（又は、ピクセル出力電圧）を、相関二重サンプリングにより検出できる。アナログ－デジタルコンバータは、選択されたピクセルグループＰＸＧのピクセル出力信号をデジタル信号に変換して、出力回路４０に伝達できる。

出力回路４０は、デジタル信号を一時保存できるラッチ回路又はバッファ回路及び増幅回路などを含むことができる。また、出力回路４０は、カラムドライバ３０から受信したデジタル信号を一時保存又は増幅して、イメージデータを生成できる。

タイミングコントローラ５０は、ロウドライバ２０、カラムドライバ３０及び出力回路４０に対し、各々の動作タイミングを決定するためのタイミング制御信号を提供できる。タイミングコントローラ５０は、外部から提供される制御命令を受信し、制御命令に基づいてタイミング制御信号を生成できる。

制御命令は、イメージセンシング装置１００の外部に位置したイメージプロセッサ７０から提供される。イメージプロセッサ７０は、出力回路４０から伝達されたイメージデータを処理して、ディスプレイ装置に出力したり、メモリなどのような保存装置に保存したりできる。

図２ａ及び図２ｂは、本発明の一実施例に係るピクセルグループを示す等価回路図である。

図２ａに示すように、ピクセルグループＰＸＧは、ピクセル信号生成回路１１０、受光回路１２０及び少なくとも一つのフローティングディフュージョンを含むことができる。一例として、一つのピクセルグループＰＸＧは偶数個のフローティングディフュージョンを含むことができる。本実施例は、第１のフローティングディフュージョンＦＤ１及び第２のフローティングディフュージョンＦＤ２を含むピクセルグループＰＸＧを一例として説明する。

ピクセル信号生成回路１１０は、受光回路１２０から得られた光電荷量に基づいてピクセル出力信号Ｖｏｕｔを生成できる。後述するが、受光回路１２０は、光の露出時間によって電荷を生成する回路であり得る。

例示的な実施例として、ピクセル信号生成回路１１０は、少なくとも一つのピクセルトランジスタを含むことができる。例えば、ピクセルトランジスタは、リセットトランジスタＲＸ、デュアルコンバージョントランジスタＤＣＸ、駆動トランジスタＤＸ及び選択トランジスタＳＸを含むことができる。

リセットトランジスタＲＸ、デュアルコンバージョントランジスタＤＣＸ、駆動トランジスタＤＸ及び選択トランジスタＳＸは、ロウドライバ２０（図１を参照）から提供されるロウ関連信号、例えばリセット信号ＲＳ、デュアルコンバージョン信号ＤＣＳ、選択信号ＳＥＬに応じて動作できる。

リセットトランジスタＲＸは、ピクセル電源ターミナルＶ１＿Ｔ及びデュアルコンバージョントランジスタＤＣＸ間に電気的に連結できる。リセットトランジスタＲＸは、リセット信号ＲＳに応じて第１のフローティングディフュージョンＦＤ１及び第２のフローティングディフュージョンＦＤ２をリセットさせることができる。リセットトランジスタＲＸは、ゲート信号としてリセット信号ＲＳを受信して、第１及び第２のフローティングディフュージョンＦＤ１、ＦＤ２にピクセル電源電圧Ｖ１を提供することで、第１及び第２のフローティングディフュージョンＦＤ１、ＦＤ２をリセットさせることができる。ピクセル電源電圧Ｖ１は電源電圧ＶＤＤ又はポンピング電圧ＶＰＰを含むことができる。

デュアルコンバージョントランジスタＤＣＸは、第１のフローティングディフュージョンＦＤ１と電気的に連結された第２のフローティングディフュージョンＦＤ２に連結できる。デュアルコンバージョントランジスタＤＣＸは、ロウドライバ２０から提供されるデュアルコンバージョン信号ＤＣＳに応じて駆動できる。例えば、デュアルコンバージョントランジスタＤＣＸのゲートにデュアルコンバージョン信号ＤＳＣが受信され、ドレインは第２のフローティングディフュージョンＦＤ２に連結され、ソースはフローティング（floating）される。場合によっては、デュアルコンバージョントランジスタＤＣＸを省略することもできる。

他の一例として、図２ｂに示すように、デュアルコンバージョントランジスタＤＣＸは、第１のフローティングディフュージョンＦＤ１及び第２のフローティングディフュージョンＦＤ２間に連結されることもできる。図２ｂに示すデュアルコンバージョントランジスタＤＣＸは、デュアルコンバージョン信号ＤＣＳをゲート信号として受信できる。デュアルコンバージョントランジスタＤＣＸのドレインは、第１のフローティングディフュージョンＦＤ１と連結されることもでき、ソースは第２のフローティングディフュージョンＦＤ２と連結されることもできる。デュアルコンバージョントランジスタＤＣＸが第１及び第２のフローティングディフュージョンＦＤ１、ＦＤ２間に連結される場合、第１及び第２のフローティングディフュージョンＦＤ１、ＦＤ２は、導電ラインにより直接連結されず、デュアルコンバージョントランジスタＤＣＸの駆動によって選択的に連結されることができる。

このようなデュアルコンバージョントランジスタＤＣＸは、リセットトランジスタＲＸと共にターンオンされて、第１及び第２のフローティングディフュージョンＦＤ１、ＦＤ２の残留電荷を放出させることができる。また、デュアルコンバージョントランジスタＤＣＸは、対象体の撮影環境（低照度又は高照度）に応じて、第１及び第２のフローティングディフュージョンＦＤ１、ＦＤ２の電荷量を可変させることができる。これにより、デュアルコンバージョントランジスタＤＣＸの駆動に応じて、ピクセルグループＰＸＧが高変換ゲイン（High Conversion Gain: HCG）モード、又は、低変換ゲイン（Low Conversion Gain: LCG）モードに変換されることができる。

駆動トランジスタＤＸは、第１及び／又は第２のフローティングディフュージョンＦＤ１、ＦＤ２の電荷量に基づいて駆動できる。一例として、駆動トランジスタＤＸは、第１及び／又は第２のフローティングディフュージョンＦＤ１、ＦＤ２に蓄積された電荷量による有効電圧を増幅させて、ピクセル出力信号Ｖｏｕｔを生成するソースフォロワ（source follower）として駆動できる。

選択トランジスタＳＸは、駆動トランジスタＤＸ及びカラムラインＣＬ間に連結できる。選択信号ＳＥＬは、ピクセルアレイ１０のカラム単位に順次イネーブルされる信号であって、選択トランジスタＳＸのゲートに入力される。選択信号ＳＥＬがイネーブルされる場合、選択トランジスタＳＸがターンオンされて、駆動トランジスタＤＸで生成されたピクセル出力信号Ｖｏｕｔを、選択されたカラムラインＣＬに伝達できる。

ピクセル信号生成回路１１０を構成するピクセルトランジスタＲＸ、ＤＣＸ、ＤＸ、ＳＸは、例えば、ＮＭＯＳトランジスタを含むことができ、ピクセルトランジスタの連結構造は様々な形態に変形できる。

受光回路１２０は、露出された光によって電荷を生成する複数の光電変換素子を含む受光部を少なくとも一つ含むことができる。受光部は、一つのフローティングディフュージョンと連結され得る。一実施例において、受光部は、１より大きい奇数個の光電変換素子を含むことができる。

例示的な実施例として、ピクセルグループＰＸＧが第１及び第２のフローティングディフュージョンＦＤ１、ＦＤ２を含む場合、ピクセルグループＰＸＧの受光回路１２０は、第１の受信部１２０ａ及び第２の受信部１２０ｂを含むことができる。

第１の受光部１２０ａは、第１のフローティングディフュージョンＦＤ１と連結され、奇数個、例えば第１、第２及び第４の光電変換素子ＰＤ１、ＰＤ２、ＰＤ４を含むことができる。また、第１の受光部１２０ａは、第１、第２及び第４の光電変換素子ＰＤ１、ＰＤ２、ＰＤ４と各々連結される第１、第２及び第４の転送トランジスタＴＸ１、ＴＸ２、ＴＸ４をさらに含むことができる。このような第１、第２及び第４の転送トランジスタＴＸ１、ＴＸ２、ＴＸ４は、第１、第２及び第４の転送信号ＴＳ１、ＴＳ２、ＴＳ４に基づいて、第１、第２及び第４の光電変換素子ＰＤ１、ＰＤ２、ＰＤ４で生成された電荷を第１のフローティングディフュージョンＦＤ１に伝達できる。よって、第１、第２及び第４の転送トランジスタＴＸ１、ＴＸ２、ＴＸ４のドレインは第１のフローティングディフュージョンＦＤ１に相当し、第１、第２及び第４の転送トランジスタＴＸ１、ＴＸ２、ＴＸ４のソースは第１、第２及び第４の光電変換素子ＰＤ１、ＰＤ２、ＰＤ４に相当する。第１、第２及び第４の転送信号ＴＳ１、ＴＳ２、ＴＳ４は、ロウドライバ２０（図１を参照）から提供され、同じイネーブルタイミング又は異なるイネーブルタイミングを有することができる。

第２の受信部１２０ｂは、第１の受光部１２０ａと実質的に同様な構造を有することができる。例えば、第２の受信部１２０ｂは、第３、第５及び第６の光電変換素子ＰＤ３、ＰＤ５、ＰＤ６と、第３、第５及び第６の転送トランジスタＴＸ３、ＴＸ５、ＴＸ６とを含むことができる。第１の受光部１２０ａの駆動と同様に、第２の受信部１２０ｂは、第３、第５及び第６の転送信号ＴＳ３、ＴＳ５、ＴＳ６に応じて、第３、第５及び第６の光電変換素子ＰＤ３、ＰＤ５、ＰＤ６で生成された電荷を第２のフローティングディフュージョンＦＤ２に伝達できる。

第１及び第２のフローティングディフュージョンＦＤ１、ＦＤ２は、図２ａに示すように、電気的に連結され、第１及び第２のフローティングディフュージョンＦＤ１、ＦＤ２の各々で生成された合算の電荷量が駆動トランジスタＤＸのゲートに伝達できる。他の一例として、図２ｂに示すように、デュアルコンバージョン信号ＤＣＳの駆動により、第１及び第２のフローティングディフュージョンＦＤ１、ＦＤ２の電荷量が選択的に合算されることもできる。他の一例として、転送トランジスタＴＸ１～ＴＸ６の選択的駆動により、第１及び第２のフローティングディフュージョンＦＤ１、ＦＤ２の電荷量を調節できる。さらには、第１の受光部１２０ａの転送トランジスタＴＸ１～ＴＸ３及び第２の受光部１２０ｂの転送トランジスタＴＸ４～ＴＸ６を選択的に駆動させることで、３×１サブピクセルによりピクセルグループを構成することもできる。このように、第１及び第２のフローティングディフュージョンＦＤ１、ＦＤ２の合算された電荷量は、ピクセル信号生成回路１１０を介してピクセル出力信号Ｖｏｕｔとして変換できる。また、図１に示すカラムドライバ３０、出力回路４０及びイメージプロセッサ７０により、ピクセル出力信号Ｖｏｕｔはイメージ信号として変換できる。

このようなピクセル信号生成回路１１０及び受光回路１２０の駆動については、大韓民国特許出願２０２１－００１９４３３５号に詳細に記載されており、当該文献の内容は本発明に全部組み込まれている。

また、本実施例のピクセル信号生成回路１１０は、一つのピクセルグループＰＸＧ当たり一つずつ含まれる例を示しているが、複数のピクセルグループＰＸＧに共有されることもでき、様々な回路構成及び配置を有することができる。本実施例において、転送トランジスタＴＸ１～ＴＸ６を受光回路１２０として例示したが、転送トランジスタＴＸ１～ＴＸ６も、ピクセルトランジスタとして解析できることは明らかである。

図３ａ及び図３ｂは本発明の一実施例に係るピクセルグループを示す平面図である。図４ａは図３ａのIIIａ－IIIａ’線に沿った第１のアクティブ領域を示す断面図であり、図４ｂは図３ａのIIIｂ－IIIｂ’線に沿った第２のアクティブ領域を示す断面図である。また、図４ｃは図３ａのIIIｃ－IIIｃ’線に沿った受光領域を示す断面図であり、図４ｄは図３ａのIIIｄ－IIIｄ’線に沿った受光領域を示す断面図である。参考として、本実施例は、３×２サブピクセルからなるピクセルグループＰＸＧを一例として説明する。図３ａのピクセルグループは図２ａの等価回路に基づいた平面図であり得、図３ｂのピクセルグループは図２ｂに基づいた平面図であり得る。

図３ａ及び図４ａ～図４ｄに示すように、ピクセルグループＰＸＧは、第１のアクティブ領域ＡＣＴ１、第２のアクティブ領域ＡＣＴ２及び複数のサブピクセルｓｐ１～ｓｐ６を有する受光領域ＳＡを含むことができる。

第１のアクティブ領域ＡＣＴ１、第２のアクティブ領域ＡＣＴ２及び受光領域ＳＡは、各々基板２００内に形成され得る。第１のアクティブ領域ＡＣＴ１、第２のアクティブ領域ＡＣＴ２及び受光領域ＳＡは、基板２００内に形成される素子分離構造物ＩＳＯにより各々定義できる。

基板２００は、互いに対向する第１の面２００ａ及び第２の面２００ｂを含むことができる。例えば、基板２００の第１の面２００ａ、例えば基板２００の前面に、ピクセル信号生成回路１１０（図２ａ又は図２ｂを参照）からなるトランジスタを配列できる。

基板２００の第２の面２００ｂ、例えば、基板２００の後面に、カラーフィルタ（図示せず）及びマイクロレンズ（図示せず）を配置できる。例えば、外部対象物から伝達される光は、基板２００の第２の面２００ｂを介して入射されることができる。

例示的な実施例として、基板２００は、周期律表上における４族の物質を含む半導体基板であり得る。基板２００は例えば、単結晶シリコン基板を含むことができる。基板２００は、薄型化工程（thinning process）により薄型化した基板であり得る。また、基板２００は、エピタキシャル成長層を含む単結晶シリコン層を含むことができる。また、基板２００は、導電型不純物又は導電型ウェルを含むことができる。

素子分離構造物ＩＳＯは例えば、基板２００の第１の面２００ａ及び第２の面２００ｂの少なくとも一つと接することができる。素子分離構造物ＩＳＯは、基板２００を貫通する形態のトレンチ、及びトレンチ内に埋め込まれた絶縁物を含むＤＴＩ（deep trench isolation）の構造を含むことができる。ＤＴＩ方式の素子分離構造物ＩＳＯは例えば、ＢＤＴＩ（back deep trench isolation）又はＦＤＴＩ（front deep trench isolation）方式により形成できる。また、素子分離構造物ＩＳＯは、ＤＴＩ構造及び接合分離構造が混合された構造を有することができる。

第１のアクティブ領域ＡＣＴ１及び受光領域ＳＡ間、第２のアクティブ領域ＡＣＴ２及び受光領域ＳＡ間、並びに、受光領域ＳＡのサブピクセル間は、各々同じ形態の素子分離構造物ＩＳＯにより分離されることもできる。他の一例として、第１のアクティブ領域ＡＣＴ１及び受光領域ＳＡ間、第２のアクティブ領域ＡＣＴ２及び受光領域ＳＡ間、並びに、受光領域ＳＡのサブピクセルｓｐ１～ｓｐ６間は、互いに異なる形態の素子分離構造物ＩＳＯにより電気的に分離できる。

例示的な実施例として、第１のアクティブ領域ＡＣＴ１及び第２のアクティブ領域ＡＣＴ２は、受光領域ＳＡを挟んで第１の方向Ｄ１例えば、ロウ方向に沿って互いに平行に延長されることができる。

図３ａ及び図４ａに示すように、第１のアクティブ領域ＡＣＴ１は、デュアルコンバージョントランジスタＤＣＸ及びリセットトランジスタＲＸが形成される領域であり得る。

ＮＭＯＳトランジスタであるデュアルコンバージョントランジスタＤＣＸ及びリセットトランジスタＲＸが、第１のアクティブ領域ＡＣＴ１に集積されるように、第１のアクティブ領域ＡＣＴ１に相当する基板２００に第１の導電型ウェル２０５ａ、例えばｐウェルを形成できる。参考として、第１のアクティブ領域ＡＣＴ１は、カラーフィルタ（図示せず）を区分する光学ブラック領域（図示せず）に対応付けられる。

デュアルコンバージョンゲート２２０ａ及びリセットゲート２２０ｂは、第１のアクティブ領域ＡＣＴ１の所定部分に各々形成できる。デュアルコンバージョンゲート２２０ａ及びリセットゲート２２０ｂは、所定距離を置いて離隔配置され得る。デュアルコンバージョンゲート２２０ａ及び第１のアクティブ領域ＡＣＴ１の表面（すなわち、第１の面２００ａ）間、並びに、リセットゲート２２０ｂ及び第１のアクティブ領域ＡＣＴ１の表面（すなわち、第１の面２００ａ）間に、ゲート絶縁膜２１０を各々介在できる。デュアルコンバージョンゲート２２０ａ及びリセットゲート２２０ｂの両方の第１のアクティブ領域ＡＣＴ１に接合領域２４０ａ、２４０ｂ、２４０ｃが形成され、デュアルコンバージョントランジスタＤＣＸ及びリセットトランジスタＲＸが形成される。接合領域２４０ａ、２４０ｂ、２４０ｃは、第１の導電型と反対である第２の導電型（例えば、ｎ型）不純物を含むことができる。接合領域２４０ａはデュアルコンバージョントランジスタＤＣＸのソースであり得、接合領域２４０ｂはデュアルコンバージョントランジスタＤＣＸのドレインであると同時に、リセットトランジスタＲＸのソースであり得る。接合領域２４０ｃはリセットトランジスタＲＸのドレインであり得る。デュアルコンバージョントランジスタＤＣＸのソース２４０ａは、図２ａに基づいて電気的にフローティングできる。デュアルコンバージョントランジスタＤＣＸのゲート２２０ａ（以下、デュアルコンバージョンゲートと称する）は、リセットトランジスタＲＸのゲート２２０ｂ（以下、リセットゲートと称する）に比べて大きい線幅を有するように構成できるが、これに限定されるものではない。未説明の図面符号２３０は、ゲート側壁スペーサーであり得る。一例として、第１のアクティブ領域ＡＣＴ１は、各々のピクセルグループＰＸＧと対応するようにパターン形態で構成できるが、これに限定されるものではない。

図３ａ及び図４ｂに示すように、第２のアクティブ領域ＡＣＴ２は、駆動トランジスタＤＸ及び選択トランジスタＳＸが形成される領域であり得る。駆動トランジスタＤＸ及び選択トランジスタＳＸも、図２ａ又は図２ｂに示すように、ＮＭＯＳトランジスタからなるため、第２のアクティブ領域ＡＣＴ２も、第１の導電型ウェル２０５ａを含むことができる。第１のアクティブ領域ＡＣＴ１と同様に、第２のアクティブ領域ＡＣＴ２も、光学ブラック領域（図示せず）と対応する位置に形成できる。

駆動トランジスタＤＸのゲート２２０ｃ（以下、駆動ゲートと称する）及び選択トランジスタＳＸのゲート２２０ｄ（以下、選択ゲートと称する）は、ゲート絶縁膜２１０を挟んで第２のアクティブ領域ＡＣＴ２の上部に位置し得る。駆動トランジスタＤＸは、前述したように、フローティングディフュージョンＦＤ１、ＦＤ２で生成された電荷を増幅させるソースフォロワとして駆動されなければならないので、他のピクセルトランジスタＲＸ、ＤＣＸ、ＳＸ、ＴＸ１～ＴＸ６に比べて相対的に大きい駆動力を有することが要求される。これにより、駆動ゲート２２０ｃは、選択ゲート２２０ｄより相対的に大きい線幅を有して形成されると同時に、デュアルコンバージョンゲート２２０ａ及びリセットゲート２２０ｂより相対的に大きい線幅を有するように形成される。

駆動ゲート２２０ｃ及び選択ゲート２２０ｄの両方の第２のアクティブ領域ＡＣＴ２に接合領域２４０ｄ、２４０ｅ、２４０ｆが形成され、駆動トランジスタＤＸ及び選択トランジスタＳＸが形成される。接合領域２４０ｄ、２４０ｅ、２４０ｆも、第１の導電型と反対である第２の導電型（例えば、ｎ型）不純物を含むことができる。接合領域２４０ｄは駆動トランジスタＤＸのドレインであり得、接合領域２４０ｅは駆動トランジスタＤＸのソースであると同時に、選択トランジスタＳＸのドレインであり得る。また、接合領域２４０ｆは選択トランジスタのソースであり得る。また、第２のアクティブ領域ＡＣＴ２も、各々のピクセルグループＰＸＧ別に区分されるパターン形態を有することのできるが、これに限定されるものではない。

図３ａ、図４ｃ及び図４ｄに示すように、受光領域ＳＡは、受光回路１２０（図２ａ又は図２ｂを参照）、並びに、第１及び第２のフローティングディフュージョンＦＤ1、ＦＤ２が集積される領域であり得る。

例示的な実施例として、受光領域ＳＡは、３×２マトリックス形態に配列される第１乃至第６のサブピクセルｓｐ１～ｓｐ６を含むことができる。

例えば、一つのロウＲは、第１乃至第３のサブロウＳＲ１～ＳＲ３を含むことができる。第１のサブピクセルｓｐ１及び第４のサブピクセルｓｐ４は、第１のサブロウＳＲ１に並べて配列できる。第２のサブピクセルｓｐ３及び第５のサブピクセルｓｐ５は、第２のサブロウＳＲ２に並べて配列できる。第３のサブピクセルｓｐ３及び第６のサブピクセルｓｐ６は、第３のサブロウＳＲ３に並べて配列できる。

一方、ロウＲと垂直をなすカラムＣは、隣接して平行に配列される第１及び第２のサブカラムＳＣ１、ＳＣ２を含むことができる。第１乃至第３のサブピクセルｓｐ１～ｓｐ３は、第１のサブカラムＳＣ１上に並べて配列できる。第４乃至第６のサブピクセルｓｐ４～ｓｐ６は、第２のサブカラムＳＣ２上に並べて配列できる。

また、第１乃至第６のサブピクセルｓｐ１～ｓｐ６は、様々な形態の素子分離構造物ＩＳＯにより電気的に完全に区分できる。サブピクセルｓｐ１～ｓｐ６により限定された空間内に、光電変換素子ＰＤ１～ＰＤ６及び転送トランジスタのゲート２２０－１～２２０－６（以下、転送ゲートと称する）を各々形成できる。ここで、サブピクセルｓｐとは、一つの光電変換素子及び一つの転送ゲートが集積された領域として理解でき、図２ａ及び図２ｂは、受光部１２０ａ、１２０ｂを構成する１つの光電変換素子ＰＤ及び１つの転送トランジスタＴＸとして理解できる。

参考として、第１、第２及び第４のサブピクセルｓｐ１、ｓｐ２、ｓｐ４は図２ａ又は図２ｂに示す第１の受光部１２０ａに相当し、第３、第５及び第６のサブピクセルｓｐ３、ｓｐ５、ｓｐ６は図２ａ又は図２ｂに示す第２の受信部１２０ｂに相当する。

各々の光電変換素子ＰＤ１～ＰＤ６は、前述したように、基板２００の第２の面２００ｂを介して入射される光の露出量に応じて電荷を生成できる。このような光電変換素子ＰＤ１～ＰＤ６は、フォトダイオード（photo diode）、フォトトランジスタ（photo transistor）、フォトゲート（photo gate）、ピン留めフォトダイオード（Pinned Photo Diode、PPD）又はこれらの組合せが利用される。

例示的な実施例として、光電変換素子ＰＤ１～ＰＤ６の各々は、サブピクセルｓｐ１～ｓｐ６に区画された基板２００内に形成できる。光電変換素子ＰＤ１～ＰＤ６は、例えば、第２の導電型不純物領域ｎ及び第１の高濃度導電型不純物領域ｐ＋を含むことができる。例えば、第１の高濃度導電型不純物領域ｐ＋は、第２の導電型不純物領域ｎと接すると同時に、基板２００の第２の面２００ｂの表面に形成される。

第１のフローティングディフュージョンＦＤ１は、第１、第２、第４及び第５のサブピクセルｓｐ１、ｓｐ２、ｓｐ４、ｓｐ５の接点部分に形成できる。第２のフローティングディフュージョンＦＤ２は、第２、第３、第５及び第６のサブピクセルｓｐ２、ｓｐ３、ｓｐ５、ｓｐ６の接点部分に形成できる。第１及び第２のフローティングディフュージョンＦＤ１、ＦＤ２は、第２の導電型不純物領域、例えばｎ型不純物領域を含むことができる。

また、第１のフローティングディフュージョンＦＤ１は、第１、第２及び第４の転送ゲート２２０－１、２２０－２、２２０－４により取り囲まれる。例えば、第１の転送ゲート２２０－１及び第２の転送ゲート２２０－２は、第１のサブロウＳＲ１及び第２のサブロウＳＲ２の境界線ＢＲ１を中心としてフォールデッド（folded）対称をなすことができる。すなわち、第２の転送ゲート２２０－２は、第１の転送ゲート２２０－１を反時計回りの方向に９０゜回転させた形状を有することができる。また、第１の転送ゲート２２０－１及び第４の転送ゲート２２０－４は、第１のサブカラムＳＣ１及び第２のサブカラムＳＣ２の境界線ＢＣ１を中心としてフォールデッド対称をなすことができる。すなわち、第４の転送ゲート２２０－４は、第１の転送ゲート２２０－１を時計回りの方向に９０゜回転させた形状を有することができる。

一方、第２のフローティングディフュージョンＦＤ２は、第３、第５及び第６の転送ゲート２２０－３、２２０－５、２２０－６により取り囲まれる。例えば、第３の転送ゲート２２０－３及び第６の転送ゲート２２０－６は、第１のサブカラムＳＣ１及び第２のサブカラムＳＣ２の境界線ＢＣ１を中心としてフォールデッド対称をなすことができる。すなわち、第６の転送ゲート２２０－６は、第３の転送ゲート２２０－３を反時計回りの方向に９０゜回転させた形状を有することができる。また、第５の転送ゲート２２０－５及び第６の転送ゲート２２０－６は、第２のサブロウＳＲ２及び第３のサブロウＳＲ３の境界線ＢＲ２を中心としてフォールデッド対称をなすことができる。すなわち、第６の転送ゲート２２０－６は、第５の転送ゲート２２０－５を時計回りの方向に９０゜回転させた形状を有することができる。

第１及び第３のサブロウＳＲ１、ＳＲ３の場合、同じサブロウに位置する転送ゲート２２０－1と２２０－４、２２０－３と２２０－６は、第２の方向Ｄ２を中心として対称をなすように配列できる。一方、第２のサブロウＳＲ２に位置する第２の転送ゲート２２０－２及び第５の転送ゲート２２０－５は、図面の対角線方向Ｄ３に対して対称をなすように配列できる。例えば、第２の転送ゲート２２０－２及び第５の転送ゲート２２０－５は、第１の方向Ｄ１及び第２の方向Ｄ２に対して２回フォールデッド対称をなすように配列できる。

これにより、第１のサブカラムＳＣ１に位置する第２の転送ゲート２２０－２及び第３の転送ゲート２２０－３は、同じ形状を有することができる。第２のサブカラムＳＣ２に位置する第４の転送ゲート２２０－４及び第５の転送ゲート２２０－５は、同じ形状を有することができる。

よって、各々のサブピクセルｓｐ１～ｓｐ６は、転送ゲート２２０－１～２２０－６と、転送ゲート２２０－１～２２０－６の一側でソースの役割を果たす光電変換素子ＰＤ１～ＰＤ６とを含み、フローティングディフュージョンＦＤ１又はフローティングディフュージョンＦＤ２が転送トランジスタＴＸ１～ＴＸ６のドレインになり得る。

本実施例によれば、フローティングディフュージョンＦＤ１又はフローティングディフュージョンＦＤ２に奇数個の光電変換素子ＰＤが転送トランジスタＴＸを介して連結されても、ピクセルグループＰＸＧの受光領域ＳＡの全体から見るとき、偶数個のフローティングディフュージョンＦＤ１、ＦＤ２が具備されているので、光電変換素子ＰＤ１～ＰＤ６も偶数個が具備され、どの方向でも光電変換素子ＰＤ１～ＰＤ６が対称的に配列できる。

前述したように、光電変換素子ＰＤ１～ＰＤ６が形成されるサブピクセルｓｐ１～ｓｐ６は、完全孤立型の素子分離構造物ＩＳＯにより電気的に分離できる。第１及び第２のフローティングディフュージョンＦＤ１、ＦＤ２が形成される部分の素子分離構造物ＩＳＯは、図４ｃに示すように、第１及び第２のフローティングディフュージョンＦＤ１、ＦＤ２の底面と所定距離を置いて離隔された部分から基板２００の底面２００ｂまで延長される。

未説明の図面符号ＤＦＤは、ダミーフローティングディフュージョンであって、各々の光電変換素子ＰＤ１～ＰＤ６の受光面積を均一化させるために、第１及び第３のサブロウＳＲ１、ＳＲ３の外側に、サブピクセルｓｐ１、ｓｐ３、ｓｐ４、ｓｐ６間に各々位置し得る。ダミーフローティングディフュージョンＤＦＤは、第１及び第２のフローティングディフュージョンＦＤ１、ＦＤ２と同様な方式により形成されるが、電気的にはフローティングできる。

また、第１のフローティングディフュージョンＦＤ１及び第２のフローティングディフュージョンＦＤ２は、第２の方向Ｄ２に沿って並べて配列できる。一例として、図２ａに示す等価回路に基づいた場合、第１のフローティングディフュージョンＦＤ１及び第２のフローティングディフュージョンＦＤ２は、第１の導電ラインＬ１により電気的に連結できる。例えば、第１の導電ラインＬ１は、第２のサブピクセルｓｐ２及び第５のサブピクセルｓｐ５の境界に位置し得る。

また、第１のフローティングディフュージョンＦＤ１及びデュアルコンバージョントランジスタＤＣＸのドレイン２４０ｂは、第２の導電ラインＬ２により電気的に連結できる。例えば、第２の導電ラインＬ２は、第１のサブピクセルｓｐ１及び第４のサブピクセルｓｐ４の境界に位置し得る。

第２のフローティングディフュージョＦＤ２及び駆動ゲート２２０ｃは、第３の導電ラインＬ３により電気的に連結できる。例えば、第３の導電ラインＬ３は、第３のサブピクセルｓｐ３及び第６のサブピクセルｓｐ６の境界に位置し得る。

第１乃至第３の導電ラインＬ１～Ｌ３が不透明な物質からなっても、サブピクセル間を分離する素子分離構造物ＩＳＯの上部に位置するので、受光面積、すなわち光電変換素子ＰＤ１～ＰＤ６のフィルファクター（fill-factor）に影響を及ぼさない。

また、第１乃至第３の導電ラインＬ１～Ｌ３は同じレベルに位置し得る。他の実施例として、第１乃至第３の導電ラインＬ１～Ｌ３の少なくとも一つは、残りの導電ラインと互いに異なるレベルに位置し得る。本実施例において、導電ラインＬ１、Ｌ２、Ｌ３の「レベル」とは、基板２００の第１の面２００ａから離隔された距離を意味することができる。

また、図２ｂに示す等価回路に基づいてピクセルグループＰＸＧを構成する場合、図３ｂに示すように、第１のフローティングディフュージョンＦＤ１及び第２のフローティングディフュージョンＦＤ２は電気的に分離できる。換言すれば、図３ａに示す第１の導電ラインＬ１を省略することができる。代替的に、ピクセルグループＰＸＧは、デュアルコンバージョントランジスタＤＣＸのソース２４０ａ及び第２のフローティングディフュージョンＦＤ２を電気的に連結する第４の導電ラインＬ４をさらに含むことができる。デュアルコンバージョントランジスタＤＣＸの駆動により、第１のフローティングディフュージョンＦＤ１及び第２のフローティングディフュージョンＦＤ２を選択的に連結できる。第４の導電ラインＬ４も、素子分離構造物ＩＳＯの上部、もしくは、光学ブラック領域（図示せず）に対応する部分に配置させることで、ピクセルグループＰＸＧのフィルファクターの影響を低減できる。

図５は、本発明の一実施例に係るピクセルアレイを示す平面図であり、図６は、図５のピクセルアレイを備えたイメージセンシング装置を示す斜視図である。

図５及び図６に示すように、イメージセンシング装置１００ａは、ピクセルアレイ１０ａ及びカラーフィルタ層３００ａを含むことができる。

ピクセルアレイ１０ａは、複数のロウＲ１、Ｒ２及び複数のカラムＣ１、Ｃ２、Ｃ３間に、マトリックス形態に配列された複数のピクセルグループＰＸＧ１～ＰＸＧ６を含むことができる。複数のピクセルグループＰＸＧ１～ＰＸＧ６は、基板２００の第１の面２００ａに集積できる。ピクセルグループＰＸＧ１～ＰＸＧ６の各々は、図３ａ又は図３ｂに示す３×２マトリックス形態に配列されたサブピクセルｓｐ１～ｓｐ６を含むことができる。

例示的な実施例として、第１乃至第３のピクセルグループＰＸＧ１～ＰＸＧ３は、第１のロウＲ１に沿って並べて配列され、ロウドライバ２０（図１を参照）から提供される第１のロウＲ１を選択するための信号により一括して選択できる。第４乃至第６のピクセルグループＰＸＧ４～ＰＸＧ６は、第１のロウＲ１と平行に配列される第２のロウＲ２に沿って並べて配列できる。第４乃至第６のピクセルグループＰＸＧ４～ＰＸＧ６は、ロウドライバ２０から提供される第２のロウＲ２を選択するための信号により一括して選択できる。

一方、第１及び第４のピクセルグループＰＸＧ１、ＰＸＧ４は、第１のカラムＣ１に並べて配列できる。カラムドライバ３０（図１を参照）から提供される第１のカラムＣ１を選択するための信号により、第１のピクセルグループＰＸＧ１又は第４のピクセルグループＰＸＧ４のピクセル出力信号が読み出される。

第２及び第５のピクセルグループＰＸＧ２、ＰＸＧ５は、第２のカラムＣ２に並べて配列できる。カラムドライバ３０から提供される第２のカラムＣ２を選択するための信号により、第２のピクセルグループＰＸＧ２又は第５のピクセルグループＰＸＧ５のピクセル出力信号が読み出される。

第３及び第６のピクセルグループＰＸＧ３、ＰＸＧ６は、第３のカラムＣ３に並べて配列できる。カラムドライバ３０から提供される第３のカラムＣ３を選択するための信号により、第３のピクセルグループＰＸＧ３又は第６のピクセルグループＰＸＧ６のピクセル出力信号が読み出される。

ピクセル信号生成回路１１０（図２ａ又は図２ｂを参照）が形成されるアクティブ領域ＡＣＴ１、ＡＣＴ２は、例えばピクセルグループＰＸＧの受光領域ＳＡの外周に第１の方向Ｄ１に沿って延長される。例えば、第１乃至第３のピクセルグループＰＸＧ1～ＰＸＧ３を制御するリセットトランジスタＲＸ及びデュアルコンバージョントランジスタＤＣＸが形成される第１のアクティブ領域ＡＣＴ１は、第１のロウＲ１の外側に第１乃至第３のピクセルグループＰＸＧ１～ＰＸＧ３と対向するように配列できる。第４乃至第６のピクセルグループＰＸＧ４～ＰＸＧ６を制御するリセットトランジスタＲＸ及びデュアルコンバージョントランジスタＤＣＸが形成される第１のアクティブ領域ＡＣＴ１は、第２のロウＲ２の外側に第４乃至第６のピクセルグループＰＸＧ４～ＰＸＧ６と対向するように配列できる。

一方、駆動トランジスタＤＸ及び選択トランジスタＳＸが形成される第２のアクティブ領域ＡＣＴ２は、第１のロウＲ１及び第２のロウＲ２間にピクセルグループと各々対応するように配列できる。

例示的な実施例として、第１のピクセルグループＰＸＧ１及び第４のピクセルグループＰＸＧ４間に位置する第２のアクティブ領域ＡＣＴ２に集積される駆動トランジスタＤＸ及び選択トランジスタＳＸは、第１及び第４のピクセルグループＰＸＧ１、ＰＸＧ４のピクセル信号生成回路１１０（図２ａ又は図２ｂを参照）として共有できる。図５の実施例では、第２の方向Ｄ２（例えば、カラム方向）に隣接するように配列されるピクセルグループが駆動トランジスタＤＸ及び選択トランジスタＳＸを共有する例を示したが、これに限定されず、様々な設計変更によりデュアルコンバージョントランジスタＤＣＸ及びリセットトランジスタＲＸも、隣接するピクセルグループに共有できる。ピクセル信号生成回路１１０の配置は、受光面積に影響を及ぼさない範囲内で様々な形態に変更可能であり、ロウドライバ２０及びカラムドライバ３０から提供される様々な制御信号、例えば、選択信号ＳＥＬにより選択されたピクセルグループＰＸＧのピクセル出力信号が生成されることができる。

カラーフィルタ層３００ａは、基板２００の第２の面２００ｂに位置し得る。カラーフィルタ層３００ａは、複数のカラーフィルタ３２０及び光学ブラック領域３３０ａを含むことができる。各々のカラーフィルタ３２０は、光学ブラック領域３３０ａにより区画される。複数のカラーフィルタ３２０は、原色フィルタ（Primary Color Filter）を含むことができる。複数のカラーフィルタ３２０は、互いに異なる色を有する第１乃至第３のカラーフィルタ３２０ａ～３２０ｃを含むことができる。一例として、第１乃至第３のカラーフィルタ３２０ａ～３２０ｃは、各々緑色（Ｇ）、赤色（Ｒ）及び青色（Ｂ）のカラーフィルタを含むことができる。このような第１乃至第３のカラーフィルタ３２０ａ～３２０ｃは、ベイヤーパターン（Bayer pattern）方式により配列できるが、これに限定されるものではない。他の例として、第１乃至第３のカラーフィルタ３２０ａ～３２０ｃは、シアン（cyan）、マゼンタ（magenta）又は黄色（yellow）などのカラーフィルタを含むこともできる。

例示的な実施例として、ピクセルグループＰＸＧ１～ＰＸＧ６は、カラーフィルタ３２０ａ～３２０ｃに各々対応付けられる。カラーフィルタ３２０ａ～３２０ｃは、ピクセルグループＰＸＧ１～ＰＸＧ６の受光領域ＳＡに対応する大きさを有することができる。例えば、第１のピクセルグループＰＸＧ１が第１のカラーフィルタ３２０ａと対応して配置される場合、第１のピクセルグループＰＸＧ１のピクセル出力信号Ｖｏｕｔは、対象体（図示せず）に関する第１のカラー情報を出力できる。結果として、カラーフィルタ３２０ａ、カラーフィルタ３２０ｂ及びカラーフィルタ３２０ｃの一つに対応するピクセル出力信号は、６つの光電変換素子ＰＤ１～ＰＤ６から収集された電荷に基づいて生成できる。また、図６において、Ｄ４は基板２００の深さ方向に相当する。

図７は、本発明の一実施例に係る拡張型ピクセルアレイを示す平面図であり、図８は、図７の拡張型ピクセルアレイを備えたイメージセンシング装置を示す斜視図である。

図７及び図８に示すように、本実施例のイメージセンシング装置１００ｂは、ピクセルアレイ１０ｂ及びカラーフィルタ層３００ｂを含むことができる。

本実施例のピクセルアレイ１０ｂは、マトリックス形態に配列される複数の拡張型ピクセルグループＥＰＸ１～ＥＰＸ３を含むことができる。拡張型ピクセルグループＥＰＸ１～ＥＰＸ３の各々は、例えば、６×２マトリックス形態に配列されたサブピクセルｓｐ１～ｓｐ１２を含むことができ、全部同じ構造を有することができる。以下では、第１の拡張型ピクセルグループＥＰＸ１を一例として拡張型ピクセルグループの構造を説明する。

本実施例の第１の拡張型ピクセルグループＥＰＸ１は、第２の方向Ｄ２に隣接するように配列された第１及び第４のピクセルグループＰＸＧ１、ＰＸＧ４を含むことができる。第１のピクセルグループＰＸＧ１の構成は、図５と同様であり、第４のピクセルグループＰＸＧ４の構成も、図５に示す第４のピクセルグループＰＸＧ４と実質的に同様である。

また、ピクセル信号生成回路１１０（図２ａを参照）のうち、リセットトランジスタＲＸ及びデュアルコンバージョントランジスタＤＣＸが形成される第１のアクティブ領域ＡＣＴ１は、図５と同様に、第１のピクセルグループＰＸＧ１の上端部に配置される。ピクセル信号生成回路１１０（図２ａを参照）のうち、駆動トランジスタＤＸ及び選択トランジスタＳＸが形成される第２のアクティブ領域ＡＣＴ２は、第１のピクセルグループＰＸＧ１及び第４のピクセルグループＰＸＧ４間に配置される。

第１の拡張型ピクセルグループＥＰＸ１は、電気的に連結された第１のピクセルグループＰＸＧ１のフローティングディフュージョンＦＤ１、ＦＤ２と、第４のピクセルグループＰＸＧ４のフローティングディフュージョンＦＤ３、ＦＤ４とを含むことができる。説明の便宜のために、図５に表示された第４のピクセルグループＰＸＧ４の第１のフローティングディフュージョンＦＤ１及び第２のフローティングディフュージョンＦＤ２の部分が、本実施例の拡張型ピクセルグループＥＰＸ１では、第３のフローティングディフュージョンＦＤ３及び第４のフローティングディフュージョンＦＤ４として表示される。

より具体的に説明すれば、第１の拡張型ピクセルグループＥＰＸ１に属する第１のピクセルグループＰＸＧ１は、図５と同様に、デュアルコンバージョントランジスタＤＣＸのドレイン２４０ｂと第１のフローティングディフュージョンＦＤ１、第１のフローティングディフュージョンＦＤ１と第２のフローティングディフュージョンＦＤ２、第２のフローティングディフュージョンＦＤ２と駆動ゲート２２０ｃを、各々連結する導電ラインＬａを含むことができる。

一方、第１の拡張型ピクセルグループＥＰＸ１に属する第４のピクセルグループＰＸＧ４は、駆動ゲート２２０ｃと第３のフローティングディフュージョンＦＤ３、第３のフローティングディフュージョンＦＤ３と第４のフローティングディフュージョンＦＤ４を、各々電気的に連結する導電ラインＬｂを含むことができる。

導電ラインＬａ、Ｌｂにより、６×２サブピクセルから収集された電荷が駆動ゲート２２０ｃに伝達されてピクセル出力信号を生成できる。このとき、前述したように、各サブピクセルに具備された転送トランジスタの駆動により、第１乃至第４のフローティングディフュージョンＦＤ１～ＦＤ４に収集された電荷量を調節できる。

他の一例として、第１のサブカラムＳＣ１に位置する転送トランジスタＴＸ１～ＴＸ３、ＴＸ７～ＴＸ９のゲート２２０－１～２２０－３、２２０－７～２２０－９にイネーブル信号を印加し、第２のサブカラムＳＣ２に位置する転送トランジスタＴＸ４～ＴＸ６、ＴＸ１０～ＴＸ１２のゲートにディセーブル信号を印加し、６×１サブピクセルにより拡張型ピクセルグループＥＰＸを構成することもできる。

また、カラーフィルタ層３００ｂは、図８と同様に、基板２００の第２の面２００ｂに位置し得る。カラーフィルタ層３００ｂは、複数のカラーフィルタ３２５及び光学ブラック領域３３０ｂを含むことができる。各々のカラーフィルタ３２５は、図６と同様な配列の第１乃至第３のカラーフィルタ３２５ａ、３２５ｂ、３２５ｃを含むことができる。本実施例の第１乃至第３のカラーフィルタ３２５ａ、３２５ｂ、３２５ｃは、拡張型ピクセルグループＥＰＸ１、ＥＰＸ２、ＥＰＸ３の各々に対応する大きさで構成できる。これにより、６×１又は６×２のサブピクセルにより収集された電荷から出力されるピクセル信号は、対応するカラーフィルタ３２５の情報を示すことができる。

図９は、本発明の他の実施例に係る拡張型ピクセルグループを示す平面図であり、図１０は、本発明の他の実施例に係る拡張型ピクセルグループを示す平面図である。図１１は、本発明の一実施例に係る拡張型ピクセルグループ及び拡張型カラーフィルタを備えたイメージセンシング装置を示す斜視図である。

図９及び図１１に示すように、イメージセンシング装置１００ｃは、ピクセルアレイ１０ｃ及びカラーフィルタ層３００ｃを含むことができる。

ピクセルアレイ１０ｃは、マトリックス形態に配列される複数の拡張型ピクセルグループＴＲＸ１～ＴＰＸ４を含むことができる。

本実施例の拡張型ピクセルグループＴＰＸは、図５のピクセルグループＰＸＧよりも多くの数のサブピクセルを含むことができる。拡張型ピクセルグループＴＰＸは、例えば、奇数個のサブピクセルを含むことができる。

一例として、拡張型ピクセルグループＴＰＸは、交差配列される３つのサブロウＳＲ１～ＳＲ３と、３つのサブカラムＳＣ１～ＳＣ３との交差部に各々連結される３×３サブピクセルｓｐ１～ｓｐ９を含むことができる。

第１、第４及び第７のサブピクセルｓｐ１、ｓｐ４、ｓｐ７は第１のサブロウＳＲ１を構成でき、第２、第５、及び第８のサブピクセルｓｐ２、ｓｐ５、ｓｐ８は第２のサブロウＳＲ２を構成でき、第３、第６及び第９のサブピクセルｓｐ３、ｓｐ６、ｓｐ９は第３のサブロウＳＲ３を構成できる。

第１乃至第３のサブピクセルｓｐ１、ｓｐ２、ｓｐ３は第１のサブカラムＳＣ１を構成でき、第４乃至第６のサブピクセルｓｐ４、ｓｐ５、ｓｐ６は第２のサブカラムＳＣ２を構成でき、第7乃至第９のサブピクセルｓｐ７、ｓｐ８、ｓｐ９は第３のサブカラムＳＣ３を構成できる。

拡張型ピクセルグループＴＰＸは、例えば、第１乃至第４のフローティングディフュージョンＦＤ１～ＦＤ４を含むことができる。第１のフローティングディフュージョンＦＤ１は、隣接する少なくとも３つのサブピクセルの接点部分、例えば第１、第２、第４及び第５のサブピクセルｓｐ１、ｓｐ２、ｓｐ４、ｓｐ５の接点部分に形成できる。第２のフローティングディフュージョンＦＤ２も、隣接する少なくとも３つのサブピクセルの接点部分、例えば第２、第３、第５及び第６のサブピクセルｓｐ２、ｓｐ３、ｓｐ５、ｓｐ６の接点部分に形成できる。第３のフローティングディフュージョンＦＤ３は、第１のフローティングディフュージョンＦＤ１と第２のサブカラムＳＣ２及び第３のサブカラムＳＣ３の境界線を基準として対称をなす第７及び第８のサブピクセルｓｐ７、ｓｐ８の接点部分に形成できる。第４のフローティングディフュージョンＦＤ４は、第２のフローティングディフュージョンＦＤ２と第２のサブカラムＳＣ２及び第３のサブカラムＳＣ３の境界線を基準として対称をなす第８及び第９のサブピクセルｓｐ８、ｓｐ９の接点部分に形成できる。

第１のサブカラムＳＣ１の第１の転送ゲート２２０－１及び第２の転送ゲート２２０－２は、第１のフローティングディフュージョンＦＤ１を取り囲むように配置でき、第３の転送ゲート２２０－３は、第２のフローティングディフュージョンＦＤ２を取り囲むように配置できる。第１乃至第３の転送ゲート２２０－１～２２０－３の配列は、図５に示す第１乃至第３の転送ゲート２２０－１～２２０－３の配列と実質的に同様である。

第２のサブカラムＳＣ２の第４の転送ゲート２２０－４は、第１及び第２の転送ゲート２２０－１、２２０－２と共に第１のフローティングディフュージョンＦＤ１を取り囲むように配列できる。第５及び第６の転送ゲート２２０－５、２２０－６は、第３の転送ゲート２２０－３と共に第２のフローティングディフュージョンＦＤ２を取り囲むように配列できる。第４乃至第６の転送ゲート２２０－４～２２０－６の配列は、図５に示す第４乃至第６の転送ゲート２２０－４～２２０－６の配列と実質的に同様である。

一方、第３のサブカラムＳＣ３に相当する第７乃至第９の光電変換素子ＰＤ７～ＰＤ９及び第７乃至第９の転送ゲート２２０－７～２２０－９は、第１のサブカラムＳＣ１の第１乃至第３の光電変換素子ＰＤ１～ＰＤ３及び第１乃至第３の転送ゲート２２０－１～２２０－３の配列と実質的に同様である。例えば、第７の転送ゲート２２０－７及び第８の転送ゲート２２０－８は、第３のフローティングディフュージョンＦＤ３を取り囲むように配列でき、第９の転送ゲート２２０－９は、第４のフローティングディフュージョンＦＤ４を取り囲むように配列できる。このような拡張型ピクセルグループＴＰＸは、図５のピクセルグループＰＸＧよりも少なくても一つのサブカラムＳＣをさらに含むことができる。

一方、第４のサブカラムＳＣ４に相当する第１０乃至第１２のサブピクセルｓｐ１０、ｓｐ１１、ｓｐ１２は、図５の場合、第３のサブカラムＳＣ３のサブピクセルと共に第２のピクセルグループＰＸＧ２に属したが、図９及び図１０の拡張型ピクセルグループＴＰＸの場合、隣接する他の拡張型ピクセルグループＴＰＸに属することができる。合わせて、第３及び第４のフローティングディフュージョンＦＤ３、ＦＤ４は、互いに異なる拡張型ピクセルグループＴＰＸに共有できる。

ここで、ピクセル信号生成回路１１０－１、１１０－２は、図５のピクセルグループＰＸＧ１～ＰＸＧ６別に対応するように示したが、隣接する２つのピクセル信号生成回路１１０－１、１１０－２が一つの拡張型ピクセルグループＴＰＸを制御するように関連付けられて動作でき、もしくは、一つの拡張型ピクセルグループＴＰＸに対応するようにピクセル信号生成回路を再構成できる。

このような３×３サブピクセルｓｐ１～ｓｐ９の受光領域は、第１の方向Ｄ１、第２の方向Ｄ２及び対角線方向Ｄ３に対して対称をなすので、拡張型ピクセルグループＴＰＸの全体面積に対して均一な受光が可能となる。

他の一例として、図１０に示すように、第３のサブカラムＳＣ３に相当する第７乃至第９のサブピクセルｓｐ７～ｓｐ９の光電変換素子ＰＤ７～ＰＤ９及び転送ゲート２２０－７～２２０－９は、第２のサブカラムＳＣ２の第４乃至第６のサブピクセルｓｐ４～ｓｐ６の光電変換素子ＰＤ４～ＰＤ６及び転送ゲート２２０－４～２２０－６に対し、第２及び第３のサブカラムＳＣ２、ＳＣ３の境界線を中心としてフォールデッド対称をなすことができる。すなわち、第７乃至第９のサブピクセルｓｐ７～ｓｐ９の光電変換素子ＰＤ７～ＰＤ９及び転送ゲート２２０－７～２２０－９は、第４乃至第６のサブピクセルｓｐ４～ｓｐ６の光電変換素子ＰＤ４～ＰＤ６及び転送ゲート２２０－４～２２０－６と１８０゜対称をなすことができる。これにより、第７の転送ゲート２２０－７は、第３のフローティングディフュージョンＦＤ３を取り囲むことができ、第８及び第９の転送ゲート２２０－８、２２０－９は、第４のフローティングディフュージョンＦＤ４を取り囲むことができる。

このように、第３のサブカラムＳＣ３の転送ゲート２２０－７～２２０－９の配列が変更されても、第１の方向Ｄ１、第２の方向Ｄ２及び全ての対角線方向Ｄ３に対して均一な受光領域が提供される。

また、以前の実施例において、第１及び第２のサブカラムＳＣ１、ＳＣ２で生成された電荷は、第１のピクセルグループＰＸＧ１のピクセル信号生成回路１１０－１を介してピクセル出力信号として変換され、第３のサブカラムＳＣ３で生成された電荷は、第２のピクセルグループＰＸＧ２のピクセル信号生成回路１１０－２を介してピクセル出力信号として変換された。

しかしながら、本実施例の拡張型ピクセルグループＴＰＸは、公知のビニング技法により、第１及び第２のサブカラムＳＣ１、ＳＣ２で生成された電荷は、第１のピクセル信号生成回路１１０－１の出力ノードを介して中間読み出し（intermediate reading）を行わず、レジスタ（register：図示せず）にシフト（shift）できる。レジスタに一時保存された電荷は、第３のサブカラムＳＣ３で生成された電荷と合算され、第２のピクセルグループＰＸＧ２のピクセル信号生成回路１１０－２を介して拡張型ピクセルグループＴＰＸの出力信号として変換できる。拡張されたピクセルグループＴＰＸを構成する光電変換素子ＰＤ１～ＰＤ９の電荷量が合算されるように、第１乃至第４のフローティングディフュージョンは、直接又は間接の方式により電気的に連結できる。ここで、直接方式は導電ラインにより連結する方式であり得、間接方式は直列又は並列レジスタにより電荷がシフトされる方式であり得る。このとき、拡張型ピクセルグループＴＰＸのピクセル出力信号生成時、他のカラーのフィルタと対応する第４のサブカラムＳＣ４で生成された電荷が混合されないように、第１０乃至第１２の転送ゲート２２０－１０～２２０－１２に印加される転送信号は、全部ディセーブルされる。前述した動作方法は、ビニング技術の一例を説明するだけであり、公知の多様なビニング技術がここに含まれることは明らかである。

カラーフィルタ層３００ｃは、基板２００の底面２００ｂに位置し得る。カラーフィルタ層３００ｃは、拡張型の第１乃至第３のカラーフィルタ３２７ａ、３２７ｂ、３２７ｃ及び光学ブラック領域３３０ｃを含むことができる。拡張型の第１乃至第３のカラーフィルタ３２７ａ、３２７ｂ、３２７ｃは、拡張型ピクセルグループＴＰＸと対応する大きさを有することができる。

すなわち、拡張型の第１乃至第３のカラーフィルタ３２７ａ、３２７ｂ、３２７ｃの各々は、３×３サブピクセルと対応できる。これにより、一つの拡張型ピクセルグループＴＰＸで生成されるピクセル出力信号は、総９つの光電変換素子から伝達された光電荷が変換された値であり得る。このような本発明の実施例によれば、一つのカラーフィルタと対応するピクセルグループの数を制約することなく、ピクセルグループの面積を調節できる。さらには、偶数個又は奇数個のサブピクセルが一つのカラーフィルタと対応するグループを形成しても、どの方向でも受光面積を均一化できる。

また、ビニングモードを用いて多様な数のサブピクセルの電荷を合算することで、高いＳＮＲ（signal to noise ratio）の特性を改善でき、夜間撮影時にも優れた画質の特性を提供できる。

なお、本発明の好適な実施例を詳細に説明したが、本発明は、前記実施例に限定されず、本発明の技術的思想から逸脱しない範囲内において、当該分野における通常の知識を有する者により様々な変形が可能である。

Claims

交差配列されるロウ及びカラム間に連結されるピクセルグループを少なくとも一つ含み、
前記ピクセルグループは、
少なくとも一つのフローティングディフュージョンと、
前記フローティングディフュージョンと共通的に連結され、露出光に対して電荷を各々生成するｎ個（前記ｎは1より大きい奇数）の光電変換素子とを含む、イメージセンシング装置。
前記フローティングディフュージョンは、前記ピクセルグループ当たり偶数個だけ具備され、前記偶数個のフローティングディフュージョンは電気的に連結される、請求項１に記載のイメージセンシング装置。
前記ロウは、互いに隣接して平行な少なくとも３つのサブロウに区分され、
前記カラムは、少なくとも１つのサブカラムに区分され、
前記サブロウ及び前記サブカラムの交差部に各々連結される複数のサブピクセルにより、前記ピクセルグループが限定される、請求項１に記載のイメージセンシング装置。
前記サブピクセルの各々に前記光電変換素子が各々集積される、請求項３に記載のイメージセンシング装置。
前記フローティングディフュージョンは、隣接する少なくとも３つの前記サブピクセルの接点部分に位置する、請求項３に記載のイメージセンシング装置。
前記光電変換素子及び前記フローティングディフュージョン間の前記サブピクセルに転送トランジスタのゲートが具備され、
前記ゲート信号に応じて前記光電変換素子で生成された前記電荷が、前記フローティングディフュージョンに伝達される、請求項３に記載のイメージセンシング装置。
前記ピクセルグループと対応する大きさに配置されるカラーフィルタをさらに含む、請求項１に記載のイメージセンシング装置。
前記少なくとも一つのピクセルグループのピクセル出力信号を生成するピクセル信号生成回路をさらに含み、
前記ピクセル出力信号は、前記少なくとも一つのピクセルグループに含まれた前記光電変換素子により生成された前記電荷量の総和に基づいて決定される、請求項１に記載のイメージセンシング装置。
対向する第１の面及び第２の面を含む基板と、
前記基板の第１の面に形成され、カラム方向に沿って並べて配列される第１、第２及び第３のサブピクセルを含む第１のサブカラム、前記カラム方向に沿って並べて配列される第４、第５及び第６のサブピクセルを含む第２のサブカラム、並びに、前記カラム方向に沿って並べて配列される第７、第８及び第９のサブピクセルを含む第３のサブカラムが、前記カラム方向と垂直であるロウ方向に沿って順次配列される拡張型ピクセルグループと、
前記第１、第２、第４及び第５のサブピクセルの接点部分に形成される第１のフローティングディフュージョンと、
前記第２、第３、第５及び第６のサブピクセルの接点部分に形成される第２のフローティングディフュージョンと、
前記第１のフローティングディフュージョンと前記第２のサブカラム及び前記第３のサブカラムの境界線を基準として対称をなす前記第７及び第８のサブピクセルの接点部分に形成される第３のフローティングディフュージョンと、
前記第２のフローティングディフュージョンと前記第２のサブカラム及び前記第３のサブカラムの境界線を基準として対称をなす前記第８及び第９のサブピクセルの接点部分に形成される第４のフローティングディフュージョンとを含み、
前記第１乃至第９のサブピクセルの各々は、前記第１乃至第４のフローティングディフュージョンの一つを取り囲むように構成される転送ゲートと、
前記転送ゲートの一側に形成される光電変換素子とを含み、
前記第１乃至第４のフローティングディフュージョンの各々は、３つの前記転送ゲートにより取り囲まれる、イメージセンシング装置。
前記第１のサブピクセルに形成される第１の転送ゲートと、前記第２のサブピクセルに形成される第２の転送ゲートと、前記第４のサブピクセルに形成される第４の転送ゲートとは、前記第１のフローティングディフュージョンを取り囲むように形成される、請求項９に記載のイメージセンシング装置。
前記第３のサブピクセルに形成される第３の転送ゲートと、前記第５のサブピクセルに形成される第５の転送ゲートと、前記第６のサブピクセルに形成される第６の転送ゲートとは、前記第２のフローティングディフュージョンを取り囲むように形成される、請求項９に記載のイメージセンシング装置。
前記第７のサブピクセルに形成される第７の転送ゲートと、前記第８のサブピクセルに形成される第８の転送ゲートとは、前記第３のフローティングディフュージョンを取り囲むように形成され、
前記第９のサブピクセルに形成される第９の転送ゲートは、前記第４のフローティングディフュージョンを取り囲むるように形成される、請求項９に記載のイメージセンシング装置。
前記第７のサブピクセルに形成される第７の転送ゲートは、前記第３のフローティングディフュージョンを取り囲むように形成され、
前記第８のサブピクセルに形成される第８の転送ゲートと、前記第９のサブピクセルに形成される第９の転送ゲートとは、前記第４のフローティングディフュージョンを取り囲むように形成される、請求項９に記載のイメージセンシング装置。
前記第１のサブカラムの前記第１乃至第３のサブピクセル上に形成される前記転送ゲートは、前記第３のサブカラムの前記第７乃至第９のサブピクセル上に形成される前記転送ゲートと同じ形状を有する、請求項９に記載のイメージセンシング装置。
前記第２のサブカラムの前記第４及び第５のサブピクセル上に形成される前記転送ゲートは、前記第３のサブカラムの前記第７乃至第９のサブピクセル上に形成される前記転送ゲートに対し、前記第２及び第３のサブカラムの境界線を中心として対称をなす形状を有する、請求項９に記載のイメージセンシング装置。
前記第１乃至第４のフローティングディフュージョンは、電気的に連結される、請求項９に記載のイメージセンシング装置。
前記拡張型ピクセル構造の外側に集積されるピクセル信号生成回路をさらに含み、
前記ピクセル信号生成回路は、前記第１乃至第４のフローティングディフュージョンで生成された電荷量に基づいてピクセル出力信号を生成する、請求項９に記載のイメージセンシング装置。
前記ピクセル信号生成回路は、
前記第１、第４及び第７のサブピクセルを含む第１のサブロウの外側、並びに、前記第３、第６及び第９のサブピクセルを含む第３のサブロウの外側のうち、選択される一つに位置する第１のアクティブ領域と、
前記第１のサブロウ及び前記第３のサブロウの外側のうち、残り一つに位置する第２のアクティブ領域と、
前記第１のアクティブ領域に形成され、接合領域を共有するように構成されるリセットトランジスタ及びデュアルコンバージョントランジスタと、
前記第２のアクティブ領域に形成され、接合領域を共有するように構成される駆動トランジスタ及び選択トランジスタとを含み、
前記駆動トランジスタは、前記電荷量に基づいてターンオンされる、請求項１７に記載のイメージセンシング装置。
前記第１のアクティブ領域、前記拡張型ピクセル構造の前記第１乃至第９のサブピクセル及び前記第２のアクティブ領域は、前記基板内に形成される少なくとも一つの素子分離構造により電気的に区分され、
前記素子分離構造の少なくとも一つは、前記基板の第２の面まで延長される、請求項１８に記載のイメージセンシング装置。
前記基板の第２の面に配置され、前記拡張型ピクセル構造に対応する大きさを有する拡張型カラーフィルタをさらに含む、請求項９に記載のイメージセンシング装置。