CN110911429B - 具有p型隔离结构的图像传感器 - Google Patents

具有p型隔离结构的图像传感器 Download PDF

Info

Publication number
CN110911429B
CN110911429B CN201910851257.0A CN201910851257A CN110911429B CN 110911429 B CN110911429 B CN 110911429B CN 201910851257 A CN201910851257 A CN 201910851257A CN 110911429 B CN110911429 B CN 110911429B
Authority
CN
China
Prior art keywords
region
transistor
floating diffusion
active
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910851257.0A
Other languages
English (en)
Other versions
CN110911429A (zh
Inventor
朴圣根
吴先镐
李庚寅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110911429A publication Critical patent/CN110911429A/zh
Application granted granted Critical
Publication of CN110911429B publication Critical patent/CN110911429B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14641—Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/148—Charge coupled imagers
    • H01L27/14806—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures

Abstract

具有P型隔离结构的图像传感器。一种图像传感器包括：第一有源区域，其包括第一浮置扩散区域、第一晶体管有源区域以及用于将第一浮置扩散区域与第一晶体管有源区域电隔离的第一隔离结构，其中，第一隔离结构包括设置在第一有源区域的一个角上的第一P型掺杂区域以及设置在第一有源区域的中央的第二P型掺杂区域，第一P型掺杂区域和第二P型掺杂区域彼此电联接。

Description

具有P型隔离结构的图像传感器
技术领域
本专利文献中所公开的技术和实现方式涉及一种在有源区域中具有隔离结构的图像传感器。
背景技术
随着近来信息通信行业的发展和电子装置的数字化，增强图像传感器用在诸如数字相机、摄像机、移动电话、个人通信系统(PCS)、游戏机、安全相机和医疗微型 相机的各种领域中。
发明内容
所公开的技术的各种实施方式涉及一种能够减小暗电流的图像传感器。
另外，各种实施方式涉及一种有源区域通过P型离子注入区域电隔离和几何隔离而不使用沟槽隔离区域的图像传感器。
在实施方式中，一种图像传感器可包括第一有源区域，该第一有源区域包括第一浮置扩散区域、第一晶体管有源区域以及第一隔离结构，该第一隔离结构用于将第一 浮置扩散区域与第一晶体管有源区域电隔离，其中，第一隔离结构包括设置在第一有 源区域的一个角上的第一P型掺杂区域以及设置在第一有源区域的中央的第二P型掺 杂区域，第一P型掺杂区域和第二P型掺杂区域彼此电联接。
第一晶体管有源区域可包括：第一驱动晶体管的沟道区域、漏极区域和源极区域；以及第一选择晶体管的沟道区域和源极区域。
第二P型掺杂区域可抵接(abut)第一浮置扩散区域、第一驱动晶体管的漏极区 域和源极区域以及第一选择晶体管的源极区域。
第二P型掺杂区域可由第一浮置扩散区域、第一驱动晶体管的沟道区域、漏极区域和源极区域、第一选择晶体管的沟道区域和源极区域以及第一P型掺杂区域围绕。
第一隔离结构还可包括电联接到第二P型掺杂区域的第三P型掺杂区域，并且该第三P型掺杂区域设置在第一浮置扩散区域和第一晶体管有源区域之间。
该图像传感器还可包括相对于第一有源区域设置在不同的位置中的第二有源区域至第四有源区域，第二有源区域至第四有源区域中的每一个包括对应浮置扩散区 域、对应晶体管有源区域以及用于将对应浮置扩散区域与对应晶体管有源区域电隔离 的对应隔离结构。
第二晶体管有源区域和第三晶体管有源区域中的晶体管有源区域之一可包括对应驱动晶体管的沟道区域、漏极区域和源极区域以及对应选择晶体管的沟道区域和源 极区域。
第二中央隔离区域和第三中央隔离区域可分别抵接第二浮置扩散区域和第三浮置扩散区域、第二驱动晶体管和第三驱动晶体管的漏极区域和源极区域以及第二选择 晶体管和第三选择晶体管的源极区域。
第二晶体管有源区域和第三晶体管有源区域的隔离结构之一可包括掺杂区域，该掺杂区域相对于对应浮置扩散区域定位并且抵接对应浮置扩散区域、对应驱动晶体管 的漏极区域和源极区域以及对应选择晶体管的源极区域。
第二晶体管有源区域和第三晶体管有源区域的隔离结构之一可包括掺杂区域，该掺杂区域相对于对应浮置扩散区域定位并且由对应浮置扩散区域、对应驱动晶体管的 沟道区域、漏极区域和源极区域以及对应选择晶体管的沟道区域和源极区域围绕。
第四晶体管有源区域可包括重置晶体管的沟道区域、漏极区域和源极区域。
第四晶体管有源区域的隔离结构可包括掺杂区域，该掺杂区域相对于对应浮置扩散区域定位并且抵接对应浮置扩散区域以及重置晶体管的漏极区域和源极区域。
第四晶体管有源区域的隔离结构的掺杂区域可由对应浮置扩散区域以及重置晶体管的沟道区域、漏极区域和源极区域围绕。
第一有源区域还可包括设置在第一浮置扩散区域和第一P型掺杂区域之间的第一传输晶体管区域。
在实施方式中，一种图像传感器可包括第一至第四有源区域，该第一至第四有源区域分别包括第一至第四浮置扩散区域中的对应一个、第一至第四晶体管有源区域中 的对应一个以及第一至第四隔离结构中的对应一个，第一至第四浮置扩散区域分别通 过第一至第四P型隔离结构中的对应一个与第一至第四晶体管有源区域中的对应一 个电隔离，其中，第一至第三晶体管有源区域中的一个包括第一至第三驱动晶体管中 的对应一个的漏极区域之一和源极区域之一以及第一至第三选择晶体管中的对应一 个的源极区域之一，并且第四晶体管有源区域包括重置晶体管的漏极区域和源极区 域。
第一至第四P型隔离结构中的一个可包括：第一掺杂区域，其设置在第一至第四有源区域中的对应一个的一个角上；以及第二掺杂区域，其设置在第一至第四有源区 域中的对应一个的中央，第一掺杂区域和第二掺杂区域彼此电联接。
第一至第四P型隔离结构中的所述一个的第一掺杂区域可抵接第一至第三选择晶体管中的对应一个的所述一个源极区域，并且第一至第四P型隔离结构中的所述一 个的第二掺杂区域抵接重置晶体管的漏极区域。
第一至第四P型隔离结构中的一个还可包括第三掺杂区域，该第三掺杂区域抵接第一至第四中央隔离区域中的所述一个的第二掺杂区域和第一至第四有源区域的对 应侧。
第三掺杂区域可设置在第一至第三浮置扩散区域中的对应一个与第一至第三驱动晶体管中的对应一个的漏极区域之间，或者第三掺杂区域可设置在第四浮置扩散区 域与重置晶体管的源极区域之间。
第一至第三晶体管有源区域中的一个还可包括第一至第三驱动晶体管中的对应一个的沟道区域以及第一至第三选择晶体管中的对应一个的沟道区域，并且第四晶体 管有源区域还包括重置晶体管的沟道区域。
第一至第三驱动晶体管中的对应一个的沟道区域、第一至第三选择晶体管中的对应一个的沟道区域以及第一至第三浮置扩散区域中的对应一个可分别设置在第一至 第三有源区域中的所述一个的角上，并且重置晶体管的沟道区域和漏极区域以及第四 浮置扩散区域可分别设置在第四有源区域的角上。
根据本发明的实施方式，该图像传感器可包括用于将多个有源区域电隔离和几何隔离的P型隔离结构。即，沟槽隔离区域可由P型隔离结构代替。由于该图像传感器 具有用于将多个有源区域电隔离和几何隔离的沟槽隔离区域减小并由P型隔离结构 代替的结构，所以界面处的暗电流可减小。此外，由于沟槽隔离区域减小，所以图像 传感器的集成度可改进。未描述的各种实施方式的其它效果将在详细描述中提及。
附图说明
图1是示意性地例示基于所公开的技术的一些实现方式的图像传感器的框图的示例。
图2是基于所公开的技术的一些实现方式的图像传感器的单元像素的等效电路图。
图3A例示基于所公开的技术的一些实现方式的图像传感器的像素阵列的示意性布局的示例。
图3B是图3A的单元像素区域的扩展图。
图3C例示基于所公开的技术的一些实现方式的由浅沟槽隔离(STI)区域限定 的第一至第四有源区域的概念布局。
图4A至图4D是沿着图3B的线I-I’、II-II’、III-III’和IV-IV’截取的图像传感器的单元像素的纵向横截面图。
图5A例示基于所公开的技术的一些实现方式的图像传感器的像素阵列的示意性布局的示例。
图5B是图5A的单元像素区域的扩展图。
图5C例示基于所公开的技术的一些实现方式的由STI区域限定的第一至第四有源区域的概念布局。
图6A和图6B是沿着图5B的线V-V’和VI'-VI’截取的图像传感器的单元像素的 纵向横截面图。
图7A和图7B例示示出了基于所公开的技术的一些实现方式的图像传感器的单 元像素中进行的电连接的布局的示例。
图8是示意性地例示具有基于所公开的技术的一些实现方式的图像传感器的电子装置的图。
具体实施方式
将参照附图通过以下实施方式阐明本公开的优点和特性以及实现这些优点和特性的方法。
贯穿说明书，相同的标号指代相同的元件。因此，尽管在对应附图中未提及或描述相同或相似的标号，可参照其它附图来描述所述标号。此外，尽管没有由标号来表 示元件，可参照其它附图来描述所述元件。
一种图像传感器通常包括像素阵列和外围电路区域。在像素阵列中，布置有包括光电转换元件和像素晶体管的单元像素。为了光电转换元件与像素晶体管之间的电绝 缘，形成诸如浅沟槽隔离(STI)的隔离区域。特定STI构造可促使在不存在入射光 的情况下在光电转换元件中存在不期望的暗电流，这包括在与硅的界面处具有悬空键 进而导致少量的暗电流的一些STI结构。
所公开的技术可被实现为提供一种表现出改进的特性的图像传感器。在一些实现方式中，所公开的图像传感器可防止或减少不期望的特性，例如由STI导致或促使的 一部分暗电流。所公开的技术的各种实现方式提供了一种具有使用掺杂区域的隔离结 构的图像传感器。
图1是示意性地例示基于所公开的技术的一些实现方式的图像传感器800的框图的示例。参照图1，图像传感器800可包括像素阵列810、相关双采样器(CDS)820、 模数转换器(ADC)830、缓冲器840、行驱动器850、定时发生器860、控制寄存器 870和斜坡信号发生器880。
像素阵列810可包括按照矩阵结构布置的多个像素块815。各个像素块815可将 光学图像信息转换为电图像信号，并且通过列线将电图像信号传输至CDS 820。各个 像素块可联接到多条行线中的一条和多条列线中的一条。
CDS 820可暂时地存储从像素阵列810的像素块815接收的电图像信号并对该电图像信号进行采样。例如，CDS 820可根据从定时发生器860提供的时钟信号对基准 电压电平和接收的电图像信号的电压电平进行采样，并将与二者之差对应的模拟信号 传输到ADC830。
ADC 830可将所接收的模拟信号转换为表示来自特定像素块815的电图像信号 的数字信号并将该数字信号传输到缓冲器840。
缓冲器840可锁存或保持所接收的数字信号，并将锁存或保持的信号依次输出到外部图像信号处理器。缓冲器840可包括用于锁存数字信号的存储器以及用于放大数 字信号的感测放大器。
行驱动器850可根据定时发生器860的信号来驱动像素阵列810的多个像素块815。例如，行驱动器850可生成用于选择多条行线中的一条行线的选择信号和/或用 于驱动一条行线的驱动信号。
定时发生器860可生成用于控制CDS 820、ADC 830、行驱动器850和斜坡信号 发生器880的定时信号。
控制寄存器870可生成用于控制缓冲器840、定时发生器860和斜坡信号发生器880的控制信号。
斜坡信号发生器880可在定时发生器860的控制下生成用于控制从缓冲器840 输出的图像信号的斜坡信号。
图2是基于所公开的技术的一些实现方式的图像传感器的单元像素PX的等效电路图。参照图2，单元像素PX可包括第一光电二极管PD1至第四光电二极管PD4、 第一传输晶体管TX1至第四传输晶体管TX4、浮置扩散区域FD、重置晶体管RX、 第一驱动晶体管DX1至第三驱动晶体管DX3以及第一选择晶体管SX1至第三选择 晶体管SX3。尽管本具体示例中的单元像素PX包括四个光电二极管PD1至PD4， 但是代替四个光电二极管，可使用一个或更多个光电转换元件，并且可使用其它类型 的光学检测器或光电转换元件。例如，光电转换元件可通过光感测器件或电路(包括 光电二极管、光电晶体管、光门或能够将光转换为像素信号(例如，电荷、电压或电 流)的其它光敏电路)来实现。在本专利文献中，作为光电转换元件的一个示例描述 光电二极管PD1至PD4。
第一光电二极管PD1至第四光电二极管PD4中的每一个可接收光并生成诸如电子-空穴对(EHP)的光电荷。如上所述，第一光电二极管PD1至第四光电二极管PD4 可由诸如光门、光电晶体管或电荷耦合器件(CCD)的各种光电转换器件中的任一种 代替。
第一传输晶体管TX1至第四传输晶体管TX4可分别电联接到第一光电二极管 PD1至第四光电二极管PD4。第一传输晶体管TX1至第四传输晶体管TX4可分别将 第一光电二极管PD1至第四光电二极管PD4中生成的光电子传输到浮置扩散区域 FD。
从第一传输晶体管TX1至第四传输晶体管TX4接收所生成的光电子的浮置扩散 区域FD可将所接收的光电子提供给第一驱动晶体管DX1至第三驱动晶体管DX3的 栅电极。
第一驱动晶体管DX1至第三驱动晶体管DX3的栅电极可电联接到浮置扩散区域FD。在一些实现方式中，第一驱动晶体管DX1至第三驱动晶体管DX3可彼此并联 联接，并且同时被启用。
浮置扩散区域FD和重置晶体管RX的源电极可电联接。重置晶体管RX的漏电 极可电联接到电源电压VDD。
第一驱动晶体管DX1至第三驱动晶体管DX3的漏电极也可共同电联接到电源电 压VDD。
第一驱动晶体管DX1至第三驱动晶体管DX3的源电极可分别电联接到第一选择 晶体管SX1至第三选择晶体管SX3的漏电极。
第一选择晶体管SX1至第三选择晶体管SX3的栅电极可彼此电联接或者电联接 到公共导电节点、焊盘或元件。第一选择晶体管SX1至第三选择晶体管SX3的源电 极可电联接到输出节点Vout。在一些实现方式中，第一选择晶体管SX1至第三选择 晶体管SX3可彼此并联联接，并且同时被启用。
图3A例示了基于所公开的技术的一些实现方式的图像传感器800的像素阵列 810的示意性布局，图3B是图3A的单元像素区域PX的扩展图。
参照图3A和图3B，像素阵列810可包括深沟槽隔离(DTI)区域20、浅沟槽隔 离(STI)区域30、第一浮置扩散区域FD1至第四浮置扩散区域FD4、多个N型掺 杂区域Na、Nb、Nc1至Nc3、Nd1至Nd3和Ne1至Ne3、第一阱凸舌区域51至第 四阱凸舌区域54、第一中央隔离区域61至第四中央隔离区域64、第一传输晶体管 TX1至第四传输晶体管TX4、第一驱动晶体管DX1至第三驱动晶体管DX3、第一选 择晶体管SX1至第三选择晶体管SX3、重置晶体管RX以及多个触点81至85、86R、 86D1至86D3、87_1至87_3和88_1至88_6。
DTI区域20可具有网格形状。例如，当从顶部看时，DTI区域20可包括在行方 向上延伸的线形的第一沟槽隔离区域20R以及在列方向上延伸的线形的第二沟槽隔 离区域20C，并且第一沟槽隔离区域20R和第二沟槽隔离区域20C可彼此以直角交 叉。
STI区域30可按照矩形形状形成。STI区域30可形成在由DTI区域20限定的 空间中并提供多个有源区域。有源区域可包括第一浮置扩散区域FD1至第四浮置扩 散区域FD4、多个N型掺杂区域Na、Nb、Nc1至Nc3、Nd1至Nd3和Ne1至Ne3、 第一阱凸舌区域51至第四阱凸舌区域54、第一中央隔离区域61至第四中央隔离区 域64以及沟道区域CH(参照图4A和图4B)。STI区域30可形成在DTI区域20上 以基于纵向横截面图与DTI区域20垂直地交叠。
第一传输晶体管TX1至第四传输晶体管TX4可具有各种形状。在图3B中，作 为示例，第一传输晶体管TX1至第四传输晶体管TX4具有直角三角形形状。例如， 具有直角三角形形状的第一传输晶体管TX1至第四传输晶体管TX4可放射状布置。 例如，第一传输晶体管TX1和第二传输晶体管TX2沿着行方向布置，第三传输晶体 管TX3和第四传输晶体管TX3沿着行方向布置。例如，第一传输晶体管TX1和第四 传输晶体管TX4沿着列方向布置，第二传输晶体管TX2和第三传输晶体管TX3沿着 列方向布置。在图3B中，第一传输晶体管TX1和第三传输晶体管TX3沿着第一对 角线布置，第二传输晶体管TX2和第四传输晶体管TX4沿着与第一对角线交叉的第 二对角线布置。因此，当第一传输晶体管TX1至第四传输晶体管TX4具有直角三角 形形状时，第一传输晶体管TX1至第四传输晶体管TX4可使其斜边布置成形成X形 状的两条虚拟对角线。第一传输晶体管TX1至第四传输晶体管TX4中的每一个的一 侧可抵接对应STI区域30以平行于对应DTI区域20，第一传输晶体管TX1至第四 传输晶体管TX4中的每一个的另一侧可抵接第一阱凸舌区域51至第四阱凸舌区域54 中的对应阱凸舌区域。第一传输晶体管TX1至第四传输晶体管TX4的倾斜侧(例如， 具有直角三角形形状的第一传输晶体管TX1至第四传输晶体管TX4的斜边)可分别 抵接第一浮置扩散区域FD1至第四浮置扩散区域FD4。
第一浮置扩散区域FD1至第四浮置扩散区域FD4可包括按照包括行和列的矩阵 形状布置的第一浮置扩散区域FD1、第二浮置扩散区域FD2、第三浮置扩散区域FD3 和第四浮置扩散区域FD4。第一浮置扩散区域FD1至第四浮置扩散区域FD4可包括 以磷(P)或砷(As)掺杂的N型离子。因此，第一浮置扩散区域FD1至第四浮置 扩散区域FD4可以是N型掺杂区域。
多个N型掺杂区域Na、Nb、Nc1至Nc3、Nd1至Nd3和Ne1至Ne3可包括重 置晶体管RX的漏极区域Na和源极区域Nb、驱动晶体管DX1至DX3的漏极区域 Nc1至Nc3和源极区域Nd1至Nd3以及选择晶体管SX1至SX3的漏极区域Nd1至 Nd3和源极区域Ne1至Ne3。相同区域Nd1至Nd3用于驱动晶体管DX1至DX3的 源极区域和选择晶体管SX1至SX3的漏极区域。因此，驱动晶体管DX1至DX3和 选择晶体管SX1至SX3可共享驱动晶体管DX1至DX3的源极区域和选择晶体管SX1 至SX3的漏极区域的公共区域。
第一浮置扩散区域FD1至第四浮置扩散区域FD4和多个N型掺杂区域Na、Nb、Nc1至Nc3、Nd1至Nd3和Ne1至Ne3可包括以P或As掺杂的N型离子。第一阱 凸舌区域51至第四阱凸舌区域54和第一中央隔离区域61至第四中央隔离区域64 可以是包括以硼(B)掺杂的P型离子的P型掺杂区域。
第一阱凸舌区域51至第四阱凸舌区域54可包括用于阱连接的区域。第一阱凸舌区域51至第四阱凸舌区域54可分别电联接和/或几何联接到第一中央隔离区域61至 第四中央隔离区域64。多个N型区域Na、Nb、Nc1至Nc3、Nd1至Nd3和Ne1至 Ne3可通过DTI区域20、STI区域30、第一阱凸舌区域51至第四阱凸舌区域54、第 一中央隔离区域61至第四中央隔离区域64、第一传输晶体管TX1至第四传输晶体管 TX4、第一驱动晶体管DX1至第三驱动晶体管DX3、第一选择晶体管SX1至第三选 择晶体管SX3和/或重置晶体管RX彼此电隔离和/或几何隔离。
第一FD触点81至第四FD触点84可分别形成在第一浮置扩散区域FD1至第四 浮置扩散区域FD4中或第一浮置扩散区域FD1至第四浮置扩散区域FD4上。在重置 晶体管RX的源极区域Nb中或重置晶体管RX的源极区域Nb上，FD重置触点85 可形成/设置为在第一浮置扩散区域FD1至第四浮置扩散区域FD4内电联接到第一 FD触点81至第四FD触点84。在重置晶体管RX的漏极区域Na和驱动晶体管DX 的漏极区域Nc1至Nc3中或重置晶体管RX的漏极区域Na和驱动晶体管DX的漏极 区域Nc1至Nc3上，电源电压触点86R和86D1至86D3可被设置为联接到电源电压 VDD。在选择晶体管SX1至SX3的源极区域Ne1至Ne3中或选择晶体管SX1至SX3的源极区域Ne1至Ne3上，输出触点87_1至87_3可形成为或设置为电联接到输出 节点Vout。在第一阱凸舌区域51至第四阱凸舌区域54中或第一阱凸舌区域51至第 四阱凸舌区域54上，拾取触点88_1至88_4可形成为提供电接触。通过拾取触点88_1 至88_4，接地电压VSS可被提供给第一阱凸舌区域51至第四阱凸舌区域54。第一 阱凸舌区域51至第四阱凸舌区域54可抵接STI区域30、第一传输晶体管TX1至第 四传输晶体管TX4以及重置晶体管RX的漏极区域Na。尽管图3B中的示例示出第 一至第四阱凸舌区域51至54抵接第一传输晶体管TX1至第四传输晶体管TX4，但 其它实现方式也是可能的。在一些实现方式中，第一阱凸舌区域51至第四阱凸舌区 域54可分别与第一传输晶体管TX1至第四传输晶体管TX4间隔开。
图3C例示由STI区域30限定的第一有源区域ACT1至第四有源区域ACT4的 概念布局。在图3C中，虚拟虚线用于指示形成有第一传输晶体管TX1至第四传输晶 体管TX4的沟槽TX1_T至TX4_T的形状以及形成像素晶体管RX、DX1至DX3和 SX1至SX3的栅极图案的形状。
参照图3C，第一有源区域ACT1可包括第一浮置扩散区域FD1、第一驱动晶体 管DX1的沟道区域DX1_CH、漏极区域Nc1和源极区域Nd1、第一选择晶体管SX1 的沟道区域SX1_CH、漏极区域Nd1和源极区域Ne1、第一阱凸舌区域51以及第一 中央隔离区域61。第一有源区域ACT1可由STI区域30围绕和限定。第一传输晶体 管沟槽TX1_T可形成在第一有源区域ACT1中以便抵接第一有源区域ACT1和STI 区域30。作为如图3C所示的具体示例，当第一传输晶体管沟槽TX1_T具有直角三 角形形状时，第一传输晶体管沟槽TX1_T的一侧抵接第一有源区域ACT1和STI区 域30，第一传输晶体管沟槽TX1_T的剩余侧抵接阱凸舌区域51和第一浮置扩散区 域FD1。
第二有源区域ACT2可包括第二浮置扩散区域FD2、第二驱动晶体管DX2的沟 道区域DX2_CH、漏极区域Nc2和源极区域Nd2、第二选择晶体管SX2的沟道区域 SX2_CH、漏极区域Nd2和源极区域Ne2、第二阱凸舌区域52以及第二中央隔离区 域62。第二有源区域ACT2可由STI区域30围绕和限定。第二传输晶体管沟槽TX2_T 可形成在第二有源区域ACT2中以便抵接STI区域30和第二有源区域ACT2的一侧。 作为如图3C所示的具体示例，当第二传输晶体管沟槽TX2_T具有直角三角形形状时， 第二传输晶体管沟槽TX2_T的一侧抵接第二有源区域ACT2和STI区域30，第二传 输晶体管沟槽TX2_T的剩余侧抵接阱凸舌区域52和第二浮置扩散区域FD2。
第三有源区域ACT3可包括第三浮置扩散区域FD3、第三驱动晶体管DX3的沟 道区域DX3_CH、漏极区域Nc3和源极区域Nd3、第三选择晶体管SX3的沟道区域 SX3_CH、漏极区域Nd3和源极区域Ne3、第三阱凸舌区域53以及第三中央隔离区 域63。第三有源区域ACT3可由STI区域30围绕和限定。第三传输晶体管沟槽TX3_T 可形成在第三有源区域ACT3中以便抵接STI区域30和第三有源区域ACT3的一侧。 作为如图3C所示的具体示例，当第三传输晶体管沟槽TX3_T具有直角三角形形状时， 第三传输晶体管沟槽TX3_T的一侧抵接第三有源区域ACT3和STI区域30，第三传 输晶体管沟槽TX3_T的剩余侧抵接阱凸舌区域51和第三浮置扩散区域FD3。
第四有源区域ACT4可包括第四浮置扩散区域FD4、重置晶体管RX的沟道区域 RX_CH、漏极区域Na和源极区域Nb、第四阱凸舌区域54以及第四中央隔离区域64。第四有源区域ACT4可由STI区域30围绕和限定。第四传输晶体管沟槽TX4_T 可形成在第四有源区域ACT4中以便抵接STI区域30和第四有源区域ACT4的一侧。 作为如图3C所示的具体示例，当第四传输晶体管沟槽TX4_T具有直角三角形形状时， 第四传输晶体管沟槽TX4_T的一侧抵接第四有源区域ACT4和STI区域30，第四传 输晶体管沟槽TX4_T的剩余侧抵接阱凸舌区域54和第四浮置扩散区域FD3。
第一浮置扩散区域FD1至第四浮置扩散区域FD4、第一阱凸舌区域51至第四阱 凸舌区域54、第一驱动晶体管DX1至第三驱动晶体管DX3、第一选择晶体管SX1 至第三选择晶体管SX3、重置晶体管RX以及重置晶体管RX的漏极区域Na可设置 在STI区域30和/或有源区域的四个角上。例如，在第一有源区域ACT1中，第一选 择晶体管SX1的沟道区域SX1_CH可设置在左上角上，第一驱动晶体管DX1的沟道 区域DX1_CH可设置在右上角上，第一阱凸舌区域51可设置在左下角上，第一浮置 扩散区域FD1可设置在右下角上。在第二有源区域ACT2中，第二驱动晶体管DX2 的沟道区域DX2_CH可设置在左上角上，第二选择晶体管SX2的沟道区域SX2_CH 可设置在右上角上，第二浮置扩散区域FD2可设置在左下角上，第二阱凸舌区域52 可设置在右下角上。在第三有源区域ACT3中，第三浮置扩散区域FD3可设置在左 上角上，第三阱凸舌区域53可设置在右上角上，第三驱动晶体管DX3的沟道区域 DX3_CH可设置在左下角上，第三选择晶体管SX3的沟道区域SX3_CH可设置在右 下角上。在第四有源区域ACT4中，第四阱凸舌区域54可设置在左上角上，第四浮 置扩散区域FD4可设置在右上角上，重置晶体管RX的漏极区域Na可设置在左下角 上，重置晶体管RX的沟道区域RX_CH可设置在右下角上。由于左上角、右上角、 左下角和右下角是相对位置，所以角的位置可根据观看方向而改变。
第一中央隔离区域61至第四中央隔离区域64可设置在由DTI区域20限定的矩 形空间中，即，第一有源区域ACT1至第四有源区域ACT4的中央。
在如图3C所示的具体示例中，第一浮置扩散区域FD1至第四浮置扩散区域FD4 中的每一个可包括突出部分。第一浮置扩散区域FD1至第四浮置扩散区域FD4的突 出部分可设置为面向靠近其的DTI区域20(参照图4A)。从STI 30延伸的后退部分 可具有从第一浮置扩散区域FD1至第四浮置扩散区域FD4的突出部分后退的边界。 第一浮置扩散区域FD1至第四浮置扩散区域FD4的突出部分可抵接从STI区域30 延伸的后退部分。从STI区域30延伸的后退部分可包括第一延伸部21至第四延伸部24。在一些实现方式中，第一延伸部21至第四延伸部24可具有肘形状。第一延伸部 21可延伸并设置在第一有源区域ACT1的第一浮置扩散区域FD1与第一驱动晶体管 DX1的漏极区域Nc1之间以及第一中央隔离区域61与第一驱动晶体管DX1的漏极 区域Nc1之间。第一延伸部21可抵接第一浮置扩散区域FD1、第一驱动晶体管DX1 的漏极区域Nc1、第一中央隔离区域61以及第一驱动晶体管DX1的沟道区域DX1_CH。第二延伸部22可延伸并设置在第二有源区域ACT2的第二浮置扩散区域 FD2与第二驱动晶体管DX2的漏极区域Nc2之间以及第二中央隔离区域62与第二 驱动晶体管DX2的漏极区域Nc2之间。第二延伸部22可抵接第二浮置扩散区域FD2、 第二驱动晶体管DX2的漏极区域Nc2、第二中央隔离区域62以及第二驱动晶体管 DX2的沟道区域DX2_CH。第三延伸部23可延伸并设置在第三有源区域ACT3的第 三浮置扩散区域FD3与第三驱动晶体管DX3的漏极区域Nc3之间以及第三中央隔离 区域63与第三驱动晶体管DX3的漏极区域Nc3之间。第三延伸部23可抵接第三浮 置扩散区域FD3、第三驱动晶体管DX3的漏极区域Nc3、第三中央隔离区域63以及 第三驱动晶体管DX3的沟道区域DX3_CH。第四延伸部24可延伸并设置在第四有源 区域ACT4的第四浮置扩散区域FD4与重置晶体管RX的源极区域Nb之间以及第四 中央隔离区域64与重置晶体管RX的源极区域Nb之间。第四延伸部24可抵接第四 浮置扩散区域FD4、重置晶体管RX的源极区域Nb、第四中央隔离区域64以及重置 晶体管RX的沟道区域RX_CH。
第一有源区域ACT1可被用作第一有源区域ACT1的第一隔离结构的第一阱凸舌 区域51和第一中央隔离区域61分成两部分。在第一有源区域ACT1中，包括第一阱 凸舌区域51和第一中央隔离区域61的第一隔离结构可将第一浮置扩散区域FD1与 第一晶体管有源区域(包括例如第一驱动晶体管DX1的漏极区域Nc1、沟道区域 DX1_CH和源极区域Nd1以及第一选择晶体管SX1的漏极区域Nd1、沟道区域 SX1_CH和源极区域Ne1)电隔离和几何隔离。第一驱动晶体管DX1的源极区域和 第一选择晶体管SX1的漏极区域可彼此相同。由于第一驱动晶体管DX1的沟道区域 DX1_CH和第一选择晶体管SX1的沟道区域SX1_CH是包括掺杂P型离子的P型区 域，所以第一驱动晶体管DX1的漏极区域Nc1和源极区域Nd1可通过第一驱动晶体 管DX1的沟道区域DX1_CH彼此电隔离和几何隔离，并且第一选择晶体管SX1的漏 极区域Nd1和源极区域Ne1可通过第一选择晶体管SX1的沟道区域SX1_CH彼此电 隔离和几何隔离。例如，第一浮置扩散区域FD1可通过STI区域30、第一传输晶体 管沟槽TX1_T或第一传输晶体管TX1以及包括第一阱凸舌区域51和第一中央隔离 区域61的第一隔离结构与第一晶体管有源区域Nc1、Nd1、Ne1、SX1_CH和DX1_CH 电隔离和几何隔离。
第二有源区域ACT2可被用作第二有源区域ACT2的第二隔离结构的第二阱凸舌 区域52和第二中央隔离区域62分成两个部分。在第二有源区域ACT2中，包括第二 阱凸舌区域52和第二中央隔离区域62的第二隔离结构可将第二浮置扩散区域FD2 与第二晶体管有源区域(包括例如第二驱动晶体管DX2的漏极区域Nc2、沟道区域 DX2_CH和源极区域Nd2以及第二选择晶体管SX2的漏极区域Nd2、沟道区域 SX2_CH和源极区域Ne2)电隔离和几何隔离。第二驱动晶体管DX2的源极区域和 第二选择晶体管SX2的漏极区域可彼此相同。由于第二驱动晶体管DX2的沟道区域 DX2_CH和第二选择晶体管SX2的沟道区域SX2_CH是包括掺杂P型离子的P型区 域，所以第二驱动晶体管DX2的漏极区域Nc2和源极区域Nd2可通过第二驱动晶体 管DX2的沟道区域DX2_CH彼此电隔离和几何隔离，并且第二选择晶体管SX2的漏 极区域Nd2和源极区域Ne2可通过第二选择晶体管SX2的沟道区域SX2_CH彼此电 隔离和几何隔离。例如，第二浮置扩散区域FD2可通过STI区域30、第二传输晶体 管沟槽TX2_T或第二传输晶体管TX2以及包括第二阱凸舌区域52和第二中央隔离 区域62的第二隔离结构与第二晶体管有源区域电隔离和几何隔离。
第三有源区域ACT3可被用作第三有源区域ACT3的第三隔离结构的第三阱凸舌 区域53和第三中央隔离区域63分成两个部分。在第三有源区域ACT3中，包括第三 阱凸舌区域53和第三中央隔离区域63的第三隔离结构可将第三浮置扩散区域FD3 与第三晶体管有源区域(例如包括第三驱动晶体管DX3的漏极区域Nc3、沟道区域 DX3_CH和源极区域Nd3以及第三选择晶体管SX3的漏极区域Nd3、沟道区域 SX3_CH和源极区域Ne3)电隔离和几何隔离。第三驱动晶体管DX3的源极区域和 第三选择晶体管SX3的漏极区域可彼此相同。由于第三驱动晶体管DX3的沟道区域 DX3_CH和第三选择晶体管SX3的沟道区域SX3_CH是包括掺杂P型离子的P型区 域，所以第三驱动晶体管DX3的漏极区域Nc3和源极区域Nd3可通过第三驱动晶体 管DX3的沟道区域DX3_CH彼此电隔离和几何隔离，并且第三选择晶体管SX3的漏 极区域Nd3和源极区域Ne3可通过第三选择晶体管SX3的沟道区域SX3_CH彼此电 隔离和几何隔离。例如，第三浮置扩散区域FD3可通过STI区域30、第三传输晶体 管沟槽TX3_T或第三传输晶体管TX3以及包括第三阱凸舌区域53和第三中央隔离 区域63的第三隔离结构与第三晶体管有源区域电隔离和几何隔离。
第四有源区域ACT4可被用作第四有源区域ACT4的第四隔离结构的第四阱凸舌 区域54和第四中央隔离区域64分成两个部分。在第四有源区域ACT4中，包括第四 阱凸舌区域54和第四中央隔离区域64的第四隔离结构可将第四浮置扩散区域FD4 与第四晶体管有源区域(例如包括重置晶体管RX的漏极区域Na、沟道区域RX_CH 和源极区域Nb)电隔离和几何隔离。由于重置晶体管RX的沟道区域RX_CH是包 括掺杂P型离子的P型区域，所以重置晶体管RX的漏极区域Na和源极区域Nb可 通过重置晶体管RX的沟道区域RX_CH彼此电隔离和几何隔离。例如，第四浮置扩 散区域FD4可通过STI区域30、第四传输晶体管沟槽TX4_T或第四传输晶体管TX4 以及包括第四阱凸舌区域54和第四中央隔离区域64的第四隔离结构与第四晶体管有 源区域电隔离和几何隔离。
图4A至图4D是沿着图3B的线I-I’、II-II’、III-III’和IV-IV’截取的基于所公开的技术的一些实现方式的图像传感器800的单元像素PX的纵向横截面图。参照图4A 至图4D，图像传感器800可包括形成在基板10中的光电二极管PD、DTI区域20、 STI区域30、形成在基板10的顶表面上的晶体管RX、DX和SX、凹陷以被掩埋在 基板10中的传输晶体管TXx、形成在基板10中以抵接基板10的顶表面的浮置扩散 区域FDx、N型区域Na、Nb、Nc1至Nc3、Nd1至Nd3、Ne1至Ne3和P型区域51 至54和61至64、形成在基板10的底表面上的抗反射层90、网格图案95、滤色器 CF以及微透镜ML。
抗反射层90可包括氧化硅(SiO2)层、氧化铝(Al2O3)层、氧化铪(HfO2)层、 氧化钽(Ta2O5)层、氮化硅(SiN)层或其组合。网格图案95可包括金属。当从顶 部看时，网格图案95可具有与DTI区域20相同的布局，以与DTI区域20垂直地对 准。滤色器CF可形成在由网格图案95限定的空间中，并且微透镜ML可形成在滤 色器CF上或滤色器CF上方。
参照图3B、图3C和图4A，第一有源区域ACT1中的第一驱动晶体管DX1的源 极区域Nd1(或第一选择晶体管SX1的漏极区域Nd1)可通过第一驱动晶体管DX1 的沟道区域DX1_CH和第一选择晶体管SX1的沟道区域SX1_CH与其它N型区域 Nc1和Ne1电隔离和几何隔离。在第二有源区域ACT2中，第二驱动晶体管DX2的 源极区域Nd2(或第二选择晶体管SX2的漏极区域Nd2)可通过第二驱动晶体管DX2 的沟道区域DX2_CH和第二选择晶体管SX2的沟道区域SX2_CH与其它N型区域 Nc2和Ne2电隔离和几何隔离。在第三有源区域ACT3中，第三驱动晶体管DX3的 源极区域Nd3(或第三选择晶体管SX2的漏极区域Nd3)可通过第三驱动晶体管DX3 的沟道区域DX3_CH和第三选择晶体管SX3的沟道区域SX3_CH与其它N型区域 Nc3和Ne3电隔离和几何隔离。沟道区域DX1_CH至DX3_CH可以是包含掺杂P型 离子的P型区域或者包括包含掺杂P型离子的P型区域。
参照图3C和图4B，第一有源区域ACT1中的第一驱动晶体管DX1的漏极区域 Nc1和第一选择晶体管SX1的源极区域Ne1可通过包括延伸区域21的STI区域30 和第一中央隔离区域61彼此电隔离和几何隔离。在第二有源区域ACT2中，第二驱 动晶体管DX2的漏极区域Nc2和第二选择晶体管SX2的源极区域Ne2可通过包括延 伸区域22的STI区域30和第二中央隔离区域62彼此电隔离和几何隔离。在第三有 源区域ACT3中，第三驱动晶体管DX3的漏极区域Nc3和第三选择晶体管SX3的源 极区域Ne3可通过包括延伸区域23的STI区域30和第三中央隔离区域63彼此电隔 离和几何隔离。
参照图3C和图4C，第一传输晶体管TX1和第二传输晶体管TX2可具有掩埋在 基板10中的栓(stud)或柱形状。第一传输晶体管TX1和第二传输晶体管TX2的底 部可突出到光电二极管PD中。在另一实施方式中，第一传输晶体管TX1和第二传输 晶体管TX2的底部可与光电二极管PD隔离而不接触光电二极管PD。第一浮置扩散 区域FD1可形成为抵接第一传输晶体管TX1的一个表面，并且第一阱凸舌区域51 可形成为抵接第一传输晶体管TX1的另一表面。第二浮置扩散区域FD2可形成为抵 接第二传输晶体管TX2的一个表面，并且第二阱凸舌区域52可形成为抵接第二传输 晶体管TX2的另一表面。第三传输晶体管TX3和第四传输晶体管TX4可具有掩埋在 基板10中的栓或柱形状。第三传输晶体管TX3和第四传输晶体管TX4的底部可突 出到光电二极管PD中。在另一实施方式中，第三传输晶体管TX3和第四传输晶体管 TX4的底部可与光电二极管PD隔离而不接触光电二极管PD。第三浮置扩散区域FD3可形成为抵接第三传输晶体管TX3的一个表面，并且第三阱凸舌区域53可形成为抵 接第三传输晶体管TX3的另一表面。第四浮置扩散区域FD4可形成为抵接第四传输 晶体管TX4的一个表面，并且第四阱凸舌区域54可形成为抵接第四传输晶体管TX4 的另一表面。
参照图3C和图4D，第一有源区域ACT1中的第一浮置扩散区域FD1和第一驱 动晶体管DX1的漏极区域Nc1可通过STI区域30彼此电隔离和几何隔离，并且第四 有源区域ACT4中的第四浮置扩散区域FD4和重置晶体管RX的漏极区域Na可通过 STI区域30彼此电隔离和几何隔离。第二有源区域ACT2中的第二浮置扩散区域FD2 和第二驱动晶体管DX2的漏极区域Nc2可通过STI区域30彼此电隔离和几何隔离， 并且第三有源区域ACT3中的第三浮置扩散区域FD3和第三驱动晶体管DX3的漏极 区域Nc3可通过STI区域30彼此电隔离和几何隔离。
图5A例示了基于所公开的技术的一些实现方式的图像传感器800的像素阵列 810的示意性布局，图5B是图5A的单元像素区域PX的扩展图。参照图5A和图5B， 像素阵列810可包括DTI区域20、STI区域30、第一浮置扩散区域FD1至第四浮置 扩散区域FD4、多个N型区域Na、Nb、Nc1至Nc3、Nd1至Nd3和Ne1至Ne3、第 一阱凸舌区域51至第四阱凸舌区域54、第一中央隔离区域61至第四中央隔离区域 64、第一侧隔离区域71至第四侧隔离区域74、第一传输晶体管TX1至第四传输晶体 管TX4、第一驱动晶体管DX1至第三驱动晶体管DX3、第一选择晶体管SX1至第三 选择晶体管SX3、重置晶体管RX以及多个触点81至85、86R、86D1至86D3、87_1 至87_3和88_1至88_6。DTI区域20和STI区域30可限定矩形的第一有源区域ACT1 至第四有源区域ACT4。第一阱凸舌区域51至第四阱凸舌区域54、第一中央隔离区 域61至第四中央隔离区域64以及第一侧隔离区域71至第四侧隔离区域74可彼此电 联接和几何联接。未详细描述的其它组件将基于参照图3A和图3B的描述来理解。
图5C例示了由STI区域30限定的第一有源区域ACT1至第四有源区域ACT4 的概念布局。在图5C中，虚拟虚线用于指示形成有第一传输晶体管TX1至第四传输 晶体管TX4的沟槽TX1_T至TX4_T的形状以及形成像素晶体管RX、DX1至DX3 和SX1至SX3的栅极图案的形状。参照图5C，矩形的第一有源区域ACT1至第四有 源区域ACT4可由STI区域30限定。这里未详细描述的组件可参照图3C的描述理 解。
第一有源区域ACT1可包括第一浮置扩散区域FD1、第一驱动晶体管DX1的沟 道区域DX1_CH、漏极区域Nc1和源极区域Nd1、第一选择晶体管SX1的沟道区域SX1_CH、漏极区域Nd1和源极区域Ne1、第一阱凸舌区域51、第一中央隔离区域 61和第一侧隔离区域71。第二有源区域ACT2可包括第二浮置扩散区域FD2、第二 驱动晶体管DX2的沟道区域DX2_CH、漏极区域Nc2和源极区域Nd2、第二选择晶 体管SX2的沟道区域SX2_CH、漏极区域Nd2和源极区域Ne2、第二阱凸舌区域52、 第二中央隔离区域62和第二侧隔离区域72。第三有源区域ACT3可包括第三浮置扩 散区域FD3、第三驱动晶体管DX3的沟道区域DX3_CH、漏极区域Nc3和源极区域 Nd3、第三选择晶体管SX3的沟道区域SX3_CH、漏极区域Nd3和源极区域Ne3、第 三阱凸舌区域53、第三中央隔离区域63和第三侧隔离区域73。第四有源区域ACT4 可包括第四浮置扩散区域FD4、重置晶体管RX的沟道区域RX_CH、漏极区域Na 和源极区域Nb、第四阱凸舌区域54、第四中央隔离区域64和第四侧隔离区域74。 第一侧隔离区域71至第四侧隔离区域74可以是包括以硼(B)掺杂的P型离子的P 型掺杂区域。
第一浮置扩散区域FD1至第四浮置扩散区域FD4、第一阱凸舌区域51至第四阱 凸舌区域54、第一驱动晶体管DX1至第三驱动晶体管DX3、第一选择晶体管SX1 至第三选择晶体管SX3、重置晶体管RX和重置晶体管RX的漏极区域Na可设置在 STI区域30和/或有源区域的四个角上。例如，在第一有源区域ACT1中，第一选择 晶体管SX1的沟道区域SX1_CH可设置在左上角上，第一驱动晶体管DX1的沟道区 域DX1_CH可设置在右上角上，第一阱凸舌区域51可设置在左下角上，第一浮置扩 散区域FD1可设置在右下角上。在第二有源区域ACT2中，第二驱动晶体管DX2的 沟道区域DX2_CH可设置在左上角上，第二选择晶体管SX2的沟道区域SX2_CH可 设置在右上角上，第二浮置扩散区域FD2可设置在左下角上，第二阱凸舌区域52可 设置在右下角上。在第三有源区域ACT3中，第三浮置扩散区域FD3可设置在左上 角上，第三阱凸舌区域53可设置在右上角上，第三驱动晶体管DX3的沟道区域 DX3_CH可设置在左下角上，第三选择晶体管SX3的沟道区域SX3_CH可设置在右 下角上。在第四有源区域ACT4中，第四阱凸舌区域54可设置在左上角上，第四浮 置扩散区域FD4可设置在右上角上，重置晶体管RX的漏极区域Na可设置在左下角 上，重置晶体管RX的沟道区域RX_CH可设置在右下角上。由于左上角、右上角、 左下角和右下角是相对位置，所以角的位置可根据观看方向而改变。
第一中央隔离区域61至第四中央隔离区域64可设置在由DTI区域20限定的矩 形空间中，即，第一有源区域ACT1至第四有源区域ACT4的中央。第一侧隔离区域 71至第四侧隔离区域74可被设置为分别抵接第一有源区域ACT1至第四有源区域 ACT4的一侧。
在一些实现方式中，第一侧隔离区域71可由第一中央隔离区域61、第一浮置扩 散区域FD1、第一驱动晶体管DX1的漏极区域Nc1和STI区域30围绕。参照图3C 和图5C，第一侧隔离区域71可与STI区域30的第一延伸部21的一部分交叠。因此， 第一侧隔离区域71可设置在第一浮置扩散区域FD1与第一驱动晶体管DX1的漏极 区域Nc1之间。
第二侧隔离区域72可由第二中央隔离区域62、第二浮置扩散区域FD2、第二驱 动晶体管DX2的漏极区域Nc2和STI区域30围绕。参照图3C和图5C，第二侧隔 离区域72可与STI区域30的第二延伸部22的一部分交叠。因此，第二侧隔离区域 72可设置在第二浮置扩散区域FD2与第二驱动晶体管DX2的漏极区域Nc2之间。
第三侧隔离区域73可由第三中央隔离区域63、第三浮置扩散区域FD3、第三驱 动晶体管DX3的漏极区域Nc3和STI区域30围绕。参照图3C和图5C，第三侧隔 离区域73可与STI区域30的第三延伸部23的一部分交叠。因此，第三侧隔离区域 73可设置在第三浮置扩散区域FD3与第三驱动晶体管DX3的漏极区域Nc3之间。
第四侧隔离区域74可由第四中央隔离区域64、第四浮置扩散区域FD4、重置晶 体管RX的源极区域Nb和STI区域30围绕。参照图3C和图5C，第四侧隔离区域 74可与STI区域30的第四延伸部24的一部分交叠。因此，第四侧隔离区域74可设 置在第四浮置扩散区域FD4与重置晶体管RX的源极区域Nb之间。
第一有源区域ACT1可被用作第一有源区域ACT1的第一隔离结构的第一阱凸舌 区域51、第一中央隔离区域61和第一侧隔离区域71分成两部分。在第一有源区域 ACT1中，包括第一阱凸舌区域51、第一中央隔离区域61和第一侧隔离区域71的第 一隔离结构可将第一浮置扩散区域FD1与第一晶体管有源区域(例如包括第一驱动 晶体管DX1的漏极区域Nc1、沟道区域DX1_CH和源极区域Nd1以及第一选择晶体 管SX1的漏极区域Nd1、沟道区域SX1_CH和源极区域Ne1)电隔离和几何隔离。 第一驱动晶体管DX1的源极区域和第一选择晶体管SX1的漏极区域可彼此相同。由 于第一驱动晶体管DX1的沟道区域DX1_CH和第一选择晶体管SX1的沟道区域 SX1_CH是包括掺杂P型离子的P型区域，所以第一驱动晶体管DX1的漏极区域Nc1 和源极区域Nd1可通过第一驱动晶体管DX1的沟道区域DX1_CH彼此电隔离和几何 隔离，并且第一选择晶体管SX1的漏极区域Nd1和源极区域Ne1可通过第一选择晶 体管SX1的沟道区域SX1_CH彼此电隔离和几何隔离。例如，第一浮置扩散区域FD1 可通过STI区域30、第一传输晶体管沟槽TX1_T或第一传输晶体管TX1以及包括第 一阱凸舌区域51、第一中央隔离区域61和第一侧隔离区域71的第一隔离结构与第 一晶体管有源区域Nc1、Nd1、Ne1、SX1_CH和DX1_CH电隔离和几何隔离。
第二有源区域ACT2可被用作第二有源区域ACT2的第二隔离结构的第二阱凸舌 区域52、第二中央隔离区域62和第二侧隔离区域72分成两个部分。在第二有源区 域ACT2中，包括第二阱凸舌区域52、第二中央隔离区域62和第二侧隔离区域72 的第二隔离结构可将第二浮置扩散区域FD2与第二晶体管有源区域(包括例如第二 驱动晶体管DX2的漏极区域Nc2、沟道区域DX2_CH和源极区域Nd2以及第二选择 晶体管SX2的漏极区域Nd2、沟道区域SX2_CH和源极区域Ne2)电隔离和几何隔 离。第二驱动晶体管DX2的源极区域和第二选择晶体管SX2的漏极区域可彼此相同。 由于第二驱动晶体管DX2的沟道区域DX2_CH和第二选择晶体管SX2的沟道区域 SX2_CH是包括掺杂P型离子的P型区域，所以第二驱动晶体管DX2的漏极区域Nc2 和源极区域Nd2可通过第二驱动晶体管DX2的沟道区域DX2_CH彼此电隔离和几何 隔离，并且第二选择晶体管SX2的漏极区域Nd2和源极区域Ne2可通过第二选择晶 体管SX2的沟道区域SX2_CH彼此电隔离和几何隔离。例如，第二浮置扩散区域FD2 可通过STI区域30、第二传输晶体管沟槽TX2_T或第二传输晶体管TX2以及包括第 二阱凸舌区域52、第二中央隔离区域62和第二侧隔离区域72的第二隔离结构与第 二晶体管有源区域Nd2、Ne2、SX2_CH和DX2_CH电隔离和几何隔离。
第三有源区域ACT3可被用作第三有源区域ACT3的第三隔离结构的第三阱凸舌 区域53、第三中央隔离区域63和第三侧隔离区域73分成两个相等的部分。在第三 有源区域ACT3中，包括第三阱凸舌区域53、第三中央隔离区域63和第三侧隔离区 域73的第三隔离结构可将第三浮置扩散区域FD3与第三晶体管有源区域(包括例如 第三驱动晶体管DX3的漏极区域Nc3、沟道区域DX3_CH和源极区域Nd3以及第三 选择晶体管SX3的漏极区域Nd3、沟道区域SX3_CH和源极区域Ne3)电隔离和几 何隔离。第三驱动晶体管DX3的源极区域和第三选择晶体管SX3的漏极区域可彼此 相同。由于第三驱动晶体管DX3的沟道区域DX3_CH和第三选择晶体管SX3的沟道 区域SX3_CH是包括掺杂P型离子的P型区域，所以第三驱动晶体管DX3的漏极区 域Nc3和源极区域Nd3可通过第三驱动晶体管DX3的沟道区域DX3_CH彼此电隔离和几何隔离，并且第三选择晶体管SX3的漏极区域Nd3和源极区域Ne3可通过第 三选择晶体管SX3的沟道区域SX3_CH彼此电隔离和几何隔离。例如，第三浮置扩 散区域FD3可通过STI区域30、第三传输晶体管沟槽TX3_T或第三传输晶体管TX3 以及包括第三阱凸舌区域53、第三中央隔离区域63和第三侧隔离区域73的第三隔 离结构与第三晶体管有源区域Nd3、Ne3、SX3_CH和DX3_CH电隔离和几何隔离。
第四有源区域ACT4可被用作第四有源区域ACT4的第四隔离结构的第四阱凸舌 区域54、第四中央隔离区域64和第四侧隔离区域74分成两个部分。在第四有源区 域ACT4中，包括第四阱凸舌区域54、第四中央隔离区域64和第四侧隔离区域74 的第四隔离结构可将第四浮置扩散区域FD4与第四晶体管有源区域(包括例如重置 晶体管RX的漏极区域Na、沟道区域RX_CH和源极区域Nb)电隔离和几何隔离。 由于重置晶体管RX的沟道区域RX_CH是包括掺杂P型离子的P型区域，所以重置 晶体管RX的漏极区域Na和源极区域Nb可通过重置晶体管RX的沟道区域RX_CH 彼此电隔离和几何隔离。例如，第四浮置扩散区域FD4可通过STI区域30、第四传 输晶体管沟槽TX4_T或第四传输晶体管TX4以及包括第四阱凸舌区域54、第四中央 隔离区域64和第四侧隔离区域74的第四隔离结构与第四晶体管有源区域电隔离和几 何隔离。
图6A和图6B是沿着图5B的线V-V’和VI'-VI’截取的基于所公开的技术的一些 实现方式的图像传感器800的单元像素PX的纵向横截面图。参照图5C和图6A，在 第三有源区域ACT3中，第三阱凸舌区域53可形成为抵接第三传输晶体管TX3的一 个表面，第三浮置扩散区域FD3可形成为抵接第三传输晶体管TX3的另一表面。第 三浮置扩散区域FD3可抵接第三侧隔离区域73。在第四有源区域ACT4中，第四阱 凸舌区域54可形成为抵接第四传输晶体管TX4的一个表面，第四浮置扩散区域FD4 可形成为抵接第四传输晶体管TX4的另一表面。第四浮置扩散区域FD4可抵接第四 侧隔离区域74。
参照图5C和图6B，与图4D相比，在第一有源区域ACT1中，第一侧隔离区域 71可形成在第一浮置扩散区域FD1与第一驱动晶体管DX1的漏极区域Nc1之间。 因此，第一侧隔离区域71可将第一浮置扩散区域FD1和第一驱动晶体管DX1的漏 极区域Nc1彼此电隔离和几何隔离。在第四有源区域ACT4中，第四侧隔离区域74 可形成在第四浮置扩散区域FD4与重置晶体管RX的源极区域Nb之间。因此，第四 侧隔离区域74可将第四浮置扩散区域FD4与重置晶体管RX的源极区域Nb彼此电 隔离和几何隔离。在第二有源区域ACT2中，第二侧隔离区域72可形成在第二浮置 扩散区域FD2与第二驱动晶体管DX2的漏极区域Nc2之间。因此，第二侧隔离区域 72可将第二浮置扩散区域FD2和第二驱动晶体管DX2的漏极区域Nc2彼此电隔离 和几何隔离。在第三有源区域ACT3中，第三侧隔离区域73可形成在第三浮置扩散 区域FD3与第三驱动晶体管DX3的漏极区域Nc3之间。因此，第三侧隔离区域73 可将第三浮置扩散区域FD3和第三驱动晶体管DX3的漏极区域Nc3彼此电隔离和几 何隔离。这里未详细描述的组件可参照关于图4A至图4D的描述来理解。
图7A和图7B是例示在基于所公开的技术的一些实现方式的图像传感器800的 单元像素PX中第一浮置扩散区域FD1至第四浮置扩散区域FD4、重置晶体管RX的 源极区域Nb和第一驱动晶体管DX1至第三驱动晶体管DX3的栅电极电联接的布局。 参照图7A和图7B，第一浮置扩散区域FD1的第一FD触点81、第二浮置扩散区域 FD2的第二FD触点82、第三浮置扩散区域FD3的第三FD触点83、第四浮置扩散 区域FD4的第四FD触点84、重置晶体管RX的源极区域Nb的FD重置触点85以 及第一驱动晶体管DX1至第三驱动晶体管DX3的栅电极上的驱动触点DG1至DG3 可通过金属布线70彼此电连接。
图8是示意性地示出具有根据实施方式的图像传感器800的相机系统900的图。 参照图8，具有根据本实施方式的各种图像传感器800的相机系统900可拍摄静止图 像或运动图像。相机系统900可包括光学透镜系统910、快门单元911、用于控制/驱 动图像传感器800和快门单元911的驱动器913、以及信号处理器912。相机系统900 可将来自对象的图像光(入射光)Li引导到图像传感器800的像素阵列(参照图1 的810)。光学透镜系统910可包括多个光学透镜。快门单元911可控制图像传感器 800的光照射时段和遮蔽时段。驱动器913可控制图像传感器800的传输操作和快门 单元911的快门操作。信号处理器912可对从图像传感器800输出的信号执行各种类 型的信号处理操作。所处理的图像信号Dout可被存储在诸如存储器的存储介质中或 者在监视器等上输出。
尽管出于例示性目的描述了各种实施方式，对于本领域技术人员而言将显而易见的是，可进行各种改变和修改。
相关申请的交叉引用
本专利文献要求2018年9月17日提交的韩国专利申请No.10-2018-0110840的 优先权，其整体通过引用并入本文。

Claims (20)

1.一种图像传感器，该图像传感器包括：
第一有源区域，该第一有源区域包括第一浮置扩散区域、第一晶体管有源区域以及用于将所述第一浮置扩散区域与所述第一晶体管有源区域电隔离的第一隔离结构，
其中，所述第一隔离结构包括设置在所述第一有源区域的一个角上的第一P型掺杂区域以及设置在所述第一有源区域的中央的第二P型掺杂区域，所述第一P型掺杂区域和所述第二P型掺杂区域彼此电联接。
2.根据权利要求1所述的图像传感器，其中，所述第一晶体管有源区域包括：
第一驱动晶体管的沟道区域、漏极区域和源极区域；以及
第一选择晶体管的沟道区域和源极区域。
3.根据权利要求2所述的图像传感器，其中，所述第二P型掺杂区域抵接所述第一浮置扩散区域、所述第一驱动晶体管的漏极区域和源极区域以及所述第一选择晶体管的源极区域。
4.根据权利要求2所述的图像传感器，其中，所述第二P型掺杂区域由所述第一浮置扩散区域、所述第一驱动晶体管的沟道区域、漏极区域和源极区域、所述第一选择晶体管的沟道区域和源极区域以及所述第一P型掺杂区域围绕。
5.根据权利要求2所述的图像传感器，其中，所述第一隔离结构还包括电联接到所述第二P型掺杂区域的第三P型掺杂区域，并且
所述第三P型掺杂区域设置在所述第一浮置扩散区域和所述第一晶体管有源区域之间。
6.根据权利要求1所述的图像传感器，该图像传感器还包括相对于所述第一有源区域设置在不同位置的第二有源区域至第四有源区域，
其中，所述第二有源区域至所述第四有源区域中的每一个包括对应浮置扩散区域、对应晶体管有源区域以及用于将对应浮置扩散区域与对应晶体管有源区域电隔离的对应隔离结构。
7.根据权利要求6所述的图像传感器，其中，第二晶体管有源区域和第三晶体管有源区域的晶体管有源区域之一包括：
对应驱动晶体管的沟道区域、漏极区域和源极区域；以及
对应选择晶体管的沟道区域和源极区域。
8.根据权利要求6所述的图像传感器，其中，第二晶体管有源区域和第三晶体管有源区域的隔离结构之一包括掺杂区域，该掺杂区域相对于对应浮置扩散区域定位并且抵接对应浮置扩散区域、对应驱动晶体管的漏极区域和源极区域以及对应选择晶体管的源极区域。
9.根据权利要求6所述的图像传感器，其中，第二晶体管有源区域和第三晶体管有源区域的隔离结构之一包括掺杂区域，该掺杂区域相对于对应浮置扩散区域定位并且由对应浮置扩散区域、对应驱动晶体管的沟道区域、漏极区域和源极区域以及对应选择晶体管的沟道区域和源极区域围绕。
10.根据权利要求6所述的图像传感器，其中，第四晶体管有源区域包括重置晶体管的沟道区域、漏极区域和源极区域。
11.根据权利要求10所述的图像传感器，其中，所述第四晶体管有源区域的隔离结构包括掺杂区域，该掺杂区域相对于对应浮置扩散区域定位并且抵接对应浮置扩散区域以及所述重置晶体管的漏极区域和源极区域。
12.根据权利要求10所述的图像传感器，其中，所述第四晶体管有源区域的隔离结构的掺杂区域由对应浮置扩散区域以及所述重置晶体管的沟道区域、漏极区域和源极区域围绕。
13.根据权利要求1所述的图像传感器，其中，所述第一有源区域还包括设置在所述第一浮置扩散区域和所述第一P型掺杂区域之间的第一传输晶体管区域。
14.一种图像传感器，该图像传感器包括：
第一有源区域至第四有源区域，所述第一有源区域至所述第四有源区域分别包括第一浮置扩散区域至第四浮置扩散区域中的对应一个、第一晶体管有源区域至第四晶体管有源区域中的对应一个以及第一隔离结构至第四隔离结构中的对应一个，所述第一浮置扩散区域至所述第四浮置扩散区域分别通过第一P型隔离结构至第四P型隔离结构中的对应一个与所述第一晶体管有源区域至所述第四晶体管有源区域中的对应一个电隔离，
其中，所述第一晶体管有源区域至第三晶体管有源区域中的一个包括第一驱动晶体管至第三驱动晶体管中的对应一个的一个漏极区域和一个源极区域以及第一选择晶体管至第三选择晶体管中的对应一个的一个源极区域，并且
所述第四晶体管有源区域包括重置晶体管的漏极区域和源极区域。
15.根据权利要求14所述的图像传感器，其中，所述第一P型隔离结构至所述第四P型隔离结构中的一个包括设置在所述第一有源区域至所述第四有源区域中的对应一个的一个角上的第一掺杂区域以及设置在所述第一有源区域至所述第四有源区域中的对应一个的中央的第二掺杂区域，所述第一掺杂区域和所述第二掺杂区域彼此电联接。
16.根据权利要求15所述的图像传感器，其中，所述第一P型隔离结构至所述第四P型隔离结构中的所述一个的所述第一掺杂区域抵接所述第一选择晶体管至所述第三选择晶体管中的对应一个的一个源极区域，并且
所述第一P型隔离结构至所述第四P型隔离结构中的所述一个的所述第二掺杂区域抵接所述重置晶体管的漏极区域。
17.根据权利要求15所述的图像传感器，其中，所述第一P型隔离结构至所述第四P型隔离结构中的一个还包括第三掺杂区域，该第三掺杂区域抵接第一中央隔离区域至第四中央隔离区域中的一个的第二掺杂区域以及所述第一有源区域至所述第四有源区域的对应侧。
18.根据权利要求17所述的图像传感器，其中，所述第三掺杂区域设置在所述第一浮置扩散区域至第三浮置扩散区域中的对应一个与所述第一驱动晶体管至所述第三驱动晶体管中的对应一个的漏极区域之间，或者
所述第三掺杂区域设置在所述第四浮置扩散区域与所述重置晶体管的源极区域之间。
19.根据权利要求14所述的图像传感器，其中，所述第一晶体管有源区域至第三晶体管有源区域中的一个还包括所述第一驱动晶体管至第三驱动晶体管中的对应一个的沟道区域与所述第一选择晶体管至第三选择晶体管中的对应一个的沟道区域，并且
所述第四晶体管有源区域还包括所述重置晶体管的沟道区域。
20.根据权利要求19所述的图像传感器，其中，所述第一驱动晶体管至第三驱动晶体管中的对应一个的沟道区域、所述第一选择晶体管至第三选择晶体管中的对应一个的沟道区域以及所述第一浮置扩散区域至第三浮置扩散区域中的对应一个分别设置在所述第一有源区域至第三有源区域中的一个的角上，并且
所述重置晶体管的沟道区域和漏极区域以及所述第四浮置扩散区域分别设置在所述第四有源区域的角上。
CN201910851257.0A 2018-09-17 2019-09-10 具有p型隔离结构的图像传感器 Active CN110911429B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020180110840A KR102574973B1 (ko) 2018-09-17 2018-09-17 P-형 분리 구조를 갖는 이미지 센서
KR10-2018-0110840 2018-09-17

Publications (2)

Publication Number Publication Date
CN110911429A CN110911429A (zh) 2020-03-24
CN110911429B true CN110911429B (zh) 2023-04-14

Family

ID=69773307

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910851257.0A Active CN110911429B (zh) 2018-09-17 2019-09-10 具有p型隔离结构的图像传感器

Country Status (3)

Country Link
US (1) US20200091212A1 (zh)
KR (1) KR102574973B1 (zh)
CN (1) CN110911429B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10854647B2 (en) * 2018-11-30 2020-12-01 Taiwan Semiconductor Manufacturing Co., Ltd. Photo diode with dual backside deep trench isolation depth
CN111508980A (zh) * 2018-12-17 2020-08-07 光程研创股份有限公司 增强收集效率的光侦测装置
FR3100657B1 (fr) * 2019-09-09 2023-02-10 St Microelectronics Crolles 2 Sas Pixel comprenant une photodiode
KR20210139089A (ko) * 2020-05-13 2021-11-22 에스케이하이닉스 주식회사 이미지 센싱 장치
US11444108B2 (en) * 2020-07-08 2022-09-13 Omnivision Technologies, Inc. Isolation structure for suppression floating diffusion junction leakage in CMOS image sensor
JP2021101491A (ja) * 2021-03-31 2021-07-08 ソニーセミコンダクタソリューションズ株式会社 光検出装置及び電子機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211947A (zh) * 2006-12-27 2008-07-02 东部高科股份有限公司 Cmos图像传感器及其制造方法
CN101292355A (zh) * 2005-08-26 2008-10-22 美光科技公司 成像器像素的植入式隔离区
CN101552282A (zh) * 2008-04-04 2009-10-07 海力士半导体有限公司 相变存储器件及其制造方法
CN102208420A (zh) * 2010-03-29 2011-10-05 索尼公司 固态摄像元件和摄像设备
CN103456749A (zh) * 2012-06-04 2013-12-18 台湾积体电路制造股份有限公司 图像器件及其形成方法
CN205159323U (zh) * 2014-11-25 2016-04-13 半导体元件工业有限责任公司 图像传感器像素电路及处理器系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7354789B2 (en) * 2003-11-04 2008-04-08 Dongbu Electronics Co., Ltd. CMOS image sensor and method for fabricating the same
US7205584B2 (en) * 2003-12-22 2007-04-17 Micron Technology, Inc. Image sensor for reduced dark current
KR100678466B1 (ko) * 2005-01-06 2007-02-02 삼성전자주식회사 3ｄ 전송트랜지스터를 구비하는 이미지 센서 및 그 제조방법
KR101989567B1 (ko) * 2012-05-31 2019-06-14 삼성전자주식회사 이미지 센서
KR102435995B1 (ko) * 2015-08-07 2022-08-26 삼성전자주식회사 이미지 센서 및 이를 포함하는 이미지 처리 장치
KR102576338B1 (ko) * 2017-01-04 2023-09-07 삼성전자주식회사 이미지 센서
JP2019145544A (ja) * 2018-02-16 2019-08-29 ソニーセミコンダクタソリューションズ株式会社 撮像素子

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101292355A (zh) * 2005-08-26 2008-10-22 美光科技公司 成像器像素的植入式隔离区
CN101211947A (zh) * 2006-12-27 2008-07-02 东部高科股份有限公司 Cmos图像传感器及其制造方法
CN101552282A (zh) * 2008-04-04 2009-10-07 海力士半导体有限公司 相变存储器件及其制造方法
CN102208420A (zh) * 2010-03-29 2011-10-05 索尼公司 固态摄像元件和摄像设备
CN103456749A (zh) * 2012-06-04 2013-12-18 台湾积体电路制造股份有限公司 图像器件及其形成方法
CN205159323U (zh) * 2014-11-25 2016-04-13 半导体元件工业有限责任公司 图像传感器像素电路及处理器系统

Also Published As

Publication number Publication date
KR20200031851A (ko) 2020-03-25
US20200091212A1 (en) 2020-03-19
KR102574973B1 (ko) 2023-09-06
CN110911429A (zh) 2020-03-24

Similar Documents

Publication Publication Date Title
CN110911429B (zh) 具有p型隔离结构的图像传感器
CN111048537B (zh) 包括有源区的图像传感器
TWI675465B (zh) 影像感測器
US11527567B2 (en) Image sensor
US10833116B2 (en) Image sensor having PD bias patterns
KR102367384B1 (ko) 이미지 센서 및 그 형성 방법
US20170104020A1 (en) Image sensors using different photoconversion region isolation structures for different types of pixel regions
CN109860212B (zh) 图像传感器
KR20180038148A (ko) 이미지 센서
KR20170131928A (ko) 이미지 센서
CN111048539A (zh) 图像传感器
KR20170094693A (ko) 이미지 센서
CN111435667A (zh) 图像传感器
CN112243094B (zh) 图像感测装置
CN111564459B (zh) 图像感测装置及其形成方法
US11233077B2 (en) Vertical board-type capacitor and image sensing device including the same
CN112312051A (zh) 图像感测装置
US20210242257A1 (en) Image sensing device
US20220285414A1 (en) Image sensing device
US20200212092A1 (en) Vertical pin-type capacitor and image sensing device including the same
KR20210139089A (ko) 이미지 센싱 장치
US20230411418A1 (en) Imaging sensing device and method of manufacturing the same
CN115692438A (zh) 图像感测装置
CN116646362A (zh) 图像传感器
CN113725238A (zh) 图像感测装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant