KR20220120049A

KR20220120049A - 이미지 센서

Info

Publication number: KR20220120049A
Application number: KR1020210023691A
Authority: KR
Inventors: 오영선; 배형진; 임무섭
Original assignee: 삼성전자주식회사
Priority date: 2021-02-22
Filing date: 2021-02-22
Publication date: 2022-08-30
Also published as: US11665443B2; CN114979519A; US20220272289A1

Abstract

이미지 센서가 개시된다. 복수의 픽셀들이 배열된 픽셀 어레이 및 리드아웃 회로를 포함하는 이미지 센서에 있어서, 상기 복수의 픽셀들 각각은, 제1 포토 다이오드, 상기 제1 포토 다이오드보다 수광 면적이 큰 제2 포토 다이오드, 상기 제1 포토 다이오드에서 생성된 전하가 축적되는 제1 플로팅 디퓨전 노드, 상기 제2 포토 다이오드에서 생성된 전하가 축적되는 제2 플로팅 디퓨전 노드, 상기 제1 포토 다이오드에서 오버플로우(overflow)된 전하를 축적하는 제1 커패시터, 일 단이 상기 제1 플로팅 디퓨전 노드에 연결되고, 타 단이 상기 제1 커패시터에 연결되는 제1 스위치 트랜지스터 및 상기 제1 플로팅 디퓨전 노드 및 상기 제2 플로팅 디퓨전 노드에 축적된 전하를 픽셀 신호로 변환하는 구동 트랜지스터를 포함하고, 상기 제1 스위치 트랜지스터는, 상기 제1 포토 다이오드의 리드아웃 구간 중 로우 컨버전 게인(LCG) 모드로 동작하는 제1 구간에서 턴-온되고, 상기 제1 포토 다이오드의 리드아웃 구간 중 하이 컨버전 게인(HCG) 모드로 동작하는 제2 구간에서 턴-오프되고, 상기 리드아웃 회로는, 상기 제1 구간에서 리드아웃된 제1 픽셀 신호들 및 상기 제2 구간에서 리드아웃된 제2 픽셀 신호들을 기초로 이미지 데이터를 생성할 수 있다.

Description

이미지 센서{IMAGE SENSOR}

본 발명의 기술적 사상은 이미지 센서에 관한 것으로, 더욱 상세하게는, 플로팅 디퓨전 노드에 선택적으로 연결되는 커패시터를 이용하여 이미지 데이터를 생성하는 이미지 센서에 관한 것이다.

이미지 센서(image sensor)는 대상물의 2차원적 또는 3차원적 이미지를 캡쳐(capture)하는 장치이다. 이미지 센서는 대상물로부터 반사되는 빛의 세기에 따라 반응하는 광전 변환 소자를 이용해 대상물의 이미지를 생성한다. 최근 CMOS (Complementary Metal-Oxide Semiconductor) 기술이 발전하면서, CMOS를 이용한 CMOS 이미지 센서가 널리 사용되고 있다. 최근, 이미지 센서의 다이나믹 레인지(dynamic range) 증가를 위하여, 플로팅 디퓨전 노드(floating diffusion node)에 커패시터를 추가하는 기술이 개발되고 있다.

본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 플로팅 디퓨전 노드에 선택적으로 연결되는 커패시터를 이용하여 넓은 다이나믹 레인지 및 향상된 신호 대 잡음비를 갖는 이미지 데이터를 생성하는 이미지 센서를 제공하는 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 복수의 픽셀들이 배열된 픽셀 어레이 및 리드아웃 회로를 포함하는 이미지 센서에 있어서, 상기 복수의 픽셀들 각각은, 제1 포토 다이오드, 상기 제1 포토 다이오드보다 수광 면적이 큰 제2 포토 다이오드, 상기 제1 포토 다이오드에서 생성된 전하가 축적되는 제1 플로팅 디퓨전 노드, 상기 제2 포토 다이오드에서 생성된 전하가 축적되는 제2 플로팅 디퓨전 노드, 상기 제1 포토 다이오드에서 오버플로우(overflow)된 전하를 축적하는 제1 커패시터, 일 단이 상기 제1 플로팅 디퓨전 노드에 연결되고, 타 단이 상기 제1 커패시터에 연결되는 제1 스위치 트랜지스터 및 상기 제1 플로팅 디퓨전 노드 및 상기 제2 플로팅 디퓨전 노드에 축적된 전하를 픽셀 신호로 변환하는 구동 트랜지스터를 포함하고, 상기 제1 스위치 트랜지스터는, 상기 제1 포토 다이오드의 리드아웃 구간 중 로우 컨버전 게인(LCG) 모드로 동작하는 제1 구간에서 턴-온되고, 상기 제1 포토 다이오드의 리드아웃 구간 중 하이 컨버전 게인(HCG) 모드로 동작하는 제2 구간에서 턴-오프되고, 상기 리드아웃 회로는, 상기 제1 구간에서 리드아웃된 제1 픽셀 신호들 및 상기 제2 구간에서 리드아웃된 제2 픽셀 신호들을 기초로 이미지 데이터를 생성할 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 복수의 픽셀들이 배열된 픽셀 어레이 및 리드아웃 회로를 포함하는 이미지 센서에 있어서, 상기 복수의 픽셀들 각각은, 제1 포토 다이오드, 상기 제1 포토 다이오드보다 수광 면적이 큰 제2 포토 다이오드, 상기 제1 포토 다이오드에서 생성된 전하를 전송하는 제1 전송 트랜지스터, 상기 제2 포토 다이오드에서 생성된 전하를 전송하는 제2 전송 트랜지스터, 상기 제1 전송 트랜지스터를 통해 전송된 전하가 축적되는 제1 플로팅 디퓨전 노드, 상기 제2 전송 트랜지스터를 통해 전송된 전하가 축적되는 제2 플로팅 디퓨전 노드, 일 단이 상기 제1 플로팅 디퓨전 노드에 연결되고, 타 단이 상기 제2 플로팅 디퓨전 노드에 연결되는 게인 제어 트랜지스터, 상기 제1 포토 다이오드에서 오버플로우(overflow)된 전하를 축적하는 제1 커패시터, 일 단이 상기 제1 플로팅 디퓨전 노드에 연결되고, 타 단이 상기 제1 커패시터에 연결되는 제1 스위치 트랜지스터, 일 단이 상기 제1 플로팅 디퓨전 노드에 연결되고, 타 탄으로부터 리셋 전압이 인가되는 리셋 트랜지스터 및 상기 제1 플로팅 디퓨전 노드 및 상기 제2 플로팅 디퓨전 노드에 축적된 전하를 픽셀 신호로 변환하는 구동 트랜지스터를 포함할 수 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 복수의 픽셀들이 배열된 픽셀 어레이 및 리드아웃 회로를 포함하는 이미지 센서에 있어서, 상기 복수의 픽셀들 각각은, 제1 포토 다이오드, 상기 제1 포토 다이오드보다 수광 면적이 큰 제2 포토 다이오드, 상기 제1 포토 다이오드에서 생성된 전하가 축적되는 제1 플로팅 디퓨전 노드, 상기 제1 포토 다이오드에서 오버플로우된 전하를 축적하는 제1 커패시터, 일 단이 상기 제1 플로팅 디퓨전 노드에 연결되고, 타 단이 상기 제1 커패시터에 연결되는 제1 스위치 트랜지스터, 상기 제1 플로팅 디퓨전 노드에 연결되는 제2 스위치 트랜지스터, 상기 스위치 트랜지스터를 통해 전송된 전하가 축적되는 제2 플로팅 디퓨전 노드 및 상기 제2 플로팅 디퓨전 노드에 축적된 전하를 픽셀 신호로 변환하는 구동 트랜지스터를 포함할 수 있다.

본 개시의 기술적 사상에 따른 이미지 센서는, 플로팅 디퓨전 노드에 선택적으로 연결되는 커패시터를 이용하여 이미지 데이터를 생성할 수 있다. 이에 따라, 이미지 센서는 넓은 다이나믹 레인지 및 향상된 신호 대 잡음비를 갖는 이미지 데이터를 생성할 수 있다.

도 1은 본 개시의 예시적인 실시예에 따른 이미지 센서를 나타내는 블록도이다.
도 2는 본 개시의 예시적인 실시예에 따른 픽셀의 회로도이다.
도 3a는 본 개시의 예시적 실시예에 따른 스몰 포토 다이오드 및 플로팅 디퓨전 노드들의 포텐셜을 구조적으로 도시한 도면이고, 도 3b는 플로팅 디퓨전 노드들의 포텐셜을 구조적으로 도시한 도면이다.
도 4는 본 개시의 예시적인 실시예에 따른 픽셀의 동작을 설명하는 타이밍도이다.
도 5는 본 개시의 예시적인 실시예에 따른 픽셀의 동작을 설명하는 타이밍도이다.
도 6은 본 개시의 예시적인 실시예에 따른 픽셀의 회로도이다.
도 7은 본 개시의 예시적 실시예에 따른 플로팅 디퓨전 노드들의 포텐셜을 구조적으로 도시한 도면이다.
도 8은 본 개시의 예시적인 실시예에 따른 픽셀의 동작을 설명하는 타이밍도이다.
도 9는 본 개시의 예시적인 실시예에 따른 픽셀의 회로도이다.
도 10은 본 개시의 예시적인 실시예에 따른 픽셀의 동작을 설명하는 타이밍도이다.
도 11a 및 도 11b는 본 개시의 예시적인 실시예에 따른 픽셀의 스플릿 포토 다이오드 구조를 설명하는 도면이다.
도 12는 본 개시의 예시적 실시예에 따른 픽셀의 신호 대 잡음비(signal to noise ratio, SNR)를 설명하는 도면이다.
도 13은 본 개시의 예시적 실시예에 따른 전자 장치를 나타내는 블록도이다.
도 14는 본 개시의 예시적 실시예에 따른 전자 장치의 일부를 나타내는 블록도이다.
도 15는 본 개시의 예시적 실시예에 따른 카메라 모듈의 구체적인 구성을 나타내는 블록도이다.

도 1은 본 개시의 예시적인 실시예에 따른 이미지 센서를 나타내는 블록도이다.

이미지 센서(100)는 이미지 또는 광 센싱 기능을 갖는 전자 기기에 탑재될 수 있다. 예를 들어, 이미지 센서(100)는 카메라, 스마트폰, 웨어러블 기기, 사물 인터넷(Internet of Things(IoT)) 기기, 가전 기기, 태블릿 PC(Personal Computer), PDA(Personal Digital Assistant), PMP(portable Multimedia Player), 네비게이션(navigation), 드론(drone), 첨단 운전자 보조 시스템(Advanced Drivers Assistance System; ADAS) 등과 같은 전자 기기에 탑재될 수 있다. 또한 이미지 센서(100)는 차량, 가구, 제조 설비, 도어, 각종 계측 기기 등에 부품으로서 구비되는 전자 기기에 탑재될 수 있다.

도 1을 참조하면, 이미지 센서(100)는 픽셀 어레이(110), 로우 드라이버(120), 리드아웃 회로(130), 램프 신호 생성기(140), 타이밍 컨트롤러(150) 및 신호 처리부(190)를 포함할 수 있고, 리드아웃 회로(130)는 아날로그-디지털 변환 회로(131, 이하에서는 ADC 회로라 지칭함) 및 데이터 버스(132)를 포함할 수 있다.

픽셀 어레이(110)는 복수의 로우 라인(RL), 복수의 컬럼 라인(CL) 및 복수의 로우 라인(RL) 및 복수의 컬럼 라인(CL)과 접속되며, 행렬로 배열된 복수의 픽셀(PX)을 포함한다. 복수의 픽셀(PX)은 APS(active pixel sensor)일 수 있다.

복수의 픽셀(PX) 각각은 적어도 하나의 광전 변환 소자를 포함할 수 있으며, 픽셀(PX)은 광전 변환 소자를 이용하여 빛을 감지하고, 감지된 빛에 따른 전기적 신호인 이미지 신호를 출력할 수 있다. 예를 들어, 광전 변환 소자는 무기 포토(photo) 다이오드, 유기 포토 다이오드, 페로브 스카이트 포토 다이오드, 포토 트랜지스터, 포토 게이트 또는 핀드 포토 다이오드(pinned photodiode) 등과 같이, 유기 물질 또는 무기 물질로 구성되는 광 감지 소자일 수 있다. 실시예에 있어서, 복수의 픽셀(PX)들 각각은 복수의 광전 변환 소자를 포함할 수 있다.

한편, 복수의 픽셀(PX)들 각각의 상부, 또는 인접한 픽셀(PX)들로 구성되는 픽셀 그룹들 각각의 상부에 집광을 위한 마이크로 렌즈가 배치될 수 있다. 복수의 픽셀(PX)들 각각은 마이크로 렌즈를 통해 수신된 빛으로부터 특정 스펙트럼 영역의 빛을 감지할 수 있다. 예를 들어, 픽셀 어레이(110)는 레드(red) 스펙트럼 영역의 빛을 전기 신호로 변환하는 레드 픽셀, 그린(green) 스펙트럼 영역의 빛을 전기 신호로 변환하기 위한 그린 픽셀, 및 블루(blue) 스펙트럼 영역의 빛을 전기 신호로 변환하기 위한 블루 픽셀을 포함할 수 있다. 복수의 픽셀(PX)들 각각의 상부에는 특정 스펙트럼 영역의 빛을 투과시키기 위한 컬러 필터가 배치될 수 있다. 그러나, 이에 제한되는 것은 아니며, 픽셀 어레이(110)는 레드, 그린 및 블루 외에 다른 스펙트럼 영역의 빛을 전기 신호로 변환하는 픽셀들을 포함할 수 있다.

실시예에 있어서, 복수의 픽셀(PX)은 멀티-레이어 구조를 가질 수 있다. 멀티-레이어 구조의 픽셀(PX)은 서로 다른 스펙트럼 영역의 빛을 전기 신호로 변환하는 적층된 복수의 광전 변환 소자들을 포함하며, 복수의 광전 변환 소자들로부터 서로 다른 색상에 대응하는 전기 신호들이 생성될 수 있다. 다시 말해서, 하나의 픽셀(PX)에서 복수의 색에 대응하는 전기 신호들이 출력될 수 있다.

복수의 픽셀(PX) 상부에는 특정 스펙트럼 영역의 빛을 투과시키기 위한 컬러 필터 어레이가 배치될 수 있으며, 복수의 픽셀 각각의 상부에 배치된 컬러 필터에 따라 해당 픽셀이 감지할 수 있는 색상이 결정될 수 있다. 그러나, 이에 제한되는 것은 아니며, 실시예에 있어서, 특정 광전 변환 소자의 경우, 광전 변환 소자에 인가되는 전기 신호의 레벨에 따라서, 특정 파장대역의 빛을 전기적 신호로 변환할 수도 있다.

복수의 픽셀(PX) 상부에는 특정 스펙트럼 영역의 빛을 투과시키기 위한 컬러 필터 어레이가 배치될 수 있으며, 복수의 픽셀 각각의 상부에 배치된 컬러 필터에 따라 해당 픽셀이 감지할 수 있는 색상이 결정될 수 있다. 그러나, 본 개시는 이에 제한되는 것은 아니다. 일부 실시예에서, 특정 광전 변환 소자는 광전 변환 소자에 인가되는 전기 신호의 레벨에 따라 특정 파장 대역의 빛을 전기적 신호로 변환할 수도 있다.

일부 실시예에서, 복수의 픽셀(PX) 각각은 광원에 노출되도록 구성된 적어도 둘 이상의 포토 다이오드들을 포함할 수 있다. 예를 들어, 픽셀(PX)은 수광 면적이 상대적으로 넓은 라지 포토 다이오드(도 2의 LPD) 및 수광 면적이 상대적으로 좁은 스몰 포토 다이오드(도 2의 SPD)를 포함할 수 있다. 이와 같이, 하나의 픽셀(PX)에 라지 포토 다이오드(LPD) 및 스몰 포토 다이오드(SPD)가 포함되는 구조는 스플릿 포토 다이오드(Split photodiode) 구조라 지칭할 수 있다. 한편, 본 개시는 이에 한하지 않으며, 상기의 구조는 다른 명칭으로 지칭될 수도 있다.

라지 포토 다이오드(LPD)의 수광 면적이 넓으므로, 동일한 수광 조건에서 스몰 포토 다이오드(SPD) 보다 많은 전하를 생성할 수 있다. 즉, 라지 포토 다이오드(LPD)는 스몰 포토 다이오드(SPD) 보다 높은 감도를 가질 수 있다. 이와 같은 특성에 기인하여, 라지 포토 다이오드(LPD)는 저조도에 대응하는 픽셀 신호를 생성하고, 스몰 포토 다이오드(SPD)는 고조도에 대응하는 픽셀 신호를 생성할 수 있다. 이하에서는, 설명의 편의를 위해, 픽셀(PX)이 라지 포토 다이오드(LPD) 및 스몰 포토 다이오드(SPD)를 포함하는 것을 전제로 설명한다. 한편, 본 개시는 이에 하지 않으며, 픽셀(PX)은 수광 면적이 서로 동일하거나 상이한 복수의 포토 다이오드들을 포함할 수 있다.

복수의 픽셀(PX) 각각에서, 포토 다이오드와 같은 광전 변환 소자가 생성한 전하는 플로팅 디퓨전 노드에 축적될 수 있고, 플로팅 디퓨전 노드에 축적된 전하는 전압으로 변환될 수 있다. 이때, 플로팅 디퓨전 노드에 축적된 전하가 전압으로 변환되는 비율을 컨버전 게인(conversion gain)이라 지칭할 수 있다. 컨버전 게인은 플로팅 디퓨전 노드의 커패시턴스에 따라 가변될 수 있다.

구체적으로, 플로팅 디퓨전 노드의 커패시턴스가 증가하면 컨버전 게인은 감소하고, 플로팅 디퓨전 노드의 커패시턴스가 감소하면 컨버전 게인은 증가할 수 있다. 일부 실시예에서, 복수의 픽셀(PX) 각각은 듀얼 컨버전 게인(dual conversion gain)으로 동작할 수 있다. 듀얼 컨버전 게인은, 로우 컨버전 게인(low conversion gain, LCG) 및 하이 컨버전 게인(high conversion gain, HCG)을 포함한다. 하이 컨버전 게인(HCG)은 전하가 전압으로 변환되는 비율이 더 높으므로, 로우 컨버전 게인(LCG) 보다 낮은 조도에 대응하는 픽셀 신호의 생성 동작에 적용될 수 있다. 이하에서는, 설명의 편의를 위해, 하이 컨버전 게인(HCG)을 이용하여 픽셀 신호를 생성하는 동작 모드를 하이 컨버전 게인(HCG) 모드라 지칭하고, 로우 컨버전 게인(LCG)을 이용하여 픽셀 신호를 생성하는 동작 모드를 로우 컨버전 게인(LCG) 모드라 지칭한다.

일부 실시예에서, 라지 포토 다이오드(LPD) 및 스몰 포토 다이오드(SPD) 각각은 전술한 듀얼 컨버전 게인 모드로 픽셀 신호들을 생성할 수 있다. 구체적으로, 라지 포토 다이오드(LPD)는 하이 컨버전 게인(HCG) 모드로 동작하여 가장 낮은 조도 구간인 제1 조도 구간에 대응하는 제1 픽셀 신호를 생성하거나, 로우 컨버전 게인(LCG) 모드로 동작하여 상기 제1 조도 구간 보다 높은 조도 구간인 제2 조도 구간에 대응하는 제2 픽셀 신호를 생성할 수 있다. 그리고 스몰 포토 다이오드(SPD)는 하이 컨버전 게인(HCG) 모드로 동작하여 상기 제2 조도 구간 보다 높은 조도 구간인 제3 조도 구간에 대응하는 제3 픽셀 신호를 생성하거나, 로우 컨버전 게인(LCG) 모드로 동작하여 가장 높은 조도 구간인 제4 조도 구간에 대응하는 제4 픽셀 신호를 생성할 수 있다. 그리고 제1 픽셀 신호 내지 제4 픽셀 신호는 픽셀 어레이(110)가 스캔되는 하나의 프레임 구간 내에서 생성될 수 있다.

라지 포토 다이오드(LPD) 및 스몰 포토 다이오드(SPD)의 듀얼 컨버전 게인 모드를 통해 생성된 제1 픽셀 신호 내지 제4 픽셀 신호는 하나의 이미지로 합성될 수 있으며, 합성된 이미지는 높은(high) 다이나믹 레인지를 가질 수 있다. 더 나아가, 스몰 포토 다이오드(SPD)의 노출 시간을 증가시키는 경우, LED 플리커 완화(LED flicker mitigation, LFM)된 이미지가 구현될 수 있다. 한편, 스몰 포토 다이오드(SPD)의 노출 시간을 증가시키기 위해서는 많은 전하를 축적할 수 있는 고용량의 커패시턴스가 추가될 수 있다. 이에 대한 구체적인 설명은 도 2에서 후술한다.

일부 실시예에서, 복수의 픽셀(PX) 각각은 1회의 노출을 수행하는 단일 노출 방식(single exposure) 방식 또는 복수 회의 노출을 수행하는 다중 노출(multiple exposure) 방식으로 동작할 수 있다. 예를 들어, 픽셀(PX)은 1회의 노출 동작 이후, 라지 포토 다이오드(LPD) 및/또는 스몰 포토 다이오드(SPD)를 통해 픽셀 신호들을 생성하는 단일 노출 방식으로 동작할 수 있다. 또 다른 예로, 픽셀(PX)은 제1 노출 동작에 대응하여 라지 포토 다이오드(LPD) 및/또는 스몰 포토 다이오드(SPD)를 통해 픽셀 신호를 생성한 후, 제2 노출 동작에 대응하여 라지 포토 다이오드(LPD) 및/또는 스몰 포토 다이오드(SPD)를 통해 픽셀 신호를 추가적으로 생성하는 다중 노출 방식으로 동작할 수 있다.

로우 드라이버(120)는 픽셀 어레이(110)를 행(row) 단위로 구동한다. 로우 드라이버(120)는 타이밍 컨트롤러(190)로부터 수신되는 행 제어 신호(예컨대, 어드레스 신호)를 디코딩하고, 디코딩된 행 제어 신호에 응답하여 픽셀 어레이(110)를 구성하는 행 라인들 중에서 적어도 어느 하나의 행 라인을 선택할 수 있다. 예컨대, 로우 드라이버(120)는 복수의 행 중 하나를 선택하는 선택 신호를 생성할 수 있다. 그리고, 픽셀 어레이(110)는 로우 드라이버(120)로부터 제공된 선택 신호에 의해 선택되는 행(row)으로부터 픽셀 신호를 출력한다.

로우 드라이버(120)는 픽셀 신호를 출력을 위한 제어 신호들을 픽셀 어레이(110)에 전송할 수 있으며, 픽셀(PX)은 제어 신호들에 응답하여 동작함으로써, 픽셀 신호를 출력할 수 있다. 예를 들어, 로우 드라이버(120)는 리드아웃 기간에 라지 포토 다이오드(LPD) 및 스몰 포토 다이오드(SPD)에 대하여, 하이 컨버전 게인(HCG) 모드 또는 로우 컨버전 게인(LCG) 모드로 동작하도록 제어하는 제어 신호들을 생성하고, 생성한 제어 신호들을 픽셀 어레이(110)에 제공할 수 있다. 이에 대한 구체적인 설명은 도 2 내지 도 8과 관련하여 후술한다.

램프 신호 생성기(140)는 소정의 기울기로 증가 또는 감소하는 램프 신호(RAMP)를 생성하고, 램프 신호(RAMP)를 리드아웃 회로(130)의 ADC 회로(131)에 제공할 수 있다.

리드아웃 회로(130)는 복수의 픽셀(PX)들 중 로우 드라이버(120)에 의해 선택된 로우의 픽셀(PX)들로부터 픽셀 신호를 리드아웃할 수 있다. 이때, 픽셀 신호는 리셋 신호 또는 이미지 신호(또는 센싱 신호)를 포함할 수 있다. 리드아웃 회로(130)는 복수의 컬럼 라인(CL)을 통해 픽셀 어레이(110)로부터 수신되는 리셋 신호들 및 이미지 신호들을 램프 신호 생성기(140)로부터의 램프 신호(RAMP)를 기초로 디지털 데이터로 변환함으로써, 복수의 픽셀(PX)에 대응하는 픽셀 값들을 로우(row) 단위로 생성 및 출력할 수 있다.

ADC 회로(131)는 복수의 컬럼 라인(CL)에 대응하는 복수의 ADC를 포함할 수 있으며, 복수의 ADC 각각은 대응하는 컬럼 라인(CL)을 통해 수신되는 리셋 신호 및 이미지 신호를 램프 신호(RAMP)와 각각 비교하고 비교 결과들을 기초로 픽셀 값을 생성할 수 있다. 예컨대 ADC는 이미지 신호에서 리셋 신호를 제거하고, 픽셀(PX)에서 감지된 광 량을 나타내는 픽셀 값을 생성할 수 있다.

ADC 회로(131)에서 생성되는 복수의 픽셀 값은 데이터 버스(132)를 통해 이미지 데이터(IDT)로서 출력될 수 있다. 예컨대, 이미지 데이터(IDT)는 이미지 센서(100)의 내부 또는 외부의 이미지 신호 처리기(Image Signal Processor)로 제공될 수 있다.

데이터 버스(132)는 ADC 회로(131)로부터 출력된 픽셀 값을 임시 저장한 후 출력할 수 있다. 데이터 버스(132)는 복수의 컬럼 메모리, 및 컬럼 디코더를 포함할 수 있다. 복수의 컬럼 메모리에 저장된 복수의 픽셀 값은 컬럼 디코더의 제어 하에 이미지 데이터(IDT)로서 출력될 수 있다.

ADC 회로(131)는 복수의 CDS 회로(미도시)(Correlated Double Sampling 회로) 및 복수의 카운터 회로(미도시)를 포함할 수 있다. ADC 회로(131)는 픽셀 어레이(110)로부터 입력되는 픽셀 신호를 디지털 신호인 픽셀 값으로 변환할 수 있다. 복수의 컬럼 라인(CL) 각각을 통해 수신되는 각 픽셀 신호는 CDS 회로 및 카운터 회로에 의하여, 디지털 신호인 픽셀 값으로 변환된다.

CDS 회로는 컬럼 라인(CL)을 통해 수신되는 픽셀 신호를 램프 신호(RAMP)와 비교하고, 비교 결과를 출력할 수 있다. CDS 회로는 램프 신호(RAMP)의 레벨과 픽셀 신호의 레벨이 동일할 때, 제1 레벨(예컨대 로직 하이)에서 제2 레벨(예컨대 로직 로우)로 천이하는 비교 신호를 출력할 수 있다. 비교 신호의 레벨이 천이되는 시점은 픽셀 신호의 레벨에 따라 결정될 수 있다.

CDS 회로는 상관 이중 샘플링(Correlated Double Sampling; CDS) 방식에 따라 픽셀(PX)로부터 제공되는 픽셀 신호를 샘플링 및 홀드할 수 있으며, 특정한 노이즈의 레벨(예컨대 리셋 신호)과 이미지 신호에 따른 레벨을 이중으로 샘플링하여, 그 차이에 해당하는 레벨을 기초로 비교 신호를 생성할 수 있다.

일부 실시예에서, CDS 회로는 하나 이상의 비교기를 포함할 수 있다. 비교기는 예컨대 OTA(Operational Transconductance Amplifier)(또는 차동 증폭기)로 구현될 수 있다.

ADC 회로(131)는 복수의 DRS(Delta Reset Sampling) 회로(미도시)를 포함할 수 있다. DRS 회로는 DRS(Delta Reset Sampling)방식에 따라 이미지 신호를 먼저 리드아웃한 다음 리셋 신호를 리드아웃하는 방식으로 제공되는 픽셀 신호를 샘플링 할 수 있다.

일부 실시예에서, 이미지 센서(100)는 리드아웃 기간에 픽셀(PX)의 동작 모드가 변경될 때(예컨대 LCG 모드에서 HCG 모드로 변경 또는 HCG 모드에서 LCG 모드로 변경), 바이어스 전류를 증가 또는 감소시키기 위한 바이어스 전류 컨트롤러(미도시)를 더 구비할 수 있으며, 복수의 바이어스 전류 컨트롤러가 복수의 컬럼 라인(CL) 각각에 연결될 수 있다. 예를 들어, 픽셀(PX)이 HCG 모드로 동작할 때의 바이어스 전류의 전류량은 LCG 모드로 동작할 때의 바이어스 전류의 전류량보다 적을 수 있다.

신호 처리부(190)는 이미지 데이터에 대하여 노이즈 저감 처리, 게인 조정, 파형 정형화 처리, 보간 처리, 화이트밸런스 처리, 감마 처리, 에지 강조 처리, 비닝 등을 수행할 수 있다. 일부 실시예에서, 픽셀 어레이(110)가 한 프레임 기간에 라지 포토 다이오드(LPD)의 하이 컨버전 게인(HCG) 모드, 라지 포토 다이오드(LPD)의 로우 컨버전 게인(LCG) 모드, 스몰 포토 다이오드(SPD)의 하이 컨버전 게인(HCG) 모드 및 스몰 포토 다이오드(SPD)의 로우 컨버전 게인(LCG) 모드로 동작함에 따라, 신호 처리부(190)는 데이터 버스(132)로부터 전술한 모드들에 대응하는 픽셀 신호들을 수신하고, 수신한 픽셀 신호들을 병합하여 높은 다이나믹 레인지를 갖는 이미지를 생성할 수 있다. 한편, 실시예에 있어서, 신호 처리부(190)는 이미지 센서(100) 외부 프로세서에 구비될 수도 있다.

도 2는 본 개시의 예시적인 실시예에 따른 픽셀의 회로도이다. 상세하게는, 도 2는 본 개시의 예시적 실시예에 따른 도 1의 픽셀(PX)의 회로도이다.

도 1 및 도 2를 참조하면, 픽셀(PX)은 복수의 포토 다이오드들, 예컨대, 스몰 포토 다이오드(SPD) 및 라지 포토 다이오드(LPD)를 포함할 수 있다. 픽셀(PX)은 복수의 트랜지스터들, 예컨대 제1 전송 트랜지스터(LTG), 제2 전송 트랜지스터(STG), 리셋 트랜지스터(RG), 구동 트랜지스터(DX), 선택 트랜지스터(SX), 및 게인 제어 트랜지스터(DRG)(또는 컨버전 게인 제어 트랜지스터라고도 함), 제1 스위치 트랜지스터(SW1) 및 제1 커패시터(C1)를 포함할 수 있다. 픽셀(PX)에는 제어 신호들(STS, LTS, RS, SEL, CGS, SWS1)이 인가될 수 있으며, 상기 제어 신호들 중 적어도 일부는 로우 드라이버(120)에서 생성될 수 있다.

라지 포토 다이오드(LPD) 및 스몰 포토 다이오드(SPD)는 광의 세기에 따라 가변되는 광 전하를 생성할 수 있다. 예를 들어, 라지 포토 다이오드(LPD) 및 스몰 포토 다이오드(SPD)는 입사된 광량에 비례하여 전하, 즉, 음의 전하인 전자와 양의 전하인 정공을 생성할 수 있다. 라지 포토 다이오드(LPD) 및 스몰 포토 다이오드(SPD)에서 생성된 광 전하는 플로팅 디퓨전 노드들(FD1, FD2, FD3) 중 적어도 하나에 전송되어 축적될 수 있다. 플로팅 디퓨전 노드들(FD1, FD2, FD3) 각각에는 기생 커패시터(미도시)가 형성되거나, 실제 커패시터 소자가 연결될 수 있다.

픽셀(PX)은 제1 전송 트랜지스터(LTG)를 포함할 수 있다. 제1 전송 트랜지스터(LTG)는 라지 포토 다이오드(LPD)와 플로팅 디퓨전 노드(FD1)의 사이에 연결될 수 있다. 제1 전송 트랜지스터(LTG)의 제1 단자는 라지 포토 다이오드(LPD)의 출력단과 연결되고, 제1 전송 트랜지스터(LTG)의 제2 단자는 플로팅 디퓨전 노드(FD1)에 연결될 수 있다. 제1 전송 트랜지스터(LTG)는 로우 드라이버(120)로부터 수신된 제1 전송 제어 신호(LTS)에 응답하여 턴-온 또는 턴-오프될 수 있고, 라지 포토 다이오드(LPD)에서 생성된 광 전하를 플로팅 디퓨젼 노드(FD1)로 전송할 수 있다.

픽셀(PX)은 컨버전 게인 트랜지스터(DRG)를 포함할 수 있다. 컨버전 게인 트랜지스터(DRG)의 제1 단자는 플로팅 디퓨전 노드(FD1)에 연결될 수 있고, 컨버전 게인 트랜지스터(DRG)의 제2 단자는 플로팅 디퓨전 노드(FD2)에 연결될 수 있다. 로우 드라이버(120)로부터 수신된 컨버전 게인 신호(CGS)에 응답하여 컨버전 게인 트랜지스터(DRG)는 턴-온 또는 턴-오프될 수 있고, 플로팅 디퓨전 노드들(FD1, FD2)을 서로 연결할 수 있다.

컨버전 게인 트랜지스터(DCG)가 턴-온되면, 플로팅 디퓨전 노드(FD1) 및 플로팅 디퓨전 노드(FD2)가 서로 연결되어 커패시턴스가 증가하고, 컨버전 게인은 감소할 수 있다. 즉, 컨버전 게인 트랜지스터(DCG)가 턴-온되면 로우 컨버전 게인(LCG) 모드로 동작할 수 있다. 반대로, 컨버전 게인 트랜지스터(DCG)가 턴-오프되면 하이 컨버전 게인(HCG) 모드로 동작할 수 있다.

픽셀(PX)은 제2 전송 트랜지스터(STG)를 포함할 수 있다. 제2 전송 트랜지스터(STG)는 스몰 포토 다이오드(SPD)와 플로팅 디퓨전 노드(FD2) 사이에 연결될 수 있다. 제2 전송 트랜지스터(STG)의 제1 단자는 스몰 포토 다이오드(SPD)의 출력단과 연결되고, 제2 전송 트랜지스터(STG)의 제2 단자는 플로팅 디퓨전 노드(FD2)에 연결될 수 있다. 제2 전송 트랜지스터(STG)는 로우 드라이버(120)로부터 수신된 제2 전송 제어 신호(STS)에 응답하여 턴-온 또는 턴-오프될 수 있고, 스몰 포토 다이오드(SPD)에서 생성된 광 전하를 플로팅 디퓨젼 노드(FD2)로 전송할 수 있다.

픽셀(PX)은 제1 스위치 트랜지스터(SW1)를 포함할 수 있다. 제1 스위치 트랜지스터(SW1)의 제1 단자는 플로팅 디퓨전 노드(FD2)에 연결될 수 있고, 제1 스위치 트랜지스터(SW1)의 제2 단자는 플로팅 디퓨전 노드(FD3)에 연결될 수 있다. 제1 스위치 트랜지스터(SW1)는 로우 드라이버(120)로부터 수신된 제1 스위치 제어 신호(SWS1)에 응답하여 턴-온 또는 턴-오프될 수 있고, 플로팅 디퓨전 노드들(FD2, FD3)을 서로 연결할 수 있다.

픽셀(PX)은 제1 커패시터(C1)를 포함할 수 있다. 제1 커패시터(C1)의 제1 단자는 플로팅 디퓨전 노드(FD3)에 연결될 수 있고, 제1 커패시터(C1)의 제2 단자는 픽셀 전압(VPIX)이 인가될 수 있다. 한편, 본 개시는 이에 한하지 않으며, 제2 단자에는 픽셀 전압(VPIX)이 아닌 다른 전압이 인가될 수 있다. 제1 스위치 트랜지스터(SW1)가 턴-온되면, 플로팅 디퓨전 노드들(FD2, FD3)이 서로 연결되고, 제1 커패시터(C1)는 플로팅 디퓨전 노드(FD2)에 형성된 기생 커패시터와 병렬로 연결될 수 있다. 이에 따라, 플로팅 디퓨전 노드(FD2)의 커패시턴스는 증가할 수 있다. 즉, 제1 커패시터(C1)는 플로팅 디퓨전 노드(FD2)의 커패시턴스를 조절하는 데에 이용될 수 있다. 또한, 본 개시의 예시적 실시예에 따르면, 노출 동작에 의해 스몰 포토 다이오드(SPD)로부터 전하가 오버플로우(overflow)될 수 있고, 오버플로우된 전하가 플로팅 디퓨전 노드(FD2)를 거쳐 제1 커패시터(C1)에 축적될 수 있다.

픽셀(PX)은 리셋 트랜지스터(RG)를 포함할 수 있다. 리셋 트랜지스터(RG)는 플로팅 디퓨젼 노드들(FD1, FD2, FD3) 중 적어도 하나에 축적된 전하를 리셋시킬 수 있다. 리셋 트랜지스터(RG)의 제1 단자는 리셋 전압(예컨대, 픽셀 전압(VPIX))이 인가될 수 있고, 리셋 트랜지스터(RG)의 제2 단자는 플로팅 디퓨젼 노드(FD2)에 연결될 수 있다. 한편, 본 개시는 이에 한하지 않으며, 제2 단자에는 픽셀 전압(VPIX)이 아닌 다른 전압이 인가될 수 있다. 리셋 트랜지스터(RG)는 로우 드라이버(120)로부터 수신된 리셋 제어 신호(RS)에 응답하여 턴-온 또는 턴-오프될 수 있고, 플로팅 디퓨젼 노드(FD2)에 축적된 전하가 배출되어 플로팅 디퓨젼 노드(FD2)가 리셋될 수 있다.

픽셀(PX)은 구동 트랜지스터(DX)를 포함할 수 있다. 구동 트랜지스터(DX)의 제1 단자는 선택 트랜지스터(SX)에 연결될 수 있고, 구동 트랜지스터(DX)의 제2 단자는 구동 전압(예컨대, 픽셀 전압(VPIX))이 인가될 수 있다. 구동 트랜지스터(DX)는 컬럼 라인(CL)에 연결된 전류 소스(CS)에 의하여 생성되는 바이어스 전류(IL)를 기초로 소스 팔로워로서 동작할 수 있으며, 플로팅 디퓨전 노드들(FD1, FD2, FD3) 중 적어도 하나에 축적된 전하에 대응하는 전압을 픽셀 신호로서 출력할 수 있다.

픽셀(PX)은 선택 트랜지스터(SX)를 포함할 수 있다. 선택 트랜지스터(DX)의 제1 단자는 구동 트랜지스터(DX)에 연결될 수 있고, 선택 트랜지스터(DX)의 제2 단자는 컬럼 라인(CL)에 연결될 수 있다. 선택 트랜지스터(SX)는 로우 드라이버(120)로부터 수신된 선택 신호(SEL)에 응답하여 턴-온 또는 턴-오프될 수 있다. 리드아웃 동작에서 선택 트랜지스터(SX)가 턴-온되면, 컬럼 라인(CL)으로 리셋 동작에 대응하는 리셋 신호 또는 전하 축적 동작에 대응하는 이미지 신호를 포함하는 픽셀 신호가 출력될 수 있다.

본 개시의 예시적 실시예에 따르면, 라지 포토 다이오드(LPD)는 게인 제어 트랜지스터(DRG)를 통해 듀얼 컨버전 게인에 대응하는 픽셀 신호들을 생성할 수 있다. 구체적으로, 특정 컨버전 게인 모드에 대응하는 활성 레벨 또는 비활성 레벨로 천이되는 게인 제어 신호(CGS)에 따라 게인 제어 트랜지스터(DRG)가 턴-온 또는 턴-오프됨으로써, 라지 포토 다이오드(LPD)는 듀얼 컨버전 게인에 대응하는 픽셀 신호들을 생성할 수 있다.

예를 들어, 라지 포토 다이오드(LPD)의 리드아웃 기간 중에 로우 컨버전 게인(LCG) 모드로 동작 시, 게인 제어 신호(CGS)는 활성 레벨을 가질 수 있다. 따라서, 게인 제어 트랜지스터(DRG)는 턴-온될 수 있고, 플로팅 디퓨전 노드(FD2)가 플로팅 디퓨전 노드(FD1)에 연결되어 커패시턴스가 증가할 수 있다.

또한, 라지 포토 다이오드(LPD)의 리드아웃 기간 중에 하이 컨버전 게인(HCG) 모드로 동작 시, 게인 제어 신호(CGS)는 비활성 레벨을 가질 수 있다. 따라서, 게인 제어 트랜지스터(DRG)는 턴-오프될 수 있고, 플로팅 디퓨전 노드(FD2)가 플로팅 디퓨전 노드(FD1)에 연결되지 않아, 플로팅 디퓨전 노드(FD1)는 기존의 커패시턴스(예컨대, 기생 커패시터의 커패시턴스)를 유지할 수 있다.

본 개시의 예시적 실시예에 따르면, 스몰 포토 다이오드(SPD)는 제1 스위치 트랜지스터(SW1)를 통해 듀얼 컨버전 게인에 대응하는 픽셀 신호들을 생성할 수 있다. 구체적으로, 특정 컨버전 게인 모드에 대응하는 활성 레벨 또는 비활성 레벨로 천이되는 제1 스위치 신호(SWS1)에 따라 제1 스위치 트랜지스터(SW1)가 턴-온 또는 턴-오프됨으로써, 스몰 포토 다이오드(SPD)는 듀얼 컨버전 게인에 대응하는 픽셀 신호들을 생성할 수 있다.

예를 들어, 스몰 포토 다이오드(SPD)의 리드아웃 기간 중에 로우 컨버전 게인(LCG) 모드로 동작 시, 제1 스위치 신호(SWS1)는 활성 레벨을 가질 수 있다. 따라서, 제1 스위치 트랜지스터(SW1)는 턴-온될 수 있고, 플로팅 디퓨전 노드(FD3)가 플로팅 디퓨전 노드(FD2)에 연결되어 커패시턴스가 증가할 수 있다.

또한, 스몰 포토 다이오드(SPD)의 리드아웃 기간 중에 하이 컨버전 게인(HCG) 모드로 동작 시, 제1 스위치 신호(SWS1)는 비활성 레벨을 가질 수 있다. 따라서, 제1 스위치 트랜지스터(SW1)는 턴-오프될 수 있고, 플로팅 디퓨전 노드(FD3)가 플로팅 디퓨전 노드(FD2)에 연결되지 않아, 플로팅 디퓨전 노드(FD2)는 기존의 커패시턴스(예컨대, 기생 커패시터의 커패시턴스)를 유지할 수 있다.

도 3a는 본 개시의 예시적 실시예에 따른 스몰 포토 다이오드 및 플로팅 디퓨전 노드들의 포텐셜을 구조적으로 도시한 도면이고, 도 3b는 플로팅 디퓨전 노드들의 포텐셜을 구조적으로 도시한 도면이다. 상세하게는, 도 3a 및 도 3b는 도 2의 픽셀(PX) 내 스몰 포토 다이오드(SPD) 및 플로팅 디퓨전 노드들(FD2, FD3)의 포텐셜을 구조적으로 도시한 도면이다. 도 3a 및 3b의 세로축은 전하 포텐셜과 관련된 지표를 나타낸다.

도 3a를 참조하면, 픽셀간 문턱 전압(P1)은 스몰 포토 다이오드(SPD)의 최대 포텐셜(P2) 또는 플로팅 디퓨전 노드들(FD2, FD3)의 포텐셜들(P3, P4) 보다 높기 때문에, 하나의 픽셀(PX)에 축적된 전하는 다른 픽셀(PX)로 흐르지 않을 수 있다.

또한, 스몰 포토 다이오드(SPD)의 최대 포텐셜(P2)은 플로팅 디퓨전 노드(FD2)의 포텐셜(P3)보다 높기 때문에, 스몰 포토 다이오드(SPD)와 플로팅 디퓨전 노드(FD2) 간의 문턱 전압이 낮아지면, 스몰 포토 다이오드(SPD)에 축적된 전하는 포텐셜 차이로 인해 플로팅 디퓨전 노드(FD2)로 이동할 수 있다.

구체적으로, 제2 전송 트랜지스터(STG)가 제2 전송 제어 신호(STS)에 따라 턴-온으로 동작하면, 스몰 포토 다이오드(SPD)와 플로팅 디퓨전 노드(FD2) 간의 문턱 전압이 낮아지므로, 스몰 포토 다이오드(SPD)에 축적된 전하가 플로팅 디퓨전 노드(FD2)로 이동할 수 있다.

또한, 플로팅 디퓨전 노드(FD2)의 포텐셜(P3)은 플로팅 디퓨전 노드(FD3)의 포텐셜(P4)보다 높기 때문에, 플로팅 디퓨전 노드(FD2)와 플로팅 디퓨전 노드(FD3) 간의 문턱 전압이 낮아지면, 플로팅 디퓨전 노드(FD2) 에 축적된 전하는 포텐셜 차이로 인해 플로팅 디퓨전 노드(FD3)로 이동할 수 있다.

구체적으로, 제1 스위치 트랜지스터(SW1)가 제1 스위치 신호(SWS1)에 따라 턴-온으로 동작하면, 플로팅 디퓨전 노드(FD2)와 플로팅 디퓨전 노드(FD3) 간의 문턱 전압이 낮아지므로, 플로팅 디퓨전 노드(FD2)에 축적된 전하가 플로팅 디퓨전 노드(FD3)로 이동할 수 있다.

이와 같이, 본 개시의 예시적 실시예에 따르면, 제2 전송 트랜지스터(STG) 및 제1 스위치 트랜지스터(SW1)의 동작을 제어함으로써, 스몰 포토 다이오드(SPD)에서 생성된 전하가 플로팅 디퓨전 노드(FD2)를 거쳐 플로팅 디퓨전 노드(FD3)로 적절히 이동될 수 있다.

한편, 도 2를 참조하면, 스몰 포토 다이오드(SPD)에서 플로팅 디퓨전 노드(FD2)로 이동한 전하는 플로팅 디퓨전 노드(FD3) 외에도 픽셀 전압(VPIX)이 인가되는 노드로 이동할 수도 있다. 도 3b를 참조하면, 플로팅 디퓨전 노드(FD2)의 포텐셜(P3)은 픽셀 전압(VPIX)의 전위보다 높기 때문에, 플로팅 디퓨전 노드(FD2)와 픽셀 전압(VPIX) 간의 문턱 전압이 낮아지면, 플로팅 디퓨전 노드(FD2)에 축적된 전하는 포텐셜 차이로 인해 픽셀 전압(VPIX)을 제공하는 노드로 이동할 수 있다.

구체적으로, 리셋 트랜지스터(RG) 및 게인 제어 트랜지스터(DRG)가 리셋 제어 신호(RS) 및 게인 제어 신호(CGS)에 따라 턴-온으로 동작하면, 플로팅 디퓨전 노드(FD2)와 픽셀 전압(VPIX) 간의 문턱 전압이 낮아지므로, 플로팅 디퓨전 노드(FD2)에 축적된 전하가 픽셀 전압(VPIX)을 제공하는 노드로 이동할 수 있다.

본 개시의 예시적 실시예에 따르면, 노출 동작에 의해 스몰 포토 다이오드(SPD)로부터 전하가 오버플로우될 수 있고, 오버플로우된 전하를 제1 커패시터(C1)에 축적시킬 수 있다. 이를 위해, 스몰 포토 다이오드(SPD)에서 생성되어 플로팅 디퓨전 노드(FD2)로 이동한 전하가 픽셀 전압(VPIX)을 제공하는 노드가 아닌 플로팅 디퓨전 노드(FD3)로 이동하도록, 제1 스위치 트랜지스터(SW1), 리셋 트랜지스터(RG) 및 게인 제어 트랜지스터(DRG)의 동작이 적절히 제어될 수 있다. 예를 들어, 제1 스위치 트랜지스터(SW1)를 턴-온하고, 리셋 트랜지스터(RG) 및 게인 제어 트랜지스터(DRG)를 턴-오프함으로써, 오버플로우된 전하가 플로팅 디퓨전 노드(FD3)로 이동하여 제1 커패시터(C1)에 축적될 수 있다.

도 4는 본 개시의 예시적인 실시예에 따른 픽셀의 동작을 설명하는 타이밍도이다. 상세하게는, 도 4는 본 개시의 예시적 실시예에 따른 도 2의 픽셀(PX)의 동작을 설명하는 타이밍도이다.

도 4를 참조하면, 픽셀(PX)은 제1 리드아웃 구간(LPD READOUT) 동안 라지 포토 다이오드(LPD)에 대응하는 픽셀 신호들을 리드아웃하고, 제2 리드아웃 구간(SPD READOUT) 동안 스몰 포토 다이오드(SPD)에 대응하는 픽셀 신호들을 리드아웃할 수 있다. 이하에서는, 상기 제1 리드아웃 구간(LPD READOUT) 및 제2 리드아웃 구간(SPD READOUT)에서 수행되는 동작들을 설명한다.

먼저, 제1 리드아웃 구간(LPD READOUT)에서, 게인 제어 신호(CGS)는 제2 레벨(예컨대, 로직 로우)에서 제1 레벨(예컨대, 로직 하이)로 천이되어 제1 레벨을 유지할 수 있다. 이에 따라, 게인 제어 트랜지스터(DRG)가 턴-온될 수 있고, 플로팅 디퓨전 노드(FD1)는 플로팅 디퓨전 노드(FD2)와 연결되며, 픽셀(PX)은 로우 컨버전 게인(LCG) 모드로 동작할 수 있다. 그리고 리셋 제어 신호는 로우 레벨에서 하이 레벨로 천이되어 하이 레벨을 유지할 수 있다. 이에 따라, 리셋 트랜지스터(RG)가 턴-온될 수 있고, 플로팅 디퓨전 노드들(FD1, FD2)은 리셋(리셋 동작)될 수 있다. 예를 들어, 플로팅 디퓨전 노드(FD1, FD2)는 픽셀 전압(VPIX)을 기초로 리셋될 수 있다.

리셋 제어 신호(RS)가 하이 레벨에서 로우 레벨로 천이된 후, 선택 신호(SEL)는 로우 레벨에서 하이 레벨로 천이되어 나머지 리드아웃 구간 동안 하이 레벨을 유지할 수 있다. 이에 따라, 선택 트랜지스터(SX)는 턴-온될 수 있고, 리셋된 플로팅 디퓨전 노드들(FD1, FD2)에 대응하는 리셋 신호가 컬럼 라인(CL)을 통해 출력될 수 있다. 즉, 도 3을 참조하면, 제1 시간(T1)에서 출력되는 픽셀 신호는 라지 포토 다이오드(LPD)의 로우 컨버전 게인(LCG) 모드의 리셋 신호(LCG RST)이다.

상기 제1 시간(T1) 이후, 게인 제어 신호(CGS)는 하이 레벨에서 로우 레벨로 천이될 수 있다. 이에 따라, 게인 제어 트랜지스터(DRG)가 턴-오프될 수 있고, 플로팅 디퓨전 노드(FD1)는 플로팅 디퓨전 노드(FD2)와 연결되지 않으므로, 픽셀(PX)은 하이 컨버전 게인(HCG) 모드로 동작할 수 있다. 그리고 리셋된 플로팅 디퓨전 노드(FD1)에 대응하는 리셋 신호가 컬럼 라인(CL)을 통해 출력될 수 있다. 즉, 도 3을 참조하면, 제2 시간(T2)에서 출력되는 픽셀 신호는 라지 포토 다이오드(LPD)의 하이 컨버전 게인(HCG) 모드의 리셋 신호(HCG RST)이다.

상기 제2 시간(T2) 이후, 제1 전송 제어 신호(LTS)는 로우 레벨에서 하이 레벨로 천이될 수 있다. 이에 따라, 제1 전송 트랜지스터(LTG)가 턴-온될 수 있고, 라지 포토 다이오드(LPD)에서 생성된 전하가 플로팅 디퓨전 노드(FD1)로 이동하여 축적(축적 동작)될 수 있다. 이때 게인 제어 신호(CGS)는 로우 레벨을 유지할 수 있으며, 픽셀(PX)은 하이 컨버전 게인(HCG) 모드로 동작할 수 있다. 그리고 축적된 플로팅 디퓨전 노드(FD1)에 대응하는 이미지 신호가 컬럼 라인(CL)을 통해 출력될 수 있다. 즉, 도 3을 참조하면, 제3 시간(T3)에서 출력되는 픽셀 신호는 라지 포토 다이오드(LPD)의 하이 컨버전 게인(HCG) 모드의 이미지 신호(HCG SIG)이다.

상기 제3 시간(T3) 이후, 게인 제어 신호(CGS)는 로우 레벨에서 하이 레벨로 천이될 수 있다. 이에 따라, 게인 제어 트랜지스터(DRG)가 턴-오프될 수 있고, 플로팅 디퓨전 노드(FD1)는 플로팅 디퓨전 노드(FD2)와 연결되지 않으므로, 픽셀(PX)은 하이 컨버전 게인(HCG) 모드로 동작할 수 있다. 그리고 제1 전송 제어 신호(LTS)는 로우 레벨에서 하이 레벨로 천이될 수 있다. 이에 따라, 제1 전송 트랜지스터(LTG)가 턴-온될 수 있고, 라지 포토 다이오드(LPD)에서 생성된 전하가 플로팅 디퓨전 노드(FD1)로 이동하여 축적(축적 동작)될 수 있다. 그리고 축적된 플로팅 디퓨전 노드(FD1)에 대응하는 이미지 신호가 컬럼 라인(CL)을 통해 출력될 수 있다. 즉, 도 3을 참조하면, 제4 시간(T4)에서 출력되는 픽셀 신호는 라지 포토 다이오드(LPD)의 로우 컨버전 게인(LCG) 모드의 이미지 신호(LCG SIG)이다.

상기 제4 시간(T4) 이후, 리셋 제어 신호(RS)는 로우 레벨에서 하이 레벨로 천이될 수 있다. 그리고 게인 제어 신호(CGS)도 하이 레벨을 유지할 수 있다. 이에 따라, 리셋 트랜지스터(RG) 및 게인 제어 트랜지스터(DRG)가 턴-온될 수 있고, 플로팅 디퓨전 노드들(FD1, FD2)은 리셋될 수 있다. 예를 들어, 도 3을 참조하면, 제5 시간(T5)에서 라지 포토 다이오드(LPD)의 픽셀 신호들의 출력 이후에 남아있는 전하들이 제거될 수 있다.

제2 리드아웃 구간(SPD READOUT)에서, 게인 제어 신호(CGS)는 하이 레벨을 유지할 수 있다. 그리고 제1 스위치 신호(SWS1)는 로우 레벨에서 하이 레벨로 천이될 수 있다. 이에 따라, 제1 스위치 트랜지스터(SW1)가 턴-온될 수 있고, 플로팅 디퓨전 노드(FD2)는 플로팅 디퓨전 노드(FD3)와 연결되며, 픽셀(PX)은 로우 컨버전 게인(LCG) 모드로 동작할 수 있다. 이때, 플로팅 디퓨전 노드(FD3)에는 제1 커패시터(C1)가 연결되어 있으므로, 플로팅 디퓨전 노드들(FD2, FD3)에 축적된 전하는 제1 커패시터(C1)에 축적된 전하에 대응될 수 있다. 제1 커패시터(C1)에는 노출 동작에 의해 스몰 포토 다이오드(SPD)로부터 오버플로우(overflow)된 전하가 축적될 수 있다. 그리고 축적된 플로팅 디퓨전 노드들(FD2, FD3)에 대응하는 이미지 신호가 컬럼 라인(CL)을 통해 출력될 수 있다. 즉, 도 3을 참조하면, 제6 시간(T6)에서 출력되는 픽셀 신호는 스몰 포토 다이오드(SPD)의 로우 컨버전 게인(LCG) 모드의 이미지 신호(LCG SIG)이다.

상기 제6 시간(T6) 이후, 리셋 제어 신호(RS)는 로우 레벨에서 하이 레벨로 천이될 수 있다. 그리고 제1 스위치 신호(SWS1)도 하이 레벨을 유지할 수 있다. 이에 따라, 리셋 트랜지스터(RG) 및 제1 스위치 트랜지스터(SW1)가 턴-온될 수 있고, 플로팅 디퓨전 노드들(FD2, FD3)은 리셋될 수 있다. 예를 들어, 플로팅 디퓨전 노드(FD2, FD3)는 픽셀 전압(VPIX)을 기초로 리셋될 수 있다.

그리고 리셋 제어 신호(RS)는 하이 레벨에서 로우 레벨로 천이될 수 있다. 그리고 리셋된 플로팅 디퓨전 노드들(FD2, FD3)에 대응하는 리셋 신호가 컬럼 라인(CL)을 통해 출력될 수 있다. 즉, 도 3을 참조하면, 제7 시간(T7)에서 출력되는 픽셀 신호는 스몰 포토 다이오드(SPD)의 로우 컨버전 게인(LCG) 모드의 리셋 신호(LCG RST)이다.

상기 제7 시간(T7) 이후, 제1 스위치 신호(SWS1)는 하이 레벨에서 로우 레벨로 천이될 수 있다. 이에 따라, 제1 스위치 트랜지스터(SW1)가 턴-오프될 수 있고, 플로팅 디퓨전 노드(FD2)는 플로팅 디퓨전 노드(FD3)와 연결되지 않으므로, 픽셀(PX)은 하이 컨버전 게인(HCG) 모드로 동작할 수 있다. 그리고 리셋된 플로팅 디퓨전 노드(FD2)에 대응하는 리셋 신호가 컬럼 라인(CL)을 통해 출력될 수 있다. 즉, 도 3을 참조하면, 제8 시간(T8)에서 출력되는 픽셀 신호는 스몰 포토 다이오드(SPD)의 하이 컨버전 게인(HCG) 모드의 리셋 신호(LCG RST)이다.

상기 제8 시간(T8) 이후, 제2 전송 제어 신호(STS)는 로우 레벨에서 하이 레벨로 천이될 수 있다. 이에 따라, 제2 전송 트랜지스터(STG)가 턴-온될 수 있고, 스몰 포토 다이오드(SPD)에서 생성된 전하가 플로팅 디퓨전 노드(FD2)로 이동하여 축적(축적 동작)될 수 있다. 이때 제1 스위치 신호(SWS1)는 로우 레벨을 유지할 수 있으며, 픽셀(PX)은 하이 컨버전 게인(HCG) 모드로 동작할 수 있다. 그리고 축적된 플로팅 디퓨전 노드(FD2)에 대응하는 이미지 신호가 컬럼 라인(CL)을 통해 출력될 수 있다. 즉, 도 3을 참조하면, 제9 시간(T9)에서 출력되는 픽셀 신호는 스몰 포토 다이오드(SPD)의 하이 컨버전 게인(HCG) 모드의 이미지 신호(HCG SIG)이다.

상기 제9 시간(T9) 이후, 리셋 제어 신호(RS)는 로우 레벨에서 하이 레벨로 천이될 수 있다. 이에 따라, 리셋 트랜지스터(RG)가 턴-온될 수 있고, 플로팅 디퓨전 노드(FD2)는 리셋될 수 있다. 예를 들어, 도 3을 참조하면, 제10 시간(T10)에서 스몰 포토 다이오드(SPD)의 픽셀 신호들의 출력 이후에 남아있는 전하들이 제거될 수 있다.

도 5는 본 개시의 예시적인 실시예에 따른 픽셀의 동작을 설명하는 타이밍도이다. 상세하게는, 도 5는 도 4의 변형 가능한 실시예를 나타내는 도면이다.

도 4의 실시예와 비교하면, 도 5의 실시예는 라지 포토 다이오드(LPD)의 모드별 리셋 신호 및 이미지 신호의 출력 순서를 변경하되, 스몰 포토 다이오드(SPD)의 모드별 리셋 신호 및 이미지 신호의 출력 순서는 동일할 수 있다. 구체적으로, 도 4의 실시예는 "로우 컨버전 게인(LCG) 모드의 리셋 신호(LCG RST)" - "하이 컨버전 게인(HCG) 모드의 리셋 신호(HCG RST)" - "하이 컨버전 게인(HCG) 모드의 이미지 신호(HCG SIG)" - "로우 컨버전 게인(LCG) 모드의 이미지 신호(LCG SIG)"의 순서로 라지 포토 다이오드(LPD)의 픽셀 신호들이 출력될 수 있다.

한편, 도 5의 실시예는 "하이 컨버전 게인(HCG) 모드의 리셋 신호(HCG RST)" - "하이 컨버전 게인(HCG) 모드의 이미지 신호(HCG SIG)" - "로우 컨버전 게인(LCG) 모드의 이미지 신호(LCG SIG)" - "로우 컨버전 게인(LCG) 모드의 리셋 신호(LCG RST)"의 순서로 라지 포토 다이오드(LPD)의 픽셀 신호들이 출력될 수 있다. 도 5의 실시예에서, 라지 포토 다이오드(LPD)의 픽셀 신호들 각각이 출력될 때의 제어 신호들은 도 4에서 전술한 내용과 실질적으로 동일할 수 있으므로, 중복 설명은 생략한다.

도 6은 본 개시의 예시적 실시예에 따른 픽셀의 회로도이다. 상세하게는, 도 6은 도 2의 변형 가능한 실시예를 나타내는 도면이다.

도 2의 픽셀(PX)과 비교하면, 도 5의 픽셀(PXa)은 제2 스위치 트랜지스터(SW2)를 추가적으로 포함할 수 있다. 구체적으로, 제2 스위치 트랜지스터(SW2)는 도 2에서 플로팅 디퓨전 노드(FD2)에 대응하는 라인 상에 배치될 수 있다. 즉, 제2 스위치 트랜지스터(SW2)의 제1 단자는 제2 전송 트랜지스터(STG) 및 제1 스위치 트랜지스터(SW1)가 서로 연결되는 노드(이하에서는, 플로팅 디퓨전 노드(FD4)라 지칭함)에 연결되고, 제2 스위치 트랜지스터(SW2)의 제2 단자는 리셋 트랜지스터(RG) 및 게인 제어 트랜지스터(DRG)가 서로 연결되는 노드(이하에서는, 플로팅 디퓨전 노드(FD2)라 지칭함)에 연결될 수 있다. 도 5의 픽셀(PXa)의 나머지 구성 요소들은 도 2의 픽셀(PX)과 동일하게 구성될 수 있다.

제2 스위치 트랜지스터(SW2)는 제2 스위치 신호(SWS2)에 응답하여 턴-온 또는 턴-오프될 수 있고, 스몰 포토 다이오드(SPD)에서 생성되어 플로팅 디퓨전 노드(FD4)로 이동된 전하가 추가적으로 플로팅 디퓨전 노드(FD2)로 이동하는 것을 막을 수 있다. 이에 대해서는 도 7과 관련하여 구체적으로 설명한다.

도 7은 본 개시의 예시적 실시예에 따른 플로팅 디퓨전 노드들의 포텐셜을 구조적으로 도시한 도면이다. 상세하게는, 도 7은 도 6의 픽셀(PXa) 내 플로팅 디퓨전 노드들(FD2, FD3, FD4)의 포텐셜을 구조적으로 도시한 도면이다. 도 7의 세로축은 전하 포텐셜과 관련된 지표를 나타낸다.

먼저, 도 6을 참조하면, 스몰 포토 다이오드(SPD)에서 플로팅 디퓨전 노드(FD4)로 이동한 전하는 플로팅 디퓨전 노드(FD2) 또는 플로팅 디퓨전 노드(FD3)로 이동할 수도 있다.

도 7을 참조하면, 플로팅 디퓨전 노드(FD4)의 포텐셜(P3)은 플로팅 디퓨전 노드(FD3)의 포텐셜(P4)보다 높기 때문에, 플로팅 디퓨전 노드(FD4)와 플로팅 디퓨전 노드(FD3) 간의 문턱 전압이 낮아지면, 플로팅 디퓨전 노드(FD4)에 축적된 전하는 포텐셜 차이로 인해 플로팅 디퓨전 노드(FD3)로 이동할 수 있다.

구체적으로, 제1 스위치 트랜지스터(SW1)가 제1 스위치 신호(SWS1)에 따라 턴-온으로 동작하면, 플로팅 디퓨전 노드(FD4)와 플로팅 디퓨전 노드(FD3) 간의 문턱 전압이 낮아지므로, 플로팅 디퓨전 노드(FD4)에 축적된 전하가 플로팅 디퓨전 노드(FD3)로 이동할 수 있다.

또한, 플로팅 디퓨전 노드(FD4)의 포텐셜(P3)은 플로팅 디퓨전 노드(FD2)의 포텐셜보다 높기 때문에, 플로팅 디퓨전 노드(FD4)와 플로팅 디퓨전 노드(FD2) 간의 문턱 전압이 낮아지면, 플로팅 디퓨전 노드(FD4)에 축적된 전하는 포텐셜 차이로 인해 플로팅 디퓨전 노드(FD2)로 이동할 수 있다.

구체적으로, 제2 스위치 트랜지스터(SW2)가 제2 스위치 신호(SWS2)에 따라 턴-온으로 동작하면, 플로팅 디퓨전 노드(FD4)와 플로팅 디퓨전 노드(FD2) 간의 문턱 전압이 낮아지므로, 플로팅 디퓨전 노드(FD4)에 축적된 전하가 플로팅 디퓨전 노드(FD2)로 이동할 수 있다.

본 개시의 예시적 실시예에 따르면, 노출 동작에 의해 스몰 포토 다이오드(SPD)로부터 전하가 오버플로우될 수 있고, 오버플로우된 전하를 제1 커패시터(C1)에 축적시킬 수 있다. 이를 위해, 스몰 포토 다이오드(SPD)에서 생성되어 플로팅 디퓨전 노드(FD4)로 이동한 전하가 플로팅 디퓨전 노드(FD2)가 아닌 플로팅 디퓨전 노드(FD3)로 이동하도록, 제1 스위치 트랜지스터(SW1) 및 제2 스위치 트랜지스터(SW2)의 동작이 적절히 제어될 수 있다. 예를 들어, 제1 스위치 트랜지스터(SW1)를 턴-온하고, 제2 스위치 트랜지스터(SW2)를 턴-오프함으로써, 오버플로우된 전하가 플로팅 디퓨전 노드(FD3)로 이동하여 제1 커패시터(C1)에 축적될 수 있다.

도 8은 본 개시의 예시적인 실시예에 따른 픽셀의 동작을 설명하는 타이밍도이다. 상세하게는, 도 8은 본 개시의 예시적 실시예에 따른 도 6의 픽셀(PXa)의 동작을 설명하는 타이밍도이다.

도 8을 참조하면, 제2 스위치 신호(SWS2)는 라지 포토 다이오드(LPD)에 대응하는 픽셀 신호들을 리드아웃하는 제1 리드아웃 구간(LPD READOUT)에서 로우 레벨을 유지할 수 있다. 이에 따라, 제2 스위치 트랜지스터(SW2)는 제1 리드아웃 구간(LPD READOUT)에서 턴-오프를 유지할 수 있다. 제1 리드아웃 구간(LPD READOUT)에서의 나머지 제어 신호들(RS, SEL, CGS, LTS, STS, SWS1)의 상태는 도 4에서 전술한 내용과 동일하므로, 중복 설명은 생략한다.

그리고 제2 스위치 신호(SWS2)는 스몰 포토 다이오드(SPD)에 대응하는 픽셀 신호들을 리드아웃하는 제2 리드아웃 구간(SPD READOUT)에서는 로우 레벨에서 하이 레벨로 천이되고, 하이 레벨을 유지할 수 있다. 구체적으로, 제2 스위치 신호(SWS2)는 제5 시간(T5)에서의 리셋 동작으로 라지 포토 다이오드(LPD)의 픽셀 신호들의 출력 이후에 남아있는 전하들이 제거된 후, 로우 레벨에서 하이 레벨로 천이되어, 나머지 리드아웃 구간 동안 하이 레벨을 유지할 수 있다. 이에 따라, 제2 스위치 트랜지스터(SW2)는 턴-온될 수 있고, 플로팅 디퓨전 노드들(FD2, FD4)은 서로 연결될 수 있다. 도 6의 플로팅 디퓨전 노드들(FD2, FD4)이 연결되면, 도 6의 픽셀(PXa)의 구조는 도 2의 픽셀(PX)의 구조와 실질적으로 동일할 수 있다. 따라서, 제2 리드아웃 구간(SPD READOUT)에서 나머지 제어 신호들(RS, SEL, CGS, LTS, STS, SWS1)은 도 4에서 전술한 바와 동일한 상태들을 가질 수 있으며, 중복 설명은 생략한다.

도 9는 본 개시의 예시적인 실시예에 따른 픽셀의 회로도이다. 상세하게는, 도 9는 도 2의 변형 가능한 실시예를 나타내는 도면이다.

도 2의 픽셀(PX)과 비교하면, 도 9의 픽셀(PXb)은 제3 스위치 트랜지스터(SW3) 및 제2 커패시터(C2)를 추가적으로 포함할 수 있다. 도 9의 픽셀(PXb)의 나머지 구성 요소들은 도 2의 픽셀(PX)과 동일하게 구성될 수 있다.

구체적으로, 제3 스위치 트랜지스터(SW3)의 제1 단자는 플로팅 디퓨전 노드(FD3)에 연결되고, 제3 스위치 트랜지스터(SW3)의 제2 단자는 제2 커패시터(C2)에 연결될 수 있다. 또한, 제2 커패시터(C2)의 제1 단자는 제3 스위치 트랜지스터(SW3)에 연결되고, 제2 커패시터(C2)의 제2 단자에는 픽셀 전압(VPIX)이 인가될 수 있다.

제3 스위치 트랜지스터(SW3)는 제3 스위치 신호(SWS3)에 응답하여 턴-온 또는 턴-오프될 수 있다. 제3 스위치 트랜지스터(SW3)가 턴-온되면, 제2 커패시터(C2)에 전하가 축적될 수 있다. 제2 커패시터(C2)에는 노출 동작에 의해 스몰 포토 다이오드(SPD)로부터 오버플로우된 전하가 축적될 수 있다. 이와 같이, 제3 스위치 트랜지스터(SW3) 및 제2 커패시터(C2)는 제1 스위치 트랜지스터(SW1) 및 제1 커패시터(C1)와 동일한 기능을 수행할 수 있다. 즉, 도 9의 픽셀(PXb)은 스몰 포토 다이오드(SPD)로부터 오버플로우된 전하를 축적하기 위한 제1 스위치 트랜지스터(SW1) 및 제1 커패시터(C1)의 세트 구성이 복수 개로 구현된 실시예이다. 복수의 커패시터들(C1, C2)이 병렬 연결됨으로써, 고용량의 커패시턴스가 구현될 수 있다.

한편, 도 9를 도시하고 설명함에 있어서, 상기 세트 구성이 2개인 것으로 도시하고 설명하였지만, 본 개시는 이에 한하지 않으며, 3개 이상의 세트 구성이 포함되도록 구현될 수 있음은 물론이다.

도 10은 본 개시의 예시적인 실시예에 따른 픽셀의 동작을 설명하는 타이밍도이다. 상세하게는, 도 10은 본 개시의 예시적 실시예에 따른 도 9의 픽셀(PXb)의 동작을 설명하는 타이밍도이다.

도 10을 참조하면, 제3 스위치 신호(SWS3)는 라지 포토 다이오드(LPD)에 대응하는 픽셀 신호들을 리드아웃하는 제1 리드아웃 구간(LPD READOUT)에서 로우 레벨을 유지할 수 있다. 이에 따라, 제3 스위치 트랜지스터(SW3)는 제1 리드아웃 구간(LPD READOUT)에서 턴-오프를 유지할 수 있다. 제1 리드아웃 구간(LPD READOUT)에서의 나머지 제어 신호들(RS, SEL, CGS, LTS, STS, SWS1)의 상태는 도 4에서 전술한 내용과 동일하므로, 중복 설명은 생략한다.

그리고 제3 스위치 신호(SWS3)는 스몰 포토 다이오드(SPD)에 대응하는 픽셀 신호들을 리드아웃하는 제2 리드아웃 구간(SPD READOUT)에서는 로우 레벨 또는 하이 레벨을 가질 수 있다. 구체적으로, 제3 스위치 신호(SWS3)는 제1 스위치 신호(SWS1)와 실질적으로 동일한 레벨을 가질 수 있다. 이에 따라, 제1 스위치 트랜지스터(SW1) 및 제3 스위치 트랜지스터(SW3)는 실질적으로 동시에 턴-온 또는 턴-오프될 수 있다. 한편, 제2 리드아웃 구간(SPD READOUT)에서 나머지 제어 신호들(RS, SEL, CGS, LTS, STS, SWS1)은 도 4에서 전술한 바와 동일한 상태들을 가질 수 있으며, 중복 설명은 생략한다.

도 11a 및 도 11b는 본 개시의 예시적인 실시예에 따른 픽셀의 스플릿 포토 다이오드 구조를 설명하는 도면이다. 이하에서는 설명의 편의를 위해 도 2의 픽셀(PX)을 기초로 설명하나, 도 6의 픽셀(PXa) 또는 도 9의 픽셀(PXb)에도 실질적으로 동일하게 적용될 수 있음은 물론이다.

도 11a를 참조하면, 픽셀 어레이(110)는 평면 상에서 행렬로 배열된 복수의 픽셀(PX)을 포함할 수 있다. 복수의 픽셀(PX) 각각은, 광전 변환부 및 픽셀 회로부를 포함할 수 있다. 광전 변환부는 픽셀 회로부에 수직으로 오버랩될 수 있다.

광전 변환부는 마크로 렌즈, 컬러 필터 및 광전 변환 소자를 포함할 수 있다. 일부 실시예에서, 광전 변환부는 컬러 필터, 보호층 및 절연 구조를 더 포함할 수 있다. 마이크로 렌즈는 광전 변환 소자 위에 배치되고, 외부로부터 입사되는 광을 집광하여 광전 변환 소자로 입사시키도록 구성될 수 있다.

픽셀(PX)은 라지 포토 다이오드(LPD) 및 스몰 포토 다이오드(SPD)를 포함할 수 있다. 이때 도 11a에 도시된 바와 같이, 각 픽셀(PX)의 라지 포토 다이오드(LPD)는 넓은 수광 면적을 갖고, 스몰 포토 다이오드(SPD)는 좁은 수광 면적을 가질 수 있다.

도 11b를 참조하면, 라지 포토 다이오드(LPD)는 수광 면적이 넓으므로, 스몰 포토 다이오드(SPD)보다 더 빨리 포화 될 수 있다. 따라서 라지 포토 다이오드(LPD)는 저조도 영역에 사용되고, 스몰 포토 다이오드(SPD)는 고조도 영역에 사용될 수 있다.

컬러 필터는 특정 파장 대역의 광 신호를 선택적으로 투과시킬 수 있으며, 마이크로 렌즈 와 광전 변환 소자 사이에 개재될 수 있다. 픽셀 회로부는 광전 변환부 아래에 형성될 수 있으며, 플로팅 디퓨전 노드, 소스/드레인, 부하 저항, 게이트, 비아 콘택 및 배선 구조물을 포함할 수 있다.

도 12는 본 개시의 예시적 실시예에 따른 픽셀의 신호 대 잡음비(SNR)를 설명하는 도면이다. 도 12의 가로축은 조도([lux])를 나타내며, 세로축은 신호 대비 잡음비(SNR)([dB])를 나타낸다. 또한, 이하에서는 설명의 편의를 위해 도 2의 픽셀(PX)을 기초로 설명하나, 도 6의 픽셀(PXa) 또는 도 9의 픽셀(PXb)에도 실질적으로 동일하게 적용될 수 있음은 물론이다.

픽셀(PX)의 다이나믹 레인지는 포토 다이오드의 감도를 낮춤으로써 확대될 수 있다. 따라서, 본 개시의 예시적 실시예에 따른 픽셀(PX)은 감도가 높은 라지 포토 다이오드(LPD)와 감도가 낮은 스몰 포토 다이오드(SPD)를 함께 이용함으로써, 다이나믹 레인지를 증가시킬 수 있다. 라지 포토 다이오드(LPD)는 저조도에 대응하는 픽셀 신호들을 생성할 수 있고, 스몰 포토 다이오드(SPD)는 고조도에 대응하는 픽셀 신호들을 생성할 수 있다.

또한, 픽셀(PX)의 다이나믹 레인지는 플로팅 디퓨전 노드의 커패시턴스를 증가시킴으로써 확대될 수 있다. 따라서, 본 개시의 예시적 실시예에 따른 픽셀(PX)은 라지 포토 다이오드(LPD)에 대하여 듀얼 컨버전 게인으로 픽셀 신호들을 생성할 수 있다.

예시적 실시예에서, 픽셀(PX)은 라지 포토 다이오드(LPD)의 하이 컨버전 게인(HCG) 모드(①)를 통해 가장 낮은 조도 범위에 대응하는 픽셀 신호들을 생성할 수 있다. 컨버전 게인이 높을수록 픽셀 신호의 노이즈 성분이 제거될 수 있으므로, 픽셀 신호 내 신호 성분이 상대적으로 적은, 가장 낮은 조도 범위에 대응하는 픽셀 신호의 SNR의 증가시키기 위해, 하이 컨버전 게인(HCG) 모드가 적용될 수 있다.

또한, 픽셀(PX)은 라지 포토 다이오드(LPD)의 로우 컨버전 게인(LCG) 모드(②)를 통해 일반 저조도 범위에 대응하는 픽셀 신호들을 생성할 수 있다. 이에 따라, 라지 포토 다이오드(LPD)에서 생성되는 픽셀 신호들의 다이나믹 레인지가 증가할 수 있다. 한편, 로우 컨버전 게인(LCG) 모드로 픽셀 신호를 생성하면, 커패시턴스의 증가로 인해 픽셀 신호 내 노이즈 성분이 증가할 수 있다. 그러나 수광 면적이 넓은 라지 포토 다이오드(LPD)를 사용함으로써, 픽셀 신호의 신호 성분도 증가시킬 수 있으므로, 픽셀 신호의 SNR이 증가할 수 있다.

한편, 스몰 포토 다이오드(SPD)를 이용하면 다이나믹 레인지가 증가할 수 있으나, 스몰 포토 다이오드(SPD)의 낮은 감도로 인해 픽셀 신호 내 신호 성분이 감소하여 SNR이 감소할 수 있다. 따라서, 본 개시의 예시적 실시예에 따른 픽셀(PX)은 스몰 포토 다이오드(SPD)에 대하여 듀얼 컨버전 게인으로 픽셀 신호들을 생성할 수 있다.

예시적 실시예에서, 픽셀(PX)은 스몰 포토 다이오드(SPD)의 로우 컨버전 게인(LCG) 모드(④)를 통해 가장 높은 조도 범위에 대응하는 픽셀 신호들을 생성할 수 있다. 커패시턴스가 높을수록 다이나믹 레인지가 확대될 수 있으므로, 최대한 높은 조도 범위까지 다이나믹 레인지에 포함하기 위해 로우 컨버전 게인(LCG) 모드가 적용될 수 있다. 한편, 로우 컨버전 게인(LCG) 모드로 픽셀 신호를 생성하면, 커패시턴스 증가로 인해 SNR이 감소할 수 있다. 특히, 라지 포토 다이오드(LPD)에 대응하는 조도 범위에서 스몰 포토 다이오드(SPD)에 대응하는 조도 범위로 변경되는 부분(예를 들어, 도 12의 10000[Lux] 주변)에서 SNR이 급격하게 감소할 수 있다.

따라서, SNR의 급격한 감소를 방지하기 위해, 픽셀(PX)은 스몰 포토 다이오드(SPD)의 하이 컨버전 게인(HCG) 모드(③)를 통해 일반 고조도 범위에 대응하는 픽셀들을 생성할 수 있다. 컨버전 게인이 높을수록 픽셀 신호의 노이즈 성분이 제거될 수 있으므로, 하이 컨버전 게인(HCG) 모드로 생성된 픽셀 신호의 SNR은 증가할 수 있다.

한편, 본 개시의 예시적 실시예에 따르면, 도 2의 제1 스위치 트랜지스터(SW1) 및 제1 커패시터(C1)를 이용하여 다이나믹 레인지를 더욱 확대하고, SNR을 더욱 증가시킬 수 있다. 구체적으로, 로우 컨버전 게인(LCG) 모드에서는 제1 스위치 트랜지스터(SW1)가 턴-온되고, 플로팅 디퓨전 노드(FD2)에 제1 커패시터(C1)가 연결됨으로써, 커패시턴스가 증가할 수 있다. 즉, 다이나믹 레인지가 확대될 수 있다. 그리고 하이 컨버전 게인(HCG) 모드에서는 제1 스위치 트랜지스터(SW1)가 턴-오프되고, 플로팅 디퓨전 노드(FD2)에 제1 커패시터(C1)가 연결되지 않음으로써, 커패시턴스가 감소할 수 있다. 즉, SNR이 증가될 수 있다.

이와 같이 본 개시의 예시적 실시예에 따르면, 픽셀(PX)은 라지 포토 다이오드(LPD) 및 스몰 포토 다이오드(SPD)를 기초로 듀얼 컨버전 게인에 대응하는 픽셀 신호들을 생성하고, 생성한 픽셀 신호들을 합성함으로써, 넓은 다이나믹 레인지를 가지면서도 SNR 향상된 이미지를 생성할 수 있다.

도 13은 본 개시의 예시적 실시예에 따른 전자 장치를 나타내는 블록도이다.

도 13을 참조하면, 전자 장치(1000)는 이미지 센서(1100), 애플리케이션 프로세서(1200), 디스플레이(1300), 메모리(1400), 스토리지(1500), 유저 인터페이스(1600) 및 무선 송수신부(1700)를 포함할 수 있다. 도 21의 이미지 센서(1100)가 도 1의 이미지 센서(100)에 대응할 수 있다. 도 1에서 전술한 설명과 중복되는 설명은 생략한다.

애플리케이션 프로세서(1200)는 전자 장치(1000)의 전반적인 동작을 제어하며 응용 프로그램, 운영 체제 등을 구동하는 시스템 온 칩(SoC)으로 제공될 수 있다. 애플리케이션 프로세서(1200)는 이미지 센서(1100)로부터 이미지 데이터를 수신할 수 있으며, 수신한 이미지 데이터에 대해 이미지 처리를 수행할 수 있다. 일부 실시예에서, 애플리케이션 프로세서(1200)는 수신한 이미지 데이터 및/또는 처리된 이미지 데이터를 메모리(1400) 또는 스토리지(1500)에 저장할 수 있다.

메모리(1400)는 애플리케이션 프로세서(1200)가 처리 또는 실행하는 프로그램들 및/또는 데이터를 저장할 수 있다. 스토리지(1500)는 NAND 플래시, 저항성 메모리 등의 비휘발성 메모리 장치로 구현될 수 있으며, 예컨대 스토리지(1500)는 메모리 카드(MMC, eMMC, SD, micro SD) 등으로 제공될 수 있다. 스토리지(1500)는 애플리케이션 프로세서(1200)의 이미지 처리 동작을 제어하는 실행 알고리즘에 대한 데이터 및/또는 프로그램을 저장할 수 있으며, 이미지 처리 동작이 수행될 때 데이터 및/또는 프로그램이 메모리(1400)로 로딩될 수 있다.

유저 인터페이스(1600)는 키보드, 커튼 키 패널, 터치 패널, 지문 센서, 마이크 등 사용자 입력을 수신할 수 있는 다양한 장치들로 구현될 수 있다. 유저 인터페이스(1600)는 사용자 입력을 수신하고, 수신된 사용자 입력에 대응하는 신호를 애플리케이션 프로세서(1200)에 제공할 수 있다. 무선 송수신부(1700)는 모뎀(1710), 트랜시버(1720), 및 안테나(1730)를 포함할 수 있다.

도 14는 본 개시의 예시적 실시예에 따른 전자 장치의 일부를 나타내는 블록도이다. 도 15는 본 개시의 예시적 실시예에 따른 카메라 모듈의 구체적인 구성을 나타내는 블록도이다. 구체적으로, 도 14는 도 13의 전자 장치(1000)의 일부로서 전자 장치(2000)를 나타내는 도면이고, 도 15는 도 14의 카메라 모듈(2100b)의 구체적인 구성을 나타내는 도면이다.

도 14를 참조하면, 전자 장치(2000)는 멀티 카메라 모듈(2100), 애플리케이션 프로세서(2200) 및 메모리(2300)를 포함할 수 있다. 메모리(2300)는 도 13에 도시된 메모리(1400)와 동일한 기능을 수행할 수 있는 바, 중복되는 설명은 생략한다.

전자 장치(2000)는 CMOS 이미지 센서를 이용하여 피사체에 대한 이미지를 캡쳐 및/또는 저장할 수 있고, 모바일 폰, 태블릿 컴퓨터, 또는 휴대용 전자 장치로 구현될 수 있다. 휴대용 전자 장치는, 랩탑 컴퓨터, 이동 전화기, 스마트폰, 태블릿 PC, 웨어러블 기기 등을 포함할 수 있다.

멀티 카메라 모듈(2100)은 제1 카메라 모듈(2100a), 제2 카메라 모듈(2100b), 제3 카메라 모듈(2100c)를 포함할 수 있다. 멀티 카메라 모듈(2100)은 도 1의 이미지 센서(100)를 포함할 수 있다. 한편, 도 14에는 멀티 카메라 모듈(2100)이 3개의 카메라 모듈(1100a 내지 1100c)을 포함하는 것으로 도시하였으나, 본 개시는 이에 제한되지 않고, 다양한 수의 카메라 모듈들이 멀티 카메라 모듈(2100)에 포함될 수 있다.

이하, 도 15를 참조하여, 카메라 모듈(2100b)의 상세 구성에 대해 보다 구체적으로 설명할 것이나, 이하의 설명은 실시예에 따라 다른 카메라 모듈들(2100a, 2100c)에 대해서도 동일하게 적용될 수 있다.

도 15를 참조하면, 제2 카메라 모듈(2100b)은 프리즘(2105), 광학 경로 폴딩 요소(Optical Path Folding Element, 이하, ½OPFE½)(2110), 액츄에이터(2130), 이미지 센싱 장치(2140) 및 메모리(2150)를 포함할 수 있다.

프리즘(2105)은 광 반사 물질의 반사면(2107)을 포함하여 외부로부터 입사되는 광(L)의 경로를 변형시킬 수 있다.

예시적 실시예에 따르면, 프리즘(2105)은 제1 방향(X)으로 입사되는 광(L)의 경로를 제1 방향(X)에 수직인 제2 방향(Y)으로 변경시킬 수 있다. 또한, 프리즘(2105)은 광 반사 물질의 반사면(2107)을 중심축(2106)을 중심으로 A방향으로 회전시키거나, 중심축(2106)을 B방향으로 회전시켜 제1 방향(X)으로 입사되는 광(L)의 경로를 수직인 제2 방향(Y)으로 변경시킬 수 있다. 이때, OPFE(2110)도 제1 방향(X)및 제2 방향(Y)과 수직인 제3 방향(Z)로 이동할 수 있다.

일 실시예에서, 도시된 것과 같이, 프리즘(2105)의 A방향 최대 회전 각도는 플러스(+) A방향으로는 15도(degree)이하이고, 마이너스(-) A방향으로는 15도보다 클 수 있으나, 실시예들이 이에 제한되는 것은 아니다.

일 실시예에서, 프리즘(2105)은 플러스(+) 또는 마이너스(-) B방향으로 20도 내외, 또는 10도에서 20도, 또는 15도에서 20도 사이로 움직일 수 있고, 여기서, 움직이는 각도는 플러스(+) 또는 마이너스(-) B방향으로 동일한 각도로 움직이거나, 1도 내외의 범위로 거의 유사한 각도까지 움직일 수 있다.

일 실시예에서, 프리즘(2105)은 광 반사 물질의 반사면(2106)을 중심축(2106)의 연장 방향과 평행한 제3 방향(예를 들어, Z방향)으로 이동할 수 있다.

OPFE(2110)는 예를 들어 m(여기서, m은 자연수)개의 그룹으로 이루어진 광학 렌즈를 포함할 수 있다. m개의 렌즈는 제2 방향(Y)으로 이동하여 카메라 모듈(2100b)의 광학 줌 배율(optical zoom ratio)을 변경할 수 있다. 예를 들어, 카메라 모듈(2100b)의 기본 광학 줌 배율을 Z라고할 때, OPFE(2110)에 포함된 m개의 광학 렌즈를 이동시킬 경우, 카메라 모듈(2100b)의 광학 줌 배율은 3Z 또는 5Z 또는 5Z 이상의 광학 줌 배율로 변경될 수 있다.

액츄에이터(2130)는 OPFE(2110) 또는 광학 렌즈(이하, 광학 렌즈로 지칭)를 특정 위치로 이동시킬 수 있다. 예를 들어 액츄에이터(2130)는 정확한 센싱을 위해 이미지 센서(2142)가 광학 렌즈의 초점 거리(focal length)에 위치하도록 광학 렌즈의 위치를 조정할 수 있다.

이미지 센싱 장치(2140)는 이미지 센서(2142), 제어 로직(2144), 인코더(2145) 및 메모리(2146)을 포함할 수 있다. 이미지 센서(2142)는 광학 렌즈를 통해 제공되는 광(L)을 이용하여 센싱 대상의 이미지를 센싱할 수 있다. 도 15의 이미지 센서(2142)는 도 1의 이미지 센서(110)와 기능적으로 유사할 수 있으므로, 중복되는 설명은 생략한다. 제어 로직(2144)은 제2 카메라 모듈(2100b)의 전반적인 동작을 제어할 수 있다. 예를 들어, 제어 로직(2144)은 제어 신호 라인(CSLb)을 통해 제공된 제어 신호에 따라 제2 카메라 모듈(2100b)의 동작을 제어할 수 있다.

메모리(2146)는 캘리브레이션 데이터(2147)와 같은 제2 카메라 모듈(2100b)의 동작에 필요한 정보를 저장할 수 있다. 캘리브레이션 데이터(2147)는 제2 카메라 모듈(2100b)이 외부로부터 제공된 광(L)을 이용하여 이미지 데이터를 생성하는데 필요한 정보를 포함할 수 있다. 캘리브레이션 데이터(2147)는 예를 들어, 앞서 설명한 회전도(degree of rotation)에 관한 정보, 초점 거리(focal length)에 관한 정보, 광학 축(optical axis)에 관한 정보 등을 포함할 수 있다. 제2 카메라 모듈(2100b)이 광학 렌즈의 위치에 따라 초점 거리가 변하는 멀티 스테이트(multi state) 카메라 형태로 구현될 경우, 캘리브레이션 데이터(2147)는 광학 렌즈의 각 위치별(또는 스테이트별) 초점 거리 값과 오토 포커싱(auto focusing)과 관련된 정보를 포함할 수 있다.

메모리(2150)는 이미지 센서(2142)를 통해 센싱된 이미지 데이터를 저장할 수 있다. 메모리(2150)는 이미지 센싱 장치(2140)의 외부에 배치될 수 있으며, 이미지 센싱 장치(1140)를 구성하는 센서 칩과 스택된(stacked) 형태로 구현될 수 있다. 예시적 실시예에서, 메모리(2150)는 EEPROM(Electrically Erasable Programmable Read-Only Memory)으로 구현될 수 있으나 실시예들이 이에 제한되는 것은 아니다.

도 14와 도 15를 함께 참조하면, 예시적 실시예에서, 복수의 카메라 모듈(2100a, 2100b, 2100c) 중 하나의 카메라 모듈(예를 들어, 제1 카메라 모듈(2100a))은 하나의 컬러 필터에 4개의 동일한 컬러 정보를 공유하는 서로 인접한 픽셀들(즉, TETRA 셀)을 포함할 수 있고, 다른 하나의 카메라 모듈(예를 들어, 제2 카메라 모듈(2100b))은 하나의 컬러 필터에 9개의 동일한 컬러 정보를 공유하는 서로 인접한 픽셀들(즉, NONA 셀)을 포함할 수 있으나, 실시예들이 이에 제한되는 것은 아니다.

예시적 실시예에서, 복수의 카메라 모듈(2100a, 2100b, 2100c) 각각은 액추에이터(2130)를 포함할 수 있다. 이에 따라, 복수의 카메라 모듈(2100a, 2100b, 2100c) 각각은 그 내부에 포함된 액추에이터(2130)의 동작에 따른 서로 동일하거나 서로 다른 캘리브레이션 데이터(2147)를 포함할 수 있다.

예시적 실시예에서, 복수의 카메라 모듈(2100a, 2100b, 2100c) 중 하나의 카메라 모듈(예를 들어, 제2 카메라 모듈(2100b))은 앞서 설명한 프리즘(2105)과 OPFE(2110)를 포함하는 폴디드 렌즈(folded lens) 형태의 카메라 모듈이고, 나머지 카메라 모듈들(예를 들어, 2100a, 2100b)은 프리즘(2105)과 OPFE(2110)가 포함되지 않은 버티칼(vertical) 형태의 카메라 모듈일 수 있으나, 실시예들이 이에 제한되는 것은 아니다.

예시적 실시예에서, 복수의 카메라 모듈(2100a, 2100b, 2100c) 중 하나의 카메라 모듈(예를 들어, 제3 카메라 모듈(2100c))은 예를 들어, IR(Infrared Ray)을 이용하여 깊이(depth) 정보를 추출하는 버티컬 형태의 깊이 카메라(depth camera)일 수 있다. 이 경우, 애플리케이션 프로세서(2200)는 이러한 깊이 카메라로부터 제공받은 이미지 데이터와 다른 카메라 모듈(예를 들어, 제1 카메라 모듈(2100a) 또는 제2 카메라 모듈(2100b))로부터 제공받은 이미지 데이터를 병합(merge)하여 3차원 깊이 이미지(3D depth image)를 생성할 수 있다.

예시적 실시예에서, 복수의 카메라 모듈(2100a, 2100b, 2100c) 중 적어도 두 개의 카메라 모듈(예를 들어, 제1 카메라 모듈(2100a) 또는 제2 카메라 모듈(2100b))은 서로 다른 관측 시야(Field of View, 시야각)를 가질 수 있다. 이 경우, 예를 들어, 복수의 카메라 모듈(2100a, 2100b, 2100c) 중 적어도 두 개의 카메라 모듈(예를 들어, 제1 카메라 모듈(2100a) 또는 제2 카메라 모듈(2100b))의 광학 렌즈가 서로 다를 수 있으나, 이에 제한되는 것은 아니다. 예를 들어, 복수의 카메라 모듈(2100a, 2100b, 2100c) 중 제1 카메라 모듈(2100a)은 제2 및 제3 카메라 모듈(2100b, 2100c)보다 관측 시야(FOV)가 작을 수 있다. 그러나 이에 제한되지 않고, 멀티 카메라 모듈(2100)은 본래 사용되던 카메라 모듈(2100a, 2100b, 2100c)보다 관측 시야(FOV)가 큰 카메라 모듈을 더 포함할 수도 있다.

또한, 몇몇 실시예에서, 복수의 카메라 모듈(2100a, 2100b, 2100c) 각각의 시야각은 서로 다를 수 있다. 이 경우, 복수의 카메라 모듈(2100a, 2100b, 2100c) 각각에 포함된 광학 렌즈 역시 서로 다를 수 있으나, 이에 제한되는 것은 아니다.

몇몇 실시예에서, 복수의 카메라 모듈(2100a, 2100b, 2100c) 각각은 서로 물리적으로 분리되어 배치될 수 있다. 즉, 하나의 이미지 센서(2142)의 센싱 영역을 복수의 카메라 모듈(2100a, 2100b, 2100c)이 분할하여 사용하는 것이 아니라, 복수의 카메라 모듈(2100a, 2100b, 2100c) 각각의 내부에 독립적인 이미지 센서(2142)가 배치될 수 있다.

애플리케이션 프로세서(2200)는 복수의 서브 프로세서들(2210a, 2210b, 2210c), 카메라 모듈 컨트롤러(2230), 메모리 컨트롤러(2400) 및 내부 메모리(250)를 포함할 수 있다. 애플리케이션 프로세서(2200)는 복수의 카메라 모듈들(2100a, 2100b, 2100c)과 분리되어 구현될 수 있다. 예를 들어, 애플리케이션 프로세서(2200)와 복수의 카메라 모듈(2100a, 2100b, 2100c)은 별도의 반도체 칩으로 서로 분리되어 구현될 수 있다.

각각의 카메라 모듈(2100a, 2100b, 2100c)로부터 생성된 이미지 데이터 또는 압축 데이터는 서로 분리된 이미지 신호 라인(ISLa, ISLb, ISLc)을 통해 대응되는 서브 프로세서들(2210a, 2210b, 2210c)에 제공될 수 있다. 예를 들어, 제1 카메라 모듈(2100a)로부터 생성된 이미지 데이터 또는 압축 데이터는 제1 이미지 신호 라인(ISLa)을 통해 제1 서브 프로세서(2210a)에 제공될 수 있고, 제2 카메라 모듈(2100b)로부터 생성된 이미지 데이터 또는 압축 데이터는 제2 이미지 신호 라인(ISLb)을 통해 제2 서브 프로세서(2210b)에 제공되고, 제3 카메라 모듈(2100c)로부터 생성된 이미지 데이터 또는 압축 데이터는 제3 이미지 신호 라인(ISLc)을 통해 제3 서브 프로세서(2210c)에 제공될 수 있다. 이러한 이미지 데이터 전송은 예를 들어, MIPI(Mobile Industry Processor Interface)에 기반한 카메라 직렬 인터페이스(CSI; Camera Serial Interface)를 이용하여 수행될 수 있으나, 실시예들이 이에 제한되는 것은 아니다.

예시적 실시예에서, 하나의 서브 프로세서가 복수의 카메라 모듈에 대응되도록 배치될 수도 있다. 예를 들어, 제1 서브 프로세서(2210a) 및 제3 서브 프로세서(2210c)가 도시된 것처럼 서로 분리되어 구현되는 것이 아니라 하나의 서브 프로세서로 통합되어 구현되고, 카메라 모듈(2100a)과 카메라 모듈(2100c)로부터 제공된 이미지 데이터 또는 압축 데이터는 선택 소자(예를 들어, 멀티플렉서) 등을 통해 선택된 후, 통합된 서브 이미지 프로세서에 제공될 수 있다.

카메라 모듈 컨트롤러(2230)는 각각의 카메라 모듈(2100a, 2100b, 2100c)에 제어 신호를 제공할 수 있다. 카메라 모듈 컨트롤러(2230)로부터 생성된 제어 신호는 서로 분리된 제어 신호 라인(CSLa, CSLb, CSLc)을 통해 대응되는 카메라 모듈(2100a, 2100b, 2100c)에 제공될 수 있다.

이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims

복수의 픽셀들이 배열된 픽셀 어레이 및 리드아웃 회로를 포함하는 이미지 센서에 있어서,
상기 복수의 픽셀들 각각은,
제1 포토 다이오드;
상기 제1 포토 다이오드보다 수광 면적이 큰 제2 포토 다이오드;
상기 제1 포토 다이오드에서 생성된 전하가 축적되는 제1 플로팅 디퓨전 노드;
상기 제2 포토 다이오드에서 생성된 전하가 축적되는 제2 플로팅 디퓨전 노드;
상기 제1 포토 다이오드에서 오버플로우(overflow)된 전하를 축적하는 제1 커패시터;
일 단이 상기 제1 플로팅 디퓨전 노드에 연결되고, 타 단이 상기 제1 커패시터에 연결되는 제1 스위치 트랜지스터; 및
상기 제1 플로팅 디퓨전 노드 및 상기 제2 플로팅 디퓨전 노드에 축적된 전하를 픽셀 신호로 변환하는 구동 트랜지스터;를 포함하고,
상기 제1 스위치 트랜지스터는,
상기 제1 포토 다이오드의 리드아웃 구간 중 로우 컨버전 게인(LCG) 모드로 동작하는 제1 구간에서 턴-온되고,
상기 제1 포토 다이오드의 리드아웃 구간 중 하이 컨버전 게인(HCG) 모드로 동작하는 제2 구간에서 턴-오프되고,
상기 리드아웃 회로는,
상기 제1 구간에서 리드아웃된 제1 픽셀 신호들 및 상기 제2 구간에서 리드아웃된 제2 픽셀 신호들을 기초로 이미지 데이터를 생성하는 것을 특징으로 하는 이미지 센서.
제1 항에 있어서,
상기 제1 픽셀 신호들은, 제1 조도 범위에 대응하고,
상기 제2 픽셀 신호들은, 상기 제1 조도 범위 보다 적어도 일부 같거나 낮은 제2 조도 범위에 대응하는 것을 특징으로 하는 이미지 센서.
제1항에 있어서,
상기 복수의 픽셀들 각각은,
일 단이 상기 제1 플로팅 디퓨전 노드에 연결되고, 타 단으로부터 리셋 전압이 인가되는 리셋 트랜지스터; 및
일 단이 상기 제1 포토 다이오드에 연결되고, 타 단이 상기 제1 플로팅 디퓨전 노드에 연결되는 제1 전송 트랜지스터;를 포함하는 것을 특징으로 하는 이미지 센서.
제3항에 있어서,
상기 이미지 센서는,
상기 제1 구간에서, 상기 오버플로우된 전하가 축적된 상기 제1 커패시터에 축적된 전하량에 대응하는 전압을 제1 이미지 신호로서 출력하고,
상기 제1 이미지 신호를 출력한 후 상기 리셋 트랜지스터를 턴-온시켜, 상기 제1 커패시터 및 상기 제1 플로팅 디퓨전 노드를 리셋하고,
상기 리셋 후 상기 리셋 트랜지스터를 턴-오프시키고, 리셋된 상기 제1 커패시터에 축적된 전하량에 대응하는 전압을 제1 리셋 신호로서 출력하는 것을 특징으로 하는 이미지 센서.
제4항에 있어서,
상기 이미지 센서는,
상기 제1 리셋 신호를 출력한 후, 상기 제1 스위치 트랜지스터를 턴-오프하고,
상기 제2 구간에서, 리셋된 상기 제1 플로팅 디퓨전 노드에 대응하는 전압을 제2 리셋 신호로서 출력하고,
상기 리셋 신호를 출력한 후, 상기 제1 전송 트랜지스터를 턴-온시켜, 상기 제1 포토 다이오드에서 생성된 전하를 상기 제1 플로팅 디퓨전 노드로 축적시키고, 축적된 상기 제1 플로팅 디퓨전 노드에 축적된 전하량에 대응하는 전압을 제2 이미지 신호로서 출력하는 것을 특징으로 하는 이미지 센서.
제3항에 있어서,
상기 복수의 픽셀들 각각은,
상기 제2 포토 다이오드에서 생성된 전하가 축적되는 제2 플로팅 디퓨전 노드;
일 단이 상기 제2 포토 다이오드에 연결되고, 타 단이 상기 제2 플로팅 디퓨전 노드에 연결되는 제2 전송 트랜지스터; 및
일 단이 상기 제1 플로팅 디퓨전 노드에 연결되고, 타 단이 상기 제2 플로팅 디퓨전 노드에 연결되는 컨버전 게인 트랜지스터;를 포함하는 것을 특징으로 하는 이미지 센서.
제6항에 있어서,
상기 컨버전 게인 트랜지스터는,
상기 제2 포토 다이오드의 리드아웃 구간 중 로우 컨버전 게인(LCG) 모드로 동작하는 제3 구간에서 턴-온되고,
상기 제2 포토 다이오드의 리드아웃 구간 중 하이 컨버전 게인(HCG) 모드로 동작하는 제4 구간에서 턴-오프되고,
상기 리드아웃 회로는,
상기 제3 구간에서 리드아웃된 제3 픽셀 신호들 및 상기 제4 구간에서 리드아웃된 제4 픽셀 신호들을 기초로 이미지 데이터를 생성하는 것을 특징으로 하는 이미지 센서.
제7항에 있어서,
상기 제3 픽셀 신호들은, 제2 조도 범위 보다 적어도 일부 같거나 낮은 제3 조도 범위에 대응하고,
상기 제4 픽셀 신호들은, 상기 제3 조도 범위 보다 적어도 일부 같거나 낮은 제4 조도 범위에 대응하는 것을 특징으로 하는 이미지 센서.
제1항에 있어서,
상기 복수의 픽셀들 각각은,
상기 제1 스위치 트랜지스터 및 상기 제1 커패시터가 서로 연결되는 노드에 일 단이 연결되는 제2 스위치 트랜지스터; 및
상기 제2 스위치 트랜지스터의 타 단에 연결되는 제2 커패시터;를 포함하는 이미지 센서.
제9항에 있어서,
상기 제2 스위치 트랜지스터는,
상기 제1 포토 다이오드의 리드아웃 구간 중 로우 컨버전 게인(LCG) 모드로 동작하는 제1 구간에서 턴-온되고,
상기 제1 포토 다이오드의 리드아웃 구간 중 하이 컨버전 게인(HCG) 모드로 동작하는 제2 구간에서 턴-오프되는 것을 특징으로 하는 이미지 센서.
복수의 픽셀들이 배열된 픽셀 어레이 및 리드아웃 회로를 포함하는 이미지 센서에 있어서,
상기 복수의 픽셀들 각각은,
제1 포토 다이오드;
상기 제1 포토 다이오드보다 수광 면적이 큰 제2 포토 다이오드;
상기 제1 포토 다이오드에서 생성된 전하를 전송하는 제1 전송 트랜지스터;
상기 제2 포토 다이오드에서 생성된 전하를 전송하는 제2 전송 트랜지스터;
상기 제1 전송 트랜지스터를 통해 전송된 전하가 축적되는 제1 플로팅 디퓨전 노드;
상기 제2 전송 트랜지스터를 통해 전송된 전하가 축적되는 제2 플로팅 디퓨전 노드;
일 단이 상기 제1 플로팅 디퓨전 노드에 연결되고, 타 단이 상기 제2 플로팅 디퓨전 노드에 연결되는 게인 제어 트랜지스터;
상기 제1 포토 다이오드에서 오버플로우(overflow)된 전하를 축적하는 제1 커패시터;
일 단이 상기 제1 플로팅 디퓨전 노드에 연결되고, 타 단이 상기 제1 커패시터에 연결되는 제1 스위치 트랜지스터;
일 단이 상기 제1 플로팅 디퓨전 노드에 연결되고, 타 탄으로부터 리셋 전압이 인가되는 리셋 트랜지스터; 및
상기 제1 플로팅 디퓨전 노드 및 상기 제2 플로팅 디퓨전 노드에 축적된 전하를 픽셀 신호로 변환하는 구동 트랜지스터;를 포함하는 이미지 센서.
제11항에 있어서,
상기 제1 스위치 트랜지스터는,
상기 제1 포토 다이오드의 리드아웃 구간 중 로우 컨버전 게인(LCG) 모드로 동작하는 제1 구간에서 턴-온되고,
상기 제1 포토 다이오드의 리드아웃 구간 중 하이 컨버전 게인(HCG) 모드로 동작하는 제2 구간에서 턴-오프되는 것을 특징으로 하는 이미지 센서.
제12항에 있어서,
상기 게인 제어 트랜지스터는,
상기 제2 포토 다이오드의 리드아웃 구간 중 로우 컨버전 게인(LCG) 모드로 동작하는 제3 구간에서 턴-온되고,
상기 제2 포토 다이오드의 리드아웃 구간 중 하이 컨버전 게인(HCG) 모드로 동작하는 제4 구간에서 턴-오프되는 것을 특징으로 하는 이미지 센서.
제13항에 있어서,
상기 리드아웃 회로는,
상기 제1 구간에서 리드아웃된 제1 픽셀 신호들, 상기 제2 구간에서 리드아웃된 제2 픽셀 신호들, 상기 제3 구간에서 리드아웃된 제3 픽셀 신호들, 상기 제4 구간에서 리드아웃된 제4 픽셀 신호들을 기초로 이미지 데이터를 생성하는 것을 특징으로 하는 이미지 센서.
제14항에서,
상기 제1 픽셀 신호들은, 제1 조도 범위에 대응하고,
상기 제2 픽셀 신호들은, 상기 제1 조도 범위 보다 적어도 일부 같거나 낮은 제2 조도 범위에 대응하고,
상기 제3 픽셀 신호들은, 제2 조도 범위 보다 적어도 일부 같거나 낮은 제3 조도 범위에 대응하고,
상기 제4 픽셀 신호들은, 상기 제3 조도 범위 보다 적어도 일부 같거나 낮은 제4 조도 범위에 대응하는 것을 특징으로 하는 이미지 센서.
제11항에 있어서,
상기 복수의 픽셀들 각각은,
상기 제1 스위치 트랜지스터 및 상기 제1 커패시터가 서로 연결되는 노드에 일 단이 연결되는 제2 스위치 트랜지스터; 및
상기 제2 스위치 트랜지스터의 타 단에 연결되는 제2 커패시터;를 포함하는 이미지 센서.
제16항에 있어서,
상기 제2 스위치 트랜지스터는,
상기 제1 포토 다이오드의 리드아웃 구간 중 로우 컨버전 게인(LCG) 모드로 동작하는 제1 구간에서 턴-온되고,
상기 제1 포토 다이오드의 리드아웃 구간 중 하이 컨버전 게인(HCG) 모드로 동작하는 제2 구간에서 턴-오프되는 것을 특징으로 하는 이미지 센서.
복수의 픽셀들이 배열된 픽셀 어레이 및 리드아웃 회로를 포함하는 이미지 센서에 있어서,
상기 복수의 픽셀들 각각은,
제1 포토 다이오드;
상기 제1 포토 다이오드보다 수광 면적이 큰 제2 포토 다이오드;
상기 제1 포토 다이오드에서 생성된 전하가 축적되는 제1 플로팅 디퓨전 노드;
상기 제1 포토 다이오드에서 오버플로우된 전하를 축적하는 제1 커패시터;
일 단이 상기 제1 플로팅 디퓨전 노드에 연결되고, 타 단이 상기 제1 커패시터에 연결되는 제1 스위치 트랜지스터;
상기 제1 플로팅 디퓨전 노드에 연결되는 제2 스위치 트랜지스터;
상기 스위치 트랜지스터를 통해 전송된 전하가 축적되는 제2 플로팅 디퓨전 노드; 및
상기 제2 플로팅 디퓨전 노드에 축적된 전하를 픽셀 신호로 변환하는 구동 트랜지스터;를 포함하는 것을 특징으로 하는 이미지 센서.
제18항에 있어서,
상기 제1 스위치 트랜지스터는,
상기 제1 포토 다이오드의 리드아웃 구간 중 로우 컨버전 게인(LCG) 모드로 동작하는 제1 구간에서 턴-온되고,
상기 제1 포토 다이오드의 리드아웃 구간 중 하이 컨버전 게인(HCG) 모드로 동작하는 제2 구간에서 턴-오프되는 것을 특징으로 하는 이미지 센서.
제18항에 있어서,
상기 제2 스위치 트랜지스터는,
상기 제1 포토 다이오드의 리드아웃 구간에서 턴-온되고,
상기 제2 포토 다이오드의 리드아웃 구간에서 턴-오프되는 것을 특징으로 하는 이미지 센서.