KR20220169822A - 픽셀, 및 이를 포함하는 이미지 센서 - Google Patents
픽셀, 및 이를 포함하는 이미지 센서 Download PDFInfo
- Publication number
- KR20220169822A KR20220169822A KR1020210080392A KR20210080392A KR20220169822A KR 20220169822 A KR20220169822 A KR 20220169822A KR 1020210080392 A KR1020210080392 A KR 1020210080392A KR 20210080392 A KR20210080392 A KR 20210080392A KR 20220169822 A KR20220169822 A KR 20220169822A
- Authority
- KR
- South Korea
- Prior art keywords
- floating diffusion
- node
- voltage
- diffusion node
- photodiode
- Prior art date
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 157
- 238000007667 floating Methods 0.000 claims abstract description 157
- 239000003990 capacitor Substances 0.000 claims abstract description 36
- 238000006243 chemical reaction Methods 0.000 claims description 74
- 230000010354 integration Effects 0.000 claims description 2
- 230000000875 corresponding effect Effects 0.000 description 35
- 238000010586 diagram Methods 0.000 description 20
- 238000012545 processing Methods 0.000 description 20
- 238000012546 transfer Methods 0.000 description 20
- 230000003287 optical effect Effects 0.000 description 18
- 230000015654 memory Effects 0.000 description 16
- 230000008859 change Effects 0.000 description 12
- 230000004044 response Effects 0.000 description 10
- 230000007423 decrease Effects 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- 101100102627 Oscarella pearsei VIN1 gene Proteins 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 230000009977 dual effect Effects 0.000 description 6
- 238000005070 sampling Methods 0.000 description 6
- 239000002184 metal Substances 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000005286 illumination Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000003595 spectral effect Effects 0.000 description 3
- 102100031418 EF-hand domain-containing protein D2 Human genes 0.000 description 2
- 101000802344 Homo sapiens Zinc finger SWIM domain-containing protein 7 Proteins 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000002596 correlated effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/58—Control of the dynamic range involving two or more exposures
- H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
- H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
-
- H04N5/3741—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/50—Control of the SSIS exposure
- H04N25/57—Control of the dynamic range
- H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
- H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/709—Circuitry for control of the power supply
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/766—Addressed sensors, e.g. MOS or CMOS sensors comprising control or output lines used for a plurality of functions, e.g. for pixel output, driving, reset or power
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
-
- H04N5/3559—
-
- H04N5/378—
-
- H04N5/379—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
본 개시의 예시적 실시예에 따른 단위 픽셀 회로는, 제1 포토 다이오드, 상기 제1 포토 다이오드와 상이한 제2 포토 다이오드, 상기 제1 포토 다이오드에서 생성된 전하가 축적되는 제1 플로팅 디퓨전 노드, 상기 제2 포토 다이오드에서 생성된 전하가 축적되는 제2 플로팅 디퓨전 노드, 상기 제1 플로팅 디퓨전 노드와 제1 전압 노드에 연결되고, 상기 제1 포토 다이오드에서 오버플로우(overflow)된 전하를 축적하는 커패시터, 상기 제1 플로팅 디퓨전 노드와 제3 플로팅 디퓨전 노드를 연결하는 제1 스위치 트랜지스터, 상기 제3 플로팅 디퓨전 노드와 제2 전압 노드를 연결하는 리셋 트랜지스터, 상기 제2 플로팅 디퓨전 노드와 상기 제3 플로팅 디퓨전 노드를 연결하는 게인 제어 트랜지스터, 및 상기 제1 전압 노드와 상기 제2 전압 노드에 연결된 제2 스위치 트랜지스터를 포함할 수 있다.
Description
본 개시의 기술적 사상은 픽셀에 관한 것으로, 보다 상세하게는 개선된 리셋 시간을 제공하는 픽셀 및 이를 포함하는 이미지 센서에 관한 것이다.
이미지 센서(image sensor)는 대상물의 2차원적 또는 3차원적 이미지를 캡쳐(capture)하는 장치이다. 이미지 센서는 대상물로부터 반사되는 빛의 세기에 따라 반응하는 광전 변환 소자를 이용해 대상물의 이미지를 생성한다. CMOS (Complementary Metal-Oxide Semiconductor) 기술이 발전하면서, CMOS를 이용한 CMOS 이미지 센서가 널리 사용되고 있다. 최근, 이미지 센서의 다이나믹 레인지(dynamic range) 증가 및 LED 플리커 완화(LED Flicker Mitigation)를 위하여, 플로팅 디퓨전 노드(floating diffusion node)에 커패시터를 추가하는 기술이 개발되고 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는, 전압 노드를 전기적으로 연결하여 시정수 및 리셋 시간을 감소시키는 픽셀 및 이를 포함하는 이미지 센서를 제공하는 것입니다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 예시적 실시예에 따른 단위 픽셀 회로는, 제1 포토 다이오드, 제1 포토 다이오드와 상이한 제2 포토 다이오드, 제1 포토 다이오드에서 생성된 전하가 축적되는 제1 플로팅 디퓨전 노드, 제2 포토 다이오드에서 생성된 전하가 축적되는 제2 플로팅 디퓨전 노드, 제1 플로팅 디퓨전 노드와 제1 전압 노드에 연결되고, 제1 포토 다이오드에서 오버플로우(overflow)된 전하를 축적하는 커패시터, 제1 플로팅 디퓨전 노드와 제3 플로팅 디퓨전 노드를 연결하는 제1 스위치 트랜지스터, 제3 플로팅 디퓨전 노드와 제2 전압 노드를 연결하는 리셋 트랜지스터, 제2 플로팅 디퓨전 노드와 제3 플로팅 디퓨전 노드를 연결하는 게인 제어 트랜지스터, 및 제1 전압 노드와 제2 전압 노드에 연결된 제2 스위치 트랜지스터를 포함할 수 있다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 예시적 실시예에 따른 이미지 센서는, 제1 칩에 구현되는 복수의 픽셀들이 배열된 픽셀 어레이, 및 제1 칩과 적층 구조를 형성하는 제2 칩에 구현되는 로직 회로를 포함하고, 복수의 픽셀들 각각은, 제1 포토 다이오드와, 제1 포토 다이오드와 상이한 제2 포토 다이오드와, 제1 포토 다이오드에서 생성된 전하가 축적되는 제1 플로팅 디퓨전 노드와, 제2 포토 다이오드에서 생성된 전하가 축적되는 제2 플로팅 디퓨전 노드와, 제1 플로팅 디퓨전 노드와 제1 전압 노드에 연결되고, 제1 포토 다이오드에서 오버플로우된 전하를 축적하는 커패시터와, 제1 플로팅 디퓨전 노드와 제3 플로팅 디퓨전 노드를 연결하는 제1 스위치 트랜지스터와, 제3 플로팅 디퓨전 노드와 제2 전압 노드를 연결하는 리셋 트랜지스터와, 제2 플로팅 디퓨전 노드와 제3 플로팅 디퓨전 노드를 연결하는 게인 제어 트랜지스터와 제1 전압 노드와 제2 전압 노드에 연결된 제2 스위치 트랜지스터, 및 제1 플로팅 디퓨전 노드 및 제2 플로팅 디퓨전 노드에 축적된 전하를 픽셀 신호로 변환하는 구동 트랜지스터를 더 포함할 수 있고, 로직 회로는, 제1 스위치 트랜지스터, 리셋 트랜지스터, 게인 제어 트랜지스터, 제2 스위치 트랜지스터, 구동 트랜지스터를 각각 제어하는 제어 신호들을 생성 및 제1 칩의 픽셀 어레이로 전달하는 로우 드라이버를 더 포함하는 것을 특징으로 하는 이미지 센서.
상기와 같은 목적을 달성하기 위하여, 본 개시의 예시적 실시예에 따른 단위 픽셀 회로는, 포토 다이오드, 포토 다이오드에서 생성된 전하가 축적되는 제1 플로팅 디퓨전 노드, 제1 플로팅 디퓨전 노드와 제1 전압 노드에 연결되고, 제1 포토 다이오드에서 오버플로우(overflow)된 전하를 축적하는 커패시터, 제1 플로팅 디퓨전 노드와 제2 플로팅 디퓨전 노드를 연결하는 스위치 트랜지스터, 제2 플로팅 디퓨전 노드와 제2 전압 노드를 연결하는 리셋 트랜지스터 및 제1 전압 노드와 상기 제2 전압 노드에 연결된 제2 스위치 트랜지스터를 포함할 수 있다.
상기와 같은 목적을 달성하기 위하여, 본 개시의 예시적 실시예에 따른 단위 픽셀 회로는, 포토 다이오드, 상기 포토 다이오드에서 생성된 전하가 축적되는 제1 플로팅 디퓨전 노드, 상기 제1 플로팅 디퓨전 노드와 제2 플로팅 디퓨전 노드를 연결하는 게인 제어 트랜지스터, 상기 제2 플로팅 디퓨전 노드와 제1 전압 노드를 연결하고, 상기 게인 제어 트랜지스터의 턴-온에 기반하여 로우 컨버전 게인 모드 및 상기 게인 트랜지스터의 턴-오프에 기반하여 하이 컨버전 게인 모드를 제공하기 위한 커패시터, 상기 제2 플로팅 디퓨전 노드와 제2 전압 노드를 연결하는 리셋 트랜지스터 및 상기 제1 전압 노드와 상기 제2 전압 노드에 연결된 스위치 트랜지스터를 포함할 수 있다.
본 개시의 예시적 실시예에 따른 이미지 센서는, 리셋 샘플링 시간을 길게 설정하지 않고, 시정수(time constant)를 감소시켜 리셋 시간을 단축시킬 수 있다.
도 1은 본 개시의 예시적인 실시예에 따른 이미지 센서를 나타내는 블록도이다.
도 2는 비교 예에 따른 픽셀 로우 및 로우 드라이버의 전압 신호들을 도시한다.
도 3은 본 개시의 예시적 실시예들에 따른 단위 픽셀의 구현 예를 나타내는 회로도이다.
도 4는 본 개시의 예시적 실시예들에 따른 단위 픽셀의 동작을 설명하는 타이밍도이다.
도 5a는 비교 예에 따른 단위 픽셀의 일 구현 예를 도시한 회로도이다.
도 5b는 비교 예에 따른 단위 픽셀의 다른 구현 예에 따른 회로도이다.
도 6a는 본 개시의 예시적 실시예에 따른 단위 픽셀의 구현 예를 나타내는 회로도이다.
도 6b는 본 개시의 예시적 실시예에 따른 단위 픽셀의 구현 예를 나타내는 회로도이다.
도 7a 비교 예에 따른 플로팅 디퓨전 노드의 전압 레벨의 변화를 도시하는 그래프이다.
도 7b는 본 개시의 예시적 실시예들에 따른 연결 스위치의 활성화에 기반한 플로팅 디퓨전 노드의 전압 레벨의 변화를 도시하는 그래프이다.
도 8은 본 개시의 예시적 실시예에 따른 픽셀 어레이의 다른 예를 도시한다.
도 9은 본 개시의 예시적 실시예에 따른 전자 장치를 나타내는 블록도이다.
도 10a는 이미지 센서의 분리 사시도이다.
도 10b는 이미지 센서의 평면도이다.
도 10c는 본 개시의 예시적 실시예에 따른 이미지 센서의 분리 사시도이다.
도 11은 멀티 카메라 모듈을 포함하는 전자 장치의 블록도이다.
도 12은 도 11의 카메라 모듈의 상세 블록도이다.
도 2는 비교 예에 따른 픽셀 로우 및 로우 드라이버의 전압 신호들을 도시한다.
도 3은 본 개시의 예시적 실시예들에 따른 단위 픽셀의 구현 예를 나타내는 회로도이다.
도 4는 본 개시의 예시적 실시예들에 따른 단위 픽셀의 동작을 설명하는 타이밍도이다.
도 5a는 비교 예에 따른 단위 픽셀의 일 구현 예를 도시한 회로도이다.
도 5b는 비교 예에 따른 단위 픽셀의 다른 구현 예에 따른 회로도이다.
도 6a는 본 개시의 예시적 실시예에 따른 단위 픽셀의 구현 예를 나타내는 회로도이다.
도 6b는 본 개시의 예시적 실시예에 따른 단위 픽셀의 구현 예를 나타내는 회로도이다.
도 7a 비교 예에 따른 플로팅 디퓨전 노드의 전압 레벨의 변화를 도시하는 그래프이다.
도 7b는 본 개시의 예시적 실시예들에 따른 연결 스위치의 활성화에 기반한 플로팅 디퓨전 노드의 전압 레벨의 변화를 도시하는 그래프이다.
도 8은 본 개시의 예시적 실시예에 따른 픽셀 어레이의 다른 예를 도시한다.
도 9은 본 개시의 예시적 실시예에 따른 전자 장치를 나타내는 블록도이다.
도 10a는 이미지 센서의 분리 사시도이다.
도 10b는 이미지 센서의 평면도이다.
도 10c는 본 개시의 예시적 실시예에 따른 이미지 센서의 분리 사시도이다.
도 11은 멀티 카메라 모듈을 포함하는 전자 장치의 블록도이다.
도 12은 도 11의 카메라 모듈의 상세 블록도이다.
이하, 첨부한 도면을 참조하여 본 개시의 예시적 실시예들에 대하여 상세히 설명하기로 한다.
도 1은 본 개시의 예시적인 실시예에 따른 이미지 센서를 나타내는 블록도이다.
이미지 센서(100)는 이미지 또는 광 센싱 기능을 갖는 전자 기기에 탑재될 수 있다. 예를 들어, 이미지 센서(100)는 카메라, 스마트폰, 웨어러블 기기, 사물 인터넷(Internet of Things(IoT)) 기기, 가전 기기, 태블릿 PC(Personal Computer), PDA(Personal Digital Assistant), PMP(portable Multimedia Player), 네비게이션(navigation), 드론(drone), 첨단 운전자 보조 시스템(Advanced Drivers Assistance System; ADAS) 등과 같은 전자 기기에 탑재될 수 있다. 또한 이미지 센서(100)는 차량, 가구, 제조 설비, 도어, 각종 계측 기기 등에 부품으로서 구비되는 전자 기기에 탑재될 수 있다.
도 1을 참조하면, 이미지 센서(100)는 픽셀 어레이(110), 로우 드라이버(120), 리드아웃 회로(130), 램프 신호 생성기(140), 타이밍 컨트롤러(150) 및 신호 처리부(190)를 포함할 수 있고, 리드아웃 회로(130)는 아날로그-디지털 변환 회로(131, 이하에서는 ADC 회로로 지칭) 및 데이터 버스(132)를 포함할 수 있다.
픽셀 어레이(110)는 복수의 로우 라인(RL), 복수의 컬럼 라인(CL) 및 복수의 로우 라인(RL) 및 복수의 컬럼 라인(CL)과 접속되며, 행과 열로 배열된 복수의 픽셀(PX)을 포함한다. 복수의 픽셀(PX)은 APS(active pixel sensor)일 수 있다.
복수의 픽셀(PX) 각각은 적어도 하나의 광전 변환 소자를 포함할 수 있으며, 픽셀(PX)은 광전 변환 소자를 이용하여 빛을 감지하고, 감지된 빛에 따른 전기적 신호인 이미지 신호를 출력할 수 있다. 예를 들어, 광전 변환 소자는 무기 포토(photo) 다이오드, 유기 포토 다이오드, 페로브스카이트(perovskite) 포토 다이오드, 포토 트랜지스터, 포토 게이트 또는 핀드 포토 다이오드(pinned photodiode) 등과 같이, 유기 물질 또는 무기 물질로 구성되는 광 감지 소자일 수 있다. 실시예에 있어서, 복수의 픽셀(PX)들 각각은 복수의 광전 변환 소자를 포함할 수 있다.
한편, 복수의 픽셀(PX)들 각각의 상부, 또는 인접한 픽셀(PX)들로 구성되는 픽셀 그룹들 각각의 상부에 집광을 위한 마이크로 렌즈가 배치될 수 있다. 복수의 픽셀(PX)들 각각은 마이크로 렌즈를 통해 수신된 빛으로부터 특정 스펙트럼 영역의 빛을 감지할 수 있다. 예를 들어, 픽셀 어레이(110)는 레드(red) 스펙트럼 영역의 빛을 전기 신호로 변환하는 레드 픽셀, 그린(green) 스펙트럼 영역의 빛을 전기 신호로 변환하기 위한 그린 픽셀, 및 블루(blue) 스펙트럼 영역의 빛을 전기 신호로 변환하기 위한 블루 픽셀을 포함할 수 있다. 복수의 픽셀(PX) 상부에는 특정 스펙트럼 영역의 빛을 투과시키기 위한 컬러 필터 어레이가 배치될 수 있으며, 복수의 픽셀 각각의 상부에 배치된 컬러 필터에 따라 해당 픽셀이 감지할 수 있는 색상이 결정될 수 있다. 그러나, 본 개시는 이에 제한되는 것은 아니다. 일부 실시예에서, 특정 광전 변환 소자는 광전 변환 소자에 인가되는 전기 신호의 레벨에 따라 특정 파장 대역의 빛을 전기적 신호로 변환할 수도 있다.
실시예에 있어서, 복수의 픽셀(PX)은 멀티-레이어 구조를 가질 수 있다. 멀티-레이어 구조의 픽셀(PX)은 서로 다른 스펙트럼 영역의 빛을 전기 신호로 변환하는 적층된 복수의 광전 변환 소자들을 포함하며, 복수의 광전 변환 소자들로부터 서로 다른 색상에 대응하는 전기 신호들이 생성될 수 있다. 다시 말해서, 하나의 픽셀(PX)에서 복수의 색에 대응하는 전기 신호들이 출력될 수 있다.
로우 드라이버(120)는 픽셀 어레이(110)를 행(row) 단위로 구동할 수 있다. 로우 드라이버(120)는 타이밍 컨트롤러(150)로부터 수신되는 행 제어 신호(예컨대, 어드레스 신호)를 디코딩하고, 디코딩된 행 제어 신호에 응답하여 픽셀 어레이(110)를 구성하는 행 라인들 중에서 적어도 어느 하나의 행 라인을 선택할 수 있다. 예컨대, 로우 드라이버(120)는 복수의 행 중 하나를 선택하는 선택 신호를 생성할 수 있다. 그리고, 픽셀 어레이(110)는 로우 드라이버(120)로부터 제공된 선택 신호에 의해 선택되는 행(row)으로부터 픽셀 신호를 출력한다.
로우 드라이버(120)는 픽셀 신호를 출력을 위한 제어 신호들을 픽셀 어레이(110)에 전송할 수 있으며, 픽셀(PX)은 제어 신호들에 응답하여 동작함으로써, 픽셀 신호를 출력할 수 있다. 예를 들어, 로우 드라이버(120)는 리드아웃 구간에 라지 포토 다이오드(LPD) 및 스몰 포토 다이오드(SPD)에 대하여, 하이 컨버전 게인(HCG) 모드 또는 로우 컨버전 게인(LCG) 모드로 동작하도록 제어하는 제어 신호들을 생성하고, 생성한 제어 신호들을 픽셀 어레이(110)에 제공할 수 있다. 이에 대한 구체적인 설명은 도 2에서 후술하기로 한다.
램프 신호 생성기(140)는 소정의 기울기로 증가 또는 감소하는 램프 신호(RAMP)를 생성하고, 램프 신호(RAMP)를 리드아웃 회로(130)의 ADC 회로(131)에 제공할 수 있다.
리드아웃 회로(130)는 복수의 픽셀(PX)들 중 로우 드라이버(120)에 의해 선택된 로우의 픽셀(PX)들로부터 픽셀 신호를 독출할 수 있다. 이때, 픽셀 신호는 리셋 신호 또는 이미지 신호(또는 센싱 신호)를 포함할 수 있다. 리드아웃 회로(130)는 복수의 컬럼 라인(CL)을 통해 픽셀 어레이(110)로부터 수신되는 리셋 신호들 및 이미지 신호들을 램프 신호 생성기(140)로부터의 램프 신호(RAMP)를 기초로 디지털 데이터로 변환함으로써, 복수의 픽셀(PX)에 대응하는 픽셀 값들을 로우(row) 단위로 생성 및 출력할 수 있다.
ADC 회로(131)는 복수의 컬럼 라인(CL)에 대응하는 복수의 ADC를 포함할 수 있으며, 복수의 ADC 각각은 대응하는 컬럼 라인(CL)을 통해 수신되는 리셋 신호 및 이미지 신호를 램프 신호(RAMP)와 각각 비교하고 비교 결과들을 기초로 픽셀 값을 생성할 수 있다. 예컨대 ADC는 이미지 신호에서 리셋 신호를 제거하고, 픽셀(PX)에서 감지된 광 량을 나타내는 픽셀 값을 생성할 수 있다.
ADC 회로(131)에서 생성되는 복수의 픽셀 값은 데이터 버스(132)를 통해 이미지 데이터(IDT)로서 출력될 수 있다. 예컨대, 이미지 데이터(IDT)는 이미지 센서(100)의 내부 또는 외부의 이미지 신호 처리기(Image Signal Processor)로 제공될 수 있다.
데이터 버스(132)는 ADC 회로(131)로부터 출력된 픽셀 값을 임시 저장한 후 출력할 수 있다. 데이터 버스(132)는 복수의 컬럼 메모리, 및 컬럼 디코더를 포함할 수 있다. 복수의 컬럼 메모리에 저장된 복수의 픽셀 값은 컬럼 디코더의 제어 하에 이미지 데이터(IDT)로서 출력될 수 있다.
ADC 회로(131)는 복수의 CDS 회로(미도시)(Correlated Double Sampling 회로) 및 복수의 카운터 회로(미도시)를 포함할 수 있다. ADC 회로(131)는 픽셀 어레이(110)로부터 입력되는 픽셀 신호를 디지털 신호인 픽셀 값으로 변환할 수 있다. 복수의 컬럼 라인(CL) 각각을 통해 수신되는 각 픽셀 신호는 CDS 회로 및 카운터 회로에 의하여, 디지털 신호인 픽셀 값으로 변환된다.
CDS 회로는 컬럼 라인(CL)을 통해 수신되는 픽셀 신호를 램프 신호(RAMP)와 비교하고, 비교 결과를 출력할 수 있다. CDS 회로는 램프 신호(RAMP)의 레벨과 픽셀 신호의 레벨이 동일할 때, 제1 레벨(예컨대 로직 하이)에서 제2 레벨(예컨대 로직 로우)로 천이하는 비교 신호를 출력할 수 있다. 비교 신호의 레벨이 천이되는 시점은 픽셀 신호의 레벨에 따라 결정될 수 있다.
CDS 회로는 상관 이중 샘플링(Correlated Double Sampling; CDS) 방식에 따라 픽셀(PX)로부터 제공되는 픽셀 신호를 샘플링 및 홀드할 수 있으며, 특정한 노이즈의 레벨(예컨대 리셋 신호)과 이미지 신호에 따른 레벨을 이중으로 샘플링하여, 그 차이에 해당하는 레벨을 기초로 비교 신호를 생성할 수 있다. 일부 실시예에서, CDS 회로는 하나 이상의 비교기를 포함할 수 있다. 비교기는 예컨대 OTA(Operational Transconductance Amplifier)(또는 차동 증폭기)로 구현될 수 있다.
ADC 회로(131)는 복수의 DRS(Delta Reset Sampling) 회로(미도시)를 포함할 수 있다. DRS 회로는 DRS(Delta Reset Sampling)방식에 따라 이미지 신호를 먼저 리드아웃한 다음 리셋 신호를 리드아웃하는 방식으로 제공되는 픽셀 신호를 샘플링 할 수 있다.
일부 실시예에서, 이미지 센서(100)는 리드아웃 구간에 픽셀(PX)의 동작 모드가 변경될 때(예컨대 LCG 모드에서 HCG 모드로 변경 또는 HCG 모드에서 LCG 모드로 변경), 바이어스 전류를 증가 또는 감소시키기 위한 바이어스 전류 컨트롤러(미도시)를 더 구비할 수 있으며, 복수의 바이어스 전류 컨트롤러가 복수의 컬럼 라인(CL) 각각에 연결될 수 있다. 예를 들어, 픽셀(PX)이 HCG 모드로 동작할 때의 바이어스 전류의 전류량은 LCG 모드로 동작할 때의 바이어스 전류의 전류량보다 적을 수 있다.
신호 처리부(190)는 이미지 데이터에 대하여 노이즈 저감 처리, 게인 조정, 파형 정형화 처리, 보간 처리, 화이트밸런스 처리, 감마 처리, 에지 강조 처리, 비닝(binning) 등을 수행할 수 있다. 일부 실시예에서, 픽셀 어레이(110)가 한 프레임 구간에 라지 포토 다이오드(LPD)의 하이 컨버전 게인(HCG) 모드, 라지 포토 다이오드(LPD)의 로우 컨버전 게인(LCG) 모드, 스몰 포토 다이오드(SPD)의 하이 컨버전 게인(HCG) 모드 및 스몰 포토 다이오드(SPD)의 로우 컨버전 게인(LCG) 모드로 동작함에 따라, 신호 처리부(190)는 데이터 버스(132)로부터 전술한 모드들에 대응하는 픽셀 신호들을 수신하고, 수신한 픽셀 신호들을 병합하여 높은 다이나믹 레인지를 갖는 이미지를 생성할 수 있다. 한편, 실시예에 있어서, 신호 처리부(190)는 이미지 센서(100) 외부 프로세서에 구비될 수도 있다.
도 2는 비교 예에 따른 픽셀 로우 및 로우 드라이버의 전압 신호들을 도시한다.
도 2를 참조하면, 단위 픽셀(PX)은 스플릿 포토 다이오드 구조에 상응할 수 있다. 예를 들어, 단위 픽셀(PX)은 라지 포토 다이오드(LPD), 및 스몰 포토 다이오드(SPD)를 포함할 수 있다. 단위 픽셀(PX)은 수광 면적이 상대적으로 넓은 라지 포토 다이오드(LPD) 및 수광 면적이 상대적으로 좁은 스몰 포토 다이오드(SPD)를 포함할 수 있다.
라지 포토 다이오드(LPD)의 수광 면적이 넓으므로, 동일한 수광 조건에서 스몰 포토 다이오드(SPD) 보다 많은 전하를 생성할 수 있다. 즉, 라지 포토 다이오드(LPD)는 스몰 포토 다이오드(SPD) 보다 높은 감도를 가질 수 있고, 저조도에 대응하는 픽셀 신호를 생성할 수 있다. 스몰 포토 다이오드(SPD)는 고조도에 대응하는 픽셀 신호를 생성할 수 있다. 이하에서는, 설명의 편의를 위해, 픽셀(PX)이 라지 포토 다이오드(LPD) 및 스몰 포토 다이오드(SPD)를 포함하는 것을 전제로 설명한다. 한편, 본 개시는 이에 제한되지 않으며, 픽셀(PX)은 수광 면적이 서로 동일하거나 상이한 복수의 포토 다이오드들을 포함할 수 있다.
복수의 픽셀(PX) 각각에서, 포토 다이오드와 같은 광전 변환 소자가 생성한 전하는 플로팅 디퓨전 노드에 축적될 수 있고, 플로팅 디퓨전 노드에 축적된 전하는 전압으로 변환될 수 있다. 이때, 플로팅 디퓨전 노드에 축적된 전하가 전압으로 변환되는 비율을 컨버전 게인(conversion gain)이라 지칭할 수 있다. 컨버전 게인은 플로팅 디퓨전 노드의 커패시턴스에 따라 가변될 수 있다.
구체적으로, 플로팅 디퓨전 노드의 커패시턴스가 증가하면 컨버전 게인은 감소하고, 플로팅 디퓨전 노드의 커패시턴스가 감소하면 컨버전 게인은 증가할 수 있다. 일부 실시예에서, 복수의 픽셀(PX) 각각은 듀얼 컨버전 게인(dual conversion gain)으로 동작할 수 있다. 듀얼 컨버전 게인은, 로우 컨버전 게인(low conversion gain, LCG) 및 하이 컨버전 게인(high conversion gain, HCG)을 포함할 수 있다. 하이 컨버전 게인(HCG)은 전하가 전압으로 변환되는 비율이 더 높으므로, 로우 컨버전 게인(LCG)보다 낮은 조도에 대응하는 픽셀 신호의 생성 동작에 적용될 수 있다. 이하에서는, 설명의 편의를 위해, 하이 컨버전 게인(HCG)을 이용하여 픽셀 신호를 생성하는 동작 모드를 하이 컨버전 게인(HCG) 모드라 지칭하고, 로우 컨버전 게인(LCG)을 이용하여 픽셀 신호를 생성하는 동작 모드를 로우 컨버전 게인(LCG) 모드라 지칭할 수 있다.
일부 실시예에서, 라지 포토 다이오드(LPD) 및 스몰 포토 다이오드(SPD) 각각은 전술한 듀얼 컨버전 게인 모드로 픽셀 신호들을 생성할 수 있다. 구체적으로, 라지 포토 다이오드(LPD)는 하이 컨버전 게인(HCG) 모드로 동작하여 가장 낮은 조도 구간인 제1 조도 구간에 대응하는 제1 픽셀 신호를 생성하거나, 로우 컨버전 게인(LCG) 모드로 동작하여 상기 제1 조도 구간 보다 높은 조도 구간인 제2 조도 구간에 대응하는 제2 픽셀 신호를 생성할 수 있다. 그리고 스몰 포토 다이오드(SPD)는 하이 컨버전 게인(HCG) 모드로 동작하여 상기 제2 조도 구간 보다 높은 조도 구간인 제3 조도 구간에 대응하는 제3 픽셀 신호를 생성하거나, 로우 컨버전 게인(LCG) 모드로 동작하여 가장 높은 조도 구간인 제4 조도 구간에 대응하는 제4 픽셀 신호를 생성할 수 있다. 그리고 제1 픽셀 신호 내지 제4 픽셀 신호는 픽셀 어레이(110)가 스캔되는 하나의 프레임 구간 내에서 생성될 수 있다.
도 1 및 도 2를 참조하면, 단위 픽셀(PX)은 복수의 포토 다이오드들, 예컨대, 스몰 포토 다이오드(SPD) 및 라지 포토 다이오드(LPD)를 포함할 수 있다. 픽셀(PX)은 복수의 트랜지스터들, 예컨대 제1 전송 트랜지스터(LTG), 제2 전송 트랜지스터(STG), 리셋 트랜지스터(RG), 구동 트랜지스터(DX), 선택 트랜지스터(SX), 및 게인 제어 트랜지스터(DRG)(또는 컨버전 게인 제어 트랜지스터라고도 함), 제1 스위치 트랜지스터(SW1) 및 제1 커패시터(C1)를 포함할 수 있다. 픽셀(PX)에는 제어 신호들(STS, LTS, RS, SEL, CGS, SWS1)이 인가될 수 있으며, 상기 제어 신호들 중 적어도 일부는 로우 드라이버(120)에서 생성될 수 있다.
라지 포토 다이오드(LPD) 및 스몰 포토 다이오드(SPD)는 광량에 따라 가변되는 광 전하를 생성할 수 있다. 예를 들어, 라지 포토 다이오드(LPD) 및 스몰 포토 다이오드(SPD)는 입사된 광량에 비례하여 전하, 즉, 음의 전하인 전자와 양의 전하인 정공을 생성할 수 있다. 라지 포토 다이오드(LPD) 및 스몰 포토 다이오드(SPD)에서 생성된 광 전하는 플로팅 디퓨전 노드들(FD1, FD2, FD3) 중 적어도 하나에 전송되어 축적될 수 있다. 플로팅 디퓨전 노드들(FD1, FD2, FD3) 각각에는 기생 커패시터(미도시)가 형성되거나, 실제 커패시터 소자가 연결될 수 있다.
픽셀(PX)은 제1 전송 트랜지스터(LTG)를 포함할 수 있다. 제1 전송 트랜지스터(LTG)는 라지 포토 다이오드(LPD)와 플로팅 디퓨전 노드(FD1)의 사이에 연결될 수 있다. 제1 전송 트랜지스터(LTG)의 제1 단자는 라지 포토 다이오드(LPD)의 출력 단과 연결되고, 제1 전송 트랜지스터(LTG)의 제2 단자는 플로팅 디퓨전 노드(FD1)에 연결될 수 있다. 제1 전송 트랜지스터(LTG)는 로우 드라이버(120)로부터 수신된 제1 전송 제어 신호(LTS)에 응답하여 턴-온 또는 턴-오프될 수 있고, 라지 포토 다이오드(LPD)에서 생성된 광 전하를 플로팅 디퓨전 노드(FD1)로 전송할 수 있다.
픽셀(PX)은 컨버전 게인 트랜지스터(DRG)를 포함할 수 있다. 컨버전 게인 트랜지스터(DRG)의 제1 단자는 플로팅 디퓨전 노드(FD1)에 연결될 수 있고, 컨버전 게인 트랜지스터(DRG)의 제2 단자는 플로팅 디퓨전 노드(FD2)에 연결될 수 있다. 로우 드라이버(120)로부터 수신된 컨버전 게인 신호(CGS)에 응답하여 컨버전 게인 트랜지스터(DRG)는 턴-온 또는 턴-오프될 수 있고, 플로팅 디퓨전 노드들(FD1, FD2)을 서로 연결할 수 있다. 컨버전 게인 트랜지스터(DCG)가 턴-온되면, 플로팅 디퓨전 노드(FD1) 및 플로팅 디퓨전 노드(FD2)가 서로 연결되어 커패시턴스가 증가하고, 컨버전 게인은 감소할 수 있다. 즉, 컨버전 게인 트랜지스터(DCG)가 턴-온되면 로우 컨버전 게인(LCG) 모드로 동작할 수 있다. 반대로, 컨버전 게인 트랜지스터(DCG)가 턴-오프되면 하이 컨버전 게인(HCG) 모드로 동작할 수 있다.
픽셀(PX)은 제2 전송 트랜지스터(STG)를 포함할 수 있다. 제2 전송 트랜지스터(STG)는 스몰 포토 다이오드(SPD)와 플로팅 디퓨전 노드(FD3) 사이에 연결될 수 있다. 제2 전송 트랜지스터(STG)의 제1 단자는 스몰 포토 다이오드(SPD)의 출력 단과 연결되고, 제2 전송 트랜지스터(STG)의 제2 단자는 플로팅 디퓨전 노드(FD3)에 연결될 수 있다. 제2 전송 트랜지스터(STG)는 로우 드라이버(120)로부터 수신된 제2 전송 제어 신호(STS)에 응답하여 턴-온 또는 턴-오프될 수 있고, 스몰 포토 다이오드(SPD)에서 생성된 광 전하를 플로팅 디퓨전 노드(FD3)로 전송할 수 있다.
픽셀(PX)은 제1 스위치 트랜지스터(SW1)를 포함할 수 있다. 제1 스위치 트랜지스터(SW1)의 제1 단자는 플로팅 디퓨전 노드(FD2)에 연결될 수 있고, 제1 스위치 트랜지스터(SW1)의 제2 단자는 플로팅 디퓨전 노드(FD3)에 연결될 수 있다. 제1 스위치 트랜지스터(SW1)는 로우 드라이버(120)로부터 수신된 제1 스위치 제어 신호(SWS1)에 응답하여 턴-온 또는 턴-오프될 수 있고, 플로팅 디퓨전 노드들(FD2, FD3)을 서로 연결할 수 있다.
픽셀(PX)은 커패시터(SC)를 포함할 수 있다. 커패시터(SC)의 제1 단자는 플로팅 디퓨전 노드(FD3)에 연결될 수 있고, 커패시터(C1)의 제2 단자는 SC 전압(VSC)이 인가될 수 있다. 제1 스위치 트랜지스터(SW1)가 턴-온되면, 플로팅 디퓨전 노드들(FD2, FD3)이 서로 연결되고, 커패시터(SC)는 플로팅 디퓨전 노드(FD2)에 형성된 기생 커패시터와 병렬로 연결될 수 있다. 이에 따라, 플로팅 디퓨전 노드(FD2)의 커패시턴스는 증가할 수 있다. 또한, 본 개시의 예시적 실시예에 따르면, 노출 동작에 의해 스몰 포토 다이오드(SPD)로부터 전하가 오버 플로우(overflow)될 수 있고, 오버플로우된 전하가 플로팅 디퓨전 노드(FD3)를 거쳐 커패시터(SC)에 축적될 수 있다.
픽셀(PX)은 리셋 트랜지스터(RG)를 포함할 수 있다. 리셋 트랜지스터(RG)는 플로팅 디퓨전 노드들(FD1, FD2, FD3) 중 적어도 하나에 축적된 전하를 리셋시킬 수 있다. 리셋 트랜지스터(RG)의 제1 단자는 리셋 전압(예컨대, RD 전압(VRD))이 인가될 수 있고, 리셋 트랜지스터(RG)의 제2 단자는 플로팅 디퓨전 노드(FD2)에 연결될 수 있다. 한편, 본 개시는 이에 한하지 않으며, 제2 단자에는 픽셀 전압(VPIX)이 인가될 수도 있다. 리셋 트랜지스터(RG)는 로우 드라이버(120)로부터 수신된 리셋 제어 신호(RS)에 응답하여 턴-온 또는 턴-오프될 수 있고, 플로팅 디퓨전 노드(FD2)에 축적된 전하를 배출하여 리셋 트랜지스터(RG)는 플로팅 디퓨전 노드(FD2)를 리셋할 수 있다.
픽셀(PX)은 구동 트랜지스터(DX)를 포함할 수 있다. 구동 트랜지스터(DX)의 제1 단자는 선택 트랜지스터(SX)에 연결될 수 있고, 구동 트랜지스터(DX)의 제2 단자는 구동 전압(예컨대, 픽셀 전압(VPIX))이 인가될 수 있다. 구동 트랜지스터(DX)는 컬럼 라인(CL)에 연결된 전류 소스(CS)에 의하여 생성되는 바이어스 전류(IL)를 기초로 소스 팔로워(Source Follower)로 동작할 수 있으며, 플로팅 디퓨전 노드들(FD1, FD2, FD3) 중 적어도 하나에 축적된 전하에 대응하는 전압을 픽셀 신호로서 출력할 수 있다.
픽셀(PX)은 선택 트랜지스터(SX)를 포함할 수 있다. 선택 트랜지스터(DX)의 제1 단자는 구동 트랜지스터(DX)에 연결될 수 있고, 선택 트랜지스터(DX)의 제2 단자는 컬럼 라인(CL)에 연결될 수 있다. 선택 트랜지스터(SX)는 로우 드라이버(120)로부터 수신된 선택 신호(SEL)에 응답하여 턴-온 또는 턴-오프될 수 있다. 리드아웃 동작에서 선택 트랜지스터(SX)가 턴-온되면, 컬럼 라인(CL)으로 리셋 동작에 대응하는 리셋 신호 또는 전하 축적 동작에 대응하는 이미지 신호를 포함하는 픽셀 신호가 출력될 수 있다.
라지 포토 다이오드(LPD)는 게인 제어 트랜지스터(DRG)를 통해 듀얼 컨버전 게인에 대응하는 픽셀 신호들을 생성할 수 있다. 예를 들어, 라지 포토 다이오드(LPD)의 리드아웃 기간 중에 로우 컨버전 게인(LCG) 모드로 동작 시, 게인 제어 트랜지스터(DRG)는 턴-온되어, 플로팅 디퓨전 노드(FD2)가 플로팅 디퓨전 노드(FD1)에 연결되어 커패시턴스가 증가할 수 있다. 다른 예를 들어, 라지 포토 다이오드(LPD)의 리드아웃 기간 중에 하이 컨버전 게인(HCG) 모드로 동작 시, 게인 제어 트랜지스터(DRG)는 턴-오프될 수 있고, 플로팅 디퓨전 노드(FD2)가 플로팅 디퓨전 노드(FD1)에 연결되지 않아, 플로팅 디퓨전 노드(FD1)는 기존의 커패시턴스(예컨대, 기생 커패시턴스)를 유지할 수 있다.
스몰 포토 다이오드(SPD)는 제1 스위치 트랜지스터(SW1)를 통해 듀얼 컨버전 게인에 대응하는 픽셀 신호들을 생성할 수 있다. 예를 들어, 스몰 포토 다이오드(SPD)의 리드아웃 기간 중에 로우 컨버전 게인(LCG) 모드로 동작 시, 제1 스위치 트랜지스터(SW1)는 턴-온될 수 있고, 플로팅 디퓨전 노드(FD3)가 플로팅 디퓨전 노드(FD2)에 연결되어 커패시턴스가 증가할 수 있다. 다른 예를 들어, 스몰 포토 다이오드(SPD)의 리드아웃 기간 중에 하이 컨버전 게인(HCG) 모드로 동작 시, 제1 스위치 트랜지스터(SW1)는 턴-오프될 수 있고, 플로팅 디퓨전 노드(FD3)가 플로팅 디퓨전 노드(FD2)에 연결되지 않아, 플로팅 디퓨전 노드(FD2)는 기존의 커패시턴스(예컨대, 기생 커패시턴스)를 유지할 수 있다.
일 실시예에 따라, 로우 드라이버(120)는 SC 전압(VSC) 및 RD 전압(VRD)의 전압 값을 리드아웃 구간과 EIT(Exposure Integration Time) 구간에서 각각 상이하게 설정할 수 있다. 일 실시예에 따라, 리드아웃 구간에서, SC 전압(VSC) 및 RD 전압(VRD)은 서로 동일한 전압 값을 가질 수 있다. 예를 들어, SC 전압(VSC) 및 RD 전압(VRD)은 로우 드라이버(120)의 내부 레귤레이터에서 제공된 내부 레귤레이터 전압(VRG)에 상응할 수 있다.
다른 실시예에 따라, EIT 구간에서, SC 전압(VSC) 및 RD 전압(VRD)은 서로 상이한 전압 값을 가질 수 있다. 예를 들어, EIT 구간에서 SC 전압(VSC)은 상기 내부 레귤레이터 전압(VRG)과 상이한 제1 내부 전압(VIN1)에 상응할 수 있다. 상기 제1 내부 전압(VIN)은, 상기 내부 레귤레이터 전압(VRG)보다 작은 전압 값을 가질 수 있다. 제1 내부 전압(VIN1)의 전압 값이 클수록 누설 전류인 암전류(dark current)가 증가하기 때문에, 제1 내부 전압(VIN1)의 전압 값은 내부 레귤레이터 전압(VRG)보다 작은 값으로 설정될 수 있다. 다른 예를 들어, EIT 구간에서 RD 전압(VRD)은 픽셀 전압(VPIX)에 상응할 수 있다. EIT 구간에서 고조도의 광 입력이 수신된 경우, 포토 다이오드로의 역방향 누설 전류가 발생할 수 있고, 픽셀 어레이(110) 전체에 발생하는 누설 전류의 크기가 상당히 크기 때문에, 누설 전류에 의한 IR 드롭을 방지하기 위하여, 외부 레귤레이터에 의해 제공되는 픽셀 전압(VPIX)을 RD 전압(VRD)으로 사용할 수 있다.
다시 말해, 리드아웃 구간에서 RD 전압(VRD) 및 SC 전압(VSC) 각각은, 서로 내부 레귤레이터 전압(VRG)으로 동일하지만, 서로 연결되는 단자가 상이하므로 단위 픽셀(PX) 내부에서 분리되는 것을 알 수 있다.
스몰 포토 다이오드(SPD)의 리셋 구간에서, 리셋 트랜지스터(RG)가 턴-온되어 플로팅 디퓨전 노드(FD2)의 전하를 방전하는 동안, 로우 드라이버(120)부터 RD 전압(VRD)까지 메탈 라인에 의한 저항 성분이 관측될 수 있다. 상기 저항 성분은, 하나의 로우 내에서 몇 번째 컬럼에 위치한 단위 픽셀(PX)인지에 따라 다를 수 있다. 예를 들어, 로우 드라이버(120)로부터 가장 이격된 N번째 컬럼의 단위 픽셀이 관측할 수 있는 저항 성분은, 로우 드라이버(120)에서 가장 가까운 첫 번째 컬럼의 단위 픽셀이 관측할 수 있는 저항 성분보다 클 수 있다. 다시 말해, 로우 드라이버(120)에서 멀리 위치하는 컬럼의 단위 픽셀일수록 상기 저항 성분이 증가될 수 있다.
또한, 로우 드라이버(120)와 단위 픽셀(PX)의 전기적 연결로 인해, 커패시터(SC)와 메탈 라인에 의한 저항 성분에 기반한 시정수(time constant)에 따라 플로팅 디퓨전 노드(FD3)의 전위가 낮아지는 구간이 발생할 수 있다. 이 때, 로우 드라이버(120)에서 가장 이격된 N번째 컬럼의 단위 픽셀은 하나의 로우에 포함된 N개의 커패시터들이 모두 병렬로 연결되어 큰 용량의 커패시터로 관측할 수 있다. 로우 드라이버(120)에서 가장 가까운 N번째 컬럼의 단위 픽셀은 하나의 커패시터(SC)만큼의 커패시턴스를 관측할 수 있다. 각각의 단위 픽셀(PX)에 상응하는 시정수를 나타내면 아래와 같다.
상기 수학식 1에서, 
은 단위 픽셀(PX)과 로우 드라이버(120)간에 메탈 라인에 의한 저항 성분, 
는 커패시터(SC)의 커패시턴스 값, 
은 몇 번째 컬럼인지, 
은 RD 전압(VRD) 및 SC 전압(VSC)간에 기생 커패시턴스 값을 각각 나타낸다.
다시 말해, 로우 드라이버(120)에서 멀리 위치하는 단위 픽셀(PX)일수록, 
값도 증가하고, 
값도 증가하여, 시정수는 증가될 수 있다. 컬럼 위치에 따른 시정수의 변화는 도 7a에서 후술하기로 한다.
도 3은 본 개시의 예시적 실시예들에 따른 단위 픽셀의 구현 예를 나타내는 회로도이다.
도 3을 참조하면, 단위 픽셀(PX)는 연결 스위치(CTG)를 더 포함할 수 있다. 상기 연결 스위치(CTG)는 트랜지스터로 구현될 수 있다. 연결 스위치(CTG)의 제1 단자는 RD 전압(VRD) 단자에 연결될 수 있고, 연결 스위치(CTG)의 제2 단자는 SC 전압(VSC) 단자에 연결될 수 있다. 연결 스위치(CTG)는 게이트 단을 통해 로우 드라이버(120)로부터 연결 제어 신호(CSW)를 수신함으로써 턴-온 또는 턴-오프될 수 있다. 연결 스위치(CTG)가 턴-온 되는 경우, RD 전압(VRD) 단자와 SC 전압(VSC) 단자는 서로 전기적으로 연결될 수 있다.
다양한 실시예들에 따라, 연결 스위치(CTG)가 턴-온되는 경우, 커패시터(SC)의 양단은 각각 SC 전압(VSC) 단자와 RD 전압(VRD) 단자에 연결될 수 있다. 따라서, SC 전압(VSC) 및 RD 전압(VRD)가 내부 레귤레이터 전압(VRG)의 동일한 전압 값을 갖는 구간(예를 들어, 리드아웃 구간)에는 커패시터(SC)의 양단에 전압 차이가 없으므로, 커패시터(SC)는 무시될 수 있다. 또한, SC 전압(VSC) 및 RD 전압(VRD)가 내부 레귤레이터 전압(VRG)의 동일한 전압 값을 갖는 구간 동안, RD 전압(VRD) 단자와 로우 드라이버(120) 간에 저항 성분과 SC 전압(VSC) 단자와 로우 드라이버(120) 간에 저항 성분은 서로 병렬 연결되어 단위 픽셀(PX)이 관측하는 등가 저항의 값이 크게 감소될 수 있다. 즉, 연결 스위치(CTG)가 턴-온된 경우, 단위 픽셀(PX)의 시정수는 아래와 같다.
수학식 2에서, 
는 SC 전압(VSC) 단자 및 RD 전압(VRD) 단자의 저항 성분이 병렬 연결되어 측정되는 등가 저항 성분을 나타낸다.
다양한 실시예들에 따라, 로우 드라이버(120)는 미리 정의된 구간에 상응하여 연결 제어 신호(CSW)를 출력할 수 있다. 예를 들어, 스몰 포토 다이오드(SPD)의 동작 구간에 상응하여 상기 연결 제어 신호(CSW)를 단위 픽셀(PX)에게 전송할 수 있다. 일 실시예에 따라, 로우 드라이버(120)는 스몰 포토 다이오드(SPD)의 리셋 구간에 연결 제어 신호(CSW)를 활성화할 수 있다. 스몰 포토 다이오드(SPD)의 리셋 구간에 연결 스위치(CTG)를 턴-온하여 플로팅 디퓨전 노드(FD3)의 전압 레벨이 RD 전압(VRD)에 도달하는 시간을 단축시킬 수 있다. 다른 실시예에 따라, 로우 드라이버(120)는 단위 픽셀(PX)에 대한 리드아웃 구간에 연결 제어 신호(CSW)를 활성화할 수 있다.
도 4는 본 개시의 예시적 실시예들에 따른 단위 픽셀의 동작을 설명하는 타이밍도이다.
도 4를 참조하면, 제1 구간(P1)은 라지 포토 다이오드(LPD)의 리셋 구간에 상응할 수 있다. 제1 구간(P1)동안, 리셋 제어 신호(RS)의 로직 하이에 응답하여 리셋 트랜지스터(RG)가 턴-온될 수 있다. 플로팅 디퓨전 노드(FD1)는 리셋 트랜지스터(RG)에 의해 리셋될 수 있다. 제1 구간(P1)에서, 단위 픽셀(PX)의 리셋 레벨(플로팅 디퓨전 노드(FD1)의 전압)에 해당하는 리셋 신호가 리드아웃될 수 있다. 제1 구간(P1)에서, RD 전압(VRD)은 내부 레귤레이터 전압(VRG)에 상응할 수 있다. 제1 구간(P1)동안, SC 전압(VSC)은 내부 레귤레이터 전압(VRG)보다 낮은 전압 값의 제1 내부 전압(VIN1)에 상응할 수 있다. 상기 제1 내부 전압(VIN1)은 EIT 전압(VSC_EIT)으로 지칭될 수도 있다. 내부 레귤레이터 전압(VRG)의 RD 전압(VRD)보다 제1 내부 전압(VIN1)의 SC 전압(VSC) 레벨이 더 낮은 이유는, 정전 누설 전류에 기반한 암전류 크기를 감소시키기 위함이다. 제1 구간(P1)은 라지 포토 다이오드(LPD)의 리셋 구간이기 때문에 연결 제어 신호(CSW)는 비활성 상태일 수 있다.
제2 구간(P2)은 EIT 구간에 상응할 수 있다. 제2 구간(P2)에서 RD 전압(VRD)은 내부 레귤레이터 전압(VRG)에서 픽셀 전압(VPIX)으로 변경될 수 있다. EIT 구간에서 고조도의 광 입력이 수신되는 경우, 픽셀 어레이(110) 전체에 누설 전류를 발생시킬 수 있기 때문에, 상대적으로 낮은 레벨의 픽셀 전압(VPIX)으로 변경될 수 있다. 제4 구간(P4)은, EIT 구간에 상응하며, 제2 구간(P2)에 대한 설명으로 대체될 수 있다.
제3 구간(P3)은 스몰 포토 다이오드(SPD)의 리셋 구간에 상응할 수 있다. 제3 구간(P3)동안, 플로팅 디퓨전 노드(FD3)는 리셋되고, 단위 픽셀(PX)의 리셋 레벨(플로팅 디퓨전 노드(FD3)의 전압)에 해당하는 리셋 신호가 리드아웃될 수 있다. 제3 구간(P3)에서, 연결 제어 신호(CSW)가 활성화될 수 있다. 플로팅 디퓨전 노드(FD3)에 전기적으로 연결된 커패시터(SC)에 의한 리셋 시간이 길어지는 것을 개선하기 위하여, 연결 스위치(CTG)가 턴-온될 수 있다. 즉, 연결 제어 신호(CSW)는 내부 레귤레이터 전압(VRG)을 공급받아 로직 하이로 천이될 수 있다.
제5 구간(P5)은, 단위 픽셀(PX)에 대한 리드아웃 구간에 상응할 수 있다. 전술한 바와 같이, 리드아웃 구간의 경우, SC 전압(VSC) 및 RD 전압(VRD)은 서로 동일한 전압에 상응할 수 있다. 예를 들어, SC 전압(VSC) 및 RD 전압(VRD)은 내부 레귤레이터 전압(VRG)에 상응할 수 있다. 로우 드라이버(120)는 연결 제어 신호(CSW)를 활성화시켜 SC 전압(VSC) 노드와 RD 전압(VRD)를 전기적으로 연결할 수 있다.
리드아웃 구간에 상응하는 제5 구간(P5)은, 라지 포토 다이오드(LPD)에 대한 제1 리드아웃 구간 및 스몰 포토 다이오드(SPD)에 대한 제2 리드아웃 구간으로 구분될 수 있다. 제1 리드아웃 구간의 경우, 리셋 제어 신호(RS)가 하이 레벨에서 로우 레벨로 천이된 후, 게인 제어 신호(CGS)는 로직 로우이므로, 제1 시간(T1)에서 출력되는 픽셀 신호는 라지 포토 다이오드(LPD)의 하이 컨버전 게인(HCG) 모드의 리셋 신호에 상응할 수 있다. 상기 제1 시간(T1) 이후, 전송 트랜지스터(LTG)가 턴-온될 수 있고, 라지 포토 다이오드(LPD)에서 생성된 전하가 플로팅 디퓨전 노드(FD1)로 이동하여 축적될 수 있다.
제2 시간(T2)에서, 축적된 플로팅 디퓨전 노드(FD1)에 대응하는 이미지 신호가 컬럼 라인(CL)을 통해 출력될 수 있다. 제2 시간(T2)에서 출력되는 픽셀 신호는 라지 포토 다이오드(LPD)의 하이 컨버전 게인(HCG) 모드의 이미지 신호에 상응할 수 있다.
다양한 실시예에 따라, 제2 시간(T2) 이후에, 게인 제어 트랜지스터(DRG)가 턴-온되어 플로팅 디퓨전 노드(FD1)는 플로팅 디퓨전 노드(FD2)와 연결될 수 있다. 즉, 제2 시간(T2) 및 제3 시간(T3) 사이에 게인 제어 트랜지스터(DRG)가 턴-온되어 로우 컨버전 게인(LCG) 모드로 스위칭되고, 전송 트랜지스터(LTG)가 턴-온되어, 로우 컨버전 게인(LCG) 모드의 라지 포토 다이오드(LPD)에서 생성된 전하가 플로팅 디퓨전 노드(FD1)로 이동하여 축적될 수 있다. 이에 따라, 제3 시간(T3)에서, 로우 컨버전 게인(LCG) 모드의 이미지 신호가 출력될 수 있다.
제4 시간(T4)에서 로우 컨버전 게인(LCG) 모드의 리셋 신호가 출력될 수 있다. 제3 시간(T3) 이후에 리셋 제어 신호(RS)가 로우 레벨에서 하이 레벨로 천이될 수 있다. 상기 리셋 제어 신호(RS)에 기반하여 플로팅 디퓨전 노드들(FD1, FD2)은 픽셀 전압(VPIX)으로 리셋될 수 있다. 따라서, 제4 시간(T4)에 출력되는 픽셀 신호는 로우 컨버전 게인(LCG) 모드의 리셋 신호에 상응할 수 있다.
도 5a는 비교 예에 따른 단위 픽셀의 일 구현 예를 도시한 회로도이다. 도 5b는 비교 예에 따른 단위 픽셀의 다른 구현 예에 따른 회로도이다.
도 5a, 도 5b를 참조하면, 단위 픽셀(PX)은 연결 스위치(CTG)를 포함하지 않을 수 있다. 즉, 연결 스위치(CTG)를 추가적으로 포함하여 전압 노드들 간에 연결을 제어하는 대신, 전압 노드들 중 적어도 하나 이상을 전기적으로 통합할 수 있다.
일 실시예에 따라, 도 5a를 참조하면 단위 픽셀(PX)은 RD 전압(VRD) 노드를 픽셀 전압(VPIX) 노드로 대체할 수 있다. 즉, 리셋 트랜지스터(RG)의 드레인 단으로 인가되는 전압은 픽셀 전압(VPIX)에 상응할 수 있다.
리셋 트랜지스터(RG)의 드레인 단에 입력되는 픽셀 전압(VPIX)은 RD 전압(VRD)의 크기보다 큰 전압 레벨을 가질 수 있다. 단위 픽셀(PX)에 대한 리드아웃 구간에서 리셋 트랜지스터(RG)의 드레인 단에 기존에 인가되었던 RD 전압(VRD)보다 더 낮은 전압 레벨을 가지는 픽셀 전압(VPIX)이 인가되는 경우, 리드아웃할 때, 픽셀 신호의 PSRR(power supply rejection ratio)의 특성이 열화될 수 있다. PSRR 특성이 열화됨에 따라, 픽셀 어레이(110)의 단위 픽셀(PX)마다 암전류의 특성이 상이하게 나타나는 다크 쉐이딩(dark shading) 현상이 야기되는 단점이 존재한다.
다른 실시예에 따라, 도 5b를 참조하면, 단위 픽셀(PX)은 RD 전압(VRD) 노드를 SC 전압(VSC) 노드로 대체할 수 있다. 즉, 리셋 트랜지스터(RG)의 드레인 단에 인가되는 전압은 SC 전압(VSC)에 상응할 수 있다.
리셋 트랜지스터(RG)의 드레인 단에 SC 전압(VSC)이 인가되는 경우, 커패시터(SC)의 양 단에 동일한 SC 전압(VSC)이 인가되어 시정수를 계산할 때 고려되었던 커패시터(SC)의 커패시턴스 값은 제거될 수 있다. 다만, 고조도의 광 입력이 수신되었을 때, 커패시턴스 확장을 위한 커패시터(SC)를 이용할 수 없을 수 있다. 이에 따라 포토 다이오드(PD)로 누설 전류가 발생하고, IR 드롭이 발생하는 단점이 존재한다.
도 6a는 본 개시의 예시적 실시예에 따른 단위 픽셀의 구현 예를 나타내는 회로도이다. 도 3과 중복되는 내용은 생략하기로 한다.
도 3 및 도 6a를 참조하면, 단위 픽셀 회로는 하나의 포토 다이오드(PD)를 포함할 수 있다. 즉, 포토 다이오드(PD)에서 생성된 광 전하는 전달 트랜지스터(TG)가 턴-온되면 플로팅 디퓨전 노드(FD1)로 이동할 수 있다. 도 6a의 단위 픽셀 회로는 듀얼 컨버전 게인으로 동작할 수 있다. 즉, 컨버전 게인 신호(CGS)가 로직 하이인 경우, 게인 제어 트랜지스터(DRG)가 턴-온되어 플로팅 디퓨전 노드(FD1) 및 플로팅 디퓨전 노드(FD2)가 연결되고, 로우 컨버전 모드로 동작할 수 있다. 컨버전 게인 신호(CGS)가 로직 로우인 경우, 게인 제어 트랜지스터(DRG)가 턴-오프되어 플로팅 디퓨전 노드(FD1)는 플로팅 디퓨전 노드(FD2)와 전기적으로 연결이 해제되고, 하이 컨버전 게인으로 동작할 수 있다. 도 6a에서 하나의 포토 다이오드(PD)를 포함하는 단위 픽셀 회로의 경우에도 로직 하이의 연결 제어 신호(CSW)를 수신하고 연결 트랜지스터(CTG)가 턴-온되어, 시정수가 감소되는 효과는 도 3에 도시된 것과 동일하게 적용될 수 있다.
도 6b는 본 개시의 예시적 실시예에 따른 단위 픽셀의 구현 예를 나타내는 회로도이다.
도 6b를 참조하면, 단위 픽셀 회로는 하나의 포토 다이오드(PD)를 포함할 수 있다. 즉, 포토 다이오드(PD)에서 생성된 광 전하는 전달 트랜지스터(TG)가 턴-온되면 플로팅 디퓨전 노드(FD1)로 이동할 수 있다. 이 때, 노출 동작에 의해 포토 다이오드(PD)로부터 전하가 오버 플로우(overflow)될 수 있고, 오버플로우된 전하가 플로팅 디퓨전 노드(FD1)를 거쳐 커패시터(SC)에 축적될 수 있다. 도 6b에서 하나의 포토 다이오드(PD)를 포함하는 단위 픽셀 회로의 경우에도 로직 하이의 연결 제어 신호(CSW)를 수신하고 연결 트랜지스터(CTG)가 턴-온되어, 시정수가 감소되는 효과는 도 3에 도시된 것과 동일하게 적용될 수 있다.
도 7a 비교 예에 따른 플로팅 디퓨전 노드의 전압 레벨의 변화를 도시하는 그래프이고, 도 7b는 본 개시의 예시적 실시예들에 따른 연결 스위치(CTG)의 활성화에 기반한 플로팅 디퓨전 노드의 전압 레벨의 변화를 도시하는 그래프이다.
도 7a를 살펴보면, 연결 스위치(CTG)를 포함하지 않은 단위 픽셀(PX)의 플로팅 디퓨전 노드(FD3)에 대한 전압 레벨의 변화가 도시된다.
다양한 실시예들에 따라, 특정 로우의 단위 픽셀들 중 제1 컬럼에 위치한 단위 픽셀(PX)은 시정수에 따른 플로팅 디퓨전 노드(FD3)의 감소 구간이 거의 나타나지 않는 것을 확인할 수 있다. 이는, 수학식 1에 기반할 때, N은 1의 작은 값이기 때문이다. 제1 컬럼부터 제N 컬럼으로 단위 픽셀(PX)을 스위핑함에 따라 시정수에 따른 플로팅 디퓨전 노드(FD3)의 전압 레벨 감소 구간이 점점 길어지는 것을 알 수 있다. 즉, 제3 컬럼의 단위 픽셀(PX)까지는 가시적으로 플로팅 디퓨전 노드(FD3)의 전압 레벨이 감소하는 구간은 존재하지 않고, 포화(saturation)에 도달하는 시간이 오래 걸리도록 그래프가 변경되는 것을 알 수 있다. 다만, 제N번째 컬럼에 근접할수록, 해당 단위 픽셀(PX)의 플로팅 디퓨전 노드(FD3)의 전압 레벨이 시정수에 따라 감소하는 구간이 점점 길어지는 것을 알 수 있다. 이는, 수학식 1에 따라 N번째 컬럼에 다가갈수록 병렬로 보여지는 커패시터(SC)들이 늘어남에 따라 시정수 
값 중 
의 등가 커패시턴스 값이 증가하기 때문이며, 또한 해당 단위 픽셀(PX)로부터 로우 드라이버(120)까지 거리가 증가함에 따라 메탈 라인의 저항 성분인 
도 증가하기 때문이다.
도 7b를 살펴보면, 연결 스위치(CTG)를 포함하는 단위 픽셀(PX)의 플로팅 디퓨전 노드(FD3)에 대한 전압 레벨의 변화가 도시된다. 전술한 바와 같이, 연결 스위치(CTG)는 스몰 포토 다이오드(LPD)의 리셋 구간 및 단위 픽셀(PX)의 리드아웃 구간에서 활성화될 수 있다.
다양한 실시예들에 따라, 단위 픽셀(PX)은 SC 전압(VSC) 노드와 RD 전압(VRD) 노드를 전기적으로 연결함으로써 커패시터(SC)를 고려하지 않을 수 있다. 따라서, 시정수 
중 
의 등가 커패시턴스 값이 메탈 라인 간에 기생 커패시턴스만을 포함하도록 감소되며, 저항 성분인 
도 병렬 연결을 형성함으로써 감소하기 때문이다. 예를 들어, N번째 컬럼의 단위 픽셀(PX)의 플로팅 디퓨전 노드(FD3)의 전압 레벨이 포화에 도달하는 시간은 도 7a와 비교하면 현저히 감소되는 것을 알 수 있다. 추가적으로, 도 7a를 살펴보면, 특정 로우를 구성하는 단위 픽셀들 사이에 시정수에 따른 리셋 시간의 편차(deviation)이 매우 크나, 도 7b에서 특정 로우를 구성하는 단위 픽셀들 사이에 시정수에 리셋 시간의 편차는 거의 제거된 것을 알 수 있다. 이는, 시정수 
중 
의 등가 커패시턴스 값인 기생 커패시턴스는, 각각의 컬럼으로부터 로우 드라이버(120)까지 메탈 라인의 거리 변화에 비해 상대적으로 일정하기 때문이다.
도 8은 본 개시의 예시적 실시예에 따른 픽셀 어레이의 다른 예를 도시한다.
도 8을 참조하면, 다양한 실시예들에 따른 저해상도 픽셀 어레이가 도시된다. 예를 들어, 저해상도 픽셀 어레이는 하나의 로우를 형성하는 N개의 단위 픽셀들을 포함할 수 있다.
다양한 실시예들에 따라, 저해상도 픽셀 어레이는 제1 스위치(DSW1) 및 제2 스위치(DSW2)를 포함할 수 있다. 상기 제1 스위치(DSW1) 및 제2 스위치(DSW2)는 각각 SC 전압(VSC) 노드와 RD 전압(VRD) 노드를 전기적으로 연결할 수 있다. 예를 들어, 제1 스위치(DSW1)는 로우 드라이버(미도시)에 가장 인접한 첫 번째 단위 픽셀(PX)의 SC 전압(VSC) 노드와 RD 전압(VRD) 노드를 전기적으로 연결할 수 있다. 제2 스위치(DSW2)는 로우 드라이버(미도시)에 가장 이격된 N번째 단위 픽셀(PX)의 SC 전압(VSC) 노드와 RD 전압(VRD) 노드를 전기적으로 연결할 수 있다.
제1 스위치(DSW1) 및 제2 스위치(DSW2)가 모두 턴-온되는 경우, 저해상도 픽셀 어레이에 포함되는 모든 단위 픽셀들 각각의 SC 전압(VSC) 노드와 RD 전압(VRD) 노드를 전기적으로 연결될 수 있다. 이에 따라, 도 3에서 전술한 바와 같이, 단위 픽셀(PX) 내의 커패시터(SC)가 제거된 상태의 시정수에 기반하여 리셋 시간이 개선될 수 있다.
도 9은 본 개시의 예시적 실시예에 따른 전자 장치를 나타내는 블록도이다.
도 9을 참조하면, 전자 장치(1000)는 이미지 센서(1100), 애플리케이션 프로세서(1200), 디스플레이(1300), 메모리(1400), 스토리지(1500), 유저 인터페이스(1600) 및 무선 송수신부(1700)를 포함할 수 있다. 도 9의 이미지 센서(1100)는 도 1의 이미지 센서(100)에 대응할 수 있다. 도 1에서 전술한 설명과 중복되는 설명은 생략한다.
애플리케이션 프로세서(1200)는 전자 장치(1000)의 전반적인 동작을 제어하며 응용 프로그램, 운영 체제 등을 구동하는 시스템 온 칩(SoC)으로 제공될 수 있다. 애플리케이션 프로세서(1200)는 이미지 센서(1100)로부터 이미지 데이터를 수신할 수 있으며, 수신한 이미지 데이터에 대해 이미지 처리를 수행할 수 있다. 일부 실시예에서, 애플리케이션 프로세서(1200)는 수신한 이미지 데이터 및/또는 처리된 이미지 데이터를 메모리(1400) 또는 스토리지(1500)에 저장할 수 있다.
메모리(1400)는 애플리케이션 프로세서(1200)가 처리 또는 실행하는 프로그램들 및/또는 데이터를 저장할 수 있다. 스토리지(1500)는 NAND 플래시, 저항성 메모리 등의 비휘발성 메모리 장치로 구현될 수 있으며, 예컨대 스토리지(1500)는 메모리 카드(MMC, eMMC, SD, micro SD) 등으로 제공될 수 있다. 스토리지(1500)는 애플리케이션 프로세서(1200)의 이미지 처리 동작을 제어하는 실행 알고리즘에 대한 데이터 및/또는 프로그램을 저장할 수 있으며, 이미지 처리 동작이 수행될 때 데이터 및/또는 프로그램이 메모리(1400)로 로딩될 수 있다.
유저 인터페이스(1600)는 키보드, 커튼 키 패널, 터치 패널, 지문 센서, 마이크 등 사용자 입력을 수신할 수 있는 다양한 장치들로 구현될 수 있다. 유저 인터페이스(1600)는 사용자 입력을 수신하고, 수신된 사용자 입력에 대응하는 신호를 애플리케이션 프로세서(1200)에 제공할 수 있다. 무선 송수신부(1700)는 모뎀(1710), 트랜시버(1720), 및 안테나(1730)를 포함할 수 있다.
도 10a는 이미지 센서의 분리 사시도이고, 도 10b는 이미지 센서의 평면도이고, 도 10c는 본 개시의 예시적 실시예에 따른 이미지 센서의 분리 사시도이다.
도 10a 및 도 10b를 참조하면, 이미지 센서(100a)는 제1 칩(CH1) 및 제2칩(CH2)이 적층된 구조를 가질 수 있다. 제1 칩(CH1)에는 픽셀 어레이(도 1의 110)에 포함되는 복수의 픽셀(PX)들 각각의 픽셀 코어(예컨대 적어도 하나의 광전 변환 소자(PE) 및 픽셀 회로(PXC))가 형성되고, 제2 칩(CH2)에는 로직 회로, 예컨대, 로우 드라이버(120), 리드아웃 회로(130), 램프 신호 생성기(140) 및 타이밍 컨트롤러(150)가 형성될 수 있다.
도 10b에 도시된 바와 같이, 제1 칩(CH1) 및 제2 칩(CH1)은 중심부에 배치되는 엑티브 영역(AA) 및 로직 영역(LA)을 각각 포함하고, 또한, 칩의 외곽에 배치되는 주변 영역(PERR, PEI)을 포함할 수 있다. 제1 칩(CH1)의 엑티브 영역(PA)에는 광전 변환 소자(PE), 픽셀 회로(PXC)들이 2차원 어레이 구조로 배치될 수 있다. 제2 칩(CH2)의 로직 영역(LA)에는 로직 회로가 배치될 수 있다.
제1 칩(CH1) 및 제2 칩(CH2)의 주변 영역(PERR, PEI)에는 제3 방향(Z 방향)으로 연장된 관통 비아들(through vias)(TV)이 배치될 수 있다. 제1 칩(CH1) 및 제2 칩(CH1)은 관통 비아들(TV)을 통해 서로 전기적으로 결합될 수 있다. 제1 칩(CH1)의 주변 영역(PERR)에는 제1 방향(X 방향) 또는 제2 방향(Y 방향)으로 연장된 배선들, 수직 컨택들이 더 형성될 수 있다. 제2 칩(CH2)의 배선층에도 제1 방향(X 방향)과 제2 방향(Y 방향)으로 연장하는 다수의 배선 라인들이 배치될 수 있고, 이러한 배선 라인들은 로직 회로로 연결될 수 있다. 한편, 제1 칩(CH1)과 제2 칩(CH2)은 관통 비아(TV)를 통해 전기적으로 결합되는 구조에 대하여 설명하였으나, 이에 한정되는 것은 아니며, 예컨대, 제1 칩(CH1)과 제2 칩(CH2)은 Cu-Cu 본딩, 관통 비아와 Cu 패드의 결합, 관통 비아와 외부 접속 단자의 결합, 또는 일체형의 관통 비아를 통한 결합 등 다양한 결합 구조로 구현될 수 있다.
도 10c를 참조하면, 픽셀 어레이(110)에 포함되는 복수의 단위 픽셀(PX)들은 상부의 칩에 임베디드될 수 있다. 예를 들어, 상기 상부의 칩은 도 10a의 제1 칩(CH1)에 상응할 수 있다. 로우 드라이버(120)는 하부의 칩에 임베디드될 수 있다. 예를 들어, 하부의 칩은 도 10a의 제2 칩(CH2)에 상응할 수 있다. 다양한 실시예들에 따라, 적어도 하나의 제어 신호는 관통 비아(TV)들을 통해 전달될 수 있다. 예를 들어, 제1 스위치(DSW1)를 턴-온하는 제어 신호는 관통 비아(TV)를 통해 하부의 제2 칩(CH2)으로부터 상부의 제1 칩(CH1)에게 전기적으로 전달될 수 있다.
도 11은 멀티 카메라 모듈을 포함하는 전자 장치의 블록도이다. 도 12은 도 11의 카메라 모듈의 상세 블록도이다.
도 11을 참조하면, 전자 장치(1000)는 카메라 모듈 그룹(1100), 애플리케이션 프로세서(1200), PMIC(1300) 및 외부 메모리(1400)를 포함할 수 있다.
카메라 모듈 그룹(1100)은 복수의 카메라 모듈(1100a, 1100b, 1100c)을 포함할 수 있다. 비록 도면에는 3개의 카메라 모듈(1100a, 1100b, 1100c)이 배치된 실시예가 도시되어 있으나, 실시예들이 이에 제한되는 것은 아니다. 몇몇 실시예에서, 카메라 모듈 그룹(1100)은 2개의 카메라 모듈만을 포함하도록 변형되어 실시될 수 있다. 또한, 몇몇 실시예에서, 카메라 모듈 그룹(1100)은 k개(k는 4 이상의 자연수)의 카메라 모듈을 포함하도록 변형되어 실시될 수도 있다.
이하, 도 11을 참조하여, 카메라 모듈(1100b)의 상세 구성에 대해 보다 구체적으로 설명할 것이나, 이하의 설명은 실시예에 따라 다른 카메라 모듈들(1100a, 1100b)에 대해서도 동일하게 적용될 수 있다.
도 11을 참조하면, 카메라 모듈(1100b)은 프리즘(1105), 광학 경로 폴딩 요소(Optical Path Folding Element, 이하, ½OPFE½)(1110), 액츄에이터(1130), 이미지 센싱 장치(1140) 및 저장부(1150)를 포함할 수 있다.
프리즘(1105)은 광 반사 물질의 반사면(1107)을 포함하여 외부로부터 입사되는 광(L)의 경로를 변형시킬 수 있다.
몇몇 실시예에서, 프리즘(1105)은 제1 방향(X)으로 입사되는 광(L)의 경로를 제1 방향(X)에 수직인 제2 방향(Y)으로 변경시킬 수 있다. 또한, 프리즘(1105)은 광 반사 물질의 반사면(1107)을 중심축(1106)을 중심으로 A방향으로 회전시키거나, 중심축(1106)을 B방향으로 회전시켜 제1 방향(X)으로 입사되는 광(L)의 경로를 수직인 제2 방향(Y)으로 변경시킬 수 있다. 이때, OPFE(1110)도 제1 방향(X)및 제2 방향(Y)과 수직인 제3 방향(Z)로 이동할 수 있다.
몇몇 실시예에서, 도시된 것과 같이, 프리즘(1105)의 A방향 최대 회전 각도는 플러스(+) A방향으로는 15도(degree)이하이고, 마이너스(-) A방향으로는 15도보다 클 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
몇몇 실시예에서, 프리즘(1105)은 플러스(+) 또는 마이너스(-) B방향으로 20도 내외, 또는 10도에서 20도, 또는 15도에서 20도 사이로 움직일 수 있고, 여기서, 움직이는 각도는 플러스(+) 또는 마이너스(-) B방향으로 동일한 각도로 움직이거나, 1도 내외의 범위로 거의 유사한 각도까지 움직일 수 있다.
몇몇 실시예에서, 프리즘(1105)은 광 반사 물질의 반사면(1106)을 중심축(1106)의 연장 방향과 평행한 제3 방향(예를 들어, Z방향)으로 이동할 수 있다.
OPFE(1110)는 예를 들어 m(여기서, m은 자연수)개의 그룹으로 이루어진 광학 렌즈를 포함할 수 있다. m개의 렌즈는 제2 방향(Y)으로 이동하여 카메라 모듈(1100b)의 광학 줌 배율(optical zoom ratio)을 변경할 수 있다. 예를 들어, 카메라 모듈(1100b)의 기본 광학 줌 배율을 Z라고할 때, OPFE(1110)에 포함된 m개의 광학 렌즈를 이동시킬 경우, 카메라 모듈(1100b)의 광학 줌 배율은 3Z 또는 5Z 또는 5Z 이상의 광학 줌 배율로 변경될 수 있다.
액츄에이터(1130)는 OPFE(1110) 또는 광학 렌즈(이하, 광학 렌즈로 지칭)를 특정 위치로 이동시킬 수 있다. 예를 들어 액츄에이터(1130)는 정확한 센싱을 위해 이미지 센서(1142)가 광학 렌즈의 초점 거리(focal length)에 위치하도록 광학 렌즈의 위치를 조정할 수 있다.
이미지 센싱 장치(1140)는 이미지 센서(1142), 제어 로직(1144) 및 메모리(1146)을 포함할 수 있다. 이미지 센서(1142)는 광학 렌즈를 통해 제공되는 광(L)을 이용하여 센싱 대상의 이미지를 센싱할 수 있다. 이미지 센서(1142)는 HCG 이미지 데이터 및 LCG 이미지 데이터를 병합하여, 높은 동작 범위를 갖는 이미지 데이터를 생성할 수 있다.
제어 로직(1144)은 카메라 모듈(1100b)의 전반적인 동작을 제어할 수 있다. 예를 들어, 제어 로직(1144)은 제어 신호 라인(CSLb)을 통해 제공된 제어 신호에 따라 카메라 모듈(1100b)의 동작을 제어할 수 있다.
메모리(1146)는 캘리브레이션 데이터(1147)와 같은 카메라 모듈(1100b)의 동작에 필요한 정보를 저장할 수 있다. 캘리브레이션 데이터(1147)는 카메라 모듈(1100b)이 외부로부터 제공된 광(L)을 이용하여 이미지 데이터를 생성하는데 필요한 정보를 포함할 수 있다. 캘리브레이션 데이터(1147)는 예를 들어, 앞서 설명한 회전도(degree of rotation)에 관한 정보, 초점 거리(focal length)에 관한 정보, 광학 축(optical axis)에 관한 정보 등을 포함할 수 있다. 카메라 모듈(1100b)이 광학 렌즈의 위치에 따라 초점 거리가 변하는 멀티 스테이트(multi state) 카메라 형태로 구현될 경우, 캘리브레이션 데이터(1147)는 광학 렌즈의 각 위치별(또는 스테이트별) 초점 거리 값과 오토 포커싱(auto focusing)과 관련된 정보를 포함할 수 있다.
저장부(1150)는 이미지 센서(1142)를 통해 센싱된 이미지 데이터를 저장할 수 있다. 저장부(1150)는 이미지 센싱 장치(1140)의 외부에 배치될 수 있으며, 이미지 센싱 장치(1140)를 구성하는 센서 칩과 스택된(stacked) 형태로 구현될 수 있다. 몇몇 실시예에서, 저장부(1150)는 EEPROM(Electrically Erasable Programmable Read-Only Memory)으로 구현될 수 있으나 실시예들이 이에 제한되는 것은 아니다.
도 11, 도 12을 함께 참조하면, 몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각은 액추에이터(1130)를 포함할 수 있다. 이에 따라, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각은 그 내부에 포함된 액추에이터(1130)의 동작에 따른 서로 동일하거나 서로 다른 캘리브레이션 데이터(1147)를 포함할 수 있다.
몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 하나의 카메라 모듈(예를 들어, 1100b)은 앞서 설명한 프리즘(1105)과 OPFE(1110)를 포함하는 폴디드 렌즈(folded lens) 형태의 카메라 모듈이고, 나머지 카메라 모듈들(예를 들어, 1100a, 1100b)은 프리즘(1105)과 OPFE(1110)가 포함되지 않은 버티칼(vertical) 형태의 카메라 모듈일 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 하나의 카메라 모듈(예를 들어, 1100c)은 예를 들어, IR(Infrared Ray)을 이용하여 깊이(depth) 정보를 추출하는 버티컬 형태의 깊이 카메라(depth camera)일 수 있다. 이 경우, 애플리케이션 프로세서(1200)는 이러한 깊이 카메라로부터 제공받은 이미지 데이터와 다른 카메라 모듈(예를 들어, 1100a 또는 1100b)로부터 제공받은 이미지 데이터를 병합(merge)하여 3차원 깊이 이미지(3D depth image)를 생성할 수 있다.
몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 적어도 두 개의 카메라 모듈(예를 들어, 1100a, 1100b)은 서로 다른 관측 시야(Field of View, 시야각)를 가질 수 있다. 이 경우, 예를 들어, 복수의 카메라 모듈(1100a, 1100b, 1100c) 중 적어도 두 개의 카메라 모듈(예를 들어, 1100a, 1100b)의 광학 렌즈가 서로 다를 수 있으나, 이에 제한되는 것은 아니다.
또한, 몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각의 시야각은 서로 다를 수 있다. 이 경우, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각에 포함된 광학 렌즈 역시 서로 다를 수 있으나, 이에 제한되는 것은 아니다.
몇몇 실시예에서, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각은 서로 물리적으로 분리되어 배치될 수 있다. 즉, 하나의 이미지 센서(1142)의 센싱 영역을 복수의 카메라 모듈(1100a, 1100b, 1100c)이 분할하여 사용하는 것이 아니라, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각의 내부에 독립적인 이미지 센서(1142)가 배치될 수 있다.
다시 도 11을 참조하면, 애플리케이션 프로세서(1200)는 이미지 처리 장치(1210), 메모리 컨트롤러(1220), 내부 메모리(1230)를 포함할 수 있다. 애플리케이션 프로세서(1200)는 복수의 카메라 모듈(1100a, 1100b, 1100c)과 분리되어 구현될 수 있다. 예를 들어, 애플리케이션 프로세서(1200)와 복수의 카메라 모듈(1100a, 1100b, 1100c)은 별도의 반도체 칩으로 서로 분리되어 구현될 수 있다.
이미지 처리 장치(1210)는 복수의 서브 이미지 프로세서(1212a, 1212b, 1212c), 이미지 생성기(1214) 및 카메라 모듈 컨트롤러(1216)를 포함할 수 있다.
이미지 처리 장치(1210)는 복수의 카메라 모듈(1100a, 1100b, 1100c)의 개수에 대응하는 개수의 복수의 서브 이미지 프로세서(1212a, 1212b, 1212c)를 포함할 수 있다.
각각의 카메라 모듈(1100a, 1100b, 1100c)로부터 생성된 이미지 데이터는 서로 분리된 이미지 신호 라인(ISLa, ISLb, ISLc)를 통해 대응되는 서브 이미지 프로세서(1212a, 1212b, 1212c)에 제공될 수 있다. 예를 들어, 카메라 모듈(1100a)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLa)을 통해 서브 이미지 프로세서(1212a)에 제공되고, 카메라 모듈(1100b)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLb)을 통해 서브 이미지 프로세서(1212b)에 제공되고, 카메라 모듈(1100c)로부터 생성된 이미지 데이터는 이미지 신호 라인(ISLc)을 통해 서브 이미지 프로세서(1212c)에 제공될 수 있다. 이러한 이미지 데이터 전송은 예를 들어, MIPI(Mobile Industry Processor Interface)에 기반한 카메라 직렬 인터페이스(CSI; Camera Serial Interface)를 이용하여 수행될 수 있으나, 실시예들이 이에 제한되는 것은 아니다.
한편, 몇몇 실시예에서, 하나의 서브 이미지 프로세서가 복수의의 카메라 모듈에 대응되도록 배치될 수도 있다. 예를 들어, 서브 이미지 프로세서(1212a)와 서브 이미지 프로세서(1212c)가 도시된 것처럼 서로 분리되어 구현되는 것이 아니라 하나의 서브 이미지 프로세서로 통합되어 구현되고, 카메라 모듈(1100a)과 카메라 모듈(1100c)로부터 제공된 이미지 데이터는 선택 소자(예를 들어, 멀티플렉서) 등을 통해 선택된 후, 통합된 서브 이미지 프로세서에 제공될 수 있다.
각각의 서브 이미지 프로세서(1212a, 1212b, 1212c)에 제공된 이미지 데이터는 이미지 생성기(1214)에 제공될 수 있다. 이미지 생성기(1214)는 이미지 생성 정보(Generating Information) 또는 모드 신호(Mode Signal)에 따라 각각의 서브 이미지 프로세서(1212a, 1212b, 1212c)로부터 제공된 이미지 데이터를 이용하여 출력 이미지를 생성할 수 있다.
구체적으로, 이미지 생성기(1214)는 이미지 생성 정보 또는 모드 신호에 따라, 서로 다른 시야각을 갖는 카메라 모듈들(1100a, 1100b, 1100c)로부터 생성된 이미지 데이터 중 적어도 일부를 병합(merge)하여 출력 이미지를 생성할 수 있다. 또한, 이미지 생성기(1214)는 이미지 생성 정보 또는 모드 신호에 따라, 서로 다른 시야각을 갖는 카메라 모듈들(1100a, 1100b, 1100c)로부터 생성된 이미지 데이터 중 어느 하나를 선택하여 출력 이미지를 생성할 수 있다.
몇몇 실시예에서, 이미지 생성 정보는 줌 신호(zoom signal or zoom factor)를 포함할 수 있다. 또한, 몇몇 실시예에서, 모드 신호는 예를 들어, 유저(user)로부터 선택된 모드에 기초한 신호일 수 있다.
이미지 생성 정보가 줌 신호(줌 팩터)이고, 각각의 카메라 모듈(1100a, 1100b, 1100c)이 서로 다른 관측 시야(시야각)를 갖는 경우, 이미지 생성기(1214)는 줌 신호의 종류에 따라 서로 다른 동작을 수행할 수 있다. 예를 들어, 줌 신호가 제1 신호일 경우, 카메라 모듈(1100a)로부터 출력된 이미지 데이터와 카메라 모듈(1100c)로부터 출력된 이미지 데이터를 병합한 후, 병합된 이미지 신호와 병합에 사용하지 않은 카메라 모듈(1100b)로부터 출력된 이미지 데이터를 이용하여, 출력 이미지를 생성할 수 있다. 만약, 줌 신호가 제1 신호와 다른 제2 신호일 경우, 이미지 생성기(1214)는 이러한 이미지 데이터 병합을 수행하지 않고, 각각의 카메라 모듈(1100a, 1100b, 1100c)로부터 출력된 이미지 데이터 중 어느 하나를 선택하여 출력 이미지를 생성할 수 있다. 하지만 실시예들이 이에 제한되는 것은 아니며, 필요에 따라 이미지 데이터를 처리하는 방법은 얼마든지 변형되어 실시될 수 있다.
몇몇 실시예에서, 이미지 생성기(1214)는 복수의 서브 이미지 프로세서(1212a, 1212b, 1212c) 중 적어도 하나로부터 노출 시간이 상이한 복수의 이미지 데이터를 수신하고, 복수의 이미지 데이터에 대하여 HDR(high dynamic range) 처리를 수행함으로서, 다이나믹 레인지가 증가된 병합된 이미지 데이터를 생성할 수 있다.
카메라 모듈 컨트롤러(1216)는 각각의 카메라 모듈(1100a, 1100b, 1100c)에 제어 신호를 제공할 수 있다. 카메라 모듈 컨트롤러(1216)로부터 생성된 제어 신호는 서로 분리된 제어 신호 라인(CSLa, CSLb, CSLc)를 통해 대응되는 카메라 모듈(1100a, 1100b, 1100c)에 제공될 수 있다.
복수의 카메라 모듈(1100a, 1100b, 1100c) 중 어느 하나는 줌 신호를 포함하는 이미지 생성 정보 또는 모드 신호에 따라 마스터(master) 카메라(예를 들어, 1100b)로 지정되고, 나머지 카메라 모듈들(예를 들어, 1100a, 1100c)은 슬레이브(slave) 카메라로 지정될 수 있다. 이러한 정보는 제어 신호에 포함되어, 서로 분리된 제어 신호 라인(CSLa, CSLb, CSLc)를 통해 대응되는 카메라 모듈(1100a, 1100b, 1100c)에 제공될 수 있다.
줌 팩터 또는 동작 모드 신호에 따라 마스터 및 슬레이브로서 동작하는 카메라 모듈이 변경될 수 있다. 예를 들어, 카메라 모듈(1100a)의 시야각이 카메라 모듈(1100b)의 시야각보다 넓고, 줌 팩터가 낮은 줌 배율을 나타낼 경우, 카메라 모듈(1100b)이 마스터로서 동작하고, 카메라 모듈(1100a)이 슬레이브로서 동작할 수 있다. 반대로, 줌 팩터가 높은 줌 배율을 나타낼 경우, 카메라 모듈(1100a)이 마스터로서 동작하고, 카메라 모듈(1100b)이 슬레이브로서 동작할 수 있다.
몇몇 실시예에서, 카메라 모듈 컨트롤러(1216)로부터 각각의 카메라 모듈(1100a, 1100b, 1100c)에 제공되는 제어 신호는 싱크 인에이블 신호(sync enable) 신호를 포함할 수 있다. 예를 들어, 카메라 모듈(1100b)이 마스터 카메라이고, 카메라 모듈들(1100a, 1100c)이 슬레이브 카메라인 경우, 카메라 모듈 컨트롤러(1216)는 카메라 모듈(1100b)에 싱크 인에이블 신호를 전송할 수 있다. 이러한 싱크 인에이블 신호를 제공받은 카메라 모듈(1100b)은 제공받은 싱크 인에이블 신호를 기초로 싱크 신호(sync signal)를 생성하고, 생성된 싱크 신호를 싱크 신호 라인(SSL)을 통해 카메라 모듈들(1100a, 1100c)에 제공할 수 있다. 카메라 모듈(1100b)과 카메라 모듈들(1100a, 1100c)은 이러한 싱크 신호에 동기화되어 이미지 데이터를 애플리케이션 프로세서(1200)에 전송할 수 있다.
몇몇 실시예에서, 카메라 모듈 컨트롤러(1216)로부터 복수의 카메라 모듈(1100a, 1100b, 1100c)에 제공되는 제어 신호는 모드 신호에 따른 모드 정보를 포함할 수 있다. 이러한 모드 정보에 기초하여 복수의 카메라 모듈(1100a, 1100b, 1100c)은 센싱 속도와 관련하여 제1 동작 모드 및 제2 동작 모드로 동작할 수 있다.
복수의 카메라 모듈(1100a, 1100b, 1100c)은 제1 동작 모드에서, 제1 속도로 이미지 신호를 생성(예를 들어, 제1 프레임 레이트의 이미지 신호를 생성)하여 이를 제1 속도보다 높은 제2 속도로 인코딩(예를 들어, 제1 프레임 레이트보다 높은 제2 프레임 레이트의 이미지 신호를 인코딩)하고, 인코딩된 이미지 신호를 애플리케이션 프로세서(1200)에 전송할 수 있다. 이때, 제2 속도는 제1 속도의 30배 이하일 수 있다.
애플리케이션 프로세서(1200)는 수신된 이미지 신호, 다시 말해서 인코딩된 이미지 신호를 내부에 구비되는 메모리(1230) 또는 애플리케이션 프로세서(1200) 외부의 스토리지(1400)에 저장하고, 이후, 메모리(1230) 또는 스토리지(1400)로부터 인코딩된 이미지 신호를 리드아웃하여 디코딩하고, 디코딩된 이미지 신호에 기초하여 생성되는 이미지 데이터를 디스플레이할 수 있다. 예컨대 이미지 처리 장치(1210)의 복수의 서브 프로세서들(1212a, 1212b, 1212c) 중 대응하는 서브 프로세서가 디코딩을 수행할 수 있으며, 또한 디코딩된 이미지 신호에 대하여 이미지 처리를 수행할 수 있다.
복수의 카메라 모듈(1100a, 1100b, 1100c)은 제2 동작 모드에서, 제1 속도보다 낮은 제3 속도로 이미지 신호를 생성(예를 들어, 제1 프레임 레이트보다 낮은 제3 프레임 레이트의 이미지 신호를 생성)하고, 이미지 신호를 애플리케이션 프로세서(1200)에 전송할수 있다. 애플리케이션 프로세서(1200)에 제공되는 이미지 신호는 인코딩되지 않은 신호일 수 있다. 애플리케이션 프로세서(1200)는 수신되는 이미지 신호에 대하여 이미지 처리를 수행하거나 또는 이미지 신호를 메모리(1230) 또는 스토리지(1400)에 저장할 수 있다.
PMIC(1300)는 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각에 전력, 예컨대 전원 전압을 공급할 수 있다. 예를 들어, PMIC(1300)는 애플리케이션 프로세서(1200)의 제어 하에, 파워 신호 라인(PSLa)을 통해 카메라 모듈(1100a)에 제1 전력을 공급하고, 파워 신호 라인(PSLb)을 통해 카메라 모듈(1100b)에 제2 전력을 공급하고, 파워 신호 라인(PSLc)을 통해 카메라 모듈(1100c)에 제3 전력을 공급할 수 있다.
PMIC(1300)는 애플리케이션 프로세서(1200)로부터의 전력 제어 신호(PCON)에 응답하여, 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각에 대응하는 전력을 생성하고, 또한 전력의 레벨을 조정할 수 있다. 전력 제어 신호(PCON)는 복수의 카메라 모듈(1100a, 1100b, 1100c)의 동작 모드 별 전력 조정 신호를 포함할 수 있다. 예를 들어, 동작 모드는 저전력 모드(low power mode)를 포함할 수 있으며, 이때, 전력 제어 신호(PCON)는 저전력 모드로 동작하는 카메라 모듈 및 설정되는 전력 레벨에 대한 정보를 포함할 수 있다. 복수의 카메라 모듈(1100a, 1100b, 1100c) 각각에 제공되는 전력들의 레벨은 서로 동일하거나 또는 서로 상이할 수 있다. 또한, 전력의 레벨은 동적으로 변경될 수 있다.
이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
Claims (20)
- 제1 포토 다이오드;
상기 제1 포토 다이오드와 상이한 제2 포토 다이오드;
상기 제1 포토 다이오드에서 생성된 전하가 축적되는 제1 플로팅 디퓨전 노드;
상기 제2 포토 다이오드에서 생성된 전하가 축적되는 제2 플로팅 디퓨전 노드;
상기 제1 플로팅 디퓨전 노드와 제1 전압 노드에 연결되고, 상기 제1 포토 다이오드에서 오버플로우(overflow)된 전하를 축적하는 커패시터;
상기 제1 플로팅 디퓨전 노드와 제3 플로팅 디퓨전 노드를 연결하는 제1 스위치 트랜지스터;
상기 제3 플로팅 디퓨전 노드와 제2 전압 노드를 연결하는 리셋 트랜지스터;
상기 제2 플로팅 디퓨전 노드와 상기 제3 플로팅 디퓨전 노드를 연결하는 게인 제어 트랜지스터; 및
상기 제1 전압 노드와 상기 제2 전압 노드에 연결된 제2 스위치 트랜지스터를 포함하는 단위 픽셀 회로. - 제1항에 있어서,
상기 제2 스위치 트랜지스터는,
상기 제1 플로팅 디퓨전 노드에 대한 리셋 구간에 턴-온되어 상기 제1 전압 노드와 상기 제2 전압 노드를 연결하는 것을 특징으로 하는 단위 픽셀 회로. - 제1항에 있어서,
상기 제2 스위치 트랜지스터는,
상기 제2 플로팅 디퓨전 노드 및 상기 제3 플로팅 디퓨전 노드 중 적어도 하나에 대한 리드아웃 구간에 턴-온되어 상기 제1 전압 노드와 상기 제2 전압 노드를 연결하는 것을 특징으로 하는 단위 픽셀 회로. - 제3항에 있어서,
상기 적어도 하나에 대한 리드아웃 구간 동안, 상기 제1 전압 노드 및 상기 제2 전압 노드는 서로 동일한 전압 레벨을 갖는 것을 특징으로 하는 단위 픽셀 회로. - 제2항에 있어서,
상기 제2 스위치 트랜지스터는,
상기 제1 플로팅 디퓨전 노드에 대한 EIT(Exposure Integration Time) 구간에 상응하여 턴-오프되는 것을 특징으로 하는 단위 픽셀 회로. - 제5항에 있어서,
상기 EIT 구간 동안, 상기 제1 전압 노드 및 상기 제2 전압 노드는 서로 상이한 전압 레벨을 갖는 것을 특징으로 하는 단위 픽셀 회로. - 제1 칩에 구현되는 복수의 픽셀들이 배열된 픽셀 어레이; 및
상기 제1 칩과 적층 구조를 형성하는 제2 칩에 구현되는 로직 회로를 포함하고,
상기 복수의 픽셀들 각각은,
제1 포토 다이오드;
상기 제1 포토 다이오드와 상이한 제2 포토 다이오드;
상기 제1 포토 다이오드에서 생성된 전하가 축적되는 제1 플로팅 디퓨전 노드;
상기 제2 포토 다이오드에서 생성된 전하가 축적되는 제2 플로팅 디퓨전 노드;
상기 제1 플로팅 디퓨전 노드와 제1 전압 노드에 연결되고, 상기 제1 포토 다이오드에서 오버플로우(overflow)된 전하를 축적하는 커패시터;
상기 제1 플로팅 디퓨전 노드와 제3 플로팅 디퓨전 노드를 연결하는 제1 스위치 트랜지스터;
상기 제3 플로팅 디퓨전 노드와 제2 전압 노드를 연결하는 리셋 트랜지스터;
상기 제2 플로팅 디퓨전 노드와 상기 제3 플로팅 디퓨전 노드를 연결하는 게인 제어 트랜지스터; 및
상기 제1 전압 노드와 상기 제2 전압 노드에 연결된 제2 스위치 트랜지스터; 및
상기 제1 플로팅 디퓨전 노드 및 상기 제2 플로팅 디퓨전 노드에 축적된 전하를 픽셀 신호로 변환하는 구동 트랜지스터를 더 포함하고,
상기 로직 회로는, 상기 제1 스위치 트랜지스터, 상기 리셋 트랜지스터, 상기 게인 제어 트랜지스터, 상기 제2 스위치 트랜지스터, 상기 구동 트랜지스터를 각각 제어하는 제어 신호들을 생성 및 상기 제1 칩에게 전달하는 로우 드라이버를 더 포함하는 것을 특징으로 하는 이미지 센서. - 제7항에 있어서,
상기 제2 스위치 트랜지스터는,
상기 제1 플로팅 디퓨전 노드에 대한 리셋 구간에 상응하여 턴-온되는 것을 특징으로 하는 이미지 센서. - 제7항에 있어서,
상기 제2 스위치 트랜지스터는,
상기 제2 플로팅 디퓨전 노드 및 상기 제3 플로팅 디퓨전 노드 중 적어도 하나에 대한 리드아웃 구간에 상응하여 턴-온되는 것을 특징으로 하는 이미지 센서. - 제9항에 있어서,
상기 리드아웃 구간 동안, 상기 제1 전압 노드 및 상기 제2 전압 노드는 서로 동일한 전압 레벨을 갖는 것을 특징으로 하는 이미지 센서. - 제8항에 있어서,
상기 제2 스위치 트랜지스터는,
상기 제1 플로팅 디퓨전 노드에 대한 EIT 구간에 상응하여 턴-오프되는 것을 특징으로 하는 이미지 센서. - 제11항에 있어서,
상기 EIT 구간 동안, 상기 제1 전압 노드 및 상기 제2 전압 노드는 서로 상이한 전압 레벨을 갖는 것을 특징으로 하는 이미지 센서. - 제12항에 있어서,
상기 제2 전압 노드는, 외부 레귤레이터로부터 생성된 전압 레벨에 상응하고,
상기 제1 전압 노드는, 상기 로우 드라이버 내에 포함된 내부 레귤레이터로부터 생성된 전압 레벨에 상응하는 것을 특징으로 하는 이미지 센서. - 포토 다이오드;
상기 포토 다이오드에서 생성된 전하가 축적되는 제1 플로팅 디퓨전 노드;
상기 제1 플로팅 디퓨전 노드와 제1 전압 노드에 연결되고, 상기 제1 포토 다이오드에서 오버플로우(overflow)된 전하를 축적하는 커패시터;
상기 제1 플로팅 디퓨전 노드와 제2 플로팅 디퓨전 노드를 연결하는 스위치 트랜지스터;
상기 제2 플로팅 디퓨전 노드와 제2 전압 노드를 연결하는 리셋 트랜지스터; 및
상기 제1 전압 노드와 상기 제2 전압 노드에 연결된 제2 스위치 트랜지스터를 포함하는 단위 픽셀 회로. - 제14항에 있어서,
상기 스위치 트랜지스터는,
상기 제1 플로팅 디퓨전 노드에 대한 리셋 구간에 턴-온되어 상기 제1 전압 노드와 상기 제2 전압 노드를 연결하는 것을 특징으로 하는 단위 픽셀 회로. - 제14항에 있어서,
상기 스위치 트랜지스터는,
상기 제2 플로팅 디퓨전 노드에 대한 리드아웃 구간에 턴-온되어 상기 제1 전압 노드와 상기 제2 전압 노드를 연결하는 것을 특징으로 하는 단위 픽셀 회로. - 포토 다이오드;
상기 포토 다이오드에서 생성된 전하가 축적되는 제1 플로팅 디퓨전 노드;
상기 제1 플로팅 디퓨전 노드와 제2 플로팅 디퓨전 노드를 연결하는 게인 제어 트랜지스터;
상기 제2 플로팅 디퓨전 노드와 제1 전압 노드를 연결하고, 상기 게인 제어 트랜지스터의 턴-온에 기반하여 로우 컨버전 게인 모드 및 상기 게인 트랜지스터의 턴-오프에 기반하여 하이 컨버전 게인 모드를 제공하기 위한 커패시터;
상기 제2 플로팅 디퓨전 노드와 제2 전압 노드를 연결하는 리셋 트랜지스터; 및
상기 제1 전압 노드와 상기 제2 전압 노드에 연결된 스위치 트랜지스터를 포함하는 단위 픽셀 회로. - 제17항에 있어서,
상기 스위치 트랜지스터는,
상기 제1 플로팅 디퓨전 노드에 대한 리셋 구간 또는 리드아웃 구간에 턴-온되어 상기 제1 전압 노드와 상기 제2 전압 노드를 연결하는 것을 특징으로 하는 단위 픽셀 회로. - 서로 병렬로 연결되는 복수의 단위 픽셀들을 포함하는 픽셀 어레이; 및
상기 픽셀 어레이에게 제어 신호를 전송하기 위한 로우 드라이버를 포함하는 로직 회로를 포함하고,
상기 복수의 단위 픽셀들 각각은,
포토 다이오드, 상기 포토 다이오드에서 생성된 전하가 축적되는 제1 플로팅 디퓨전 노드, 상기 제1 플로팅 디퓨전 노드와 제1 전압 노드에 연결되고, 상기 제1 포토 다이오드에서 오버플로우(overflow)된 전하를 축적하는 커패시터, 상기 제1 플로팅 디퓨전 노드와 제2 플로팅 디퓨전 노드를 연결하는 스위치 트랜지스터, 상기 제2 플로팅 디퓨전 노드와 제2 전압 노드를 연결하는 리셋 트랜지스터, 및 상기 제1 전압 노드와 상기 제2 전압 노드에 연결된 제2 스위치 트랜지스터를 포함하고,
상기 픽셀 어레이는,
상기 로우 드라이버에 상기 복수의 단위 픽셀들 중 상기 로우 드라이버와 가장 이웃하는 제1 단위 픽셀의 제1 전압 노드와 제2 전압 노드를 연결하는 제1 스위치, 및 상기 복수의 단위 픽셀들 중 상기 로우 드라이버로부터 가장 이격된 제N 단위 픽셀의 제1 전압 노드와 제2 전압 노드를 연결하는 제2 스위치를 더 포함하는 이미지 센서. - 제19항에 있어서,
상기 제1 스위치 및 상기 제2 스위치가 턴-온되어, 상기 복수의 단위 픽셀들 각각의 제1 전압 노드는 제2 전압 노드와 전기적으로 연결되는 이미지 센서.
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210080392A KR20220169822A (ko) | 2021-06-21 | 2021-06-21 | 픽셀, 및 이를 포함하는 이미지 센서 |
| US17/833,397 US11743610B2 (en) | 2021-06-21 | 2022-06-06 | Pixel and image sensor including the same |
| EP22178913.4A EP4109888B1 (en) | 2021-06-21 | 2022-06-14 | Unit pixel circuit and image sensor including the same |
| CN202210704665.5A CN115580785A (zh) | 2021-06-21 | 2022-06-21 | 像素和包括该像素的图像传感器 |
| US18/350,461 US12047696B2 (en) | 2021-06-21 | 2023-07-11 | Pixel and image sensor including the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210080392A KR20220169822A (ko) | 2021-06-21 | 2021-06-21 | 픽셀, 및 이를 포함하는 이미지 센서 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20220169822A true KR20220169822A (ko) | 2022-12-28 |
Family
ID=82058448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210080392A KR20220169822A (ko) | 2021-06-21 | 2021-06-21 | 픽셀, 및 이를 포함하는 이미지 센서 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US11743610B2 (ko) |
| EP (1) | EP4109888B1 (ko) |
| KR (1) | KR20220169822A (ko) |
| CN (1) | CN115580785A (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220120049A (ko) * | 2021-02-22 | 2022-08-30 | 삼성전자주식회사 | 이미지 센서 |
| CN116980738A (zh) * | 2022-04-14 | 2023-10-31 | 思特威(上海)电子科技股份有限公司 | 图像传感器像素、像素电路、图像传感器及控制方法 |
Family Cites Families (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6587142B1 (en) | 1998-09-09 | 2003-07-01 | Pictos Technologies, Inc. | Low-noise active-pixel sensor for imaging arrays with high speed row reset |
| US7075049B2 (en) | 2003-06-11 | 2006-07-11 | Micron Technology, Inc. | Dual conversion gain imagers |
| US8913166B2 (en) | 2009-01-21 | 2014-12-16 | Canon Kabushiki Kaisha | Solid-state imaging apparatus |
| US8896733B2 (en) | 2011-01-21 | 2014-11-25 | Aptina Imaging Corporation | Imaging system with automatic conversion gain selection |
| TWI456990B (zh) | 2011-04-08 | 2014-10-11 | Pixart Imaging Inc | 高動態範圍影像感測電路及高動態範圍影像讀取方法 |
| US9277147B2 (en) | 2013-08-23 | 2016-03-01 | Semiconductor Components Industries, Llc | Multimode pixel readout for enhanced dynamic range |
| WO2017006781A1 (ja) | 2015-07-08 | 2017-01-12 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像素子および駆動方法、並びに電子機器 |
| TWI717450B (zh) | 2016-02-18 | 2021-02-01 | 日商新力股份有限公司 | 固體攝像裝置、固體攝像裝置之驅動方法、及電子機器 |
| JP2017175345A (ja) | 2016-03-23 | 2017-09-28 | ソニー株式会社 | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 |
| US10044960B2 (en) | 2016-05-25 | 2018-08-07 | Omnivision Technologies, Inc. | Systems and methods for detecting light-emitting diode without flickering |
| CN110832844B (zh) * | 2017-07-07 | 2021-11-09 | 普里露尼库斯新加坡私人有限公司 | 固态摄像装置、固态摄像装置的驱动方法、以及电子设备 |
| US10714517B2 (en) | 2018-01-23 | 2020-07-14 | Samsung Electronics Co., Ltd. | Image sensor |
| CN108419030B (zh) * | 2018-03-01 | 2021-04-20 | 思特威(上海)电子科技股份有限公司 | 具有led闪烁衰减的hdr图像传感器像素结构及成像系统 |
| US11108980B2 (en) | 2019-02-04 | 2021-08-31 | Semiconductor Components Industries, Llc | Semiconductor devices with single-photon avalanche diode pixels |
| KR102661820B1 (ko) | 2019-02-11 | 2024-05-02 | 삼성전자주식회사 | 이미지 센서 및 그것의 구동 방법 |
| US10791292B1 (en) * | 2019-04-30 | 2020-09-29 | Semiconductor Components Industries, Llc | Image sensors having high dynamic range imaging pixels |
| JP7504625B2 (ja) * | 2020-02-28 | 2024-06-24 | キヤノン株式会社 | 光電変換装置 |
| US20220210353A1 (en) * | 2020-12-30 | 2022-06-30 | Semiconductor Components Industries, Llc | High dynamic range image sensors |
| KR20220098587A (ko) * | 2021-01-04 | 2022-07-12 | 삼성전자주식회사 | 이미지 센서, 픽셀 및 픽셀의 동작 방법 |
| KR20220120049A (ko) * | 2021-02-22 | 2022-08-30 | 삼성전자주식회사 | 이미지 센서 |
| KR20220142737A (ko) * | 2021-04-15 | 2022-10-24 | 삼성전자주식회사 | Dram 커패시터를 포함하는 이미지 센서 및 이미지 센서의 동작 방법 |
| KR20230036720A (ko) * | 2021-09-08 | 2023-03-15 | 삼성전자주식회사 | 단위 픽셀, 이미지 센서 및 차량 |
| KR20230041388A (ko) * | 2021-09-17 | 2023-03-24 | 삼성전자주식회사 | 단위 픽셀, 이미지 센서 및 차량 |
| KR20230054066A (ko) * | 2021-10-15 | 2023-04-24 | 삼성전자주식회사 | 이미지 센서 |
| KR20230065055A (ko) * | 2021-11-04 | 2023-05-11 | 삼성전자주식회사 | 이미지 센서 |
-
2021
- 2021-06-21 KR KR1020210080392A patent/KR20220169822A/ko active Search and Examination
-
2022
- 2022-06-06 US US17/833,397 patent/US11743610B2/en active Active
- 2022-06-14 EP EP22178913.4A patent/EP4109888B1/en active Active
- 2022-06-21 CN CN202210704665.5A patent/CN115580785A/zh active Pending
-
2023
- 2023-07-11 US US18/350,461 patent/US12047696B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US12047696B2 (en) | 2024-07-23 |
| US20220408039A1 (en) | 2022-12-22 |
| EP4109888B1 (en) | 2024-04-10 |
| US20230353895A1 (en) | 2023-11-02 |
| CN115580785A (zh) | 2023-01-06 |
| US11743610B2 (en) | 2023-08-29 |
| EP4109888A1 (en) | 2022-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11825227B2 (en) | CDS circuit, operating method thereof, and image sensor including CDS circuit | |
| US11665443B2 (en) | Image sensor | |
| US11665444B2 (en) | Image sensor, pixel, and method of operating the pixel | |
| US11848338B2 (en) | Image sensor | |
| US11950011B2 (en) | Image sensor | |
| US11637980B2 (en) | Image sensor including DRAM capacitor and operating method thereof | |
| US12047696B2 (en) | Pixel and image sensor including the same | |
| KR20210156467A (ko) | 이미지 센서 | |
| KR20240050051A (ko) | 이미지 센서, 상기 이미지 센서의 동작 방법 및 이미지 처리 장치 | |
| KR20230078460A (ko) | 이미지 센서 및 이미지 센서의 자동 초점 동작 방법 | |
| KR20230054066A (ko) | 이미지 센서 | |
| US20240214703A1 (en) | Image sensor | |
| US20230011827A1 (en) | Image sensor using transfer gate signal having three voltage levels, and method of operating the same | |
| KR20240016799A (ko) | 이미지 센서, 상기 이미지 센서의 동작 방법 및 복수의 포토다이오드를 포함하는 픽셀 | |
| KR20240143730A (ko) | 램프 신호 생성기를 포함하는 이미지 센서 및 이미지 센서의 동작 방법 | |
| KR20240037026A (ko) | 이미지 센서 | |
| KR20230009756A (ko) | 픽셀 어레이를 포함하는 이미지 센서 | |
| KR20240116286A (ko) | 촬상 장치 및 상기 촬상 장치를 포함하는 촬상 시스템 | |
| KR20220166626A (ko) | 픽셀 어레이 및 이를 포함하는 이미지 센서 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination |