CN105575983A - 摄像装置 - Google Patents

Abstract

本公开提供了一种摄像装置。所述摄像装置能够增大连接状态下的输入节点的电容值，而不减小在电容处于非连接状态时的放大晶体管增益。在根据本公开的方面的摄像装置中，放大晶体管的栅极电极布置在半导体基板的主表面上，具有第二导电型的第三半导体区域布置在所述栅极电极的下部中，并且电容的PN结面的具有所述第二导电型的杂质的添加杂质浓度高于，所述第三半导体区域中的、从所述主表面直到布置有所述放大晶体管的源极和漏极的深度处的区域中具有所述第二导电型的添加杂质浓度的最大值。

Description

摄像装置

技术领域

本公开涉及一种摄像装置。本公开具体涉及一种能够改变放大晶体管的输入节点的电容值的电容的结构。

背景技术

传统上已知将电容连接到放大晶体管的输入节点以扩展从像素输出的信号的动态范围的结构。

日本特开2008-205639号公报公开了PN结被用作连接到放大晶体管的输入节点的电容的结构。

发明内容

根据本公开的一方面，提供了一种摄像装置，所述摄像装置包括：光电转换单元；放大晶体管，其被构造为放大基于由所述光电转换单元生成的电荷的信号；电容，其具有PN结并且能够累积所述电荷，所述PN结由具有第一导电型的第一半导体区域和具有第二导电型的第二半导体区域构成；以及多个像素，其能够通过切换所述电容的连接状态来改变所述放大晶体管的输入节点的电容值，其中，所述放大晶体管的栅极电极布置在半导体基板的主表面上，并且具有所述第二导电型的第三半导体区域布置在所述放大晶体管的所述栅极电极的下部中，并且其中，所述电容的PN结面的具有所述第二导电型的杂质的添加杂质浓度高于，所述第三半导体区域中的、从所述主表面直到布置有所述放大晶体管的源极和漏极的深度处的区域中具有所述第二导电型的添加杂质浓度的最大值。

从以下参照附图对示例性实施例的描述，本公开的其他特征将变得清楚。

附图说明

图1是根据本公开的方面的摄像装置的框图。

图2是根据本公开的方面的像素的电路图。

图3是根据本公开的方面的驱动时序图。

图4A和图4B是根据本公开的一个或多个方面的像素的示意性平面图。

图5A和图5B是根据本公开的一个或多个方面的像素的示意性截面图。

图6A和图6B是根据本公开的一个或多个方面的用于描述添加杂质浓度的说明图。

图7是根据本公开的一方面的像素的示意性截面图。

图8是根据本公开的一方面的用于描述添加杂质浓度的说明图。

具体实施方式

第一示例性实施例

在图1至图6A和图6B中，将对根据本公开的示例性实施例的摄像装置进行描述。在各图中分配有相同的附图标记的部分对应于同一元件或同一区域。

图1是根据本公开的示例性实施例的摄像装置的框图。摄像装置101包括像素单元102、驱动脉冲生成单元103、垂直扫描电路104、信号处理单元105以及输出单元106。

像素单元102包括多个像素，所述多个像素以矩阵布置并且被构造为将光转换为电信号并输出转换后的电信号。驱动脉冲生成单元103生成驱动脉冲。垂直扫描电路104接收来自驱动脉冲生成单元103的驱动脉冲，并且将控制脉冲供给各像素。信号处理单元105至少将从多个像素列并行输出的、要被发送到输出单元106的信号序列化。此外，信号处理单元105可以包括对应于各个像素列并且进行信号放大、模拟数字(AD)转换等的列电路。

图2例示了根据本示例性实施例的像素单元102中布置的一个像素的示例性等效电路。将给出说明，同时根据本示例性实施例将电子设置为信号电荷，并且各晶体管由N型晶体管构成。电容208保持电子。然而，应当注意，可以以如下方式对这些结构进行修改，即通过反转构成光电转换单元201以及电容208的各半导体区域的导电型，可以将空穴(hole)设置为信号电荷。

等效电路并不限于图2，并且结构的一部分可以由多个像素共享。本示例性实施例能够应用于光从前表面侧入射的任何前表面照射型摄像装置、以及光从后表面侧入射的后表面照射型摄像装置。同样适用于以下各示例性实施例。

根据本示例性实施例的像素包括能够改变放大晶体管205的输入节点的电容值的电容208。通过包括FD203、复位晶体管204的源极、放大晶体管205的栅极电极以及将这些部件相互电连接的导电材料，来构成放大晶体管205的输入节点。上述电容208被配设为使得能够相对于这些部件中的任何一个切换连接状态和非连接状态。电容208在连接状态下构成放大晶体管205的输入节点的一部分。下文中，将通过使用图2来详细描述本示例性实施例的像素。

光电转换单元201通过光电转换来生成与入射光量相对应的电荷对的量，以累积电子。光电二极管被用作光电转换单元201。传送晶体管202将光电转换单元201中累积的电子传送到FD203。传送晶体管202的栅极电极供给有控制脉冲pTX，切换ON(接通)状态和OFF(关断)状态。FD203能够累积由传送晶体管202传送的电子。

放大晶体管205的栅极电极连接到FD203，并且放大晶体管205放大基于由传送晶体管202传送到FD203的电子的信号并输出信号。更具体地，传送到FD203的电子被根据电子的量转换为电压，根据该电压的电信号经由放大晶体管205被输出到像素的外部。放大晶体管205与电流源209一起构成源极输出电路(source-followercircuit)。放大晶体管205的漏极供给有电源电压VDD。

复位晶体管204复位放大晶体管205的输入节点的电位。能够通过相互交叠复位晶体管204和传送晶体管202的ON周期，来复位光电转换单元201的电位。

复位晶体管204的栅极电极供给有控制脉冲pRES，切换ON状态和OFF状态。复位晶体管204的漏极供给有电源电压VDD。在此，复位晶体管204的漏极和放大晶体管205的漏极供给有同一电源电压VDD，但是可以供给有不同的电压。

选择晶体管206输出一次一个像素或一次多个像素提供到一个信号线211的多个像素的信号。选择晶体管206的漏极连接到放大晶体管205的源极，并且选择晶体管206的源极连接到信号线211。

作为根据本示例性实施例的结构的替代，选择晶体管206可以配设在放大晶体管205的漏极与供给电源电压VDD的电源线之间。在这两者的任一情况下，选择晶体管206控制放大晶体管205与信号线211之间的电连接。选择晶体管206的栅极电极供给有控制脉冲pSEL，切换选择晶体管206的ON状态和OFF状态。

应当注意，放大晶体管205的源极可以连接到信号线211，而不配设选择晶体管206。此外，可以通过切换放大晶体管205的漏极或放大晶体管205的栅极电极的电位，来切换选择状态和非选择状态。

电容208在连接状态下构成放大晶体管205的输入节点的一部分，并且在非连接状态下与输入节点分离。因此，能够改变放大晶体管205的输入节点的电容值。在本示例中，通过切换晶体管207来控制电容208的连接状态和非连接状态的切换。

电容208和切换晶体管207共同使用结构的一部分。例如，电容208能够由切换晶体管207的栅极绝缘膜电容(MOS电容)、由构成源极的N型半导体区域所构成的PN结电容器、以及寄生电容构成。然而，应当注意，电容208和切换晶体管207中的各个可以由独立的部件构成，而不共享使用。

切换晶体管207供给有控制脉冲pAPP，切换ON状态和OFF状态。

在电容208被置于连接状态以增大放大晶体管205的输入节点的电容值的情况下，与电容208被置于非连接状态的情况相比，能够降低放大晶体管205的输入节点中电荷电压转换效率。

因此，当电容值高时，即使在光电转换单元中生成大量电荷，也能够维持来自放大晶体管205的输出信号的线性度。即，能够扩大动态范围。

与此相反，在电容208被置于非连接状态以减小放大晶体管205的输入节点的电容值的情况下，与电容208被置于连接状态的情况相比，能够提高放大晶体管205的输入节点中电荷电压转换效率。

这是因为，当电容值低时，用于在输入节点中将电荷转换成电压的电荷电压转换效率增大，其结果是，能够增大放大晶体管205的增益。

通过切换这些要使用的结构，能够实现在动态范围的改变。

接下来，图3例示了图2所例示的像素电路的示例驱动脉冲。在此，将仅对直接与本示例性实施例的特征相关的驱动脉冲进行描述。

在各控制脉冲处于高电平的期间，各晶体管处于ON状态。

首先，在时刻T＝t1时，控制脉冲pSEL转为高电平。此外，此时，控制脉冲pRES处于高电平，FD203的电位被复位。

接下来，在时刻T＝t2时，当控制脉冲pSEL和控制脉冲pRES维持高电平状态时，控制脉冲pAPP转为高电平。因此，电容208连接到FD203，并且FD203和电容208的电位被复位。

接下来，在时刻T＝t3时，控制脉冲pRES转为低电平，并且FD203和电容208的电位的复位完成。

在时刻T＝t4时，控制脉冲pTX转为高电平。此时，光电转换单元201和FD203被置于导电状态，并且光电转换单元201的电子被传送到FD203。由于控制脉冲pAPP处于高电平，并且电容208处于连接状态，因此所传送的电子被保持在FD203和电容208中。

在时刻T＝t5时，控制脉冲pTX转为低电平。因此，光电转换单元201和FD203被中断。

在时刻T＝t6时，由于控制脉冲pRES转为高电平，因此FD203和电容208的电位被复位。

在时刻T＝t7时，控制脉冲pAPP转为低电平。因此，电容208被置于非连接状态。

在时刻T＝t8时，控制脉冲pSEL转为低电平。

在期间T5至T8，当信号线211的电压被用作信号时，在像素连接到电容208的状态下能够使用像素的信号作为图像信号。

此外，必要时，在期间T3至T4，当信号线211的电压被用作信号时，能够获得像素的噪声信号。当取该噪声信号和上述图像信号之的差分时，能够降低噪声。应当注意，虽然控制脉冲pSEL在期间T1至T8定期保持在高电平，但是仅在放大晶体管205的输入节点和电容208中保持的信号被读出到图1中所例示的信号处理单元105的期间，控制脉冲pSEL可以被设置在高电平。

图3例示了电容208被置于连接状态的驱动脉冲。然而，应当注意，当在期间T2至T7控制脉冲pAPP被设置在低电平时，电容208被置于非连接状态。

通过以上述方式切换电容208的连接状态和非连接状态，能够改变放大晶体管205的输入节点的电容值。可以一次针对所有像素进行电容208的连接状态和非连接状态的切换，或者可以针对各个像素进行电容208的连接状态和非连接状态的切换。

接下来，根据本示例性实施例，将对电容208的特征进行描述。根据本示例性实施例的电容208包括PN结电容器。电容208的N型半导体区域是具有与PN结电容器中保持的电荷相同的导电型(第一导电型)的半导体区域，并且电容208的P型半导体区域是具有与电容208中保持的电荷相反的导电型(第二导电型)的半导体区域。放大晶体管205是N型晶体管，其中栅极电极布置在半导体基板的主表面，并且P型半导体区域布置在栅极电极的下部中。

电容208的PN结面(PNjunctionsurface)的P型添加杂质浓度高于，放大晶体管205的栅极电极的下部中布置的P型半导体区域中的、从半导体基板的主表面直到布置有放大晶体管205的源极区域和漏极区域的深度处的区域中P型半导体区域的P型添加杂质浓度的最大值。

在此，布置有源极区域和漏极区域的深度是源极区域和漏极区域和导电型与其相反的半导体区域构成PN结处的深度。

在本说明书中描述“添加杂质浓度”的情况下，浓度是指实际添加的杂质的浓度。例如，通过SIMS方法和SCM方法能够进行针对上述添加杂质浓度的测量。根据这些方法，能够验证每单位体积存在多少杂质。

与此相反，在本说明书中仅描述“杂质浓度”的情况下，浓度是指净杂质浓度，其中添加杂质浓度被具有相反导电型的杂质补偿。例如，当在预定区域中N型添加杂质浓度高于P型添加杂质浓度时，区域对应于N型半导体区域。另一方面，当在预定区域中P型添加杂质浓度高于N型添加杂质浓度时，区域对应于P型半导体区域。然后，N型添加杂质浓度等于P型添加杂质浓度的区域构成PN结面。

图4A和图4B以及图5A和图5B分别是用于描述根据示例性实施例的一个或多个方面的摄像装置的特征的一个像素的示意性平面图以及示意性截面图。

图4A例示了绝缘体隔离部300以及由绝缘体隔离部300分隔以简化有源区域的描述的第一有源区域313A和第二有源区域313B。如图4B所示，在单个像素内，半导体区域布置在第一有源区域313A和第二有源区域313B中，并且栅极电极以栅极电极与第一有源区域313A和第二有源区域313B的一部分交叠的方式，布置在第一有源区域313A和第二有源区域313B中。应当注意，在图4B中省略与图4A中分配的有源区域相对应的附图标记313A和313B。

第一有源区域313A和第二有源区域313B沿第一方向并排布置。如图4B中所示，光电转换单元201、传送晶体管202的栅极电极302以及N型第六半导体区域115沿第二方向布置在第一有源区域313A中。

N型第九半导体区域306、选择晶体管206的栅极电极307以及N型第十一半导体区域308沿第二方向布置在第二有源区域313B中。此外，放大晶体管205的栅极电极309、N型半导体区域310、复位晶体管204的栅极电极311、N型第五半导体区域114、切换晶体管207的栅极电极304以及N型第一半导体区域113布置在第二有源区域313B中。

这些栅极电极经由栅极绝缘膜布置在半导体基板的表面，在此，该表面被称为主表面。应当注意，对于第一有源区域313A和第二有源区域313B，这些有源区域被构成为单独的有源区域，尽管在第一有源区域和第二有源区域之间配设有隔离区域，但可以被构成为同一有源区域。

图5A是沿图4B中的VA-VA线的示意性截面图，图5B是沿图4B中的VB-VB线的示意性截面图。

在图5A中，光电转换单元201具有由P型半导体区域110和N型半导体区域111构成的PN结。此外，P型半导体区域109布置在N型半导体区域111的主面侧。光电转换单元201由这些半导体区域构成埋入式光电二极管。

FD203由N型第六半导体区域115构成。FD203与FD203的附近布置的P型半导体区域110构成PN结，并且由该PN结构成的电容保持从光电转换单元201传送的电子。

应当注意，P型半导体区域110优选被设置为杂志浓度低于下面将要描述的第二半导体区域112的杂质浓度的P型半导体区域。这是因为与N型第六半导体区域115与第二半导体区域112构成PN结的情况相比，当N型第六半导体区域115与杂质浓度低于第二半导体区域112的杂质浓度的P型半导体区域构成PN结时，能够减小FD203的PN结电容器。由于放大晶体管205的输入节点的电容值减小，因此能够增大放大晶体管205的增益。

下面将要描述的P型半导体区域110和第三半导体区域312可以是以同样的过程形成的区域。

在图5B中，复位晶体管204包括用作源极的第五半导体区域114、栅极电极311以及用作漏极的N型半导体区域310。

放大晶体管205包括用作漏极的N型半导体区域310、栅极电极309以及用作源极的第十一半导体区域308。第十一半导体区域308用作放大晶体管205的输出节点。

选择晶体管206包括用作漏极的第十一半导体区域308、栅极电极307以及用作源极的第九半导体区域306。第九半导体区域306用作选择晶体管206的输出节点。

放大晶体管205的栅极电极309的下部中的栅极绝缘膜的附近的半导体区域对应于信道部329。信道部329是根据栅极电极309的电位形成反型层的部分，并且形成信道。能够形成信道的范围取决于栅极电极的电位、第三半导体区域312的杂质浓度以及源极和漏极之间的电位差。然而，与N型半导体区域310和与第三半导体区域312构成PN结的第九半导体区域306的位置当中的最深位置相比，信道部329位于更浅的部分。

电容208具有由N型第一半导体区域113和P型第二半导体区域112构成的PN结电容器。此外，电容208包括切换晶体管207的栅极电极304中生成的栅极绝缘膜电容(MOS电容)。

切换晶体管207包括用作漏极的第五半导体区域114、栅极电极304以及用作源极的第一半导体区域113，并且电容208的连接状态由供给到栅极电极304的电压切换。第一半导体区域113和第五半导体区域114布置在夹着栅极电极304的两侧。第一半导体区域113的一部分与第二半导体区域112构成PN结即可。

另外，第一半导体区域113中不与第二半导体区域112构成PN结的部分可以与杂质浓度低于第二半导体区域112的杂质浓度的P型半导体区域构成PN结。应当注意，以相对于主表面说明的顺序布置第一半导体区域113和第二半导体区域112，以在平面图中相互交叠。然而，应当注意，第一半导体区域113和第二半导体区域112的一部分可以具有同一深度。

构成放大晶体管205的源极和漏极、复位晶体管204、选择晶体管206以及切换晶体管207的N型半导体区域，与杂质浓度低于第二半导体区域112的杂质浓度的第三半导体区域312构成PN结。

首先，在第五半导体区域114与第三半导体区域312构成PN结的情况下，与第五半导体区域114与第二半导体区域112构成PN结的情况相比，能够减小放大晶体管205的输入节点的电容值。

此外，在第九半导体区域306和第十一半导体区域308与第三半导体区域312构成PN结的情况下，与第九半导体区域306和第十一半导体区域308与第二半导体区域112构成PN结的情况相比，能够减小第九半导体区域306和第十一半导体区域308的电容。因此，信号线211的电容减小，并且能够提高信号线211的驱动速度。

这里，描述了第三半导体区域312是单独的区域，但是第三半导体区域312可以由多个P型半导体区域构成。此外，根据本示例性实施例，电容208和放大晶体管205布置在同一有源区域中，但是也可以布置在分离的有源区域中。然而，应当注意，在这两者的任一情况下，电容208的PN结面的P型添加杂质浓度高于，放大晶体管205的栅极电极的下部中布置的P型半导体区域中的、从半导体区域的主表面直到布置有放大晶体管205的源极区域和漏极区域的深度处的区域中P型添加杂质浓度的最大值。

接下来，在图6A和图6B中，将描述放大晶体管205和电容208中的杂质浓度分布。图6A例示了沿图5B中的线E的方向(深度方向)上的杂质浓度分布，以及图6B例示了沿图5B中的线F的方向(深度方向)上的杂质浓度分布。实线116表示N型添加杂质浓度。实线117和实线132表示P型添加杂质浓度。在此，深度方向是指从半导体基板的主表面朝向深部的方向。

在图6A中，第一半导体区域113的添加杂质浓度分布在位置118处具有峰值，第二半导体区域112的添加杂质浓度分布在位置119处具有峰值。第二半导体区域112的P型添加杂质浓度从位置119下降，并且在位置126处变得等于第三半导体区域312的添加杂质浓度h2，从而基本恒定。然后，P型添加杂质浓度和N型添加杂质浓度在位置120处变得彼此相等，并且在该位置处构成PN结面。

在图6B中，第三半导体区域312的添加杂质浓度分布不具有峰值，并且基本上恒定在添加杂质浓度h2。当放大晶体管205被置于ON状态时，从半导体基板的表面至位置142形成反型层，并且该部分对应于信道部329。应当注意，位置142是比布置有构成放大晶体管205的源极的第十一半导体区域308以及构成漏极的N型半导体区域310的深度更浅的位置。

在此，图6A中例示的位置120，即，电容208的PN结面中的P型添加杂质浓度和N型添加杂质浓度为h1。放大晶体管205的栅极电极309的下部中从位置142到位置120的P型添加杂质浓度为h2。然后，满足添加杂质浓度h1>添加杂质浓度h2的关系。

应当注意，在图6A和图6B中，第三半导体区域312的添加杂质浓度基本上均匀地分布并且收敛到添加杂质浓度h2，但如以下所述，第三半导体区域312也可以是具有多个峰值的区域。

接下来，将对关注P型半导体区域和N型半导体区域的杂质浓度的情况进行描述。从图5A和图5B以及图6A和图6B中，第二半导体区域112和第一半导体区域113构成电容208的PN结。第三半导体区域312布置在放大晶体管205的栅极电极309的下部中。

在此，当关注第二半导体区域112和第三半导体区域312的杂质浓度时，构成电容208的第二半导体区域112的杂质浓度高于放大晶体管205的栅极电极309的下部中布置的第三半导体区域312的杂质浓度。

当满足上述添加杂质浓度的关系或者上述杂质浓度的关系时，在电容208处于非连接状态时不增大放大晶体管205的输入节点的电容值的情况下，能够增大电容208的电容值。接下来，将描述其原因。

作为增大电容208的电容值的方法，可以想到增大构成PN结电容器的半导体区域的杂质浓度。表达式1表示半导体区域的杂质浓度与PN结电容器中的电容值之间的关系。

$W_{p+n}=\sqrt{\frac{2{\mathrm{\ϵ}}_{Si}{\mathrm{\ϵ}}_0}{q}\left(\frac{N_A+N_D}{N_A{N}_D}\right)(V_{bi}-V)}\mathrm{...}\left(1\right)$

其中,ε_Si表示硅的相对介电常数，ε₀表示真空的介电常数，q表示元电荷量，N_A表示受主浓度，N_D表示施主浓度，V_bi表示内建电势，以及V表示施加到PN结的电压。在V是常量的情况下，受主浓度或施主浓度增大，空乏层宽度W_p+n基于表达式1减小。由于PN结电容与空乏层宽度W_p+n成反比，因此当空乏层宽度W_p+n减小时，结电容增大。即，在每单位面积的结电容旨在增大的情况下，受主浓度或施主浓度可以增大，以减小空乏层宽度。

因此，当PN结电容器的PN结面中的P型添加杂质浓度增大或者构成PN结电容器的P型半导体区域的杂质浓度增大时，能够增大电容208的电容值。

在此，由于N型晶体管用于像素的晶体管，因此，从使用共同部件的观点来看，可以想到使用构成电容208的PN结电容器的P型半导体区域作为用于提供像素的晶体管的信道的区域。

例如，根据日本特开第2008-205639号公报，公开了如下结构：连接到放大晶体管205的输入节点的电容Cs以及构成像素的晶体管布置在P型阱(well)11中。

当采用上述结构时，即使在电容208被置于非连接状态时，放大晶体管205的输入节点的电容值也增大。

当放大晶体管205被置于ON状态时，放大晶体管205的栅极电极309添加有空乏层电容。当放大晶体管205的栅极电极309的下部中布置的P型半导体区域的杂质浓度增大时，该空乏层电容增大。

在此，P型半导体区域的杂质浓度与空乏层电容之间的关系由表达式2表示。

$C=\frac{\mathrm{\ϵ}}{d}=\sqrt{\frac{{\mathrm{qN}}_A\mathrm{\ϵ}}{4{\mathrm{\φ}}_p}}\mathrm{...}\left(2\right)$

其中，ε表示介电常数，d表示空乏层宽度，q表示元电荷量，N_A表示受主浓度，以及表示费米(Fermi)电位。即，当与形成放大晶体管205的信道部329的区域相对应的第三半导体区域312的受主浓度增大时，即，当P型杂质浓度增大时，添加到放大晶体管205的栅极电极309的空乏层电容增大。当空乏层电容的电容值增大时，放大晶体管205的输入节点的电容值因此增大。

与此相反，根据本示例性实施例，电容208的PN结面中的P型添加杂质浓度被设置为高于，放大晶体管205的栅极电极309的下部中布置的第三半导体区域312的P型添加杂质浓度。可选地，采用如下结构：构成电容208的PN结的第二半导体区域112的P型杂质浓度高于，形成放大晶体管205的信道部329的第三半导体区域312的杂质浓度。根据上述结构，能够增大电容208的电容值，而在电容208的非连接状态下不增大放大晶体管205的输入节点的电容值。

在此，本示例性实施例也能够应用于第三半导体区域312在深度方向上具有多个P型添加杂质浓度的峰值的结构。类似地，本示例性实施例还能够应用于第二半导体区域112在深度方向上具有多个P型添加杂质浓度的峰值的结构。

在这些情况下，当电容208的PN结面中的P型添加杂质浓度高于峰值即可，所述峰值对应于第三半导体区域312中的、从主表面直到布置有放大晶体管205的源极区域和漏极区域的深度处的区域中添加杂质浓度的最大值。这同样适用于将在下面描述的图8。

接下来，将通过使用图5B的VB-VB示意性截面图，来描述当制造根据本示例性实施例的摄像装置时的过程的示例。在下面的部分中能够使用现有技术中的方法。首先，制备布置有绝缘体隔离部300的半导体基板320。半导体基板320包括布置有多个像素的像素区域。第一有源区域313A和第二有源区域313B布置在布置有像素区域的各个像素的区域，其中，所述第一有源区域313A布置有光电转换单元201，所述第二有源区域313B布置有电容208和放大晶体管205，位于在平面图中与第一有源区域313A不同的位置处。

通过将p型离子注入到整个像素区域来形成第三半导体区域312。可以通过单个离子注入来形成第三半导体区域312，或者也可以形成由不同的离子注入能量而在不同深度分层的多个半导体区域。

接下来，在第三半导体区域312中形成电容的预定深度处进行P型离子注入，以形成第二半导体区域112。因此，能够将第二半导体区域112的P型杂质浓度设置为高于第三半导体区域312的P型杂质浓度。第三半导体区域312被形成在放大晶体管205中。为此，在比放大晶体管205的栅极电极下方的区域中的源极区域和漏极区域更浅的位置处的杂质浓度的最大值，变得低于第二半导体区域112的杂质浓度。

第二示例性实施例

通过使用图7和图8，将对根据本示例性实施例的摄像装置进行描述。图7是沿图4B中VB-VB线的示意性截面图。将省略对具有与图1至图6A和图6B中的元件相似功能的元件的描述。

图7与图5B的不同之处在于：N型第四半导体区域330布置在放大晶体管205的栅极电极309的下部，N型第七半导体区域331布置在切换晶体管207的栅极电极304的下部。图7与图5B的不同之处还在于：N型第八半导体区域332布置在复位晶体管204的栅极电极311的下部，N型第十半导体区域333布置在选择晶体管206的栅极电极307的下部。

第四半导体区域330布置在平面图中与放大晶体管205的栅极电极309交叠的位置处，并且与放大晶体管205的栅极绝缘膜构成界面。

第七半导体区域331布置在平面图中与切换晶体管207的栅极电极304交叠的位置处，并且与开关晶体管207的栅极绝缘膜构成界面。

第八半导体区域332布置在平面图中与复位晶体管204的栅极电极311交叠的位置处，并且与复位晶体管204的栅极绝缘膜构成界面。

第十半导体区域333布置在平面图中与选择晶体管206的栅极电极307交叠的位置处，并且与选择晶体管206的栅极绝缘膜构成界面。

在不布置第四半导体区域330的情况下，构成表面型MOS电容，其中，布置以与放大晶体管205的栅极绝缘膜构成界面的第三半导体区域312被反转变为表面空乏区。为此，在半导体基板与栅极绝缘膜之间的界面的附近生成电位阱，在主表面附近的位置中形成信道部329，使得构成所谓的表面信道晶体管。此时，由于在主表面附近的位置中形成信道部329，因此在某些情况下可能增大噪声。

与此相反，当布置第四半导体区域330时，能够构成在从主表面起的深位置中形成信道部329的所谓的埋入型信道晶体管。为此，与不布置第四半导体区域330的情况相比，能够抑制噪声。

当第八半导体区域332布置在复位晶体管204的栅极电极311的下部时，与不布置第八半导体区域332的情况相比，变得更易形成反型层。为此，能够减小复位晶体管204的阈值。

当第十半导体区域333布置在选择晶体管206的栅极电极307的下部时，与不布置第十半导体区域333的情况相比，变得更易形成反型层。为此，能够减小选择晶体管206的阈值。

电容208被混入因复位第五半导体区域114的电位时的复位电平的变化而产生的所谓的kTC噪声的噪声。为了抑制这种噪声，优选地在复位第五半导体区域114的电位的操作时，也复位电容208。

在此，在将供给到复位晶体管204的栅极电极311的电压设置为VGres，并且将阈值设置为VTHres的情况下，第五半导体区域114的复位电平Vresfd变为(VGres-VTHres)。

将当电容208连接到放大晶体管205的输入节点时的、供给到切换晶体管207的栅极电极304的电压设置为VGapp，并且将切换晶体管207的阈值设置为VTHapp。此时，电容208的复位电平Vresapp变为(VGapp-VTHapp)。

为了在第五半导体区域114的复位电平复位电容208，需要Vresfd<Vresapp成立。即，电容208的复位电平变为(VGres-VTHres)<(VGapp-VTHapp)。当VGres和VGapp是同一电压时，则VTHres>VTHapp成立。以这种方式，切换晶体管207的阈值优选地被设置为低于在复位第五半导体区域114的电位的操作中的复位晶体管204的阈值。

当电容208的复位电平变为(VGres-VTHres)>(VGapp-VTHapp)时，如果VGres和VGapp是同一电压，则VTHres<VTHapp成立。此时，因为不将电容208复位到特定的复位电平，所以由于引起从复位电平的变化产生的噪声，不优选采用这种结构。

如上所述，复位晶体管204的阈值优选地被设置为与切换晶体管207的阈值不同，并且优选地配设第七半导体区域331以获得高的图像质量信号，在该信号中针对各个像素的变化被抑制。

因此，与第七半导体区域331构成PN结的P型半导体区域优选地被构成为具有满足VTHres>VTHapp的杂质浓度。

第四半导体区域330和第七半导体区域331可以不必须是N型半导体区域。当添加N型杂质时，区域可以是浓度低于第三半导体区域312的浓度的P型半导体区域。

接下来，在图8中将描述根据本示例性实施例的放大晶体管205和电容208中的杂质浓度分布。图8例示了在图7中沿线G的方向(深度方向)上的杂质浓度分布。在沿线E的方向(深度方向)上的电容208的杂质浓度分布与图6A和图6B中相同。

实线151表示N型添加杂质浓度。实线152表示P型添加杂质浓度。

在图8中，第四半导体区域330的N型添加杂质浓度分布在位置143处具有峰值，第三半导体区域312的添加杂质浓度分布恒定。N型添加杂质浓度从位置143下降，并且N型添加杂质浓度和P型添加杂质浓度在位置144处变得彼此相等。在位置144处构成PN结面。

在此，如图6A所示，电容208的PN结面中的P型添加杂质浓度和N型添加杂质浓度为h1。

然后，满足添加杂质浓度h1>添加杂质浓度h3的关系。

接下来，将对关注构成PN结的P型半导体区域和N型半导体区域的杂质浓度的情况进行描述。

从图5A和图5B以及图6A和图6B中看出，可以提到，第二半导体区112和第一半导体区域113构成电容208的PN结。从图8中看出，栅极电极309的下部布置的第四半导体区域330和第三半导体区域312构成放大晶体管205的栅极电极309的下部中的PN结。第二半导体区域112的杂质浓度高于与第四半导体区域330构成PN结的第三半导体区域312的杂质浓度。

当满足这些关系中的任意一个时，能够减小当放大晶体管205处于ON状态时的空乏层电容的电容值。因此，能够增大电容208的电容值，而不增大当电容208被置于非连接状态时的放大晶体管205的输入节点的电容值。

接下来，将描述根据本示例性实施例的摄像装置的制造过程的示例。该制造过程与第一示例性实施例的不同之处在于：在紧接放大晶体管205的栅极电极的下方的第三半导体区域312中进行N型离子注入，并且进一步减小P型杂质浓度。第一示例实施例或现有技术中的方法能够应用于其他制造过程。

虽然参照示例性实施例对本公开进行了描述，但是应当理解，本公开并不限于所公开的示例性实施例。应当对所附权利要求的范围给予最宽的解释，以使其涵盖所有这些变型例以及等同的结构和功能。

Claims (18)

1.一种摄像装置，所述摄像装置包括：

光电转换单元；

放大晶体管，其被构造为放大基于由所述光电转换单元生成的电荷的信号；

电容，其具有PN结并且能够累积所述电荷，所述PN结由具有第一导电型的第一半导体区域和具有第二导电型的第二半导体区域构成；以及

多个像素，其能够通过切换所述电容的连接状态来改变所述放大晶体管的输入节点的电容值，

其中，所述放大晶体管的栅极电极布置在半导体基板的主表面上，并且具有所述第二导电型的第三半导体区域布置在所述放大晶体管的所述栅极电极的下部中，并且

其中，所述电容的PN结面的具有所述第二导电型的杂质的添加杂质浓度高于，所述第三半导体区域中的、从所述主表面直到布置有所述放大晶体管的源极和漏极的深度处的区域中具有所述第二导电型的添加杂质浓度的最大值。

2.根据权利要求1所述的摄像装置，其中，所述第一半导体区域的一部分与所述第二半导体区域构成PN结，并且所述第一半导体区域的另一部分与杂质浓度低于所述第二半导体区域的杂质浓度的半导体区域构成PN结。

3.根据权利要求1所述的摄像装置，其中，所述电容还包括MOS电容。

4.根据权利要求1所述的摄像装置，其中，所述电容还包括栅极电极，并且由供给到所述电容的栅极电极的电压切换所述连接状态。

5.根据权利要求4所述的摄像装置，

其中，所述光电转换单元布置在与布置有所述电容的有源区域不同的有源区域中，并且

其中，所述放大晶体管的输入节点包括：

所述放大晶体管的栅极电极；布置在与布置有所述电容的有源区域相同的有源区域中的具有所述第一导电型的第五半导体区域；布置在与布置有所述光电转换单元的有源区域相同的有源区域中的第六半导体区域；以及将所述放大晶体管的栅极电极、所述第五半导体区域和所述第六半导体区域相互电连接的导电材料。

6.根据权利要求5所述的摄像装置，其中，所述第一半导体区域和所述第五半导体区域布置在夹着所述电容的栅极电极的两侧。

7.根据权利要求5所述的摄像装置，其中，所述第五半导体区域与杂质浓度低于所述第二半导体区域的杂质浓度的半导体区域构成PN结。

8.根据权利要求5所述的摄像装置，其中，所述第六半导体区域与杂质浓度低于所述第二半导体区域的杂质浓度的半导体区域构成PN结。

9.根据权利要求4所述的摄像装置，其中，具有所述第一导电型的第七半导体区域布置在所述电容的栅极电极的下部中，并且所述第七半导体区域与所述电容的栅极绝缘膜构成界面。

10.根据权利要求9所述的摄像装置，其中，所述第七半导体区域与所述第三半导体区域构成PN结。

11.根据权利要求4所述的摄像装置，

其中，所述像素包括复位晶体管和切换晶体管，所述复位晶体管被构造为复位所述放大晶体管的输入节点的电位，所述切换晶体管被构造为切换所述电容的连接状态，以及

其中，所述切换晶体管的阈值小于所述复位晶体管的阈值。

12.根据权利要求11所述的摄像装置，其中，具有所述第一导电型的第八半导体区域布置在与所述复位晶体管的栅极绝缘膜构成界面的位置处。

13.根据权利要求12所述的摄像装置，其中，所述第八半导体区域与所述第三半导体区域构成PN结。

14.根据权利要求1所述的摄像装置，其中，所述像素包括被构造为控制所述放大晶体管与信号线之间的导电状态的选择晶体管，并且构成所述选择晶体管的输出节点的第九半导体区域与所述第三半导体区域构成PN结。

15.根据权利要求14所述的摄像装置，其中，具有第一导电型的第十半导体区域布置在与所述选择晶体管的栅极绝缘膜构成界面的位置处。

16.根据权利要求15所述的摄像装置，其中，所述第十半导体区域与所述第三半导体区域构成PN结。

17.根据权利要求1所述的摄像装置，其中，构成所述放大晶体管的输出节点的第十一半导体区域与所述第三半导体区域构成PN结。

18.一种摄像装置，所述摄像装置包括：

光电转换单元；

放大晶体管，其被构造为放大基于由所述光电转换单元生成的电荷的信号；

电容，其具有PN结并且能够累积所述电荷，所述PN结由具有第一导电型的第一半导体区域和具有第二导电型的第二半导体区域构成；以及

多个像素，其能够通过切换所述电容的连接状态来改变所述放大晶体管的输入节点的电容值，

其中，具有所述第一导电型的第四半导体区域布置在与所述放大晶体管的栅极绝缘膜构成界面的位置处，并且所述第四半导体区域与具有所述第二导电型的第三半导体区域构成PN结，并且

其中，所述电容的PN结面的具有所述第二导电型的杂质的添加杂质浓度高于，由所述第三半导体区域和所述第四半导体区域构成的PN结面的具有所述第二导电型的杂质的添加杂质浓度。