CN104170372B - 成像元件和电子设备 - Google Patents

成像元件和电子设备 Download PDF

Info

Publication number
CN104170372B
CN104170372B CN201380010138.3A CN201380010138A CN104170372B CN 104170372 B CN104170372 B CN 104170372B CN 201380010138 A CN201380010138 A CN 201380010138A CN 104170372 B CN104170372 B CN 104170372B
Authority
CN
China
Prior art keywords
pixel
transfer transistor
photon
diffusion layer
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380010138.3A
Other languages
English (en)
Other versions
CN104170372A (zh
Inventor
西原利幸
角博文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN104170372A publication Critical patent/CN104170372A/zh
Application granted granted Critical
Publication of CN104170372B publication Critical patent/CN104170372B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明的目的是提高光子计数的准确度。成像元件提供有像素和确定单元。该像素提供有嵌入沟道型MOS晶体管构成的传送晶体管，并且基于由处于导通状态的传送晶体管从光电二极管向浮置扩散传送的电荷输出像素信号。该确定单元将所输出的像素信号转换成数字值，比较所转换的数字值和阈值，并且做出关于光子是否入射在产生像素信号的像素上的二元确定。

Description

成像元件和电子设备
技术领域
本技术涉及图像传感器。具体地，本技术涉及检测微弱光的图像传感器及电子设备。
背景技术
近年来，检测微弱光的设备主要被广泛地引入到医疗和研究领域中。这样的设备主要使用相对昂贵的光电倍增管作为微弱光的检测单元。
另外，还提出了使用诸如可以以低成本制造的CMOS(互补金属氧化物半导体)图像传感器这样的图像传感器代替光电倍增管检测微弱光的设备(例如，参考专利文献1)。
引用列表
专利文献
专利文献1：JP 2011-97581A
发明内容
技术问题
在上述的相关技术中，可以通过计数入射在CMOS图像传感器的每个像素上的光子的数量(光子计数)来检测检测微弱光。
注意，因为在检测微弱光时像素信号极其微弱，所以期望在尽可能地少损失电子的同时将由光电转换产生的电子反映在像素信号的强度上。然而，一般地，当将在光电二极管中产生的电子传送到浮置扩散时，在由于在传送晶体管的栅极氧化膜界面上存在的缺陷(界面缺陷)而产生的界面级别掺杂带电体(电子)。相应地，损失了一些产生的电子。然而，因为在积累很多电子的一般应用(例如，拍摄风景等)中掺杂的电子的数量最大为数十个，所以掺杂的电子的数量几乎不影响像素信号。然而，因为在检测微弱光时只产生微小数量的电子，所以认为掺杂的电子的数量将极大地影响像素信号。因此，重要的是通过减少掺杂的电子的数量来提高检测准确度(光子计数中 的准确度)。
本技术是考虑上述情况而创造的，其目的在于提高光子计数中的准确度。
问题的解决方案
为了消除上述问题而做出本公开。根据本公开的第一方面，提供了一种图像传感器，其包括：像素，每一个都被配置为包括被配置为嵌入沟道型MOS晶体管的传送晶体管，并且基于由处于导通状态的所述传送晶体管从光电二极管向浮置扩散传送的电荷来输出像素信号；以及，确定单元，被配置为将所输出的像素信号转换成数字值，然后比较所转换的数字值和阈值，从而做出关于在已经产生所述像素信号的像素上存在或不存在光子的入射的二元确定。相应地，做出关于在像素上存在或不存在光子的入射的二元确定的图像传感器呈现降低了在所述传送晶体管上的界面状态的影响的效果。
根据本公开的第一方面，所述光电二极管可以包括由第一导电杂质扩散层构成的电荷积累区域。所述浮置扩散可以由所述第一导电杂质扩散层构成。所述传送晶体管可以包括在所述光电二极管与所述浮置扩散之间用作沟道的沟道区域，并且所述沟道区域可以由浓度等于或高于1×1015粒/cm3的所述第一导电杂质扩散层构成。相应地，可以呈现如下效果：所述沟道区域由浓度等于或高于1×1015粒/cm3的第一导电杂质扩散区域形成。
根据本公开的第一方面，所述沟道区域可以具有在形成所述传送晶体管的栅极电极的一侧，在从基板表面起0.2μm以内的深度形成的杂质峰。相应地，可以呈现如下效果：形成在从所述基板起0.2μm以内的深度具有杂质峰的沟道区域。
根据本公开的第一方面，当所述传送晶体管处于截止状态时，所述沟道区域可以用作从所述电荷积累区域向所述杂质扩散层放掉多余电荷的溢出漏极。相应地，可以呈现如下效果：所述沟道区域在所述传送晶体管处于截止状态时用作溢出漏极。
根据本公开的第一方面，因为所述传送晶体管使用栅极电极与所述栅极电极面向的基板的功函数的差，在电位变浅的方向上调整在所述传送晶体管的栅极电极面向的基板表面上的电位，所以可以在离开所述栅极电极面向的基板表面朝向所述基板内部的位置形成所述沟道。相应地，可以呈现如下效果：所述电位在所述栅极电极面向的基板表面上变浅，并且在离开所述栅极 电极面向的基板表面朝向所述基板内部的位置处成所述沟道。
根据本公开的第一方面，所述传送晶体管可以在形成所述传送晶体管的栅极电极的一侧，在从基板表面起0.2μm以内的深度形成杂质峰，并且可以在所述杂质峰与所述栅极电极之间形成第二导电杂质扩散层。相应地，呈现如下效果：在形成所述传送晶体管的栅极电极的一侧在从基板表面起0.2μm以内的深度形成杂质峰，并且在所述杂质峰与所述栅极电极之间形成第二导电杂质扩散层。
根据本公开的第二方面，提供了一种图像传感器，其包括：像素，每一个都被配置为包括被配置为嵌入沟道型MOS晶体管的传送晶体管，并且基于由处于导通状态的所述传送晶体管从光电二极管向浮置扩散传送的电荷来输出像素信号；以及，确定单元，被配置为将所输出的像素信号转换成数字值，然后比较所转换的数字值和多个阈值，从而作出关于入射在已经产生所述像素信号的像素上的光子的数量确定。相应地，呈现如下效果：在接收微弱光并且计数入射在所述像素上的光子的数量的图像传感器中，降低了在所述传送晶体管上的界面状态的影响。
根据本公开的第三方面，提供了一种电子器件，其包括：像素，每一个都被配置为包括被配置为嵌入沟道型MOS晶体管的传送晶体管，并且基于由处于导通状态的所述传送晶体管从光电二极管向浮置扩散传送的电荷来输出像素信号；以及，确定单元，被配置为将所输出的像素信号转换成数字值，然后比较所转换的数字值和阈值，从而做出关于在已经产生所述像素信号的像素上存在或不存在光子的入射的二元确定。相应地，呈现如下效果：在做出关于在像素上存在或不存在光子的入射的二元确定的电子设备中，降低了在所述传送晶体管上的界面状态的影响。
本发明的有益效果
根据本技术，可以呈现提高光子计数的准确度的显著效果。
附图说明
图1是示出本技术的第一实施例的图像传感器100的基本配置示例的示例的概念图。
图2是示出本技术的第一实施例的像素310的电路配置的示例的示意图。
图3是示意性地示出本技术的第一实施例的像素310的布局的示例的图。
图4是示意性地示出本技术的第一实施例的像素310的传送晶体管312的剖面配置的图。
图5是示意性地示出本技术的第一实施例中的传送晶体管312的传送栅极电极541的深度方向(由图4的线A-B指示的位置)上的电位轮廓(profile)的图。
图6是示意性地示出本技术的第一实施例中的n型扩散层542的横向方向(在图4的线C-D上的位置)上的电位轮廓的图。
图7是示意性地示出本技术的第一实施例的图像传感器100中提供的像素310中的电子的传送路线以及另外的图像传感器中提供的像素中的电子的传送路线。
图8是示意性地示出本技术的第二实施例的像素的传送晶体管的剖面配置的图。
图9是示意性地示出本技术的第二实施例中的传送栅极电极611的深度方向(由图8的线A-B指示的位置)上的电位轮廓的图。
图10是示出本技术的第三实施例的用于检测一个光子的确定电路的功能配置示例(单光子检测确定电路700)以及该单光子检测确定电路700的一个操作示例的概念图。
图11是示出本技术的第三实施例中的在单位曝光时段内入射在每个像素上的光子的平均数量与计数概率之间的关系的图表。
具体实施方式
以下将描述用于实现本技术的实施例(以下称为实施例)。将以如下次序提供描述：
1.第一实施例(成像控制：使用传送栅极电极的功函数配置嵌入沟道型传送晶体管的示例)
2.第二实施例(成像控制：通过调整杂质轮廓配置嵌入沟道型传送晶体管的示例)
3.第三实施例(成像控制：单光子检测的示例)
<1.第一实施例>
[图像传感器的配置示例]
图1是示出本技术的第一实施例的图像传感器100的基本配置示例的示例的概念图。
图像传感器100是在用于检测微弱光的系统(例如，成像板的荧光扫描器、放射线的闪烁计数器等)中提供的光检测器。例如，通过CMOS(互补金属氧化物半导体)传感器实现图像传感器100。
注意，在图1中，将基于如下假设提供描述：由两个垂直控制电路驱动(控制)图像传感器，以便提高读取速度。
图像传感器100具有像素阵列单元300、第一垂直驱动电路112、确定电路400、寄存器114、第二垂直驱动电路115以及输出电路118。应当注意的是，因为用于处理由第二垂直驱动电路115驱动的像素的信号的确定电路和寄存器与用于处理由第一垂直驱动电路112驱动的像素的信号的确定电路(确定电路400)和寄存器(寄存器114)相同，所以将省略其说明。
像素阵列单元300具备以二维矩阵形状(n×m)排列的多个像素(像素310)。应当注意的是，假设本技术的第一实施例具有在像素阵列单元300中以128行×128列排列的像素310。在图1的像素阵列单元300中，示出了128行×128列的像素310中的一些。在像素阵列单元300中排列的像素310之中的一半像素(位于图1的像素阵列单元300的上半部的像素)与来自第一垂直驱动电路112的控制线(控制线330)以行为单位进行布线。另一方面，另一半像素(位于图1的像素阵列单元300的下半部的像素)与来自第二垂直驱动电路115的控制线(控制线330)以行为单位进行布线。因为将参考图2描述像素310的电路配置，所以此处省略其描述。
另外，像素310与垂直信号线(垂直信号线341)以列为单元进行布线。连接到与来自第一垂直驱动电路112的控制线330进行布线的像素的垂直信号线341被连接到面向像素阵列单元300的上侧的确定电路400。另外，连接到与来自第二垂直驱动电路115的控制线330进行布线的像素的垂直信号线341被连接到面向像素阵列单元300的下侧的确定电路400。
第一垂直驱动电路112经由控制线330向像素310供给信号，并且在纵向方向(列方向)上以行为单元连续地选择扫描像素310。通过第一垂直驱动电路112以行为单位实施选择扫描，从像素310以行为单位输出信号。注意，控制线330包括像素重置线331和电荷传送线332。因为将参考图2描 述像素重置线331和电荷传送线332，所以此处省略其描述。
另外，因为第二垂直驱动电路115与第一垂直驱动电路112除了要由其控制的像素310不同之外都相同，所以此处省略其描述。第一垂直驱动电路112和第二垂直驱动电路115驱动像素310，因此基本同时地对两行进行选择扫描，并且基本同时地实施从两行进行读取。
确定电路400基于由像素310供给的输出信号计算入射在像素310上的光的数量。对垂直信号线341中的每一个都提供确定电路400。换言之，在面向像素阵列单元300的上侧的位置处提供连接到为由第一垂直驱动电路112驱动的像素(64行×128列)布线的128个各自垂直信号线341的128个确定电路400。另外，在面向像素阵列单元300的下侧的位置，处提供分别连接到为由第二垂直驱动电路115驱动的像素(64行×128列)布线的128个垂直信号线341的128个确定电路400。
为确定电路400中的每一个都提供寄存器114，以便临时保持由确定电路400供给的确定结果。寄存器114在读取下一个像素行的信号的期间(读取期间)内连接地向输出电路118输出所保持的确定结果。
输出电路118向外部电路输出由图像传感器100产生的信号。
接下来，将参考图2描述像素310的电路配置的示例。
[像素的电路配置示例]
图2是示出本技术的第一实施例的像素310的电路配置的示例的示意图。
像素310通过实施光电转换将作为入射光的光信号转换成电信号。像素310放大所转换的电信号，然后输入该信号作为像素信号。像素310例如使用具有浮置扩散层(FD：浮置扩散)的FD放大器放大该电信号。
像素310具有光电二极管311、传送晶体管312、重置晶体管313以及放大晶体管314。
在像素310中，光电二极管311的阳极端接地，其阴极端连接到传送晶体管312的源极端。另外，传送晶体管312的栅极端连接到电荷传送线332，并且其漏极端经由浮置扩散(FD322)连接到重置晶体管313的源极端以及放大晶体管314的栅极端。
另外，重置晶体管313的栅极端连接到像素重置线，其漏极端连接到供电线323以及放大晶体管314的漏极端。另外，放大晶体管314的源极端连接到垂直信号线341。
光电二极管311是根据光的强度产生电荷的光电转换元件。在光电二极管311中，由入射在光电二极管311上的光子产生电子和空穴的对，并且所产生的电子在那积累。
传送晶体管312根据来自垂直驱动电路(第一垂直驱动电路112或者第二垂直驱动电路115)的信号(传送脉冲)向FD322传送在光电二极管311中产生的电子。在例如从电荷传送线332供给作为要向栅极端供给的主体的信号(脉冲)时，传送晶体管312处于导电状态，从而将在光电二极管311中产生的电子传送给FD332。注意，为了防止由于界面缺陷而掺杂带电体，将传送晶体管312实现为嵌入沟道型MOS晶体管。注意，因为将参考图4描述传送晶体管312的细节，所以此处省略其描述的细节。
重置晶体管313根据从垂直驱动电路(第一垂直驱动电路112或者第二垂直驱动电路115)供给的信号(重置脉冲)重置FD322的电位。重置晶体管313在其栅极端经由像素重置线331被供给重置脉冲时处于导电状态，从而电流从FD332流向供电线323。相应地，取出在浮置扩散(FD322)中积累的电子用于供电，并且相应地重置FD322(以下，将此时的电位称为重置电位)。注意，当要重置光电二极管311时，传送晶体管312和重置晶体管313同时处于导电状态。相应地，取出在光电二极管311中积累的电子用于供电，然后将该光电二极管重置为没有入射光子的状态(黑暗状态)。注意，在供电线323上流动的电位(电力)是用于重置和源极跟随器的电力，例如供给3V。
放大晶体管314放大浮置扩散(FD322)的电位，然后根据放大的电位向垂直信号线341输出信号(输出信号)。在浮置扩散(FD322)的电位已被重置的状态下(在重置电位的情况下)，放大晶体管314根据重置电位(以下称为重置信号)向垂直信号线341输出输出信号。另外，当向FD332传送在光电二极管311中积累的电子时，放大晶体管314根据所传送的电子的数量向垂直信号线341输出输出信号(以下称为积累信号)。注意，当如图1所示，多个像素共享垂直信号线341时，可以在放大晶体管314与垂直信号线341之间对每个像素提供每个选择晶体管。
注意，在图2中示出的像素的基本电路和操作机制与普通像素的那些相同，另外可以考虑多种变型。在本技术中引入的像素被设计为具有比相关技术的像素高得多的转换效率。为此，像素被设计为实际上具有极低的构成源极跟随器的放大器(放大晶体管314)的栅极端的寄生电容(FD322的寄生电容)。
接下来，将参考图3描述被设计为具有很低的放大晶体管314的栅极端的寄生电容的像素310的布局的示例。
[像素的平面布局示例]
图3是示意性地示出本技术的第一实施例的像素310的布局的示例的图。
此处，将关注在放大晶体管314的栅极的寄生电容以及浮置扩散(FD322)提供描述。
在图3中示出的像素310的布局中，示出了光电二极管311、FD 322以及垂直信号线341。另外，在图3中示出了传送晶体管312的栅极端的布线(栅极布线362)、重置晶体管313的栅极端的布线(栅极布线363)以及放大晶体管314的栅极端的布线(栅极布线364)。注意，FD322由粗虚线指示，由细虚线指示垂直信号线341，并且用通过斜线填充的矩形指示栅极布线362至364。
另外，图3示出传送晶体管312的漏极端、重置晶体管313的源极端以及对应于这两端之间的布线的杂质扩散层(扩散层371)。另外，图3示出重置晶体管313的漏极端、放大晶体管314的漏极端以及对应于这两端之间的布线的另一的杂质扩散层(扩散层372)。另外，图3示出对应于放大晶体管314的源极端的另一的杂质扩散层(扩散层373)。注意，使用通过细点填充的矩形指示扩散层371至373。
另外，在该布局中示出用于连接栅极布线362与电荷传送线332的接触器(接触器382)以及用于连接栅极布线363与像素重置线331的接触器(接触器383)。另外，在该布局中示出用于连接栅极布线364与FD322的接触器(接触器384)以及用于连接扩散层371与FD322的接触器(接触器385)。另外，在该布局中示出用于连接扩散层372与供电线323的接触器(接触器386)以及用于连接扩散层373与垂直信号线341的接触器(接触器387)。
注意，扩散层371和栅极布线364是具有与FD322相同的电位变化的浮置扩散的一部分，但是为了便于描述，在图3中将使用不同的标号描述它们。
此处，将关注于FD322的大小描述像素310的布局。像素310的布局被设计成使得FD322具有最小寄生电容。因此，像素310的布局被设计成具有可以在其中制造作为连接扩散层371和栅极布线364的布线部分的FD322、扩散层371以及栅极布线364的最小面积。另外，在像素310中，在放大晶体管314的漏极端的宽度(在扩散层373的栅极布线364的外围)变细的同时，连接放大晶体管314的源极端的布线(垂直信号线341)覆盖FD322的大部分的平面。
因为源极跟随器的输出相对于输入具有接近于1的增益，所以垂直信号线341与FD322之间的实质的寄生电容非常小。因此，如图3所示，通过由垂直信号线341覆盖FD322的遮蔽结构，可以使FD322的寄生电容最小化，从而可以显著地提高转换效率。
通过使用如图3所示的设计减少寄生电容，即使当在FD322中积累的电子的数量很少时也可以向垂直信号线341输出足够大的输出信号。输出信号的大小可以充分大于放大晶体管314的随机噪声。当在FD322中积累一个光子时的输出信号充分大于放大晶体管314的随机噪声时，对来自像素的信号进行量化，并且可以检测出在像素中积累的光子的数量作为数字信号。
例如，当放大晶体管314的随机噪声约为50μV至100μV并且输出信号的转换效率上升至大约600μV/e-时，输出信号充分大于随机信号，因此，在原理上可以检测一个光子。
如上所述，当转换效率足够高时，即使是二进制数据，也可以将具备光电二极管和放大晶体管的像素的输出信号作为具有灰度的模拟数据来处理。然而，存在如下问题：这样的像素具有较小的在一次成像中检测出的光的量的上限(动态范围)。为了增加动态范围，有效的是提高读取由像素输出的信号的速度以提高帧速率，然后收集多次的读取结果。例如，当在实施1023次的曝光和读取之后收集结果以对光子的入射进行二元确定时，一个像素的动态范围为10比特的灰度数据。另外，当在实施512次的曝光和读取之后收集结果以将0至2个光子的入射作为具有三个值0、1和2的数字输出进行确定时，一个像素的动态范围是10比特的灰度数据。另外，即使当积累的电子的最大数量是1000e-并且在模拟输出之后确定光子的数量时，如果在实施16次曝光和读取之后收集结果，则结果仍然等价于积累的电子的最大数量为16000e-的像素的输出。
另外，可以通过处理阵列形状中的多个精细像素并且在一个光接收平面上设置多个像素来加宽动态范围。例如，当在光接收平面上设置8行×8列的像素(或像素组)时，通过对入射到8行×8列的像素的光子进行二元确定并且进行合计，可以获得具有等价于6比特的64灰度的光强度的确定结果。另外，如果与时间分割一起使用这种平面分割，则可以进一步地加宽动态范围。
如上所述，通过减小寄生电容，即使当在FD322中积累的电子的数量很少时也可以向垂直信号线341输出足够大的输出信号。然而，当在光电二极管中产生的电子在FD322中积累之前被俘获时，因为电子未在FD322中积累，所以不输出输出信号。换言之，在检测一个光子时，减少在光电二极管中产生的在FD322中积累之前被俘获的电子的数量是很重要的。
接下来，将参考图4描述用于减少由于界面缺陷而被俘获的带电体的数量的传送晶体管312的剖面配置的示例。
[像素的剖面配置示例]
图4是示意性地示出本技术的第一实施例的像素310的传送晶体管312的剖面配置的图。
注意，在图4中，关注于传送晶体管312，示出在图3中示出的平面图上的光电二极管311、栅极布线362以及扩散层371的位置的剖面。
注意，此处将假设像素310的配置的一部分合并到在具有高阻抗的n型外延基板(基板511)上使用若干阶段的离子注入以适当的杂质轮廓形成的p阱(p阱512)中来提供描述。注意，在图4中的“+”和“-”指出杂质的浓度。例如，在p型层中，杂质的浓度的关系是p-<p<p+。
在图4中示出的剖面配置中，示出了基板511、p阱512、积累区域521、p型扩散层522、浮置扩散区域531、传送栅极电极541以及n型扩散层542。另外，在剖面配置中，通过用点填充的区域示出由氧化膜形成的绝缘膜551以及元件分离区域552。
浮置扩散区域531是对应于浮置扩散(FD)的区域，并且被配置为n+型杂质层。注意，浮置扩散区域531对应于图3的扩散层371。换言之，经由放大晶体管314输出在浮置扩散区域531中的电位变化作为像素信号。
积累区域521是用于在其中积累通过光电转换产生的电荷的积累区域。积累区域521是光电二极管311的积累区域，并且被配置为n型杂质层。注意，在积累区域521的界面侧(图4的上侧)，面向绝缘膜551形成p+型杂质的扩散层(p型扩散层522)。p型扩散层522用作光电二极管311中的空穴的积累区域。通过以这种方式提供邻接积累区域521的p型扩散层522，在像素310中配置具有p-n-p型HAD(空穴积累二极管)结构的嵌入型光电二极管。
传送栅极电极541是在绝缘膜551上提供的p+型硅层。传送栅极电极541面向n型区域(n型扩散层542)，在两者之间具有绝缘膜551，从而形成嵌入型MOS晶体管。传送栅极电极541对应于传送晶体管312的栅极端(参见图2)，并且通过被设置成导电状态从积累区域521向浮置扩散区域531传送电荷。注意，传送栅极电极541对应于在图3中示出的栅极布线362。
例如，通过掺杂具有等于或大于1×1019粒/cm3的高浓度的p型杂质(例如，硼)形成传送栅极电极541。相应地，传送栅极电极541面向的绝缘膜511(传送栅极电极541面向的基板表面)的外围的电位与p阱512的电位之间的差减少。换言之，通过将高浓度的p型杂质放入到传送栅极电极541中，在传送栅极电极541面向的基板表面上的电位降低(depression)由于功函数的差而变浅的方向上提升了电位。
n型扩散层542是紧接在传送栅极电极541下面(在图4的下侧)提供的n型杂质层。形成n型扩散层542以便其末端(在图4中示出的n型扩散层542右端和左端)与积累区域521和浮置扩散区域531接触。例如，通过掺杂具有等于或大于1×1015粒/cm3的高浓度的n型杂质(例如，砷或磷)形成n型扩散层542。
为了确保作为嵌入沟道的操作，形成n型扩散层542使得在从绝缘膜551(基板表面)起0.2μm以内的深度具有杂质的峰值浓度。相应地，当传送晶体管312处于导电状态(以下称为栅极导通状态)时的沟道路线位于离开基板表面处，并且相应地形成完全嵌入沟道。注意，将参考图5和6描述n型扩散层542的细节，因此，此处省略其描述。
接下来，描述在图5和6中将描述传送晶体管312的导通及截止状态与n型扩散层542的沟道之间的关系，示出在图4中示出的线A-B和线C-D上的电位的迁移。
[在深度方向的电位轮廓的示例]
图5是示意性地示出本技术的第一实施例中的传送晶体管312的传送栅极电极541的深度方向(由图4的线A-B指示的位置)的电位轮廓的图。
在图5的a中示出处于栅极截止状态的电位轮廓，在图5的b中示出处于栅极导通状态的电位轮廓。注意，图5示出在图4中示出的线A-B上的电位。
注意，将根据如下假设提供描述：在图5中，将纵向方向设置为指示电位的轴，并且将横向方向设置为指示深度的轴，电子是带电体。注意，在图5中，向下方向(图5的下侧)表示正电位，向右方向(图5的右侧)表示深度方向(从传送栅极电极541离开向基板511的方向)。
另外，在图5的a和b中，Ec指示导电带的下端，Ev指示价电子带的上端，Ef指示准费米能级(quasi-Fermi level)。另外，图5示出指示具有最小电位(电位降低)的区域的位置的区域(区域561)以及指示电子(电子562)的黑色圆圈。
此处，将描述在深度方向的传送栅极电极541的电位。
因为传送栅极电极541被掺杂而成为p+型，所以由于功函数的差，在基板表面附近(在面向绝缘膜551的其外围)的n型扩散层542的部分被耗尽。因此，在n型扩散层542的基板表面附近，在较浅的方向(在图5的上侧)上提高电位。因此，在离开绝缘膜551的n型扩散层542的位置处形成电位降低(区域561)。
如图5的a和b所示，在离开绝缘膜551的区域中形成作为电子流动的位置的电位降低(区域561)。
[在横向方向上的电位轮廓的示例]
图6是示意性地示出本技术的第一实施例中的n型扩散层542的横向方向(在图4的线C-D上的位置)上的电位轮廓的图。
图6的a示出处于栅极截止状态的电位轮廓，图6的b示出处于栅极导通状态的电位轮廓。注意，图6示出在图4中示出的线C-D上的电位。另外，在图6中，将纵向方向设置为指示电位的轴并且向下方向(图6的下侧)表示正电位，由此提供描述。
注意，在图6中，通过由点划线包围的区域(区域571)指示在图5中示出的电位降低(区域561)。将在纵向方向上的区域571的大小(在纵向方向上的其宽度)描述为指示在电位降低中形成的势垒的高度。
如图6所示，当传送晶体管312处于栅极截止状态时，在n型扩散层542 中形成的电位降低(区域571)的电位比在积累区域521和浮置扩散区域531中的电位的底部浅。另外，电位降低(区域571)的电位比由包围积累区域521的p阱512形成的势垒的电位深。换言之，处于栅极截止状态的电位降低(区域571)的电位向p阱512的电位的正电位侧，但是向积累区域521和浮置扩散区域531的那些电位的负电位侧。相应地，在积累区域521中积累的电子被由电位降低(区域571)形成的壁垒切断。注意，在图6中，用灰色区域(区域572)指示在积累区域521中积累的电子，用虚线箭头(箭头574)指示穿过电位降低(区域571)的电子的路线。
如上所述，当在光电二极管中产生由于电位降低(区域571)的壁垒高度而难以积累的多余电子时，多余电子穿过由电位降低(区域571)形成的壁垒，并且向浮置扩散区域531放电。换言之，当传送晶体管312处于栅极截止状态时，n型扩散层542用作在横向方向上的溢出漏极，从而防止从积累区域521溢出的电子渗漏到其他像素。注意，向浮置扩散区域531放电的电子在电子积累期间(曝光期间)通过将重置晶体管313(参见图2)设置为导通来向电源放电。
另外，如图6的b所示，当传送晶体管312处于栅极导通状态时，在n型扩散层542中形成的电位降低(区域571)的电位被调整成比积累区域521的电位的底部深。注意，浮置扩散区域531的电位的底部甚至比调整后的电位降低(区域571)的电位深。如上所述，通过将电位设置为从积累区域521向浮置扩散区域531更深，在积累区域521中积累的电子完全地被传送给浮置扩散区域531。
如上所述，n型扩散层542不仅用作电子的传送路线，还用作横向方向的溢出漏极。
[电子的传送路线的示例]
图7是示意性地示出本技术的第一实施例的图像传感器100中提供的像素310中的电子的传送路线以及另外的图像传感器中提供的像素中的电子的传送路线。
图7的a示出在另外的图像传感器中提供的像素中的电子的传送路线，图7的b示出在图像传感器100中提供的像素310中的电子的传送路线。
注意，在图7的b中示出的像素310的剖面图是向图4添加了指示电子的传送路线的箭头(箭头582)的图，因此，此处省略其描述。
在图7的a中示出的像素的剖面图中，示出基板591、p阱592、积累区域593、p型扩散层594、浮置扩散区域595、传送栅极电极596、绝缘膜597以及元件分离区域598。
另外，在图7的a中示出的像素的剖面图中，示出指示从积累区域593至浮置扩散区域595的电子的传送路线的箭头(箭头581)以及示意性的指示出现在绝缘膜597中的界面状态的×号。
此处，将描述在其他图像传感器中提供的像素中的电子的传送路线与在像素310中的电子的传送路线之间的差。
如图7所示，在其他图像传感器中提供的像素的传送晶体管是具有n+型传送栅极电极的硅层，并且在基板表面上(紧接在绝缘膜597下面的位置)形成沟道。因为在基板表面上形成沟道，所以在基板表面的界面状态下掺杂某些传送的电子。在基板表面的界面状态下掺杂的电子的数量是在从数个到数十个的级别上，其条件为界面不会具有缺陷，因此，在正常成像时，电子的数量不是问题。然而，在要检测微弱光时，诸如在检测一个光子时，传送的光子的数量小(例如，在单光子检测时的一个)，因此将是重要的问题。即使提高了放大晶体管等的转换效率，由于俘获(电子的减少)而造成的噪声仍然是相对难以降低的噪声要素，其将在对积累的电子的数量(亦即，入射的光子的数量)进行数字确定的器件(例如，光子计数器件)中造成严重的错误。
另一方面，因为由箭头582指示的沟道被完全地嵌入，所以在像素310中的电子的传送路线不受界面状态影响。注意，将硅的各种带电体俘获器的捕获剖面面积设置成约为1×1014cm-2，因此，通过离开基板表面1×107cm(捕获剖面面积的平方根)或以上形成沟道，可以实现几乎不受界面状态影响的电子的传送。
注意，当如在像素310中将传送晶体管设计成嵌入沟道型晶体管时，以下是有问题的：与表面型沟道相比，难以通过栅极驱动来调整该沟道区域的电位。因此，为了在栅极导通状态下沟道的电位处于足够深的状态下完全地传送在光电二极管中积累的电荷，并且为了通过稍微的调整来设置深的状态，，也需要形成即使是处于栅极截止状态电位已经深到一定程度的状态的沟道。然而，这种设计导致能够在积累区域积累的电荷量(饱和电荷量Qs)严重减少。因为饱和电荷量Qs的减少将导致在一般的成像器件中的图像质 量的恶化，所以将传送晶体管设计成嵌入沟道型晶体管是不实际的。因此，为了确保在一般的成像器件中的实际的饱和电荷量Qs，应当将沟道设计成至少通过传送晶体管的漏极附近的基板表面。相应地，确保了沟道中的电位的较大的变化，切断了栅极截止状态下的渗漏路径，并且饱和电荷量Qs被设置成很高的值。
然而，在用于检测微弱光的图像传感器(图像传感器100)中，足以在积累区域521中保持若干电子。例如，在用于检测一个光子的图像传感器(图像传感器100)中，一个电子是实际的饱和电荷量Qs。因此，通过将传送晶体管设计成嵌入沟道型晶体管，积累的电荷可以在不受界面状态影响的情况下得以传送。另外，因为该沟道还用作溢出漏极，所以可以容易地避免到其他像素的电子的渗漏。
如上所述，根据本技术的第一实施例，通过将传送晶体管设计成嵌入沟道型晶体管，可以降低所俘获的带电体(电子)的量，并且可以提高微弱光检测的准确度。特别是，通过形成掺杂了等于或者大于1×1015粒/cm3的高浓度的n型杂质(例如，砷或磷)的n型扩散层542，可以只积累少量的电子，并且可以生产出如下像素：在该像素中，积累的电子在不受界面状态影响的情况下得以传送。换言之，通过掺杂等于或者大于1×1015粒/cm3的高浓度的n型杂质(例如，砷或磷)以形成n型扩散层542，可以形成适于检测微弱光的像素。
<2.第二实施例>
在本技术的第一实施例中，已经描述了传送栅极电极由p+型硅层形成并且使用该传送栅极电极的功函数形成嵌入沟道的示例。然而，嵌入沟道的形成不限于此，嵌入沟道还可以只通过调整基板上的杂质轮廓来形成。
因此，在本技术的第二实施例中，将参考图8和9描述通过调整基板上的杂质轮廓来形成嵌入沟道的示例。
[像素的剖面配置的示例]
图8是示意性地示出本技术的第二实施例的像素的传送晶体管的剖面配置的图。
在图8中示出的剖面配置中，与图4中相同，示出了基板511、p阱512、积累区域521、p型扩散层522、浮置扩散区域531、绝缘膜551以及元件分离区域552。另外，在图8中示出的剖面配置中，示出了传送栅极电极611 而不是图4的传送栅极电极541。另外，在图8中，示出了p型扩散层612以及n型扩散层613而不是图4的n型扩散层542。
传送栅极电极611是在绝缘膜551上提供的n+型硅层。注意，因为传送栅极电极611与在图7的a中示出的传送栅极电极596(在其他图像传感器中提供的传送晶体管的栅极电极)相同，所以此处省略其描述。
p型扩散层612是紧接在传送栅极电极611下面提供的p型杂质层。形成p型扩散层612以便其末端(在图8中示出的p型扩散层612的右端和左端)与积累区域521以及浮置扩散区域531相接触。另外，p型扩散层612的上面面向绝缘膜551，而其下面面向n型扩散层613。通过提供p型扩散层612使得面向基板表面，基板表面的电位在降低浅的方向上得以提升。
n型扩散层613是n型杂质层，并且与图4中示出的n型扩散层542是相同的层。n型扩散层613的上面向p型扩散层612，而其下面面向p阱512，其左侧和右侧面向积累区域521和浮置扩散区域531。注意，因为n型扩散层613是起到与n型扩散层542相同作用的层，所以将省略其描述。换言之，n型扩散层613在从绝缘膜551(基板表面)起0.2μm以内的深度形成以具有杂质的峰值浓度。另外，通过以等于或大于1×1015粒/cm3的高浓度掺杂n型杂质(例如，砷或磷)来形成n型扩散层613。
接下来，将参考图9描述在图8中示出的线A-B上的电位的迁移。
[在深度方向上的电位轮廓的示例]
图9是示意性地示出本技术的第二实施例中的传送栅极电极611的深度方向(由图8的线A-B指示的位置)上的电位轮廓的图。
图9的a示出处于栅极截止状态的电位轮廓，图9的b示出处于栅极导通状态的电位轮廓。注意，在图9中，示出在图8中示出的线A-B上的电位。
注意，因为图9对应于图5的电位轮廓，此处将描述与图5的电位轮廓之间的差别。
如图9所示，在栅极截止状态下，紧接在传送栅极电极611下面的基板表面上的电位在栅极截止状态下的p型扩散层612中在较浅的一侧(在负电位的方向上)得以提升。另外，在n型扩散层613中，如在图5中示出的n型扩散层542中，在离开绝缘膜551的位置处形成电位降低(区域631)。电位降低(区域631)的作用与在图5中示出的电位降低(区域571)相同。换言之，电位降低(区域631)的电位比由包围积累区域521的p阱512形 成的势垒深，并且电位降低在栅极截止状态下还用作在横向方向上的溢出漏极。
另外，在栅极导通状态下，电位降低(区域631)的电位比如在图9的b中示出的积累区域521的电位的底部深，因此，在积累区域521中积累的电子被完全地传送至浮置扩散区域531。
如上所述，n型扩散层613不仅用作电子的传送路线，还用作在横向方向上的溢出漏极。
如上所述，根据本技术的第二实施例，可以只通过调整在基板上的杂质轮廓来形成嵌入沟道型传送晶体管。换言之，根据本技术的第二实施例，可以提高光子计数的准确度。
<3.第三实施例>
在本技术的第一和第二实施例中，已经描述了由微弱光产生的电子在不受界面状态影响的情况下被传送给浮置扩散的示例。注意，当检测多值积累信号时，可以基于能够在像素中积累的电子的数量通过决定诸如曝光时间这样的成像条件来适当地检测微弱光。然而，存在由于在积累区域的制造步骤中出现的轻微不匀性而导致积累的电子的数量与像素不同的可能性。换言之，当制造应用本技术的第一和第二实施例的图像传感器用于积累信号是多值的微弱光的检测设备时，还应当考虑由于可以在积累区域中积累的电子的数量的不匀性而引起的图像传感器的劣质生产的可能性。
然而，在制造用于检测存在或不存在一个光子的入射的检测器件的图像传感器时，就积累区域的性能而言，可以积累至少一个电子。换言之，当在单光子检测器件中使用应用本技术的第一和第二实施例的图像传感器时，积累区域的制造步骤中的不匀性不是显著问题。如此，应用本技术的第一和第二实施例的图像传感器用作适于单光子检测的图像传感器，在单光子检测中呈现最高效果。
这样，在本技术的第三实施例中，将参考图10和11描述在用于检测存在或不存在一个光子的入射的成像器件中提供的图像传感器的示例。
注意，因为本技术的第三实施例中的图像传感器的像素的配置与本技术的第一和第二实施例中的相同，所以此处将省略其描述。此处将关注于处理像素输出的用于单光子检测的信号的确定电路来提供描述。
[确定电路的配置示例]
图10是示出本技术的第三实施例的用于检测一个光子的确定电路(单光子检测确定电路700)的一个功能配置示例以及该单光子检测确定电路700的一个操作示例。
在图像传感器中提供图10中的单光子检测确定电路700而不是图1的确定电路400。
在图10的a中，作为单光子检测确定电路700的功能组成元件，示出了ACDS(模拟相关双采样)单元710、DCDS(数字CDS；数字相关双采样)单元720、二元确定单元730、加法器741、存储器742等。
另外，在图10的a中，作为单光子检测确定电路700的功能组成元件，一起示出了连接到单光子检测确定电路700的垂直信号线341、连接到垂直信号线341的像素310的一部分以及像素阵列单元300。
ACDS单元710通过模拟CDS移除噪声，并且具备开关712、电容713以及比较器711。
开关712是用于将垂直信号线341连接到向比较器711输入参考电压的输入端或向比较器711输入要比较的信号的输入端的开关。当像素310的重置信号经过采样并保持时，开关712将垂直信号线341连接到输入参考电压的输入端(连接到电容713的左端)。另外，当比较器711输出模拟CDS的结果时，开关712将垂直信号线341连接到输入要比较的信号的输入端(不具有电容的右端)。
电容713是用于对像素310的重置信号进行采样并保持的保持电容。
比较器711输出经采样并保持的信号与要比较的信号之间的差。换言之，比较器711输出经采样并保持的信号与由垂直信号线341供给的信号(积累信号或者重置信号)之间的差。即，比较器711输出已经去除了在像素310中产生的诸如kTC噪声这样的噪声的信号。例如，通过增益1的运算放大器实现比较器711。比较器711向DCDS单元720供给差信号。注意，此处，重置信号与重置信号之间的差信号被称为无信号，重置信号与积累信号之间的差信号被称为净积累信号。
DCDS单元702通过数字CDS去除噪声，并且具备AD(模数)转换器721、寄存器722、开关723以及减法器724。
AD转换器721对由比较器711供给的信号进行AD转换。
开关723是用于切换由AD转换器721产生的AD转换后的信号的供给目的地的开关。当AD转换器721输出无信号的AD转换的结果(数字无信号)时，开关723向寄存器722供给信号，以使寄存器722锁存(保持)该信号。相应地，在寄存器722中保持比较器711和AD转换器721的偏移值。另外，当AD转换器721输出净积累信号的AD转换的结果(数字净积累信号)时，开关723向减法器724供给信号。
寄存器722保持无信号的AD转换的结果。寄存器722向减法器724供给所保持的无信号的AD转换的结果(数字无信号)。
减法器724从数字净积累信号的值中减去数字无信号的值。减法器724向二元确定单元730供给减法结果(净数字值)。
二元确定单元730进行二元确定(数字确定)。二元确定单元730比较净数字值与二元确定单元730的参考信号(在图10中表示为“REF”)，以作出关于在像素310上存在或不存在光子的入射的二元确定，然后输出确定结果(在图10中表示为“BINOUT”)。注意，对于参考信号(REF)，设置在不存在光子入射时由像素310输出的信号(无信号)的数字值与在存在光子入射时由像素310输出的信号(积累信号)的数字值之间的中间值附近的值(例如，“0”与“100”之间的一半的“50”是参考信号)。换言之，参考信号(REF)用作阈值。
例如，当由DCDS单元720供给的净数字值超过参考信号(REF)的值时，输出表示“存在光子入射”的值为“1”的信号(BINOUT)。另一方面，当从DCDS单元720供给的净数字值未超过参考信号(REF)的值时，输出表示“不存在光子入射”的值为“0”的信号(BINOUT)。换言之，从二元确定单元730作为二元确定结果的数字值(0或1)输出存在或不存在光子入射。二元确定单元730向加法器741供给确定结果(BINOUT)。
加法器741将从二元确定单元730供给的确定结果的数字值添加到在存储器742中保持的每个像素的计数值上。加法器741从存储器742获得产生在二元确定时变成数字值的积累信号的像素310的计数值，然后将二元确定结果的数字值添加到获得的计数值上。然后，加法器741向存储器742供给加后的计数值以更新该像素的计数值。
存储器742是数字地存储指示每个像素的光强度的计数值的存储器。存储器742从输出电路集成了预定数量的二元确定结果的计数值。注意，在图10中，为了便于描述，省略了到输出电路的信号线。
注意，在图10中，假设对每个单光子检测确定电路700提供了二元确定单元730和加法器741来提供了描述，但是本技术并不限于此，多个单光子检测确定电路700可以共享二元确定单元730和加法器741。除了在半导体成像芯片(图像传感器100)中提供之外，二元确定单元730和加法器741还可以在接收并处理来自半导体成像芯片的信号的信号处理芯片中提供。
此处，将参考图10的b描述在一个像素310中对存在或不存在光子的入射进行二元确定时实施的单光子检测确定电路700的操作。
图10的b示出单光子检测确定电路700的一个操作示例的流程图。注意，在图10的b中示出的流程图的操作的框架基本上与在图10的a中示出的包围组成元件的框架相对应。换言之，在双线框架中的操作表示像素310的操作，在长虚线框架中的操作表示ACDS单元710的操作，在短虚线框架中的操作表示DCDS单元720的操作，在粗实线框架中的操作表示二元确定单元730的操作。注意，为了描述的简便，由ACDS单元710实施的ACDS处理未图示，其将与DCDS单元720实施AD转换的操作一起进行描述。
首先，在所选行的像素(像素310)中，重置放大晶体管314的栅极端的电位(FD322的电位)，并且将重置信号输出到垂直信号线341(步骤761)。
然后，由ACDS单元710的电容713对从像素310输出的重置信号进行采样并保持(步骤762)。然后，由DCDS单元720的AD转换器721对经采样并保持的重置信号与从像素310输出的重置信号(无信号)之间的差信号进行AD转换(步骤763)。注意，经AD转换的无信号包括从比较器711和AD转换器721产生的噪声，并且数字检测用于消除(偏移)噪声的值。然后，将无信号的AD转换的结果作为偏移值保持在寄存器722中(步骤764)。
然后，在像素310中，将在光电二极管311中积累的电子传送给FD 322，然后从像素310输出积累信号(步骤765)。然后，由DCDS单元720的AD转换器721对经采样并保持的重置信号与从像素310输出的积累信号之间的差信号进行AD转换(步骤766)。注意，经AD转换的结果包括由比较器711和AD转换器721产生的噪声。
然后，减法器724输出通过从净积累信号的(第二)AD转换的结果的值中减去在寄存器722中保持的无信号的(第一)AD转换的结果的值得到的值(步骤767)。相应地，由比较器711和AD转换器721产生的噪声(偏移成分)被消除，并且输出由像素310输出的仅积累信号的数字值(净数字值)。
由二元确定单元730比较从减法器724输出的净数字值与参考信号(REF)(步骤S768)。对于参考信号(REF)，设置在不存在光子入射时由像素310输出的信号(无信号)的数字值与在存在光子入射时由像素310输出的信号(积累信号)的数字值之间的中间值附近的值(例如，“0”与“100”之间的一半的“50”是参考信号)。当由减法器724输出的数字值(由像素310输出的仅积累信号的数字值)超过参考信号(REF)的值时，输出表示“存在光子入射”的值为“1”的信号(BINOUT)。另一方面，当由减法器724输出的数字值未超过参考信号(REF)的值时，输出表示“不存在光子入射”的值为“0”的信号(BINOUT)。换言之，从图像传感器100作为二元确定结果的数字值(0或1)输出存在或不存在光子入射。
然后，将二元确定结果的数字值加到产生积累信号的像素310的计数值上，从而更新该像素的计数值(步骤S769)。
注意，在单光子检测的假设下以及在进行“存在光子入射”和“不存在光子入射”的二值确定(二元确定)的前提下描述图10，但是通过准备多个系统的参考信号(REF)可以进行二值或更高值的确定。例如，准备两个系统的参考信号(REF)，并且将一个系统设置为在光子的数量为“0”时的数字值与在光子的数量为“1”时的数字值之间的中间值。另外，将另一个系统设置为在光子的数量为“1”时的数字值与在光子的数量为“2”时的数字值之间的中间值。相应地，能够进行光子的数量为“0”、“1”和“2”的三种确定，并且提高了成像的动态范围。注意，因为这种多值确定极大地受每个像素的转换效率的不匀性等的影响，所以需要制造具有比制造二值确定系统时更高准确度的确定系统。然而，将像素产生信号作为数字输出来处理的点与根据像素产生的信号只确定存在或不存在光子的入射的二元确定(0或1)中的相同。
如上所述，因为在单光子检测确定电路700中将由像素310输出的信号确定为数字值，所以与将信号作为模拟输出(在10位数据情况下的1024个灰度)处理的相关技术的图像传感器相比，该信号几乎完全不受传送的噪声影响。另外，通过与多个像素共享在存储器中保持的计数值(例如，共享值的存储地址)，将多个共享像素的二元确定结果添加到计数值，从而可以将多个像素作为一个光接收平面的数据来处理。由此，可以提高成像的动态范围。
接下来，将参考图11描述入射在每个像素上的光子的数量与检测结果之间的关系。
[入射在每个像素上的光子的数量与检测结果之间的关系的示例]
图11是示出本技术的第三实施例中的在单位曝光时段内入射在每个像素上的光子的平均数量与计数概率之间的关系的图表。
注意，将基于如下假设提供描述：就图像传感器的每个像素而言，光子均匀且随机地入射在图像传感器的每个像素上。注意，还假设光子就时间而言均匀且随机地入射。
在上述条件下，在单位曝光时段内入射在每个像素上的光子的平均数量(平均光子数)与计数(在单光子检测确定单元700中确定为“1”)的入射光子的概率(计数概率)之间的关系符合泊松分布(Poisson distribution)。为了符合泊松分布，在下面的公式1中示出光子的平均数量与计数概率之间的关系。
[数学式1]
……公式1
此处，P(k)是在单位曝光时段内在单位像素中出现k次光子入射(k个光子入射)的概率。另外，λ是在单位曝光时段内入射在单位像素上的光子的平均数量(平均光子)。另外，e是自然对数的基(≈2.718)。
换言之，上述公式1的概率P(k)指示当在单位曝光时段内入射在每个像素上的光子的数量是光子的平均数量λ时入射光子的数量是光子的数量k的概率。
此处，将基于如下假设来描述光子的平均数量与计数概率之间的关系：在单位曝光时段内入射在图像传感器的每个像素上的光子的平均数量(光子的平均数量λ)为“0.21”。在这种情况下，基于上述公式1，光子的数量k与概率P(k)处于下面的关系。
入射在单位像素上的光子的数量为0(k＝0)的概率：0.8105
入射在单位像素上的光子的数量为1(k＝1)的概率：0.1702
入射在单位像素上的光子的数量为2(k＝2)的概率：0.0179
入射在单位像素上的光子的数量为3(k＝3)的概率：0.0013
(未示出以后的概率，因为它们的值极低(等于或低于0.00007)。)
如上，入射在单位像素上的光子重复的概率的值随着重复光子的数量增加而变小。
接下来，将描述在光子以该概率入射时由图像传感器产生的信号。
由单光子检测确定电路700输出的数字值为“0”的情况是入射在单位像素上的光子的数量为0的情况。换言之，数字值为“0”的概率是在入射在单位像素上的光子的数量为0的情况下的概率，即“0.8105”。
另一方面，由单光子检测确定电路700输出的数字值为“1”的情况是入射在单位像素上的光子的数量为1或更高的情况。换言之，数字值为“1”的概率(计数概率)是通过总计在入射在单位像素上的光子的数量为1或更高的情况下的概率来得到的值，其是“0.1894”。
注意，因为光子的平均数量λ为“0.21”，所以“0.1894”的计数概率指示入射光子中约有10％未被计数(计数损失)。这种计数损失是由将在单位曝光时段内在单位像素上的两个或多个光子的入射计数为“1”造成的。因此，随着光子的平均数量λ增加，计数损失也增加。
至此，已基于光子的平均数量λ为“0.21”的假设提供了描述，然而，在就空间和时间而言光子均匀且随机地入射时，光子的平均数量λ与计数概率之间的关系是唯一的。换言之，如果将垂直轴设置为指示计数概率的轴，并且将水平轴设置为在单位曝光时间内入射在每个像素上的光子的平均数量，则计数概率与光子的平均数量之间的关系形成由图11的图表的实线(线791)示出的关系。
注意，在图11的图表中，由点划线(点划线792)指示的光子的平均数量的位置表示在计数中约有10％的入射光子损失的位置(10％检测损失位置)。当容忍约10％的计数损失时，在光子的平均数量为“0.21”或更低时视为能够确保线性。在考虑关于由图像传感器产生的数字输出值的情况时，换言之，当由图像传感器产生的数字值的计数概率为“0.1894”或更低时，成像确定为已经在可以确保线性的亮度和曝光的条件下实施的。另一方面，当计数概率超过“0.1894”(在由图11的压缩区域793指示的范围中)时，确定为难以确保线性。
注意，因为在计数概率和光子的平均数量之间形成在图11的图表中示 出的关系，所以能够通过保持指示在该图表中示出的关系的数据(例如，泊松分布或者近似泊松分布的函数或表格)来纠正计数值。通过如下方式进行该纠正：首先基于由图像传感器产生的数字值来计算计数概率(值为“1”的像素对全部像素的比率)，然后根据计数概率和表示在图11的图表中示出的关系的数据来计算光子的平均数量。然后，根据所计算的光子的平均数量来计算入射在图像传感器上的光子的数量。在进行该纠正时，与在可以确保线性的范围内使用的情况(不进行纠正的情况)相比，可以将检测的动态范围提高大约一个数字。
如上所述，根据本技术的第三实施例，通过将传送晶体管设计成嵌入沟道型晶体管，单光子检测可以在不受界面状态影响的情况下实施。换言之，通过形成杂质浓度从具有等于或高于1×1015粒/cm3的高浓度的n型杂质的绝缘膜(基板表面)起在0.2μm以内的深度达到峰值的n型扩散层来设计嵌入沟道型晶体管，由此可以在像素中提供适于单光子检测的传送晶体管。
如上所述，根据本技术的实施例，通过将传送晶体管设计成嵌入沟道型晶体管，可以提高光子计数的准确度。换言之，通过使用应用本技术的CMOS图像传感器实施光子计数，可以抑制诸如由界面状态造成的电子俘获这样的在像素中的电荷传送期间产生的噪声。换言之，可以在具有与一般CMOS图像传感器相类似的结构的像素中检测一个光子，并且相应地能够在具有超低噪声且超高灵敏度的成像中进行光子计数。
注意，在本技术的实施例中示出的图像传感器可以被广泛地应用为具备光电倍增管、雪崩光电二极管、光电二极管等的相关技术的电子设备的光检测器。例如，该图像传感器可以应用于例如成像板的荧光扫描器以及放射线的闪烁计数器。除此之外，该图像传感器可以应用于DNA芯片检测器、被称为DR(数字射线照相术)的X射线成像设备、CT(计算机断层扫描)设备、SPECT(单光子发射断层摄影术)设备等。特别地，因为CMOS图像传感器廉价并因此可以大量生产，所以通过在先前由于昂贵的光电倍增管而只具备少量光检测器的电子器件中提供很多光检测器，可以提高检测速度。
例如，如果在CT设备的检测器中利用在本技术的实施例中示出的图像传感器，可以检测比使用相关技术的光电二极管等的检测器具有高得多的灵敏度的闪烁光，从而可以有利于检测中的提高的准确度以及由于X射线量的降低而的X射线的低暴露。注意，在SPECT、PET等相关技术中使用光电 倍增管进行伽马射线检测时也将呈现相同效果。
注意，该相同效果不仅可以在具备很多检测头的电子设备中得到，还可以在使用单一检测头的电子设备中得到。例如，如果本技术应用于放射线的闪烁剂量测定器，则可以使用廉价的半导体图像传感器实现具有超高灵敏度的小型轻量的袖珍剂量测定器。
注意，上述的实施例示出具体化本技术的示例，实施例中的主体和权利要求中的主题具有各自的对应关系。同样地，权利要求中的主题和指定了与权利要求中的那些相同的名称的本技术的实施例中的主题具有各自的对应关系。然而，本技术不限于实施例，并且可以通过在不脱离本技术的要点的范围内进行实施例中的各种修改来具体化。
另外，可以将在上述实施例中描述的处理过程可以理解为具有一系列过程的方法，或者可以理解为用于使用计算机执行该系列过程的程序或存储该程序的记录介质。作为记录介质，例如可以使用硬盘、CD(紧凑盘)、MD(迷你盘)、DVD(数字多功能盘)、存储器卡、蓝光盘(注册商标)等。
另外，本发明还可以按照如下进行配置。
(1)
一种图像传感器，其包括：
像素，每一个都被配置为包括被配置为嵌入沟道型MOS晶体管的传送晶体管，并且基于由处于导通状态的所述传送晶体管从光电二极管向浮置扩散传送的电荷来输出像素信号；以及
确定单元，被配置为将所输出的像素信号转换成数字值，然后比较所转换的数字值和阈值，从而做出关于在已经产生所述像素信号的像素上存在或不存在光子的入射的二元确定。
(2)
根据(1)所述的图像传感器，
其中所述光电二极管包括由第一导电杂质扩散层构成的电荷积累区域；
其中所述浮置扩散由所述第一导电杂质扩散层构成；并且
其中所述传送晶体管包括在所述光电二极管与所述浮置扩散之间用作沟道的沟道区域，并且所述沟道区域由浓度等于或高于1×1015粒/cm3的所述第一导电杂质扩散层构成。
(3)
根据(2)所述的图像传感器，其中，所述沟道区域具有在形成所述传送晶体管的栅极电极的一侧，在从基板表面起0.2μm以内的深度形成杂质峰。
(4)
根据(2)所述的图像传感器，其中，当所述传送晶体管处于截止状态时，所述沟道区域用作从所述电荷积累区域向所述杂质扩散层放掉多余电荷的溢出漏极。
(5)
根据(2)所述的图像传感器，其中，所述传送晶体管使用栅极电极与所述栅极电极面向的基板的功函数的差，在电位变浅的方向上调整在所述传送晶体管的栅极电极面向的基板表面上的电位，由此在离开所述栅极电极面向的基板表面朝向所述基板内部的位置处形成所述沟道。
(6)
根据(2)所述的图像传感器，其中，所述传送晶体管在形成所述传送晶体管的栅极电极的一侧，在从基板表面起0.2μm以内的深度形成杂质峰，并且在所述杂质峰与所述栅极电极之间形成第二导电杂质扩散层。
(7)
一种图像传感器，其包括：
像素，每一个都被配置为包括被配置为嵌入沟道型MOS晶体管的传送晶体管，并且基于由处于导通状态的所述传送晶体管从光电二极管向浮置扩散传送的电荷来输出像素信号；以及，
确定单元，被配置为将所输出的像素信号转换成数字值，然后比较所转换的数字值和多个阈值，从而做出关于入射在已经产生所述像素信号的像素上的光子的数量的确定。
(8)
一种电子设备，其包括：
像素，每一个都被配置为包括被配置为嵌入沟道型MOS晶体管的传送晶体管，并且基于由处于导通状态的所述传送晶体管从光电二极管向浮置扩散传送的电荷来输出像素信号；以及，
确定单元，被配置为将所输出的像素信号转换成数字值，然后比较所转换的数字值和阈值，从而做出关于在已经产生所述像素信号的像素上存在或 不存在光子的入射的二元确定。
附图标记列表
100 图像传感器
112 第一垂直驱动电路
114 寄存器
115 第三垂直驱动电路
118 输出电路
300 像素阵列单元
310 像素
311 光电二极管
312 传送晶体管
313 重置晶体管
314 放大晶体管
511 基板
512 p阱
521 积累区域
522 p型扩散层
531 浮置扩散区域
541 传送栅极电极
542 n型扩散层
551 绝缘膜
552 元件分离区域

Claims (7)

1.一种图像传感器，其包括：
像素，每一个都被配置为包括被配置为嵌入沟道型MOS晶体管的传送晶体管，并且基于由处于导通状态的所述传送晶体管从光电二极管向浮置扩散传送的电荷来输出像素信号；以及
确定单元，被配置为将所输出的像素信号转换成数字值，然后比较所转换的数字值和阈值，从而做出关于在已经产生所述像素信号的像素上存在或不存在光子的入射的二元确定，
其中所述光电二极管包括由第一导电杂质扩散层构成的电荷积累区域；
其中所述浮置扩散由所述第一导电杂质扩散层构成；并且
其中所述传送晶体管包括在所述光电二极管与所述浮置扩散之间用作沟道的沟道区域，并且所述沟道区域由浓度等于或高于1×1015粒/cm3的所述第一导电杂质扩散层构成以当所述晶体管处于栅极截止状态时用作溢出漏极从而阻止从积累区域溢出的电子漏到其他像素。
2.根据权利要求1所述的图像传感器，其中，所述沟道区域具有在形成所述传送晶体管的栅极电极的一侧，在从基板表面起0.2μm以内的深度形成的杂质峰。
3.根据权利要求1所述的图像传感器，其中，当所述传送晶体管处于截止状态时，所述沟道区域用作从所述电荷积累区域向所述杂质扩散层放掉多余电荷的溢出漏极。
4.根据权利要求1所述的图像传感器，其中，所述传送晶体管使用传送晶体管的栅极电极与所述栅极电极面向的基板的功函数的差，在电位变浅的方向上调整在所述栅极电极面向的基板表面上的电位，由此在离开所述栅极电极面向的基板表面朝向所述基板内部的位置形成所述沟道。
5.根据权利要求1所述的图像传感器，其中，所述传送晶体管在形成所述传送晶体管的栅极电极的一侧，在从基板表面起0.2μm以内的深度形成杂质峰，并且在所述杂质峰与所述栅极电极之间形成第二导电杂质扩散层。
6.一种图像传感器，其包括：
像素，每一个都被配置为包括被配置为嵌入沟道型MOS晶体管的传送晶体管，并且基于由处于导通状态的所述传送晶体管从光电二极管向浮置扩散传送的电荷来输出像素信号；以及
确定单元，被配置为将所输出的像素信号转换成数字值，然后比较所转换的数字值和多个阈值，从而作出关于入射在已经产生所述像素信号的像素上的光子的数量的确定，
其中所述光电二极管包括由第一导电杂质扩散层构成的电荷积累区域；
其中所述浮置扩散由所述第一导电杂质扩散层构成；并且
其中所述传送晶体管包括在所述光电二极管与所述浮置扩散之间用作沟道的沟道区域，并且所述沟道区域由浓度等于或高于1×1015粒/cm3的所述第一导电杂质扩散层构成以当所述晶体管处于栅极截止状态时用作溢出漏极从而阻止从积累区域溢出的电子漏到其他像素。
7.一种电子设备，其包括：
像素，每一个都被配置为包括被配置为嵌入沟道型MOS晶体管的传送晶体管，并且基于由处于导通状态的所述传送晶体管从光电二极管向浮置扩散传送的电荷来输出像素信号；以及，
确定单元，被配置为将所输出的像素信号转换成数字值，然后比较所转换的数字值和阈值，从而做出关于在已经产生所述像素信号的像素上存在或不存在光子的入射的二元确定，
其中所述光电二极管包括由第一导电杂质扩散层构成的电荷积累区域；
其中所述浮置扩散由所述第一导电杂质扩散层构成；并且
其中所述传送晶体管包括在所述光电二极管与所述浮置扩散之间用作沟道的沟道区域，并且所述沟道区域由浓度等于或高于1×1015粒/cm3的所述第一导电杂质扩散层构成以当所述晶体管处于栅极截止状态时用作溢出漏极从而阻止从积累区域溢出的电子漏到其他像素。
CN201380010138.3A 2012-02-27 2013-01-28 成像元件和电子设备 Active CN104170372B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-039561 2012-02-27
JP2012039561 2012-02-27
PCT/JP2013/051720 WO2013128998A1 (ja) 2012-02-27 2013-01-28 撮像素子および電子機器

Publications (2)

Publication Number Publication Date
CN104170372A CN104170372A (zh) 2014-11-26
CN104170372B true CN104170372B (zh) 2019-10-15

Family

ID=49082202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380010138.3A Active CN104170372B (zh) 2012-02-27 2013-01-28 成像元件和电子设备

Country Status (5)

Country Link
US (1) US9653509B2 (zh)
EP (1) EP2822270A1 (zh)
JP (2) JP6113711B2 (zh)
CN (1) CN104170372B (zh)
WO (1) WO2013128998A1 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2822270A1 (en) * 2012-02-27 2015-01-07 Sony Corporation Imaging element and electronic equipment
US9236409B2 (en) 2012-08-23 2016-01-12 Rambus Inc. Binary pixel circuit architecture
US9380245B1 (en) 2013-02-14 2016-06-28 Rambus Inc. Conditional-reset image sensor with analog counter array
EP2871496B1 (en) 2013-11-12 2020-01-01 Samsung Electronics Co., Ltd Radiation detector and computed tomography apparatus using the same
JP6242211B2 (ja) * 2013-12-26 2017-12-06 キヤノン株式会社 撮像装置および撮像システム
US10567683B2 (en) 2014-06-06 2020-02-18 Rambus Inc. Image sensor with depletion-level pixel charge transfer control
US9432597B2 (en) 2014-07-25 2016-08-30 Rambus Inc. Low-noise, high dynamic-range image sensor
JP6700656B2 (ja) * 2014-10-31 2020-05-27 キヤノン株式会社 撮像装置
JP2016143850A (ja) 2015-02-05 2016-08-08 ソニー株式会社 固体撮像装置および電子機器
WO2016153523A1 (en) * 2015-03-26 2016-09-29 Halliburton Energy Services, Inc. Cement evaluation with x-ray tomography
TWI731026B (zh) * 2016-01-15 2021-06-21 新加坡商海特根微光學公司 半導體器件
US10622392B2 (en) * 2016-01-20 2020-04-14 Sony Corporation Light receiving device, method of manufacturing light receiving device, imaging device, and electronic apparatus
CN107195645B (zh) * 2016-03-14 2023-10-03 松下知识产权经营株式会社 摄像装置
JP6877203B2 (ja) * 2017-03-24 2021-05-26 キヤノン株式会社 撮像装置および移動体
CN110651366B (zh) * 2017-05-25 2023-06-23 松下知识产权经营株式会社 固体摄像元件及摄像装置
JP7062430B2 (ja) * 2017-12-15 2022-05-06 キヤノン株式会社 撮像素子、撮像装置および画像処理方法
FR3075544B1 (fr) * 2017-12-19 2020-01-17 Thales Procede et systeme d imagerie a haut et bas niveaux de lumiere
US10971533B2 (en) * 2018-01-29 2021-04-06 Stmicroelectronics (Crolles 2) Sas Vertical transfer gate with charge transfer and charge storage capabilities
JP2020021775A (ja) * 2018-07-30 2020-02-06 キヤノン株式会社 固体撮像装置及び撮像システム
JP2020188386A (ja) * 2019-05-15 2020-11-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
FR3098075A1 (fr) 2019-06-28 2021-01-01 Stmicroelectronics (Crolles 2) Sas Pixel et son procédé de commande
JP7444589B2 (ja) * 2019-12-03 2024-03-06 キヤノン株式会社 撮像装置およびその制御方法
JPWO2022030155A1 (zh) * 2020-08-04 2022-02-10
CN114374805A (zh) * 2020-10-14 2022-04-19 深圳市鸿飞精密科技有限公司 图像传感器及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169883A (zh) * 2010-01-27 2011-08-31 索尼公司 固态成像装置及其制造方法、电子设备
WO2012017762A1 (ja) * 2010-08-04 2012-02-09 株式会社日立ハイテクノロジーズ 光量検出方法及びその装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002168958A (ja) * 2000-11-29 2002-06-14 Toshiba Corp 放射線検出器及び医用画像診断装置
US7868665B2 (en) * 2002-03-05 2011-01-11 Nova R&D, Inc. Integrated circuit and sensor for imaging
JP4147829B2 (ja) * 2002-06-13 2008-09-10 ソニー株式会社 固体撮像装置の製造方法
JP2004055903A (ja) * 2002-07-22 2004-02-19 Nikon Corp 受光装置、計測装置、露光装置、およびデバイス製造方法
JP2005175316A (ja) * 2003-12-12 2005-06-30 Nikon Corp 受光素子、及び固体撮像装置
JP5224633B2 (ja) * 2004-03-30 2013-07-03 キヤノン株式会社 半導体装置の製造方法
GB0412296D0 (en) * 2004-06-02 2004-07-07 Council Cent Lab Res Councils Imaging device
KR100630704B1 (ko) * 2004-10-20 2006-10-02 삼성전자주식회사 비평면 구조의 트랜지스터를 구비한 ｃｍｏｓ 이미지 센서및 그 제조 방법
JP4785191B2 (ja) * 2006-03-28 2011-10-05 ルネサスエレクトロニクス株式会社 固体撮像装置
JP5034610B2 (ja) * 2007-03-30 2012-09-26 ソニー株式会社 固体撮像装置、固体撮像装置の信号処理方法および撮像装置
US7696483B2 (en) * 2007-08-10 2010-04-13 General Electric Company High DQE photon counting detector using statistical recovery of pile-up events
KR20090090776A (ko) * 2008-02-22 2009-08-26 삼성전자주식회사 이미지 센서 및 그 제조 방법
JP2009277798A (ja) * 2008-05-13 2009-11-26 Sony Corp 固体撮像装置及び電子機器
JP5213632B2 (ja) * 2008-10-09 2013-06-19 キヤノン株式会社 撮像装置
US7795650B2 (en) * 2008-12-09 2010-09-14 Teledyne Scientific & Imaging Llc Method and apparatus for backside illuminated image sensors using capacitively coupled readout integrated circuits
US8610808B2 (en) * 2008-12-22 2013-12-17 Koninklijke Philips N.V. Color CMOS imager with single photon counting capability
US8198577B2 (en) * 2009-02-25 2012-06-12 Caeleste Cvba High dynamic range analog X-ray photon counting
US8440957B2 (en) * 2009-02-25 2013-05-14 Bart Dierickx Counting pixel with good dynamic range properties
US8089036B2 (en) * 2009-04-30 2012-01-03 Omnivision Technologies, Inc. Image sensor with global shutter and in pixel storage transistor
TWI441512B (zh) 2009-10-01 2014-06-11 Sony Corp 影像取得裝置及照相機系統
JP5564918B2 (ja) 2009-12-03 2014-08-06 ソニー株式会社 撮像素子およびカメラシステム
US8766157B2 (en) * 2010-09-02 2014-07-01 Sri International High dynamic range CMOS pixel and method of operating same
US9698185B2 (en) * 2011-10-13 2017-07-04 Omnivision Technologies, Inc. Partial buried channel transfer device for image sensors
JP2013090233A (ja) * 2011-10-20 2013-05-13 Sony Corp 撮像素子およびカメラシステム
US9462190B2 (en) * 2011-12-09 2016-10-04 Sony Corporation Imaging apparatus, an electronic device, and imaging method to uniformize distribution of incident light, and a photostimulated luminescence detection scanner
KR20140107241A (ko) * 2011-12-27 2014-09-04 소니 주식회사 촬상 소자, 촬상 장치, 전자 기기 및 촬상 방법
EP2822270A1 (en) * 2012-02-27 2015-01-07 Sony Corporation Imaging element and electronic equipment
WO2013157448A1 (ja) * 2012-04-20 2013-10-24 ソニー株式会社 半導体光検出装置および放射線検出装置
US9513382B2 (en) * 2012-09-26 2016-12-06 Sony Semiconductor Solutions Corporation Image-capturing device and electronic device
WO2014097857A1 (ja) * 2012-12-20 2014-06-26 ソニー株式会社 撮像素子、撮像装置、電子機器、閾値算出装置および撮像方法
JP2014139564A (ja) * 2012-12-20 2014-07-31 Sony Corp 撮像装置および電子機器
JP6087780B2 (ja) * 2013-10-10 2017-03-01 ソニーセミコンダクタソリューションズ株式会社 撮像素子、放射線検出装置および撮像素子の制御方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102169883A (zh) * 2010-01-27 2011-08-31 索尼公司 固态成像装置及其制造方法、电子设备
WO2012017762A1 (ja) * 2010-08-04 2012-02-09 株式会社日立ハイテクノロジーズ 光量検出方法及びその装置

Also Published As

Publication number Publication date
JP6392918B2 (ja) 2018-09-19
JPWO2013128998A1 (ja) 2015-07-30
US20150021461A1 (en) 2015-01-22
CN104170372A (zh) 2014-11-26
WO2013128998A1 (ja) 2013-09-06
JP2017108457A (ja) 2017-06-15
EP2822270A1 (en) 2015-01-07
US9653509B2 (en) 2017-05-16
JP6113711B2 (ja) 2017-04-12

Similar Documents

Publication Publication Date Title
CN104170372B (zh) 成像元件和电子设备
CN108370424B (zh) 成像元件、驱动方法和电子设备
CN106576147B (zh) 像素电路、半导体光检测装置和辐射计数装置
CN103975580B (zh) 成像设备、电子装置、光激励发光检测扫描器和成像方法
US8269181B2 (en) Avalanche pixel sensors and related methods
CN104854476B (zh) 摄像装置、电子设备和摄像方法
CN103875236A (zh) 图像拾取设备以及摄像机系统
JP2014241543A (ja) 光検出装置およびｃｔ装置
JP5165588B2 (ja) 可視光を検出するために最適化された半導体放射線検出器
US8247780B2 (en) High density, proportional-mode, APD arrays for individual scintillator readout in PET applications
US9476992B2 (en) Electromagnetic radiation detector with gain range selection
JPWO2014097519A1 (ja) 半導体光検出器
KR20030096254A (ko) 의료영상장치
CN104921742A (zh) X射线摄影装置
US20090108311A1 (en) CMOS Detector with Reduced Sensitivity to X-Rays
US20080258072A1 (en) Detector for Ionizing Radiation
US7847230B2 (en) Radiation detector for detecting low-intensity radiation by means of avalanche amplification
US7825384B1 (en) Quantum detector array
Chen et al. Active pixel sensors on high-resistivity silicon and their readout
US20210217799A1 (en) Imaging Device
Marczewski et al. Development of a monolithic active pixel sensor using SOI technology with a thick device layer
US20240031705A1 (en) Semiconductor digital photomultiplier photon counter and imager and related technology
Heini et al. A New PhotoFET for Monolithic Active Pixel Sensors Using CMOS Submicronic Technology

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160920

Address after: Kanagawa

Applicant after: SONY semiconductor solutions

Address before: Tokyo, Japan, Japan

Applicant before: Sony Corp

GR01 Patent grant
GR01 Patent grant