JP4313990B2 - 固体撮像装置 - Google Patents
固体撮像装置 Download PDFInfo
- Publication number
- JP4313990B2 JP4313990B2 JP2002193386A JP2002193386A JP4313990B2 JP 4313990 B2 JP4313990 B2 JP 4313990B2 JP 2002193386 A JP2002193386 A JP 2002193386A JP 2002193386 A JP2002193386 A JP 2002193386A JP 4313990 B2 JP4313990 B2 JP 4313990B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- pixel
- solid
- state imaging
- imaging device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 51
- 239000000758 substrate Substances 0.000 claims description 66
- 239000010410 layer Substances 0.000 claims description 64
- 239000004065 semiconductor Substances 0.000 claims description 40
- 239000012535 impurity Substances 0.000 claims description 34
- 239000002344 surface layer Substances 0.000 claims description 23
- 239000011159 matrix material Substances 0.000 claims description 4
- 238000005036 potential barrier Methods 0.000 description 12
- 239000000969 carrier Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 3
- 230000007935 neutral effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000035945 sensitivity Effects 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
- H01L27/14623—Optical shielding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
- H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、遮光画素による黒基準レベルの変動を防ぐことができる固体撮像装置に関する。
【０００２】
【従来の技術】
フォトダイオードと１または複数のＭＯＳ(金属酸化膜半導体)トランジスタとを有する受光部と、この受光部の周辺に形成された走査回路とを、各画素毎に備えて、上記走査回路によって画素データを読み出すＭＯＳ型固体撮像装置が提案されている。図３に、上記画素を２次元に配列した場合の固体撮像装置の回路図の一例を示す。
【０００３】
図３において、２１は画素であり、２２は垂直読み出し回路２３によって駆動される垂直読み出し制御線である。また、２４は出力信号線であり、コラム毎に設けられたノイズキャンセル回路２５と水平選択スイッチ２６とを介して共通信号線２７に接続されている。水平選択スイッチ２６は水平読み出し回路２８により駆動される。尚、２９は増幅器である。
【０００４】
図４は、上記画素２１の詳細な構成を示す。画素２１の構成としては、１つのフォトダイオードと１つのＭＯＳトランジスタとを有するもの(図４(a))、１つのフォトダイオードと３つのＭＯＳトランジスタとを有するもの(図４(b))、１つのフォトダイオードと４つのＭＯＳトランジスタとを有するもの(図４(c)等が知られている。ここで、３１はフォトダイオードであり、３２は画素選択トランジスタであり、３３は増幅用トランジスタであり、３４はリセットトランジスタであり、３５は転送トランジスタである。すなわち、図４(a)に示す画素構成においては、フォトダイオード信号の選択だけを行う。また、図４(b)に示す画素構成においては、フォトダイオード信号を増幅用トランジスタ３３で増幅した後に読み出す。また、図４(c)に示す画素構成においては、フォトダイオード３１と検出部とを転送トランジスタ３５で分離して高感度化を図っている。
【０００５】
図３において、画素配列における左側複数コラムは、遮光層３０で覆われている。そのため、遮光層３０で覆われている画素(遮光画素)２１の出力から黒基準レベルを得ることができる。すなわち、一般に映像信号はＡＣ結合で出力されるのであるが、その際に基準となるレベルが不可欠である。上記遮光画素の出力はこの基準レベルを与えるのである。
【０００６】
また、上記画素２１内のトランジスタ３２,３３,３４,３５はできるだけ小さくする必要があり、そのためにはトランジスタ３２,３３,３４,３５下の基板濃度を高くしなけらばならない。他方において、フォトダイオード３１の感度を高めるには、フォトダイオード３１下の空乏層をできるだけ広げる必要がある。そして、そのためにはフォトダイオード３１下の基板濃度は低くしなければならない。
【０００７】
以上の要件を満たすために、低濃度の基板の上に、基板と同じ導電型で基板よりも高濃度のウェルを形成し、トランジスタを上記高濃度ウェル上に形成すると共に、フォトダイオードは低濃度基板上に形成したＣＭＯＳ(相補型金属酸化膜半導体)型固体撮像装置が提案されている(特開平１１‐３０７７５３号公報)。このＣＭＯＳ型固体撮像装置の構造を図５に示す。ここで、１は低濃度基板、２は高濃度ウェル、３はフォトダイオード、４はトランジスタのソースまたはドレイン、５はトランジスタのゲートを示す。また、図中左側に配列されている上記トランジスタとフォトダイオード３とで成る複数の画素は遮光層６で覆われており、この遮光層６で覆われた遮光画素からの出力信号のレベルを上記黒基準レベルとするのである。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来のＣＭＯＳ型固体撮像装置には、以下のような問題がある。すなわち、上述したように、図５に示すＣＭＯＳ型固体撮像装置においては、遮光層６で覆われた遮光画素からの出力信号のレベルを上記黒基準レベルとする。その場合に、遮光層６で覆われていない受光画素の一部に強いスポット光が入射すると、光７の一部は低濃度基板１の中性領域まで到達する。そして、そこで光電変換された電荷の内、少数キャリア８は拡散して四方へ広がる。こうして、これら拡散電荷８の一部は上記遮光画素のフォトダイオード３に到達することになり、遮光画素の出力信号レベルは引き上げられるのである。その結果、上記遮光画素の出力信号レベルを黒基準レベルとすることができなくなる。
【０００９】
この現象を撮像画面で見てみると、図６に示すようになる。ここで、図６(a)は撮像画面である。また、図６(b)は、図６(a)に示す撮像画面のＬＡ‐ＬＡ'部分における画像信号を示し、横軸はＬＡ‐ＬＡ'に沿った距離であり、縦軸は出力レベルである。図６(a)に示すように、スポット光９の位置から水平方向に黒く潰れた帯状の偽信号が表れる。これは、図６(b)に示すように、強いスポット光９の領域で発生した少数キャリアが拡散して近傍の遮光画素に到達し、そこの信号レベルを引き上げる。通常、映像信号は、水平ライン単位で遮光画素信号を基準にして受光画素信号のＤＣレベルを決めるようになっている。したがって、受光画素信号のレベルは水平ライン単位で遮光画素信号のレベル分だけ低くなり、撮像画面６(a)上において水平方向に帯状に黒く潰れる(以下、「黒く沈む」と表現する)ことになるのである。
【００１０】
そこで、この発明の目的は、遮光画素による黒基準レベルの変動を防ぐことができ、強いスポット光での黒沈み現象を低減できる固体撮像装置を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、この発明の固体撮像装置は、遮光画素のフォトダイオードの半導体基板に面する下側を、半導体基板と同じ導電型であって上記半導体基板よりも高濃度である不純物層で覆っている。一方、上記受光画素のフォトダイオードの上記半導体基板に面する下側を、上記半導体基板に直接接触させている。
【００１２】
したがって、上記不純物層は、上記半導体基板に対してポテンシャルバリアを有している。そのために、受光画素に強いスポット光が照射された場合に、そこで発生した少数キャリアが上記半導体基板内を拡散して行って上記遮光画素の領域に到達しても、上記ポテンシャルバリアのために上記遮光画素のフォトダイオードに到達することができない。その結果、上記遮光画素から出力される遮光画素信号のレベルが、上記少数キャリアの拡散に起因して変化することが無く、この遮光画素信号を基準にした受光画素信号のＤＣレベルも変化することがない。したがって、上記受光画素に強いスポット光が当たっても、撮像画面上において上記スポット光の位置から水平方向に黒く沈むことはないのである。
【００１３】
また、１実施例の固体撮像装置では、上記遮光画素のフォトダイオードの下側に加えて、上記遮光画素のトランジスタの上記半導体基板に面する下側をも上記不純物層で覆うようにしている。さらに、上記受光画素のトランジスタの上記半導体基板に面する下側を、上記半導体基板と同じ導電型であって上記半導体基板よりも高濃度である他の不純物層で覆っている。こうすることによって、上記遮光画素のフォトダイオードの下側を覆う上記不純物層が、元々上記遮光画素および受光画素のトランジスタの下側を覆っている上記半導体基板よりも高濃度の不純物層と同時に形成することが可能になる。したがって、上記遮光画素のフォトダイオードの下側を覆う不純物層の形成が容易になる。
【００１４】
また、１実施例の固体撮像装置では、上記遮光画素の下側を覆う上記不純物層の全域を、遮光層によって遮光すると共に、上記受光画素のトランジスタの下側を覆う不純物層とは上記半導体基板領域を介して分離するようにしている。したがって、上記遮光画素下を覆う上記不純物層内で光電変換によって電荷が発生することは無い。また、この不純物層内で光電変換された電荷が拡散によって広がることも無い。こうして、上記遮光画素のフォトダイオードへの電荷流入が防止される。
【００１５】
また、１実施例の固体撮像装置では、上記遮光画素のフォトダイオードの下側を覆う不純物層を接地している。したがって、画素動作による上記不純物層内の電流等によって上記不純物層の電位が上昇することが防止され、上記半導体基板に対するポテンシャルバリアが確実に維持される。
【００１６】
また、１実施例の固体撮像装置では、上記遮光画素の下側を覆う不純物層の全域を遮光する上記遮光層を接地している。したがって、上記不純物層を、上記遮光領域の遮光層と一緒に接地することが可能になり、上記不純物層の設置が容易になる。
【００１７】
また、１実施例の固体撮像装置では、上記遮光画素を、マトリクス状に配列された上記受光画素における行方向両端の一方または両方の近傍に列方向に配列している。したがって、上記行方向の遮光画素信号が入射光に影響されずに安定した基準電位となる。こうして、受光画素信号のＤＣレベルをライン単位で決めることが可能になる。
【００１８】
また、１実施例の固体撮像装置では、上記遮光画素を、マトリクス状に配列された上記受光画素における列方向両端の一方または両方の近傍に行方向に配列している。こうして、上記列方向の遮光画素信号が入射光に影響されずに安定した基準電位となる。したがって、上記遮光画素を、上記行,列の２方向に配列することによって、受光画素信号のＤＣレベルをライン単位で決める以外の目的に上記両方向の遮光画素信号を利用することが可能になる。
【００１９】
また、この発明の固体撮像装置は、半導体基板の表面側に形成されると共に、基板本体部とは別途構成された表層部において、遮光画素のフォトダイオードの上記表層部に面する下側を、上記表層部と同じ導電型であって上記表層部よりも高濃度である不純物層で覆っている。一方、受光画素のフォトダイオードの上記表層部に面する下側を、上記表層部に直接接触させている。
【００２０】
したがって、上記不純物層は、上記表層部に対してポテンシャルバリアを有している。そのために、上記半導体基板の表面側にウェルまたはエピタキシャル成長層が形成されて上記表装部を構成しており、上記ウェルまたはエピタキシャル成長層の表面に上記遮光画素および受光画素が形成されている場合において、簡単な構成で、強い入射光に対して黒基準レベルが変動するのを防止することが可能になる。
【００２１】
また、１実施例の固体撮像装置では、上記表層部を、上記半導体基板の表面側に形成されたウェルまたはエピタキシャル成長層で構成している。したがって、上記ウェルまたはエピタキシャル成長層の表面に上記遮光画素および受光画素が形成されている場合において、簡単な構成で、強い入射光に対して黒基準レベルが変動するのを防止することが可能になる。
【００２２】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。図１は、本実施の形態の固体撮像装置における遮光画素とその周辺の受光画素とを含んだ断面図である。
【００２３】
図１において、１１は低濃度基板、１２,２０は高濃度ウェル、１３はフォトダイオード、１４はトランジスタのソースまたはドレイン、１５はトランジスタのゲートである。尚、フォトダイオード１３と、ソースまたはドレイン１４およびゲート１５で成るトランジスタとで、画素が構成されている。図中左側に配列されている上記トランジスタとフォトダイオード１３とで成る複数の画素は遮光層１６で覆われており、この遮光層１６で覆われた遮光画素からの出力信号のレベルを上記黒基準レベルとする。
【００２４】
その際に、上記遮光層１６で覆われてはいない受光画素の一部に強いスポット光が入射すると、光１７の一部は低濃度基板１１の中性領域まで到達する。そして、そこで光電変換された電荷のうち、少数キャリア１８は拡散して四方へ広がる。こうして、これら拡散電荷１８の一部は上記遮光画素まで到達する。しかしながら、本実施の形態における遮光画素内におけるフォトダイオード１３は高濃度ウェル２０で覆われている。この高濃度ウェル２０は、低濃度基板１１に対してポテンシャルバリアを有するため、低濃度基板１１内を拡散してきた電荷１８は、矢印１９で示すように、高濃度ウェル２０へ侵入することはできない。したがって、拡散電荷８は上記遮光画素のフォトダイオード１３に到達することができず、上記遮光画素の出力信号レベルは変化することは無い。その結果、黒基準レベルを維持することができるのである。
【００２５】
以下、上述のことを、図２に従って詳細に説明する。尚、以下の説明においては、低濃度基板１１および高濃度ウェル１２,２０はＰ型であり、フォトダイオード１３およびトランジスタのソースまたはドレイン１４はＮ型である場合について述べるが、逆の導電型の場合であっても同様に議論できる。図２は、低濃度基板１１と高濃度ウェル１２,２０との境界付近におけるエネルギバンドを示している。図２において、右側が低濃度Ｐ−基板１１であり、左側が高濃度Ｐ＋層１２,２０であり、縦軸はポテンシャルを示す。また、Ｅvは価電子帯,Ｅcは伝導帯,Ｅiは真性レベル,Ｅfはフェルミレベル夫々のエネルギ順位を示す。
【００２６】
図２において、電子から見たエネルギは、低濃度Ｐ−基板１１から高濃度Ｐ＋層(ウェル)１２,２０に向かって、次式(１)で表されるポテンシャルバリアΔＶが形成されている。
ΔＶ＝(ｋＴ/ｑ)・ln(Ｎpw/Ｎsub) …（１）
ここで、ｋ：ボルツマン定数
Ｔ：絶対温度
ｑ：素電荷
Ｎpw：高濃度Ｐ＋層の不純物濃度
Ｎsub：低濃度Ｐ−基板の不純物濃度
一例として、Ｎpw＝１×１０17、Ｎsub＝１×１０15とすると、ΔＶ＝１２０mＶとなる。
【００２７】
上記ΔＶのポテンシャルバリアによって、拡散電荷の流入確率Ｒは次式(２)のように求められる。
Ｒ＝exp(−ΔＶ/(ｋＴ/ｑ))＝Ｎsub/Ｎpw （２）
すなわち、流入確率Ｒは、低濃度Ｐ−基板と高濃度Ｐ＋層との不純物濃度比に比例して低減されるのである。したがって、Ｎpw＝１×１０17,Ｎsub＝１×１０15である先の例の場合には、１/１００に低減されることになる。
【００２８】
ところで、図１において、画素動作によるウェル内の電流等によって高濃度ウェル２０の電位が上昇する可能性がある。そこで、図１に示すように、高濃度ウェル２０を接地すれば、高濃度ウェル２０の電位が上昇することを防止でき、低濃度基板１１に対するポテンシャルバリアを確実に維持することができるのである。また、図示はしないが、高濃度ウェル２０を遮光領域の遮光層１６と一緒に接地することによって、上述のようなウェル電位の固定をレイアウト的にも容易に実現することができる。
【００２９】
図１に示すような構成を有する固体撮像装置を、図３に示すような画素配列における遮光層３０で覆われている遮光画素に適用すれば、上記遮光画素からの出力信号を入射光に影響されない安定した黒基準信号として用い、水平ライン単位で受光画素信号のＤＣレベルを決めることができる。したがって、上記受光画素に強いスポット光が入射した場合であっても受光画素信号のＤＣレベルが変動することは無く、撮像画面上において６(a)に示すごとく水平方向に黒く沈むことを防止することができるのである。
【００３０】
以上のごとく、本実施の形態においては、上記遮光層１６で覆われた遮光画素を構成するトランジスタのソースまたはドレイン１４およびフォトダイオード１３を、低濃度基板１１に設けられた高濃度ウェル２０の表面に形成している。したがって、低濃度Ｐ−基板１１から高濃度Ｐ＋層ウェル２０に向かって式(１)で表されるポテンシャルバリアΔＶが形成されており、受光画素の一部に強いスポット光が入射して光１７の一部が低濃度基板１１の中性領域まで到達しても、そこで光電変換された拡散電荷１８の一部は、高濃度ウェル２０へ侵入することはできない。したがって、上記遮光画素の出力信号レベルが引き上げられることはなく黒基準レベルを維持することができ、水平方向で黒く沈むことは無いのである。
【００３１】
尚、本実施の形態における遮光画素配列の方向は、図３に示す画素配列における列方向のみに限定されるものではない。特に図示はしないが、受光画素の画素配列における上記列方向両端の一方あるいは両方の近傍に行方向に遮光画素を配列すれば、列方向に配列された遮光画素からの遮光画素信号も入射光に影響されずに安定して基準電位となり得る。また、上記行,列の両方向に遮光画素を配列することによって、受光画素全体のレベルを決める場合のようなライン単位でのレベル決定処理以外の目的に、遮光画素信号を安定して利用することが可能になるのである。
【００３２】
また、上記実施の形態においては、上記受光画素および遮光画素を半導体基板１１上に形成する場合を例に説明している。しかしながら、この発明はこれに限定されるものではなく、半導体基板の表面側に基板本体部とは別途構成されたウェルあるいはエピタキシャル成長層等の表層部の表面に上記受光画素および遮光画素が形成されている場合にも適用することは可能である。その場合には、上記遮光画素のフォトダイオードおよびトランジスタの上記表層部に面する下側を、高濃度ウェルで覆えばよい。ここで、上記表層部の厚さは、高濃度ウェルの厚さが精々１μm程度であるから、これをカバーできる程度の厚さであればよい。上述のように、表面側に基板本体部とは別途にウェルあるいはエピタキシャル成長層が形成されたウェハは、単なる一体形のウェハと比べて、少なくとも表面部については無駄な電荷が拡散し難いという好ましい特徴を有している。
【００３３】
【発明の効果】
以上より明らかなように、この発明の固体撮像装置は、遮光画素のフォトダイオードの下側を、半導体基板と同じ導電型であって上記半導体基板よりも高濃度の不純物層で覆っているので、上記不純物層は、上記半導体基板に対してポテンシャルバリアを形成している。そのために、受光画素に強いスポット光が照射された際に発生した少数キャリアが、上記半導体基板内を上記遮光画素領域の方向に拡散しても、上記ポテンシャルバリアのために上記遮光画素のフォトダイオードに到達することができない。したがって、上記遮光画素から出力される遮光画素信号のレベルは変化せず、この遮光画素信号を基準とした受光画素信号のＤＣレベルも変化しない。
【００３４】
すなわち、この発明によれば、簡単な構成で、上記受光画素にスポット光が当った場合に、撮像画面上において水平方向に黒く沈むことを防止することができるのである。
【００３５】
また、この発明の固体撮像装置は、半導体基板の表面側に形成されると共に、基板本体部とは別途構成された表層部において、遮光画素のフォトダイオードの上記表層部に面する下側を、上記表層部と同じ導電型であって上記表層部よりも高濃度である不純物層で覆っているので、上記不純物層は、上記表層部に対してポテンシャルバリアを形成している。そのために、上記半導体基板の表面側に上記表装部としてウェルまたはエピタキシャル成長層が形成され、このウェルまたはエピタキシャル成長層の表面に上記遮光画素および受光画素が形成された固体撮像装置の場合においても、簡単な構成で、強い入射光に対して黒基準レベルが変動するのを防止することができるのである。
【図面の簡単な説明】
【図１】 この発明の固体撮像装置における遮光画素とその周辺の受光画素とを含んだ断面図である。
【図２】 図１における低濃度基板と高濃度ウェルとの境界付近におけるエネルギバンド図である。
【図３】 画素を２次元に配列した場合の固体撮像装置の回路図である。
【図４】 図３における画素の構成の一例を示す図である。
【図５】 従来のＣＭＯＳ型固体撮像装置の構造を示す断面図である。
【図６】 図５に示す従来のＣＭＯＳ型固体撮像装置による画像不良の説明図である。
【符号の説明】
１１…低濃度基板、
１２,２０…高濃度ウェル、
１３…フォトダイオード、
１４…ソースまたはドレイン、
１５…ゲート、
１６,３０…遮光層、
１８…少数キャリア、
２１…画素、
２２…垂直読み出し制御線、
２３…垂直読み出し回路、
２４…出力信号線、
２５…ノイズキャンセル回路、
２６…水平選択スイッチ、
２７…共通信号線、
２８…水平読み出し回路、
２９…増幅器。
【発明の属する技術分野】
この発明は、遮光画素による黒基準レベルの変動を防ぐことができる固体撮像装置に関する。
【０００２】
【従来の技術】
フォトダイオードと１または複数のＭＯＳ(金属酸化膜半導体)トランジスタとを有する受光部と、この受光部の周辺に形成された走査回路とを、各画素毎に備えて、上記走査回路によって画素データを読み出すＭＯＳ型固体撮像装置が提案されている。図３に、上記画素を２次元に配列した場合の固体撮像装置の回路図の一例を示す。
【０００３】
図３において、２１は画素であり、２２は垂直読み出し回路２３によって駆動される垂直読み出し制御線である。また、２４は出力信号線であり、コラム毎に設けられたノイズキャンセル回路２５と水平選択スイッチ２６とを介して共通信号線２７に接続されている。水平選択スイッチ２６は水平読み出し回路２８により駆動される。尚、２９は増幅器である。
【０００４】
図４は、上記画素２１の詳細な構成を示す。画素２１の構成としては、１つのフォトダイオードと１つのＭＯＳトランジスタとを有するもの(図４(a))、１つのフォトダイオードと３つのＭＯＳトランジスタとを有するもの(図４(b))、１つのフォトダイオードと４つのＭＯＳトランジスタとを有するもの(図４(c)等が知られている。ここで、３１はフォトダイオードであり、３２は画素選択トランジスタであり、３３は増幅用トランジスタであり、３４はリセットトランジスタであり、３５は転送トランジスタである。すなわち、図４(a)に示す画素構成においては、フォトダイオード信号の選択だけを行う。また、図４(b)に示す画素構成においては、フォトダイオード信号を増幅用トランジスタ３３で増幅した後に読み出す。また、図４(c)に示す画素構成においては、フォトダイオード３１と検出部とを転送トランジスタ３５で分離して高感度化を図っている。
【０００５】
図３において、画素配列における左側複数コラムは、遮光層３０で覆われている。そのため、遮光層３０で覆われている画素(遮光画素)２１の出力から黒基準レベルを得ることができる。すなわち、一般に映像信号はＡＣ結合で出力されるのであるが、その際に基準となるレベルが不可欠である。上記遮光画素の出力はこの基準レベルを与えるのである。
【０００６】
また、上記画素２１内のトランジスタ３２,３３,３４,３５はできるだけ小さくする必要があり、そのためにはトランジスタ３２,３３,３４,３５下の基板濃度を高くしなけらばならない。他方において、フォトダイオード３１の感度を高めるには、フォトダイオード３１下の空乏層をできるだけ広げる必要がある。そして、そのためにはフォトダイオード３１下の基板濃度は低くしなければならない。
【０００７】
以上の要件を満たすために、低濃度の基板の上に、基板と同じ導電型で基板よりも高濃度のウェルを形成し、トランジスタを上記高濃度ウェル上に形成すると共に、フォトダイオードは低濃度基板上に形成したＣＭＯＳ(相補型金属酸化膜半導体)型固体撮像装置が提案されている(特開平１１‐３０７７５３号公報)。このＣＭＯＳ型固体撮像装置の構造を図５に示す。ここで、１は低濃度基板、２は高濃度ウェル、３はフォトダイオード、４はトランジスタのソースまたはドレイン、５はトランジスタのゲートを示す。また、図中左側に配列されている上記トランジスタとフォトダイオード３とで成る複数の画素は遮光層６で覆われており、この遮光層６で覆われた遮光画素からの出力信号のレベルを上記黒基準レベルとするのである。
【０００８】
【発明が解決しようとする課題】
しかしながら、上記従来のＣＭＯＳ型固体撮像装置には、以下のような問題がある。すなわち、上述したように、図５に示すＣＭＯＳ型固体撮像装置においては、遮光層６で覆われた遮光画素からの出力信号のレベルを上記黒基準レベルとする。その場合に、遮光層６で覆われていない受光画素の一部に強いスポット光が入射すると、光７の一部は低濃度基板１の中性領域まで到達する。そして、そこで光電変換された電荷の内、少数キャリア８は拡散して四方へ広がる。こうして、これら拡散電荷８の一部は上記遮光画素のフォトダイオード３に到達することになり、遮光画素の出力信号レベルは引き上げられるのである。その結果、上記遮光画素の出力信号レベルを黒基準レベルとすることができなくなる。
【０００９】
この現象を撮像画面で見てみると、図６に示すようになる。ここで、図６(a)は撮像画面である。また、図６(b)は、図６(a)に示す撮像画面のＬＡ‐ＬＡ'部分における画像信号を示し、横軸はＬＡ‐ＬＡ'に沿った距離であり、縦軸は出力レベルである。図６(a)に示すように、スポット光９の位置から水平方向に黒く潰れた帯状の偽信号が表れる。これは、図６(b)に示すように、強いスポット光９の領域で発生した少数キャリアが拡散して近傍の遮光画素に到達し、そこの信号レベルを引き上げる。通常、映像信号は、水平ライン単位で遮光画素信号を基準にして受光画素信号のＤＣレベルを決めるようになっている。したがって、受光画素信号のレベルは水平ライン単位で遮光画素信号のレベル分だけ低くなり、撮像画面６(a)上において水平方向に帯状に黒く潰れる(以下、「黒く沈む」と表現する)ことになるのである。
【００１０】
そこで、この発明の目的は、遮光画素による黒基準レベルの変動を防ぐことができ、強いスポット光での黒沈み現象を低減できる固体撮像装置を提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するため、この発明の固体撮像装置は、遮光画素のフォトダイオードの半導体基板に面する下側を、半導体基板と同じ導電型であって上記半導体基板よりも高濃度である不純物層で覆っている。一方、上記受光画素のフォトダイオードの上記半導体基板に面する下側を、上記半導体基板に直接接触させている。
【００１２】
したがって、上記不純物層は、上記半導体基板に対してポテンシャルバリアを有している。そのために、受光画素に強いスポット光が照射された場合に、そこで発生した少数キャリアが上記半導体基板内を拡散して行って上記遮光画素の領域に到達しても、上記ポテンシャルバリアのために上記遮光画素のフォトダイオードに到達することができない。その結果、上記遮光画素から出力される遮光画素信号のレベルが、上記少数キャリアの拡散に起因して変化することが無く、この遮光画素信号を基準にした受光画素信号のＤＣレベルも変化することがない。したがって、上記受光画素に強いスポット光が当たっても、撮像画面上において上記スポット光の位置から水平方向に黒く沈むことはないのである。
【００１３】
また、１実施例の固体撮像装置では、上記遮光画素のフォトダイオードの下側に加えて、上記遮光画素のトランジスタの上記半導体基板に面する下側をも上記不純物層で覆うようにしている。さらに、上記受光画素のトランジスタの上記半導体基板に面する下側を、上記半導体基板と同じ導電型であって上記半導体基板よりも高濃度である他の不純物層で覆っている。こうすることによって、上記遮光画素のフォトダイオードの下側を覆う上記不純物層が、元々上記遮光画素および受光画素のトランジスタの下側を覆っている上記半導体基板よりも高濃度の不純物層と同時に形成することが可能になる。したがって、上記遮光画素のフォトダイオードの下側を覆う不純物層の形成が容易になる。
【００１４】
また、１実施例の固体撮像装置では、上記遮光画素の下側を覆う上記不純物層の全域を、遮光層によって遮光すると共に、上記受光画素のトランジスタの下側を覆う不純物層とは上記半導体基板領域を介して分離するようにしている。したがって、上記遮光画素下を覆う上記不純物層内で光電変換によって電荷が発生することは無い。また、この不純物層内で光電変換された電荷が拡散によって広がることも無い。こうして、上記遮光画素のフォトダイオードへの電荷流入が防止される。
【００１５】
また、１実施例の固体撮像装置では、上記遮光画素のフォトダイオードの下側を覆う不純物層を接地している。したがって、画素動作による上記不純物層内の電流等によって上記不純物層の電位が上昇することが防止され、上記半導体基板に対するポテンシャルバリアが確実に維持される。
【００１６】
また、１実施例の固体撮像装置では、上記遮光画素の下側を覆う不純物層の全域を遮光する上記遮光層を接地している。したがって、上記不純物層を、上記遮光領域の遮光層と一緒に接地することが可能になり、上記不純物層の設置が容易になる。
【００１７】
また、１実施例の固体撮像装置では、上記遮光画素を、マトリクス状に配列された上記受光画素における行方向両端の一方または両方の近傍に列方向に配列している。したがって、上記行方向の遮光画素信号が入射光に影響されずに安定した基準電位となる。こうして、受光画素信号のＤＣレベルをライン単位で決めることが可能になる。
【００１８】
また、１実施例の固体撮像装置では、上記遮光画素を、マトリクス状に配列された上記受光画素における列方向両端の一方または両方の近傍に行方向に配列している。こうして、上記列方向の遮光画素信号が入射光に影響されずに安定した基準電位となる。したがって、上記遮光画素を、上記行,列の２方向に配列することによって、受光画素信号のＤＣレベルをライン単位で決める以外の目的に上記両方向の遮光画素信号を利用することが可能になる。
【００１９】
また、この発明の固体撮像装置は、半導体基板の表面側に形成されると共に、基板本体部とは別途構成された表層部において、遮光画素のフォトダイオードの上記表層部に面する下側を、上記表層部と同じ導電型であって上記表層部よりも高濃度である不純物層で覆っている。一方、受光画素のフォトダイオードの上記表層部に面する下側を、上記表層部に直接接触させている。
【００２０】
したがって、上記不純物層は、上記表層部に対してポテンシャルバリアを有している。そのために、上記半導体基板の表面側にウェルまたはエピタキシャル成長層が形成されて上記表装部を構成しており、上記ウェルまたはエピタキシャル成長層の表面に上記遮光画素および受光画素が形成されている場合において、簡単な構成で、強い入射光に対して黒基準レベルが変動するのを防止することが可能になる。
【００２１】
また、１実施例の固体撮像装置では、上記表層部を、上記半導体基板の表面側に形成されたウェルまたはエピタキシャル成長層で構成している。したがって、上記ウェルまたはエピタキシャル成長層の表面に上記遮光画素および受光画素が形成されている場合において、簡単な構成で、強い入射光に対して黒基準レベルが変動するのを防止することが可能になる。
【００２２】
【発明の実施の形態】
以下、この発明を図示の実施の形態により詳細に説明する。図１は、本実施の形態の固体撮像装置における遮光画素とその周辺の受光画素とを含んだ断面図である。
【００２３】
図１において、１１は低濃度基板、１２,２０は高濃度ウェル、１３はフォトダイオード、１４はトランジスタのソースまたはドレイン、１５はトランジスタのゲートである。尚、フォトダイオード１３と、ソースまたはドレイン１４およびゲート１５で成るトランジスタとで、画素が構成されている。図中左側に配列されている上記トランジスタとフォトダイオード１３とで成る複数の画素は遮光層１６で覆われており、この遮光層１６で覆われた遮光画素からの出力信号のレベルを上記黒基準レベルとする。
【００２４】
その際に、上記遮光層１６で覆われてはいない受光画素の一部に強いスポット光が入射すると、光１７の一部は低濃度基板１１の中性領域まで到達する。そして、そこで光電変換された電荷のうち、少数キャリア１８は拡散して四方へ広がる。こうして、これら拡散電荷１８の一部は上記遮光画素まで到達する。しかしながら、本実施の形態における遮光画素内におけるフォトダイオード１３は高濃度ウェル２０で覆われている。この高濃度ウェル２０は、低濃度基板１１に対してポテンシャルバリアを有するため、低濃度基板１１内を拡散してきた電荷１８は、矢印１９で示すように、高濃度ウェル２０へ侵入することはできない。したがって、拡散電荷８は上記遮光画素のフォトダイオード１３に到達することができず、上記遮光画素の出力信号レベルは変化することは無い。その結果、黒基準レベルを維持することができるのである。
【００２５】
以下、上述のことを、図２に従って詳細に説明する。尚、以下の説明においては、低濃度基板１１および高濃度ウェル１２,２０はＰ型であり、フォトダイオード１３およびトランジスタのソースまたはドレイン１４はＮ型である場合について述べるが、逆の導電型の場合であっても同様に議論できる。図２は、低濃度基板１１と高濃度ウェル１２,２０との境界付近におけるエネルギバンドを示している。図２において、右側が低濃度Ｐ−基板１１であり、左側が高濃度Ｐ＋層１２,２０であり、縦軸はポテンシャルを示す。また、Ｅvは価電子帯,Ｅcは伝導帯,Ｅiは真性レベル,Ｅfはフェルミレベル夫々のエネルギ順位を示す。
【００２６】
図２において、電子から見たエネルギは、低濃度Ｐ−基板１１から高濃度Ｐ＋層(ウェル)１２,２０に向かって、次式(１)で表されるポテンシャルバリアΔＶが形成されている。
ΔＶ＝(ｋＴ/ｑ)・ln(Ｎpw/Ｎsub) …（１）
ここで、ｋ：ボルツマン定数
Ｔ：絶対温度
ｑ：素電荷
Ｎpw：高濃度Ｐ＋層の不純物濃度
Ｎsub：低濃度Ｐ−基板の不純物濃度
一例として、Ｎpw＝１×１０17、Ｎsub＝１×１０15とすると、ΔＶ＝１２０mＶとなる。
【００２７】
上記ΔＶのポテンシャルバリアによって、拡散電荷の流入確率Ｒは次式(２)のように求められる。
Ｒ＝exp(−ΔＶ/(ｋＴ/ｑ))＝Ｎsub/Ｎpw （２）
すなわち、流入確率Ｒは、低濃度Ｐ−基板と高濃度Ｐ＋層との不純物濃度比に比例して低減されるのである。したがって、Ｎpw＝１×１０17,Ｎsub＝１×１０15である先の例の場合には、１/１００に低減されることになる。
【００２８】
ところで、図１において、画素動作によるウェル内の電流等によって高濃度ウェル２０の電位が上昇する可能性がある。そこで、図１に示すように、高濃度ウェル２０を接地すれば、高濃度ウェル２０の電位が上昇することを防止でき、低濃度基板１１に対するポテンシャルバリアを確実に維持することができるのである。また、図示はしないが、高濃度ウェル２０を遮光領域の遮光層１６と一緒に接地することによって、上述のようなウェル電位の固定をレイアウト的にも容易に実現することができる。
【００２９】
図１に示すような構成を有する固体撮像装置を、図３に示すような画素配列における遮光層３０で覆われている遮光画素に適用すれば、上記遮光画素からの出力信号を入射光に影響されない安定した黒基準信号として用い、水平ライン単位で受光画素信号のＤＣレベルを決めることができる。したがって、上記受光画素に強いスポット光が入射した場合であっても受光画素信号のＤＣレベルが変動することは無く、撮像画面上において６(a)に示すごとく水平方向に黒く沈むことを防止することができるのである。
【００３０】
以上のごとく、本実施の形態においては、上記遮光層１６で覆われた遮光画素を構成するトランジスタのソースまたはドレイン１４およびフォトダイオード１３を、低濃度基板１１に設けられた高濃度ウェル２０の表面に形成している。したがって、低濃度Ｐ−基板１１から高濃度Ｐ＋層ウェル２０に向かって式(１)で表されるポテンシャルバリアΔＶが形成されており、受光画素の一部に強いスポット光が入射して光１７の一部が低濃度基板１１の中性領域まで到達しても、そこで光電変換された拡散電荷１８の一部は、高濃度ウェル２０へ侵入することはできない。したがって、上記遮光画素の出力信号レベルが引き上げられることはなく黒基準レベルを維持することができ、水平方向で黒く沈むことは無いのである。
【００３１】
尚、本実施の形態における遮光画素配列の方向は、図３に示す画素配列における列方向のみに限定されるものではない。特に図示はしないが、受光画素の画素配列における上記列方向両端の一方あるいは両方の近傍に行方向に遮光画素を配列すれば、列方向に配列された遮光画素からの遮光画素信号も入射光に影響されずに安定して基準電位となり得る。また、上記行,列の両方向に遮光画素を配列することによって、受光画素全体のレベルを決める場合のようなライン単位でのレベル決定処理以外の目的に、遮光画素信号を安定して利用することが可能になるのである。
【００３２】
また、上記実施の形態においては、上記受光画素および遮光画素を半導体基板１１上に形成する場合を例に説明している。しかしながら、この発明はこれに限定されるものではなく、半導体基板の表面側に基板本体部とは別途構成されたウェルあるいはエピタキシャル成長層等の表層部の表面に上記受光画素および遮光画素が形成されている場合にも適用することは可能である。その場合には、上記遮光画素のフォトダイオードおよびトランジスタの上記表層部に面する下側を、高濃度ウェルで覆えばよい。ここで、上記表層部の厚さは、高濃度ウェルの厚さが精々１μm程度であるから、これをカバーできる程度の厚さであればよい。上述のように、表面側に基板本体部とは別途にウェルあるいはエピタキシャル成長層が形成されたウェハは、単なる一体形のウェハと比べて、少なくとも表面部については無駄な電荷が拡散し難いという好ましい特徴を有している。
【００３３】
【発明の効果】
以上より明らかなように、この発明の固体撮像装置は、遮光画素のフォトダイオードの下側を、半導体基板と同じ導電型であって上記半導体基板よりも高濃度の不純物層で覆っているので、上記不純物層は、上記半導体基板に対してポテンシャルバリアを形成している。そのために、受光画素に強いスポット光が照射された際に発生した少数キャリアが、上記半導体基板内を上記遮光画素領域の方向に拡散しても、上記ポテンシャルバリアのために上記遮光画素のフォトダイオードに到達することができない。したがって、上記遮光画素から出力される遮光画素信号のレベルは変化せず、この遮光画素信号を基準とした受光画素信号のＤＣレベルも変化しない。
【００３４】
すなわち、この発明によれば、簡単な構成で、上記受光画素にスポット光が当った場合に、撮像画面上において水平方向に黒く沈むことを防止することができるのである。
【００３５】
また、この発明の固体撮像装置は、半導体基板の表面側に形成されると共に、基板本体部とは別途構成された表層部において、遮光画素のフォトダイオードの上記表層部に面する下側を、上記表層部と同じ導電型であって上記表層部よりも高濃度である不純物層で覆っているので、上記不純物層は、上記表層部に対してポテンシャルバリアを形成している。そのために、上記半導体基板の表面側に上記表装部としてウェルまたはエピタキシャル成長層が形成され、このウェルまたはエピタキシャル成長層の表面に上記遮光画素および受光画素が形成された固体撮像装置の場合においても、簡単な構成で、強い入射光に対して黒基準レベルが変動するのを防止することができるのである。
【図面の簡単な説明】
【図１】 この発明の固体撮像装置における遮光画素とその周辺の受光画素とを含んだ断面図である。
【図２】 図１における低濃度基板と高濃度ウェルとの境界付近におけるエネルギバンド図である。
【図３】 画素を２次元に配列した場合の固体撮像装置の回路図である。
【図４】 図３における画素の構成の一例を示す図である。
【図５】 従来のＣＭＯＳ型固体撮像装置の構造を示す断面図である。
【図６】 図５に示す従来のＣＭＯＳ型固体撮像装置による画像不良の説明図である。
【符号の説明】
１１…低濃度基板、
１２,２０…高濃度ウェル、
１３…フォトダイオード、
１４…ソースまたはドレイン、
１５…ゲート、
１６,３０…遮光層、
１８…少数キャリア、
２１…画素、
２２…垂直読み出し制御線、
２３…垂直読み出し回路、
２４…出力信号線、
２５…ノイズキャンセル回路、
２６…水平選択スイッチ、
２７…共通信号線、
２８…水平読み出し回路、
２９…増幅器。
Claims (9)
- フォトダイオードとトランジスタとで成る画素が半導体基板の表面側に複数配列されると共に、上記各画素は上記フォトダイオードに光が入射される受光画素と上記フォトダイオードに光が入射されない遮光画素とで構成されており、上記遮光画素からの出力信号に基づいて黒基準レベルを得る固体撮像装置において、
上記遮光画素のフォトダイオードの上記半導体基板に面する下側を、上記半導体基板と同じ導電型であって上記半導体基板よりも高濃度である不純物層で覆う一方、上記受光画素のフォトダイオードの上記半導体基板に面する下側を、上記半導体基板に直接接触させていることを特徴とする固体撮像装置。 - 請求項１に記載の固体撮像装置において、
上記遮光画素のトランジスタの上記半導体基板に面する下側をも上記不純物層で覆うと共に、
上記受光画素のトランジスタの上記半導体基板に面する下側を、上記半導体基板と同じ導電型であって上記半導体基板よりも高濃度である他の不純物層で覆っていることを特徴とする固体撮像装置。 - 請求項２に記載の固体撮像装置において、
上記遮光画素の下側を覆う上記不純物層は、遮光層によって全域遮光されていると共に、上記受光画素のトランジスタの下側を覆う上記不純物層とは上記半導体基板領域を介して分離されることを特徴とする固体撮像装置。 - 請求項１に記載の固体撮像装置において、
上記遮光画素のフォトダイオードの下側を覆う不純物層は接地されていることを特徴とする固体撮像装置。 - 請求項３に記載の固体撮像装置において、
上記遮光画素の下側を覆う不純物層の全域を遮光する上記遮光層は接地されていることを特徴とする固体撮像装置。 - 請求項１に記載の固体撮像装置において、
上記遮光画素は、マトリクス状に配列された上記受光画素における行方向両端の一方または両方の近傍に、列方向に配列されていることを特徴とする固体撮像装置。 - 請求項１に記載の固体撮像装置において、
上記遮光画素は、マトリクス状に配列された上記受光画素における列方向両端の一方または両方の近傍に、行方向に配列されていることを特徴とする固体撮像装置。 - 半導体基板の表面側に基板本体部とは別途構成された表層部が形成され、フォトダイオードとトランジスタとで成る画素が上記表層部の表面側に複数配列されると共に、上記各画素は上記フォトダイオードに光が入射される受光画素と上記フォトダイオードに光が入射されない遮光画素とで構成されており、上記遮光画素からの出力信号に基づいて黒基準レベルを得る固体撮像装置において、
上記遮光画素のフォトダイオードの上記表層部に面する下側を、上記表層部と同じ導電型であって上記表層部よりも高濃度である不純物層で覆う一方、上記受光画素のフォトダイオードの上記表層部に面する下側を、上記表層部に直接接触させていることを特徴とする固体撮像装置。 - 請求項８に記載の固体撮像装置において、
上記表層部は、上記半導体基板の表面側に形成されたウェルまたはエピタキシャル成長層であることを特徴とする固体撮像装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002193386A JP4313990B2 (ja) | 2002-07-02 | 2002-07-02 | 固体撮像装置 |
| US10/610,714 US7078751B2 (en) | 2002-07-02 | 2003-06-30 | Solid-state imaging device |
| TW092117977A TWI235488B (en) | 2002-07-02 | 2003-07-01 | Solid-state imaging device |
| KR1020030044687A KR100583935B1 (ko) | 2002-07-02 | 2003-07-02 | 고체 촬상 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002193386A JP4313990B2 (ja) | 2002-07-02 | 2002-07-02 | 固体撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004039794A JP2004039794A (ja) | 2004-02-05 |
| JP4313990B2 true JP4313990B2 (ja) | 2009-08-12 |
Family
ID=29996999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002193386A Expired - Fee Related JP4313990B2 (ja) | 2002-07-02 | 2002-07-02 | 固体撮像装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7078751B2 (ja) |
| JP (1) | JP4313990B2 (ja) |
| KR (1) | KR100583935B1 (ja) |
| TW (1) | TWI235488B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7902624B2 (en) * | 2004-02-02 | 2011-03-08 | Aptina Imaging Corporation | Barrier regions for image sensors |
| US7002231B2 (en) * | 2004-02-02 | 2006-02-21 | Micron Technology, Inc. | Barrier regions for image sensors |
| US7920185B2 (en) * | 2004-06-30 | 2011-04-05 | Micron Technology, Inc. | Shielding black reference pixels in image sensors |
| JP4530747B2 (ja) * | 2004-07-16 | 2010-08-25 | 富士通セミコンダクター株式会社 | 固体撮像装置及びその製造方法 |
| KR100654342B1 (ko) * | 2005-02-07 | 2006-12-08 | 삼성전자주식회사 | 이미지 센서 |
| US7919827B2 (en) * | 2005-03-11 | 2011-04-05 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method and structure for reducing noise in CMOS image sensors |
| JP4340248B2 (ja) * | 2005-03-17 | 2009-10-07 | 富士通マイクロエレクトロニクス株式会社 | 半導体撮像装置を製造する方法 |
| US7576361B2 (en) * | 2005-08-03 | 2009-08-18 | Aptina Imaging Corporation | Backside silicon wafer design reducing image artifacts from infrared radiation |
| JP2007335751A (ja) * | 2006-06-16 | 2007-12-27 | Toshiba Corp | 固体撮像装置 |
| WO2016104177A1 (ja) * | 2014-12-26 | 2016-06-30 | ソニー株式会社 | 固体撮像素子およびその製造方法、並びに電子機器 |
| JP2016127264A (ja) | 2014-12-26 | 2016-07-11 | ソニー株式会社 | 固体撮像素子およびその製造方法、並びに電子機器 |
| JP7439011B2 (ja) * | 2021-04-02 | 2024-02-27 | キヤノン株式会社 | 光電変換装置、光電変換システム、移動体 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5897972A (ja) * | 1981-12-07 | 1983-06-10 | Nippon Gakki Seizo Kk | 固体撮像装置 |
| US5324982A (en) * | 1985-09-25 | 1994-06-28 | Hitachi, Ltd. | Semiconductor memory device having bipolar transistor and structure to avoid soft error |
| US6169318B1 (en) * | 1998-02-23 | 2001-01-02 | Polaroid Corporation | CMOS imager with improved sensitivity |
| JP3554483B2 (ja) | 1998-04-22 | 2004-08-18 | シャープ株式会社 | Ｃｍｏｓ型固体撮像装置 |
-
2002
- 2002-07-02 JP JP2002193386A patent/JP4313990B2/ja not_active Expired - Fee Related
-
2003
- 2003-06-30 US US10/610,714 patent/US7078751B2/en not_active Expired - Lifetime
- 2003-07-01 TW TW092117977A patent/TWI235488B/zh not_active IP Right Cessation
- 2003-07-02 KR KR1020030044687A patent/KR100583935B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004039794A (ja) | 2004-02-05 |
| US7078751B2 (en) | 2006-07-18 |
| KR100583935B1 (ko) | 2006-05-29 |
| US20040004254A1 (en) | 2004-01-08 |
| KR20040004146A (ko) | 2004-01-13 |
| TWI235488B (en) | 2005-07-01 |
| TW200410407A (en) | 2004-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10224362B2 (en) | Solid-state image pickup element and image pickup apparatus | |
| US6885047B2 (en) | Solid-state image sensing device having pixels with barrier layer underneath transistor regions and camera using said device | |
| US7253461B2 (en) | Snapshot CMOS image sensor with high shutter rejection ratio | |
| US7329557B2 (en) | Method of manufacturing solid-state imaging device with P-type diffusion layers | |
| EP1864336B1 (en) | Minimizing the effect of directly converted x-rays in x-ray imagers | |
| JP3554483B2 (ja) | Ｃｍｏｓ型固体撮像装置 | |
| KR100237133B1 (ko) | 광전 변환 장치 및 화상 판독 장치 | |
| JP4313990B2 (ja) | 固体撮像装置 | |
| JPH11307752A (ja) | 固体撮像装置 | |
| US7368770B1 (en) | Well region with rounded corners | |
| US6545331B1 (en) | Solid state imaging device, manufacturing method thereof, and solid state imaging apparatus | |
| US7173299B1 (en) | Photodiode having extended well region | |
| JP2005175104A (ja) | 固体撮像素子 | |
| JPH11251567A (ja) | 光電変換装置 | |
| JP2001168310A (ja) | 固体撮像素子及び固体撮像装置 | |
| JP2002289827A (ja) | 固体撮像装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050615 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090410 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090518 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4313990 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130522 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140522 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |