JP2002330348A

JP2002330348A - Ｘｙアドレス型固体撮像装置

Info

Publication number: JP2002330348A
Application number: JP2001130148A
Authority: JP
Inventors: Shinya Uto; 真也鵜戸; Masatoshi Kokubu; 政利國分; Chikara Tsuchiya; 主税土屋; Katsuyoshi Yamamoto; 克義山本
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2001-04-26
Filing date: 2001-04-26
Publication date: 2002-11-15
Anticipated expiration: 2021-04-26
Also published as: CN100429926C; US6914631B2; EP1253781A3; TW541832B; US20020158974A1; EP1253781B1; DE60105393T2; EP1253781A2; JP3734717B2; DE60105393D1; CN1383320A; KR100834424B1; KR20020083416A

Abstract

(57)【要約】【課題】本発明は、ＣＭＯＳプロセスで製造されるＸＹ
アドレス型固体撮像装置に関し、小さな素子サイズで広
い開口率を有し、ｋＴＣ雑音を低減できるＸＹアドレス
型固体撮像装置を提供することを目的とする。【解決手段】フォトダイオード１０と、リセットトラン
ジスタ１２と、ソースフォロワアンプ１４と、水平選択
トランジスタ１６とが画素領域Ｐｍｎ内に形成されてい
る。画素領域Ｐｍｎ外には、ｋＴＣ雑音を低減させるた
めのｋＴＣ雑音低減回路６ＶＲ１とＣＤＳ回路６ＣＬ１
とが形成されている。ｋＴＣ雑音低減回路６ＶＲ１の第
１差動トランジスタ６２と各画素領域Ｐｍｎ内のソース
フォロワアンプ１４とで差動増幅器が構成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体素子で構成
された固体撮像装置に関し、特に、ＣＭＯＳプロセスで
製造されるＸＹアドレス型固体撮像装置に関する。

【０００２】

【従来の技術】近年、固体撮像装置は、デジタルスチル
カメラやデジタルビデオカメラ、あるいは携帯電話機等
の種々の製品に内蔵されて大量に使われるようになって
きている。固体撮像装置は大別して、電荷転送型イメー
ジセンサで構成されたＣＣＤ（ＣｈａｒｇｅＣｏｕｐ
ｌｅｄＤｅｖｉｃｅ）固体撮像装置と、例えばＣＭＯ
Ｓ（相補型金属酸化物半導体）トランジスタでイメージ
センサを構成したＸＹアドレス型固体撮像装置とがあ
る。ＣＭＯＳイメージセンサを用いたＸＹアドレス型固
体撮像装置（以下、適宜、ＣＭＯＳイメージセンサと略
称する）はＭＯＳＦＥＴの製造プロセスと同一の技術で
製造することができ、また単一電源で駆動して消費電力
も小さく、さらに各種信号処理回路を同一チップ上に搭
載できることから、ＣＣＤ固体撮像装置に代わるものと
して有望視されている。

【０００３】このＣＭＯＳイメージセンサを用いた従来
のＸＹアドレス型固体撮像装置を図６を用いて説明す
る。図６は、従来のＸＹアドレス型イメージセンサの１
画素分の回路例を示している。図６に示す従来のＣＭＯ
Ｓイメージセンサは、各画素に例えばソースフォロワア
ンプ４０４を搭載したＡＰＳ（ＡｃｔｉｖｅＰｉｘｅ
ｌＳｅｎｓｏｒ）構成を有している。フォトダイオー
ド４００のカソード側は、ソースフォロワアンプ４０４
のゲート電極とＭＯＳ型のリセットトランジスタ４０２
に接続されている。また、ソースフォロワアンプ４０４
は水平選択トランジスタ４０６を介して垂直選択線４０
８に接続されている。

【０００４】この従来のＣＭＯＳイメージセンサの動作
を簡単に説明する。まず、所定のタイミングでリセット
信号ＲＳＴがリセットトランジスタ４０２のゲート電極
に印加されてリセットトランジスタ４０２がオンにな
る。これにより、フォトダイオード４００がリセット電
位ＶＲに充電される。次いで光の入射と共にフォトダイ
オード４００の放電が開始してリセット電位ＶＲより電
位が低下する。積分期間中に入射したフォトンは光電変
換され、電子−正孔対を発生させる。電子はフローティ
ング状態となっているフォトダイオードに蓄積され、正
孔はグランドにバイアスされている半導体基板に吸収さ
れる。信号電子によるフォトダイオード４００の電位変
化ΔＶPDは信号電荷をＱｓｉｇとしてΔＶPD＝Ｑｓｉｇ
／Ｃｓで与えられる。所定時間の経過後に水平選択信号
ＲＷｎが水平選択トランジスタ４０６のゲート電極に入
力して水平選択トランジスタ４０６がオンになると、ソ
ースフォロワアンプ４０４の電圧が信号電圧として垂直
選択線４０８を介して取り出される。

【０００５】ところが、電荷蓄積容量のフォトダイオー
ド４００とソースフォロワアンプ４０４を搭載した上記
従来のＡＰＳ構成では、しきい値電圧ＶＴのバラツキ等
により信号電圧のＤＣレベルが変動する固定パターン雑
音（ＦｉｘｅｄＰａｔｅｒｎＮｏｉｓｅ；ＦＰＮ）
が発生して画質が劣化するという問題がある。これを低
減させるために相関二重サンプリング回路（Ｃｏｒｅｌ
ａｔｅｄＤｏｕｂｌｅＳａｍｐｌｉｎｇ；ＣＤＳ）
を用いられている。まず、相関二重サンプリング回路で
信号電圧をサンプリングしてからフォトダイオード４０
０をリセット電位ＶＲにリセットする。次いで、相関二
重サンプリング回路でリセット電圧をサンプリングし
て、信号電圧とリセット電圧との差を求める。これによ
り、しきい値電圧ＶＴのばらつきの影響を相殺してＦＰ
Ｎを低減することができる。

【０００６】ところがこの方法は、信号蓄積（積分）前
のリセット電圧ではなく、信号蓄積後のリセット電圧を
サンプリングして信号電圧との差を求めているので、信
号電圧に重畳しているｋＴＣ雑音（熱雑音）と、サンプ
リングしたリセット電圧に重畳しているｋＴＣ雑音との
間に全く相関がない。このため、リセット期間中にフォ
トダイオード４００からランダムに発生するｋＴＣ雑音
をＣＤＳ回路で除去できず、Ｓ／Ｎ比がＣＣＤ固体撮像
装置に比べて劣化してしまうという課題が残っている。

【０００７】ｋＴＣ雑音は、リセットトランジスタ４０
２をオン状態にしてフォトダイオード４００を初期電位
にリセットする際に発生し、νｋＴＣ＝（ｋＴ／Ｃ）
^1/2で表されるランダム雑音である。ここで、ｋはボル
ツマン定数、Ｔは絶対温度、Ｃｓはフォトダイオード４
００に蓄積された全容量である。

【０００８】次に、ｋＴＣ雑音を低減できるＣＭＯＳイ
メージセンサについて図７を用いて説明する。図７にお
いて、フォトダイオード４００の第１の静電容量Ｃ１と
フローティングディフュージョン（ＦＤ）領域の第２の
静電容量Ｃ２との間にエネルギー障壁を形成する転送用
ゲートＦＴが設けられ、転送用ゲートＦＴとＭＯＳＦＥ
Ｔで構成された水平選択トランジスタ４０６との間にソ
ースフォロワアンプ４０４が接続されている。第２の静
電容量Ｃ２には、第２の静電容量Ｃ２に蓄積された電荷
を除去するためのＭＯＳ型で構成されたリセットトラン
ジスタ４０２が接続されている。ソースフォロワアンプ
４０４のドレイン電極は電源ＶＤＤに接続され、ソース
電極は水平選択トランジスタ４０６に接続されている。
また、ソースフォロワアンプ４０４のゲート電極は第２
の静電容量Ｃ２に接続されている。リセットトランジス
タ４０２のドレイン電極にはリセット電位ＶＲが印加さ
れる。リセットトランジスタ４０２のソース電極は第２
の静電容量Ｃ２に接続され、ゲート電極にはリセット信
号ＲＳＴが入力するようになっている。

【０００９】第１の静電容量Ｃ１に電荷が蓄積された後
に転送用ゲートＦＴを導通してＦＤ領域の第２の静電容
量Ｃ２に電荷を転送すると、ソースフォロワアンプ４０
４のゲートの電位は次第に高くなる。所定時間の経過後
に水平選択トランジスタ４０６がオンになるとソースフ
ォロワアンプ４０４のソース電圧が垂直選択線４０８を
介して出力され、第２の静電容量Ｃ２に蓄積された電荷
量Ｑを検出できる。転送用ゲートＦＴを導通する前に一
度だけリセットトランジスタ４０２を導通することで、
第２の静電容量Ｃ２に蓄積されている電荷を全て除去で
き、残像電荷による画質の劣化を抑制できる。

【００１０】この構成によれば、信号蓄積前のリセット
電圧をサンプリングしてから当該リセット後の信号電圧
をサンプリングできるので、リセット電圧及び信号電圧
にそれぞれ重畳するｋＴＣ雑音同士は高い相関を有して
いる。このため、リセット電圧をサンプリングしてから
信号電圧をサンプリングして相関二重サンプリング回路
を用いてリセット電圧と信号電圧との差分を求めること
により、信号電圧のｋＴＣ雑音を低減することができ
る。

【００１１】ところが、図７に示した従来のＣＭＯＳイ
メージセンサの構成は、上述のようにＦＰＮ及びｋＴＣ
雑音を低減させることができるものの、素子構成が複雑
になってしまうという問題を有している。図７に示した
画素の素子構成は、図６に示した画素の素子構成と比べ
て、トランジスタの数が増えており、画素部が複雑化し
て受光部の開口率（フィルファクタ）が低下してしまう
という問題を有している。

【００１２】次に、ｋＴＣ雑音を低減できるＣＭＯＳイ
メージセンサの別の例について図８を用いて説明する。
図８に示すＣＭＯＳイメージセンサは、図６に示した素
子構成に加えて、リセットトランジスタ４０２のゲート
電極に印加するリセット電圧を制御してｋＴＣ雑音を低
減する制御回路を有している。

【００１３】制御回路のオペアンプ４１２の非反転入力
端子には基準リセット信号ＶＲが入力するようになって
いる。オペアンプ４１２の反転入力端子には、配線４１
６を介して、フォトダイオード４００のカソード端子と
リセットトランジスタ４０２との接続点の信号が入力さ
れるようになっている。配線４１６は画素領域内に配置
されている。また、オペアンプ４１２の反転入力端子に
は定電流源４１４が接続されている。オペアンプ４１２
の出力端子はスイッチ回路４１０を介してリセットトラ
ンジスタ４０２のゲート電極に接続されている。

【００１４】このような構成の制御回路により、所定の
リセットタイミングでスイッチ回路４１０のゲート電極
に信号Ｖｇが入力してスイッチ回路４１０がオンになる
と、フォトダイオード４００のカソード側の電位が常に
リセット電圧ＶＲになるように、リセットトランジスタ
４０２のゲート電圧が制御される。このようにすれば、
信号電圧及びそれに続く信号蓄積後のリセット電圧にそ
れぞれ重畳するｋＴＣ雑音をほぼ一定レベルにさせるこ
とができる。このため、信号蓄積後のリセット電圧をサ
ンプリングして信号電圧との差をＣＤＳ回路で求めるこ
とにより、ｋＴＣ雑音を低減できるようになる。しかし
ながらこの構成では配線４１６を画素領域内に配置する
必要が生じるため、開口率が稼げないという問題が生じ
る。

【００１５】

【発明が解決しようとする課題】以上説明したように、
図６に示すＣＭＯＳイメージセンサでは、ｋＴＣ雑音を
低減できないという問題を有している。一方、図７及び
図８に示すＣＭＯＳイメージセンサでは、ｋＴＣ雑音の
低減と引き替えに素子サイズが大きくなってしまい、広
い開口率が得られないという問題を有している。

【００１６】本発明の目的は、小さな素子サイズで広い
開口率を有し、ｋＴＣ雑音を低減できるＸＹアドレス型
固体撮像装置を提供することにある。

【００１７】

【課題を解決するための手段】上記目的は、入射光を光
電変換する光電変換素子と、前記光電変換素子をリセッ
トするリセットトランジスタと、前記光電変換素子に蓄
積された電荷を電圧に変換する増幅用トランジスタと、
水平選択線に出力された水平選択信号に基づいて前記電
圧を画像データとして垂直選択線に出力する水平選択ト
ランジスタとを備えた画素領域と、前記リセット時に発
生するｋＴＣ雑音を低減させるｋＴＣ雑音低減回路とを
有することを特徴とするＸＹアドレス型固体撮像装置に
よって達成される。

【００１８】

【発明の実施の形態】本発明の一実施の形態によるＸＹ
アドレス型固体撮像装置について図１乃至図５を用いて
説明する。まず、本実施の形態によるＸＹアドレス型固
体撮像装置としてのＣＭＯＳイメージセンサの概略構成
を図１を用いて説明する。図１は、ｍ行ｎ列の画素配列
を有するＣＭＯＳイメージセンサ１の４×４画素分の回
路例を示している。複数の画素領域Ｐ１１〜Ｐ４４がマ
トリクス状に配列され、複数の垂直選択線ＣＬ１〜ＣＬ
４と水平選択線ＲＷ１〜ＲＷ４とが縦横に配置されてい
る。各画素領域Ｐ１１〜Ｐ４４には光電変換素子として
フォトダイオード１０が形成されている。光電変換素子
はフォトダイオード１０に代えて例えばフォトゲートを
用いてもよい。

【００１９】ＣＭＯＳイメージセンサ１は、各画素領域
Ｐ１１〜Ｐ４４に例えばＭＯＳＦＥＴ（本実施形態では
ｎ−ｃｈ（ｎチャネル）ＭＯＳＦＥＴを例示している）
で構成されるソースフォロワアンプ１４や水平選択トラ
ンジスタ１６等が配置されたＡＰＳ構成を有している。
以下、行番号をｍとし、列番号をｎとして画素領域Ｐｍ
ｎの回路構成について説明する。画素領域Ｐｍｎ内のフ
ォトダイオード１０のカソード側は、例えばｎ−ｃｈＭ
ＯＳＦＥＴのリセットトランジスタ１２のソース電極及
びソースフォロワアンプ１４のゲート電極に接続されて
いる。

【００２０】各リセットトランジスタ１２のドレイン電
極とソースフォロワアンプ１４のドレイン電極は、リセ
ット電圧ＶＲが印加されるリセット電圧供給線ＶＲｎに
接続されている。各リセットトランジスタ１２のゲート
電極はリセット信号線ＲＳＴｍに接続されている。ソー
スフォロワアンプ１４のソース電極は例えばｎ−ｃｈＭ
ＯＳＦＥＴの水平選択トランジスタ１６のドレイン電極
に接続されている。各水平選択トランジスタ１６のゲー
ト電極は水平選択信号ＲＷが供給される水平選択線ＲＷ
ｍに接続されている。各水平選択トランジスタ１６のソ
ース電極は垂直選択線ＣＬｎに接続されている。

【００２１】水平選択線ＲＷｍは、垂直走査シフトレジ
スタ／リセット制御回路４に接続されている。垂直走査
シフトレジスタ／リセット制御回路４内に設けられた不
図示のシフトレジスタにより、所定のタイミングで水平
選択線ＲＷｍに順次水平選択信号ＲＷが出力されるよう
になっている。リセット信号線ＲＳＴｍも垂直走査シフ
トレジスタ／リセット制御回路４に接続され、所定のタ
イミングで水平選択線ＲＷｍ毎に画素領域Ｐｍｎのリセ
ットトランジスタ１２にリセット信号ＲＳＴを印加する
ようになっている。

【００２２】リセット電圧供給線ＶＲｎは垂直選択線Ｃ
Ｌｎにほぼ平行に配線され、垂直選択線ＣＬｎと共にそ
れぞれアンプ／ノイズキャンセル回路６に接続されてい
る。垂直選択線ＣＬｎは、アンプ／ノイズキャンセル回
路６内に設けられたＣＤＳ回路６ＣＬｎと、例えばｎ−
ｃｈＭＯＳＦＥＴで構成される列選択トランジスタ２０
とを介して信号共通出力線３０に接続されている。アン
プ／ノイズキャンセル回路６内のＣＤＳ回路６ＣＬｎの
構成については図２を用いて後程説明する。リセット電
圧供給線ＶＲｎは、アンプ／ノイズキャンセル回路６内
に回路主要部が設けられたｋＴＣ雑音低減回路６ＶＲｎ
に接続されている。ｋＴＣ雑音低減回路６ＶＲｎの構成
については図３を用いて後程説明する。

【００２３】複数の列選択トランジスタ２０のゲート電
極には、水平走査シフトレジスタ８から列選択信号が所
定タイミングで順次入力され、アンプ／ノイズキャンセ
ル回路６により固定パターン雑音及びｋＴＣ雑音の除去
された画像データが順次信号共通出力線３０に出力さ
れ、アンプ３２を介して外部システムに送出されるよう
になっている。

【００２４】次に、ＣＭＯＳイメージセンサ１の動作に
ついて簡単に説明する。まず、リセット信号ＲＳＴによ
りリセットトランジスタ１２が所定のタイミングでオン
になると、フォトダイオード１０がリセット電位ＶＲに
充電される。次いで光の入射に伴いフォトダイオード１
０の放電が始まり、リセット電位ＶＲより電位が低下す
る。所定時間の経過後に水平選択信号ＲＷが水平選択線
ＲＷｍに出力されると当該水平選択線ＲＷｍに接続され
た水平選択トランジスタ１６のゲート電極に水平選択信
号ＲＷが入力して水平選択トランジスタ１６がオンにな
る。これによりソースフォロワアンプ１４からの出力電
圧が画素領域Ｐｍｎの画像データとして垂直選択線ＣＬ
ｎに出力される。

【００２５】次に、アンプ／ノイズキャンセル回路６の
構成について説明する。アンプ／ノイズキャンセル回路
６は、図２に示すように、垂直選択線ＣＬ１に接続され
たサンプルホールド回路及び相関二重サンプリング回路
を有している。図２において、図中左側の破線で示した
ブロックは、垂直選択線ＣＬ１に接続された複数の画素
のうち例示として図１左上の画素領域Ｐ１１を示してい
る。図中右側の破線で示したブロックは、サンプルホー
ルド回路及び相関二重サンプリング回路を示している。

【００２６】サンプルホールド回路には垂直選択線ＣＬ
１に出力された信号の入力を制御するサンプルホールド
用スイッチ４２が設けられている。サンプルホールド用
スイッチ４２の入力側と垂直選択線ＣＬ１との接続点に
は定電流源４０が接続されている。サンプルホールド用
スイッチ４２の出力側には、垂直選択線ＣＬ１に出力さ
れた信号を保持するサンプルホールド用容量４４の一電
極側（これ以降、容量を構成する２つの電極及び、ゲー
ト電極を除くトランジスタの２つの電極については、必
要に応じて、一方を一電極、他方を他電極という）が接
続されている。サンプルホールド用容量４４の他電極側
には基準電圧源４６が接続されている。

【００２７】サンプルホールド用スイッチ４２とサンプ
ルホールド用容量４４の一電極側との接続点には相関二
重サンプリング回路を構成するアンプ４８の入力端子が
接続されている。アンプ４８の出力端子は相関二重サン
プリング回路のＣＤＳ用容量５０の一電極側に接続さ
れ、ＣＤＳ用容量５０の他電極側はアンプ５４の入力端
子に接続されている。

【００２８】また、ＣＤＳ用容量５０の他電極側は、ク
ランプスイッチ５２を介してサンプルホールド用容量４
４の他電極側に接続されている。クランプスイッチ５２
の開閉によりＣＤＳ用容量５０の他電極側を基準電圧源
４６の基準電圧から切り離し、あるいは基準電圧に固定
することができるようになっている。アンプ５４の出力
端子は列選択トランジスタ２０を介して信号共通出力線
３０に接続されている。

【００２９】次に、サンプルホールド回路及び相関二重
サンプリング回路の動作について図２を用いて説明す
る。まず、画素領域Ｐ１１から出力される信号の流れに
ついて簡単に説明する。水平選択トランジスタ１６のゲ
ート電極に水平選択信号ＲＷ１が入力すると、画素領域
Ｐ１１のフォトダイオード１０により蓄積された電荷量
に応じたソースフォロワアンプ１４の電圧変動が画像デ
ータを含む信号電圧ＶＳとして垂直選択線ＣＬ１に出力
される。次いで、水平選択トランジスタ１６がオン状態
を維持したままリセットトランジスタ１２のゲート電極
にリセット信号ＲＳＴを入力してリセットトランジスタ
１２をオン状態にさせ、フォトダイオード１０をリセッ
ト電位ＶＲにリセットすると共にリセット電圧ＶＲを垂
直選択線ＣＬ１に出力する。以上の動作は、水平ブラン
キング期間に行われる。

【００３０】上記の信号の流れにおいて、例えば、水平
選択信号ＲＷ１が入力されて水平選択トランジスタ１６
がオン状態になるのに同期して、サンプルホールド用ス
イッチ４２及びクランプスイッチ５２がオン状態にな
る。これにより、サンプルホールド回路の入力端子に信
号電圧ＶＳが印加される。クランプスイッチ５２がオン
状態なので信号電圧ＶＳはサンプルホールド回路のサン
プルホールド用容量４４を充電すると共にＣＤＳ用容量
５０も充電する。

【００３１】次いで、クランプスイッチ５２をオフにし
てから、リセット信号ＲＳＴを入力してリセットトラン
ジスタ１２をオン状態にする。これにより、フォトダイ
オード１０はリセット電位ＶＲにリセットされ、垂直選
択線ＣＬ１にはリセット電圧ＶＲが出力される。リセッ
ト電圧ＶＲはサンプルホールド回路の入力端子に入力さ
れてサンプルホールド用容量４４に保持される。

【００３２】この結果、ＣＤＳ用容量５０の出力側には
信号電圧ＶＳとリセット電圧ＶＲの差に相当する差信号
（ＶＳ−ＶＲ）が生じる。この信号はＣＤＳ用容量５０
により保持される。こうすることにより、信号電圧ＶＳ
及びリセット電圧ＶＲの双方に重畳している固定パター
ン雑音成分を除去したアナログ画像データを得ることが
できる。このアナログ画像データは、アンプ５４の出力
端子から列選択トランジスタ２０を介して信号共通出力
線３０に出力される。

【００３３】アンプ／ノイズキャンセル回路６内には上
記サンプルホールド回路及び相関二重サンプリング回路
（以下、両回路を合わせてＣＤＳ回路という）６ＣＬｎ
が垂直選択線ＣＬｎにそれぞれ設けられている。

【００３４】さらに本実施の形態によるアンプ／ノイズ
キャンセル回路６には、ＣＤＳ回路６ＣＬｎ毎に設けら
れ、ＣＤＳ回路６ＣＬｎと協働してｋＴＣ雑音を低減さ
せるｋＴＣ雑音低減回路が設けられている。

【００３５】以下、図３を用いて本実施の形態によるｋ
ＴＣ雑音低減回路６ＶＲｎについて説明する。ｋＴＣ雑
音低減回路６ＶＲｎは、回路構成の大部分がアンプ／ノ
イズキャンセル回路６内に形成されると共に、回路構成
の一部が画素領域Ｐｍｎ内の素子を兼用している点に特
徴を有している。図３において、図中左側の破線で示し
たブロックは、垂直選択線ＣＬ１に接続された画素領域
Ｐ１１を例示している。図中右側の破線で示したブロッ
クは、アンプ／ノイズキャンセル回路６内のＣＤＳ回路
６ＣＬ１及びｋＴＣ雑音低減回路６ＶＲ１の主要部を示
している。なお、図３での相関二重サンプリング回路は
詳細な記載を省略して１つの回路ブロックとして示して
いる。

【００３６】図３において、アンプ／ノイズキャンセル
回路６内に、画素領域Ｐ１１内に形成された水平選択ト
ランジスタ１６とほぼ同一特性を有する回路切替用トラ
ンジスタ７２が設けられ、そのソース電極は垂直選択線
ＣＬ１に接続されている。回路切替用トランジスタ７２
のゲート電極には、回路切替信号ＳＷＸが入力するよう
になっている。回路切替信号ＳＷＸは、リセット信号Ｒ
ＳＴに同期して出力されるようになっている。

【００３７】回路切替用トランジスタ７２のドレイン電
極は、ソースフォロワアンプ１４とほぼ同一特性を有す
る第１差動トランジスタ６２のソース電極に接続されて
いる。第１差動トランジスタ６２のドレイン電極は、例
えばＭＯＳ型のトランジスタ６４の一電極側に接続さ
れ、トランジスタ６４の他電極側には電圧ＶＤＤが印加
されるようになっている。第１差動トランジスタ６２の
ゲート電極には、リセット電圧ＶＲが入力されるように
なっている。

【００３８】一方、画素領域Ｐ１１内のリセットトラン
ジスタ１２及びソースフォロワアンプ１４のドレイン電
極は、リセット電圧ＶＲが印加されるリセット電圧供給
線ＶＲ１を介して例えばＭＯＳ型のトランジスタ６６の
一電極側に接続されている。トランジスタ６６の他電極
側には電圧ＶＤＤが印加されるようになっている。リセ
ット電圧供給線ＶＲ１は、複数の画素領域Ｐ１１、Ｐ２
１、Ｐ３１、・・・の外で垂直選択線ＣＬ１に沿って形
成され、画素領域Ｐ１１、Ｐ２１、Ｐ３１、・・・毎に
形成された複数のリセットトランジスタ１２にリセット
電圧ＶＲを供給するようになっている。

【００３９】トランジスタ６６のゲート電極とトランジ
スタ６４のゲート電極とは共通接続されている。また、
第１差動トランジスタ７２とトランジスタ６４との接続
点に一電極側が接続され、他電極側がトランジスタ６４
及びトランジスタ６６のゲート電極に接続された回路切
替用トランジスタ６８が形成されている。回路切替用ト
ランジスタ６８のゲート電極には、回路切替信号ＳＷＸ
が入力するようになっている。また、トランジスタ６４
及びトランジスタ６６のゲート電極に一電極側が接続さ
れ、他電極側が接地された回路切替用トランジスタ７０
が形成されている。回路切替用トランジスタ７０のゲー
ト電極には、回路切替信号ＳＷＸと逆極性の回路切替信
号／ＳＷＸが入力するようになっている。

【００４０】ここで、画素領域Ｐ１１の水平選択トラン
ジスタ１６及びアンプ／ノイズキャンセル回路６内の回
路切替用トランジスタ６８、７２をオンにし、回路切替
用トランジスタ７０をオフにして、画素領域Ｐ１１のソ
ースフォロワアンプ１４を第１差動トランジスタ６２と
の差動対をなす第２差動トランジスタと見ることによ
り、図３の上記構成は、付加抵抗の代わりにカレントミ
ラー回路を備えた差動増幅器となる。カレントミラー回
路は、一電極側とゲート電極が直結されたトランジスタ
６４と、トランジスタ６４の他電極側と共に電圧ＶＤＤ
が印加される他電極側を備えトランジスタ６４のゲート
電極と共通接続されたゲート電極を有するトランジスタ
６６とで構成される。

【００４１】以上、図３を用いて説明した回路が本実施
の形態によるｋＴＣ雑音低減回路６ＶＲ１の回路構成で
あり、図示は省略したが他のｋＴＣ雑音低減回路６ＶＲ
ｎも同様の構成を有している。このように、ｋＴＣ雑音
低減回路６ＶＲｎは回路構成の大部分がアンプ／ノイズ
キャンセル回路６内に形成されると共に、回路構成の一
部を画素領域Ｐｍｎ内の素子で兼用している。

【００４２】次に、図３に示すｋＴＣ雑音低減回路６Ｖ
Ｒ１を例にとって、ｋＴＣ雑音を低減させる動作に動作
について説明する。まず、リセット期間の終了直前まで
は、水平選択トランジスタ１６及び回路切替用トランジ
スタ６８、７２はオン状態になっており、回路切替用ト
ランジスタ７０はオフ状態になっている。従って、ｋＴ
Ｃ雑音低減回路６ＶＲ１の主要部が画像領域Ｐ１１内の
素子と電気的に接続され、ｋＴＣ雑音低減回路６ＶＲ１
は差動増幅器として機能してｋＴＣ雑音低減動作をして
いる状態になっている。

【００４３】リセット信号ＲＳＴが非活性レベルになる
と、水平選択トランジスタ１６及び回路切替用トランジ
スタ６８、７２はオフ状態になり回路切替用トランジス
タ７０はオン状態になる。これにより、ｋＴＣ雑音低減
回路６ＶＲ１の主要部が画像領域Ｐ１１内の素子と電気
的に分離され、ｋＴＣ雑音低減回路６ＶＲ１は差動増幅
器として機能しなくなりｋＴＣ雑音低減動作をしない状
態となる。一方、画素領域Ｐ１１内の各素子は本来の信
号蓄積動作を行う。

【００４４】次いで、所定時間の経過後に水平選択信号
ＲＷ１が入力されて水平選択トランジスタ１６がオン状
態になるのに同期して、ＣＤＳ回路６ＣＬ１のサンプル
ホールド用スイッチ４２及びクランプスイッチ５２が閉
じて、垂直選択線ＣＬ１に出力された画素領域Ｐ１１の
ソースフォロワアンプ１４からの信号電圧ＶＳがサンプ
ルホールド用容量４４及びＣＤＳ用容量５０に充電され
る。

【００４５】次いで、クランプスイッチ５２をオフにす
ると共に回路切替用トランジスタ７０をオフ状態にし
て、回路切替用トランジスタ６８、７２をオン状態にす
る。これにより、ｋＴＣ雑音低減回路６ＶＲ１は再び差
動増幅器として機能してｋＴＣ雑音低減の動作状態とな
る。この状態で、画素領域Ｐ１１のリセットトランジス
タ１２のゲート電極にリセット信号ＲＳＴが印加される
のに同期して第１差動トランジスタ６２のゲート電極に
リセット電圧ＶＲを供給する。

【００４６】これにより、リセットトランジスタ１２が
オン状態の間、フォトダイオード１０のカソード側の電
位が常にリセット電圧ＶＲになるように、ｋＴＣ雑音低
減回路６ＶＲ１のカレントミラー回路の出力側トランジ
スタ６６の出力電圧（＝リセット電圧ＶＲ）が制御され
る。このように、ｋＴＣ雑音低減回路６ＶＲ１はリセッ
ト動作時に増幅率が１のオペアンプとして機能する。

【００４７】このようにすれば、フォトダイオード１０
をリセットする毎に生じるｋＴＣ雑音をほぼ一定にし
て、信号蓄積前のｋＴＣ雑音を含む信号電圧ＶＳと信号
蓄積後のリセット電圧ＶＲに重畳するｋＴＣ雑音同士に
相関関係を生じさせることができる。ｋＴＣ雑音低減回
路６ＶＲ１を用いてフォトダイオード１０をリセット電
位ＶＲにリセットすると、垂直選択線ＣＬ１にはリセッ
ト電圧ＶＲが出力される。リセット電圧ＶＲはサンプル
ホールド回路の入力端子に入力されてサンプルホールド
用容量４４に保持される。

【００４８】この結果、ＣＤＳ回路６ＣＬ１のＣＤＳ用
容量５０の出力側には信号電圧ＶＳとリセット電圧ＶＲ
の差に相当する差信号（ＶＳ−ＶＲ）が生じる。この信
号はＣＤＳ用容量５０により保持される。こうすること
により、信号電圧ＶＳ及びリセット電圧ＶＲの双方に重
畳している固定パターン雑音成分だけでなくｋＴＣ雑音
も除去したアナログ画像データを得ることができる。こ
のアナログ画像データは、アンプ５４の出力端子から列
選択トランジスタ２０を介して信号共通出力線３０に出
力される。

【００４９】本実施の形態のｋＴＣ雑音低減回路６ＶＲ
ｎによれば、回路主要部が画素領域外に配置され、ま
た、ｋＴＣ雑音低減動作時に、画素領域内の素子を回路
構成の一部として用いて回路を構成するようになってい
るので、画素の開口率を低下させずにｋＴＣ雑音を低減
することができる。

【００５０】なお、差動対をなす第１差動トランジスタ
６２とソースフォロワアンプ１４の大きさ等を揃えてほ
ぼ同特性にしても、両者間の配線距離に応じて変化する
オフセット電圧が生じてしまう場合がある。しかもソー
スフォロワアンプ１４のトランジスタが小さいためオフ
セット電圧は数十ｍＶになる。これではフォトダイオー
ド１０のカソード側に印加されるリセット電圧ＶＲが複
数の画素領域毎にばらついてしまうので好ましくない。
ある程度小さいオフセット電圧であれば、後段に配置さ
れたＣＤＳ回路６ＣＬｎで除去することが可能だが、確
実に除去するには図４の破線で囲んだオフセット補正回
路を挿入することが望ましい。

【００５１】図４は、オフセット補正回路８０の概略を
示している。オフセット補正回路８０の主要部はアンプ
／ノイズキャンセル回路６内に設けられている。オフセ
ット補正回路８０は、第１差動トランジスタ６２のゲー
ト電極に印加するリセット電圧ＶＲの入力段に挿入され
たオフセット補正用トランジスタ８２を有している。オ
フセット補正用トランジスタ８２の一電極側は第１差動
トランジスタ６２のゲート電極に接続されている。また
オフセット補正回路８０は、ｋＴＣ雑音低減回路６ＶＲ
１が差動増幅器として機能した際に、制御されたリセッ
ト電圧ＶＲが出力されるリセット電圧供給線ＶＲ１に一
電極側が接続されたオフセット補正用トランジスタ８６
を有している。オフセット補正用トランジスタ８６の他
電極側には、オフセット補正用トランジスタ８４及びオ
フセット補正用容量８８の一電極側が接続されている。
オフセット補正用トランジスタ８４の他電極側はオフセ
ット補正用トランジスタ８２の他電極側に接続され、オ
フセット補正用容量８２の他電極側はオフセット補正用
トランジスタ８２の一電極側（つまり、第１差動トラン
ジスタ６２のゲート電極）に接続されている。

【００５２】以上の構成のオフセット補正回路８０によ
るオフセット電圧除去動作について説明する。まず、リ
セット信号ＲＳＴがリセットトランジスタ１２のゲート
電極に印加されるのに同期して、回路切替用トランジス
タ６８、７０、７２が動作して、ｋＴＣ雑音低減回路６
ＶＲ１が差動増幅器として機能するようになる。このリ
セット期間の初期において、オフセット補正用トランジ
スタ８２、８６はオン状態になり、オフセット補正用ト
ランジスタ８４はオフ状態になっている。このため、第
１差動トランジスタのゲート電極にはリセット電圧ＶＲ
が印加され、差動増幅器を介してリセット電圧供給線Ｖ
Ｒ１にはオフセット電圧ＶＯを含む電圧値ＶＲ＋ＶＯが
出力される。従って、オフセット補正用容量８２にはオ
フセット電圧ＶＯが保持される。

【００５３】次いで、オフセット補正用トランジスタ８
２、８６がオフになりオフセット補正用トランジスタ８
４がオンになると、第１差動トランジスタのゲート電極
には電圧値ＶＲ−ＶＯがリセット電圧として印加され
る。これにより、差動増幅器を介してリセット電圧供給
線ＶＲ１に所望のリセット電圧ＶＲが出力されるように
なる。本動作はリセット期間の初期の段階で行われる。
こうすることにより、各画素領域Ｐｍｎ毎にばらつきの
ないリセット電圧ＶＲを供給することができるようにな
る。

【００５４】図５は、本実施の形態のＸＹアドレス型固
体撮像装置によるｋＴＣ雑音低減効果を比較例と共に示
したシミュレーション図である。図において横軸は時間
を表し、縦軸は電圧値を表している。図中破線αが本実
施の形態のＸＹアドレス型固体撮像装置による効果を示
す曲線であり、実線βは従来のＸＹアドレス型固体撮像
装置を示す曲線である。図５は、時刻１２０ｎｓｅｃに
リセット信号ＲＳＴがリセットトランジスタに入力し
て、フォトダイオードのカソード側の電位が約１．９Ｖ
になってから約２００ｎｓｅｃ後に１０ｍＶのＤＣ成分
のｋＴＣ雑音が重畳した場合におけるＣＤＳ回路からの
出力電圧値を示している。図示のように、従来のＸＹア
ドレス型固体撮像装置では、ＣＤＳ回路でｋＴＣ雑音を
低減することができず、重畳したｋＴＣ雑音レベルとほ
ぼ同一レベルの約１０ｍＶの雑音成分が現われている。
それに対して、本実施の形態によるＸＹアドレス型固体
撮像装置では、ＣＤＳ回路からの出力電圧値の変動はわ
ずかに０．２５ｍＶ程度でありきわめて優れたｋＴＣ雑
音低減効果を得ることができている。

【００５５】以上説明した実施の形態によるＸＹアドレ
ス型固体撮像装置は、以下のようにまとめられる。（付記１）入射光を光電変換する光電変換素子と、前記
光電変換素子をリセットするリセットトランジスタと、
前記光電変換素子に蓄積された電荷を電圧に変換する増
幅用トランジスタと、水平選択線に出力された水平選択
信号に基づいて前記電圧を画像データとして垂直選択線
に出力する水平選択トランジスタとを備えた画素領域
と、前記リセット時に発生するｋＴＣ雑音を低減させる
ｋＴＣ雑音低減回路とを有することを特徴とするＸＹア
ドレス型固体撮像装置。

【００５６】（付記２）付記１記載のＸＹアドレス型固
体撮像装置において、前記ｋＴＣ雑音低減回路は、ｋＴ
Ｃ雑音低減動作時に、前記画素領域内の素子を回路構成
の一部として用いることを特徴とするＸＹアドレス型固
体撮像装置。

【００５７】（付記３）付記２記載のＸＹアドレス型固
体撮像装置において、前記ｋＴＣ雑音低減回路は、前記
動作時に前記画素領域内の素子と電気的に接続し、非動
作時に前記画素領域内の素子と電気的に分離する回路切
替用トランジスタを有していることを特徴とするＸＹア
ドレス型固体撮像装置。

【００５８】（付記４）付記１乃至３のいずれか１項に
記載のＸＹアドレス型固体撮像装置において、前記画素
領域外で前記垂直選択線に沿って形成され、前記リセッ
トトランジスタにリセット電圧を供給するリセット電圧
供給線を有していることを特徴とするＸＹアドレス型固
体撮像装置。

【００５９】（付記５）付記３又は４に記載のＸＹアド
レス型固体撮像装置において、前記ｋＴＣ雑音低減回路
は、前記動作時に差動増幅器を構成する第１差動トラン
ジスタを有し、前記画素領域内の前記増幅用トランジス
タは、前記ｋＴＣ雑音低減回路の動作時に、前記第１差
動トランジスタと対をなす第２差動トランジスタとして
用いられることを特徴とするＸＹアドレス型固体撮像装
置。

【００６０】（付記６）付記５記載のＸＹアドレス型固
体撮像装置において、前記回路切替用トランジスタは、
前記第１差動トランジスタと前記垂直選択線との間に設
けられていることを特徴とするＸＹアドレス型固体撮像
装置。

【００６１】（付記７）付記５又は６に記載のＸＹアド
レス型固体撮像装置において、前記ｋＴＣ雑音低減回路
は、前記差動増幅器内にカレントミラー回路を備えてい
ることを特徴とするＸＹアドレス型固体撮像装置。

【００６２】（付記８）付記７記載のＸＹアドレス型固
体撮像装置において、前記カレントミラー回路は、前記
リセット電圧供給線に接続されていることを特徴とする
ＸＹアドレス型固体撮像装置。

【００６３】（付記９）付記１乃至８のいずれか１項に
記載のＸＹアドレス型固体撮像装置において、前記画像
データに重畳する固定パターン雑音を除去するノイズキ
ャンセル回路をさらに有し、前記ｋＴＣ雑音低減回路の
うち、前記画素領域内の素子を除く回路は、前記ノイズ
キャンセル回路内に配置されていることを特徴とするＸ
Ｙアドレス型固体撮像装置。

【００６４】（付記１０）付記９記載のＸＹアドレス型
固体撮像装置において、前記ノイズキャンセル回路は、
雑音除去後の前記画像データに対応する電荷を保持する
相関二重サンプリング回路を前記垂直選択線毎に有して
いることを特徴とするＸＹアドレス型固体撮像装置。

【００６５】（付記１１）付記５乃至１０のいずれか１
項に記載のＸＹアドレス型固体撮像装置において、前記
増幅用トランジスタと前記第１差動トランジスタとの間
の配線距離に応じて変化するオフセット電圧を補正する
オフセット補正用回路をさらに有していることを特徴と
するＸＹアドレス型固体撮像装置。

【００６６】

【発明の効果】以上の通り、本発明によれば、小さな素
子サイズで広い開口率を有し、ｋＴＣ雑音を低減できる
ＸＹアドレス型固体撮像装置を実現できる。

【図面の簡単な説明】

【図１】本発明の一実施の形態によるＣＭＯＳイメージ
センサ１の４×４画素分の回路例を示す図である。

【図２】本発明の一実施の形態によるＣＭＯＳイメージ
センサ１のサンプルホールド回路及び相関二重サンプリ
ング回路の回路例を示す図である。

【図３】本発明の一実施の形態によるＣＭＯＳイメージ
センサ１のｋＴＣ雑音低減回路の回路例を示す図であ
る。

【図４】本発明の一実施の形態によるＣＭＯＳイメージ
センサ１のオフセット電圧補正回路の回路例を示す図で
ある。

【図５】本発明の一実施の形態によるＣＭＯＳイメージ
センサ１の効果を示す図である。

【図６】ＣＭＯＳイメージセンサを用いた従来のＸＹア
ドレス型固体撮像装置を示す図である。

【図７】ＣＭＯＳイメージセンサを用いた従来のＸＹア
ドレス型固体撮像装置の他の例を示す図である。

【図８】ＣＭＯＳイメージセンサを用いた従来のＸＹア
ドレス型固体撮像装置のさらに他の例を示す図である。

【符号の説明】

１ＣＭＯＳイメージセンサ４垂直走査シフトレジスタ／リセット制御回路６アンプ／ノイズキャンセル回路６ＣＬ１〜６ＣＬ４、６ＣＬｎＣＤＳ回路６ＶＲ１〜６ＶＲ４、６ＶＲｎｋＴＣ雑音低減回路８水平走査シフトレジスタ１０、４００フォトダイオード１２、４０２リセットトランジスタ１４、４０４ソースフォロワアンプ１６、４０６水平選択トランジスタ２０列選択トランジスタ３０信号共通出力線４８、５４、４１２アンプ４０、４１４定電流電源４２サンプルホールド用スイッチ４４サンプルホールド用容量４６基準電圧源５０ＣＤＳ用容量５２クランプスイッチ６２第１差動トランジスタ６４、６６トランジスタ（カレントミラー回路用）６８、７０、７２回路切替用トランジスタ８０オフセット補正回路８２、８４、８６オフセット補正用トランジスタ８８オフセット補正用容量ＣＬ１〜ＣＬ４、ＣＬｎ垂直選択線Ｐ１１〜Ｐ４４、Ｐｍｎ画素領域ＲＳＴリセット信号ＲＳＴ１〜ＲＳＴ４、ＲＳＴｍリセット信号線ＲＷ１〜ＲＷ４、ＲＷｎ水平選択線ＶＲリセット電圧ＶＲ１〜ＶＲ４、ＶＲｎリセット電圧供給線

───────────────────────────────────────────────────── フロントページの続き (72)発明者土屋主税神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者山本克義神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内Ｆターム(参考） 4M118 AA01 AA05 AB01 BA14 CA02 DD09 DD10 DD11 DD12 FA06 5C024 AX01 CX03 GX03 GX16 GY31 HX13 HX29 5F049 MA01 NA04 NB05 RA08 RA10

Claims

【特許請求の範囲】

【請求項１】入射光を光電変換する光電変換素子と、前
記光電変換素子をリセットするリセットトランジスタ
と、前記光電変換素子に蓄積された電荷を電圧に変換す
る増幅用トランジスタと、水平選択線に出力された水平
選択信号に基づいて前記電圧を画像データとして垂直選
択線に出力する水平選択トランジスタとを備えた画素領
域と、前記リセット時に発生するｋＴＣ雑音を低減させるｋＴ
Ｃ雑音低減回路とを有することを特徴とするＸＹアドレ
ス型固体撮像装置。
【請求項２】請求項１記載のＸＹアドレス型固体撮像装
置において、前記ｋＴＣ雑音低減回路は、ｋＴＣ雑音低減動作時に、
前記画素領域内の素子を回路構成の一部として用いるこ
とを特徴とするＸＹアドレス型固体撮像装置。
【請求項３】請求項２記載のＸＹアドレス型固体撮像装
置において、前記ｋＴＣ雑音低減回路は、前記動作時に前記画素領域
内の素子と電気的に接続し、非動作時に前記画素領域内
の素子と電気的に分離する回路切替用トランジスタを有
していることを特徴とするＸＹアドレス型固体撮像装
置。
【請求項４】請求項１乃至３のいずれか１項に記載のＸ
Ｙアドレス型固体撮像装置において、前記画素領域外で前記垂直選択線に沿って形成され、前
記リセットトランジスタにリセット電圧を供給するリセ
ット電圧供給線を有していることを特徴とするＸＹアド
レス型固体撮像装置。
【請求項５】請求項３又は４に記載のＸＹアドレス型固
体撮像装置において、前記ｋＴＣ雑音低減回路は、前記動作時に差動増幅器を
構成する第１差動トランジスタを有し、前記画素領域内の前記増幅用トランジスタは、前記ｋＴ
Ｃ雑音低減回路の動作時に、前記第１差動トランジスタ
と対をなす第２差動トランジスタとして用いられること
を特徴とするＸＹアドレス型固体撮像装置。
【請求項６】請求項５記載のＸＹアドレス型固体撮像装
置において、前記回路切替用トランジスタは、前記第１差動トランジ
スタと前記垂直選択線との間に設けられていることを特
徴とするＸＹアドレス型固体撮像装置。
【請求項７】請求項５又は６に記載のＸＹアドレス型固
体撮像装置において、前記ｋＴＣ雑音低減回路は、前記差動増幅器内にカレン
トミラー回路を備えていることを特徴とするＸＹアドレ
ス型固体撮像装置。
【請求項８】請求項７記載のＸＹアドレス型固体撮像装
置において、前記カレントミラー回路は、前記リセット電圧供給線に
接続されていることを特徴とするＸＹアドレス型固体撮
像装置。
【請求項９】請求項１乃至８のいずれか１項に記載のＸ
Ｙアドレス型固体撮像装置において、前記画像データに重畳する固定パターン雑音を除去する
ノイズキャンセル回路をさらに有し、前記ｋＴＣ雑音低減回路のうち、前記画素領域内の素子
を除く回路は、前記ノイズキャンセル回路内に配置され
ていることを特徴とするＸＹアドレス型固体撮像装置。
【請求項１０】請求項９記載のＸＹアドレス型固体撮像
装置において、前記ノイズキャンセル回路は、雑音除去後の前記画像デ
ータに対応する電荷を保持する相関二重サンプリング回
路を前記垂直選択線毎に有していることを特徴とするＸ
Ｙアドレス型固体撮像装置。