以下、図面を参照して本発明の実施形態について詳細に説明する。なお、以下においては、X−Yアドレス型の固体撮像装置の一例であるCMOS撮像素子をデバイスとして使用した場合を例に説明する。
ただしこれは一例であって、対象となるデバイスはMOS型の撮像デバイスに限らない。光や放射線などの外部から入力される電磁波に対して感応性をする単位構成要素をライン状もしくはマトリクス状に複数個配列してなる物理量分布検知用の半導体装置の全てに、後述する実施形態が同様に適用できる。
<撮像装置の概略構成>
図1は、本発明に係る撮像装置(物理情報取得装置の一態様)の一実施形態であるCMOS固体撮像装置の概略構成図である。この固体撮像装置1は、たとえばカラー画像を撮像し得る電子スチルカメラやFA(Factory Automation)カメラとして適用されるようになっている。
固体撮像装置1は、入射光量に応じた信号を出力する図示しない検知部としての受光素子を含む単位画素が行および列の正方格子状に配列された、すなわち2次元マトリクス状の撮像部(画素部)を有し、各単位画素からの信号出力が電圧信号であって、CDS(Correlated Double Sampling ;相関2重サンプリング)処理機能部やその他の機能部が垂直列ごとに設けられたカラム型のものである。
すなわち、図1に示すように、固体撮像装置1は、フォトダイオードやフォトゲート(何れも光電変換素子の一例)などでなる電荷生成部を少なくとも1つと能動素子とを有した増幅型の光電変換画素(以下単位画素3という)が行方向および列方向に(2次元行列状に)多数配列された撮像部(画素部)10いわゆるエリアセンサ部と、撮像部10の外側に設けられた駆動制御部7と、各垂直列に配されたカラム信号処理部(図ではカラム回路と記す)22を有するカラム処理部20と、水平選択スイッチ部60とを備えている。
駆動制御部7としては、たとえば水平走査部12と垂直走査部14とを備える。また、駆動制御部7の他の構成要素として、水平走査部12、垂直走査部14、あるいはカラム処理部20などの固体撮像装置1の各機能部に所定タイミングの制御パルスを供給する駆動信号操作部(読出アドレス制御装置の一例)16が設けられている。
これらの駆動制御部7の各要素は、撮像部10とともに、半導体集積回路製造技術と同様の技術を用いて単結晶シリコンなどの半導体領域に一体的に形成され、半導体システムの一例である固体撮像素子(撮像デバイス)として構成される。
図1では、簡単のため行および列の一部を省略して示しているが、現実には、撮像部10の各行や各列には、数十から数千の単位画素3が配置される。なお、図示を割愛するが、撮像部10には、各画素に所定のカラーコーディングを持つ色分離フィルタが形成される。もちろん、モノクロ撮像用など、構成によっては、色分離フィルタは必須とはならない。また図示を割愛するが、撮像部10の各単位画素3は、フォトダイオードやフォトゲートなどの光電変換素子およびトランジスタ回路によって構成されている。
単位画素3は、垂直列選択のための垂直制御線15を介して垂直走査部14と、また複数の検知部で検知され増幅素子を有する単位信号生成部(図示せず)で増幅された後に単位画素3から出力される画素信号S0(_1〜h;1行中の画素番号)をそれぞれ伝送する伝送線としての垂直信号線18を介してカラム処理部20と、それぞれ接続されている。
すなわち、撮像部10の単位画素3から画素信号が出力される垂直信号線18は、それぞれ撮像部10内における列方向の単位画素3に共通接続され、読出回路としてのカラム処理部20内の各列に対応するカラム回路22にそれぞれ接続されている。
水平走査部12や垂直走査部14は、駆動信号操作部16から与えられる駆動パルスに応答してシフト動作(走査)を開始するようになっている。垂直制御線15には、単位画素3を駆動するための種々のパルス信号が含まれる。
水平走査部12は、水平方向の読出列(水平方向のアドレス)を規定する(カラム処理部20内の個々のカラム信号処理部22を選択する)水平アドレス設定部12aと、水平アドレス設定部12aにて規定された読出アドレスに従ってカラム処理部20の各信号を水平信号線(水平読出線)86に導く水平駆動部12bとを有する。
水平アドレス設定部12aは、図示を割愛するが、シフトレジスタあるいはデコーダを有して構成されており、カラム信号処理部22からの画素情報を所定の順に選択し、その選択した画素情報を水平信号線86に出力する選択手段としての機能を持つ。
垂直走査部14は、垂直方向の読出行(垂直方向のアドレス)や水平方向の読出列(水平方向のアドレス)を規定する(撮像部10の行を選択する)垂直アドレス設定部14aと、垂直アドレス設定部14aにて規定された読出アドレス上(水平行方向)の単位画素3に対する制御線にパルスを供給して駆動する垂直駆動部14bとを有する。
垂直アドレス設定部14aは、図示を割愛するが、信号を読み出す行の基本的な制御を行なう垂直シフトレジスタあるいはデコーダの他に、電子シャッタ用の行の制御を行なうシャッタシフトレジスタも有する。
垂直シフトレジスタは、撮像部10から画素情報を読み出すに当たって各画素を行単位で選択するためのものであり、各行の垂直駆動部14bとともに信号出力行選択手段を構成する。シャッタシフトレジスタは、電子シャッタ動作を行なうに当たって各画素を行単位で選択するためのものであり、各行の垂直駆動部14bとともに電子シャッタ行選択手段を構成する。
駆動信号操作部16は、図示しないが、各部の動作に必要なクロックや所定タイミングのパルス信号を供給するタイミングジェネレータTG(読出アドレス制御装置の一例)の機能ブロックと、端子1aを介して入力クロックCLK0や動作モードなどを指令するデータを受け取り、また端子1bを介して固体撮像装置1の情報を含むデータDATAを出力する通信インタフェースの機能ブロックとを備える。また、水平アドレス信号を水平アドレス設定部12aへ、また垂直アドレス信号を垂直アドレス設定部14aへ出力し、各アドレス設定部12a,14aは、それを受けて対応する行もしくは列を選択する。
なお、駆動信号操作部16は、撮像部10や水平走査部12など、他の機能要素とは独立して、別の半導体集積回路として提供されてもよい。この場合、撮像部10や水平走査部12などから成る撮像デバイスと駆動信号操作部16とにより、半導体システムの一例である撮像装置が構築される。この撮像装置は、周辺の信号処理回路や電源回路なども組み込まれた撮像モジュールとして提供されてもよい。
カラム処理部20は、垂直列(カラム)ごとにカラム信号処理部22を有して構成されており、1行分の画素の信号を受けて、各カラム信号処理部22が対応列の画素信号S0(_1〜h;1行中の画素番号)を処理して、処理済みの画素信号S1(_1〜h;1行中の画素番号)を出力する。なお、図示を割愛しているが、垂直信号線18は、その一端に定電流源の役割を持つ負荷トランジスタが接続され、他端にカラム信号処理部22が接続される。
たとえば、カラム信号処理部22は、結合容量、信号転送スイッチ、および蓄積容量を持ち、垂直信号線18からの信号に基づき信号電荷を蓄積する機能(信号保持回路)を備えるようにすることができる。また、CDS(Correlated Double Sampling ;相関2重サンプリング)処理を利用したノイズ除去手段の機能を備えるようにしてもよい。
たとえば、前者の構成の場合、図示するように、それぞれのカラム回路22には、一例として、結合容量123と、信号転送スイッチ124と、蓄積容量126とが設けられている。各列の結合容量123を纏めて結合容量群123Cといい、各列の信号転送スイッチ124を纏めて信号転送スイッチ部124QTといい、各列の蓄積容量126を纏めて蓄積容量群126Cという。信号転送スイッチ部124QTの各制御ゲート端には、クロックφTが共通入力される。
カラム処理部20内において、カラム出力線128には、他端が接地された蓄積容量126が接続され、各蓄積容量126は、行方向の蓄積容量群126Cを構成する。画素から出力された電気信号は、垂直信号線18を通り、各々の垂直信号線18に接続されている蓄積容量126に保持される。
カラム処理部20からの出力信号は、水平読出用のスイッチ(たとえばMOSトランジスタ)62を備えた水平選択スイッチ部60に入力される。カラム処理部20の各カラム回路22の出力は、カラム出力線128を介して、蓄積容量126に保持されている電荷を順次読み出すための各列に対応する水平読出用のスイッチ62にそれぞれ接続されている。
水平選択スイッチ部60の出力端側は、行方向の信号電荷を順次転送出力する水平信号線86が共通接続される。一方、水平選択スイッチ部60の各制御ゲート端は、水平シフトレジスタやデコーダなどで構成され水平方向の読出アドレスを制御する水平アドレス設定部12aおよび水平選択スイッチ部60のスイッチ62を駆動する水平駆動部12bを備えた水平走査部12に接続される。
一方、CDS処理を行なう場合、駆動信号操作部16から与えられるサンプルパルスSHPとサンプルパルスSHDといった2つのサンプルパルスに基づいて、垂直信号線18を介して入力された電圧モードの画素情報に対して、画素リセット直後の信号レベル(ノイズレベル;0レベル)と真の信号レベルとの差分をとる処理を行なうことで、画素ごとの固定ばらつきによる固定パターンノイズ(FPN;Fixed Pattern Noise )やリセットノイズといわれるノイズ信号成分を取り除く。
なお、カラム信号処理部22には、CDS処理機能部などの後段に、必要に応じて信号増幅機能を持つAGC(Auto Gain Control) 回路やその他の処理機能回路などを設けることも可能である。
カラム処理部20の後段には、図示しない水平読出用のスイッチ(選択スイッチ)を備えた水平選択スイッチ部60が設けられており、各垂直列のカラム信号処理部22の出力端は、カラム信号処理部22から信号を順次読み出すための各垂直列に対応する選択スイッチの入力端iにそれぞれ接続されている。
水平選択スイッチ部60の各垂直列の制御ゲート端cは、水平方向の読出アドレスを制御・駆動する水平走査部12の水平駆動部12bに接続される。一方、水平選択スイッチ部60の各垂直列の選択スイッチの出力端oは、行方向に画素信号を順次転送出力する水平信号線86が共通接続されている。水平信号線86の後端には出力回路88が設けられている。
水平信号線86は、単位画素3のそれぞれから垂直信号線18を介して伝送される個々の画素信号S0を、垂直信号線18の配列方向である水平方向に所定順に出力するため読出線として機能するものであり、カラム信号処理部22から、垂直列ごとに存在する図示しない選択スイッチによって選択された信号を取り出して出力回路88に渡す。
すなわち、カラム信号処理部22により処理された画素情報を表わす信号電荷に応じた各垂直列の電圧信号は、水平走査部12からの水平選択信号φH1〜φHhに応じた駆動パルスφg1〜φghにより駆動される垂直列ごとに設けられた選択スイッチにより所定のタイミングで選択され水平信号線86に読み出される。そして、水平信号線86の後端に設けられた出力回路88に入力される。
出力回路88の後段である撮像チップ外部の外部回路97には、出力回路88から出力されたアナログの撮像信号S3out (個々の画素信号S1_1〜nの纏まり)をデジタルの撮像データに変換する機能部であるAD変換部972や、デジタル化された撮像データに基づいてデジタル信号処理を施す機能部であるデジタル信号処理部974や、デジタル信号処理部974にてデジタル処理された画像データD2をアナログの画像信号に変換するDA(Digital to Analog )変換部976が設けられる。
出力回路88は、その構成例についての詳細は後述するが、信号転送状態とリセット状態の2つの状態を切り替えて動作することができるようになっている。これに対応して、信号転送状態とリセット状態の2つの状態を切り替えて動作させるパルスや信号転送状態の信号をサンプルするためのパルスなど種々の駆動パルスCN10が、駆動信号操作部16から供給される。
出力回路88は、撮像部10から水平信号線86を通して出力される各単位画素3の画素信号S1_1〜h(h=n)を適当なゲインで増幅した後、駆動パルスCN10の制御の元で、撮像信号S3out として外部回路97に出力端子88aを介して供給する。この出力回路88は、たとえば、バッファリングだけする場合もあるし、その前に黒レベル調整、列ばらつき補正、色関係処理などを行なうこともある。
AD変換部972は、カラム処理部20から出力回路88を介して固体撮像装置1の外部に出力されたアナログの撮像信号S3out をデジタルの撮像データD0に変換して、後段のデジタル信号処理部974に渡す。
デジタル信号処理部974は、たとえば、AD変換部972から出力されるデジタル信号を適当に増幅して出力するデジタルアンプ部の機能を持つ。また、たとえば色分離処理を施してR(赤),G(緑),B(青)の各画像を表す画像データRGBを生成し、この画像データRGBに対してその他の信号処理を施してモニタ出力用の画像データD2を生成する。また、デジタル信号処理部には、記録メディアに撮像データを保存するための信号圧縮処理などを行なう機能部が備えられる。
DA変換部976から出力された画像信号S1は、液晶モニタなどの表示デバイスに送られる。操作者は、この表示デバイスに表示されるメニューや画像を見ながら、撮像モードを切り替えるなどの各種の操作を行なうことが可能になる。
つまり、本実施形態のカラム型の固体撮像装置1においては、単位画素3からの出力信号(電圧信号)が、垂直信号線18→カラム処理部20(カラム信号処理部22)→水平信号線86→出力回路88の順で伝送される。その駆動は、1行分の画素出力信号は垂直信号線18を介してパラレルにカラム処理部20に送り、処理後の信号は水平信号線86を介してシリアルに出力するようにする。
なお、垂直列や水平列ごとの駆動が可能である限り、それぞれのパルス信号を単位画素3に対して水平行方向および垂直列方向の何れから供給するか、すなわちパルス信号を印加するための駆動クロック線の物理的な配線方法は自由である。
このような構成の固体撮像装置1において、水平走査部12や垂直走査部14およびそれらを制御する駆動信号操作部16により、撮像部10の各画素を水平行単位で順に選択し、その選択した1つの水平行分の画素の情報を同時に読み出すタイプのCMOSイメージセンサが構成される。
出力回路88の後段に設けられる外部回路97は、撮像部10や駆動制御部7などが同一の半導体領域に一体的に形成された固体撮像素子とは別の基板(プリント基板もしくは半導体基板)上に構成されており、各撮影モードに対応した回路構成が採られるようになっている。
撮像部10や駆動制御部7などからなる固体撮像素子(本発明に係る半導体装置や物理情報取得装置の一例)と外部回路とによって、固体撮像装置1が構成されている。駆動制御部7を撮像部10やカラム処理部20と別体にして、撮像部10やカラム処理部20で固体撮像素子(半導体装置の一例)を構成し、この固体撮像素子と別体の駆動制御部7とで、撮像装置(本発明に係る物理情報取得装置の一例)として構成してもよい。
なおここでは、固体撮像素子の後段の信号処理を担当する外部回路を固体撮像素子(撮像チップ)外で行なう例を示したが、外部回路の全てもしくは一部(たとえばA/D変換部やデジタルアンプ部など)の機能要素を、固体撮像素子のチップに内蔵するように構成してもよい。つまり、撮像部10や駆動制御部7などが同一の半導体領域に一体的に形成された固体撮像素子と同一の半導体基板上に外部回路を構成して、実質的に、固体撮像装置1と物理情報取得装置とが同一のものとして構成してもよい。
また、図では、水平選択スイッチ部60や駆動制御部7を撮像部10とともに備えて固体撮像装置1を構成し、実質的に、固体撮像装置1が物理情報取得装置としても機能するように構成しているが、物理情報取得装置は、必ずしもこのような構成に限定されない。水平選択スイッチ部60や駆動制御部7の全体もしくは前記一機能部分が撮像部10と同一の半導体領域に一体的に形成されたものであることは要件ではない。水平選択スイッチ部60および駆動制御部7を、撮像部10とは異なる回路基板(別の半導体基板に限らず一般的な回路基板をも意味する)、たとえば外部回路が設けられる回路基板に形成してもよい。
<単位画素の構成例>
図2は、単位画素3の構成例を示す図である。X−Yアドレス型固体撮像素子では、たとえば、画素トランジスタが2次元行列状に多数配列されて撮像部10が構成され、ライン(行)ごとあるいは画素ごとに入射光に対応する信号電荷の蓄積が開始され、その蓄積された信号電荷に基づく電流または電圧の信号がアドレス指定によって各画素から順に読み出される。その構成の基本として、4トランジスタ(4TR)構成の第1例のものと、4トランジスタ構成のものよりもトランジスタ数を削減した3トランジスタ(3TR)構成の第2例のものとが典型的である。
図2(A)は、第1例の単位画素3の構成を示すものである。この第1例の単位画素3は、光を電荷に変換する光電変換機能とともに、その電荷を蓄積する電荷蓄積機能の各機能を兼ね備えた電荷生成部32と、電荷生成部32に対して、電荷読出部(転送ゲート部/読出ゲート部)の一例である読出選択用トランジスタ34、リセットゲート部の一例であるリセットトランジスタ36、垂直選択用トランジスタ40、およびフローティングディフュージョン38の電位変化を検知する検知素子の一例であるソースフォロア構成の増幅用トランジスタ42を有する。電荷生成部32には、たとえば埋込みフォトダイオードが使用される。
読出選択用トランジスタ34は、転送配線(読出選択線)55を介して転送駆動バッファ150により転送パルスφTGで駆動されるようになっている。リセットトランジスタ36は、リセット配線56を介してリセット駆動バッファ152によりリセットパルスφRSTで駆動されるようになっている。垂直選択用トランジスタ40は、垂直選択線52を介して選択駆動バッファ154により選択パルスφSELで駆動されるようになっている。各駆動バッファ150,152,154は、垂直駆動部14b内に配されている。
また、単位画素3は、電荷蓄積部の機能を備えた電荷注入部の一例であるフローティングディフュージョン38とからなるFDA(Floating Diffusion Amp)構成の画素信号生成部5を有するものとなっている。フローティングディフュージョン38は寄生容量を持った拡散層である。
画素信号生成部5におけるリセットトランジスタ36は、ソースがフローティングディフュージョン38に、ドレインが電源VDDにそれぞれ接続され、ゲート(リセットゲートRG)にはリセットパルスφRSTがリセット駆動バッファ152から入力される。
垂直選択用トランジスタ40は、ドレインが電源VDDに、ソースが増幅用トランジスタ42のドレインにそれぞれ接続され、ゲート(特に垂直選択ゲートSELVという)は垂直選択線52に接続されている。この垂直選択線52には、垂直選択信号が印加される。増幅用トランジスタ42は、ゲートがフローティングディフュージョン38に接続され、ドレインが垂直選択用トランジスタ40のソースに、ソースは画素線51を介して垂直信号線53に接続されている。
このような構成では、フローティングディフュージョン38は増幅用トランジスタ42のゲートに接続されているので、増幅用トランジスタ42はフローティングディフュージョン38の電位(以下FD電位という)に対応した信号を、画素線51を介して垂直信号線53に出力する。リセットトランジスタ36は、フローティングディフュージョン38をリセットする。読出選択用トランジスタ(転送トランジスタ)34は、電荷生成部32にて生成された信号電荷をフローティングディフュージョン38に転送する。垂直信号線53には多数の画素が接続されているが、画素を選択するのには、選択画素のみ垂直選択用トランジスタ40をオンする。すると選択画素のみが垂直信号線53と接続され、垂直信号線53には選択画素の信号が出力される。
このように、単位画素3は、画素を選択する目的で垂直選択用トランジスタ40を備えている構成が一般的であり、現在のほとんどのCMOSセンサにおける単位画素3は、選択トランジスタを持っている。
なお、図示した構成では、垂直選択用トランジスタ40が電源VDD側に配され、増幅用トランジスタ42が画素線51側に配される例を示したが、これとは逆に、垂直選択用トランジスタ40が画素線51側に配され、増幅用トランジスタ42が電源VDD側に配される構成を採ることもできる。
これに対して、単位画素3におけるトランジスタが占める面積を少なくすることで画素サイズを小さくするものが、図2(B)に示す第2例の単位画素3である。
この第2例の単位画素3は、光電変換を行なうことで受光した光に対応する信号電荷を生成する電荷生成部32(たとえばフォトダイオード)と、電荷生成部32により生成された信号電荷に対応する信号電圧を増幅するための、ドレイン線(DRN)に接続された増幅用トランジスタ42と、電荷生成部32をリセットするためのリセットトランジスタ36とを、それぞれ有している。また、図示しない垂直シフトレジスタより転送配線(TRF)55を介して走査される読出選択用トランジスタ(転送ゲート部)34が、電荷生成部32と増幅用トランジスタ42のゲートとの間に設けられている。
増幅用トランジスタ42のゲートおよびリセットトランジスタ36のソースは読出選択用トランジスタ34を介して電荷生成部32に、リセットトランジスタ36のドレインおよび増幅用トランジスタ42のドレインはドレイン線に、それぞれ接続されている。また、増幅用トランジスタ42のソースは垂直信号線53に接続されている。読出選択用トランジスタ34は、転送配線55を介して転送駆動バッファ150により転送パルスφTGで駆動されるようになっている。リセットトランジスタ36は、リセット配線56を介してリセット駆動バッファ152によりリセットパルスφRSTで駆動されるようになっている。転送駆動バッファ150、リセット駆動バッファ152とも基準電圧である0Vと、電源電圧の2値で動作する。特に、この画素における読出選択用トランジスタ34のゲートに供給される典型的なローレベル電圧は0Vである。
この第2例の単位画素3においては、第1例と同様に、フローティングディフュージョン38は増幅用トランジスタ42のゲートに接続されているので、増幅用トランジスタ42はフローティングディフュージョン38の電位に対応した信号を垂直信号線53に出力する。
リセットトランジスタ36は、リセット配線(RST)56が行方向に延びており、ドレイン線(DRN)57は殆どの画素に共通になっている。このドレイン線57は、ドレイン駆動バッファ(以下DRN駆動バッファという)140により選択パルスφSELで駆動される。リセットトランジスタ36はリセット駆動バッファ152により駆動され、フローティングディフュージョン38の電位を制御する。ここで、3TR構成では、ドレイン線57が行方向に分離されているが、このドレイン線57は1行分の画素の信号電流を流さなければならないので、実際には列方向に電流を流せるように、全行共通の配線となる。
電荷生成部32(光電変換素子)にて生成された信号電荷は読出選択用トランジスタ34によりフローティングディフュージョン38に転送される。
ここで、第2例の単位画素3には、第1例とは異なり、増幅用トランジスタ42と直列に接続される垂直選択用トランジスタ40が設けられていない。垂直信号線53には多数の画素が接続されているが、画素の選択は、選択トランジスタではなく、FD電位の制御により行なう。通常は、FD電位をロー(Low)にしている。画素を選択するときは、選択画素のFD電位をハイ(High)にすることで、選択画素の信号を垂直信号線53に出す。その後、選択画素のFD電位をローに戻す。この操作は1行分の画素に対して同時に行なわれる。
このようにFD電位を制御するためには、1)選択行FD電位をハイにするときに、ドレイン線57をハイにし、選択行のリセットトランジスタ36を通して、そのFD電位をハイにする、2)選択行FD電位をローに戻すときに、ドレイン線57をローにし、選択行のリセットトランジスタ36を通して、そのFD電位をローにする、という動作を行なう。
<ローカル電圧印加の構成;基本>
図3は、単位画素3の所定のトランジスタに負電圧などのローカル電圧を印加するための基本構成例を示す図である。ここでは、図2で既出の、各種の駆動バッファ150,152,154を介してローカル電圧を印加する構成例を示している。ただしこれは一例であって、駆動バッファ150,152,154を介することなく、単位画素3を構成するその他の素子の所定の端子にローカル電圧を印加する構成例を採ることもある。
図3(A)に示すように、各駆動バッファ150,152,154は、レベルシフタ160と出力バッファ161とを有し、レベルシフタ160や出力バッファ161に、電圧供給部としてのローカル電圧供給部162から負電圧などのローカル電圧が供給されるようになっている。
図3(B)に示すように、出力バッファ161は、PchMOSトランジスタ(P−MOS)とNchMOSトランジスタ(N−MOS)の縦続接続構成となっており、P−MOSが電源VDD側に、N−MOSがローカル電圧供給部162側に配される。
すなわち、出力バッファ161は、P−MOSとN−MOSで形成される、いわゆるCMOSトランジスタによるインバータ回路により構成されている。そして、P−MOSのドレイン側に電源電圧VDDが接続され、N−MOSのソース側にローカル電圧供給部162が接続される。また、このインバータ回路の入力端が、レベルシフタ160を介して、垂直走査部14の垂直駆動部14bに接続され、出力端が垂直選択線52や転送配線55やリセット配線56などに接続される。本例では理解を容易にするために、出力バッファ161を1段のインバータ回路で構成したが複数段のインバータ回路で構成することもできる。
各駆動バッファ150,152,154は、垂直アドレス設定部14aからローレベルがGNDの入力パルスを受け取り、ローレベルが負電圧などのローカル電圧のパルスとして、転送駆動バッファ150であれば転送ゲートとしての読出選択用トランジスタ34のゲート端子に向けて出力する。
ローカル電圧供給部162は、一般的なチャージポンプ構成のものや、コイルを用いたチョッパ型のDC−DCコンバータなどの、公知の直流電圧変換回路(いわゆる昇圧回路や降圧回路)を使用することができる。たとえば、ローカル電圧として負電圧を生成する構成とする場合には、電源電圧VDDから見て、接地(グランド;GND)電圧を負側に昇圧する回路を用いることができる。
ローカル電圧供給部162は、その主要部が各駆動バッファ150,152,154に内蔵されてもよいし、内蔵せずに、図示するように、各駆動バッファ150,152,154の外部にローカル電圧供給部162を設けてローカル電圧を駆動バッファ150,152,154の内の所定のものに供給する構成を採ることもできる。内蔵しない場合、ローカル電圧供給部162を構成するトランジスタやアンプなどの半導体部品や抵抗素子などは撮像部10とは別の独立した半導体IC内に収容され、容量値の大きなコンデンサ(容量)やコイルなどが、外部部品として半導体IC近傍に配されることになる。
たとえば、負電圧をローカル電圧とする場合、転送ゲートとしての読出選択用トランジスタ34における暗電流抑制のため、転送駆動バッファ150に負電圧を供給する構成を採る。この場合、出力バッファ161は、半導体ウェル領域によって分離されて形成される。より詳しくは、P−MOSはn型半導体ウェル領域内形成され、N−MOSはp型半導体ウェル領域内に形成される。したがって、ローカル電圧供給部162の出力は、出力バッファ161のp型半導体ウェル領域と、このp型半導体ウェル領域内のN−MOSのソース領域に入る。N−MOSの閾値は、高く設定される。
このバッファ回路、したがって出力バッファ161では、垂直走査部14側よりパルスの低レベルが入力されたとき、P−MOSがオンして出力側の転送配線55などに電源電圧VDDが出力され、パルスの高レベルが入力されたとき、N−MOSがオンして出力側の転送配線55に負電圧が出力される。
<負電圧駆動の一例>
図4は、ローレベルが負電圧となるようにトランジスタを駆動する手法を説明する図である。ここで、図4は、埋込みフォトダイオードで構成された電荷生成部32と読出選択用トランジスタ34に着目した回路を示す。ここでは、特開2002−217397号公報に記載のように、4TR構成の単位画素3において、転送ゲート(転送トランジスタ)としての読出選択用トランジスタ34にローレベルが負電圧となるパルス信号を供給することで暗電流を低減する構成の場合を示している。なお、ローレベルが負電圧となるパルス信号は、電荷蓄積期間中に、読出選択用トランジスタ34のゲート電極に負電圧を印加するものである。
画素駆動時の詳細なタイミングチャートは図示を割愛するが、重要なことは、電荷蓄積期間に読出選択用トランジスタ(転送トランジスタ)34の転送ゲート電位が負電位になっていることである。この転送ゲート電位が負電位になると、転送ゲート電圧の振幅が増えるので飽和信号量が増加し、ダイナミックレンジが拡大する。
加えて、他の重要な点として、転送ゲートの負電位の値が、ゲート下にチャネル(本例では正孔のチャネル)が形成されるレベル(ここでは−1.1V程度)であることである。転送ゲート下に正孔のチャネルを形成することで暗電流を抑制することができる。
すなわち、電荷蓄積期間には光電変換された電荷と同時に暗電流がフォトダイオードに流れ込むが、フォトダイオードとして酸化膜との界面にフォトダイオードの電荷蓄積領域(たとえばn型半導体領域)とは反対導電型の領域(たとえばp型半導体領域)を形成した、いわゆる埋込みフォトダイオードを用いた場合の主な暗電流の発生源は、転送ゲート下の酸化膜界面である。ここに、転送ゲートを負電位として正孔のチャネルを形成することで、転送特性を劣化させることなく、暗電流を防止することができる。
なお、転送ゲートの負電位の値を−1.1V程度にするのは一例に過ぎない。詳細については図示を割愛するが、負電位が−0.5V程度から暗電流の低減効果が発生し、−0.8V程度以下で暗電流が略0になることが分かっており、転送ゲートに与える負電位としては、−0.5V以下、好ましくは−0.8以下にするとよい(特開2002−217397号公報、特に図9とその説明を参照)。ただし、転送ゲートに過剰な負電位が印加されると、十分な暗電流の低減効果が得られる一方で、トランジスタの信頼性が低下してしまうので、適度な値(典型例としては絶対最大定格を超えない値)に制限するようにする。
<ローカル電圧供給部の構成例;その1>
図5は、ローカル電圧供給部162の第1の構成例を示す図である。ローカル電圧供給部162の第1の構成例(第1例のローカル電圧供給部162ともいう)は、スイッチド・キャパシタ型のDC−DCコンバータいわゆるチャージポンプ回路を利用した点に特徴を有している。
すなわち、図示するように、第1例のローカル電圧供給部162は、複数のスイッチング素子を持つチャージポンプスイッチ群310と、チャージポンプスイッチ群310の出力電圧Vout を分割する第1の抵抗素子322(抵抗値R1)および第2の抵抗素子324(抵抗値R2)からなる抵抗分割部320と、抵抗分割部320に対して基準電圧Vrefoutを設定する基準電圧生成部330とを備えている。抵抗分割部320と基準電圧生成部330とで、ローカル電圧供給部162が生成した出力電圧Vout (ローカル電圧)の大きさを検知する検知部が構成される。
抵抗分割部320を構成する各抵抗素子322,324は、いわゆる外付けのディスクリート部品とすることができるし、積極的に外付け部品とする対応を採ることもある。外付け部品とすることで、出力電圧値を外部調整できる仕様にすることができる。
チャージポンプスイッチ群310の2つの容量接続端子a,bには、電荷を転送あるいは蓄積するポンプ容量302が接続され、また、出力電圧Vout が出力される出力端子cと接地との間には出力容量304が接続されている。
基準電圧生成部330は、その電源電圧が変化しても、ある一定の基準電圧Vrefoutが得られるものとする。たとえば、基準電圧生成部330としては、バンドギャップ型基準電圧回路などを用いることができる。基準電圧生成部330の電源は外部電源からの電源VDDとしてもよいし、回路構成によっては、チャージポンプスイッチ群310の出力端子cにおける出力電圧Vout としてもよい。何れにしても、発生する参照電圧Vref0よりも高い電源電圧が要求される。なお、本例において、基準電圧Vrefoutは、安定した0以上の電圧値とする。
また、第1例のローカル電圧供給部162は、参照電圧Vref0を生成する参照電圧生成部340と、抵抗分割部320により出力電圧Vout を分圧したフィードバック電圧VFBを反転入力端子(−)に受け、参照電圧生成部340からの参照電圧Vref0を非反転入力端子(+)に受け、フィードバック電圧VFBと参照電圧Vref0の差を増幅もしくは減衰する誤差増幅部(エラーアンプ部)350とを備えている。誤差増幅部350としては、演算増幅器(オペアンプOP)を使用することができる。
参照電圧生成部340は、その電源電圧が変化しても、ある一定の参照電圧Vref0が得られるものとする。たとえば、参照電圧生成部340としては、バンドギャップ型基準電圧回路などを用いることができる。参照電圧生成部340の電源は外部電源からの電源VDDとしてもよいし、回路構成によっては、チャージポンプスイッチ群310の出力端子cにおける出力電圧Vout としてもよい。何れにしても、発生する参照電圧Vref0よりも高い電源電圧が要求される。
なお、図示しないが、誤差増幅部350の反転入力端子(−)と出力端子との間には、帰還回路網の安定化のための利得位相補正部を設けることができる。また、図示しないが、抵抗分割部320についても、抵抗分割部320の入力側(出力電圧Vout 側)と出力側(誤差増幅部350側)との間にも、帰還回路網の安定化のための利得位相補正部を設けることができる。
また、第1例のローカル電圧供給部162は、誤差増幅部350の出力電圧あるいは出力電流を一方の入力端子IN1に受け、直接的または間接的に、チャージポンプスイッチ群310にオン/オフ制御信号として供給するスイッチング制御部360を備えている。
ここで、第1例のスイッチング制御部360は、本構成例の特徴部分であるブースト(Boost )信号Bst を生成するブースト信号生成部362および制御ループにおける動作点を示す出力電圧制御信号Soutを切り替える選択部364と、矩形波などの所定の周期信号OSC を発生する周期信号生成部370とを有している。周期信号OSC は、スイッチング制御部360の制御出力端子O2からチャージポンプスイッチ群310に供給されるようになっている。
ブースト信号生成部362と選択部364とにより、トリガ信号TRG に対応するブースト信号Bst に基づいてローカル電圧としての出力電圧Vout を生成するためのチャージポンプスイッチ群310およびポンプ容量302、出力容量304からなるスイッチング部のスイッチング動作の動作点を切り替える動作点切替部が構成される。
ここで、ブースト信号生成部362は、ローカル電圧供給部162の負荷電流が増える動作を行なう契機を示すトリガ信号(負荷変動の制御信号;急激な負荷を伝える内部信号)TRG に同期して、ブースト信号Bst を所定期間アクティブにする。
第1例の選択部364は、一方の入力端子IN1が誤差増幅部350の出力に接続され、他方の入力端子IN2が接地(GND)に接続されている。選択部364は、その制御入力端子にブースト信号生成部362で生成されたブースト信号Bst が供給されるようになっており、ブースト信号Bst の制御の元で、誤差増幅部350の出力電圧Vaによる制御と別系統の固定電位による制御とを切り替えるようにしている。
具体的には、第1例の選択部364は、ブースト信号Bst がインアクティブのときには、誤差増幅部350の出力電圧Vaを選択して制御出力端子O1に出力する一方、ブースト信号Bst がアクティブのときには、誤差増幅部350とは別系統の固定電位(本例では接地電圧)を選択して制御出力端子O1に出力する。
負帰還制御の動作点が強制的に切り替ることで、事実上、急激な負荷電流が発生する期間に対応したブースト信号Bst がアクティブな期間には、通常時の負帰還制御ループから切り離され、ポンプ容量302が最大振幅でスイッチングされるように負帰還制御されることになる。
なお、ブースト信号生成部362や選択部364の機能の詳細については後述する。
周期信号生成部370は、その電源電圧が変化しても、固定された周波数を持つ信号波形を出力する。周期信号生成部370としては、たとえば、リング発振回路、非安定マルチバイブレータ回路、ブロッキング発振回路などを利用することができる。周期信号生成部370の電源は参照電圧生成部340と同様に、外部電源からの電源VDDとしてもよいし、回路構成によっては、チャージポンプスイッチ群310の出力端子cにおける出力電圧Vout としてもよい。出力電流やポンプ容量302の条件によっては、周期信号生成部370は、外部から与えられる電圧や外部に接続される容量値によって発振周波数を調整できるようにすることもできる。
チャージポンプスイッチ群310は、4つのスイッチ311〜314と、インバータ316とを有している。スイッチ311〜314は、たとえば、MOSFETやバイポーラトランジスタなどのスイッチ素子により構成することができる。
スイッチ311の一方の入出力端子は接地され、スイッチ312の一方の入出力端子は出力端子cに接続され、スイッチ313の一方の入出力端子は電源VDDに接続され、スイッチ314の一方の入出力端子はスイッチング制御部360の一方の制御出力端子O1、具体的には、選択部364の出力端子に接続され、制御ループにおける出力電圧制御信号Sout が供給されるようになっている。また、スイッチ311,312の各他方の入出力端子が容量接続端子aに接続され、スイッチ313,314の各他方の入出力端子が容量接続端子bに接続されている。
さらに、スイッチ311,313の各制御端子が、スイッチング制御部360の他方の制御出力端子O2、具体的には周期信号生成部370の出力端子に接続され、連動して制御されるようになっている。また、スイッチ312,314の各制御端子が、インバータ316を介してスイッチング制御部360の他方の制御出力端子O2に接続され、スイッチ311,313とは逆極性で連動して制御されるようになっている。
詳細な動作タイミングチャートは図示を割愛するが、このようなチャージポンプスイッチ群310の接続態様により、スイッチ311,313がオンでかつスイッチ312,314がオフ時には図示しない外部電源からポンプ容量302に電荷が転送され、ポンプ容量302は、容量接続端子b側が正電位(電源VDD)、容量接続端子a側が負電位(接地)に充電される。その後に、スイッチ311,313がオフでかつスイッチ312,314がオンに切り替ることで、ポンプ容量302に充電された電荷が出力容量304に転送される。このような動作を動作を繰り返すことでチャージポンプスイッチ群310の出力端子cすなわち出力容量304には所定の電圧が現われ、出力容量304から電流を負荷に供給することができるようになる。つまり、外部電源から出力容量304に電荷が直接転送されることはない。
本例のチャージポンプスイッチ群310の各スイッチ311〜314の接続態様では、ポンプ容量302に充電された電荷を出力容量304に転送する際に、容量接続端子bに誤差増幅部350の出力電圧Vaと対応する出力電圧制御信号Sout がスイッチ314を介して供給されるようになっている。容量接続端子bにおいては、出力電圧制御信号Sout と電源電圧VDDとの間でのスイッチング信号CBとして現われ、出力容量304に現れる電圧は負となり、原理的な最大出力可能電圧値は−1×VDDとなる。
なお、チャージポンプスイッチ群310の構成は、図示した接続態様に限られたものではなく、接続態様を適宜変更することで、出力電圧値を変えることができ、たとえば、最大出力電圧として外部電源の電圧VDDの2倍を得ることもできる。
また、スイッチの数は、図示したチャージポンプスイッチ群310のように4個に限定されるものではなく、スイッチの数を増やし、それに応じた接続態様とすることで、出力電圧の絶対値の最大値をさらに大きくすることもできる。
誤差増幅部350を中心とする全体の制御アンプ構成としては、負帰還回路となっており、参照電圧Vref0と出力電圧Vout の抵抗分割部320による分割電圧(フィードバック電圧VFB)が等しくなるように制御されることとなる。
したがって、参照電圧生成部340による参照電圧Vref0や、基準電圧生成部330による基準電圧Vrefout、あるいは抵抗分割部320による出力電圧Vout の分割比を調整することで、出力電流供給能力や出力電圧値を変えることができる。
なお、ここで示したチャージポンプ回路を利用したローカル電圧供給部162の構成は一例に過ぎず、様々な変形が可能である(たとえば、特開平6−351229号公報や、特開平10−248240号公報や、特開2002−171748号公報などを参照)。
また、チャージポンプ回路を利用したローカル電圧供給部162は、充電電荷をポンプ容量302に転送していわゆるn倍電圧整流に対応するn倍電圧昇圧をするもので、比較的小パワーのものに適し、後述するチョッパ型に比べて、小型化や低消費電力化を図る上で都合がよい。
なお、チャージポンプ回路を利用してローカル電圧供給部162を構成すると、負電圧が印加されるトランジスタとしては、図2に示すローカル電圧供給部162におけるスイッチ311,312と、図3に示す出力バッファ161を構成するN−MOSがある。
<露光時間制御機能について>
図6および図7は、X−Yアドレス型の撮像装置における露光制御(電子シャッタ)機能を説明する図である。図6に示すように、垂直走査部14の垂直アドレス設定部14aは、通常の読出対象の行アドレスφTGを指定する機能の他に、シャッタ対象の単位画素3(シャッタ画素)の行アドレスすなわちシャッタ画素位置を指定するアドレス情報(具体的には駆動パルスとしての転送ゲートパルスTGs)を生成する機能も持っている。
垂直アドレス設定部14aのシャッタタイミング制御機能要素からはシャッタ対象の行アドレスを指定する駆動パルス(転送パルス)φTGsが同一行の全単位画素3に供給されるような配線構成を採用する。これにより、駆動パルスφTGsで指定された行の単位画素3がシャッタ画素として指定される。
固体撮像素子としてCMOS撮像素子を用いた場合、一般的には、その基本的な動作方式から、信号を出力した画素はその時点から再び光電変換して得た信号電荷の蓄積を開始する。このため、撮像面の走査タイミングにしたがって蓄積の期間がずれ、つまり走査線ごとに走査する時間だけ蓄積期間がずれ、いわゆるライン露光(Line Exposure)となる。CCD(電荷結合)型とは異なり、同じ期間中に光電変換素子に入射した光を信号電荷として蓄積し、全画素から同時に垂直CCDに読み出すことで蓄積の同時性を満たすグローバル露光(Global Exposure)とはなっていない。
ここで、たとえば、撮像領域において、読出行nとシャッタ行nsとをΔs行だけ離す場合を考える。電子シャッタの指示を受けた行nsの対象列の画素がリセットされてから再び信号電荷の蓄積を開始するので、たとえば撮像面の走査方向が上から下になっている場合、行nと行n+Δsの時間差はフレームレートと走査線数との間で所定の関係を持ち、読出行nとシャッタ行nsの間隔を調整することで、CMOS撮像素子から読み出される信号の蓄積時間を、ライン周期(1水平走査期間)を調整単位として変えることができる。
ここで、一般的なCMOSセンサでは、1画面の撮像時には、読出行nやシャッタ行nsを1つとすることで、電子シャッタ制御を行単位で行なうようにする。垂直アドレス設定部14aで設定されたある時点の読出行nに対して、垂直アドレス設定部14aのシャッタタイミング制御機能要素にて、全列(H1,H2,…,Hh)の画素に関して、読出行nを除く何れかの行位置、すなわちΔs行だけ離れた位置(時点)においてシャッタ行nsを設定して画素をリセットする。このリセット動作は、シャッタタイミング以前に光電変換素子に蓄積された電荷を掃き捨てることで実現でき、CMOS撮像素子の場合、たとえば転送ゲートをオンさせることで実現できる。
シャッタ行nsの画素が垂直アドレス設定部14aによって次に読出行nに設定されるまでの時間が蓄積時間となる、すなわち読出行nとシャッタ行nsとの時間間隔が蓄積時間となる。こうすることで、結果的には、行単位で蓄積時間を制御できる。通常の露光時間設定に際しては、シャッタ行nsに対するアクセスを行なわず、フレームレート分の時間だけ電荷の蓄積が行なわれる。
このように、CMOS撮像素子が持つライン露光の特質を利用して、電子シャッタ用の駆動パルスφTGsを行単位で、その行の各単位画素3に供給することで、読出行nとシャッタ行n+Δsの時間差を、行単位で各単位画素3に設定することができ、簡単に、行ごとに蓄積時間を制御できる。
ただし、前述のように、X−Yアドレス型の撮像装置では各面素の蓄積フレーム時間ごとに読み出される蓄積順次読出方式となり、ここでは行単位で駆動パルスφTGsを供給するので、蓄積同時化読出方式すなわちグローバル露光となるCCD型とは大きく異なり(図7(D)参照)、ライン露光(ローリングシャッタ(Rolling Shutter)もしくはフォーカルプレーン蓄積とも称する)となってしまう(図7(A)の下段参照)。
シャッタ速度が遅くて画素の蓄積時間が充分長く設定されている際には蓄積期間のずれは無視できるが、シャッタ速度が水平走査期間とさして変わらないほど速く設定されると、物体の水平方向の動きとスキャン時点(蓄積期間)の差(図7(B)参照)に起因して、図7(C)に示すように、蓄積期間の差がライン方向(行方向;水平走査方向)の時間シェーディング歪み(フォーカルプーン現象ともいう)となって、画像に動き歪みとして現れ問題となってくる。
この問題を解決するためには、メカニカルシャッタを併用した電子シャッタにして、各画素の露光蓄積期間が一定となるようにする(同時刻露光する)グローバルシャッタという機能を実現するか、単位画素3の構造を変更する、たとえば、画素ごとに、電荷生成部と画素信号生成部との間に電荷蓄積部を設け、全画素を同時に露光した後、電荷生成部にて生成された信号電荷を同時に電荷蓄積部に転送させる構造にして電子シャッタを行なう(米国特許第5,986,297号公報参照)などして、各画素の露光蓄積期間が一定となるようにする純電子的なグローバルシャッタという機能を実現とよい。本実施形態では、メカニカルシャッタを併用したグローバルシャッタ機能を採用することにする。
<グローバルシャッタ機能について>
図8および図9は、メカニカルシャッタを併用したグローバルシャッタ機能を説明する図である。参考のため、通常時のライン露光動作(通常の電子シャッタ動作)についても示す。
電子シャッタ動作は、電荷蓄積期間と読出期間とに分けられ、同一行にある画素は全て同じタイミングで処理を行なう。また、図8(A)に示すように、蓄積と読出しを1行ごとに連続した動作で行ない、それを行数分繰り返して出力する通常シャッタモードと、図8(B)に示すように、メカニカルシャッタを利用しつつ、全画素同時に電荷蓄積を行なった後で、読出しを1行ずつ行なうグローバルシャッタモードとがある。
通常シャッタモードでは、先ず、フォトダイオードなどでなる電荷生成部32と画素信号生成部5を構成するフローティングディフュージョン38がリセットされてから、電荷蓄積が開始される。電荷蓄積終了後の読出期間において、電荷生成部32にて検出、蓄積された信号電荷は読出選択用トランジスタ34がオンすることでフローティングディフュージョン38に転送され、増幅用トランジスタ42と垂直信号線18に接続される負荷トランジスタで構成されるソースフォロワによって、フローティングディフュージョン38に対応する信号電圧が垂直信号線18を介してカラム処理部20のカラム信号処理部22に渡される。
一方、グローバルシャッタモードでは、グローバルシャッタ信号Shutがオンすることでリセットを行ない、オフすることで電荷生成部32への電荷蓄積が全画素同時に行なわれ、メカシャッタにより全画素同時に電荷蓄積終了となる。その後の読出期間は、通常シャッタ時の1行分の制御シーケンスと同じであり、これを行数分繰り返すことにより、全画素の信号がカラム処理部20側へ出力される。
次に、単位画素3の読出選択用トランジスタ34(転送ゲートあるいは転送トランジスタともいわれる)に着目し、問題となる電荷蓄積開始時のリセット動作について以下に説明する。
図8(A),(B)の各下部には、読出選択用トランジスタ34を駆動する転送パルスφTGと、リセットトランジスタ36を駆動するリセットパルスφRSTのタイミングチャートが示されている。
ここで、先ず、リセット開始のとき、転送パルスφTGにより読出選択用トランジスタ34がオンするとともに、リセットパルスφRSTによってリセットトランジスタ36がオンする(t1)。電荷生成部32とフローティングディフュージョン38とは、この操作により暗電荷が電源VDD側に掃き出されるためリセットされる。次に、t2時点において、転送パルスφTGとリセットパルスφRSTとをともにLレベルにすると、読出選択用トランジスタ34がオフされ電荷生成部32への電荷蓄積が始まる。
図9(A),(B)は、ローカル電圧供給部162において生じ得る、グローバルシャッタモードにおけるリセット動作時の負荷電流変動に伴う電圧変動を説明する図である。ここでは、読出選択用トランジスタ34とリセットトランジスタ36のリセット動作に着目するため、ローカル電圧供給部162は負電圧を出力するものとする。また、その負電圧の具体的な値としては、特開2002−217397号公報に示されている−1.1Vとする。
リセット動作を開始する前の時点(t1以前)では、読出選択用トランジスタ34の全負荷容量CQTがローカル電圧供給部162に接続されている状態である。t1時点において、転送パルスφTGをHレベルにした瞬間、ローカル電圧供給部162から読出選択用トランジスタ34の負荷容量CQTは切り離される。この際、ローカル電圧供給部162の出力は、負荷が減少することになり、出力電圧Vout が若干変動するが、読出選択用トランジスタ34とは切り離されているため、画像として問題に現れてこない。
次にt2時点において、転送パルスφTGをLレベルにして、リセットを終了し、電荷生成部32への電荷蓄積を開始する。このとき、読出選択用トランジスタ34の負荷容量CQTが一気にローカル電圧供給部162に接続されることになる。このときの負荷容量CQTはグローバルシャッタモード時には撮像部10を構成する全画素分となる。
したがって、グローバルシャッタにおける蓄積期間前のリセット動作は、ローカル電圧供給部162としては、その出力に大きな容量負荷の変動(全画素数分の容量負荷)を与えてしまい、出力電流(負荷電流)が瞬間的に増大し、負荷電流が大きく変わると、制御ループの応答遅れのため出力電圧Vout も変動してしまう。本例では、負電圧が容量負荷が増えることにより、絶対値の小さい方向に変動してしまう可能性がある。また、この期間は電荷蓄積時間に相当し、電圧変動期間により暗電流が原因でシェーディングのある画像となってしまう可能性がある。
<グローバルシャッタ時のローカル電圧供給部の動作シーケンス>
図10は、グローバルシャッタ時にローカル電圧供給部162に与える影響を説明する動作シーケンスの一例を示す図である。
本例のローカル電圧供給部162では、誤差増幅部350による負帰還制御ループを構成して、常時、出力電圧Vout の安定化を図っており、負荷電流変動に対してもある程度追随するようにし、ローカル電圧供給部162の後段に、安定化回路を別途設けることを不要にしている。安定化回路を不要化することで、無効消費電力も事実上ゼロにすることができる。
しかしながら、出力電圧Vout の変化に対する応答が、制御ループの帯域、特に誤差増幅部350の帯域で制限されるため、ブースト信号生成部362や選択部364を設けていなければ、急激な負荷電流変動があると、出力電圧Vout が設定電圧に戻るまでに時間を要してしまい、瞬間的に負荷電流が大きく変動することによる出力電圧Vout の変動を避けることが困難である。
この様子を図10を参照して説明する。グローバルシャッタ信号Shutの立下りと同時に全画素の転送ゲート(読出選択用トランジスタ34)に負電圧(たとえば−1.1V)が印加されるため、ローカル電圧供給部162としての負荷は瞬間的に増加することになる。
このため、ローカル電圧供給部162では、出力容量304から負荷容量CQTへの電荷の移動のため出力電圧Vout は変動し、それによって誤差増幅部350は電荷をポンプ容量302に供給するため、アンプ出力値Vaを下げる動作を行なう。このアンプ出力値Vaがスイッチ314に接続されているため、ポンプ容量302をスイッチングするスイッチング信号CBのLレベルは誤差増幅部350の出力変化と同様に動作する。このようなフィードバック動作によって出力電圧Vout は設定値へと収束する。ここで出力電圧Vout の応答はフィードバックループの応答に追従するため、素早く出力電圧Vout を復帰させることが困難である。
この出力電圧Vout の収束の問題は、転送トランジスタとしての読出選択用トランジスタ34のゲートに印加している負電圧が設定電圧になるのが遅くなることを意味し、暗電流を抑制する十分な負電圧を印加できないため、暗電流を発生させてしまうことでシェーディングを引き起こすという不具合を生じ得る。
このような問題を解消する仕組みとして、第1例のローカル電圧供給部162では、スイッチング制御部360内に、ブースト信号生成部362と選択部364とを備えている点に特徴を有している。以下、これらの機能について説明する。
<ブースト信号生成部の詳細>
図11は、ブースト信号生成部362を説明する図である。ここで、図11(A)は、その一構成例を示す図であり、図11(B)は、その動作を説明するタイミングチャートである。ここでは、グローバルシャッタ時にブースト信号Bst をアクティブにする事例で示す。
また、図12は、エッジ検出部710の動作を説明するタイミングチャートである。なお、参考のため、グローバルシャッタ信号Shutの立下りエッジを検出する本例の形態を図12(A)に示すとともに、グローバルシャッタ信号Shutの立上りエッジを検出する形態を図12(B)に示す。
図11(A)に示すように、ブースト信号生成部362は、トリガ信号TRG としてのグローバルシャッタ信号Shutの立下りエッジを検出して立下りエッジに同期したワンショットパルスEdgeを出力するエッジ検出部710と、ブースト信号Bst のアクティブ状態を停止させるタイミングを決定する停止タイミング決定部720と、エッジ検出部710で検知された情報と停止タイミング決定部720により決定された停止タイミングとに基づいてブースト信号Bst を整形するパルス生成部730とを備えている。
エッジ検出部710は、多段接続された4つのインバータ711,712,713,714と、インバータ714の後段に配されたNANDゲート715と、NANDゲート715の後段に配されたインバータ716とを有している。また、エッジ検出部710は、3段目のインバータ713に所定の動作電流を供給する定電流源717と、3段目と4段目のインバータ713,714の接続点と接地との間に配された時間設定用のコンデンサ718とを有している。
停止タイミング決定部720としては、誤差増幅部350の出力電圧Vaが反転入力端子(−)に入力され、接地電圧より若干高い所定電位の参照電圧Vref2が非反転入力端子(+)に入力され、出力電圧Vaと参照電圧Vref2の比較結果をリセット信号RST として出力するコンパレータ722を有して構成されている。
パルス生成部730は、D型のフリップフロップ(D−FF)732を有して構成されており、電源電圧VDDがD入力端子に入力され、エッジ検出部710から出力されるワンショットパルスEdgeがクロック端子CKに入力され、停止タイミング決定部720で生成されたリセットパルスRSTがリセット端子Rに入力され、アクティブHのブースト信号Bst を非反転出力端子Qから出力するようになっている。
このような構成のブースト信号生成部362は、グローバルシャッタ信号Shutをトリガ信号TRG として受け取り、そのグローバルシャッタ信号Shutの立下りエッジに反応して、ある一定時間(この期間をブースト期間という)ブースト信号Bst をアクティブH(ハイ;Highレベル)とし、このブースト信号Bst を選択部364に供給する。すなわち、グローバルシャッタ信号Shutの立下りエッジに同期してブースト信号Bst をアクティブHにするとともに、誤差増幅部350の電圧出力Vaと接地電圧より若干高い参照電圧Vref2とを比較し、比較結果が論理反転するとブースト信号Bst をインアクティブLにする。
具体的には、図11(B)に示すように、先ず、エッジ検出部710は、グローバルシャッタ信号Shutの立下りエッジを検出して(t10)、定電流源717による動作電流とコンデンサ718の容量値とで決まるパルス幅(t12〜t14)のワンショットパルスEdgeを生成し、このワンショットパルスEdgeをD−FF732のクロック端子CKに入力する(図12(A)を参照)。これにより、ワンショットパルスEdgeの立上りエッジに同期して、D−FF732の非反転出力端子Qすなわちブースト信号Bst はHレベルとなる(t13)。なお、t10〜t13は、回路の動作遅延によるもので、事実上は、t10=t12=t13と考えてよい。
このとき、固体撮像装置1の全体は、グローバルシャッタ動作を行なうことで、ローカル電圧供給部162の負荷電流が増加するので、出力電圧Vout の絶対値が減少しようとする。出力電圧Vout の変化に対して制御ループが応答するので、誤差増幅部350の出力電圧(以下アンプ出力値ともいう)Vaは、出力電圧Vout の変化を抑える方向に変化する。しかし、制御ループの応答の遅れにより、その出力電圧Vout の絶対値が明らかに減少してしまう(t20〜t22)。たとえば、定常時の−1.1Vが−0.8V程度まで変化する。またこのとき、アンプ出力値Vaは、出力電圧Vout の変化を抑える方向に変化する。このアンプ出力値Vaの変化を受けて、ポンプ容量302への電荷供給量が増加し、その結果として、出力電圧Vout の絶対値が元に戻るようになる(t22〜t28)。
このような動作と並行して、停止タイミング決定部720では、アンプ出力値Vaと参照電圧Vref2とを比較しており、アンプ出力値Vaが参照電圧Vref2以下になる期間はリセットパルスRSTをアクティブHにする(t24〜t26)。これにより、リセットパルスRSTの立上りエッジに同期して、D−FF732の非反転出力端子Qすなわちブースト信号Bst はLレベルとなる(t24)。
これにより、D−FF732は、グローバルシャッタ信号Shutの立下りよりリセットパルスRSTの立上りまでの期間をHレベルとするパルス信号を、ブースト信号Bst として非反転出力端子Qにおいて生成することができる。
一方、電源の制御ループは、ブースト信号生成部362とは独立して動作しているため、ブースト信号Bst がHレベルとなると、図5に示したスイッチング制御部360の選択部364は、制御ループを、アンプ出力値Vaに基づく動作から固定電圧(本例では接地電圧)に基づく動作に切り替える。
また、ブースト信号Bst がLレベルに戻るとき(t24)、すなわちアンプ出力値Vaが接地電圧付近(参照電圧Vref2)を越えたときに、選択部364は、制御ループを、固定電圧(本例では接地電圧)に基づく動作からアンプ出力値Vaに基づく動作に切り替える。これによって、ローカル電圧供給部162は、通常の動作に戻ることができる。
なお、このようなブースト信号生成部362の構成では、停止タイミング決定部720を設けて、出力電圧Vaと参照電圧Vref2とを比較することで、実働状態に応じた最適なブースト期間を動的に決定できるようにしていたが、たとえば、実際の評価により出力電圧Vout が最もダンピングの少ない安定して制御できる時間を調べて、ブースト期間として設定するなど、ブースト期間を固定値にすることもできる。
このような固定値のブースト期間を持つブースト信号Bst を生成するには、たとえば、図11(A)に示した構成において、定電流源717の定電流値やコンデンサ718の容量値を調整することで、ワンショットパルスEdgeのパルス幅を決め、ワンショットパルスEdgeそのものをブースト信号Bst として使用することができる。この場合、実働状態に応じた最適なブースト期間を動的に決定することはできないものの、停止タイミング決定部720やパルス生成部730が不要となるので、回路面積を小さくすることができるという利点がある。
<選択部の構成例;その1>
図13は、第1例のローカル電圧供給部162に使用される選択部364の一構成例を示す図である。図示するように、第1例の選択部364は、2つのトランジスタ602,604とインバータ606とを有して構成されている。トランジスタ602のゲートとインバータ606にはブースト信号生成部362からブースト信号Bst が供給され、インバータ606で論理反転されたブースト信号NBstがトランジスタ604のゲートに供給されるようになっている。
また、トランジスタ604のドレイン端子に入力端子IN1を介して誤差増幅部350の出力電圧Vaが供給され、トランジスタ602のドレイン端子に入力端子IN2を介して固定電位(本例では接地電圧)が供給され、各トランジスタ602,604のソース端子が共通に制御出力端子O1を介してチャージポンプスイッチ群310のスイッチ314に接続されるようになっている。
このような構成により、第1例の選択部364は、ブースト信号Bst がインアクティブのときには、トランジスタ602がオフ、トランジスタ604がオンとなることで、誤差増幅部350の出力電圧Vaを選択して制御出力端子O1に出力する。一方、ブースト信号Bst がアクティブのときには、トランジスタ602がオン、トランジスタ604がオフとなることで、誤差増幅部350とは別系統の固定電位(本例では接地電圧)を選択して制御出力端子O1に出力するようになる。この結果、ブースト信号Bst の制御の元で、誤差増幅部350の出力電圧Vaによる制御と別系統の固定電位による制御とを切り替えることができる。
つまり、第1例の選択部364は、ローカル電圧供給部162の負荷電流が増える動作を行なう契機を示すトリガ信号(負荷変動の制御信号)TRG に同期してブースト信号生成部362により生成されるブースト信号Bst により制御される。たとえば、グローバルシャッタ時など、急激な負荷変動が生じ得る場合に、ブースト信号Bst をアクティブにすることで、定常時の誤差増幅部350の出力電圧Vaによる制御ループから、別系統の固定電位による制御ループに切り替える。
<動作シーケンス>
図14は、第1例のローカル電圧供給部162における選択部364による制御ループの切替動作シーケンスの一例を示す図である。ここでも、グローバルシャッタ時にブースト信号Bst をアクティブにする事例で示す。
選択部364には、ブースト信号生成部362から、グローバルシャッタ信号Shutの立下りからある一定時間(ブースト期間;t10,t13〜t24)アクティブHのブースト信号Bst が制御入力端子に供給される。
選択部364は、ブースト信号Bst がインアクティブLのときにはアンプ出力値Vaを選択するので、制御ループはアンプ出力値Vaでの制御となり、ポンプ容量302を駆動するスイッチング信号CBは電源電圧VDDとアンプ出力値Vaでスイッチング動作することになり、ポンプ容量302には所定レベルの電荷をチャージするようになり、その結果として、所定レベルの出力電圧Vout が得られる。
一方、選択部364は、ブースト信号Bst がアクティブHのときには、固定電位(本例では接地電圧)を選択するので、制御ループは接地電圧での制御となり、ポンプ容量302を駆動するスイッチング信号CBは電源電圧VDDと接地電圧でスイッチング動作することになり、ポンプ容量302には最大の電荷をチャージすることが可能になる。その結果として、ローカル電圧供給部162は最大の電流出力能力を持つようになる。
したがって、全面同時シャッタを必要とするグローバルシャッタ時に生じ得るチャージポンプへの負荷変動と同時にローカル電源(本例のローカル電圧供給部162)の電荷供給能力を増すことで、ローカル電源の電流供給能力を瞬間的に高めることができ、図中に点線で示す本実施形態を適用しない場合よりも、図中に実線で示すように、出力電圧Vout の負荷変動を最小限に抑えることができる。すなわち、出力電圧Vout の負荷過渡応答を改善することができる。
また、外付けの容量である出力容量304が負荷に対する瞬間的な電流の供給元となるが、ローカル電源の電流供給能力を高めることで、出力容量304に素早く電荷をチャージでき、結果として、出力容量304としては、より小さな容量値を選択することもでき、コストやレイアウトの面で改善が期待できる。
<ローカル電圧供給部の構成例;その2>
図15は、ローカル電圧供給部162の第2の構成例を示す図である。ローカル電圧供給部162の第2の構成例(第2例のローカル電圧供給部162ともいう)は、第1例と同様に、チャージポンプ回路を利用した構成を有するとともに、スイッチング制御部360の構成を第1例とは異なるようにしている点に特徴を有している。
先ず、第2例のチャージポンプスイッチ群310は、容量接続端子bと接地との間にスイッチ315を新たに備えている。
第2例のスイッチング制御部360は、第1例と同様の機能を持つブースト信号生成部362と周期信号生成部370の他に、選択部364に対応する選択部365を備え、さらにインバータ366を新たに備えている。
第2例の選択部365は、周期信号生成部370から出力される周期信号OSC をインバータ366で論理反転した周期信号OSCBが入力端子IN3に入力され、制御入力端子にブースト信号生成部362で生成されたブースト信号Bst が供給され、一方の制御出力端子O3からチャージポンプスイッチ群310のスイッチ314を制御する制御信号S1を出力するとともに、他方の制御出力端子O4からチャージポンプスイッチ群310のスイッチ315を制御する制御信号S2を出力するようになっており、ブースト信号Bst の制御の元で、制御ループを切り替えるようにしている。
ここで、選択部365に対応するように、チャージポンプスイッチ群310のスイッチ313,314の接続態様を第1例とは異なるようにしている。具体的には、スイッチ313,314の各他方の入出力端子が容量接続端子bに接続され、かつスイッチ315を介して接地されるようにするとともに、誤差増幅部350の出力電圧Vaがそのまま出力電圧制御信号Sout としてスイッチ314に供給されるようにしている。
また、スイッチ312は単独で、インバータ316を介してスイッチング制御部360の制御出力端子O2に接続され、スイッチ314は単独で選択部365からの制御信号S1で制御され、スイッチ315は単独で選択部365からの制御信号S2で制御されるようになっている。
具体的には、選択部365は、ブースト信号Bst がインアクティブのときには、制御信号S2をインアクティブとするとともに、周期信号生成部370から出力される周期信号OSC をインバータ366で論理反転した周期信号OSCBを制御信号S1としてスイッチ314を駆動する。事実上、スイッチ312,314が、スイッチ311,313とは逆極性で連動して制御されるようになる。
この場合、ポンプ容量302に充電された電荷を出力容量304に転送する際に、容量接続端子bに誤差増幅部350から出力電圧制御信号Sout がスイッチ314を介して供給されるので、容量接続端子bにおいては、出力電圧制御信号Sout と電源電圧VDDとの間でのスイッチング信号CBとして現われる。したがって、制御ループはアンプ出力値Vaでの制御となり、ポンプ容量302には所定レベルの電荷をチャージするようになり、その結果として、所定レベルの出力電圧Vout が得られる。
一方、ブースト信号Bst がアクティブのときには、選択部365は、制御信号S1をインアクティブとするとともに、周期信号生成部370から出力される周期信号OSC をインバータ366で論理反転した周期信号OSCBを制御信号S2としてスイッチ315を駆動する。事実上、スイッチ312,315が、スイッチ311,313とは逆極性で連動して制御されるようになる。
この場合、ポンプ容量302に充電された電荷を出力容量304に転送する際に、容量接続端子bには固定電位(本例では接地電圧)がスイッチ315を介して供給されるので、制御ループは接地電圧での制御となり、ポンプ容量302を駆動するスイッチング信号CBは電源電圧VDDと接地電圧でスイッチング動作することになり、ポンプ容量302には最大の電荷をチャージすることが可能になる。その結果として、ローカル電圧供給部162は最大の電流出力能力を持つようになる。
したがって、第2例の構成においても、全面同時シャッタを必要とするグローバルシャッタ時に生じ得るチャージポンプへの負荷変動と同時にローカル電源(本例のローカル電圧供給部162)の電荷供給能力を増すことで、ローカル電源の電流供給能力を高めることができ、出力電圧Vout の負荷変動を最小限に抑えることができる。
また、第2例の構成では、容量接続端子bと誤差増幅部350の出力が直接に接続されるので、 第1例の場合に存在した選択部364をなくすことで、アンプ出力値Vaからスイッチング信号CBへのオン抵抗の増加を防ぐことができる。抵抗成分による時定数効果でポンプ容量302に電荷が溜まり難くなるという問題を解決することができるので、結果的には、ブースト信号Bst がインアクティブの定常時の制御ダイナミックレンジを広くすることができる。
<選択部の構成例;その2>
図16は、第2例のローカル電圧供給部162に使用される選択部365の一構成例を示す図である。図示するように、第2例の選択部365は、2つのNANDゲート612,614とインバータ616,618,619とを有して構成されている。NANDゲート612の一方の入力端子とインバータ616にはブースト信号生成部362からブースト信号Bst が供給され、インバータ616で論理反転されたブースト信号NBstがNANDゲート614の一方の入力端子に供給されるようになっている。NANDゲート612,614の他方の入力端子には、周期信号生成部370から出力される周期信号OSC をインバータ366で論理反転した周期信号OSCBが共通に入力され、それぞれの出力を対応するインバータ618,619で論理反転した信号を、それぞれ制御信号S1,S2として出力するようになっている。
このような構成により、第2例の選択部365は、ブースト信号Bst がインアクティブのときには、事実上、NANDゲート614の出力のみが有効となることで、周期信号OSCBをそのまま制御信号S1としてスイッチ314を駆動することができるようになる一方、ブースト信号Bst がアクティブのときには、事実上、NANDゲート612の出力のみが有効となることで、周期信号OSCBをそのまま制御信号S2としてスイッチ315を駆動することができるようになるので、ブースト信号Bst の制御の元で、誤差増幅部350の出力電圧Vaによる制御と別系統の固定電位による制御とを切り替えることができる。
したがって、たとえばグローバルシャッタ時など、急激な負荷変動が生じ得る場合に、ブースト信号Bst をアクティブにすることで、定常時の誤差増幅部350の出力電圧Vaによる制御ループから、別系統の固定電位による制御ループに切り替えることができる。
<ローカル電圧供給部の構成例;その3>
図17は、ローカル電圧供給部162の第3の構成例を示す図である。ローカル電圧供給部162の第3の構成例(第3例のローカル電圧供給部162ともいう)は、第1例と同様に、チャージポンプ回路を利用した構成を有するとともに、誤差増幅部350をデジタル信号処理にて動作する構成に変更している点に特徴を有している。なお、誤差増幅部350をデジタル信号処理にて動作する構成に変更する点に関しては、第1例に対して変更を加えることに限らず、図示を割愛するが、第2例に対しても同様に変更を加えることができる。
先ず、第3例の誤差増幅部350は、演算増幅器(オペアンプOP)に代えて、抵抗分割部320により出力電圧Vout を分圧したフィードバック電圧VFBを反転入力端子(−)に受け、参照電圧生成部340からの参照電圧Vref0を非反転入力端子(+)に受け、両者を比較して比較信号Vcompを出力するコンパレータ(COMP)352を使用している。
また第3例の誤差増幅部350は、周期信号生成部370から出力される周期信号OSC のパルス数を計数するアップダウンカウンタ(U/Dカウンタと記す)354と、U/Dカウンタ354の計数値(デジタルデータ)をアナログ信号に変換するNビットのDA変換部(DAC)356と、DA変換部356から出力されるアナログ信号をバッファリングして選択部364の一方の入力端子IN1に供給するバッファアンプ358とを有している。
U/Dカウンタ354は、コンパレータ352の比較結果である比較信号Vcompに基づいて、カウントモードを切り替える。具体的には、比較信号VcompがHレベルのときにはアップカウント動作をし、比較信号VcompがLレベルのときにはダウンカウント動作をする。
バッファアンプ358としては演算増幅器(オペアンプOP)を使用し、反転出力端子(−)と出力端子とを直接に接続したボルテージフォロワ構成を採る。DA変換部356からのアナログ信号を非反転出力端子(+)に受け、バッファリングしたアナログ信号出力を選択部364の入力端子IN1に供給する。
このような誤差増幅部350の構成において、コンパレータ352は、抵抗分割部320の抵抗素子322,324によって出力電圧Vout を分割したフィードバック電圧VFBと参照電圧Vref0との比較によって、H(ハイ)またはL(ロー)の比較信号Vcompを出力する。
起動時などの出力電圧Vout が負の設定電圧まで達していないときには、コンパレータ352の比較信号VcompがLレベルになり、次段のU/Dカウンタ354がダウンカウンタとして働き、周期信号生成部370からの周期信号OSC をクロック入力として、Nビットでダウンカウントしていく。これによって、NビットのDA変換部356は、連続に下降していくアナログ信号を出力する。この連続に下降していくアナログ信号は、バッファアンプ358を介して選択部364の入力端子IN1に入力される。
このとき、選択部364の制御入力端子に供給されるブースト信号Bst がインアクティブLであれば、連続に下降していくアナログ信号が、そのままスイッチ314に供給される。この動作によって、ポンプ容量302により多くの電荷をチャージしていくため、出力電圧Vout は負の設定電圧に近づいていく。出力電圧Vout が負の設定電圧を超えたときにコンパレータ352の比較信号Vcompが反転するので、U/Dカウンタ354はアップカウントモードに切り替わり、ローカル電圧供給部162の全体としては、逆の動作、すなわち連続に上昇していくアナログ信号に基づいた動作を行なうことで、出力電圧Vout が負の設定電圧から遠ざかるようになる。この動作を繰り返すことで、ローカル電圧供給部162は、一定の出力電圧Vout を負荷に供給することができる。
このように、誤差増幅部350をデジタル信号処理にて動作する構成とすることで、アナログ信号処理で動作させる場合に比べて、発振現象などの問題を招くことなく安定した動作を行ない易くなる。また、動作の停止や開始を比較的自由に制御することができるので、チャージポンプスイッチ群310の各スイッチ311〜314(第2例の場合は315も)のオン/オフ切替えにより生じるノイズが映像に現われ難くすることができる。
すなわち、スイッチド・キャパシタ型(チャージポンプ型)のDC−DCコンバータにあっては、スイッチのオン/オフ切替えによりポンプ容量302が入力側電源ラインVDDに接続されるためにスイッチ切替えの際に入力側電源ラインVDDに高いレベルでノイズが発生し、それが映像に現われ得る。これを避けるべく、たとえば、U/Dカウンタ354を映像期間では停止させ、映像ブランキング期間に動作させるようにすることで、スイッチング時のノイズ発生が映像に現われないようにすることができる。
以上実施例として反転動作のチャージポンプについて述べたが昇圧動作のチャージポンプについても同様な構成をすることで、出力電圧Vout の負荷過渡応答を改善することが期待できる。また急激な負荷が変動する例として全画素を駆動するグローバルシャッタ動作を用いて説明したが、画像の一部を切り出して使うウィンドウ(Window)モードなど、通常シャッタモード時に比べて転送トランジスタ(読出選択用トランジスタ34)を駆動する数が多いモードにおいても、上記実施形態で説明した制御を用いることで、負電圧の変動を抑制することが可能である。以下に、その他の事例について説明する。
<ローカル電圧供給部の構成例;その4>
図18および図19は、ローカル電圧供給部162の第4の構成例を説明する図である。この第4例は、リセットトランジスタ36に所定の電源電圧を供給するリセット電源へローカル電圧供給部162を適用する事例である。ここで、図18は、リセット電源の関わりを説明する図である。また、図19は、リセット電源に適用されるローカル電圧供給部162の構成例を示す図である。
図18(A)に示すように、ローカル電圧供給部162の出力端子が、リセットトランジスタ36のドレイン端子に接続され、リセットトランジスタ36にローカル電圧(以下内部電圧VINT という)を供給するようにしている。内部電圧VINT としては、電源電圧VDDを3.0Vとしたとき、電源電圧VDDよりも少し低い正電圧(たとえば2.5V)や、電源電圧VDDよりも少し高い正電圧(たとえば3.5V)を採ることができる。
ここで、電源電圧VDDよりも少し低い正電圧とする降圧型を採用するケースとしては、フローティングディフュージョン38の耐圧が厳しい場合などに、電源電圧VDDより低い電圧を用いる場合が考えられる。すなわち、転送ゲート(読出選択用トランジスタ34)の電圧は負電圧なので、フローティングディフュージョン38と転送ゲートの電位差が大きくなると、フローティングディフュージョン38部分の酸化膜のリークや破壊が懸念されるので、リセット電圧のみを電源電圧VDDよりも低く抑えることで、耐圧の問題を解消する。
一方、電源電圧VDDよりも少し高い正電圧とする昇圧型を採用するケースとしては、ダイナミックレンジを稼ぎたいときには、電源電圧VDDより高い電圧をリセット電圧に用いる場合が考えられる。リセット電圧のみを電源電圧VDDよりも高くすることで、ソースフォロア構成される増幅用トランジスタ42の閾値電圧Vthの落ち分の影響を抑えることで、ダイナミックレンジを改善することができる。
ここで、グローバルシャッタ時には、読出選択用トランジスタ34とリセットトランジスタ36とが同時にオンする状態が起き、リセット電源に急激な負荷電流が流れるようになる。したがって、リセット電源の内部電圧VINT が急激な負荷変動によって変化してしまい、それが画像に現われるようになる。
たとえば、飽和信号max(10000e)としたときの全画素の電荷量をQA[e]とする。出力容量304(容量値Cout )にある電荷量QBは、VDD*Cout *6.02*10^18[e]となり、QA/QBが負荷変動に伴う電圧降下分となり、グローバルシャッタ時に、たとえば、1A程度で100mV程度のリセット電源揺れが生じる。
この問題を避けるため、リセット電源として、上記実施形態で説明した動作に準じた動作を行なうローカル電圧供給部162を適用することで、グローバルシャッタ時に、リセット電源に急激な負荷変動が生じても、内部電圧VINT の負荷変動を最小限に抑えることができる。すなわち、内部電圧VINT の負荷過渡応答を改善することができる。
このようなリセット電源に適用されるローカル電圧供給部162としては、たとえば、図19に示す構成のものとすればよい。図5に示した第1例の構成との違いは、出力電圧Vout が負電圧ではなく正電圧であることに対応して、選択部364の入力端子IN2への供給電圧を変更するとともに、チャージポンプスイッチ群310のスイッチ311,313の接続態様を変更している。なお、ここでは、基準電圧生成部330を取り外し、抵抗分割部320の第2の抵抗素子324を直接に接地しているが、基準電圧生成部330を設けてもよい。
具体的には、先ず、選択部364は、入力端子IN2に電源電圧VDDが供給されるようにする。また、スイッチ313の一方の入出力端子を接地し、スイッチ311,314の一方の入出力端子を、スイッチング制御部360の制御出力端子O1、具体的には、選択部364の出力端子に共通して接続する。その他の点は、第1例と同様である。
なお、この場合にブースト信号Bst をアクティブHにするタイミングは、読出選択用トランジスタ34とリセットトランジスタ36とが同時にオンする状態のときであり、具体的には、図18(B)に示すように、グローバルシャッタ信号Shutの立上りから所定期間である。
なお、図18(B)から推測されるように、本例の場合は、負荷電流変動の契機を示すトリガ信号TRG の一例であるグローバルシャッタ信号Shutのアクティブ期間幅と、ブースト信号Bst のアクティブ期間幅の関係次第では、すなわち両者のアクティブ期間幅がほぼ同じであれば、グローバルシャッタ信号Shutそのものをブースト信号Bst として使用することもできる。
ブースト信号生成部362が、このようなタイミングのブースト信号Bst を生成するには、図11(A)に示した構成において、エッジ検出部710を、グローバルシャッタ信号Shutの立上りエッジを検出して立上りエッジに同期したワンショットパルスEdgeを出力する構成に変更すればよく、具体的には、NANDゲート715をORゲートに変更すればよい(図12(B)を参照)。
<ローカル電圧供給部の構成例;その5>
図20は、ローカル電圧供給部162の第5の構成例を示す図である。ローカル電圧供給部162の第5の構成例(第5例のローカル電圧供給部162ともいう)は、コイルを用いたチョッパ型(PWM制御反転型)のDC−DCコンバータを利用した点に特徴を有している。
すなわち、図示するように、第5例のローカル電圧供給部162は、MOS−FETなどでなるスイッチングトランジスタ402と、コイル404と、フライホイールダイオード406と、出力端子と接地との間に配された出力容量408とを備える。スイッチングトランジスタ402のソース端子Sは電源VDDに接続され、ドレイン端子Dは、コイル404を介して接地(GND)に接続されている。フライホイールダイオード406は、カソード端子がスイッチングトランジスタ402のドレイン端子Dに接続され、アノード端子が出力端子、すなわち出力容量408に接続されている。
また、第5例のローカル電圧供給部162は、出力電圧Vout を分割する第1の抵抗素子422(抵抗値R1)および第2の抵抗素子424(抵抗値R2)からなる抵抗分割部420と、抵抗分割部420に対して基準電圧Vrefoutを設定する基準電圧生成部430とを備えている。抵抗分割部420は抵抗分割部320と、また基準電圧生成部430は基準電圧生成部330と同様の機能を持つものである。
また、第5例のローカル電圧供給部162は、参照電圧Vref0を生成する参照電圧生成部440と、抵抗分割部320により出力電圧Vout を分圧したフィードバック電圧VFBを非反転入力端子(+)に受け、参照電圧生成部340からの参照電圧Vref0を反転入力端子(−)に受け、フィードバック電圧VFBと参照電圧Vref0の差を増幅もしくは減衰する誤差増幅部(エラーアンプ部)450とを備えている。参照電圧生成部440は参照電圧生成部340と、また誤差増幅部450は誤差増幅部350と同様の機能を持つものである。
また、第5例のローカル電圧供給部162は、誤差増幅部450の出力電圧あるいは出力電流を一方の反転入力端子(−)に受けて、直接的または間接的に、スイッチングトランジスタ402にオン/オフ制御信号として供給するオンオフ制御部として機能するPWM(Pulse Width Modulation:パルス幅変調)制御部460と、PWM制御部460の非反転入力端子(+)に三角波などの所定の周期信号を供給する周期信号生成部470と、PWM制御部460の他方の反転入力端子(−)にソフトスタート機能を含むDTC(デッドタイムコントロール)信号を供給するDTC生成部480とを備えている。
さらに、本構成例の最大の特徴点として、ブースト信号生成部362と同様の機能を持つブースト信号生成部462と、選択部364と同様の機能を持つ選択部464とを備えている。選択部464は、誤差増幅部450の出力とPWM制御部460の一方の反転入力端子(−)との間に配されている。
ブースト信号生成部462と選択部464とにより、トリガ信号TRG に対応するブースト信号Bst に基づいてローカル電圧としての出力電圧Vout を生成するためのスイッチングトランジスタ402、コイル404、フライホイールダイオード406、出力容量408からなるスイッチング部のスイッチング動作の動作点を切り替える動作点切替部が構成される。
第5例の選択部464は、誤差増幅部450の出力電圧Vaが一方の入力端子IN1に供給され、他方の入力端子IN2に固定電位(本例では電源電圧VDD)が供給され、その制御出力端子O1から出力電圧制御信号Sout をPWM制御部460に供給するようになっている。
選択部464は、その制御入力端子にブースト信号生成部462で生成されたブースト信号Bst が供給されるようになっており、ブースト信号Bst の制御の元で、誤差増幅部450の出力電圧Vaによる制御と別系統の固定電位(本例では電源電圧VDD)による制御とを切り替えるようにしている。
具体的には、第5例の選択部464は、ブースト信号Bst がインアクティブのときには、誤差増幅部450の出力電圧Vaを選択して制御出力端子O1に出力する一方、ブースト信号Bst がアクティブのときには、誤差増幅部450とは別系統の固定電位(本例では電源電圧VDD)を選択して制御出力端子O1に出力する。つまり、グローバルシャッタ時などの過負荷がかかる契機を示すトリガ信号TRG に基づいて、所定期間(ブースト期間)だけアクティブHとなるブースト信号Bst に従って、制御ループを、アンプ出力値Vaに基づく動作から、任意の固定電圧(DTCレベルより高い任意の電圧でよく、本例では電源電圧VDDにしている)に基づく動作に切り替える。
周期信号生成部470は、図示を割愛するが、たとえば、基準電圧生成部430からの基準電圧Vrefoutに対して分圧機能を果たす3つの抵抗素子の縦続接続回路、この抵抗素子の縦続接続回路の2つの分圧点と生成される周期信号OSC (たとえば三角波)とを比較する2つのコンパレータ、このコンパレータの各出力を受けるRSラッチ、電源と接地との間に縦続接続されRSラッチの出力で制御されるインバータ、インバータに定電流を供給する電源側および接地側に接続される2つの定電流電源、およびコンデンサなどを含んで構成される。
また、DTC生成部480は、図示を割愛するが、たとえば、基準電圧生成部430からの基準電圧Vrefoutに対して分圧機能を果たす2つの抵抗素子の縦続接続回路、抵抗素子の縦続接続回路の分圧点と接地との間に接続されるコンデンサ、および低電圧誤動作防止解除遅延信号の供給を受けて抵抗素子の縦続接続回路の分圧点を制御するスイッチングトランジスタなどを含んで構成される。
DTCレベルは、2つの抵抗素子による抵抗分割比を調整することで自由に可変することができる。またソフトスタートは、コンデンサの容量値を調整することで自由に可変することができる。2つの抵抗素子やコンデンサは、いわゆる外付けのディスクリート部品とすることができるし、積極的に外付け部品とする対応を採ることもある。外付け部品とすることで、デッドタイムやソフトスタートを外部調整できる仕様にすることができる。
PWM制御部460は、誤差増幅部450の出力と周期信号生成部470から供給される三角波などの周期信号OSC と、DTC生成部480から供給されるソフトスタート機能を含むDTC電圧とを比較して、デューティ幅を制御してパルス信号を出力するもので、一例としてはコンパレータで構成される。
PWM制御部460から出力されるデューティ幅が制御されたパルス信号は、出力バッファ490を介してスイッチングトランジスタ402のゲート端子に供給される。出力バッファ490には、デューティ幅が制御されたパルス信号の出力を低電圧誤動作防止信号に基づき制御する機能を含むことができる。
詳細な動作タイミングチャートは図示を割愛するが、このような構成の第5例のローカル電圧供給部162は、PWM制御によりスイッチングトランジスタ402をオン/オフして昇圧動作を行なうDC−DCコンバータとして機能する。この際、DTC生成部480によるDTC制御により、パルスの最大デューティ比の変化を抑えて、電源投入時の誤動作を回避するようにしている。
すなわち、スイッチングトランジスタ402のオン/オフ期間の比率を可変して供給された電圧を調整した後出力する動作を行なうために、出力電圧Vout を抵抗分割部420により分圧して得た検出電圧としてのフィードバック電圧VFBの参照電圧Vref0からの差を増幅して出力する誤差増幅部450の出力電圧と、スイッチングトランジスタ402のデューティ比の上限値およびソフトスタート時間を決める電圧値を兼ね備えたDTC電圧値の何れか低い側の電圧と、三角波などの周期信号OSC の電圧値とをPWM制御部460にて比較して、スイッチングトランジスタ402をスイッチング制御するPWM制御技術を採用したチョッパ方式の昇圧型スイッチングレギュレータとしている。
このチョッパ方式の昇圧型スイッチングレギュレータにおいては、PWM制御部460によりPWM制御されたパルスにより、スイッチングトランジスタ402がオン状態となったときに、入力電圧(本例では電源電圧VDD)からコイル404にスイッチ電流が流れ、そのコイル404にエネルギが溜まり、また、スイッチングトランジスタ402がオフ状態になるとコイル404に蓄積されているエネルギを保持するような電流がフライホイールダイオード406により整流され、その出力を出力容量408によって平滑することによって昇圧動作を行なう。
この際、PWM方式のスイッチングレギュレータでは、スイッチングトランジスタ402の最大のオン時間を決めるべく、最大のパルス幅を決めるために、出力パルスのデューティ比の制限用にデットタイムコントロール電圧(DTC電圧)が設定される。
このようなチョッパ型DC−DCコンバータを利用した第5例の特徴点として、チャージポンプ回路を利用した構成に比べて、小型化や低消費電力化には向かないが、比較的大パワーのものに適する。
加えて、三角波などの周期信号OSC の上限値および下限値を決める電圧(VH,VL)と、DTC電圧を決める電圧を、同一の基準電圧生成部430からの3つの抵抗素子の縦続接続回路による抵抗分圧により作ることができるので、周期信号OSC と最大デューティが同期することになり、最大デューティのばらつきを防ぐことができる。
また、低電圧誤動作防止信号での誤動作を防止するために、一定の遅延をもたしている低電圧誤動作防止解除遅延信号を回路の起動信号として用いると、この低電圧誤動作防止解除遅延信号によって、DTC電圧に接続されているスイッチングトランジスタがオフされることで電圧が徐々に立ち上がりソフトスタート機能をした後、最大デューティを決める電圧値になる。つまり、三角波などの周期信号OSC の上限下限を決める基準電圧は低電圧誤動作防止解除遅延信号によって制御されないため、低電圧誤動作防止解除遅延信号の前から立ち上がる一方、DTC電圧は、低電圧誤動作防止解除遅延信号後に立ちあがり、ソフトスタート期間の後、最大デューティを決める電圧値になる。
なお、ここで示したコイルを利用したチョッパ型のローカル電圧供給部162の構成は一例に過ぎず、様々な変形が可能である(たとえば特開2004−40859号公報などを参照)。
<動作シーケンス>
図21は、第5例のローカル電圧供給部162の動作シーケンスの一例を示す図である。ここで、図21(A)は、選択部464が設けられていない場合の動作状態を示し、図21(B)は、選択部464が設けられている場合の動作状態を示す。なお、何れも、グローバルシャッタ時にブースト信号Bst をアクティブにする事例で示す。
第5例のローカル電圧供給部162は、誤差増幅部450とPWM制御部460とを中心とする全体の制御アンプ構成としては、負帰還回路となっており、参照電圧Vref0と出力電圧Vout の抵抗分割部420による分割電圧(フィードバック電圧VFB)が等しくなるように制御されることとなる。したがって、参照電圧生成部440による参照電圧Vref0や、基準電圧生成部430による基準電圧Vrefout、あるいは抵抗分割部420による出力電圧Vout の分割比を調整することで、出力電流供給能力や出力電圧値を変えることができる。
たとえば、出力電圧Vout と基準電圧Vrefoutとの間で抵抗分割部420によって抵抗分割されたフィードバック電圧VFBと参照電圧Vref0を誤差増幅部450にて比較し、出力電圧Vout が設定電圧に到達していないときに誤差増幅部450の出力電圧Vaは上昇する。
選択部464が設けられておらず、誤差増幅部450の出力とPWM制御部460の一方の反転入力端子(−)とが直結されているときには、図21(A)に示すように、アンプ出力値Vaとスイッチングトランジスタ402の最大のオン時間を決めるDTCレベル並びに三角波などの周期信号OSC との比較をPWM制御部460にて行ない、その比較結果であるPWM信号が出力バッファ490を介してスイッチングトランジスタ402のゲートを駆動する。PWM制御部460は、出力電圧Vout が設定電圧にある場合には一定の周波数である一定のパルス幅にてスイッチングトランジスタ402を駆動する。
ここで、グローバルシャッタ時などにおいて、急激な負荷変動があった場合の動作について述べる。図21(A)に示すように、出力電圧Vout は急激な負荷変動により、絶対値が小さくなる変化を起こす。しかし、誤差増幅部450の帯域により、即時にアンプ出力値Vaは上昇せず、ゆっくりとした変動で出力電圧Vout を再び設定電圧に戻そうとする。これにより、出力電圧Vout はある一定レベルまで変動してしまい、負電圧の絶対値が小さくなるため、暗電流が増加し、シェーディングなどが起こる可能性がある。
これに対して、第5例のローカル電圧供給部162では、選択部464が設けられていて、グローバルシャッタ時などの過負荷がかかる契機を示すトリガ信号TRG に基づいて、ブースト期間にアクティブHとなるブースト信号Bst に従って、制御ループを、アンプ出力値Vaに基づく動作から、任意の固定電圧に基づく動作に切り替えることができる。これにより、PWM制御部460は、スイッチングトランジスタ402のオン時間がDTCレベルにより設定される最大幅を選択することになる。
したがって、第5例においても、全面同時シャッタを必要とするグローバルシャッタ時に生じ得る負荷変動と同時にローカル電源(本例のローカル電圧供給部162)の電荷供給能力を増すことで、ローカル電源の電流供給能力を瞬間的に高めることができ、図中に点線で示す本実施形態を適用しない場合よりも、図中に実線で示すように、出力電圧Vout の負荷変動を最小限に抑えることができる。すなわち、出力電圧Vout の負荷過渡応答を改善することができる。
なおここでは、第1例と同様に、転送ゲートの暗電流防止のため、転送ゲートを制御するLレベル電圧を負電圧にする場合への適用に当たってコイルを用いたチョッパ型(PWM制御反転型)のDC−DCコンバータを利用する構成で説明したが、コイルを用いたチョッパ型(PWM制御反転型)のDC−DCコンバータは、第4例と同様に、リセットトランジスタに接続される内部電圧VINT の電流供給能力を向上する方法としての降圧型もしくは昇圧型のリセット電源に適用することもでき、第4例と同様の効果を享受できる。
<ウィンドウモード>
上記実施形態では、負荷電流の変動要因として、全画素から同時に信号を読み出すことで蓄積の同時性を満たすグローバルシャッタ動作を行なう場合を説明したが、負荷電流の変動要因として、これ以外にも、様々なものがある。その何れについても、ローカル電圧供給部162の負荷電流が増える動作を行なう契機を示すトリガ信号(負荷変動の制御信号)TRG に同期した所定期間アクティブになるブースト信号Bst に基づいて、制御ループの動作電圧を切り替えることで、出力電圧Vout の負荷変動を最小限に抑えることができる。
たとえば、図23は、画像の一部を切り出して使うウィンドウモードを説明する図である。このウィンドウモード時には、図の中央部を実使用エリアとして使用するが、この際には、図中の切出しエリア(実使用エリアを含む斜線ハッチングの部分)以外の画素については、シャッタ動作をそれらの画素全てについて同時に行なうことで電荷の掃き捨てを行なう。このため、グローバルシャッタモードほどではないが、通常シャッタモード時に比べて転送トランジスタ(読出選択用トランジスタ34)を駆動する数が多いモードになり、出力電圧Vout の負荷変動が起こり得る。したがって、ウィンドウモード時に上記実施形態で説明した制御を用いることで、出力電圧Vout の変動を抑制することが可能である
以上、本発明を実施形態を用いて説明したが、本発明の技術的範囲は上記実施形態に記載の範囲には限定されない。発明の要旨を逸脱しない範囲で上記実施形態に多様な変更または改良を加えることができ、そのような変更または改良を加えた形態も本発明の技術的範囲に含まれる。
また、上記の実施形態は、クレーム(請求項)にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組合せの全てが発明の解決手段に必須であるとは限らない。前述した実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜の組合せにより種々の発明を抽出できる。実施形態に示される全構成要件から幾つかの構成要件が削除されても、効果が得られる限りにおいて、この幾つかの構成要件が削除された構成が発明として抽出され得る。
たとえば、上記実施形態では、NMOSより構成されている単位画素で構成されたセンサを一例に説明したが、これに限らず、PMOSよりなる画素のものについても、電位関係を反転(電位の正負を逆に)して考えることで、上記実施形態で説明したと同様の作用・効果を享受可能である。もちろん、信号電荷は電子(エレクトロン)に限らず、正孔(ホール)であってもよく、信号電荷が正孔の場合には、転送トランジスタのゲート電圧を正電圧にすることで暗電流を低減する。
また、上記実施形態では、フォトダイオード1個と、トランジスタ4個の画素を例に説明したが、これに限らず、たとえば2個のフォトダイオードと2個の読出選択用トランジスタに対して、リセットトランジスタと増幅用トランジスタは1個ずつで共有するなど、原理的に同じ動作の画素についても同様である。
また、上記実施形態では、4TR構成の画素における転送ゲート下の暗電流抑制などについて注目したが、たとえばダイナミックレンジを広げる、消費電力を低減する、3TR構成において飽和シェーディングを改善する(たとえば特開2004−320592号公報を参照)など、転送ゲート下の暗電流以外の特性を改善するべく、所定のトランジスタに供給される駆動電圧を生成するローカル電源について、上記実施形態で説明したブースト信号Bst に基づいて制御ループの動作電圧を切り替えることで出力電圧Vout の負荷変動を最小限に抑える仕組みを同様に適用することができる。
要するに、所定の特性を改善するべくトランジスタの所定の端子などにローカル電圧を供給する構成を採る場合において、ローカル電圧が急激な負荷変動によって変化し得る場合に、ローカル電圧の負荷変動を最小限に抑えるべく、負荷電流変動の契機を示すトリガ信号TRG に対応した所定期間アクティブとなるブースト信号Bst に基づいて制御ループの動作電圧を切り替える仕組みを採ればよい。
なお、負荷電流変動の契機を示すトリガ信号TRG に対応した所定期間アクティブとなるブースト信号Bst に基づいて制御ループの動作電圧を切り替える仕組みを採ればよいので、場合によってはトリガ信号TRG そのものをブースト信号Bst として使用することもできる。本願におけるブースト信号Bstは、このような場合のトリガ信号TRG も含むものである。
また、上記実施形態では、急激な負荷電流が発生する期間に対応したブースト信号Bst がアクティブな期間には、通常時の負帰還制御ループから切り離して、最大振幅でスイッチングされるように負帰還制御することにしていたが、その際の負荷電流に対応した大きさの振幅でスイッチングされるように動的な制御を行なうようにしてもよい。
また、上記実施形態では、光や放射線などの外部から入力される電磁波に対して感応性をするCMOS型の固体撮像装置について例示したが、物理量の変化を検知するあらゆるものに、上記実施形態で説明した仕組みを適用でき、光などに限らず、たとえば、指紋に関する情報を圧力に基づく電気的特性の変化や光学的特性の変化に基づき指紋の像を検知する指紋認証装置(特開2002−7984や特開2001−125734などを参照)など、その他の物理的な変化を検知する仕組みにおいて、ローカル電圧の負荷変動を最小限に抑えるべく、負荷電流変動の契機を示すトリガ信号TRG に対応した所定期間アクティブとなるブースト信号Bst に基づいて制御ループの動作電圧を切り替える仕組みを採ることもできる。
1…固体撮像装置、3…単位画素、5…画素信号生成部、7…駆動制御部、10…撮像部、12…水平走査部、14…垂直走査部、15…垂直制御線、16…駆動信号操作部、18…垂直信号線、20…カラム処理部、22…カラム信号処理部、32…電荷生成部、34…読出選択用トランジスタ、36…リセットトランジスタ、38…フローティングディフュージョン、40…垂直選択用トランジスタ、42…増幅用トランジスタ、86…水平信号線、88…出力回路、150…転送駆動バッファ、152…リセット駆動バッファ、154…選択駆動バッファ、160…レベルシフタ、161…出力バッファ、162…ローカル電圧供給部、302…ポンプ容量、304…出力容量、310…チャージポンプスイッチ群、311〜314…スイッチ、320…抵抗分割部、330…基準電圧生成部、340…参照電圧生成部、350…誤差増幅部、360…スイッチング制御部、362…ブースト信号生成部、364,365…選択部、370…周期信号生成部、382…利得位相補正部、402…スイッチングトランジスタ、404…コイル、406…フライホイールダイオード、408…出力容量、420…抵抗分割部、430…基準電圧生成部、440…参照電圧生成部、450…誤差増幅部、460…PWM制御部、462…ブースト信号生成部、464…選択部、470…周期信号生成部、480…DTC生成部、490…出力バッファ