JP2015159501A - 撮像素子および撮像装置 - Google Patents

撮像素子および撮像装置 Download PDF

Info

Publication number
JP2015159501A
JP2015159501A JP2014034369A JP2014034369A JP2015159501A JP 2015159501 A JP2015159501 A JP 2015159501A JP 2014034369 A JP2014034369 A JP 2014034369A JP 2014034369 A JP2014034369 A JP 2014034369A JP 2015159501 A JP2015159501 A JP 2015159501A
Authority
JP
Japan
Prior art keywords
potential
pixel
transistor
unit
pixel region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014034369A
Other languages
English (en)
Other versions
JP2015159501A5 (ja
JP6094511B2 (ja
Inventor
洋介 植野
Yosuke Ueno
洋介 植野
裕介 池田
Yusuke Ikeda
裕介 池田
静徳 松本
Shizutoku Matsumoto
静徳 松本
勉 春田
Tsutomu Haruta
勉 春田
吉川 玲
Rei Yoshikawa
玲 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2014034369A priority Critical patent/JP6094511B2/ja
Priority to TW104104823A priority patent/TWI656630B/zh
Priority to CN201910504668.2A priority patent/CN110248122B/zh
Priority to EP22215435.3A priority patent/EP4181204A1/en
Priority to CN201910504605.7A priority patent/CN110190081B/zh
Priority to KR1020227004827A priority patent/KR102503871B1/ko
Priority to PCT/JP2015/000720 priority patent/WO2015129197A1/en
Priority to US15/118,956 priority patent/US10008525B2/en
Priority to EP19174781.5A priority patent/EP3547370B1/en
Priority to KR1020237005817A priority patent/KR102551950B1/ko
Priority to CN201580007518.0A priority patent/CN106030803B/zh
Priority to KR1020167021504A priority patent/KR102369400B1/ko
Priority to EP15709558.9A priority patent/EP3111479B1/en
Publication of JP2015159501A publication Critical patent/JP2015159501A/ja
Publication of JP2015159501A5 publication Critical patent/JP2015159501A5/ja
Application granted granted Critical
Publication of JP6094511B2 publication Critical patent/JP6094511B2/ja
Priority to US15/982,717 priority patent/US10529756B2/en
Priority to US16/698,615 priority patent/US10840283B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • H01L27/14627Microlenses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14634Assemblies, i.e. Hybrid structures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/709Circuitry for control of the power supply
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/71Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75Circuitry for providing, modifying or processing image signals from the pixel array
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】画質の低減を抑制しながら消費電力を低減させることができるようにする。【解決手段】本技術の撮像素子は、入射光を光電変換する光電変換部と、前記光電変換部に蓄積される電荷の転送を制御するトランジスタとが単位画素としてウェル上に形成される画素領域を備え、前記光電変換部は、前記画素領域のウェル電位に接続され、前記画素領域のウェル電位は、負電位に設定される。本技術は、例えば、撮像素子や電子機器に適用することができる。【選択図】図7

Description

本技術は、撮像素子および撮像装置に関し、特に、画質の低減を抑制しながら消費電力を低減させることができるようにした撮像素子および撮像装置に関する。
近年、製造技術の向上とともに、電子機器や電子回路において、小型化・低消費電力化が進められており、撮像素子においても低消費電力化の要求が高まっている。
しかしながら、撮像素子の場合、低消費電力化実現の為に、単に電源電位を低電位化すると、画素特性も変化し、読み出された画像の画質が大幅に低減してしまうおそれがあった。そこで、光電変換を行う受光素子を負電源に接続することにより、ノイズを低減し、かつ、低電圧駆動に適するようにすることが考えられた(例えば、特許文献1参照)。
特開2009−117613号公報
しかしながら、特許文献1に記載の構成では、画素内の各トランジスタの動作特性が、受光素子のグランド電位を0Vとする場合から大幅に変化してしまう。また、画素内のトランジスタとして、デプレッション型のトランジスタを用いる必要があった。したがって、この特許文献1に記載の構成を設計する場合、受光素子のグランド電位が0Vの場合のトランジスタの動作特性を利用することができないため、画素特性が最適となるように各トランジスタの動作特性を設計し直さなければならなかった。そのため、煩雑な作業が必要であり、かつ、画質の低減の抑制を実現することができる保証がなかった。
本技術は、このような状況に鑑みて提案されたものであり、画質の低減を抑制しながら消費電力を低減させることができるようにすることを目的とする。
本技術の撮像素子は、入射光を光電変換する光電変換部と、前記光電変換部に蓄積される電荷の転送を制御するトランジスタとが単位画素としてウェル上に形成される画素領域を備え、前記光電変換部は、前記画素領域のウェル電位に接続され、前記画素領域のウェル電位は、負電位に設定される撮像素子である。
前記画素領域外に、前記単位画素から前記電荷が信号として伝送される回路が形成される周辺回路領域をさらに備え、前記画素領域のウェル電位は、前記周辺回路領域のウェル電位よりも低電位に設定されるようにすることができる。
前記光電変換部および前記トランジスタを含む回路の電源電位は、前記周辺回路領域の前記回路の電源電位と同電位に設定されるようにすることができる。
前記回路は、前記単位画素から伝送される前記信号をA/D変換するA/D変換部を有することができる。
互いに重畳される複数の半導体基板を有し、前記画素領域と前記周辺回路領域とは、互いに異なる前記半導体基板に形成されるようにすることができる。
前記周辺回路領域に、前記画素領域のウェル電位を生成する負電位生成部をさらに備えることができる。
前記光電変換部は、前記画素領域のウェル電位に接続されるフォトダイオードを有し、前記トランジスタは、前記フォトダイオードからの読み出しを制御する読み出しトランジスタと、前記フォトダイオードから読み出された電荷が転送されるフローティングディフュージョンをリセットするリセットトランジスタと、前記フローティングディフュージョンの電位を増幅する増幅トランジスタと、前記増幅トランジスタから出力される信号の転送を制御するセレクトトランジスタとを有することができる。
前記読み出しトランジスタのオフ時のゲート電位は、前記画素領域のウェル電位よりも低電位に設定されるようにすることができる。
前記周辺回路領域に、前記読み出しトランジスタのオフ時の前記ゲート電位を生成する負電位生成部をさらに備えることができる。
本技術の撮像装置は、入射光を光電変換する光電変換部と、前記光電変換部に蓄積される電荷の転送を制御するトランジスタとが単位画素としてウェル上に形成される画素領域を備え、前記光電変換部は、前記画素領域のウェル電位に接続され、前記画素領域のウェル電位は、負電位に設定される撮像素子と、前記撮像素子において光電変換された被写体の画像を画像処理する画像処理部とを備える撮像装置である。
本技術の一側面においては、撮像素子において、入射光を光電変換する光電変換部と、光電変換部に蓄積される電荷の転送を制御するトランジスタとが単位画素として画素領域のウェル上に形成され、光電変換部は、画素領域のウェル電位に接続され、その画素領域のウェル電位は、負電位に設定される。
本技術の他の側面においては、撮像装置において、入射光を光電変換する光電変換部と、光電変換部に蓄積される電荷の転送を制御するトランジスタとが単位画素として画素領域のウェル上に形成され、光電変換部は、画素領域のウェル電位に接続され、その画素領域のウェル電位は、負電位に設定され、その画素領域において得られた被写体の画像が画像処理される。
本技術によれば、信号を処理することが出来る。また本技術によれば、高速化若しくは高分解能化またはその両方をより容易に行うことができる。
撮像素子の主な構成例を示す図である。 撮像素子の他の構成例を示す図である。 各電位の例を示す図である。 図3の場合のポテンシャルの例を示す図である。 各電位の他の例を示す図である。 図5の場合のポテンシャルの例を示す図である。 撮像素子のさらに他の構成例を示す図である。 撮像素子のさらに他の構成例を示す図である。 負電圧生成部の例を示す図である。 負電圧生成部の他の例を示す図である。 各電位のさらに他の例を示す図である。 図11の場合のポテンシャルの例を示す図である。 撮像素子のさらに他の構成例を示す図である。 図13の場合の回路例を示す図である。 撮像装置の主な構成例を示す図である。
以下、本開示を実施するための形態(以下実施の形態とする)について説明する。なお、説明は以下の順序で行う。
1.電源電位の低電位化
2.第1の実施の形態(撮像素子)
3.第2の実施の形態(撮像素子)
4.第3の実施の形態(撮像素子)
5.第4の実施の形態(撮像装置)
<1.電源電位の低電位化>
<低電位化と画素特性>
近年、製造技術の向上とともに、電子機器や情報処理装置等の小型化・低消費電力化が進んでおり、それに伴い、それらの内部等に設けられる電子回路についても小型化・低消費電力化が進んでいる。同様に、それらに設けられる撮像素子においても低消費電力化の要求が高まっている。
図1は、撮像素子の構成の一部の例を示す図である。図1に示されるように、撮像素子10において、画素部11は、入射光を光電変換して電気信号を増幅部12に供給し、増幅部12は、画素部11から供給される電気信号を増幅して読み出し部13に供給し、読み出し部13は、増幅部12において増幅された電気信号をA/D変換して画像データとして読み出す。例えば、画素部11は、フォトダイオードやトランジスタなどを有し、増幅部12は、トランジスタ等を有し、単位画素として画素領域に形成される。読み出し部13は、A/D変換部等を有し、画素領域の周辺回路として、画素領域外(周辺回路領域)に形成される。
図1に示されるように、画素部11乃至読み出し部13は、共通の電源電位とグランド電位を有する。つまり、画素部11のグランド(以下、画素グランドとも称する)の電位と、増幅部12および読み出し部13のグランド(以下、回路グランドとも称する)の電位は、同電位である。
このような構成の撮像素子10においては、一般的に、増幅部12やA/D変換部等を有する読み出し部13の消費電力が大きい。そこで、これらの消費電力を低減させるために、例えば、電源電位を下げると(低電位化すると)、画素部11の電源電位も下がる(画素電圧レンジが狭くなる)ので、飽和電子数Qsや電荷転送完全性等の画素の特性が大幅に劣化してしまい、撮像素子10で得られる画像データの画質が低減するおそれがあった。
<ゲート電位の負電位化>
ところで、単位画素において、フォトダイオードからの電荷の読み出しを制御する読み出しトランジスタのオフ時のゲート電位を負電位とするようにし、ノイズの発生を抑制する方法がある。
その場合の撮像素子の一部の構成例を図2に示す。図2に示されるように、撮像素子20の場合、被写体からの入射光はフォトダイオード(PD)21において光電変換され、電荷として蓄積される。読み出しトランジスタ22は、そのフォトダイオード21からの電荷の読み出しを制御する。読み出しトランジスタ22を介して読み出された電荷は、フローティングディフュージョン(FD)に供給される。リセットトランジスタ23は、そのフローティングディフュージョンをリセットする。フローティングディフュージョンの電荷は、増幅トランジスタ24により信号として増幅され、セレクトトランジスタ25を介して垂直信号線(VSL)に供給される。垂直信号線(VSL)は、電流源26を介してグランド(以下、回路グランドとも称する)に接続されるとともに、周辺回路であるADC(Analog Digital Converter)27に接続されており、セレクトトランジスタ25から供給される電気信号は、垂直信号線を介してADC27に供給され、A/D変換されデジタルデータ(画素データ)として撮像素子20の外部に出力される。読み出しトランジスタ22のゲート電位は、スイッチ29により電源電位(オン時)若しくはVRL(オフ時)に切り替えられる。負電圧生成回路28は、そのVRLの電位を生成する。
例えば、フォトダイオード21乃至読出しトランジスタ25は、単位画素として画素領域に形成され、電流源26乃至スイッチ29は、周辺回路として、画素領域外(周辺回路領域)に形成される。
図2に示されるように、画素領域および周辺回路領域の電源電位は共通である。フォトダイオード21が接続される画素グランド、電流源26、ADC27、および負電圧生成部28が接続される回路グランド、並びに、画素領域のウェル電位(すなわち、読出しトランジスタ22のウェル電位22A、リセットトランジスタ23のウェル電位23A、増幅トランジスタ24のウェル電位24A、およびセレクトトランジスタ25のウェル電位25A)は、互いに同電位である。また、読出しトランジスタ22がオフの状態の際に、スイッチ29が接続するVRL(つまり、読出しトランジスタ22のオフ時のゲート電位)は、これらの電位と独立している。
負電圧生成部28は、例えば図3のように、VRLの電位を負電位(回路グランド等よりも低電位)に設定する。図3の例の場合、電源電位は、2.7Vに設定され、画素グランド、回路グランド、およびウェル電位は、0Vに設定されている。これに対してVRLは、-1.2Vに設定されている。このようにして、読出しトランジスタ22のオン時とオフ時のゲート電位差を大きくする(3.9V)ことにより、図4に示されるように、フォトダイオード21の飽和電子数Qsを十分に大きくすることができ、電荷の完全転送を実現することができる。すなわち、画質の低減を抑制することができる。
しかしながらこの場合も、電力消費量が大きな増幅トランジスタ24乃至ADC27等(電力消費部)における電力消費量を低減させるために、電源電位を、例えば、図5の例(1.8V)のように下げる(低電位化する)と、読出しトランジスタ22のオン時とオフ時のゲート電位差は、3Vと小さくなってしまう。したがって、図6に示されるように、フォトダイオード21の飽和電子数Qsが小さくなり(飽和電子数Qsを十分に大きくすることが困難になり)、電荷の完全転送を実現することが困難になる。すなわち、画質が低減するおそれがあった。
<受光素子の負電位化>
ところで、特許文献1には、光電変換を行う受光素子を負電源に接続することにより、ノイズを低減し、かつ、低電圧駆動に適するようにすることが開示されている。
しかしながら、特許文献1に記載の構成では、画素内の各トランジスタの動作特性が、受光素子のグランド電位を0Vとする場合から大幅に変化してしまう。また、画素領域のウェル電位が0Vであるため、画素内の各トランジスタとして、ゲートの遮断電圧が負電圧のデプレッション型のトランジスタを用いる必要があった。したがって、受光素子のグランド電位が0Vである場合のトランジスタの設計値を利用することができないため、画素特性が最適となるように新たに設計しなければならなかった。そのため、煩雑な作業が必要であった。しかも、再設計によって、受光素子のグランド電位が0Vである場合と同等の画素特性が得られる保証はなく、場合によっては画素特性が劣化し、画質が低減するおそれもあった。
<2.第1の実施の形態>
<画素領域のウェル電位の負電位化>
そこで、撮像素子が、入射光を光電変換する光電変換部と、その光電変換部に蓄積される電荷の転送を制御するトランジスタとが単位画素としてウェル上に形成される画素領域を備えるようにし、光電変換部は、画素領域のウェル電位に接続され、画素領域のウェル電位は、負電位に設定されるようにする。
このようにすることにより、画素特性の劣化を抑制することができ、画質の低減を抑制しながら消費電力を低減させることができる。
また、このような撮像素子が、例えば、画素領域外に、単位画素から電荷が信号として伝送される回路が形成される周辺回路領域をさらに備え、画素領域のウェル電位は、その周辺回路領域のウェル電位よりも低電位に設定されるようにしてもよい。撮像素子が画素領域の構成以外に周辺回路を有する場合、各領域のウェル電位をこのように設定することにより、周辺回路領域の電源電位とグランド電位の電位差を小さくしても、画素領域の電源電位とグランド電位の電位差を維持することができるので、画素特性の劣化を抑制することができ、画質の低減を抑制しながら消費電力を低減させることができる。
また、このような撮像素子において、光電変換部およびトランジスタを含む画素領域の回路の電源電位は、周辺回路領域の回路の電源電位と同電位に設定されるようにしてもよい。両領域の電源電位を互いに異なる電位とするのは、設計が困難な場合がある。また、図1の例のような、受光素子のグランド電位が0Vである場合の構成の設計値を利用することができないため、新たに設計を行う必要があり、煩雑な作業を必要とするだけでなく、画素特性の維持が保証されない。上述したように、両領域の電源電位を同電位とし、画素領域のウェル電位(グランド電位)を負電位として周辺回路領域のウェル電位(グランド電位)よりも低電位とすることにより、図1の例のような、受光素子のグランド電位が0Vである場合の構成の設計値を利用することができ、容易に画質の低減を抑制しながら消費電力を低減させることができる。
また、このような撮像素子が、周辺回路領域の回路として、単位画素から伝送される信号をA/D変換するA/D変換部を有するようにしてもよい。撮像素子が、A/D変換部のように電力消費量が大きな回路を周辺回路として有する場合、電源電位の低電位化はより有用となる。そのため、上述したような構成として画質の低減を抑制しながら消費電力を低減させることの重要性も増大する。
また、このような撮像素子が、周辺回路領域に、画素領域のウェル電位を生成する負電位生成部をさらに備えるようにしてもよい。撮像素子内部において、画素領域のウェル電位(負電位)を生成することにより、撮像素子外部においてこの負電位を生成する必要がなくなる。したがって、本技術を適用した撮像素子を、図1の例のような、受光素子のグランド電位が0Vである場合の構成の撮像素子が適用される回路に適用することができるようになり、撮像素子の汎用性を向上させることができる。また、その撮像素子周辺の回路の設計が容易になり、コストの増大を抑制することができる。
<撮像素子>
このような本技術を適用した撮像素子の構成例を、図7に示す。図7に示される撮像素子100は、被写体からの光を光電変換して画像データとして出力するデバイスである。図7に示されるように、撮像素子100は、画素部101、増幅部102、読出し部(A/D変換部)103、および負電圧生成部104を有する。
例えば、画素部101は、フォトダイオードやトランジスタ等を含む回路を有し、単位画素として画素領域に形成される。増幅部102は、トランジスタや電流源等を含む回路を有し、画素領域から画素領域外(周辺画素領域)にかけて形成される。読み出し部103は、A/D変換部等を含む回路を有し、画素領域の周辺回路として、画素領域外(周辺回路領域)に形成される。負電圧生成部104は、画素領域の周辺回路として、画素領域外(周辺回路領域)に形成される。負電圧生成部104の構成は任意である。例えば、後述する図9や図10に示されるようなチャージポンプ回路を有し、このチャージポンプ回路により負電位を生成するようにしてもよい。
図7に示されるように、画素部101乃至負電圧生成部104は、共通の電源電位を有する。また、画素部101は、画素領域のグランドである画素グランドに接続され、増幅部102、読出し部(A/D変換部)103、並びに、負電圧生成部104は、画素領域外(周辺回路領域)のグランドである回路グランドに接続される。
画素部101は、被写体からの入射光を光電変換して電荷を得る。画素部101は、その電荷を読み出し、増幅部102に供給する。増幅部102は、画素部101から供給される電気信号を増幅して読み出し部13に供給する。読み出し部103は、増幅部102において増幅された電気信号をA/D変換して画像データとして読み出す。
負電圧生成部104は、負電位を生成し、画素グランドに供給する。つまり、負電圧生成部104は、画素グランドの電位として負電位を生成する。負電圧生成部104は、画素グランドおよび画素領域のウェルの電位(ウェル電位)を、回路グランドおよび周辺回路領域のウェル電位よりも低電位の負電位に設定する。
このような構成とすることにより、撮像素子100は、電源電位を低電位化しても、画素グランドも同様に、回路グランドとは独立して、低電位化することができるので、画素部101における電源電位と画素グランドとの電位差として十分な電位差(例えば、図1の場合(電源電位を低電位化しない場合)と同様の電位差)を確保することができ、飽和電子数Qsや電荷転送完全性等の画素の特性の劣化を抑制することができる。つまり、撮像素子100は、画質の低減を抑制しながら消費電力を低減させることができる。
また、その際、画素領域のウェル電位も画素グランドと同様に低電位化されるので、電源電位と、グランド電位やウェル電位との電位差は、電源電位を低電位化しない場合と同様とすることができる。つまり、各素子の動作電位を単に低電位側にシフトさせた状態となるので、画素部101に形成されるトランジスタやフォトダイオード等の各素子の動作特性を、電源電位を低電位化しない図1の撮像素子10の場合と同様にすることができる。つまり、図1の撮像素子10の画素部11の設計値を撮像素子100の画素部101にも利用することにより、画素部101の画素特性を画素部11の画素特性と同様にすることができる。したがって、撮像素子100は、設計のための煩雑な作業の増大を抑制することにより開発コストや開発期間等の増大を抑制することができる。すなわち、撮像素子100は、容易に、画質の低減を抑制しながら消費電力を低減させることができる。
<3.第2の実施の形態>
<撮像素子>
なお、撮像素子は、は、光電変換部が、画素領域のウェル電位に接続されるフォトダイオードを有し、トランジスタが、フォトダイオードからの読み出しを制御する読み出しトランジスタと、フォトダイオードから読み出された電荷が転送されるフローティングディフュージョンをリセットするリセットトランジスタと、フローティングディフュージョンの電位を増幅する増幅トランジスタと、増幅トランジスタから出力される信号の転送を制御するセレクトトランジスタとを有するようにしてもよい。
また、図2の例のように、撮像素子の読み出しトランジスタのオフ時のゲート電位が、画素領域のウェル電位よりも低電位に設定されるようにしてもよい。このようにすることにより、電源電位を低電位化しても、読出しトランジスタのオン時とオフ時のゲート電位差を十分に大きくすることができ、ノイズの発生を抑制し、画質の低減を抑制することができる。
図8は、その場合の撮像素子の一部の構成例を図2に示す。図8に示される撮像素子200は、撮像素子100と同様に、被写体からの光を光電変換して画像データとして出力するデバイスである。図8に示されるように、撮像素子200は、画素領域に単位画素として、フォトダイオード211、読出しトランジスタ212、リセットトランジスタ213、増幅トランジスタ214、およびセレクトトランジスタ215を有する。また、撮像素子200は、画素領域外(周辺回路領域)の周辺回路として、電流源216、ADC217、負電圧生成部218、およびスイッチ219を有する。
フォトダイオード(PD)211は、受光した光をその光量に応じた電荷量の光電荷(ここでは、光電子)に光電変換してその光電荷を蓄積する。フォトダイオード211のアノード電極は画素領域のグランド(画素グランド)に接続され、カソード電極は読み出しトランジスタ212を介してフローティングディフュージョン(FD)に接続される。
読み出しトランジスタ212は、フォトダイオード211からの光電荷の読出しを制御する。読出しトランジスタ212は、ドレイン電極がフローティングディフュージョンに接続され、ソース電極がフォトダイオード211のカソード電極に接続される。また、読出しトランジスタ212のゲート電極は、スイッチ219に接続され、ゲート電位はそのスイッチ219により制御される。読出しトランジスタ212のゲート電位がオフ状態のとき、フォトダイオード211からの光電荷の読み出しが行われない(フォトダイオード211において光電荷が蓄積される)。読出しトランジスタ212のゲート電位がオン状態のとき、フォトダイオード211に蓄積された光電荷が読み出され、フローティングディフュージョンに供給される。
リセットトランジスタ213は、フローティングディフュージョンの電位をリセットする。リセットトランジスタ213は、ドレイン電極が電源電位に接続され、ソース電極がフローティングディフュージョンに接続される。また、リセットトランジスタ213のゲート電極には、リセットパルス(RST)がリセット線(図示せず)を介して与えられる。リセットトランジスタ213がオフ状態のとき、フローティングディフュージョンは電源電位と切り離されている。ゲート電極にリセットパルス(RST)が与えられると、リセットトランジスタ213はオン状態となり、フローティングディフュージョンの電荷を電源電位に捨てることによってフローティングディフュージョンをリセットする。
増幅トランジスタ214は、フローティングディフュージョン(FD)の電位変化を増幅し、電気信号(アナログ信号)として出力する。増幅トランジスタ214は、ゲート電極がフローティングディフュージョン(FD)に接続され、ドレイン電極が電源電位に接続され、ソース電極がセレクトトランジスタ215のドレイン電極に接続されている。例えば、増幅トランジスタ214は、リセットトランジスタ213によってリセットされたフローティングディフュージョン(FD)の電位をリセット信号(リセットレベル)としてセレクトトランジスタ215に出力する。また、増幅トランジスタ214は、読み出しトランジスタ212によって光電荷が転送されたフローティングディフュージョン(FD)の電位を光蓄積信号(信号レベル)としてセレクトトランジスタ215に出力する。
セレクトトランジスタ215は、増幅トランジスタ214から供給される電気信号の垂直信号線(VSL)への出力を制御する。セレクトトランジスタ215は、ドレイン電極が増幅トランジスタ214のソース電極に接続され、ソース電極が垂直信号線(VSL)に接続されている。また、セレクトトランジスタ215のゲート電極には、選択パルス(SEL)が選択線(図示せず)を介して与えられる。セレクトトランジスタ215がオフ状態のとき、増幅トランジスタ214と垂直信号線(VSL)は電気的に切り離されている。したがって、この状態のとき、当該単位画素から信号が出力されない。ゲート電極に選択パルス(SEL)が与えられると、セレクトトランジスタ215はオン状態となり、当該単位画素が選択状態となる。つまり、増幅トランジスタ214と垂直信号線(VSL)が電気的に接続され、増幅トランジスタ374から出力される信号が、当該単位画素の信号として、垂直信号線(VSL)に供給される。
図8においては、1単位画素分の構成のみ示されているが、実際には、画素領域には、複数の単位画素が、例えば行列状等、任意の並べ方で並べられて形成される。垂直信号線(VSL)は、このような画素領域の複数の単位画素の内、割り当てられた列の単位画素から出力される信号をADC217に伝送するための信号線である。垂直信号線VSLは、割り当てられた単位画素のセレクトトランジスタ215のソース電極、電流源216、およびADC217に接続される。
電流源216は、垂直信号線(VSL)に接続される周辺回路の負荷を表している。電流源216は、垂直信号線(VSL)と周辺回路のグランド(回路グランド)とに接続される。
ADC217は、垂直信号線(VSL)を介して各単位画素から供給される信号をA/D変換し、デジタルデータを後段の処理部(図示せず)または撮像素子200の外部に出力する。ADC217は、垂直信号線(VSL)に接続される。また、ADC217は、電源電位と回路グランドにも接続され、これにより得られた電力により駆動する。
負電圧生成部218は、負電圧生成部104(図7)と同様に、画素グランド用の負電位を生成し、その負電位を画素グランドとして各単位画素に供給する。また、負電圧生成部218は、画素グランドとは別にVRL用の負電位を生成し、その負電位をVRLとして、各単位画素の動作を制御する画素走査部(図示せず)に供給する。負電圧生成部218は、電源電位と回路グランドに接続され、これにより得られた電力により駆動する。
負電圧生成部218の構成は任意である。例えば、負電圧生成部104の場合と同様に、負電圧生成部218がチャージポンプ回路を有し、そのチャージポンプ回路により負電位を生成するようにしてもよい。図9にチャージポンプ回路の例を示す。なお、図9の例では、チャージポンプ回路の段数が1段の場合を示しているが、チャージポンプ回路の段数は任意である。例えば、図10の例のように2段にしてもよいし、3段以上としてもよい。チャージポンプ回路の段数を多くすることにより、負電圧生成部218は、より負側に大きな負電位を生成することができる。
なお、負電圧生成部218が、画素グランド用の負電位を生成するためのチャージポンプ回路と、VRL用の負電位を生成するためのチャージポンプ回路とをそれぞれ有するようにしてもよい。
画素グランドの電位(画素グランド電位)は、画素領域のウェルの電位(ウェル電位)と同電位である。すなわち、読出しトランジスタ212のウェル電位212A、リセットトランジスタ213のウェル電位213A、増幅トランジスタ214のウェル電位214A、およびセレクトトランジスタ215のウェル電位215Aは、画素グランド電位と同様に、負電圧生成部218により生成された負電位に設定される。換言するに、負電圧生成部218は、生成した負電位を画素グランド電位および画素領域のウェル電位に供給することにより、これらの電位を負電位に設定する。
画素走査部は、画素領域外(周辺回路領域)に形成され、各単位画素に、例えば、リセットパルス(RST)や選択パルス(SEL)等を供給することにより、各単位画素の動作(電荷の読出しなど)を制御する。また、画素走査部は、スイッチ219を有し、このスイッチ219の接続を切り替えることにより、読出しトランジスタ212のゲート電極に対して、読出しトランジスタ212の動作を制御する読出しパルスを供給する。
スイッチ219は、画素走査部として画素領域外(周辺回路領域)に形成され、読出しトランジスタ212のゲート電極の接続先を切り替える(選択する)素子である。スイッチ219は、読出しトランジスタ212のゲート電極を、電源電位若しくはVRLに接続する。VRLは、負電圧生成部218により生成された負電位に設定される。スイッチ219が読出しトランジスタ212のゲート電極を電源電位に接続すると、読出しトランジスタ212がオン状態となる。また、スイッチ219が読出しトランジスタ212のゲート電極をVRLに接続すると、読出しトランジスタ212がオフ状態となる。
なお、負電圧生成部218は、図2の負電圧生成部28と同様に、このVRL(読出しトランジスタのオフ時のゲート電位)を画素グランド電位(すなわち、画素領域のウェル電位)よりも低電位に設定する。つまり、撮像素子200は、撮像素子20の場合と同様に、読出しトランジスタ22のオン時とオフ時のゲート電位差が大きくなるように画素グランド電位が設定されるので、撮像素子100の場合よりも、フォトダイオード211の飽和電子数Qsを十分に大きくすることができ、電荷の完全転送を実現することができる。すなわち、画質の低減を抑制することができる。
また、負電圧生成部218は、電圧生成部104(図7)と同様に、画素グランド電位(すなわち、画素領域のウェル電位)を回路グランドよりも低電位に設定する(負電位化する)ので、VRLは、この画素グランド電位よりもさらに低電位に設定されることになる。
例えば、電力消費量が大きな増幅トランジスタ214乃至ADC217等(電力消費部)における電力消費量を低減させるために、電源電位を図11の例(1.8V)のように下げた(低電位化した)場合であっても、負電圧生成部218は、画素グランド電位を-0.9Vに設定し、VRLを-2.1Vに設定する(画素グランドおよびVRLを電源電位と同様に低電位化する)。したがって、読出しトランジスタ212のオン時とオフ時のゲート電位差は、図3の場合と同様に3.9Vを維持する(十分に大きな電位差を確保する)ことができる。つまり、撮像素子200は、図12に示されるように、フォトダイオード211の飽和電子数Qsを、図4の場合と同様に十分に大きくすることができ、電荷の完全転送を実現することができる。したがって、撮像素子200は、画質の低減を抑制しながら、消費電力を低減させることができる。
なお、その際、撮像素子100の場合と同様に、画素領域のウェル電位も画素グランドと同様に低電位化されるので、電源電位と、グランド電位やウェル電位との電位差は、電源電位を低電位化しない場合と同様とすることができる。つまり、各素子の動作電位を単に低電位側にシフトさせた状態となるので、フォトダイオード211乃至セレクトトランジスタ215等の画素領域の各素子の動作特性を、電源電位を低電位化しない図2の撮像素子20の場合と同様にすることができる。つまり、図2の撮像素子20の各素子の設計値を撮像素子200の各素子にも利用することにより、撮像素子200の画素特性を撮像素子20の画素特性と同様にすることができる。したがって、撮像素子200は、設計のための煩雑な作業の増大を抑制することにより開発コストや開発期間等の増大を抑制することができる。すなわち、撮像素子200は、容易に、画質の低減を抑制しながら消費電力を低減させることができる。
<4.第3の実施の形態>
<撮像素子>
なお、本技術を適用する撮像素子が、互いに重畳される複数の半導体基板を有し、画素領域と周辺回路領域とが、互いに異なる前記半導体基板に形成されるようにしてもよい。
図13は、本技術を適用した撮像素子の一例の主な構成例を示す図である。図13に示される撮像素子300は、撮像素子100や撮像素子200と同様に、被写体を撮像し、撮像画像のデジタルデータを得る素子である。図13に示されるように、撮像素子300は、互いに重畳される2枚の半導体基板(積層チップ301および積層チップ302)を有する。なお、この半導体基板(積層チップ)の数(層数)は、複数であればよく、例えば、3層以上であってもよい。
積層チップ301(画素チップとも称する)には、入射光を光電変換する光電変換素子を含む単位画素が複数並べられた画素領域301Aが形成されている。また、積層チップ302には、画素領域301Aから読み出された画素信号を処理する周辺回路が形成される周辺回路領域302Aが形成されている。
上述したように積層チップ301および積層チップ302は、互いに重畳され、多層構造(積層構造)を形成する。積層チップ301に形成される画素領域301Aの各画素と積層チップ302に形成される周辺回路領域302Aの回路は、VIA301BおよびVIA302Bに形成される貫通ビア(VIA)等により互いに電気的に接続されている。
図14は、撮像素子300の回路の主な構成の例を示す図である。図14に示されるように、撮像素子300は、基本的に撮像素子200と同様の構成を有する。積層チップ(画素チップ)301(の画素領域301A)には、単位画素として、フォトダイオード211と同様のフォトダイオード311、読み出しトランジスタ212と同様の読み出しトランジスタ312、リセットトランジスタ213と同様のリセットトランジスタ313、増幅トランジスタ214と同様の増幅トランジスタ314、セレクトトランジスタ215と同様のセレクトトランジスタ315が形成される。図14においては、1単位画素分の構成のみが示されているが、実際には、画素領域301Aには、複数の単位画素が所定の配列で並べられて形成される。
また、積層チップ(回路チップ)302(の周辺画素領域302A)には、電流源216と同様の電流源316、ADC217と同様のADC317、負電圧生成部218と同様の負電圧生成部318が形成される。負電圧生成部318は、負電位を生成し、その負電位を画素グランドやウェル電位として、積層チップ301の画素領域301Aに供給する。
このように撮像素子300の場合、画素領域301A(単位画素)と、周辺回路領域302A(周辺回路)とが互いに異なる積層チップに形成されるので、各積層チップのウェル電位を互いに独立設定するだけで、上述した撮像素子100や撮像素子200の構成を容易に実現することができる。
例えば、1つの半導体基板において、画素領域と画素領域外(周辺回路領域等)とを形成し、上述したように、各領域においてウェル電位が互いに異なるものとする(画素グランド電位と回路グランド電位とが互いに異なる電位とする)場合、1つの半導体基板において、互いにウェル電位が異なる複数の領域を形成しなければならず、設計や製造の難易度が上がってしまう可能性がある。
これに対して、撮像素子300のように、画素領域と画素領域外(周辺回路領域等)とを互いに異なる積層チップに形成することにより、画素領域と画素領域外(周辺回路領域等)とでウェル電位を共通化する場合と同様に、各積層チップにおいて1つのウェル電位を設定すればよい。したがって、設計や製造を容易にすることができる。
なお、図14の例においても、負電圧生成部318が、撮像素子200の場合と同様に、VRLを設定するようにしてもよい。その場合、スイッチ219(画素走査部)は、積層チップ302に形成されるようにしてもよいし、積層チップ301に形成されるようにしてもよいし、さらに他の積層チップに形成されるようにしてもよい。
<5.第4の実施の形態>
<撮像装置>
本技術は、撮像素子以外にも適用することができる。例えば、撮像装置のような、撮像素子を有する装置(電子機器等)に本技術を適用するようにしてもよい。図15は、本技術を適用した電子機器の一例としての撮像装置の主な構成例を示すブロック図である。図15に示される撮像装置600は、被写体を撮像し、その被写体の画像を電気信号として出力する装置である。
図15に示されるように撮像装置600は、光学部611、CMOSセンサ612、A/D変換器613、操作部614、制御部615、画像処理部616、表示部617、コーデック処理部618、および記録部619を有する。
光学部611は、被写体までの焦点を調整し、焦点が合った位置からの光を集光するレンズ、露出を調整する絞り、および、撮像のタイミングを制御するシャッタ等よりなる。光学部611は、被写体からの光(入射光)を透過し、CMOSセンサ612に供給する。
CMOSセンサ612は、入射光を光電変換して画素毎の信号(画素信号)をA/D変換器613に供給する。
A/D変換器613は、CMOSセンサ612から、所定のタイミングで供給された画素信号を、デジタルデータ(画像データ)に変換し、所定のタイミングで順次、画像処理部616に供給する。
なお、このCMOSセンサ612およびA/D変換器613は、一体化し(1つのモジュールとして形成し)、それを撮像素子621(撮像部)としてしてもよい。
操作部614は、例えば、ジョグダイヤル(商標)、キー、ボタン、またはタッチパネル等により構成され、ユーザによる操作入力を受け、その操作入力に対応する信号を制御部615に供給する。
制御部615は、操作部614により入力されたユーザの操作入力に対応する信号に基づいて、光学部611、CMOSセンサ612、A/D変換器613、画像処理部616、表示部617、コーデック処理部618、および記録部619の駆動を制御し、各部に撮像に関する処理を行わせる。
画像処理部616は、撮像により得られた画像データを画像処理する。より具体的には、画像処理部616は、A/D変換器613(撮像素子621)から供給された画像データに対して、例えば、混色補正や、黒レベル補正、ホワイトバランス調整、デモザイク処理、マトリックス処理、ガンマ補正、およびYC変換等の各種画像処理を施す。画像処理部616は、画像処理を施した画像データを表示部817およびコーデック処理部618に供給する。
表示部617は、例えば、液晶ディスプレイ等として構成され、画像処理部616から供給された画像データに基づいて、被写体の画像を表示する。
コーデック処理部618は、画像処理部616から供給された画像データに対して、所定の方式の符号化処理を施し、得られた符号化データを記録部619に供給する。
記録部619は、コーデック処理部618からの符号化データを記録する。記録部619に記録された符号化データは、必要に応じて画像処理部616に読み出されて復号される。復号処理により得られた画像データは、表示部817に供給され、対応する画像が表示される。
以上のような撮像装置600のCMOSセンサ612およびA/D変換器613を含む撮像素子621として、上述した本技術を適用する。すなわち、撮像素子621として、上述した実施の形態の撮像素子が用いられる。これにより、撮像素子621は、画質の低減を抑制しながら消費電力を低減させることができる。したがって撮像装置600は、被写体を撮像することにより、消費電力の増大を抑制しながら、高画質な画像を得ることができる。
なお、本技術を適用した撮像装置は、上述した構成に限らず、他の構成であってもよい。例えば、デジタルスチルカメラやビデオカメラだけでなく、携帯電話機、スマートホン、タブレット型デバイス、パーソナルコンピュータ等の、撮像機能を有する情報処理装置であってもよい。また、他の情報処理装置に装着して使用される(若しくは組み込みデバイスとして搭載される)カメラモジュールであってもよい。
また、以上において、1つの装置(または処理部)として説明した構成を分割し、複数の装置(または処理部)として構成するようにしてもよい。逆に、以上において複数の装置(または処理部)として説明した構成をまとめて1つの装置(または処理部)として構成されるようにしてもよい。また、各装置(または各処理部)の構成に上述した以外の構成を付加するようにしてももちろんよい。さらに、システム全体としての構成や動作が実質的に同じであれば、ある装置(または処理部)の構成の一部を他の装置(または他の処理部)の構成に含めるようにしてもよい。
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
なお、本技術は以下のような構成も取ることができる。
(1) 入射光を光電変換する光電変換部と、
前記光電変換部に蓄積される電荷の転送を制御するトランジスタと
が単位画素としてウェル上に形成される画素領域を備え、
前記光電変換部は、前記画素領域のウェル電位に接続され、
前記画素領域のウェル電位は、負電位に設定される
撮像素子。
(2) 前記画素領域外に、前記単位画素から前記電荷が信号として伝送される回路が形成される周辺回路領域をさらに備え、
前記画素領域のウェル電位は、前記周辺回路領域のウェル電位よりも低電位に設定される
(1)、(3)乃至(9)のいずれかに記載の撮像素子。
(3) 前記光電変換部および前記トランジスタを含む回路の電源電位は、前記周辺回路領域の前記回路の電源電位と同電位に設定される
(1)、(2)、(4)乃至(9)のいずれかに記載の撮像素子。
(4) 前記回路は、前記単位画素から伝送される前記信号をA/D変換するA/D変換部を有する
(1)乃至(3)、(5)乃至(9)のいずれかに記載の撮像素子。
(5) 互いに重畳される複数の半導体基板を有し、
前記画素領域と前記周辺回路領域とは、互いに異なる前記半導体基板に形成される
(1)乃至(4)、(6)乃至(9)のいずれかに記載の撮像素子。
(6) 前記周辺回路領域に、前記画素領域のウェル電位を生成する負電位生成部をさらに備える
(1)乃至(5)、(7)乃至(9)のいずれかに記載の撮像素子。
(7) 前記光電変換部は、前記画素領域のウェル電位に接続されるフォトダイオードを有し、
前記トランジスタは、
前記フォトダイオードからの読み出しを制御する読み出しトランジスタと、
前記フォトダイオードから読み出された電荷が転送されるフローティングディフュージョンをリセットするリセットトランジスタと、
前記フローティングディフュージョンの電位を増幅する増幅トランジスタと、
前記増幅トランジスタから出力される信号の転送を制御するセレクトトランジスタと
を有する
(1)乃至(6)、(8)、(9)のいずれかに記載の撮像素子。
(8) 前記読み出しトランジスタのオフ時のゲート電位は、前記画素領域のウェル電位よりも低電位に設定される
(1)乃至(7)、(9)のいずれかに記載の撮像素子。
(9) 前記周辺回路領域に、前記読み出しトランジスタのオフ時の前記ゲート電位を生成する負電位生成部をさらに備える
(1)乃至(8)のいずれかに記載の撮像素子。
(10) 入射光を光電変換する光電変換部と、前記光電変換部に蓄積される電荷の転送を制御するトランジスタとが単位画素としてウェル上に形成される画素領域を備え、前記光電変換部は、前記画素領域のウェル電位に接続され、前記画素領域のウェル電位は、負電位に設定される撮像素子と、
前記撮像素子において光電変換された被写体の画像を画像処理する画像処理部と
を備える撮像装置。
100 撮像素子, 101 画素部, 102 増幅部, 103 読み出し部, 104 負電圧生成部, 200 撮像素子, 211 フォトダイオード, 212 読み出しトランジスタ, 213 リセットトランジスタ, 214 増幅トランジスタ, 215 セレクトトランジスタ, 216 電流源, 217 ADC, 218 負電圧生成部, 219 スイッチ, 300 撮像素子, 301 画素チップ, 302 回路チップ, 311 フォトダイオード, 312 読み出しトランジスタ, 313 リセットトランジスタ, 314 増幅トランジスタ, 315 セレクトトランジスタ, 316 電流源, 317 ADC, 318 負電圧生成部, 600 撮像装置, 612 CMOSセンサ, 613 A/D変換器, 621 撮像素子

Claims (10)

  1. 入射光を光電変換する光電変換部と、
    前記光電変換部に蓄積される電荷の転送を制御するトランジスタと
    が単位画素としてウェル上に形成される画素領域を備え、
    前記光電変換部は、前記画素領域のウェル電位に接続され、
    前記画素領域のウェル電位は、負電位に設定される
    撮像素子。
  2. 前記画素領域外に、前記単位画素から前記電荷が信号として伝送される回路が形成される周辺回路領域をさらに備え、
    前記画素領域のウェル電位は、前記周辺回路領域のウェル電位よりも低電位に設定される
    請求項1に記載の撮像素子。
  3. 前記光電変換部および前記トランジスタを含む回路の電源電位は、前記周辺回路領域の前記回路の電源電位と同電位に設定される
    請求項2に記載の撮像素子。
  4. 前記回路は、前記単位画素から伝送される前記信号をA/D変換するA/D変換部を有する
    請求項2に記載の撮像素子。
  5. 互いに重畳される複数の半導体基板を有し、
    前記画素領域と前記周辺回路領域とは、互いに異なる前記半導体基板に形成される
    請求項2に記載の撮像素子。
  6. 前記周辺回路領域に、前記画素領域のウェル電位を生成する負電位生成部をさらに備える
    請求項2に記載の撮像素子。
  7. 前記光電変換部は、前記画素領域のウェル電位に接続されるフォトダイオードを有し、
    前記トランジスタは、
    前記フォトダイオードからの読み出しを制御する読み出しトランジスタと、
    前記フォトダイオードから読み出された電荷が転送されるフローティングディフュージョンをリセットするリセットトランジスタと、
    前記フローティングディフュージョンの電位を増幅する増幅トランジスタと、
    前記増幅トランジスタから出力される信号の転送を制御するセレクトトランジスタと
    を有する
    請求項2に記載の撮像素子。
  8. 前記読み出しトランジスタのオフ時のゲート電位は、前記画素領域のウェル電位よりも低電位に設定される
    請求項7に記載の撮像素子。
  9. 前記周辺回路領域に、前記読み出しトランジスタのオフ時の前記ゲート電位を生成する負電位生成部をさらに備える
    請求項8に記載の撮像素子。
  10. 入射光を光電変換する光電変換部と、前記光電変換部に蓄積される電荷の転送を制御するトランジスタとが単位画素としてウェル上に形成される画素領域を備え、前記光電変換部は、前記画素領域のウェル電位に接続され、前記画素領域のウェル電位は、負電位に設定される撮像素子と、
    前記撮像素子において光電変換された被写体の画像を画像処理する画像処理部と
    を備える撮像装置。
JP2014034369A 2014-02-25 2014-02-25 撮像素子および撮像装置 Active JP6094511B2 (ja)

Priority Applications (15)

Application Number Priority Date Filing Date Title
JP2014034369A JP6094511B2 (ja) 2014-02-25 2014-02-25 撮像素子および撮像装置
TW104104823A TWI656630B (zh) 2014-02-25 2015-02-12 成像元件及成像裝置
KR1020167021504A KR102369400B1 (ko) 2014-02-25 2015-02-17 촬상 소자 및 촬상 장치
CN201910504605.7A CN110190081B (zh) 2014-02-25 2015-02-17 摄像元件和电子装置
KR1020227004827A KR102503871B1 (ko) 2014-02-25 2015-02-17 촬상 소자 및 촬상 장치
PCT/JP2015/000720 WO2015129197A1 (en) 2014-02-25 2015-02-17 Imaging element and imaging apparatus
US15/118,956 US10008525B2 (en) 2014-02-25 2015-02-17 Imaging element and imaging apparatus
EP19174781.5A EP3547370B1 (en) 2014-02-25 2015-02-17 Imaging element
CN201910504668.2A CN110248122B (zh) 2014-02-25 2015-02-17 摄像元件和摄像装置
CN201580007518.0A CN106030803B (zh) 2014-02-25 2015-02-17 摄像元件和摄像装置
EP22215435.3A EP4181204A1 (en) 2014-02-25 2015-02-17 Imaging element and imaging apparatus
EP15709558.9A EP3111479B1 (en) 2014-02-25 2015-02-17 Imaging element and imaging apparatus
KR1020237005817A KR102551950B1 (ko) 2014-02-25 2015-02-17 촬상 소자 및 촬상 장치
US15/982,717 US10529756B2 (en) 2014-02-25 2018-05-17 Imaging element and imaging apparatus
US16/698,615 US10840283B2 (en) 2014-02-25 2019-11-27 Imaging element and imaging apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014034369A JP6094511B2 (ja) 2014-02-25 2014-02-25 撮像素子および撮像装置

Publications (3)

Publication Number Publication Date
JP2015159501A true JP2015159501A (ja) 2015-09-03
JP2015159501A5 JP2015159501A5 (ja) 2016-02-18
JP6094511B2 JP6094511B2 (ja) 2017-03-15

Family

ID=52669640

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014034369A Active JP6094511B2 (ja) 2014-02-25 2014-02-25 撮像素子および撮像装置

Country Status (7)

Country Link
US (3) US10008525B2 (ja)
EP (3) EP3547370B1 (ja)
JP (1) JP6094511B2 (ja)
KR (3) KR102369400B1 (ja)
CN (3) CN110248122B (ja)
TW (1) TWI656630B (ja)
WO (1) WO2015129197A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020183809A1 (ja) * 2019-03-13 2020-09-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、電子機器、および、固体撮像装置の制御方法
WO2023002566A1 (ja) * 2021-07-20 2023-01-26 オリンパスメディカルシステムズ株式会社 撮像装置、スコープ、および内視鏡システム
WO2023181653A1 (ja) * 2022-03-24 2023-09-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び半導体装置の製造方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6094511B2 (ja) * 2014-02-25 2017-03-15 ソニー株式会社 撮像素子および撮像装置
US9960783B2 (en) * 2015-09-18 2018-05-01 Taiwan Semiconductor Manufacturing Company Ltd. Conditional correlated multiple sampling single slope analog-to-digital converter, and associated image sensor system and method
US10455173B2 (en) 2015-09-30 2019-10-22 Nikon Corporation Image sensor and electronic camera
JP6646824B2 (ja) * 2016-01-22 2020-02-14 パナソニックIpマネジメント株式会社 撮像装置
JP2018019335A (ja) * 2016-07-29 2018-02-01 ソニー株式会社 撮像素子および撮像装置
WO2019167551A1 (ja) * 2018-02-28 2019-09-06 パナソニックIpマネジメント株式会社 撮像装置
KR20210034918A (ko) * 2019-09-23 2021-03-31 삼성전자주식회사 전하 펌프 회로 및 이를 포함하는 이미지 센서
EP3828846B1 (en) * 2019-11-26 2022-07-13 Axis AB Camera device
US11095843B2 (en) * 2019-12-02 2021-08-17 Sony Semiconductor Solutions Corporation Imaging devices and imaging apparatuses, and methods for the same
JPWO2021153428A1 (ja) * 2020-01-29 2021-08-05

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000278608A (ja) * 1999-03-26 2000-10-06 Sharp Corp 増幅型固体撮像装置用出力回路
JP2003023573A (ja) * 2001-07-11 2003-01-24 Asahi Kasei Corp ビジョンチップ
JP2004129015A (ja) * 2002-10-04 2004-04-22 Sony Corp 固体撮像素子及びその駆動方法
JP2007129288A (ja) * 2005-11-01 2007-05-24 Sony Corp 物理量検出装置および撮像装置
JP2009253559A (ja) * 2008-04-03 2009-10-29 Sharp Corp 固体撮像装置および電子情報機器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4807014B2 (ja) * 2005-09-02 2011-11-02 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
US20070129067A1 (en) 2005-11-04 2007-06-07 Summer Robert D Ring-tone system and methodology
KR100871714B1 (ko) * 2005-12-05 2008-12-05 한국전자통신연구원 트랜스퍼 트랜지스터 및 이를 구비한 저잡음 이미지 센서
TWI479887B (zh) * 2007-05-24 2015-04-01 Sony Corp 背向照明固態成像裝置及照相機
JP2009117613A (ja) 2007-11-06 2009-05-28 Toshiba Corp 半導体装置
JP5568880B2 (ja) * 2008-04-03 2014-08-13 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP2013090127A (ja) * 2011-10-18 2013-05-13 Olympus Corp 固体撮像装置および撮像装置
JP6018376B2 (ja) * 2011-12-05 2016-11-02 キヤノン株式会社 固体撮像装置およびカメラ
KR20130106978A (ko) * 2012-03-21 2013-10-01 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서
JP5973758B2 (ja) * 2012-03-22 2016-08-23 オリンパス株式会社 固体撮像装置
JP5421475B2 (ja) * 2012-07-04 2014-02-19 誠 雫石 撮像素子、半導体集積回路及び撮像装置
JP6083977B2 (ja) * 2012-08-23 2017-02-22 オリンパス株式会社 固体撮像装置および撮像装置
JP6176990B2 (ja) * 2013-04-25 2017-08-09 オリンパス株式会社 固体撮像装置および撮像装置
JP6094511B2 (ja) * 2014-02-25 2017-03-15 ソニー株式会社 撮像素子および撮像装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000278608A (ja) * 1999-03-26 2000-10-06 Sharp Corp 増幅型固体撮像装置用出力回路
JP2003023573A (ja) * 2001-07-11 2003-01-24 Asahi Kasei Corp ビジョンチップ
JP2004129015A (ja) * 2002-10-04 2004-04-22 Sony Corp 固体撮像素子及びその駆動方法
JP2007129288A (ja) * 2005-11-01 2007-05-24 Sony Corp 物理量検出装置および撮像装置
JP2009253559A (ja) * 2008-04-03 2009-10-29 Sharp Corp 固体撮像装置および電子情報機器

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020183809A1 (ja) * 2019-03-13 2020-09-17 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、電子機器、および、固体撮像装置の制御方法
WO2023002566A1 (ja) * 2021-07-20 2023-01-26 オリンパスメディカルシステムズ株式会社 撮像装置、スコープ、および内視鏡システム
WO2023181653A1 (ja) * 2022-03-24 2023-09-28 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
CN110248122A (zh) 2019-09-17
EP3547370A1 (en) 2019-10-02
CN110248122B (zh) 2021-09-17
US10529756B2 (en) 2020-01-07
KR20230030034A (ko) 2023-03-03
KR102503871B1 (ko) 2023-02-27
KR20220025915A (ko) 2022-03-03
EP3111479B1 (en) 2019-05-22
KR102551950B1 (ko) 2023-07-06
US20200098805A1 (en) 2020-03-26
CN106030803A (zh) 2016-10-12
KR20160125954A (ko) 2016-11-01
US20170053957A1 (en) 2017-02-23
CN110190081A (zh) 2019-08-30
US20180269243A1 (en) 2018-09-20
EP4181204A1 (en) 2023-05-17
WO2015129197A1 (en) 2015-09-03
JP6094511B2 (ja) 2017-03-15
EP3547370B1 (en) 2023-06-28
TW201535702A (zh) 2015-09-16
TWI656630B (zh) 2019-04-11
KR102369400B1 (ko) 2022-03-04
CN110190081B (zh) 2020-12-18
US10008525B2 (en) 2018-06-26
EP3111479A1 (en) 2017-01-04
CN106030803B (zh) 2019-07-12
US10840283B2 (en) 2020-11-17

Similar Documents

Publication Publication Date Title
JP6094511B2 (ja) 撮像素子および撮像装置
US10389958B2 (en) Signal processing device, controlling method, image sensing device, and electronic device
JP4821921B2 (ja) 固体撮像装置および電子機器
KR102146231B1 (ko) 고체 촬상 소자 및 촬상 장치
JP2008236620A (ja) 固体撮像装置及び撮像装置
JP6413401B2 (ja) 固体撮像素子
TW201541963A (zh) 固體攝像裝置
JP2018098772A (ja) 撮像素子および電子機器
JP6217338B2 (ja) 固体撮像素子及び撮像装置
JP6375613B2 (ja) 固体撮像素子及び撮像装置
JP7247975B2 (ja) 撮像素子及び撮像装置
JP2004007781A (ja) 撮像装置及びそれを用いた撮像システム
JP2008228021A (ja) 固体撮像装置及び撮像装置
JP2008211006A (ja) 固体撮像装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151222

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170130

R151 Written notification of patent or utility model registration

Ref document number: 6094511

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250