JP7210224B2 - 表示素子、表示装置、撮像装置 - Google Patents

Description

本発明は、表示素子、表示装置、撮像装置に関する。

複数の画素に対し、列回路から順次データが入力される表示素子が知られている。この表示装置には、さらなる高解像度化のために列回路の回路面積の低減が求められている。

列回路の回路面積を低減する技術として、例えば特許文献１に記載された表示素子が知られている。特許文献１の技術では、画素に出力するデータを伝送する信号線を複数本おきに複数回に分けて駆動する。これによって、ラッチ回路、デジタルアナログ変換回路（Ｄｉｇｉｔａｌ ｔｏ Ａｎａｌｏｇ Ｃｏｎｖｅｒｔｅｒ；以下略してＤＡＣ回路などと呼ぶ）を各回で共用でき、列回路の回路面積を低減できるとされる。

特開２００１－３３７６５７号公報

列回路の回路面積を低減し、高解像度化が進むにつれ、データを保持するラッチ回路から、ＤＡＣ回路へデータを伝送する信号線同士の間隔が狭くなってきている。この結果、複数の信号線同士の間で生じる寄生容量によって、一方の信号線のデータが他方の信号線のデータの信号レベルを変動させるクロストークが生じやすくなる。この結果、本来表示されるべき画像に対してエラー（輝度のズレ、色のズレ、欠陥等）が生じた画像が表示される課題がある。

本発明は上記の課題を鑑みて為されたものであり、その一の態様は、複数のデジタルアナログ変換回路と、デジタル信号が入力され、前記デジタル信号を複数のデジタルアナログ変換回路のそれぞれに出力する水平走査回路と、前記複数のデジタルアナログ変換回路のうち、対応して設けられたデジタルアナログ変換回路が前記デジタル信号をデジタルアナログ変換したアナログ信号が入力される、行列状に配列された複数の発光素子とを有する表示装置であって、前記水平走査回路は、前記デジタル信号を保持するラッチ部と、前記ラッチ部から前記複数のデジタルアナログ変換回路に前記デジタル信号を伝送する複数の信号線と、前記複数の信号線の間に配されたシールド線とを有することを特徴とする表示装置である。

本発明により、複数の信号線同士の間で生じるクロストークを低減し、表示画像に含まれるエラーを少なくすることができる。

表示装置の構成を示す図 画素の構成を示す図 水平走査回路の構成を示す図 水平走査回路の構成を示す図 水平走査回路の動作を示す図 信号線の平面レイアウトを示す図 信号線、シールド線の平面レイアウトを示す図 信号線、シールド線の平面レイアウトを示す図 信号線、シールド線の断面レイアウトを示す図 信号線、シールド線の断面レイアウトを示す図 水平走査回路の構成を示す図 水平走査回路の構成を示す図 水平走査回路の動作を示す図 信号線、シールド線の平面レイアウトを示す図 ラッチの構成を示す図 インバータの構成を示す図 表示装置の一例を示す図 撮像装置の一例を示す図 携帯機器の一例を示す図 表示装置の一例を示す図と、折り曲げ可能な表示装置の一例を示す図

以下、本発明に係る表示装置の具体的な実施形態を、添付図面を参照して説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そのため、複数の図面を相互に参照して共通する構成を説明し、共通の符号を付した構成については適宜説明を省略する。

（第１の実施形態）
図面を参照して、本発明の実施形態による表示装置の構成およびその駆動方法について説明する。図１は、本発明の実施形態における表示装置の構成例を示す全体概念図である。この表示装置は、典型的には発光する有機材料がもたらす有機エレクトロルミネセンス（ＥＬ）を発光層として利用した有機発光素子を備える有機発光ディスプレイとして用いられるものである。ただし、本実施形態は有機発光ディスプレイに限定されず、例えば液晶ディスプレイであってもよい。

表示装置は、表示領域である画素アレイ１００、垂直走査回路２００、信号出力回路３００、および、制御回路４００を含む。画素アレイ１００には、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の３色のそれぞれ発光色が異なる画素（サブ画素とも呼ばれうる。）が行列状に配され、３色の画素を合わせて画像における１つの画素の色と輝度を表現している。それぞれの画素は、赤（Ｒ）、緑（Ｇ）、または、青（Ｂ）の各色を発光するように、有機発光素子が配され、１つ１つの有機発光素子ごとに、有機発光素子を駆動する駆動回路が配される。それぞれの画素において、有機発光素子が赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色を直接発光してもよいし、白色発光する有機発光素子と各色のカラーフィルタとの組み合わせで各色が表示されてもよい。本実施形態において、赤（Ｒ）、緑（Ｇ）、または、青（Ｂ）の画素が配される例を述べるが、これに限られることはない。例えば、単色のみを表示する表示装置の場合、１つの色の有機発光素子を含む画素が、画像における１つの画素を構成していてもよい。信号出力回路３００は、それぞれの画素に輝度情報などの映像データの信号を出力する回路である。垂直走査回路２００は、それぞれの画素の駆動回路を制御するための信号を出力する回路である。制御回路４００は、駆動タイミングなどを制御する回路であり、配線を介して、信号出力回路３００および垂直走査回路２００と接続されている。

垂直走査回路２００は、画素１１０と走査線群２１０を介して接続されている。１つの走査線群２１０は、複数の走査線を含む。

信号出力回路３００は、水平走査回路３０１、複数のデジタルアナログ変換回路である列ＤＡＣ回路３０２、列ドライバ回路３０３を有する。列ＤＡＣ回路３０２は、画素１１０の配された列に対応するＤＡＣ回路を複数有する。なお、画素１１０の配された列の複数に対し、１つのＤＡＣ回路が設けられた形態であっても良い。列ドライバ回路３０３は、画素１１０の配された列に対応するドライバ回路を複数有する。なお、画素１１０の配された列の複数に対し、１つのドライバ回路が設けられた形態であっても良い。

水平走査回路３０１は、列ＤＡＣ回路３０２のそれぞれを走査し、制御回路４００から入力されるデジタル信号を、列ＤＡＣ回路３０２のそれぞれのＤＡＣ回路に入力させる。ＤＡＣ回路は入力されたデジタル信号を、対応するアナログ信号（電位）に変換する。

列ドライバ回路３０３のそれぞれのドライバ回路は、対応するＤＡＣ回路から入力されるアナログ信号を、対応する信号線１２４に出力する。

次に、本実施形態の表示装置に用いられる画素について説明する。上述したように、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の各色の発光を行うための画素が配されるが、説明のため、図２の画素１１０には、３色のうち１つの色の有機発光素子１１１に対する駆動回路が示される。図２に示される構成において、画素１１０は、発光素子に流れる電流に応じて発光輝度が変化する電流駆動型の有機発光素子１１１と、有機発光素子１１１を駆動する駆動回路と、を含む。有機発光素子１１１は、画素アレイ１００に配されるすべての画素の有機発光素子に対して共通に配された共通電源１２５にカソードが接続される。

有機発光素子１１１を駆動するための駆動回路は、駆動トランジスタ１１２、選択トランジスタ１１３、スイッチングトランジスタ１１４、１１５、および、容量素子１１６、１１７を含む。本実施形態において、駆動トランジスタ１１２、選択トランジスタ１１３、スイッチングトランジスタ１１４、１１５には、それぞれｐチャネル型のトランジスタ（ＰＭＯＳトランジスタ）が用いられる。

駆動トランジスタ１１２は、有機発光素子１１１のアノードに直列に接続されることによって、有機発光素子１１１に対して駆動電流を供給する。具体的には、駆動トランジスタ１１２のドレインが、有機発光素子１１１のアノードに接続されている。

選択トランジスタ１１３は、ゲートが走査線１２１に接続され、ソースが信号線１２４に接続され、ドレインが駆動トランジスタ１１２のゲートに接続されている。選択トランジスタ１１３のゲートには、垂直走査回路２００から走査線１２１を介して信号が印加される。

スイッチングトランジスタ１１４は、ゲートが走査線１２２に接続され、ソースが電源電位ＶＤＤに接続され、ドレインが駆動トランジスタ１１２のソースに接続されている。スイッチングトランジスタ１１４のゲートには、垂直走査回路２００から走査線１２２を介して有機発光素子１１１の発光を制御するための信号が印加される。スイッチングトランジスタ１１５は、ゲートが走査線１２３に接続され、ソースが電源電位ＶＳＳに接続され、ドレインが有機発光素子１１１のアノードに接続されている。スイッチングトランジスタ１１５のゲートには、垂直走査回路２００から走査線１２３を通して有機発光素子１１１のアノードの電位を制御するための信号が印加される。

容量素子１１６は、駆動トランジスタ１１２のゲートとソースとの間に接続されている。容量素子１１７は、駆動トランジスタ１１２のソースと第一電源電位ＶＤＤとの間に接続されている。

図２に示す構成において、それぞれのトランジスタにはＰＭＯＳトランジスタが用いられるが、これに限られることはなく、ｎチャネル型のトランジスタ（ＮＭＯＳトランジスタ）を用いた構成であってもよい。また、駆動回路は、図２に示したような、４つのトランジスタと２つの容量素子を含むいわゆる４Ｔｒ２Ｃ型の回路構成に限られるものではない。また、トランジスタは、シリコンウェーハ上に形成したトランジスタを用いてもよいし、ガラス基板上に堆積した半導体膜に形成した薄膜トランジスタを用いてもよい。

画素１１０において、選択トランジスタ１１３は、垂直走査回路２００から走査線１２１を通してゲートに印加される書き込み信号に応答して導通状態になる。この動作によって輝度情報に応じた画像信号または基準電位を、信号線１２４からサンプリングする。信号線１２４から基準電位をサンプリングすることによって、各画素の駆動トランジスタ１１２の閾値電位ばらつきを補正し、閾値電位ばらつきによる各画素の輝度ばらつきを低減することができる。画像信号または基準電位は、駆動トランジスタ１１２のゲートに印加されるとともに容量素子１１６に保持される。

駆動トランジスタ１１２は電源電位ＶＤＤからスイッチングトランジスタ１１４を介して電流の供給を受けて有機発光素子１１１を電流駆動にて発光させる。この際、容量素子１１６に保持された電位に応じて有機発光素子１１１に流れる電流量が決まるため、有機発光素子１１１の発光量を制御することができる。スイッチングトランジスタ１１４は、垂直走査回路２００から走査線１２２を通して発光を制御するための信号がゲートに印加されることによって導通状態になる。すなわち、スイッチングトランジスタ１１４は、有機発光素子１１１の発光、非発光を制御する機能を有している。

スイッチングトランジスタ１１５は、垂直走査回路２００から走査線１２３を通して有機発光素子１１１のアノードの電位を制御するための信号がゲートに印加されることによって、アノードに電源電位ＶＳＳを選択的に供給する。

図３に水平走査回路３０１の構成を示したブロック図を示す。水平走査回路３０１はシフトレジスタ３０と、ラッチ部であるラッチアレイ４０を有する。シフトレジスタ３０にはクロック信号ＣＬＫが入力される。ラッチアレイ４０にはデータＲＤａｔａ，ＧＤａｔａ，ＢＤａｔａがそれぞれ８ｂｉｔデジタル信号として図１に示した制御回路４００から入力される。このデジタルデータＲＤａｔａ、ＧＤａｔａ、ＢＤａｔａのそれぞれは、各画素１１０の輝度情報を示すデジタルデータである。ラッチアレイ４０には、後述するように、複数のラッチを有している。複数のラッチのそれぞれに、シフトレジスタ３０の出力パルスのタイミングに応じて、データが書き込まれる。

図４に図３に示したシフトレジスタ３０、ラッチアレイ４０の回路の詳細を示す。図４では、１つのＲＤａｔａ、１つのＧＤａｔａ、１つのＢＤａｔａの処理に係るシフトレジスタ３０、ラッチアレイ４０のそれぞれの一部の回路を示している。実際の表示装置においては、図１に示した画素１１０の列数に応じて、図４に示した回路が複数設けられた構成となる。シフトレジスタ３０は複数のフリップフロップ３１が直列に接続された構成を有する。また、ラッチアレイ４０は前述したように、複数のラッチ４１を有する。

各データが書き込まれるラッチ４１がフリップフロップ３１による出力信号Ｓ／ＲＯＵＴ＜Ａ＞（Ａは自然数）によって順次選択される。図４では、出力信号Ｓ／ＲＯＵＴ＜ｎ＞が、対応する複数のラッチ４１に出力される。複数のラッチ４１のそれぞれは１ビットのデジタル信号を保持する。

各ラッチ４１は、対応するスイッチ４２を介して信号線１０に接続される。信号線１０に出力されたラッチ４１のデータは、バッファー５０を介して、列ＤＡＣ回路３０２のうちの対応するＤＡＣ回路に出力される。

制御回路４００から出力される信号ＳＥＬ＜Ｂ＞（Ｂは図４においては０～２の自然数）によって、ＲＤａｔａ、ＧＤａｔａ、ＢＤａｔａの中から信号線１０に出力されるデータが選択される。例えば、信号ＳＥＬ＜０＞がアクティブとなると、ＲＤａｔａ＜０＞～＜７＞が対応する信号線１０、バッファー５０を介して対応するＤＡＣ回路に出力される。以下同様に、信号ＳＥＬ＜１＞がアクティブとなることによってＧＤａｔａ＜０＞～＜７＞がＤＡＣ回路に出力される。信号ＳＥＬ＜２＞がアクティブとなることによってＢＤａｔａ＜０＞～＜７＞がＤＡＣ回路に出力される。

図４に示した回路の動作を、図５のタイミングチャートを用いて説明する。シフトレジスタ３０が含むフリップフロップ３１のうち、１列目のフリップフロップ３１（図４では不図示）に信号ＰＳＴが入力される。この信号ＰＳＴが入力されたフリップフロップ３１は、入力されるクロック信号ＣＬＫの立ち上がりエッジに同期した信号Ｓ／ＲＯＵＴ＜０＞を、対応する複数のラッチ４１と、後段のフリップフロップ３１のそれぞれに出力する。フリップフロップ３１の出力信号Ｓ／ＲＯＵＴの立下りタイミングにおける、ＲＤａｔａ、ＧＤａｔａ、ＢＤａｔａの各データの値が、データの各ビットに対応するラッチ４１に保持される。最終列（本実施形態では１０４３列目）のフリップフロップ３１の出力信号Ｓ／ＲＯＵＴが出力されたときに画素アレイ１００の所定の１行分のデータの、ラッチアレイ４０による保持が完了する。その後、信号ＳＥＬ＜０＞がアクティブとなることにより、各列の１画素分のＲＤａｔａが信号線１０、バッファー５０を介して、それぞれのラッチ４１が対応するＤＡＣ回路に同時に出力される。以下、同様にして制御回路４００は信号ＳＥＬ＜１＞、信号ＳＥＬ＜２＞を順次アクティブにする。これによって、ＲＤａｔａ、ＧＤａｔａ、ＢＤａｔａが列ＤＡＣ回路３０２に出力される。Ｒ、Ｇ、Ｂの３画素分のＲＧＢデータの出力が完了することによって、画素１１０の１行の走査が完了する。このとき、出力されるＲＤａｔａ、ＧＤａｔａ、ＢＤａｔａの順番は異なっていても良い。

図６に、信号線１０とラッチ４１の平面レイアウト（表示装置を上面から見た場合のレイアウト）を示す。これは、１つの色に対応するＤａｔａの８ｂｉｔ分のレイアウトを表わしている。

１つの信号線１０と１つのラッチ４１は、ビア２０で接続される。このビア２０を介して、ラッチ４１が保持したデータが信号線１０に出力される。

図４のように、互いに異なるビットの信号を伝送する複数の信号線１０が隣り合うように配されている。この場合、複数の信号線１０の間で寄生容量が生じる。この寄生容量によって、一方の信号線１０の信号レベルの変化が他の信号線１０の電位を変動させる、いわゆるクロストークが発生しやすくなる。

例えば、図５において、ＤＡＴＡ＜１＞のように信号電位がＤＡＴＡ＜０＞、ＤＡＴＡ＜２＞とは逆相で出力される場合がある。この場合、ＤＡＴＡ＜１＞を伝送する信号線１０とＤＡＴＡ＜０＞を伝送する信号線１０との間の寄生容量と、ＤＡＴＡ＜１＞を伝送する信号線１０とＤＡＴＡ＜２＞を伝送する信号線１０との間の寄生容量が、同相での出力に比べて増大する。

この結果、ＤＡＴＡ＜０＞、ＤＡＴＡ＜２＞の各々の信号レベルが、ＤＡＴＡ＜１＞の信号レベルの変化によって変動する。あるいは、ＤＡＴＡ＜１＞の信号レベルが、ＤＡＴＡ＜０＞、ＤＡＴＡ＜２＞の各々の信号レベルの変化によって変動する。

例えば、ＤＡＴＡ＜１＞が電源電位レベル（Ｈｉｇｈレベル；以下Ｈｉレベルなどと呼ぶ）からＧＮＤレベル（Ｌｏｗレベル；以下Ｌｏレベルなどと呼ぶ）に変化し、ＤＡＴＡ＜０＞、ＤＡＴＡ＜２＞がＬｏレベルからＨｉレベルに変化する場合を考える。この場合、ＤＡＴＡ＜１＞の信号線１０において、信号ＳＥＬによる選択期間終了時にバッファー５０の論理閾値を下回らなければ、ＤＡＴＡ＜１＞は、本来Ｌｏレベルであるべきところ、Ｈｉレベルとなる。したがって、本来のデジタル画像データと異なるデータの値が画素に出力される。この結果、表示装置が表示する画像の品質の低下（輝度、色の一方あるいは両方が本来の画像とは異なる等）が生じる。

特に近年、ラッチ４１の電源電位の低電位化、微細化等によって、ラッチ４１の駆動能力が小さくなる一方、表示装置のリフレッシュレートは高くなってきている。したがって、複数の信号線間のクロストークによる表示画像の画質低下の課題が大きくなってきている。

図７は、本実施形態の信号線１０の平面レイアウト図（表示装置を上面から見た図）を示している。

図７に示した配置では、複数の信号線１０の間に、シールド線６０を設けている。これにより、複数の信号線１０の間の寄生容量を小さくすることができる。よって、複数の信号線１０の間でクロストークを生じにくくすることができる。この結果、クロストークによって生じる、信号線１０の信号レベルの変動を抑制することができる。よって、表示画像の画質の低下を生じにくくすることができる。

図７に示したシールド線６０は、典型的には、所定の電位として、接地電位（ＧＮＤ電位）が与えられている。つまり、複数の信号線がデジタル信号の伝送を開始してから終了するまでの期間にわたって、シールド線に所定の電位が与えられていると言える。

ただし、シールド線の電位は、この例に限定されるものでは無く、他の電位（例えば正の電源電位）が固定的に与えられていても良い。また、他の例として、シールド線６０の電位は変化しても良い。例えば、シールド線６０を、信号線１０の信号レベル変化のタイミングと重ならないタイミングで変化するような信号が与えられる信号線としても良い。例えば、フリップフロップ３１の出力する信号を伝送する配線としても良い。

このような場合のシールド線６０のレイアウト例を図８に示す。フリップフロップ３１が出力する信号Ｓ／ＲＯＵＴを伝送する信号線６１を、複数の信号線１０の間にシールド線として配置している。また、図８の例ではさらに、固定の電位（典型的にはＧＮＤ電位）が与えられるシールド線６０を複数の信号線１０の間に配置している。このように、固定の電位が与えられる配線と、信号線１０の電位が変化するタイミングとは別のタイミングで電位が変化する信号線とを、複数の信号線１０の間に配置するようにしても良い。

なお、図８に示したラッチ４１は、信号Ｓ／ＲＯＵＴ＜ｎ＞が入力されるため、信号Ｓ／ＲＯＵＴを伝送する信号線６１と、ラッチ４１とはビア６２によって接続されている。

図９には、図７に示したシールド線６０、信号線１０の断面レイアウトを示した。シリコン（Ｓｉ）基板８０の上（表示面側）に、信号線１０が設けられている。その信号線１０が設けられた配線層にシールド線６０が設けられている。

ここまで、信号線１０とシールド線６０が１つの配線層に設けられた例を説明した。

他の例として、複数の信号線１０の一部と、他の一部が互いに異なる配線層に設けられた例を説明する。

図１０は、シールド線６０、信号線１０の断面レイアウトを示した図である。複数の信号線１０の一部と、他の一部は、互いに異なる配線層である第１層、第２層に配されている。

シールド線６０もまた、複数の信号線１０が配された第１層、第２層のそれぞれに対応して、複数の配線層に設けられている。また、複数の配線層に設けられたシールド線６０は、第１層と第２層の間の第３層のシールド線９０を介して、ビアによって接続されている。このシールド線９０は、互いに異なる配線層に配された複数の信号線１０に、平面視において重なるように配されている。これにより、互いに異なる配線層に配された複数の信号線１０の間の寄生容量を低減することができる。

以上説明したように、本実施形態の表示装置は、複数の信号線１０の間に、シールド線を設ける。これにより、複数の信号線１０の間の寄生容量を低減し、クロストークを生じにくくすることができる。これにより、クロストークによって生じる表示画像の画質の低下を生じにくくすることができる。

（第２の実施形態）
以下、第２の実施形態について第１の実施形態と異なる点を中心に説明する。

図１０は本実施形態における水平走査回路３０１を示した図である。第１の実施形態に対して２ｎｄラッチアレイ４３が追加されている。水平走査回路３０１が、ある行の画素１１０に出力する信号に対応するデジタルデータを列ＤＡＣ回路３０２に出力する出力動作を行う。この出力動作を行う期間に、制御回路４００から出力される、別の行の画素１１０に出力する信号に対応するデジタルデータを水平走査回路３０１が取り込む動作を、出力動作と並行して行うことができる。これにより、全ての画素１１０に信号を書き込む期間を短縮することができる。

図１２は本実施形態の１列の画素に対応した列回路を示している。２ｎｄラッチアレイ４３と１ｓｔラッチアレイ４２は、第１の実施形態で述べたラッチアレイ４０と同じくラッチ４１を有する。この場合、第１ラッチアレイである１ｓｔラッチアレイ４２が出力する信号が、第２ラッチアレイである２ｎｄラッチアレイに入力される。また、１ｓｔラッチアレイ４２から出力されるデータの保持動作の制御信号として、信号ＰＬＡＴが、図１に示した制御回路４００から入力される。

図１２のタイミングチャートを用いて、本実施形態の表示装置の動作を説明する。１ｓｔラッチアレイ４２へのデータ書き込み動作は第１の実施形態と同じである。

データ書き込みが１ｓｔラッチアレイ４２の全列で完了した後、制御回路４００は信号ＰＬＡＴをアクティブとする。これにより、１ｓｔラッチアレイ４２が保持したデータを、２ｎｄラッチアレイ４３が保持する。典型的には、１ｓｔラッチアレイ４２が備えるラッチ４１の配列に対応して、２ｎｄラッチアレイ４３のラッチ４１が配列される。信号ＰＬＡＴがアクティブとなることにより、２ｎｄラッチアレイ４３のラッチ４１は、１ｓｔラッチアレイ４２の対応するラッチ４１が出力するデータを保持する。典型的には、２ｎｄラッチアレイ４３の各ラッチ４１は、１ｓｔラッチアレイ４２の各ラッチ４１のデータを同時に保持する。

その後、２ｎｄラッチアレイ４３は、対応する信号線１０に保持したデータを出力する。本実施形態では、制御回路４００から水平走査回路３０１へのデータの入力動作を行うラッチと、水平走査回路３０１から列ＤＡＣ回路３０２へのデータの出力動作を行うラッチとを別々に設けている。これにより、制御回路４００から水平走査回路３０１へのデータの入力と、水平走査回路３０１から列ＤＡＣ回路３０２へのデータの出力とを並行して行うことができる。

本実施形態では、第１の実施形態に比べ、２ｎｄラッチアレイ４３を備える分、水平走査回路３０１の回路の素子数が多い。その一方、表示装置の大きさには制約が有る。例えば、カメラの電子ビューファインダー、モバイル端末のディスプレイ等では、そのカメラ、モバイル端末の用途、仕様等によって表示装置のレイアウトは制限される。このため、水平走査回路３０１の回路面積を大きくすることは容易ではない。よって、水平走査回路３０１は、第１の実施形態に比べて微細化が求められる傾向が有る。したがって、複数の信号線１０の間隔は第１の実施形態よりも狭まる傾向にある。このため、第１の実施形態に比べ、複数の信号線１０の間でクロストークが生じやすくなる。したがって、第１の実施形態の表示装置に比べ、クロストークによる表示画像の画質の低下が生じやすい。したがって、本実施形態では、第１の実施形態で示した図７、図８の構成で、複数の信号線１０の間にシールド線６０を設けることによる、クロストークの低減効果は第１の実施形態に比べて顕著となる。

なお、本実施形態では、制御回路４００から水平走査回路３０１へのデータの入力と、水平走査回路３０１から列ＤＡＣ回路３０２へのデータの出力とを並行して行う。したがって、フリップフロップ３１の出力を伝送する配線は、信号線１０の信号レベルが変化するタイミングで信号レベルが変化する可能性が有る。一方、２ｎｄラッチアレイ４３が列ＤＡＣ回路３０２にデータを出力している期間、信号ＰＬＡＴはノンアクティブで一定である。従って、信号線１０の信号レベルが変化するタイミングと重ならないタイミングで変化する信号を伝送する信号線をシールド線として用いる場合、図１４に示したように、信号ＰＬＡＴを伝送する信号線をシールド線として用いるのが良い。

本実施形態の効果が顕著に現れる例を説明する。ラッチ４１は、図１５に示すように、複数のインバータが直列に接続されたバッファ部を有する。ラッチ４１内のインバータは、例えば図１６のようにＮＭＯＳトランジスタとＰＭＯＳトランジスタを備える構成とすることができる。一般的にはＰＭＯＳトランジスタの方がＮＭＯＳトランジスタに比べて、同じゲート幅で形成した場合、駆動能力が弱い傾向を示す。これはキャリア移動度が正孔の方が電子よりも小さいためである。このため、信号線１０に信号を出力する際にはＨｉレベルからＬｏレベルに下げる場合に比べて、ＬｏレベルからＨｉレベルに上げる方が時間を要する。図１３の動作においてＤＡＴＡ＜１＞がＬｏレベルからＨｉレベルに変化するタイミングに、ＤＡＴＡ＜０＞とＤＡＴＡ＜２＞がＨｉレベルからＬｏレベルに変化する場合がある。この場合には、ＤＡＴＡ＜１＞はＤＡＴＡ＜０＞、ＤＡＴＡ＜２＞からのクロストークを受け、Ｌｏレベル側に電位が振られる。図１５に示したラッチ４１のバッファ部の構成では、ＤＡＴＡ＜１＞に接続されるラッチ４１の入出力のフィードバックループに信号線１０が接続される。このため、本来Ｈｉレベルで保持されるべき信号がクロストークによりＬｏレベルでフィードバックがかかり、信号ＰＬＡＴがノンアクティブとなるとデータがＬｏレベルとしてラッチ４１に保持される。しかし、本実施形態では、シールド線６０を複数の信号線１０の間に設ける。これにより、複数の信号線１０の一方の信号線１０の信号変化が他方の信号線１０の信号を変化させるクロストークを低減することができる。これにより、データの書き変わりを防止することができ、表示画像の画質の低下を抑制できる。

また、本実施形態においてもシールド線６０を第１の実施形態の図１１と同様に複数層にわたって設けることができる。これにより、第１の実施形態の図１１の構成と同じく、クロストークを低減することができる効果を有する。

（第３の実施形態）
本実施形態に係る表示装置は、マルチファンクションプリンタ、インクジェットプリンタ等の画像形成装置の表示部に用いられてよい。その際には、表示機能と操作機能との双方を有してもよい。

図１７は、本実施形態に係る表示装置の一例を表す模式図である。表示装置１０００は、上部カバー１００１と、下部カバー１００９と、の間に、タッチパネル１００３、表示パネル１００５、フレーム１００６、回路基板１００７、バッテリー１００８、を有してよい。タッチパネル１００３および表示パネル１００５は、フレキシブルプリント回路ＦＰＣ１００２、１００４が接続されている。表示パネル１００５には、上述した各実施形態のいずれかの表示素子が設けられている。プリント基板１００７には、トランジスタがプリントされている。バッテリー１００８は、表示装置が携帯機器でなければ、設けなくてよいし、携帯機器であっても、この位置に設ける必要はない。

本実施形態に係る表示装置は、カメラ等、複数のレンズを有する光学系と、当該光学系を通過した光を受光する撮像素子とを有する撮像装置の表示部に用いられてよい。撮像装置は、撮像素子が取得した情報を表示する表示部を有してよい。また、表示部は、撮像装置の外部に露出した表示部であっても、ファインダ内に配置された表示部であってもよい。

図１８は、本実施形態に係る撮像装置の一例を表す模式図である。撮像装置１１００は、ビューファインダ１１０１、背面ディスプレイ１１０２、筐体１１０３、操作部１１０４を有してよい。ビューファインダ１１０１は、本発明に係る表示装置を有してよい。その場合、表示装置は、撮像する画像のみならず、環境情報、撮像指示等を表示してよい。環境情報には、外光の強度、外光の向き、被写体の動く速度、被写体が遮蔽物に遮蔽される可能性等であってよい。

撮像に好適なタイミングはわずかな時間なので、少しでも早く情報を表示した方がよい。したがって、本発明の有機ＥＬ素子を用いた表示装置を用いるのが好ましい。有機ＥＬ素子は応答速度が速いからである。有機ＥＬ素子を用いた表示装置は、表示速度が求められる、これらの装置、液晶表示装置よりも好適に用いることができる。

撮像装置１１００は、不図示の光学部を有する。光学部は複数のレンズを有し、筐体１１０３内に収容されている撮像素子に像を結像する。複数のレンズは、その相対位置を調整することで、焦点を調整することができる。この操作を自動で行うこともできる。

本実施形態に係る表示装置は、赤色、緑色、青色を有するカラーフィルタを有してよい。カラーフィルタは、当該赤色、緑色、青色がデルタ配列で配置されてよい。

本実施形態に係る表示装置は、携帯端末の表示部に用いられてもよい。その際には、表示機能と操作機能との双方を有してもよい。携帯端末としては、スマートフォン等の携帯電話、タブレット、ヘッドマウントディスプレイ等が挙げられる。これらは通信機器あるいは電子機器とも呼ばれる。

図１９は、本実施形態に係る携帯機器の一例を表す模式図である。携帯機器１２００は、表示部１２０１と、操作部１２０２と、筐体１２０３を有する。筐体１２０３には、回路、当該回路を有するプリント基板、バッテリー、通信部、を有してよい。操作部１２０２は、ボタンであってもよいし、タッチパネル方式の反応部であってもよい。操作部は、指紋を認識してロックの解除等を行う、生体認識部であってもよい。

図２０は、本実施形態に係る表示装置の一例を表す模式図である。図２０（ａ）は、テレビモニタやＰＣモニタ等の表示装置である。表示装置１３００は、額縁１３０１を有し表示部１３０２を有する。表示部１３０２には、本発明に係る発光装置が用いられてよい。

額縁１３０１と、表示部１３０２を支える土台１３０３を有している。土台１３０３は、図２０（ａ）の形態に限られない。額縁１３０１の下辺が土台を兼ねてもよい。

また、額縁１３０１および表示部１３０２は、曲がっていてもよい。その曲率半径は、５０００ｍｍ以上６０００ｍｍ以下であってよい。

図２０（ｂ）は本実施形態に係る表示装置の他の例を表す模式図である。図２０（ｂ）の表示装置１３１０は、折り曲げ可能に構成されており、いわゆるフォルダブルな表示装置である。表示装置１３１０は、第一表示部１３１１、第二表示部１３１２、筐体１３１３、屈曲点１３１４を有する。第一表示部１３１１と第二表示部１３１２とは、本発明に係る発光装置を有してよい。第一表示部１３１１と第二表示部１３１２とは、つなぎ目のない１枚の表示装置であってよい。第一表示部１３１１と第二表示部１３１２とは、屈曲点で分けることができる。第一表示部１３１１、第二表示部１３１２は、それぞれ異なる画像を表示してもよいし、第一および第二表示部とで一つの画像を表示してもよい。

１１０ 画素
３００ 信号出力回路
１０００ 表示装置
１００１ 上部カバー
１００２ フレキシブルプリント回路
１００３ タッチパネル
１００４ フレキシブルプリント回路
１００５ 表示パネル
１００６ フレーム
１００７ 回路基板
１００８ バッテリー
１００９ 下部カバー
１１００ 撮像装置
１１０１ ビューファインダ
１１０２ 背面ディスプレイ
１１０３ 操作部
１１０４ 筐体
１２００ 携帯機器
１２０１ 表示部
１２０２ 操作部
１２０３ 筐体
１３００ 表示装置
１３０１ 額縁
１３０２ 表示部
１３０３ 土台
１３１０ 表示装置
１３１１ 第一表示部
１３１２ 第二表示部
１３１３ 筐体
１３１４ 屈曲点

Claims (11)

1. 複数のデジタルアナログ変換回路と、
   デジタル信号が入力され、前記デジタル信号を複数のデジタルアナログ変換回路のそれぞれに出力する水平走査回路と、
   前記複数のデジタルアナログ変換回路のうち、対応して設けられたデジタルアナログ変換回路が前記デジタル信号をデジタルアナログ変換したアナログ信号が入力される、行列状に配列された複数の発光素子とを有する表示装置であって、
   前記水平走査回路は、前記デジタル信号を保持するラッチ部と、
   前記ラッチ部から前記複数のデジタルアナログ変換回路に前記デジタル信号を伝送する複数の信号線と、
   前記複数の信号線の間に配されたシールド線とを有することを特徴とする表示装置。
2. 前記複数の信号線が前記デジタル信号の伝送を開始してから終了するまでの期間、前記シールド線に所定の電位が与えられることを特徴とする請求項１に記載の表示装置。
3. 前記所定の電位が接地電位であることを特徴とする請求項２に記載の表示装置。
4. 前記シールド線は、前記複数の信号線とは異なる信号を伝送する配線であり、
   前記シールド線の電位が変化するタイミングは、前記複数の信号線が前記デジタル信号の伝送を開始してから終了するまでの期間以外の期間、かつ、前記信号線の電位が変化するタイミングとは別のタイミングであることを特徴とする請求項２または３に記載の表示装置。
5. 前記シールド線が配された配線層に、前記複数の信号線の少なくとも一部が配されていることを特徴とする請求項１～４のいずれか１項に記載の表示装置。
6. 前記複数の信号線の一部が第１層に配され、前記複数の信号線の他の一部が第２層に配され、
   前記シールド線が、前記第１層と前記第２層の間の第３層に配されていることを特徴とする請求項１～５のいずれか１項に記載の表示装置。
7. 前記第１層および前記第２層に、前記シールド線がさらに配されていることを特徴とする請求項６に記載の表示装置。
8. 前記シールド線が配された配線層に、前記複数の信号線の全てが配されていることを特徴とする請求項１～７のいずれか１項に記載の表示装置。
9. 前記ラッチ部は、第１ラッチアレイと第２ラッチアレイとを有し、
   前記第１ラッチアレイは入力されるデジタル信号を保持するとともに前記第２ラッチアレイに出力し、
   前記第２ラッチアレイは、前記第１ラッチアレイから入力される前記デジタル信号を保持するとともに前記複数のデジタルアナログ変換回路に出力し、
   前記複数の画素の内の一部の画素に出力される前記アナログ信号に対応する前記デジタル信号を、前記第２ラッチアレイが前記複数のデジタルアナログ変換回路に出力している期間に、前記複数の画素の内の他の一部の画素に出力される前記アナログ信号に対応する前記デジタル信号を、前記第１ラッチアレイが保持することを特徴とする請求項１～８のいずれか１項に記載の表示装置。
10. 請求項１～９のいずれか１項に記載の表示装置が、前記表示装置に接続された回路基板をさらに有することを特徴とする表示装置。
11. 複数のレンズを有する光学部と、前記光学部を通過した光を受光する撮像素子と、画像を表示する表示部と、を有する撮像装置であって、
    前記表示部は、前記撮像素子が撮像した画像を表示する表示部であり、前記表示部は請求項１～１０のいずれか１項に記載の表示装置を有することを特徴とする撮像装置。

Images