KR101597755B1 - 표시 장치 및 이의 구동 방법 - Google Patents

표시 장치 및 이의 구동 방법 Download PDF

Info

Publication number
KR101597755B1
KR101597755B1 KR1020130058558A KR20130058558A KR101597755B1 KR 101597755 B1 KR101597755 B1 KR 101597755B1 KR 1020130058558 A KR1020130058558 A KR 1020130058558A KR 20130058558 A KR20130058558 A KR 20130058558A KR 101597755 B1 KR101597755 B1 KR 101597755B1
Authority
KR
South Korea
Prior art keywords
signal
gate
clock control
signals
scan start
Prior art date
Application number
KR1020130058558A
Other languages
English (en)
Other versions
KR20140137716A (ko
Inventor
이원준
왕인수
이기창
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020130058558A priority Critical patent/KR101597755B1/ko
Priority to US14/082,820 priority patent/US20140347344A1/en
Publication of KR20140137716A publication Critical patent/KR20140137716A/ko
Application granted granted Critical
Publication of KR101597755B1 publication Critical patent/KR101597755B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0219—Reducing feedthrough effects in active matrix panels, i.e. voltage changes on the scan electrode influencing the pixel voltage due to capacitive coupling
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/06—Handling electromagnetic interferences [EMI], covering emitted as well as received electromagnetic radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 표시 장치 및 이의 구동 방법에 관한 것으로, 복수의 게이트 신호를 전달하는 복수의 게이트 선, 복수의 데이터 신호를 전달하는 복수의 데이터 선, 대응하는 게이트 선 및 대응하는 데이터 선에 연결된 복수의 화소를 포함하는 표시 패널과, 입력 영상 신호 및 입력 제어 신호에 따라 영상 데이터, 데이터 제어 신호 및 게이트 제어 신호를 생성하는 신호 제어부와, 적어도 두 개의 연결 패드를 포함하고, 두 개의 연결 패드 각각을 통해 인가되는 제1 레벨 또는 제2 레벨의 전압에 대응하는 복수의 튜닝 신호를 생성하는 타이밍 설정부, 및 복수의 튜닝 신호 및 게이트 제어 신호를 이용하여 복수의 게이트 신호를 생성하는 게이트 구동부를 포함한다.

Description

표시 장치 및 이의 구동 방법{DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은 표시 장치 및 이의 구동 방법에 관한 것으로, 특히 게이트 구동부를 포함하는 표시 장치에 관한 것이다.
일반적으로 표시 장치는 액정 표시 장치(LCD; Liquid Crystal Display), 유기 발광 표시 장치(Organic Light Emitting Diode Display), 및 전기 영동 표시 장치(Electrophoretic display) 등이 있다. 표시 장치는 게이트 구동 IC 및 데이터 구동IC를 포함한다.
게이트 구동 IC는 ASG(Amorphous Silicon Gate) 형태로 박막 트랜지스터 기판에 집적되어 형성된다. 게이트 구동 IC는 복수의 쉬프트 레지스터를 포함하며, 각 쉬프트 레지스터는 대응하는 게이트 선에 화소를 온(on) 또는 오프(off)하는 게이트 신호를 인가한다. 그리고, 데이터 구동 IC는 영상 데이터를 데이터 전압으로 변환한 후, 데이터 선에 인가한다.
최근 표시 장치의 대형 패널에 대한 수요가 많다. 이에 따라, 대형 패널을 고해상도로 구현하기 위한 고속 구동 기술 및 유효 표시 영역을 증가시키기 위한 슬림 베젤 구현 기술에 관심이 높다. 슬림 베젤의 표시 장치를 구현하기 위해 게이트 구동 IC의 입력 배선들의 폭도 좁아진다.
한편, 대형 패널을 고속으로 구동하기 위해 복수의 쉬프트 레지스터 각각을 제어하는 복수의 주사 시작 신호 및 클럭 제어 신호를 이용한다. 그런데, 복수의 주사 시작 신호 및 클럭 제어 신호를 입력하는 배선들의 폭이 좁아지고, 간격도 좁아짐에 따라 배선들 간의 커플링 커패시턴스에 의해 신호들이 비정상적으로 출력된다. 또한, 게이트 구동 IC를 설계하여 기판에 부착한 이후에는 게이트 신호의 타이밍을 변경할 수 없어 제약이 많다.
따라서, 본 발명의 실시 예는 슬림 베젤을 구현함과 동시에 배선들 간의 커플링 커패시턴스를 감소시키고, 게이트 구동 IC를 기판에 부착한 이후에도 게이트 신호의 타이밍을 변경시킬 수 있는 표시 장치 및 이의 구동 방법을 제공한다.
본 발명의 실시 예는 표시 장치에 관한 것으로, 복수의 게이트 신호를 전달하는 복수의 게이트 선, 복수의 데이터 신호를 전달하는 복수의 데이터 선, 대응하는 게이트 선 및 대응하는 데이터 선에 연결된 복수의 화소를 포함하는 표시 패널; 입력 영상 신호 및 입력 제어 신호에 따라 영상 데이터, 데이터 제어 신호 및 게이트 제어 신호를 생성하는 신호 제어부; 적어도 두 개의 연결 패드를 포함하고, 상기 두 개의 연결 패드 각각을 통해 인가되는 제1 레벨 또는 제2 레벨의 전압에 대응하는 복수의 튜닝 신호를 생성하는 타이밍 설정부; 및 상기 복수의 튜닝 신호 및 상기 게이트 제어 신호를 이용하여 상기 복수의 게이트 신호를 생성하는 게이트 구동부를 포함하고, 상기 게이트 제어 신호는 주사 시작을 지시하는 주사 시작 기준 신호 및 상기 게이트 신호 각각의 펄스 폭을 제어하는 클럭 제어 기준 신호를 포함하고, 상기 게이트 구동부는 상기 복수의 게이트 선을 복수의 그룹으로 구분하고, 상기 복수의 튜닝 신호에 따라 상기 주사 시작 기준 신호 및 상기 클럭 제어 기준 신호를 지연시켜 상기 복수의 그룹 각각에 대응하는 복수의 주사 시작 신호 및 클럭 제어 신호를 생성하는 타이밍 제어부를 포함한다.
여기서, 상기 게이트 구동부는 상기 복수의 튜닝 신호 각각을 상기 제1 레벨 또는 상기 제2 레벨의 전압에 대응하는 디지털 비트로 변환하여 타이밍 정보를 생성하고, 미리 저장된 룩업 테이블로부터 상기 타이밍 정보에 대응하는 지연 시간을 추출하여 타이밍 데이터로 생성하는 주소 지정 레지스터부를 포함한다.
그리고, 상기 룩업 테이블에는 상기 타이밍 정보에 대응하는 상기 지연 시간이 저장되어 있다. 또한, 상기 타이밍 제어부는 상기 타이밍 데이터에 따라 상기 주사 시작 기준 신호 및 상기 클럭 제어 기준 신호를 상기 지연 시간만큼 지연시켜 상기 복수의 그룹 중 제1 그룹에 대응하는 제1 주사 시작 신호 및 제1 클럭 제어 신호를 생성하는 제1 서브 타이밍 제어부; 및 상기 타이밍 데이터에 따라 상기 주사 시작 기준 신호 및 상기 클럭 제어 기준 신호를 상기 지연 시간의 배수만큼 지연시켜 제2 주사 시작 신호 및 제2 클럭 제어 신호를 생성하는 제2 서브 타이밍 제어부를 포함한다.
여기서, 상기 제1 주사 시작 신호, 상기 제2 주사 시작 신호, 상기 제1 클럭 제어 신호 및 상기 제2 클럭 제어 신호의 펄스 폭은 동일하다. 그리고, 상기 타이밍 제어부는 상기 타이밍 데이터에 따라 상기 주사 시작 기준 신호를 상기 지연 시간만큼 지연시켜 상기 주사 시작 신호를 생성하고, 상기 타이밍 데이터에 따라 상기 클럭 제어 기준 신호를 상기 지연 시간만큼 지연시켜 상기 복수의 그룹 중 제1 그룹에 대응하는 제1 클럭 제어 신호를 생성하고, 상기 타이밍 데이터에 따라 상기 클럭 제어 기준 신호를 상기 지연 시간의 배수만큼 지연시켜 제2 그룹에 대응하는 제2 클럭 제어 신호를 생성하는 서브 타이밍 제어부를 포함한다.
또한, 상기 서브 타이밍 제어부는 상기 주사 시작 신호를 상기 제1 클럭 제어 신호 및 상기 제2 클럭 제어 신호의 상승 에지를 동시에 포함하는 펄스 폭으로 생성한다. 여기서, 상기 게이트 구동부는 상기 복수의 그룹 각각에 대응하고, 상기 대응하는 주사 시작 신호의 활성화 구간 동안 상기 대응하는 클럭 제어 신호의 상승 에지에 동기되어 복수의 펄스 신호를 생성하는 복수의 쉬프트 레지스터; 상기 복수의 펄스 신호 각각을 게이트 온 전압 및 게이트 오프 전압 레벨로 변환하여 복수의 게이트 펄스 신호를 출력하는 복수의 레벨 쉬프터; 및 상기 복수의 게이트 펄스 신호를 버퍼링하여 상기 복수의 게이트 신호를 출력하는 출력 버퍼부를 포함한다.
그리고, 본 발명의 실시 예에 따른 복수의 게이트 신호를 전달하는 복수의 게이트 선, 복수의 데이터 신호를 전달하는 복수의 데이터 선, 대응하는 게이트 선 및 대응하는 데이터 선에 연결된 복수의 화소를 포함하는 표시 패널, 입력 영상 신호 및 입력 제어 신호에 따라 영상 데이터, 데이터 제어 신호 및 게이트 제어 신호를 생성하는 신호 제어부, 제1 레벨 또는 제2 레벨의 전압에 연결된 적어도 두 개의 연결 패드를 포함하는 타이밍 설정부 및 상기 복수의 게이트 선을 복수의 그룹으로 구분하여 상기 복수의 그룹 각각에 대응하는 상기 복수의 게이트 신호를 생성하는 게이트 구동부를 포함하는 표시 장치의 구동 방법은 상기 입력 제어 신호에 따라 주사 시작을 지시하는 주사 시작 기준 신호 및 상기 복수의 게이트 신호 각각의 펄스 폭을 제어하는 클럭 제어 기준 신호를 상기 게이트 제어 신호로 생성하는 단계; 상기 적어도 두 개의 연결 패드 각각을 통해 인가되는 상기 제1 레벨 또는 상기 제2 레벨의 전압에 대응하는 복수의 튜닝 신호를 생성하는 단계; 상기 복수의 튜닝 신호에 따라 상기 주사 시작 기준 신호 및 상기 클럭 제어 기준 신호를 지연시켜 상기 복수의 그룹 각각에 대응하는 복수의 주사 시작 신호 및 클럭 제어 신호를 생성하는 단계; 및 상기 복수의 주사 시작 신호 및 클럭 제어 신호에 따라 상기 복수의 게이트 신호를 생성하는 단계를 포함한다.
여기서, 본 발명의 실시 예에 따른 표시 장치의 구동 방법은 상기 복수의 튜닝 신호 각각을 상기 제1 레벨 또는 상기 제2 레벨의 전압에 대응하는 디지털 비트로 변환하여 타이밍 정보를 생성하는 단계; 및 미리 저장된 룩업 테이블로부터 상기 타이밍 정보에 대응하는 지연 시간을 추출하여 타이밍 데이터로 생성하는 단계를 더 포함한다.
또한, 상기 복수의 주사 시작 신호 및 클럭 제어 신호를 생성하는 단계는 상기 타이밍 데이터에 따라 상기 주사 시작 기준 신호 및 상기 클럭 제어 기준 신호를 상기 지연 시간만큼 지연시켜 상기 복수의 그룹 중 제1 그룹에 대응하는 제1 주사 시작 신호 및 제1 클럭 제어 신호를 생성하는 단계; 및 상기 타이밍 데이터에 따라 상기 주사 시작 기준 신호 및 상기 클럭 제어 기준 신호를 상기 지연 시간의 배수만큼 지연시켜 상기 복수의 그룹 중 제2 그룹에 대응하는 제2 주사 시작 신호 및 제2 클럭 제어 신호를 생성하는 단계를 포함한다.
그리고, 상기 복수의 주사 시작 신호 및 클럭 제어 신호를 생성하는 단계는 상기 제1 주사 시작 신호, 상기 제2 주사 시작 신호, 상기 제1 클럭 제어 신호 및 상기 제2 클럭 제어 신호의 펄스 폭을 동일하게 출력하는 단계를 더 포함한다.
여기서, 상기 복수의 주사 시작 신호 및 클럭 제어 신호를 생성하는 단계는 상기 타이밍 데이터에 따라 상기 주사 시작 기준 신호를 상기 지연 시간만큼 지연시켜 상기 주사 시작 신호를 생성하는 단계; 상기 타이밍 데이터에 따라 상기 클럭 제어 기준 신호를 상기 지연 시간만큼 지연시켜 상기 복수의 그룹 중 제1 그룹에 대응하는 제1 클럭 제어 신호를 생성하는 단계; 및 상기 타이밍 데이터에 따라 상기 클럭 제어 기준 신호를 상기 지연 시간의 배수만큼 지연시켜 상기 복수의 그룹 중 제2 그룹에 대응하는 제2 클럭 제어 신호를 생성하는 단계를 포함한다.
또한, 상기 복수의 주사 시작 신호 및 클럭 제어 신호를 생성하는 단계는 상기 주사 시작 신호를 상기 제1 클럭 제어 신호 및 상기 제2 클럭 제어 신호의 상승 에지를 동시에 포함하는 펄스 폭으로 생성하는 단계를 더 포함한다.
그리고, 상기 복수의 게이트 신호를 생성하는 단계는 상기 복수의 그룹 각각에 대응하고, 상기 대응하는 주사 시작 신호의 활성화 구간 동안 상기 대응하는 클럭 제어 신호의 상승 에지에 동기되어 복수의 펄스 신호를 생성하는 단계; 상기 복수의 펄스 신호 각각을 게이트 온 전압 및 게이트 오프 전압 레벨로 변환하여 복수의 게이트 펄스 신호를 출력하는 단계; 및 상기 복수의 게이트 펄스 신호를 버퍼링하는 단계를 포함한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
본 발명의 실시 예에 따른 표시 장치는 게이트 구동 IC로 입력되는 신호 배선의 수를 감소시키고, 외부의 연결 패드를 이용하여 타이밍 정보를 게이트 구동 IC에 제공함으로써 슬림 베젤을 구현함과 동시에 배선들 간의 커플링 커패시턴스를 감소시킬 수 있는 효과를 제공한다.
또한, 게이트 구동 IC가 회로 기판에 장착된 이후에도 게이트 구동 IC의 동작 타이밍을 제어할 수 있는 효과를 제공한다.
도 1은 본 발명의 실시 예에 따른 표시 장치를 도시한 블록도.
도 2는 도 1에 도시된 게이트 구동부(300)의 상세 블록도.
도 3은 도 2에 도시된 타이밍 제어부(330)를 도시한 상세 블록도.
도 4는 도 2에 도시된 쉬프트 레지스터부(340) 및 레벨 쉬프터부(350)를 도시한 상세 블록도.
도 5는 본 발명의 다른 실시 예에 따른 타이밍 제어부(330')를 도시한 상세 블록도.
도 6은 본 발명의 다른 실시 예에 따른 주소 지정 레지스터부(320')를 도시한 도면.
도 7은 본 발명의 또 다른 실시 예에 따른 주소 지정 레지스터부(320")를 도시한 도면.
도 8 및 도 9는 비교 예 및 실시 예에 따른 게이트 구동부(300)의 입력 배선을 개략적으로 도시한 도면.
도 10 및 도 11은 비교 예 및 실시 예를 적용한 경우 복수의 게이트 신호(G1~Gn) 중 어느 하나를 도시한 도면.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있는 실시 예를 첨부된 도면을 참조로 하여 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 표시 장치를 도시한 블록도이다.
도 1을 참조하면, 본 발명의 실시 예에 따른 표시 장치(1)는 표시 패널(100), 신호 제어부(200), 게이트 구동부(300), 타이밍 설정부(400) 및 데이터 구동부(500)를 포함한다. 여기서, 신호 제어부(200), 게이트 구동부(300) 및 데이터 구동부(500)는 단일 칩으로 집적될 수 있으며, FPC(Flexible Printed Circuit) 상에 TCP(tape carrier package)의 형태로 표시 패널(100)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board) 상에 부착될 수 있다. 표시 패널(100)은 액정 표시 패널 및 유기 발광 표시 패널 중 하나일 수 있다.
표시 패널(100)은 복수의 게이트 신호(G1~Gn)를 전달하는 복수의 게이트 선(S1~Sn), 복수의 데이터 신호(D1~Dm)를 전달하는 복수의 데이터 선(DL1~DLm), 대응하는 게이트 선 및 대응하는 데이터 선에 연결된 복수의 화소(PX)를 포함한다.
신호 제어부(200)는 외부로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호, 예컨대, 수직 동기 신호(Vsync), 수평 동기 신호(Hsync), 메인 클럭 신호(MCLK) 및 데이터 인에이블 신호(DE) 등을 입력 받는다. 신호 제어부(200)는 입력 영상 신호(R, G, B) 및 입력 제어 신호에 따라 영상 데이터(DATA)를 생성하고, 데이터 제어 신호(CONT1)와 함께 데이터 구동부(400)에 전달한다.
그리고, 신호 제어부(200)는 입력 제어 신호에 따라 게이트 제어 신호(CONT2)를 생성하고, 게이트 구동부(300)에 전달한다. 여기서, 게이트 제어 신호(CONT2)는 주사 시작을 지시하는 주사 시작 기준 신호(STVS) 및 게이트 신호(G1~Gn) 각각의 펄스 폭을 제어하는 클럭 제어 기준 신호(CPVS)를 포함한다. 주사 시작 기준 신호(STVS) 및 클럭 제어 기준 신호(CPVS)는 각각 한 프레임 단위로 활성화되는 펄스 신호를 포함한다.
게이트 구동부(300)는 복수의 입력 핀(1~4)을 포함하고, 복수의 입력 핀(1~4)을 통해 타이밍 설정부(400)에 의해 설정된 복수의 튜닝 신호(T1~T4)를 전달받는다. 그리고, 게이트 구동부(300)는 제1 전원전압(VDD), 제2 전원전압(VSS), 접지전압(GND), 게이트 온 전압(VGG) 및 게이트 오프 전압(VEE)을 전달 받는다.
게이트 구동부(300)는 복수의 튜닝 신호(T1~T4)에 따라 타이밍 정보를 생성하고, 게이트 제어 신호(CONT2) 및 타이밍 정보를 이용하여 복수의 게이트 신호(G1~Gn)를 생성한다. 여기서, 게이트 구동부(300)는 복수의 게이트 선(S1~Sn)을 4개의 그룹으로 구분하고, 4개의 그룹 각각을 독립적으로 구동한다. 이하에서는 복수의 게이트 선(S1~Sn) 중 4n+1번째 게이트 선을 제1 그룹, 4n+2번째 게이트 선을 제2 그룹, 4n+3번째 게이트 선을 제3 그룹, 4n+4번째 게이트 선을 제4 그룹으로 정의하여 설명한다. (여기서, n은 0, 1, 2, …)
타이밍 설정부(400)는 복수의 연결 패드(P1~P4)를 포함하고, 복수의 연결 패드(P1~P4) 각각은 제1 전원전압(VDD) 또는 접지전압(GND)에 연결될 수 있다. 복수의 연결 패드(P1~P4) 각각은 복수의 배선(301~304)을 통해 게이트 구동부(300)에 연결되어 있다.
여기서, 복수의 연결 패드(P1~P4)는 게이트 구동부(300) 외부의 회로 기판 상에 배치된다. 복수의 연결 패드(P1~P4)와 제1 전원전압(VDD) 또는 접지전압(GND) 간의 연결 관계는 사용자에 의해 설정되며, 게이트 구동부(300)가 회로 기판 상에 부착된 이후에 연결될 수 있다.
그리고, 복수의 연결 패드(P1~P4) 각각과 제1 전원전압(VDD) 또는 접지전압(GND) 간의 연결 상태에 따라 복수의 배선(301~304)을 통해 게이트 구동부(300)로 전달되는 복수의 튜닝 신호(T1~T4)가 결정된다.
데이터 구동부(500)는 데이터 제어 신호(CONT1)에 따라 영상 데이터(DATA)를 복수의 데이터 신호(D1~Dm)로 변환하고, 복수의 데이터 신호(D1~Dm)를 대응하는 데이터 선(DL1~DLm)에 전달한다.
도 2는 도 1에 도시된 게이트 구동부(300)의 상세 블록도이다.
도 2를 참조하면, 본 발명의 실시 예에 따른 게이트 구동부(300)는 입력 버퍼부(310), 레지스터부(320), 타이밍 제어부(330), 쉬프트 레지스터부(340), 레벨 쉬프터부(350) 및 출력 버퍼부(360)를 포함한다. 여기서, 입력 버퍼부(310)는 주사 시작 기준 신호(STVS) 및 클럭 제어 기준 신호(CPVS)를 입력받아 버퍼링하여 타이밍 제어부(330)에 전달한다.
주소 지정 레지스터부(320)는 복수의 배선(301~304) 각각에 연결된 제1 내지 제4 입력 핀(1~4)을 포함한다. 주소 지정 레지스터부(320)는 제1 전원전압(VDD) 또는 접지전압(GND)에 대응하는 복수의 튜닝 신호(T1~T4)를 제1 내지 제4 입력 핀(1~4)을 통해 전달받는다.
주소 지정 레지스터부(320)는 복수의 튜닝 신호(T1~T4)를 디지털 신호 처리하여 타이밍 정보를 생성한다. 구체적으로, 주소 지정 레지스터부(320)는 복수의 튜닝 신호(T1~T4) 중 제1 전원전압(VDD)에 대응하는 튜닝 신호를 '1'의 디지털 비트로 변환하고, 접지전압(GND)에 대응하는 튜닝 신호를 '0'의 디지털 비트로 변환하여 4비트의 코드로 타이밍 정보를 생성한다.
예컨대, 복수의 연결 패드(P1~P4) 중 제1 및 제2 연결 패드(P1, P2)가 제1 전원전압(VDD)에 연결되어 있고, 제3 및 제4 연결 패드(P3, P4)가 접지전압(GND)에 연결되어 있는 경우 주소 지정 레지스터부(320)는 타이밍 정보를 '1100'으로 생성한다.
주소 지정 레지스터부(320)는 타이밍 정보에 대한 지연 시간이 저장되어 있는 룩업 테이블(LUT)을 포함한다. 여기서, 룩업 테이블(LUT)은 타이밍 정보 별로 주사 시작 기준 신호(STVS)에 대응하는 제1 기준 지연 시간 및 클럭 제어 기준 신호(CPVS)에 대응하는 제2 기준 지연 시간을 포함할 수 있다. 주소 지정 레지스터부(320)는 생성된 타이밍 정보에 대응하는 지연 시간을 룩업 테이블(LUT)로부터 추출하여 타이밍 데이터(ROUT)로 생성한다.
타이밍 제어부(330)는 타이밍 데이터(ROUT)에 따라 입력 버퍼부(310)로부터 출력된 주사 시작 기준 신호(STVS) 및 클럭 제어 기준 신호(CPVS)를 선택적으로 지연시켜 제1 내지 제4 그룹 각각에 대응하는 제1 내지 제4 주사 시작 신호(STV1~STV4) 및 제1 내지 제4 클럭 제어 신호(CPV1~CPV4)를 생성한다.
쉬프트 레지스터부(340)는 제1 내지 제4 주사 시작 신호(STV1~STV4) 및 제1 내지 제4 클럭 제어 신호(CPV1~CPV4)에 따라 복수의 펄스 신호(SS1~SSn)를 출력한다. 여기서, 복수의 펄스 신호(SS1~SSn)의 하이 레벨은 제1 전원전압(VDD)에 대응하고, 로우 레벨은 제2 전원전압(VSS)에 대응한다. 레벨 쉬프터부(350)는 복수의 펄스 신호(SS1~SSn)의 전압 레벨을 게이트 온 전압(VGG) 및 게이트 오프 전압(VEE)으로 변환하여 복수의 게이트 펄스 신호(LSS1~LSSn)를 출력한다. 출력 버퍼부(360)는 복수의 게이트 펄스 신호(LSS1~LSSn)를 버퍼링하여 복수의 게이트 신호(G1~Gn)를 출력한다.
도 3은 도 2에 도시된 타이밍 제어부(330)를 도시한 상세 블록도이다.
도 3을 참조하면, 본 발명의 실시 예에 타이밍 제어부(330)는 제1 내지 제4 그룹 각각에 대응하는 제1 내지 제4 서브 타이밍 제어부(TC1~TC4)를 포함한다.
제1 내지 제4 서브 타이밍 제어부(TC1~TC4) 각각은 주사 시작 기준 신호(STVS), 클럭 제어 기준 신호(CPVS) 및 타이밍 데이터(ROUT)를 입력받는다. 여기서, 타이밍 데이터(ROUT)가 단위 시간(td)에 대응하는 지연 시간인 경우를 예를 들어 설명한다.
제1 서브 타이밍 제어부(TC1)는 단위 시간(td)만큼 주사 시작 기준 신호(STVS) 및 클럭 제어 기준 신호(CPVS)를 각각 지연시켜 제1 주사 시작 신호(STV1) 및 제1 클럭 제어 신호(CPV1)를 생성한다.
즉, t2 시점에 제1 주사 시작 신호(STV1)가 활성화되고, t3 시점에 제1 클럭 제어 신호(CPV1)가 활성화된다. 여기서, 제1 서브 타이밍 제어부(TC1)는 제1 주사 시작 신호(STV1) 및 제1 클럭 제어 신호(CPV1)를 동일한 펄스 폭으로 생성한다.
제2 서브 타이밍 제어부(TC2)는 단위 시간(td)의 2배만큼 주사 시작 기준 신호(STVS) 및 클럭 제어 기준 신호(CPVS)를 각각 지연시켜 제2 주사 시작 신호(STV2) 및 제2 클럭 제어 신호(CPV2)를 생성한다. 즉, t3 시점에 제2 주사 시작 신호(STV2)가 활성화되고, t4 시점에 제2 클럭 제어 신호(CPV2)가 활성화된다.
그리고, 제3 서브 타이밍 제어부(TC3)는 단위 시간(td)의 3배만큼 주사 시작 기준 신호(STVS) 및 클럭 제어 기준 신호(CPVS)를 각각 지연시켜 제3 주사 시작 신호(STV3) 및 제3 클럭 제어 신호(CPV3)를 생성한다. 즉, t4 시점에 제3 주사 시작 신호(STV3)가 활성화되고, t5 시점에 제3 클럭 제어 신호(CPV3)가 활성화된다.
제4 서브 타이밍 제어부(TC4)는 단위 시간(td)의 4배만큼 주사 시작 기준 신호(STVS) 및 클럭 제어 기준 신호(CPVS)를 각각 지연시켜 제4 주사 시작 신호(STV4) 및 제4 클럭 제어 신호(CPV4)를 생성한다. 즉, t5 시점에 제4 주사 시작 신호(STV4)가 활성화되고, t6 시점에 제4 클럭 제어 신호(CPV4)가 활성화된다.
도 4는 도 2에 도시된 쉬프트 레지스터부(340) 및 레벨 쉬프터부(350)를 도시한 상세 블록도이다.
도 4를 참조하면, 쉬프트 레지스터부(340)는 제1 내지 제4 그룹 각각에 대응하는 제1 내지 제4 쉬프트 레지스터(SR1~SR4)를 포함한다. 이와 마찬가지로, 레벨 쉬프터부(350)도 제1 내지 제4 그룹 각각에 대응하는 제1 내지 제4 레벨 쉬프터(LS1~LS4)를 포함한다. 도 4에서는 12개의 펄스 신호(SS1~SS12) 및 게이트 펄스 신호(LSS1~LSS12)만 도시하여 설명하나, 나머지 펄스 신호 및 게이트 펄스 신호도 이와 동일하다.
제1 쉬프트 레지스터(SR1)는 제1 주사 시작 신호(STV1)의 활성화 구간 동안 제1 클럭 제어 신호(CPV1)의 상승 에지에 동기되어 제1 펄스 신호(SS1)를 출력한다. 제1 쉬프트 레지스터(SR1)는 제1 펄스 신호(SS1)를 미리 설정된 시간만큼 순차적으로 쉬프트하여 제5 펄스 신호(SS5) 및 제9 펄스 신호(SS9)를 출력한다.
제2 쉬프트 레지스터(SR2)는 제2 주사 시작 신호(STV2)의 활성화 구간 동안 제2 클럭 제어 신호(CPV2)의 상승 에지에 동기되어 제2 펄스 신호(SS2)를 출력한다. 제2 쉬프트 레지스터(SR2)는 제2 펄스 신호(SS2)를 미리 설정된 시간만큼 순차적으로 쉬프트하여 제6 펄스 신호(SS6) 및 제10 펄스 신호(SS10)를 출력한다.
제3 쉬프트 레지스터(SR3)는 제3 주사 시작 신호(STV3)의 활성화 구간 동안 제3 클럭 제어 신호(CPV3)의 상승 에지에 동기되어 제3 펄스 신호(SS3)를 출력한다. 제3 쉬프트 레지스터(SR3)는 제3 펄스 신호(SS3)를 미리 설정된 시간만큼 순차적으로 쉬프트하여 제7 펄스 신호(SS7) 및 제11 펄스 신호(SS11)를 출력한다.
제4 쉬프트 레지스터(SR4)는 제4 주사 시작 신호(STV4)의 활성화 구간 동안 제4 클럭 제어 신호(CPV4)의 상승 에지에 동기되어 제4 펄스 신호(SS4)를 출력한다. 제4 쉬프트 레지스터(SR4)는 제4 펄스 신호(SS4)를 미리 설정된 시간만큼 순차적으로 쉬프트하여 제8 펄스 신호(SS8) 및 제12 펄스 신호(SS12)를 출력한다.
제1 레벨 쉬프터(LS1)는 제1 쉬프트 레지스터(SR1)로부터 출력된 4n+1번째 펄스 신호, 즉 제1, 제5 및 제9 펄스 신호(SS1, SS5, SS9) 각각의 전압 레벨을 게이트 온 전압(VGG) 및 게이트 오프 전압(VEE) 레벨로 변환한다. 제2 레벨 쉬프터(LS2)는 제2 쉬프트 레지스터(SR2)로부터 출력된 4n+2번째 펄스 신호, 즉 제2, 제6 및 제10 펄스 신호(SS2, SS6, SS10) 각각의 전압 레벨을 게이트 온 전압(VGG) 및 게이트 오프 전압(VEE) 레벨로 변환한다.
마찬가지로, 제3 및 제4 레벨 쉬프터(LS3, LS4)도 제3 및 제4 쉬프트 레지스터(SR3, SR4)로부터 출력된 4n+3번째 및 4n+4번째 펄스 신호 각각의 전압 레벨을 게이트 온 전압(VGG) 및 게이트 오프 전압(VEE) 레벨로 변환한다.
도 5는 본 발명의 다른 실시 예에 따른 타이밍 제어부(330')를 도시한 상세 블록도이다.
도 5를 참조하면, 본 발명의 다른 실시 예에 따른 타이밍 제어부(330')는 제1 서브 타이밍 제어부(TC11) 및 제2 서브 타이밍 제어부(TC12)를 포함한다. 여기서, 제1 서브 타이밍 제어부(TC11) 및 제2 서브 타이밍 제어부(TC12)는 주사 시작 기준 신호(STVS), 클럭 제어 기준 신호(CPVS) 및 타이밍 데이터(ROUT)를 입력받는다. 여기서, 타이밍 데이터(ROUT)가 단위 시간(td)에 대응하는 지연 시간인 경우를 예를 들어 설명한다.
제1 서브 타이밍 제어부(TC11)는 단위 시간(td)만큼 주사 시작 기준 신호(STVS)를 지연시켜 제1 주사 시작 신호(STV11)를 생성한다. 제1 서브 타이밍 제어부(TC11)는 단위 시간(td)만큼 클럭 제어 기준 신호(CPVS)를 지연시켜 제1 클럭 제어 신호(CPV11)를 생성하고, 단위 시간(td)의 2배만큼 클럭 제어 기준 신호(CPVS)를 지연시켜 제2 클럭 제어 신호(CPV12)를 생성한다.
제1 서브 타이밍 제어부(TC11)는 제1 주사 시작 신호(STV11)를 제1 및 제2 쉬프트 레지스터(SR1, SR2)에 전달하고, 제1 클럭 제어 신호(CPV11)를 제1 쉬프트 레지스터(SR1)에 전달하고, 제2 클럭 제어 신호(CPV12)를 제2 쉬프트 레지스터(SR2)에 전달한다. 즉, 도 3에 도시된 제1 및 제2 서브 타이밍 제어부(TC1, TC2)는 제1 및 제2 주사 시작 신호(STV1, STV2)를 각각 출력하나, 본 발명의 다른 실시 예는 제1 주사 시작 신호(STV11)를 동시에 출력하는 점이 다르다. 도 5에서는 타이밍 제어부(330')를 2개의 서브 타이밍 제어부(TC11, TC12)로 도시하여 설명하였으나, 도 3과 같이 4개의 서브 타이밍 제어부(TC1~TC4) 중 2개의 서브 타이밍 제어부(TC1, TC2)가 제1 서브 타이밍 제어부(TC11)에 대응할 수 있고, 서브 타이밍 제어부(TC3, TC4)가 제2 서브 타이밍 제어부(TC12)에 대응할 수 있다.
여기서, 제1 서브 타이밍 제어부(TC11)는 제1 주사 시작 신호(STV11)의 펄스 폭을 도 3에 도시된 제1 주사 시작 신호(STV1)보다 크게 생성할 수 있다. 즉, 제1주사 시작 신호(STV11)로 2개의 쉬프트 레지스터(SR1, SR2)를 제어하기 때문에, 제1 주사 시작 신호(STV11)의 활성화 구간이 제1 및 제2 클럭 제어 신호(CPV11, CPV12)의 상승 에지를 모두 포함하도록 제어할 수 있다.
마찬가지로, 제2 서브 타이밍 제어부(TC12)는 단위 시간(td)의 3배만큼 주사 시작 기준 신호(STVS)를 지연시켜 제2 주사 시작 신호(STV12)를 생성한다. 제2 서브 타이밍 제어부(TC12)는 단위 시간(td)의 3배만큼 클럭 제어 기준 신호(CPVS)를 지연시켜 제3 클럭 제어 신호(CPV13)를 생성하고, 단위 시간(td)의 4배만큼 클럭 제어 기준 신호(CPVS)를 지연시켜 제4 클럭 제어 신호(CPV14)를 생성한다.
도 6은 본 발명의 다른 실시 예에 따른 주소 지정 레지스터부(320')를 도시한 도면이다.
도 6을 참조하면, 본 발명의 다른 실시 예에 따른 주소 지정 레지스터부(320')는 4개의 입력 핀(1~4)에 연결된 배선(301~304)이 2개의 연결 패드(P11, P12)에 중복되어 연결된 점이 도 2에서 설명한 주소 지정 레지스터부(320)와 차이가 있다. 즉, 4개의 입력 핀(1~4) 각각이 4개의 연결 패드(P1~P4)와 일대일 대응되는 것이 아니라, 2개의 연결 패드(P11, P12)를 중복 대응시킬 수 있다. 여기서, 2개의 연결 패드(P11, P12)는 각각 제1 전원전압(VDD) 및 접지전압(GND)에 연결된다.
도 7은 본 발명의 또 다른 실시 예에 따른 주소 지정 레지스터부(320")를 도시한 도면이다.
도 7을 참조하면, 본 발명의 또 다른 실시 예에 따른 주소 지정 레지스터부(320")는 2개의 연결 패드(P21, P22)와 연결되고, 8개의 입력 핀(1~8)을 포함하는 점이 도 6에서 설명한 주소 지정 레지스터부(320")와 차이가 있다. 4개 입력 핀을 이용하는 경우 16가지의 타이밍 정보를 설정할 수 있으나, 8개의 입력 핀을 이용하는 경우 256개의 타이밍 정보를 설정할 수 있다.
도 8 및 도 9는 비교 예 및 실시 예에 따른 게이트 구동부(300)의 입력 배선을 개략적으로 도시한 도면이고, 도 10 및 도 11은 비교 예 및 실시 예를 적용한 경우 복수의 게이트 신호(G1~Gn) 중 어느 하나를 도시한 도면이다.
도 8을 참조하면, 비교 예에 따른 게이트 구동부(300)는 외부로부터 제1 내지 제4 주사 시작 신호(STV1~STV4) 및 제1 내지 제4 클럭 제어 신호(CPV1~CPV4)가 전달되는 8개의 입력 배선(11~18)에 연결된다. 게이트 구동부(300)의 칩 크기는 제한되어 있기 때문에, 8개의 입력 배선(11~18) 간의 거리가 좁아진다. 즉, 입력 배선(11~18) 간에 커플링 커패시턴스가 발생한다. 입력 배선(11~18) 간의 커플링 캐패시턴스는 배선 간의 거리가 좁아질수록 증가한다. 도 10에 도시된 바와 같이, (a)에서 (d)로 갈수록 입력 배선(11~18) 간의 거리를 좁혀 게이트 구동부(300)의 출력 신호, 예컨대 게이트 신호(G1)의 파형을 시뮬레이션한 결과, 게이트 신호(G1)의 파형이 입력 배선 간의 거리가 좁아질수록 일그러지는 것을 볼 수 있다.
이와 비교하여, 도 9를 참조하면, 실시 예에 따른 게이트 구동부(300)는 외부로부터 주사 시작 기준 신호(STVS) 및 클럭 제어 기준 신호(CPVS)가 전달되는 2개의 입력 배선(21, 22)에 연결된다. 도 11에 도시된 바와 같이, 입력 배선(21, 22) 간의 커플링 커패시턴스를 비교 예와 동일하게 하여 게이트 신호(G1)의 파형을 시뮬레이션한 결과, 게이트 신호(G1)의 파형이 배선 간의 거리와 무관하게 정상적으로 나타나는 것을 볼 수 있다.
즉, 본 발명의 실시 예는 비교 예에 비해 입력 배선의 개수가 감소되어 배선 폭에 대한 마진을 확보할 수 있고, 입력 배선들 간의 거리가 확보되어 커플링 커패시턴스에 의한 불량을 감소시킬 수 있다.
이상에서 본 발명의 실시 예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 표시 패널
200: 신호 제어부
300: 게이트 구동부
400: 타이밍 설정부
500: 데이터 구동부

Claims (18)

  1. 복수의 게이트 신호를 전달하는 복수의 게이트 선, 복수의 데이터 신호를 전달하는 복수의 데이터 선, 대응하는 게이트 선 및 대응하는 데이터 선에 연결된 복수의 화소를 포함하는 표시 패널;
    입력 영상 신호 및 입력 제어 신호에 따라 영상 데이터, 데이터 제어 신호 및 게이트 제어 신호를 생성하는 신호 제어부;
    적어도 두 개의 연결 패드를 포함하고, 상기 두 개의 연결 패드 각각을 통해 인가되는 제1 레벨 또는 제2 레벨의 전압에 대응하는 복수의 튜닝 신호를 생성하는 타이밍 설정부; 및
    상기 복수의 튜닝 신호 및 상기 게이트 제어 신호를 이용하여 상기 복수의 게이트 신호를 생성하는 게이트 구동부를 포함하고,
    상기 게이트 제어 신호는 주사 시작을 지시하는 주사 시작 기준 신호 및 상기 게이트 신호 각각의 펄스 폭을 제어하는 클럭 제어 기준 신호를 포함하고,
    상기 게이트 구동부는
    상기 복수의 게이트 선을 복수의 그룹으로 구분하고, 상기 복수의 튜닝 신호에 따라 상기 주사 시작 기준 신호 및 상기 클럭 제어 기준 신호를 지연시켜 상기 복수의 그룹 각각에 대응하는 복수의 주사 시작 신호 및 클럭 제어 신호를 생성하는 타이밍 제어부
    를 포함하는 표시 장치.
  2. 제1 항에 있어서,
    상기 게이트 구동부는
    상기 복수의 튜닝 신호 각각을 상기 제1 레벨 또는 상기 제2 레벨의 전압에 대응하는 디지털 비트로 변환하여 타이밍 정보를 생성하고, 미리 저장된 룩업 테이블로부터 상기 타이밍 정보에 대응하는 지연 시간을 추출하여 타이밍 데이터로 생성하는 주소 지정 레지스터부를 포함하는 것을 특징으로 하는 표시 장치.
  3. 제2 항에 있어서,
    상기 룩업 테이블에는
    상기 타이밍 정보에 대응하는 상기 지연 시간이 저장된 것을 특징으로 하는 표시 장치.
  4. 삭제
  5. 삭제
  6. 제2 항에 있어서,
    상기 타이밍 제어부는
    상기 타이밍 데이터에 따라 상기 주사 시작 기준 신호 및 상기 클럭 제어 기준 신호를 상기 지연 시간만큼 지연시켜 상기 복수의 그룹 중 제1 그룹에 대응하는 제1 주사 시작 신호 및 제1 클럭 제어 신호를 생성하는 제1 서브 타이밍 제어부; 및
    상기 타이밍 데이터에 따라 상기 주사 시작 기준 신호 및 상기 클럭 제어 기준 신호를 상기 지연 시간의 배수만큼 지연시켜 제2 주사 시작 신호 및 제2 클럭 제어 신호를 생성하는 제2 서브 타이밍 제어부
    를 포함하는 것을 특징으로 하는 표시 장치.
  7. 제6 항에 있어서,
    상기 제1 주사 시작 신호, 상기 제2 주사 시작 신호, 상기 제1 클럭 제어 신호 및 상기 제2 클럭 제어 신호의 펄스 폭은 동일한 것을 특징으로 하는 표시 장치.
  8. 제2 항에 있어서,
    상기 타이밍 제어부는
    상기 타이밍 데이터에 따라 상기 주사 시작 기준 신호를 상기 지연 시간만큼 지연시켜 상기 주사 시작 신호를 생성하고, 상기 타이밍 데이터에 따라 상기 클럭 제어 기준 신호를 상기 지연 시간만큼 지연시켜 상기 복수의 그룹 중 제1 그룹에 대응하는 제1 클럭 제어 신호를 생성하고, 상기 타이밍 데이터에 따라 상기 클럭 제어 기준 신호를 상기 지연 시간의 배수만큼 지연시켜 제2 그룹에 대응하는 제2 클럭 제어 신호를 생성하는 서브 타이밍 제어부를 포함하는 것을 특징으로 하는 표시 장치.
  9. 제8 항에 있어서,
    상기 서브 타이밍 제어부는 상기 주사 시작 신호를 상기 제1 클럭 제어 신호 및 상기 제2 클럭 제어 신호의 상승 에지를 동시에 포함하는 펄스 폭으로 생성하는 것을 특징으로 하는 표시 장치.
  10. 제1 항에 있어서,
    상기 게이트 구동부는
    상기 복수의 그룹 각각에 대응하고, 상기 대응하는 주사 시작 신호의 활성화 구간 동안 상기 대응하는 클럭 제어 신호의 상승 에지에 동기되어 복수의 펄스 신호를 생성하는 복수의 쉬프트 레지스터;
    상기 복수의 펄스 신호 각각을 게이트 온 전압 및 게이트 오프 전압 레벨로 변환하여 복수의 게이트 펄스 신호를 출력하는 복수의 레벨 쉬프터; 및
    상기 복수의 게이트 펄스 신호를 버퍼링하여 상기 복수의 게이트 신호를 출력하는 출력 버퍼부
    를 포함하는 것을 특징으로 하는 표시 장치.
  11. 복수의 게이트 신호를 전달하는 복수의 게이트 선, 복수의 데이터 신호를 전달하는 복수의 데이터 선, 대응하는 게이트 선 및 대응하는 데이터 선에 연결된 복수의 화소를 포함하는 표시 패널, 입력 영상 신호 및 입력 제어 신호에 따라 영상 데이터, 데이터 제어 신호 및 게이트 제어 신호를 생성하는 신호 제어부, 제1 레벨 또는 제2 레벨의 전압에 연결된 적어도 두 개의 연결 패드를 포함하는 타이밍 설정부 및 상기 복수의 게이트 선을 복수의 그룹으로 구분하여 상기 복수의 그룹 각각에 대응하는 상기 복수의 게이트 신호를 생성하는 게이트 구동부를 포함하는 표시 장치의 구동 방법에 있어서,
    상기 입력 제어 신호에 따라 주사 시작을 지시하는 주사 시작 기준 신호 및 상기 복수의 게이트 신호 각각의 펄스 폭을 제어하는 클럭 제어 기준 신호를 상기 게이트 제어 신호로 생성하는 단계;
    상기 적어도 두 개의 연결 패드 각각을 통해 인가되는 상기 제1 레벨 또는 상기 제2 레벨의 전압에 대응하는 복수의 튜닝 신호를 생성하는 단계;
    상기 복수의 튜닝 신호에 따라 상기 주사 시작 기준 신호 및 상기 클럭 제어 기준 신호를 지연시켜 상기 복수의 그룹 각각에 대응하는 복수의 주사 시작 신호 및 클럭 제어 신호를 생성하는 단계; 및
    상기 복수의 주사 시작 신호 및 클럭 제어 신호에 따라 상기 복수의 게이트 신호를 생성하는 단계
    를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  12. 삭제
  13. 제11 항에 있어서,
    상기 복수의 튜닝 신호 각각을 상기 제1 레벨 또는 상기 제2 레벨의 전압에 대응하는 디지털 비트로 변환하여 타이밍 정보를 생성하는 단계; 및
    미리 저장된 룩업 테이블로부터 상기 타이밍 정보에 대응하는 지연 시간을 추출하여 타이밍 데이터로 생성하는 단계
    를 더 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  14. 제13 항에 있어서,
    상기 복수의 주사 시작 신호 및 클럭 제어 신호를 생성하는 단계는
    상기 타이밍 데이터에 따라 상기 주사 시작 기준 신호 및 상기 클럭 제어 기준 신호를 상기 지연 시간만큼 지연시켜 상기 복수의 그룹 중 제1 그룹에 대응하는 제1 주사 시작 신호 및 제1 클럭 제어 신호를 생성하는 단계; 및
    상기 타이밍 데이터에 따라 상기 주사 시작 기준 신호 및 상기 클럭 제어 기준 신호를 상기 지연 시간의 배수만큼 지연시켜 상기 복수의 그룹 중 제2 그룹에 대응하는 제2 주사 시작 신호 및 제2 클럭 제어 신호를 생성하는 단계
    를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  15. 제14 항에 있어서,
    상기 복수의 주사 시작 신호 및 클럭 제어 신호를 생성하는 단계는
    상기 제1 주사 시작 신호, 상기 제2 주사 시작 신호, 상기 제1 클럭 제어 신호 및 상기 제2 클럭 제어 신호의 펄스 폭을 동일하게 출력하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  16. 제13 항에 있어서,
    상기 복수의 주사 시작 신호 및 클럭 제어 신호를 생성하는 단계는
    상기 타이밍 데이터에 따라 상기 주사 시작 기준 신호를 상기 지연 시간만큼 지연시켜 상기 주사 시작 신호를 생성하는 단계;
    상기 타이밍 데이터에 따라 상기 클럭 제어 기준 신호를 상기 지연 시간만큼 지연시켜 상기 복수의 그룹 중 제1 그룹에 대응하는 제1 클럭 제어 신호를 생성하는 단계; 및
    상기 타이밍 데이터에 따라 상기 클럭 제어 기준 신호를 상기 지연 시간의 배수만큼 지연시켜 상기 복수의 그룹 중 제2 그룹에 대응하는 제2 클럭 제어 신호를 생성하는 단계
    를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  17. 제16 항에 있어서,
    상기 복수의 주사 시작 신호 및 클럭 제어 신호를 생성하는 단계는
    상기 주사 시작 신호를 상기 제1 클럭 제어 신호 및 상기 제2 클럭 제어 신호의 상승 에지를 동시에 포함하는 펄스 폭으로 생성하는 단계를 더 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
  18. 제11 항에 있어서,
    상기 복수의 게이트 신호를 생성하는 단계는
    상기 복수의 그룹 각각에 대응하고, 상기 대응하는 주사 시작 신호의 활성화 구간 동안 상기 대응하는 클럭 제어 신호의 상승 에지에 동기되어 복수의 펄스 신호를 생성하는 단계;
    상기 복수의 펄스 신호 각각을 게이트 온 전압 및 게이트 오프 전압 레벨로 변환하여 복수의 게이트 펄스 신호를 출력하는 단계; 및
    상기 복수의 게이트 펄스 신호를 버퍼링하는 단계
    를 포함하는 것을 특징으로 하는 표시 장치의 구동 방법.
KR1020130058558A 2013-05-23 2013-05-23 표시 장치 및 이의 구동 방법 KR101597755B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130058558A KR101597755B1 (ko) 2013-05-23 2013-05-23 표시 장치 및 이의 구동 방법
US14/082,820 US20140347344A1 (en) 2013-05-23 2013-11-18 Display device and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130058558A KR101597755B1 (ko) 2013-05-23 2013-05-23 표시 장치 및 이의 구동 방법

Publications (2)

Publication Number Publication Date
KR20140137716A KR20140137716A (ko) 2014-12-03
KR101597755B1 true KR101597755B1 (ko) 2016-02-26

Family

ID=51935082

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130058558A KR101597755B1 (ko) 2013-05-23 2013-05-23 표시 장치 및 이의 구동 방법

Country Status (2)

Country Link
US (1) US20140347344A1 (ko)
KR (1) KR101597755B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11610552B2 (en) 2020-09-08 2023-03-21 Samsung Display Co., Ltd. Display device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102558639B1 (ko) * 2017-08-02 2023-07-25 삼성디스플레이 주식회사 전압 발생 회로 및 그것을 포함하는 표시 장치
JP7210224B2 (ja) * 2018-10-22 2023-01-23 キヤノン株式会社 表示素子、表示装置、撮像装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1124624A (ja) * 1997-07-02 1999-01-29 Casio Comput Co Ltd マトリクス表示装置、及びマトリクス表示装置駆動方法
KR101152129B1 (ko) * 2005-06-23 2012-06-15 삼성전자주식회사 표시 장치용 시프트 레지스터 및 이를 포함하는 표시 장치
KR101134640B1 (ko) * 2005-08-05 2012-04-09 삼성전자주식회사 액정 표시 장치 및 그 구동 방법
KR101318005B1 (ko) * 2006-11-23 2013-10-14 엘지디스플레이 주식회사 패널 적응형 게이트 스캔 신호 변조 기능을 가지는 액정디스플레이 장치
KR101537415B1 (ko) * 2009-02-24 2015-07-17 엘지디스플레이 주식회사 액정표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11610552B2 (en) 2020-09-08 2023-03-21 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
KR20140137716A (ko) 2014-12-03
US20140347344A1 (en) 2014-11-27

Similar Documents

Publication Publication Date Title
KR102635475B1 (ko) 게이트 쉬프트 레지스터와 이를 포함한 유기발광 표시장치 및 그 구동방법
CN101303826B (zh) 列驱动器
KR101922686B1 (ko) 표시 장치
KR20150127500A (ko) 소스 드라이버 및 이를 포함하는 디스플레이 장치.
KR102651800B1 (ko) 표시 장치
KR20190076219A (ko) 디스플레이 장치
KR20150049121A (ko) 표시 장치 및 그 구동 방법
KR101597755B1 (ko) 표시 장치 및 이의 구동 방법
KR102321802B1 (ko) 게이트 쉬프트 레지스터 및 이를 이용한 표시 장치
KR102627074B1 (ko) 표시소자, 표시장치 및 데이터 구동부
KR20170114621A (ko) 게이트구동부 및 이를 포함하는 표시장치
CN113012641A (zh) 显示装置
KR102427396B1 (ko) 표시장치
KR20140134532A (ko) 액정표시장치 및 이의 클록신호 발생회로
KR101641362B1 (ko) 액정표시장치
KR102262407B1 (ko) 제어회로장치 및 이를 포함한 표시장치
KR101977607B1 (ko) 게이트 드라이브 집적회로 및 이를 이용한 유기발광표시장치
KR102018762B1 (ko) 유기발광 표시장치와 그 게이트 신호 생성방법
KR20150135615A (ko) 표시장치 및 그 구동방법
KR20140126131A (ko) 표시장치 및 그 구동방법
KR102568162B1 (ko) 레벨 시프터 인터페이스와 이를 이용한 표시장치
KR102426176B1 (ko) 표시장치
KR102456790B1 (ko) 게이트 드라이버, 표시패널 및 표시장치
KR102452797B1 (ko) 게이트 구동 회로와 이를 이용한 표시장치
KR102256357B1 (ko) 표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190129

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20200203

Year of fee payment: 5