KR20140126131A - 표시장치 및 그 구동방법 - Google Patents

표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR20140126131A
KR20140126131A KR20130044281A KR20130044281A KR20140126131A KR 20140126131 A KR20140126131 A KR 20140126131A KR 20130044281 A KR20130044281 A KR 20130044281A KR 20130044281 A KR20130044281 A KR 20130044281A KR 20140126131 A KR20140126131 A KR 20140126131A
Authority
KR
South Korea
Prior art keywords
gate
driver
shift clock
odd
gate driver
Prior art date
Application number
KR20130044281A
Other languages
English (en)
Inventor
상우규
유옥상
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR20130044281A priority Critical patent/KR20140126131A/ko
Publication of KR20140126131A publication Critical patent/KR20140126131A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

본 발명은 표시장치에 관한 것으로서, 특히, 데이터 드라이버와 마주 보도록 배치되어 있는 게이트 드라이버들 중 어느 하나의 게이트 드라이버로 입력된 게이트 제어신호가 또 다른 게이트 드라이버에서 이용되도록 하는, 표시장치 및 그 구동방법을 제공하는 것을 기술적 과제로 한다. 이를 위해 본 발명에 따른 표시장치는, 표시영역의 외곽에 네 개의 비표시영역이 형성되어 있는 패널; 상기 비표시영역 중 제1비표시영역에 형성되어 있는 데이터 드라이버; 상기 비표시영역 중 상기 제1비표시영역과 마주보는 제2비표시영역에 형성되어 있으며, 상기 패널에 형성되어 있는 데이터 라인들과 수직하게 배열되어 있는 게이트 라인들에, 연결라인들을 통해 연결되어 있는, 제1게이트 드라이버와 제2게이트 드라이버; 및 상기 데이터 드라이버와, 상기 제1게이트 드라이버와, 상기 제2게이트 드라이버를 구동시키는 타이밍 컨트롤러를 포함하며, 상기 제1게이트 드라이버는, 상기 타이밍 컨트롤러로부터 전송되어온 게이트 제어신호들에 따라 구동되며, 상기 제1게이트 드라이버는 상기 게이트 제어신호들을 이용하여 상기 제2게이트 드라이버에서 이용될 게이트 제어신호를 생성한 후, 생성된 게이트 제어신호들을 상기 제2게이트 드라이버로 전송하는 것을 특징으로 한다.

Description

표시장치 및 그 구동방법{DISPLAY DEVICE AND METHOD OF DRIVING THE SAME}
본 발명은 표시장치 및 그 구동방법에 관한 것으로서, 특히, 게이트 드라이버가 데이터 드라이버와 마주보는 위치에 배치되어 있는, 표시장치 및 그 구동방법에 관한 것이다.
휴대전화, 테블릿PC, 노트북 등을 포함한 다양한 종류의 전자제품에는 평판표시장치(FPD : Flat Panel Display)가 이용되고 있다. 평판표시장치에는, 액정표시장치(LCD : Liquid Crystal Display), 플라즈마 디스플레이 패널(PDP : Plasma Display Panel), 유기발광표시장치(OLED : Organic Light Emitting Display Device) 등이 있으며, 최근에는 전기영동표시장치(EPD : ELECTROPHORETIC DISPLAY)도 널리 이용되고 있다.
평판표시장치(이하, 간단히 '표시장치'라 함)들 중에서, 액정표시장치는 양산화 기술, 구동 수단의 용이성, 고화질의 구현이라는 장점으로 인하여 현재 가장 널리 상용화되고 있다.
표시장치들 중에서, 유기발광표시장치(Organic Light Emitting Display Device)는 1ms 이하의 고속의 응답속도를 가지며, 소비 전력이 낮고, 자체 발광이므로 시야각에 문제가 없어서, 차세대 표시장치로 주목받고 있다.
상기 표시장치는, 게이트라 라인들과 데이터 라인들이 교차되는 영역마다 픽셀이 형성되어 있는 패널로 구성된다.
상기 패널의 픽셀에 형성되어 있는 박막트랜지스터(TFT)의 구동을 위해서는, 게이트 드라이버가 필요하다. 상기 게이트 드라이버는 집적회로(IC)로 형성되어 상기 패널에 배치될 수 있으며, 상기 패널에 내장된 형태(GIP)로 구성될 수도 있다.
상기 게이트 드라이버는, 일반적으로, 상기 패널의 좌측 또는 우측에 배치되거나, 또는 상기 패널의 양측에 배치되어, 상기 박막트랜지스터(TFT)의 게이트(gate)에 게이트온신호를 인가하는 기능을 수행한다.
상기한 바와 같이, 상기 게이트 드라이버가, 상기 패널의 표시영역의 좌/우측 또는 양측 외곽에 배치되어 있기 때문에, 상기 표시장치의 좌/우측 면의 네로우 베젤(narrow bezel) 구현이 어렵다.
따라서, 최근에는 상기 게이트 드라이버가 데이터 드라이버와 마주보는 위치에 배치되어 있는 표시장치가 개발되고 있다.
도 1은 종래의 표시장치의 구성을 나타낸 예시도로서, 게이트 드라이버(20)가 데이터 드라이버(30)와 마주보는 위치에 배치되어 있는 종래의 표시장치를 나타내고 있다.
종래의 표시장치는, 도 1에 도시된 바와 같이, 영상을 출력하는 표시영역(91)과, 상기 표시영역 주변의 비표시영역(92 내지 95)으로 형성된 패널(10), 상기 패널에 형성된 게이트 라인들(GL1 내지 GLg)을 구동하기 위한 게이트 드라이버(20), 상기 패널에 형성된 데이터 라인들(DL1 내지 DLd)을 구동하기 위한 적어도 하나 이상의 데이터 드라이버(30) 및 상기 데이터 드라이버(30)와 상기 게이트 드라이버(20)를 구동하기 위한 타이밍 컨트롤러(40)를 포함한다.
상기 데이터 드라이버(30)는 제1비표시영역(95)에 배치되어 있으며, 상기 게이트 드라이버(20)는, 상기 제1비표시영역(95)과 마주보고 있는 제2비표시영역(92)에 배치되어 있다.
상기 표시장치의 좌우폭이 증가됨에 따라, 도 1에 도시된 바와 같이, 두 개 이상의 게이트 드라이버들(20) 및 두 개 이상의 데이터 드라이버들(30)이 상기 패널에 배치된다.
두 개의 게이트 드라이버들(20)이 상기 패널의 제2비표시영역(92)에 배치된 경우, 제1게이트 드라이버(Gate #1)는 홀수번째 게이트 라인들(odd line)에 순차적으로 게이트온신호를 출력하고, 제2게이트 드라이버(Gate #2)는 짝수번째 게이트 라인들(Even line)에 순차적으로 게이트온신호를 출력한다. 즉, 홀수번째 게이트 라인들과 짝수번째 게이트 라인들에 교대로 게이트온신호가 출력된다.
두 개의 게이트 드라이버들(20)이 상기 게이트 라인들로 상기 게이트온신호를 출력하는 경우, 상기 두 개의 게이트 드라이버들(20) 각각으로는, 게이트 쉬프트 클럭(GSC), 게이트 스타트 펄스(GSP) 및 게이트 출력 인에이블 신호(GOE)가 입력된다.
상기 제1게이트 드라이버(Gate #1)로는, 오드 게이트 쉬프트 클럭(GSC_O), 오드 게이트 스타트 펄스(GSP_O) 및 오드 게이트 출력 인에이블 신호(GOE_O)가 입력되며, 상기 제2게이트 드라이버(Gate #2)로는, 이븐 게이트 쉬프트 클럭(GSC_E), 이븐 게이트 스타트 펄스(GSP_E) 및 이븐 게이트 출력 인에이블 신호(GOE_E)가 입력된다.
이 경우, 상기 게이트 쉬프트 클럭들(GSC) 및 상기 게이트 출력 인에이블 신호들(GOE)의 주기는, 하나의 게이트 드라이버가 이용되는 경우의 게이트 쉬프트 클럭 및 게이트 출력 인에이블 신호의 주기의 2배가 된다.
즉, 하나의 게이트 드라이버가 이용되는 경우의 게이트 쉬프트 클럭(GSC) 및 게이트 출력 인에이블 신호의 주기는, 1수평기간(1H)이다. 그러나, 두 게의 게이트 드라이버가 이용되는 경우의 상기 오드 게이트 쉬프트 클럭(GSC_O), 상기 오드 게이트 출력 인에이블 신호(GOE_O), 상기 이븐 게이트 쉬프트 클럭(GSC_E) 및 상기 이븐 게이트 출력 인에이블 신호(GOE_E)들 각각의 주기는, 2수평기간(2H)이다.
또한, 상기 제1게이트 드라이버(Gate #1)로 입력되는 상기 신호들과, 상기 제2게이트 드라이버(Gate #2)로 입력되는 상기 신호들은, 그 타이밍이 서로 다르다. 따라서, 상기 타이밍 컨트롤러(40)는 상기 신호들을 생성하여, 상기 제1게이트 드라이버와 상기 제2게이트 드라이버에 개별적으로 공급해야 한다.
이를 위해, 상기 패널의 제3비표시영역(93)에는 상기 신호들을 상기 제1게이트 드라이버(Gate #1)공급하기 위한 라인들이 형성되어 있으며, 상기 패널의 제4비표시영역(94)에는 상기 신호들을 상기 제2게이트 드라이버(Gate #2)로 공급하기 위한 라인들이 형성되어 있다.
이에 따라, 상기 패널(10)의 좌우측 베젤의 폭을 감소시키는 데에는, 한계가 있다. 즉, 상기 제1게이트 드라이버와 상기 제2게이트 드라이버들이 상기 제2비표시영역(92)에 배치됨에 따라, 상기 제3비표시영역(93) 및 상기 제4비표시영역(94)의 폭이 어느 정도 감소될 수는 있다. 그러나, 복수의 라인들이, 상기 제3비표시영역(93) 및 상기 제4비표시영역(94) 각각에 배치되어 있기 때문에, 상기 제3비표시영역(93) 및 상기 제4비표시영역(94)의 폭을 감소시키는 데에는 한계가 있다.
본 발명은 상술한 문제점을 해결하기 위해 제안된 것으로서, 데이터 드라이버와 마주 보도록 배치되어 있는 게이트 드라이버들 중 어느 하나의 게이트 드라이버로 입력된 게이트 제어신호가 또 다른 게이트 드라이버에서 이용되도록 하는, 표시장치 및 그 구동방법을 제공하는 것을 기술적 과제로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 표시장치는, 표시영역의 외곽에 네 개의 비표시영역이 형성되어 있는 패널; 상기 비표시영역 중 제1비표시영역에 형성되어 있는 데이터 드라이버; 상기 비표시영역 중 상기 제1비표시영역과 마주보는 제2비표시영역에 형성되어 있으며, 상기 패널에 형성되어 있는 데이터 라인들과 수직하게 배열되어 있는 게이트 라인들에, 연결라인들을 통해 연결되어 있는, 제1게이트 드라이버와 제2게이트 드라이버; 및 상기 데이터 드라이버와, 상기 제1게이트 드라이버와, 상기 제2게이트 드라이버를 구동시키는 타이밍 컨트롤러를 포함하며, 상기 제1게이트 드라이버는, 상기 타이밍 컨트롤러로부터 전송되어온 게이트 제어신호들에 따라 구동되며, 상기 제1게이트 드라이버는 상기 게이트 제어신호들을 이용하여 상기 제2게이트 드라이버에서 이용될 게이트 제어신호를 생성한 후, 생성된 게이트 제어신호들을 상기 제2게이트 드라이버로 전송하는 것을 특징으로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명에 따른 표시장치 구동방법은, 패널의 비표시영역 중 데이터 드라이버가 배치되어 있는 제1비표시영역과 마주보는 제2비표시영역에 배치되어 있는 제1게이트 드라이버가, 타이밍 컨트롤러로부터 전송되어온 게이트 제어신호들을 이용하여, 상기 패널에 형성되어 있는 게이트 라인들에 게이트온신호를 순차적으로 공급하는 단계; 및 상기 제1게이트 드라이버가, 상기 타이밍 컨트롤러로부터 전송되어온 상기 게이트 제어신호들을 이용하여, 상기 제2비표시영역에 배치되어 있는 제2게이트 드라이버로 전송될 게이트 제어신호들을 생성한 후, 상기 게이트 제어신호들을 상기 제2게이트 드라이버로 전송하는 단계; 및 상기 제2게이트 드라이버가, 상기 제1게이트 드라이버로부터 전송되어온 상기 게이트 제어신호들 및 상기 타이밍 컨트롤러로부터 전송되어온 게이트 제어신호들을 이용하여 상기 패널에 형성되어 있는 게이트 라인들에 게이트온신호를 순차적으로 공급하는 단계를 포함한다.
본 발명에 의하면, 타이밍 컨트롤러로부터 제1게이트 드라이버와 제2게이트 드라이버로 전송되는 게이트 제어신호들의 숫자가 줄어들기 때문에, 상기 게이트 제어신호들을 전송하기 위한 라인들의 숫자가 줄어들 수 있으며, 이로 인해, 상기 패널의 좌우측 비표시영역의 폭이 감소될 수 있다.
도 2는 본 발명에 따른 표시장치의 일실시예 구성도.
도 3은 본 발명에 따른 표시장치에 적용되는 게이트 드라이버의 내부 구성을 나타낸 예시도.
도 4는 본 발명에 따른 표시장치에 적용되는 다양한 신호들의 파형도.
도 5는 도 3에 도시된 게이트 드라이버를 구성하는 변환부들의 입출력 신호들을 나타낸 예시도.
도 6은 도 5에 도시된 변환부들에 의해 입출력는 다양한 신호들의 파형도.
도 7은 본 발명에 따른 표시장치에 적용되는 게이트 드라이버와 종래의 표시장치에 적용되는 게이트 드라이버를 비교한 예시도.
이하, 첨부된 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다.
도 2는 본 발명에 따른 표시장치의 일실시예 구성도이다.
본 발명에 따른 표시장치는, 도 2에 도시된 바와 같이, 표시영역(910)의 외곽에 네 개의 비표시영역(950, 920, 930, 940)이 형성되어 있는 패널(100), 상기 표시영역(910)에서 제1방향(세로축 방향)으로 형성되어 있는 데이터 라인들(DL1 ~ DLd)을 구동하기 위해 상기 비표시영역 중 제1비표시영역(950)에 형성되어 있는 데이터 드라이버(300), 상기 표시영역에서 상기 제1방향에 수직한 제2방향(가로축 방향)으로 형성되어 있는 게이트 라인들(GL1 ~ GLg)을 구동하기 위해 상기 비표시영역 중 상기 제1비표시영역(950)과 마주보는 제2비표시영역(920)에 형성되어 있는 두 개의 게이트 드라이버들(200) 및 상기 데이터 드라이버(300)와 상기 두 개의 게이트 드라이버들(200)을 구동시키기 위한 타이밍 컨트롤러(400)를 포함한다.
우선, 상기 패널(100)은 상기 표시영역(910)에 형성된 상기 게이트 라인들(GL1 내지 GLg)과 상기 데이터 라인들(DL1 내지 DLd)의 교차로 정의되는 영역마다 형성된 픽셀(P)들을 포함한다. 상기 패널(100)은 액정표시장치(LCD)에 적용되는 패널일 수도 있고, 유기발광표시장치(OLED)에 적용되는 패널일 수도 있으며, 전기영동표시장치(EPD)에 적용되는 패널일 수도 있다. 또한, 상기 패널(100)은, 상기한 바와 같은 표시장치들 이외에도, 상기 픽셀들 각각에 형성되어 있는 스위칭트랜지스터를 턴온시키는 게이트온신호(스캔신호)를 이용하여 영상을 표시하는 다양한 종류의 패널일 수도 있다.
상기 패널(100)은 GLA(Gate link Array) 구조로 구성되어 있다. 상기 GLA 구조에서는, 상기 게이트 드라이버(200)가 상기 패널(100)의 상측 또는 하측에 배치되어 있으며, 상기 데이터 드라이버(300)가 상기 패널(200)의 하측 또는 상측에 배치되어 있다. 즉, 상기 GLA 구조에서는, 상기 게이트 드라이버(200)와 상기 데이터 드라이버(300)가 상기 패널의 상측 및 하측에, 서로 마주보도록 배치되어 있다.
상기 GLA 구조는 상기 표시장치의 좌우측의 베젤 크기(Bezel size)를 최소화하기 위해 이용되고 있다. 상기 좌우측의 베젤 크기란, 상기 패널(100)의 좌우측에 형성되어 있는 상기 제3비표시영역(930) 및 상기 제4비표시영역(940)의 폭을 의미하는 것일 수도 있으며, 상기 제3비표시영역(930) 및 상기 제4비표시영역(940)을 커버하는 탑 케이스의 폭을 의미하는 것일 수도 있다.
상기 패널(100)은 대향 합착된 제1기판 및 제2기판을 포함한다.
상기 제1기판은 복수의 게이트 라인들(GL)과 복수의 데이터 라인들(DL)의 교차에 의해 정의되는 픽셀 영역에 형성된 복수의 픽셀(P)들을 가지는 표시 영역(910) 및 상기 표시 영역(910)의 주변에 마련된 비표시영역(920 내지 950)을 포함한다.
상기 복수의 픽셀(P)들 각각은, 인접한 게이트 라인(GL)으로부터 공급되는 상기 게이트온신호와, 인접한 데이터 라인(DL)으로부터 공급되는 데이터 전압에 따라 영상을 표시한다.
상기 픽셀(P)은 적어도 하나의 박막 트랜지스터와 적어도 하나의 커패시터를 포함하여 구성될 수 있다. 상기 픽셀(P)은, 상기 데이터 전압에 따라 액정의 광투과율을 제어하여 영상을 표시하는 액정셀이거나, 상기 데이터 전압에 따른 전류에 비례하여 발광함으로써 영상을 표시하는 발광셀이 될 수 있다. 상기 액정셀 또는 상기 발광셀 이외에도, 상기 픽셀(P)은 상기 패널(100)의 종류에 따라 다양한 형태로 형성될 수 있다.
상기 제2기판은, 상기 제1기판 중, 상기 비표시영역(920 내지 950)의 일부를 제외한 전체를 덮는다. 상기 픽셀(P)이 액정셀로 이루어진 경우, 상기 제2기판에는 컬러 필터층이 형성될 수 있다. 상기 픽셀(P)이 발광셀로 이루어진 경우, 상기 제2기판은 상기 제1기판(110)을 밀봉시키는 봉지기판(인캡)의 기능을 수행할 수도 있다. 상기 제2기판 역시, 상기 패널(100)의 종류에 따라 다양한 형태로 형성될 수 있다.
상기 픽셀(P)들 각각에 형성되어 있는 상기 박막트랜지스터(TFT)는, 상기 게이트 라인으로부터 공급되는 상기 게이트온신호에 의해 턴온되어, 상기 데이터 라인으로부터 공급된 데이터 전압을 상기 픽셀(P)에 형성되어 있는 픽셀전극으로 공급하거나, 또는 상기 픽셀(P)에 형성되어 있는 유기발광다이오드(OLED)를 발광시킨다.
즉, 상기 패널(100)은 상기 게이트 라인(GL)을 통해 공급되는 상기 게이트온신호와, 상기 데이터 라인(DL)을 통해 공급되는 상기 데이터 전압에 의해, 영상을 표시하는 것으로서, 다양한 형태로 형성될 수 있다.
다음, 상기 게이트 드라이버(200)는 상기 타이밍 컨트롤러(400)에서 생성된 게이트 제어신호(GCS)들을 이용하여 상기 게이트 라인들에 상기 게이트온신호를 순차적으로 공급한다. 상기 게이트온신호에 응답하여 상기 액정패널(100)의 박막트랜지스터들(TFT)은 수평라인 단위로 구동된다.
상기 GLA 구조에서는, 상기 게이트 라인들의 로드(Load)를 줄이기 위해, 상기 패널(100)의 좌/우측에서 상기 게이트 라인들을 개별적으로 구동하고 있다. 이를 위해, 상기 패널의 상측 또는 하측에는, 좌우 양측으로 두 개의 게이트 드라이버가 배치된다. 이하에서는, 도 2에 도시된 바와 같이, 상기 패널(100)의 상측에 두 개의 게이트 드라이버(200)가 배치되어 있는 경우를 일예로 하여 본 발명이 설명된다.
즉, 상기 두 개의 게이트 드라이버들(200)은, 도 2에 도시된 바와 같이, 상기 데이터 드라이버(300)가 형성되어 있는 상기 제1비표시영역(950)과 마주보고 있는 상기 제2비표시영역(920)에 배치되어 있다.
이하의 설명에서는, 도 2에 도시되어 있는 두 개의 게이트 드라이버들(200) 중, 상기 타이밍 컨트롤러(400)에서 전송되는 모든 게이트 제어신호들을 수신하며, 상기 제2비표시영역(920)의 좌측에 배치되어 있는 게이트 드라이버(200)를 제1게이트 드라이버(Gate #1)라 한다. 또한, 상기 타이밍 컨트롤러(400)에서 전송되는 게이트 제어신호들 중, 게이트 쉬프트 클럭(GSC), 게이트 스타트 펄스(GSP) 및 게이트 출력 인에이블 신호(GOE)를 포함한 게이트 제어신호들은 상기 제1게이트 드라이버(Gate #1)로부터 수신하고, 상기 게이트 제어신호들을 제외한 나머지 게이트 제어신호들은 상기 타이밍 컨트롤러(400)로부터 수신하며, 상기 제2비표시영역(920)의 우측에 배치되어 있는 게이트 드라이버(200)를 제2게이트 드라이버(Gate #2)라 한다.
상기 제1게이트 드라이버(Gate #1)는, 제1연결라인들(210)을 통해 상기 게이트 라인들 중 홀수 번째 게이트 라인들과 연결되어 있으며, 상기 제2게이트 드라이버(Gate #2)는, 제2연결라인들(220)을 통해 상기 게이트 라인들 중 짝수 번째 게이트 라인들과 연결되어 있다.
상기 제1연결라인들(210) 및 상기 제2연결라인들(220)은, 상기 데이터 라인들과 평행하게, 상기 표시영역(910)에 형성되어 있다. 상기 제1 및 제2연결라인들(210, 220) 각각은 상기 게이트 라인들과 1대1 관계로 연결되어 있다. 즉, 상기 제1 및 제2연결라인들(210, 220)은 상기 게이트 라인들과 수직을 이룬 상태로 상기 표시영역(910)에 형성되어 있다.
상기 제1게이트 드라이버(Gate #1) 및 상기 제2게이트 드라이버(Gate #2)는 교대로, 상기 게이트온신호를 출력한다. 따라서, 상기 게이트온신호가 순차적으로 상기 게이트 라인들로 출력된다.
상기 제1게이트 드라이버(Gate #1) 및 상기 제2게이트 드라이버(Gate #2)의 구체적인 구성 및 기능은, 이하에서, 도 3 내지 도 6을 참조하여 상세히 설명된다.
다음, 상기 데이터 드라이버(300)는 타이밍 컨트롤러(400)로부터 전송되어온 디지털 데이터를 아날로그 데이터전압으로 변환한다. 상기 데이터 드라이버(300)는 상기 게이트 라인에 상기 게이트온신호가 공급되는 1수평기간마다 1수평라인분의 데이터전압을 데이터 라인들에 공급한다. 즉, 상기 데이터 드라이버(300)는 감마전압 발생부(도시하지 않음)로부터 공급되는 감마전압들을 이용하여, 디지털 데이터를 아날로그 데이터전압으로 변환시킨 후 데이터 라인으로 출력한다.
이를 위해 상기 데이터 드라이버(300)는, 미도시된 쉬프트 레지스터부, 래치부, 디지털 아날로그 변환부(DAC) 및 출력버퍼를 포함하고 있다.
상기 쉬프트 레지스터부는, 상기 타이밍 컨트롤러(400)로부터 수신된 데이터 제어신호들(SSC, SSP 등)을 이용하여 샘플링 신호를 출력한다.
상기 래치부는 상기 타이밍 컨트롤러(400)로부터 순차적으로 수신된 상기 디지털 영상데이터(Data)를 래치하고 있다가, 상기 디지털 아날로그 변환부(DAC)로 동시에 출력하는 기능을 수행한다.
상기 디지털 아날로그 변환부는 상기 래치부로부터 전송되어온 상기 영상데이터들을 동시에 정극성 또는 부극성의 데이터 전압으로 변환하여 출력한다. 즉, 상기 디지털 아날로그 변환부는, 상기 감마전압 발생부(도시하지 않음)로부터 공급되는 감마전압을 이용하여, 상기 타이밍 컨트롤러(400)로부터 전송되어온 극성제어신호(POL)에 따라, 상기 영상데이터들을 정극성 또는 부극성의 데이터 전압으로 변환하여 상기 데이터 라인들로 출력한다.
상기 출력버퍼는 상기 디지털 아날로그 변환부로부터 전송되어온 정극성 또는 부극성의 데이터 전압을, 상기 타이밍 컨트롤러(400)로부터 전송되어온 소스출력인에이블신호(SOE)에 따라, 상기 패널의 데이터 라인(DL)들로 출력한다.
본 발명에 적용되는 상기 데이터 드라이버(300)는, 상기 게이트 드라이버(200)가 형성되어 있는 제2비표시영역(920)과 마주보고 있는 제1비표시영역(950)에 형성되어 있다.
상기 데이터 드라이버(300)로부터 연장되어 있는 상기 데이터 라인들(DL1~DLd)은 상기 게이트 라인들(GL1~GLg)과는 수직을 이루고 있으며, 상기 게이트 드라이버(200)로터 연장되어 있는 상기 연결라인(210, 220)들과는 평행을 이루고 있다.
상기 데이터 드라이버(300)는 COG(Chip On Glass) 방식으로 제1비표시영역(950)에 형성될 수도 있으나, 도 2에 도시된 바와 같이, TCP(Tape Carrier Package)의 IC 영역에 실장되거나, COF(Chip On Film) 방식으로 TCP의 베이스필름(600) 상에 실장되어, TAB(Tape Automated Bonding) 방식으로 제1비표시영역(950)에 배치될 수 있다.
본 발명에서는, 하나의 상기 데이터 드라이버(300)가 상기 제1비표시영역(950)에 배치될 수도 있으나, 도 2에 도시된 바와 같이, 두 개의 상기 데이터 드라이버(300)가 상기 제1비표시영역(950)에 배치될 수도 있으며, 두 개 이상의 상기 데이터 드라이버(300)가 상기 제1비표시영역(950)에 배치될 수도 있다.
마지막으로, 상기 타이밍 컨트롤러(400)는 외부 시스템으로부터 입력되는 타이밍 신호, 즉, 표시장치에서 기준클럭으로 이용되는 도트클럭(DCLK), 수직동기신호(Vsync), 수평동기신호(Hsync) 및 데이터 인에이블 신호(DE) 등을 이용하여, 게이트 드라이버(200)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GCS) 및 데이터 드라이버(300)의 동작 타이밍을 제어하기 위한 데이터 제어신호(DCS)를 생성하고, 데이터 드라이버(300)에 영상데이터를 공급한다.
상기 타이밍 컨트롤러(400)에서 발생되는 상기 게이트 제어신호(GCS)들에는 게이트 스타트 펄스(GSP), 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블 신호(GOE) 등이 포함된다.
특히, 상기 타이밍 컨트롤러(400)는 상기 제1게이트 드라이버(Gate #1)로는 1수평기간(1H)의 주기를 갖는 게이트 쉬프트 클럭(GSC), 2수평기간(2H)의 주기를 갖는 게이트 스타트 펄스(GSP_O) 및 2수평기간(2H)의 주기를 갖는 게이트 출력 인에이블 신호(GOE_O)를 출력한다.
그러나, 상기 타이밍 컨트롤러(400)는 상기 제2게이트 드라이버(Gate #2)로는 게이트 쉬프트 클럭, 게이트 스타트 펄스 및 게이트 출력 인에이블 신호를 출력하지 않는다. 즉, 상기 제2게이트 드라이버(Gate #2)는 상기 게이트 쉬프트 클럭, 상기 게이트 스타트 펄스 및 상기 게이트 출력 인에이블 신호를, 상기 타이밍 컨트롤러(400)가 아닌, 상기 제1게이트 드라이버(Gate #1)로부터 수신한다.
상기 타이밍 컨트롤러(400)에서 발생되는 데이터 제어신호들에는 소스 스타트 펄스(SSP), 소스 쉬프트 클럭신호(SSC), 소스 출력 이네이블 신호(SOE), 극성제어신호(POL) 등이 포함된다.
도 3은 본 발명에 따른 표시장치에 적용되는 게이트 드라이버의 내부 구성을 나타낸 예시도이고, 도 4는 본 발명에 따른 표시장치에 적용되는 다양한 신호들의 파형도이고, 도 5는 도 3에 도시된 게이트 드라이버를 구성하는 변환부들의 입출력 신호들을 나타낸 예시도이며, 도 6은 도 5에 도시된 변환부들에 의해 입출력는 다양한 신호들의 파형도이다.
첫째, 본 발명에 따른 표시장치에 적용되는 상기 제1게이트 드라이버(Gate #1)는, 도 3에 도시된 바와 같이, 상기 타이밍 컨트롤러(400)로부터 전송되어온 1수평기간(1H)의 주기를 갖는 상기 게이트 쉬프트 클럭(GSC)을 2수평기간(2H)의 주기를 갖는 오드 게이트 쉬프트 클럭(GSC_O)으로 변환하는 제1변환부(250), 상기 오드 게이트 쉬프트 클럭(GSC_O)과 상기 타이밍 컨트롤러(400)로부터 전송되어온 오드 게이트 스타트 펄스(GSP_O)를 이용하여 순차적으로 게이트온신호를 생성하는 쉬프트 레지스터(210), 상기 타이밍 컨트롤러(400)로부터 전송되어온 상기 오드 게이트 출력 인에이블 신호(GOE_O)에 따라, 상기 쉬프트 레지스터(210)로부터 순차적으로 입력되는 상기 게이트온신호를 상기 게이트 라인들로 순차적으로 출력하는 출력부(220), 상기 게이트 쉬프트 클럭(GSC)과 상기 오드 게이트 쉬프트 클럭(GSC_O)을 이용하여, 상기 오드 게이트 쉬프트 클럭(GSC_O)보다 1수평기간 지연된 이븐 게이트 쉬프트 클럭(GSC_E)을 생성한 후 상기 제2게이트 드라이버(Gate #2)로 출력하는 제2변환부(270), 상기 오드 게이트 스타트 펄스(GSP_O)와 상기 게이트 쉬프트 클럭(GSC)을 이용하여, 상기 오드 게이트 스타트 펄스(GSP_O)보다 1수평기간 지연된 이븐 게이트 스타트 펄스(GSP_E)를 생성한 후 상기 제2게이트 드라이버(Gate #2)로 출력하는 제3변환부(280), 상기 타이밍 컨트롤러(400)로부터 전송되어온 오드 게이트 출력 인에이블 신호(GOE_O)와 상기 게이트 쉬프트 클럭(GSC)을 이용하여, 상기 오드 게이트 출력 인에이블 신호(GOE_O)보다 1수평기간 지연된 이븐 게이트 출력 인에이블 신호(GOE_E)를 생성한 후 상기 제2게이트 드라이버(Gate #2)로 출력하는 제4변환부(290) 및 상기 제1변환부(270)의 기능을 활성화시키는 제어신호를 저장하고 있는 설정부(260)를 포함하고 있다.
우선, 상기 제1변환부(250)는, 상기 타이밍 컨트롤러(400)로부터 전송되어온 1수평기간(1H)의 주기를 갖는 상기 게이트 쉬프트 클럭(GSC)을 2수평기간(2H)의 주기를 갖는 오드 게이트 쉬프트 클럭(GSC_O)으로 변환한다.
여기서, 상기 1수평기간(1H)이란, 도 6에 도시된 바와 같이, 상기 게이트 쉬프트 클럭(GSC)의 1주기에 해당되는 기간으로서, 상기 데이터 전압이 출력되는 기간을 말한다. 즉, 상기 데이터 드라이버(300)는 하나의 상기 게이트 라인에 상기 게이트온신호가 공급되는 1수평기간(1H)마다 1수평라인분의 데이터전압을 상기 데이터 라인들에 공급한다.
따라서, 상기 2수평기간(2H)이란, 상기 1수평기간(1H)의 두 배에 해당되는 기간을 말한다.
상기 제1변환부(250)는, 도 5의 (a)에 도시된 바와 같이, JK 플립플롭(JK Flip-Flop)으로 구성될 수 있다. JK 플립플롭은 SR 플립플롭에서 발전된 것이다. 상기 제1변환부(250)는, 도 4 및 도 6에 도시된 바와 같이, 상기 타이밍 컨트롤러(400)로부터 전송되어온 상기 게이트 쉬프트 클럭(GSC)의 라이징 에지(Rising Edge)시마다 상기 게이트 쉬프트 클럭(GSC)의 출력을 반전시킨다.
따라서, 1수평기간(1H)을 갖는 상기 게이트 쉬프트 클럭(GSC)이 상기 제1변환부(250)를 통과하면, 2수평기간(2H)을 갖는 상기 오드 게이트 쉬프트 클럭(GSC_O)으로 변환된다.
상기 제1변환부(250)는 상기 설정부(260)의 설정값에 따라 활성화된다. 즉, 상기 설정부(260)에는 상기 제1변환부(250)의 J단자 및 K단자 등으로 입력되는 제어신호를 저장하고 있으며, 상기 제어신호에 따라, 상기 제1변환부(250)가 상기한 바와 같은 기능을 수행할 수도 있으며, 수행하지 않을 수도 있다.
상기 제1게이트 드라이버(Gate #1)에 상기 설정부(260)가 형성되어 있는 이유는, 상기 제1게이트 드라이버(Gate #1)와 상기 제2게이트 드라이버(Gate #1)가 동일한 집적회로(IC)를 이용하여 이용될 수 있도록 하기 위함이다. 즉, 상기한 바와 같이 구성되어 있는 상기 제1게이트 드라이버(Gate #1)는 상기 제2게이트 드라이버(Gate #2)로도 이용될 수 있다.
그러나, 상기 제2게이트 드라이버(Gate #2)에서는, 이하에서 설명되는 바와 같이, 상기 제1변환부(250)의 기능이 비활성화되어야 한다. 즉, 상기 제2게이트 드라이버(Gate #2)에서는, 상기 제1변환부(250)로 입력되는 신호의 주기를 2배로 증가시킬 필요가 없다. 따라서, 상기 제2게이트 드라이버(Gate #2)에서는 상기 제1변환부(250)가 동작되어서는 않된다. 이 경우, 상기 제2게이트 드라이버에 형성되어 있는 상기 설정부(260)에는 상기 제1변환부(250)가, 입력되는 신호의 주기를 2배로 증가시키지 않도록 하는 제어신호들이 저장된다.
즉, 상기 설정부(260)는, 상기 제1게이트 드라이버(Gate #1)와 상기 제2게이트 드라이버(Gate #2)가 동일한 집적회로(IC)로 구성되는 경우, 상기 제1게이트 드라이버(Gate #1)에 형성되는 상기 제1변환부(260)의 기능을 활성화시키며, 상기 제2게이트 드라이버(Gate #2)에 형성되는 상기 제1변환부(260)의 기능을 비활성화시키는 기능을 수행한다.
따라서, 상기 제1게이트 드라이버(Gate #1)와 상기 제2게이트 드라이버(Gate #2)가 서로 다른 집적회로(IC)로 구성되면, 상기 설정부(260)는 상기 제1게이트 드라이버에 형성될 필요가 없다. 이 경우, 상기 제1변환부(250)는 언제든지 활성화되도록 형성된다.
다음, 상기 쉬프트 레지스터(210)는, 상기 제1변환부(250)로부터 출력되는, 2수평기간(2H)의 주기를 갖는 상기 오드 게이트 쉬프트 클럭(GSC_O)과 상기 타이밍 컨트롤러(400)로부터 전송되어온 오드 게이트 스타트 펄스(GSP_O)를 이용하여, 순차적으로 게이트온신호를 생성한다.
이를 위해, 상기 쉬프트 레지스터(210)는, 도 4에 도시된 바와 같이, 복수의 플립플롭(F/F)으로 구성될 수 있다.
상기 쉬프트 레지스터(210)의 구성 및 기능은, 2수평기간의 주기를 갖는 상기 오드 게이트 쉬프트 클럭(GSC_O)이 입력된다는 점을 제외하고는, 집적회로(IC)로 구성된 일반적인 게이트 드라이버에 적용되는 쉬프트 레지스터의 구성 및 기능과 동일함으로, 상기 쉬프트 레지스터(210)에 대한 상세한 설명은 생략된다. 즉, 상기 쉬프트 레지스터(210)는 현재 일반적으로 이용되고 있는 게이트 드라이버에 적용되는 쉬프트 레지스터가 그대로 적용될 수 있다.
다음, 상기 출력부(220)는, 상기 타이밍 컨트롤러(400)로부터 전송되어온 상기 오드 게이트 출력 인에이블 신호(GOE_O)에 따라, 상기 쉬프트 레지스터(210)로부터 순차적으로 입력되는 상기 게이트온신호를 상기 게이트 라인들로 순차적으로 출력한다.
이를 위해, 상기 출력부(220)는, 상기 게이트온신호의 펄스폭을 제어하는 복수의 AND 게이트로 구성된 출력제어부(221), 상기 게이트온신호를 증폭시키기 위해 복수의 레벨쉬프터(L/S)로 구성된 레벨쉬프터부(222) 및 증폭된 상기 게이트온신호를 버퍼링하고 있다가 상기 게이트 라인들로 출력하기 위해 복수의 버퍼(BUF)들로 구성된 버퍼부(220)를 포함하여 구성된다.
상기 출력부(220)의 구성 및 기능은, 집적회로(IC)로 구성된 일반적인 게이트 드라이버에 적용되는 출력부의 구성 및 기능과 동일함으로, 상기 출력부(220)에 대한 상세한 설명은 생략된다. 즉, 상기 출력부(220)는 현재 일반적으로 이용되고 있는 게이트 드라이버에 적용되는 출력부가 그대로 적용될 수 있다.
다음, 상기 제2변환부(270)는, 상기 게이트 쉬프트 클럭(GSC)과 상기 오드 게이트 쉬프트 클럭(GSC_O)을 이용하여, 상기 오드 게이트 쉬프트 클럭(GSC_O)보다 1수평기간 지연된 이븐 게이트 쉬프트 클럭(GSC_E)을 상기 제2게이트 드라이버(Gate #2)로 출력한다.
상기 제2변환부(270)는, 도 5의 (d)에 도시된 바와 같이, D 플립플롭(D Flip-Flop)으로 구성될 수 있다.
상기 제2변환부(270)는, 클럭(게이트 쉬프트 클럭(GSC))의 라이징 에지(Rising Edge)시마다, 입력신호(오드 게이트 쉬프트 클럭(GSC_O))를 출력하는 한편, 출력신호(이븐 게이트 쉬프트 클럭(GSC_E))를 다음 클럭의 에지(Edge)시까지 유지시킨다.
따라서, 상기 오드 게이트 쉬프트 클럭(GSC_O)(입력신호)이 상기 제2변환부(270)를 통과하면, 도 4 및 도 6에 도시된 바와 같이, 상기 오드 게이트 쉬프트 클럭(GSC_O)과 1수평기간(1H)의 시간차를 두고, 상기 이븐 게이트 쉬프트 클럭(GSC_E)이 출력된다.
다음, 상기 제3변환부(280)는, 상기 오드 게이트 스타트 펄스(GSP_O)와 상기 게이트 쉬프트 클럭(GSC)을 이용하여, 상기 오드 게이트 스타트 펄스(GSP_O)보다 1수평기간 지연된 이븐 게이트 스타트 펄스(GSP_E)를 출력한다.
상기 제3변환부(280)는, 도 5의 (c)에 도시된 바와 같이, 상기 제2변화부(270)와 마찬가지로, D 플립플롭(D Flip-Flop)으로 구성될 수 있다.
상기 제3변환부(280)는, 클럭(게이트 쉬프트 클럭(GSC))의 폴링 에지(Falling Edge)시마다, 입력신호(오드 게이트 스타트 펄스(GSP_O))를 출력하는 한편, 출력신호(이븐 게이트 스타트 펄스(GSP_E))를 다음 클럭의 에지(Edge)시까지 유지시킨다.
따라서, 상기 오드 게이트 스타트 펄스(GSP_O)이 상기 제3변환부(270)를 통과하면, 도 4 및 도 6에 도시된 바와 같이, 상기 오드 게이트 스타트 펄스(GSP_O)와 1수평기간(1H)의 시간차를 두고, 상기 이븐 게이트 스타트 펄스(GSP_E)가 출력된다.
다음, 상기 제4변환부(290)는, 상기 타이밍 컨트롤러(400)로부터 전송되어온 오드 게이트 출력 인에이블 신호(GOE_O)와 상기 게이트 쉬프트 클럭(GSC)을 이용하여, 상기 오드 게이트 출력 인에이블 신호(GOE_O)보다 1수평기간 지연된 이븐 게이트 출력 인에이블 신호(GOE_E)를 출력한다.
상기 제4변환부(290)는, 도 5의 (b)에 도시된 바와 같이, D 플립플롭(D Flip-Flop)으로 구성될 수 있다.
상기 제4변환부(290)는, 클럭(게이트 쉬프트 클럭(GSC))의 라이징 에지(Rising Edge)시마다, 입력신호(오드 게이트 출력 인에이블 신호(GOE_O))를 출력하는 한편, 출력신호(이븐 게이트 출력 인에이블 신호(GOE_E))를 다음 클럭의 에지(Edge)시까지 유지시킨다.
따라서, 상기 오드 게이트 출력 인에이블 신호(GOE_O)(입력신호)가 상기 제4변환부(290)를 통과하면, 도 4 및 도 6에 도시된 바와 같이, 상기 오드 게이트 출력 인에이블 신호(GOE_O)와 1수평기간(1H)의 시간차를 두고, 상기 이븐 게이트 출력 인에이블 신호(GOE_E)가 출력된다.
마지막으로, 상기 설정부(260)는, 상기 제1변환부(270)의 기능을 활성화시키는 제어신호를 저장하고 있다.
상기 설정부(260)는, 상기에서 설명된 바와 같이, 상기 제1게이트 드라이버(Gate #1)와 상기 제2게이트 드라이버(Gate #2)가 동일한 집적회로(IC)로 구성되는 경우, 상기 제1게이트 드라이버(Gate #1)에 형성되는 상기 제1변환부(260)의 기능을 활성화시키며, 상기 제2게이트 드라이버(Gate #2)에 형성되는 상기 제1변환부(260)의 기능을 비활성화시키는 기능을 수행한다.
따라서, 상기 제1게이트 드라이버(Gate #1)와 상기 제2게이트 드라이버(Gate #2)가 서로 다른 구성을 갖는 집적회로(IC)로 구성되면, 상기 설정부(260)는 상기 제1게이트 드라이버에 형성될 필요가 없다. 이 경우, 상기 제1게이트 드라이버(Gate #1)에 구비된 상기 제1변환부(250)는 언제든지 활성화되도록 형성되어 있기 때문에, 1수평기간(1H)의 주기를 갖는 상기 게이트 쉬프트 클럭(GSC)을 입력받아, 2수평기간(2H)의 주기를 갖는 상기 오드 게이트 쉬프트 클럭(GSC_O)을 출력한다.
둘째, 본 발명에 따른 표시장치에 적용되는 상기 제2게이트 드라이버(Gate #1)는, 도 4에 도시된 바와 같이, 상기 제1게이트 드라이버(Gate #1)로부터 전송되어온, 2수평기간(1H)의 주기를 갖는 상기 이븐 게이트 쉬프트 클럭(GSC_E)과 상기 이븐 게이트 스타트 펄스(GSP_E)를 이용하여 순차적으로 게이트온신호를 생성하는 쉬프트 레지스터(210), 및 상기 제1게이트 드라이버(Gate #1)로부터 전송되어온 상기 이븐 게이트 출력 인에이블 신호(GOE_E)에 따라, 상기 쉬프트 레지스터(210)로부터 순차적으로 입력되는 상기 게이트온신호를 상기 게이트 라인들로 순차적으로 출력하는 출력부(220)를 포함한다.
상기 쉬프트 레지스터(210) 및 상기 출력부(220)의 구성 및 기능은, 입력신호가 다르다는 점을 제외하고는, 상기 제1게이트 드라이버(Gate #1)에 구비되어 있는 상기 쉬프트 레지스터(210) 및 상기 출력부(220)의 구성 및 기능과 동일하다.
따라서, 상기 출력부(220)는, 상기 게이트온신호의 펄스폭을 제어하는 복수의 AND 게이트로 구성된 출력제어부(221), 상기 게이트온신호를 증폭시키기 위해 복수의 레벨쉬프터(L/S)로 구성된 레벨쉬프터부(222) 및 증폭된 상기 게이트온신호를 버퍼링하고 있다가 상기 게이트 라인들로 출력하기 위해 복수의 버퍼(BUF)들로 구성된 버퍼부(220)를 포함하여 구성될 수 있다.
상기 제2게이트 드라이버(Gate #2)는, 상기한 바와 같이, 상기 제1게이트 드라이버(Gate #1)와는 다른 형태로 형성될 수 있다.
그러나, 상기 제2게이트 드라이버(Gate #2)는, 상기 제1게이트 드라이버(Gate #1)로 이용되는 집적회로(IC)로 구성될 수 있다. 즉, 서로 다른 형태의 집적회로(IC)를 제조하기 위해서는, 추가적인 비용이 소비되어야 한다. 이를 방지하기 위해, 상기 제2게이트 드라이버(Gate #2)는 상기 제1게이트 드라이버(Gate #1)로 이용되는 집적회로(IC)를 이용하여 구성될 수 있다.
이 경우, 상기 제2게이트 드라이버(Gate #2)는, 도 3에 도시된 바와 같이, 상기 제1게이트 드라이버(Gate #1)에 구비되어 있는, 상기 제1변환부(250), 상기 제2변환부(270), 상기 제3변환부(280), 상기 제4변환부(290) 및 상기 설정부(260)를 더 포함할 수 있다.
그러나, 상기 제2게이트 드라이버(Gate #2)에 구비되어 있는, 상기 제1변환부 내지 상기 제4변환부(250, 270, 280, 290)는 사용될 필요가 없다.
따라서, 상기 설정부(260)에는 상기 제1변환부(250)가 비활성화되도록 하는 제어신호가 저장될 수 있다. 즉, 상기 제2게이트 드라이버(Gate #2)가 구동되면, 상기 제1변환부(250)는 상기 제어신호에 따라 동작되지 않으며, 입력된 신호(이븐 게이트 쉬프트 클럭(GSC_E))를 그대로 통과시킬 수 있다.
또한, 상기 설정부(260)는 상기 제2변환부(270) 내지 상기 제4변환부(290) 가 비활성화되도록 하는 제어신호를 저장하고 있다가, 상기 제2변환부(270) 내지 상기 제4변환부(290)로 전송하거나, 또는 어떠한 신호도 상기 제2변환부 내지 상기 제4변환부로 전송하지 않을 수도 있다. 이 경우, 상기 제2변환부(270) 내지 상기 제4변환부(290)는 구동되지 않는다.
또한, 상기 제1게이트 드라이버(Gate #1)와 상기 제2게이트 드라이버(Gate #2)가 동일한 집적회로(IC)로 구성되는 경우, 상기 타이밍 컨트롤러(400)로부터 상기 제1게이트 드라이버(Gate #1)로 입력된 상기 게이트 쉬프트 클럭(GSC)은 상기 설정부(260)를 통해 상기 제2변환부(270) 내지 상기 제4변환부(290)로 전송될 수 있다.
즉, 도 4의 제1게이트 드라이버(Gate #1)에서는, 상기 타이밍 컨트롤러(400)로부터 수신된 상기 게이트 쉬프트 클럭(GSC)이 직접 상기 제1변환 내지 상기 제4변화부와 연결되어 있는 것으로 도시되어 있으나, 상기 게이트 쉬프트 클럭이 상기 설정부(260)를 통과하여 상기 제1변환부 내지 상기 제4변환부와 연결되도록 구성될 수 있다. 이 경우, 상기 설정부(260)는 상기 게이스 쉬프트 클럭을 상기 제1변환부 내지 상기 제4변환부로 전송하는 기능을 수행할 수 있다.
도 7은 본 발명에 따른 표시장치에 적용되는 게이트 드라이버와 종래의 표시장치에 적용되는 게이트 드라이버를 비교한 예시도로서, (a)는 종래의 표시장치에 적용되는 게이트 드라이버를 나타내고 있으며, (b)는 본 발명에 따른 표시장치에 적용되는 게이트 드라이버를 나타내고 있다.
종래의 표시장치에서는, 발명의 배경이 되는 기술에서 언급된 바와 같이, 타이밍 컨트롤러(40)에서 생성된 게이트 쉬프트 클럭(GSC), 게이트 출력 인에이블 신호(GOE) 및 게이트 스타트 펄스(GSP)가, 두 개의 게이트 드라이버들 각각에 입력된다. 따라서, 타이밍 컨트롤러에서 게이트 드라이버로 전송되는 게이트 제어신호들의 숫자가 총 13개인 경우, 두 개의 게이트 드라이버들 각각과 타이밍 컨트롤러 간에는 13개의 라인들은 필요하다. 상기 13개의 라인들은 라인 온 글래스(LOG, Line On Glass) 형태로 제3비표시영역(93) 및 제4비표시영역(94)에 각각 형성된다. 즉, 종래의 표시장치에 있어서는, (a)에 도시된 바와 같이, 제3비표시영역(93)에도 13개의 라인들이 형성되며, 제4비표시영역(94)에도 13개의 라인들이 형성된다.
그러나, 본 발명에 따른 표시장치에서는, 상기한 바와 같이, 상기 타이밍 컨트롤러(400)로부터 상기 제2게이트 드라이버(Gate #2)로, 상기 게이트 쉬프트 클럭(GSC), 상기 게이트 출력 인에이블 신호(GOE) 및 상기 게이트 스타트 펄스(GSP)가 입력되지 않는다. 따라서, (b)에 도시된 바와 같이, 상기 제2게이트 드라이버(Gate #2)와 상기 타이밍 컨트롤러(400) 간에 3개의 라인이 생략될 수 있다.
이 경우, 상기 제2게이트 드라이버(Gate #2)와 상기 타이밍 컨트롤러(400)를 연결하는 라인들이 형성되는 상기 제4비표시영역(940)의 폭은, 상기 3개의 라인들이 상기 제4비표시영역(940)에서 차지했던 폭만큼 줄어들 수 있다.
또한, 상기 3비표시영역(930)에 형성되어 있는 라인들 중 하나 또는 두 개를 상기 제4비표시영역(940)에 형성함으로써, 상기 제3비표시영역(930)과 상기 제4비표시영역(940)의 폭을 동시에 감소시킬 수도 있다.
상기한 바와 같은 본 발명의 특징을 정리하면 다음과 같다.
첫째, 상기 타이밍 컨트롤러(400)에서는 상기 제1게이트 드라이버(Gate #1)로 입력될 게이트 쉬프트 클럭(GSC), 오드 게이트 스타트 펄스(GSP_O) 및 오드 게이트 출력 인에이블 신호(GOE_O)만을 생성하며, 상기 제2게이트 드라이버(Gate #2)로 입력될 이븐 게이트 쉬프트 클럭(GSC_E), 이븐 게이트 스타트 펄스(GSP_E) 및 이븐 게이트 출력 인에이블 신호(GOE_E)들은, 상기 제1게이트 드라이버(Gate #1)에서 생성된다.
둘째, 상기 타이밍 컨트롤러(400)에서 상기 제1게이트 드라이버(Gate #1)로 입력되는 상기 게이트 쉬프트 클럭(GSC)은 1수평기간(1H)의 주기를 가지고 있으며, 상기 제1게이트 드라이버(Gate #1)는 상기 게이트 쉬프트 클럭(GSC)을, 2수평기간(2H)의 주기를 갖는 상기 오드 게이트 쉬프트 클럭(GSC_O)으로 변환시켜 이용하는 한편, 상기 오드 게이트 쉬프트 클럭(GSC_O)보다 1수평기간 만큼 지연된 상기 이븐 게이트 쉬프트 클럭(GSC_E)을 생성하여 상기 제2게이트 드라이버(Gate #2)로 전송한다.
셋째, 상기 제1게이트 드라이버(Gate #1)는, 상기 타이밍 컨트롤러(400)로부터 전송되는 상기 오드 게이트 스타트 펄스(GSP_O)를 이용하여 상기 게이트온신호를 생성하는 한편, 상기 오드 게이트 스타트 펄스(GSP_O)보다 1수평기간 만큼 지연된 상기 이븐 게이트 스타트 펄스(GSP_E)를 생성하여 상기 제2게이트 드라이버(Gate #2)로 전송한다.
넷째, 상기 제1게이트 드라이버(Gate #1)는, 상기 타이밍 컨트롤러(400)로부터 전송되는 상기 오드 게이트 출력 인에이블 신호(GOE_O)를 이용하여 상기 게이트온신호를 생성하는 한편, 상기 오드 게이트 출력 인에이블 신호(GOE_O)보다 1수평기간만큼 지연된 상기 이븐 게이트 출력 인에이블 신호(GOE_E)를 생성하여 상기 제2게이트 드라이버(Gate #2)로 전송한다.
다섯째, 본 발명에 의하면, 상기 제2게이트 드라이버(Gate #2)와 상기 타이밍 컨트롤러(400)를 연결하는 3개의 라인이 생략될 수 있기 때문에, 상기 패널의 비표시영역의 폭, 즉, 베젤의 크기가 줄어들 수 있다. 이 경우, 상기 제1게이트 드라이버(Gate #1)와 상기 타이밍 컨트롤러(400)를 연결하기 위해 상기 제3비표시영역(930)에 형성되어 있는 라인들 중 하나 또는 두 개를 상기 제4비표시영역(940)에 형성함으로써, 상기 패널의 좌우의 베젤 사이즈를 동시에 줄여줄 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다.　 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 패널 200 : 게이트 드라이버
300 : 데이터 드라이버 400 : 타이밍 컨트롤러
950 : 제1비표시영역 920 : 제2비표시영역
930 : 제3비표시영역 940 : 제4비표시영역

Claims (10)

  1. 표시영역의 외곽에 네 개의 비표시영역이 형성되어 있는 패널;
    상기 비표시영역 중 제1비표시영역에 형성되어 있는 데이터 드라이버;
    상기 비표시영역 중 상기 제1비표시영역과 마주보는 제2비표시영역에 형성되어 있으며, 상기 패널에 형성되어 있는 데이터 라인들과 수직하게 배열되어 있는 게이트 라인들에, 연결라인들을 통해 연결되어 있는, 제1게이트 드라이버와 제2게이트 드라이버; 및
    상기 데이터 드라이버와, 상기 제1게이트 드라이버와, 상기 제2게이트 드라이버를 구동시키는 타이밍 컨트롤러를 포함하며,
    상기 제1게이트 드라이버는, 상기 타이밍 컨트롤러로부터 전송되어온 게이트 제어신호들에 따라 구동되며, 상기 제1게이트 드라이버는 상기 게이트 제어신호들을 이용하여 상기 제2게이트 드라이버에서 이용될 게이트 제어신호를 생성한 후, 생성된 게이트 제어신호들을 상기 제2게이트 드라이버로 전송하는 것을 특징으로 하는 표시장치.
  2. 제 1 항에 있어서,
    상기 제1게이트 드라이버는, 상기 게이트 라인들 중 홀수 번째 게이트 라인들에 연결되어 있고,
    상기 제2게이트 드라이버는, 상기 게이트 라인들 중 짝수 번째 게이트 라인들에 연결되어 있으며,
    상기 제1게이트 드라이버와 상기 제2게이트 드라이버는 교대로 구동되어 상기 게이트 라인들로 게이트온신호를 출력시키는 것을 특징으로 하는 표시장치.
  3. 제 1 항에 있어서,
    상기 타이밍 컨트롤러로부터 상기 제1게이트 드라이버로 전송되는 상기 게이트 제어신호들에는, 1수평기간의 주기를 갖는 게이트 쉬프트 클럭, 2수평기간의 주기를 갖는 오드 게이트 스타트 펄스 및 2수평기간의 주기를 갖는 오드 게이트 출력 인에이블 신호들이 포함되고,
    상기 제1게이트 드라이버는, 상기 게이트 쉬프트 클럭을 이용하여 2수평기간의 주기를 갖는 오드 게이트 쉬프트 클럭을 생성하며,
    상기 제1게이트 드라이버는, 상기 게이트 쉬프트 클럭, 상기 오드 게이트 쉬프트 클럭, 상기 오드 게이트 스타트 펄스 및 상기 오드 게이트 출력 인에이블 신호들을 이용하여, 상기 제2게이트 드라이버로 전송될, 이븐 게이트 쉬프트 클럭, 이븐 게이트 스타트 펄스 및 이븐 게이트 출력 인에이블 신호들을 생성하는 것을 특징으로 하는 표시장치.
  4. 제 3 항에 있어서,
    상기 이븐 게이트 쉬프트 클럭은 상기 오드 게이트 쉬프트 클럭보다 1수평기간 만큼 지연된 신호이고,
    상기 이븐 게이트 스타트 펄스는 상기 오드 게이트 스타트 펄스보다 1수평기간 만큼 지연된 신호이며,
    상기 이븐 게이트 출력 인에이블 신호는 상기 오드 게이트 출력 인에이블 신호보다 1수평기간 만큼 지연된 신호인 것을 특징으로 하는 표시장치.
  5. 제 1 항에 있어서,
    상기 제1게이트 드라이버는,
    상기 게이트 쉬프트 클럭을 상기 오드 게이트 쉬프트 클럭으로 변환하는 제1변환부;
    상기 오드 게이트 쉬프트 클럭과 상기 오드 게이트 스타트 펄스를 이용하여 순차적으로 게이트온신호를 생성하는 쉬프트 레지스터;
    상기 오드 게이트 출력 인에이블 신호에 따라, 상기 쉬프트 레지스터로부터 순차적으로 입력되는 상기 게이트온신호를 상기 게이트 라인들로 순차적으로 출력하는 출력부;
    상기 오드 게이트 쉬프트 클럭과 상기 게이트 쉬프트 클럭을 이용하여, 상기 오드 게이트 쉬프트 클럭보다 1수평기간 지연된 이븐 게이트 쉬프트 클럭을 생성한 후 상기 제2게이트 드라이버로 전송하는 제2변환부;
    상기 오드 게이트 스타트 펄스와 상기 게이트 쉬프트 클럭을 이용하여, 상기 오드 게이트 스타트 펄스보다 1수평기간 지연된 이븐 게이트 스타트 펄스를 생성한 후 상기 제2게이트 드라이버로 전송하는 제3변환부; 및
    상기 오드 게이트 출력 인에이블 신호와 상기 게이트 쉬프트 클럭을 이용하여, 상기 오드 게이트 출력 인에이블 신호보다 1수평기간 지연된 이븐 게이트 출력 인에이블 신호를 생성한 후 상기 제2게이트 드라이버로 전송하는 제4변환부를 포함하는 표시장치.
  6. 제 5 항에 있어서,
    상기 제1게이트 드라이버는,
    상기 제1변환부 내지 상기 제4변환부 중 적어도 어느 하나의 기능을 활성화시키거나 또는 비활성화시키는 제어신호들을 저장하고 있는 설정부를 더 포함하며,
    상기 제2게이트 드라이버는, 상기 제1게이트 드라이버를 구성하는 집적회로와 동일한 집적회로 구성되는 것을 특징으로 하는 표시장치.
  7. 제 6 항에 있어서,
    상기 제2게이트 드라이버에 포함되어 있는, 상기 제1변환부 내지 상기 제4변환부들 중 적어도 어느 하나는, 상기 설정부에 저장되어 있는 비활성화 제어신호에 의해 동작되지 않는 것을 특징으로 하는 표시장치.
  8. 제 6 항에 있어서,
    상기 게이트 쉬프트 클럭을 전송하기 위해 상기 제1게이트 드라이버와 상기 타이밍 컨트롤러간에 연결되어 있는 라인, 상기 오드 게이트 스타트 펄스를 전송하기 위해 상기 제1게이트 드라이버와 상기 타이밍 컨트롤러간에 연결되어 있는 라인, 상기 오드 게이트 출력 인에이블 신호를 전송하기 위해 상기 제1게이트 드라이버와 상기 타이밍 컨트롤러간에 연결되어 있는 라인들 중 적어도 어느 하나는 상기 제3비표시영역에 형성되어 있으며, 상기 라인들 중 적어도 어느 하나는 상기 제4비표시영역에 형성되어 있는 것을 특징으로 하는 표시장치.
  9. 패널의 비표시영역 중 데이터 드라이버가 배치되어 있는 제1비표시영역과 마주보는 제2비표시영역에 배치되어 있는 제1게이트 드라이버가, 타이밍 컨트롤러로부터 전송되어온 게이트 제어신호들을 이용하여, 상기 패널에 형성되어 있는 게이트 라인들에 게이트온신호를 순차적으로 공급하는 단계; 및
    상기 제1게이트 드라이버가, 상기 타이밍 컨트롤러로부터 전송되어온 상기 게이트 제어신호들을 이용하여, 상기 제2비표시영역에 배치되어 있는 제2게이트 드라이버로 전송될 게이트 제어신호들을 생성한 후, 상기 게이트 제어신호들을 상기 제2게이트 드라이버로 전송하는 단계; 및
    상기 제2게이트 드라이버가, 상기 제1게이트 드라이버로부터 전송되어온 상기 게이트 제어신호들 및 상기 타이밍 컨트롤러로부터 전송되어온 게이트 제어신호들을 이용하여 상기 패널에 형성되어 있는 게이트 라인들에 게이트온신호를 순차적으로 공급하는 단계를 포함하는 표시장치 구동방법.
  10. 제 9 항에 있어서,
    상기 제1게이트 드라이버가 상기 게이트 제어신호들을 생성하여, 상기 게이트 제어신호들을 상기 제2게이트 드라이버로 전송하는 단계는,
    상기 게이트 쉬프트 클럭을 상기 오드 게이트 쉬프트 클럭으로 변환하는 단계;
    상기 오드 게이트 쉬프트 클럭과 상기 게이트 쉬프트 클럭을 이용하여, 상기 오드 게이트 쉬프트 클럭보다 1수평기간 지연된 이븐 게이트 쉬프트 클럭을 생성한 후 상기 제2게이트 드라이버로 전송하는 단계;
    상기 오드 게이트 스타트 펄스와 상기 게이트 쉬프트 클럭을 이용하여, 상기 오드 게이트 스타트 펄스보다 1수평기간 지연된 이븐 게이트 스타트 펄스를 생성한 후 상기 제2게이트 드라이버로 전송하는 단계; 및
    상기 오드 게이트 출력 인에이블 신호와 상기 게이트 쉬프트 클럭을 이용하여, 상기 오드 게이트 출력 인에이블 신호보다 1수평기간 지연된 이븐 게이트 출력 인에이블 신호를 생성한 후 상기 제2게이트 드라이버로 전송하는 단계를 포함하는 표시장치 구동방법.
KR20130044281A 2013-04-22 2013-04-22 표시장치 및 그 구동방법 KR20140126131A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20130044281A KR20140126131A (ko) 2013-04-22 2013-04-22 표시장치 및 그 구동방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20130044281A KR20140126131A (ko) 2013-04-22 2013-04-22 표시장치 및 그 구동방법

Publications (1)

Publication Number Publication Date
KR20140126131A true KR20140126131A (ko) 2014-10-30

Family

ID=51995601

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20130044281A KR20140126131A (ko) 2013-04-22 2013-04-22 표시장치 및 그 구동방법

Country Status (1)

Country Link
KR (1) KR20140126131A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3040964A1 (en) * 2014-12-31 2016-07-06 LG Display Co., Ltd. Gate driver, display device with the same and driving method thereof
KR20160083599A (ko) * 2014-12-31 2016-07-12 엘지디스플레이 주식회사 게이트 드라이버 및 이를 구비한 표시장치
CN109584770A (zh) * 2018-12-17 2019-04-05 武汉天马微电子有限公司 显示面板及显示装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3040964A1 (en) * 2014-12-31 2016-07-06 LG Display Co., Ltd. Gate driver, display device with the same and driving method thereof
CN105741732A (zh) * 2014-12-31 2016-07-06 乐金显示有限公司 栅极驱动器、具有栅极驱动器的显示装置及其驱动方法
KR20160083594A (ko) * 2014-12-31 2016-07-12 엘지디스플레이 주식회사 게이트 드라이버, 이를 구비한 표시장치 및 이의 구동방법
KR20160083599A (ko) * 2014-12-31 2016-07-12 엘지디스플레이 주식회사 게이트 드라이버 및 이를 구비한 표시장치
US10013935B2 (en) 2014-12-31 2018-07-03 Lg Display Co., Ltd. Gate driver, display device with the same and driving method thereof
CN109584770A (zh) * 2018-12-17 2019-04-05 武汉天马微电子有限公司 显示面板及显示装置
CN109584770B (zh) * 2018-12-17 2022-02-08 武汉天马微电子有限公司 显示面板及显示装置

Similar Documents

Publication Publication Date Title
US10546520B2 (en) Gate driver and flat panel display device including the same
US9646559B2 (en) Liquid crystal display device
US10319283B2 (en) Gate driving circuit and display device including the same
KR101941447B1 (ko) 평판 표시 장치
KR20170079997A (ko) 게이트 드라이버 및 이를 포함하는 디스플레이 장치
US8717271B2 (en) Liquid crystal display having an inverse polarity between a common voltage and a data signal
KR102279280B1 (ko) 표시 장치 및 이의 구동 방법
KR101991675B1 (ko) 액정표시장치
KR101991674B1 (ko) 액정표시장치
US11270652B2 (en) Display device, data driving circuit, and data driving method having offset data voltage
KR102008133B1 (ko) 표시장치 및 그 구동방법
KR102008778B1 (ko) 액정표시장치 및 그 구동방법
KR20140126131A (ko) 표시장치 및 그 구동방법
KR102007775B1 (ko) 액정표시장치 및 그 구동방법
KR102202870B1 (ko) Ｄｒｄ 방식을 이용한 표시장치
KR102211406B1 (ko) 표시장치 및 그 구동방법
KR20140082488A (ko) 액정표시장치 및 그 구동방법
KR20150136194A (ko) 쉬프트 레지스터, 이를 이용한 표시장치 및 그 구동방법
US10304406B2 (en) Display apparatus with reduced flash noise, and a method of driving the display apparatus
KR102211065B1 (ko) 표시장치
KR102066135B1 (ko) 액정표시장치 및 그 구동방법
KR20150071813A (ko) 표시장치
KR102171465B1 (ko) 표시장치
KR102033098B1 (ko) 액정표시장치 및 그 구동방법
KR102296784B1 (ko) 쉬프트 레지스터, 이를 이용한 표시장치 및 그 구동방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination