JP4928199B2 - 信号検出装置、信号検出装置の信号読み出し方法及び信号検出装置を用いた撮像システム - Google Patents

Description

本発明は、信号検出装置、その信号読み出し方法に関するものである。

磁気信号などを検出する信号検出装置には、光を検出する光電変換装置がある。この光電変換装置の代表的な種類として、ＣＣＤ型やＭＯＳ型光電変換装置が挙げられる。ＭＯＳ型光電変換装置は、フォトダイオード等の光電変換素子を含む基本セル（画素）が２次元に配置された画素部と、画素部からの信号を保持する容量部と、容量部からの信号を外部へ出力するための共通信号線とを有する。

特許文献１には、共通信号線を複数有し、それらを多重化する構成の開示がある。また、特許文献２には、容量部をブロック化し、読み出す構造の開示がある。
特開２００５−０２０４８３号公報 特開２００５−０８６２６０号公報

特許文献１のように共通信号線を複数有することによって、データの読み出し速度は向上する。しかし、共通信号線の違いによるオフセットが生じてしまう場合がある。さらに、複数の共通信号線を有する場合、出力部にあるアンプの数も増えるため、消費電力が増大してしまう。また、光電変換装置の外部との関係によって、光電変換装置に求められる出力端子数が限られる場合もある。

よって、本発明においては、出力端子数が変更可能な信号検出装置及びその読み出し方法を提供する。さらに、信号検出装置を用いた撮像システムを提供する。

本発明は、信号を生成する信号生成部と、前記信号生成部から信号が出力される複数の共通信号線と、前記共通信号線からの信号を増幅する増幅回路部と、駆動回路部と、を有する信号検出装置の信号読み出し方法において、前記共通信号線は、少なくとも第１の共通信号線と、第２の共通信号線とを有し、前記増幅回路部は、少なくとも前記第１の共通信号線に対応して配された第１の増幅回路と、前記第２の共通信号線に対応して配された第２の増幅回路を有し、前記第１の共通信号線と前記第２の共通信号線との導通を制御するスイッチを有しており、前記第１の共通信号線からの信号と前記第２の共通信号線からの信号を、前記第１の増幅回路と前記第２の増幅回路からそれぞれ増幅して読み出す第１の信号読み出し方法と、前記スイッチをオンし、前記第１の共通信号線からの信号と前記第２の共通信号線からの信号とを前記第１の増幅回路にて増幅して読み出す第２の信号読み出し方法とを含むことを特徴とする。

また、信号生成素子と、前記信号生成素子の信号を信号保持部へ転送する転送トランジスタと、前記信号保持部に基準電圧を与えるリセットトランジスタとをそれぞれ複数有する信号生成部と、前記信号生成素子からの信号を保持する容量部と、前記容量部から信号が出力される複数の共通信号線と、駆動回路部と、前記共通信号線からの信号を増幅する増幅回路部と、を有する信号検出装置において、前記共通信号線は、前記リセットトランジスタが前記基準電圧を与えた時の前記信号保持部の電位に基づく信号を読み出す第１の共通信号線及び第２の共通信号線と、前記転送トランジスタが前記信号を転送した時の前記信号保持部の電位に基づく信号を読み出す第３の共通信号線及び第４の共通信号線とを少なくとも有し、前記第１の共通信号線と前記第３の共通信号線とを接続する第１のスイッチと、前記第２の共通信号線と前記第４の共通信号線とを接続する第２のスイッチとを有することを特徴とする。

出力端子数が変更可能な信号検出装置及びその信号読み出し方法を提供する。

本発明にかかる信号検出装置の信号読み出し方法は次のようである。まず、信号検出装置は、信号生成部と、その信号が出力される複数の共通信号線と、駆動回路部とを有する。さらに、各共通信号線からの信号を増幅する増幅回路部を有する。この増幅回路部は、それぞれの共通信号線に対応して配される複数の増幅回路を有する。少なくとも２本の共通信号線がスイッチにより接続されている。そして、複数の増幅回路から、対応する各共通信号線の信号を増幅して読み出す信号読み出し方法である。さらに、スイッチによって接続される共通信号線のうち、１本の共通信号線に対応する増幅回路から、接続される共通信号線からの信号を増幅して読み出す信号読み出し方法である。なお、スイッチによって接続される共通信号線の他の共通信号線に対応する増幅回路は動作しなくてもよい。

このような２つの信号読み出し方法を有することによって、増幅回路以降の出力端子数を変えることが可能となる。また、増幅回路を動作させない信号読み出し方法を行うことによって、消費電力を低減することが可能となる。

（第１の実施形態）
本実施形態においては、光を検出する光電変換素子を用いた光電変換装置を例に説明する。図１は、第１の実施形態を説明する信号検出装置の読み出し部等の模式的な回路図である。また、図２は、図１の読み出し部等を含む信号検出装置の全体的な模式図である。

まず、全体的な構成を説明する。図２において、１０１は信号生成部である。信号生成部１０１は、光電変換素子（例えば、フォトダイオード）を含む、基本セル（画素）が複数配されている。画素には、例えば、光電変換素子と、その信号である電荷を活性領域である電荷保持部へ転送する転送トランジスタと、電荷保持部の電位を基準電位にするリセットトランジスタと、を含む。さらに、ソースフォロワ回路の一部を構成し、電荷保持部の電位に基づいた信号を出力する増幅トランジスタを有する。このような画素からは、リセットトランジスタによって基準電位にされた電荷保持部の電位に基づくリセット信号と、光電変換素子から転送された電荷に基づく光信号（リセット信号に重畳された光信号）とが出力される。

１０２は、ラインメモリ及び共通信号線へ信号を出力するためのスイッチを有する容量部である。ラインメモリの信号をスイッチによって読み出す部分でもあるため、以降、読み出し部と称する。読み出し部１０２は、アンプ等の信号増幅部やＡＤ変換器を有していても良い。１０３は、水平走査回路を含む駆動回路部である。符号にあるａ及びｂは、説明する上で簡単のため用いており、同一の構成を意味する。即ち、本実施形態では、信号検出部１０１からの信号は、読み出し部１０２ａと読み出し部１０２ｂへ任意に振り分けて読み出されている。さらに、１０４は駆動回路部（垂直走査回路）であり、１０５は増幅回路部、１０７は出力端子である。ここで、１０６は共通信号線部である。本実施形態において、１０６ａには、２組の共通信号線が配されている。共通信号線の組とは、画像を形成するための信号を出力する共通信号線と基準となる信号を出力する共通信号線との組を言う。つまり、１０２ａ及び１０２ｂには、４本の共通信号線が配されている。

図１を用いて、詳細な構成を説明する。図１は、図２における読み出し部１０２ａ、共通信号線部１０６ａ、増幅回路部１０５ａ、出力端子１０７ａを示している。以後、符号ａは省略する。増幅回路部１０５は増幅回路を２つ有している。以後、１つの増幅回路も１０５と示す。読み出し部１０２は、信号検出部１０１から読み出される信号を保持するラインメモリ１０８を含む。１０９は、ラインメモリ１０８に保持された信号を共通信号線部１０６へ出力するためのスイッチである。共通信号線部１０６は、４本の共通信号線１１２Ｓ、１１２Ｎ、１１３Ｓ、１１３Ｎを有している。１１２Ｓ、１１２Ｎを共通信号線の第１の組とし、１１３Ｓ、１１３Ｎを共通信号線の第２の組とする。ラインメモリの符号Ｓ１、Ｎ１はそれぞれ共通信号線の第１の組の１１２Ｓ、１１２Ｎへ信号を出力することを示し、Ｓ２、Ｎ２はそれぞれ共通信号線の第２の組の１１３Ｓ、１１３Ｎへ信号を出力することを示している。

また、ラインメモリの符号Ｎ１及びＮ２とは、基準信号を保持することを示す。基準信号とは、信号検出部１０１から出力されるリセット信号（いわゆるノイズ信号）や読み出し部１０２がアンプ等を有している場合には、そのアンプの基準信号（いわゆるオフセット）等である。Ｓ１及びＳ２とは、光信号（先のリセット信号に光信号を重畳した信号）を格納するためのラインメモリである。なお、図３（ａ）は、このラインメモリの構成の等価回路を示している。

図３（ａ）を用いて、等価回路を簡単に説明する。図３（ａ）は、点線にて囲まれた画素と、点線にて囲まれる読み出し部１０２と、共通信号線１１２Ｓ及び１１２Ｎと増幅回路部１０５とを示している。図１の信号検出部１０１は、この画素が複数並んでいるものである。画素は、フォトダイオードＰＤ、転送トランジスタＴｘ、リセットトランジスタＲＥＳ、基準電圧を与える電源ＳＶＤＤを含んでいる。さらに、ソースフォロア回路の一部である増幅トランジスタＳＦ、選択トランジスタＳＥＬを含んでいる。このような画素から読み出し部１０２へ信号が読み出される。図３（ａ）の読み出し部１０２では、信号は、クランプ容量ＣＯからアンプへ入力され、さらにラインメモリ１０８にて保持される。そして、スイッチ１０９によって、共通信号線１１２Ｓ及び１１２Ｎに信号が読み出される。ここで、ＣＨＳ及びＣＨＮは共通信号線の容量を示している。ラインメモリ１０８の１つのメモリの構成は、スイッチＰＴＳと容量ＣＴＳとである。

このような光電変換装置において、共通信号線１１２Ｓと１１３Ｓとを接続するスイッチ１１０と共通信号線１１２Ｎと１１３Ｎとを接続するスイッチ１１１が配されている。このスイッチ１１０及び１１１を有する構成によって、Ｓ１、Ｎ１、Ｓ２、Ｎ２の４つの信号を並列読み出すことが可能となる。また、Ｓ１とＮ１が保持する信号を読み出したのち、Ｓ２とＮ２が保持する信号を読み出す、交互に信号を読み出すことが可能となる。このとき、使用する出力端子１０７の数を２つから１つへ削減することが可能となる。また、使用しない出力端子１０７に対応する増幅回路１０５の駆動を停止することが可能となり、低消費電力化を測ることが可能となる。つまり、容易に出力端子数を変えることが可能となり、低消費電力化が図られる。具体的な駆動方法を図４（ａ）及び図４（ｂ）に示す。図４は、スイッチ１０９のＭ１からＭ１０のスイッチのパルス図であり、パルスがハイの時にスイッチがオンし、ラインメモリ１０８から信号の読み出しが行われる。第１の信号読み出し方法は、Ｓ１及びＮ１とＳ２及びＮ２とが保持する４つの信号を並列に読み出す。図１中のスイッチ１１０及び１１１をオフとし、図４（ａ）に示すタイミングでスイッチ１０９の開閉を行う。このとき、共通信号線１１２Ｓ、１１２Ｎ、１１３Ｓ、１１３Ｎからの信号が、それぞれの共通信号線に対応して配される増幅回路１０５にて差分及び増幅される。そして、２つの出力端子１１７から共通信号線１１２及び１１３に対応した出力が並列に出力される。第２の信号読み出し方法は、図１中のスイッチ１１０及び１１１をオフとし、図４（ｂ）に示すタイミングでスイッチ１０９の開閉を行う。ここでの動作は、例えば、ラインメモリＳ１−１及びＮ１−１に保持されていた信号は、共通信号線１１２Ｓ及び１１２Ｎへ読み出される。そして、共通信号線１１２Ｓ及び１１２Ｎに対応して配される１つの増幅回路１０５にて増幅される。その後、ラインメモリＳ２−１及びＮ２−１に保持されていた信号は、共通信号線１１３Ｓから共通信号線１１２Ｓへ読み出される。同時に、共通信号線１１３Ｎから共通信号線１１２Ｎへ読み出される。そして、共通信号線１１２Ｓ及び１１２Ｎに対応して配された増幅回路１０５にて増幅される。つまり、この方法によって、信号を多重化して出力することが可能となる。

これらの信号読み出し方法を切り替える駆動回路部１０３の構成の一例を、図５を用いて説明する。スイッチ１０９と駆動回路部１０３との間には、共通信号線部１０６が配されているが、省略している。駆動回路部１０３は２つの水平走査回路からなる。水平走査回路１からの出力によって、一部のスイッチ１０９がオンし、水平走査回路２からの出力は全てのスイッチ１０９がオンするように構成されている。第１の信号読み出し方法では水平走査回路１の出力でスイッチ１０９を駆動し、第２の信号読み出し方法では水平走査回路２からの出力でスイッチ１０９を駆動する。これらの切り替えは、任意の方法にて行う。この第２の信号読み出し方法によれば、特許文献１にあるような切り替え部を高速に切り替えて多重化する方法に比べて、高速動作が少ないため、波形の歪や出力信号にオフセットが乗ることなく、多重化が可能となる。

以上、２つの信号読み出し方法を容易に切り替えられるため、容易に出力端子数を変えることが可能となり、低消費電力化が可能となる。また、低速低消費電力駆動と高速駆動とを任意で切り替えることが可能な光電変換装置を提供することが可能となる。任意で出力端子数を可変にできることにより、外部装置との接続を容易にすることが出来る。

（第２の実施形態）
第１の実施形態において、共通信号線１１２Ｓ及び１１３Ｓと１１２Ｎ及び１１３Ｎとを接続するスイッチ１１０、１１１は、それぞれ一つである。しかし、本実施形態では、接続する共通信号線に複数個配置する。この構成によって、ラインメモリの位置による波形のずれ（シェーディング）が生じる場合において、波形のずれ量を低減することが可能となる。具体的には、スイッチ１１０及び１１１をそれぞれ４つ設け、その間隔を両端を含め等間隔に配置する等が挙げられる。

（第３の実施形態）
第１の実施形態のような複数の信号読み出し方法を切り替える場合、その方法によって読み出される信号のゲインが変わってしまう場合がある。そこで、本実施形態では、適切なゲインの与え方について考察する。

ラインメモリ１０８の容量値をＣＴ、共通信号線の容量値をＣＨとする。ＣＨは、配線及び読み出し用のスイッチ１０９の寄生容量からなるものである。共通信号線は、読み出し前に予めリセット電圧Ｖｒｅｓにリセットされている。スイッチ１０９がオンすることで、ラインメモリ１０８に保持されている信号を電圧信号Ｖｓとすると、信号が読み出された後の共通信号線の電圧は、
（ＣＴ・Ｖｓ＋ＣＨ・Ｖｒｅｓ）／（ＣＴ＋ＣＨ） ・・・（式１）
となる。第１の実施形態においては、増幅回路１０５にて差分処理も行うため、以下のような信号が増幅回路１０５から出力される。
｛（ＣＴ・Ｖｓ＋ＣＨ・Ｖｒｅｓ）／（ＣＴ＋ＣＨ）−（ＣＴ・Ｖｎ＋ＣＨ・Ｖｒｅｓ）／（ＣＴ＋ＣＨ）｝・Ｇａｍｐ＋Ｖｒｅｆ＝（Ｖｓ−Ｖｎ）・ＣＴ／（ＣＴ＋ＣＨ）・Ｇａｍｐ＋Ｖｒｅｆ ・・・（式２）
ここで、Ｖｓは光信号であり、Ｖｎはリセット信号を示す。Ｇａｍｐは増幅回路１０５の読み出しゲインであり、Ｖｒｅｆは基準出力電圧である。信号読み出し方法を変えて多重化した場合、共通信号線の容量が２倍になるため、増幅回路１０５の出力電圧は、以下の通りである。
（Ｖｓ−Ｖｎ）・ＣＴ・Ｇａｍｐ／（ＣＴ＋２ＣＨ）＋Ｖｒｅｆ ・・・（式３）
信号読み出し方法にあわせて、式に示す適切なゲインを与えることによって、最終的な読み出し信号のゲインを揃えることが可能となる。

（第４の実施形態）
図６は、本実施形態の駆動回路部１０３の模式図である。本実施形態と第１の実施形態との違いは、図５にて説明した駆動回路部１０３の構成が異なることである。本実施形態の駆動回路部１０３によれば、図５の構成に比べて、水平走査回路の数を削減することが可能となり、信号検出装置の大きさを削減することが可能となる。具体的には、水平走査部を構成するデータ転送部を用い、ロジック回路によって示す論理演算部とにより信号読み出し方法を変えることが可能である。さらに、データ転送部へ与える基準クロックとして、駆動パルスと分周パルスと任意で選択して切り替える機構を設けている。

このような駆動回路部１０３における駆動動作を説明する。図６においてＳＷはコントロールスイッチであり、コントロールスイッチＳＷは２つの入力端子のいずれかにハイレベルが入力されるとオンするスイッチとする。ロジック回路からの信号を伝える２本の信号線のうち、ＳＷ１、ＳＷ３等へ信号を与える信号線を第１の制御線とし、ＳＷ２、ＳＷ４等へ信号を与える信号線を第２の制御線とする。

図１に示す増幅回路部１０５における２つの増幅回路それぞれから並列に信号を読み出す、第１の信号読み出し方法の場合、コントロールスイッチＳＷの２つの入力端子へハイレベルの入力を与える。同時に、基準クロックとして、駆動パルスが入力される。このとき、ＳＲ１＿Ｏ１の出力が同時にスイッチ１０９の一部であるＭ１からＭ４をオンにさせる。そして、順次ＳＲ１＿０２、ＳＲ１＿０３の出力がスイッチ１０９を動作させていく。

一方、図１に示す増幅回路部１０５における増幅回路の１つからのみ信号を読み出す第２の信号読み出し方法の場合を説明する。ロジック回路には駆動パルスが与えられており、ロジック回路から駆動パルスの奇数番目のハイレベルに同期して第１の制御線へハイレベルが出力される。そして、駆動パルスの偶数番目のハイレベルに同期して第２の制御線へハイレベルが出力される。基準クロックとして、駆動パルスを１／２分周した分周パルスが入力される。この結果、基準クロックは駆動パルスの半分の周波数で駆動する。

即ち、ＳＲ１＿Ｏ１は、並列読み出し時（駆動パルスに同期した駆動）に比べて、２倍の時間ハイレベルを出力する。ＳＲ１＿Ｏ１がハイレベルを出している期間のうち、前半の期間に第１の制御線のパルスによってＳＷ１がオンし、後半の期間に第１の制御線のパルスによってＳＷ２がオンする。

本実施形態においては、第１の実施形態の構成における駆動を説明したが、その構成に限られるものではない。共通信号線等の構成に対応して、分周回路における駆動や制御線の数を変えればよい。

（第５の実施形態）
本実施形態では、第１の実施形態における共通出力線の構成を変化させている。図７を用いて、本実施形態を説明する。図７は、信号検出装置の読み出し部等の模式的な回路図である。図１に対応する符号については説明を省略する。図７において、例えば、ラインメモリ１０８のうちＳ１−１からＮ２−１０までの４０個を第１のブロックとし、Ｓ１−１１からＮ２−２０までを第２のブロックとする。第１のブロックにおいては、共通信号線１１２Ｓ、１１２Ｎ、１１３Ｓ、１１３Ｎに信号が読み出される。第２のブロックにおいては、共通信号線１１６Ｓ、１１６Ｎ、１１７Ｓ、１１７Ｎに信号が読み出される。これら共通信号線は、スイッチ１１０、１１１、１１４、１１５が設けられている。信号読み出し方法については、第１の実施形態に順ずればよい。

そして、各ブロックの共通信号線にスイッチ１２０及び１２１が設けられている。各スイッチは、それぞれ４つのスイッチである。第１のブロックから信号を読み出す際には、スイッチ１２０をオンし、他のブロックのスイッチ、例えばスイッチ１２１をオフする。そして、第１のブロックから第１の信号線対１１８Ｓ及び１１８Ｎと第２の信号線対１１９Ｓ及び１１９Ｎへ信号が出力される。

このような動作によって、各信号線に接続されるスイッチの数を減らすことが可能となる。そして、各信号線の容量ＣＨを小さく抑えることができる。即ち、ラインメモリ１０８から読み出した信号のゲインのＣＴ／（ＣＴ＋ＣＨ）を高めることができ、増幅回路部１０５におけるＧａｍｐを低くすることが可能となる。よって、高速に読み出すことが可能となる。また、高速で低ノイズの増幅回路を設けることが可能となる。

ここで、この時の読み出した信号のゲインは、次のようにあらわされる。共通信号線１１２、１１３等のそれぞれの容量値をＣＨａ、信号線１１８、１１９等のそれぞれの容量値をＣＨｂとする。各共通信号線から並列に信号を読み出す場合を式４に、スイッチ１１０等をオンし、２つの共通信号線からの信号を１つの共通信号線から読み出す場合を式５に示す。
ＣＴ・Ｇａｍｐ／（ＣＴ＋ＣＨａ＋ＣＨｂ） ・・・（式４）
ＣＴ・Ｇａｍｐ／（ＣＴ＋２ＣＨａ＋ＣＨｂ） ・・・（式５）
ここで、第１の実施形態の共通信号線の容量ＣＨと比較すると、本実施形態の共通信号線の容量ＣＨａと信号線の容量ＣＨｂとは、ＣＨ＞＞ＣＨａ＋ＣＨｂである。また、ブロックの単位を調整することで、ＣＨａ＜＜ＣＨｂとなる。ＣＨａ＜＜ＣＨｂであるため、式４に比べても式５の増加量は大きくない。例えば、１０％弱となる。これは、容量が２倍となる第１の実施形態に比べて、より容量を低減することが可能となる。

ここで、共通信号線を接続するスイッチ１１０、１１１、１１４、１１５は、それぞれ複数配されていてもよく、また、共通信号線に対して任意の箇所に配されていてもよい。また、例えばスイッチ１１０がオンした場合に、Ｓ２−１の信号はスイッチ１１０を介して共通信号線１１２Ｓに読み出される。よって、Ｓ１−１とＳ２−１との信号へのオフセットを低減するためには、このスイッチ１１０の抵抗値がスイッチ１２０の抵抗値に比べて小さいことが望ましい。

また、本実施形態の構成に、さらに信号線１１８Ｓと１１９Ｓとを接続するスイッチ等を設ける構成も可能である。その場合には、スイッチ１１０、１１１等がない構成でも構わない。

本実施形態においては、共通信号線の容量を低減することが可能となるため、信号の読み出し速度を向上させることが可能となった。また、増幅回路部のゲインを高める必要がなくなるため、ノイズが生じる可能性を低減することが可能となる。

（第６の実施形態）
本発明の信号検出装置を用いた例として、撮像システムに適用した場合を述べる。信号検出装置は、光を検出する光電変換素子を有する光電変換装置であり、撮像システムの一例としてデジタルスチルカメラに用いた場合を、図８を用いて説明する。他の撮像システムには、デジタルカムコーダなどが挙げられる。

図８は、デジタルスチルカメラのシステムをブロックで図示したものである。は、光電変換装置である固体撮像装置８０４を備える。

被写体の光学像は、レンズ８０２等を含む光学系によって固体撮像装置８０４の撮像面に結像される。レンズ８０２の外側には、レンズ８０２のプロテクト機能とメインスイッチを兼ねるバリア８０１が設けられうる。レンズ８０２には、それから出射される光の光量を調節するための絞り８０３が設けられうる。固体撮像装置８０４から複数チャンネルで出力される撮像信号は、撮像信号処理回路８０５によって各種の補正、クランプ等の処理が施される。撮像信号処理回路８０５から複数チャンネルで出力される撮像信号は、Ａ／Ｄ変換器８０６でアナログ−ディジタル変換される。Ａ／Ｄ変換器８０６から出力される画像データは、信号処理部（画像処理部）８０７によって各種の補正、データ圧縮などがなされる。固体撮像装置８０４、撮像信号処理回路８０５、Ａ／Ｄ変換器８０６及び信号処理部８０７は、タイミング発生部８０８が発生するタイミング信号にしたがって動作する。

ブロック８０５から８０８は、固体撮像装置８０４と同一チップ上に形成されてもよい。また、各ブロックは、全体制御・演算部８０９によって制御される。その他、画像データを一時的に記憶するためのメモリ部８１０、記録媒体への画像の記録又は読み出しのための記録媒体制御インターフェース部８１１を備える。記録媒体８１２は、半導体メモリ等を含んで構成され、着脱が可能である。さらに、外部コンピュータ等と通信するための外部インターフェース（Ｉ／Ｆ）部８１３を備えてもよい。

次に、図８の動作について説明する。バリア８０１のオープンに応じて、メイン電源、コントロール系の電源、Ａ／Ｄ変換器８０６等の撮像系回路の電源が順にオンする。その後、露光量を制御するために、全体制御・演算部８０９が絞り８０３を開放にする。固体撮像装置８０４から出力された信号は、撮像信号処理回路８０５をスルーしてＡ／Ｄ変換器８０６へ提供される。Ａ／Ｄ変換器８０６は、その信号をＡ／Ｄ変換して信号処理部８０７に出力する。信号処理部８０７は、そのデータを処理して全体制御・演算部８０９に提供し、全体制御・演算部８０９において露出量を決定する演算を行う。全体制御・演算部８０９は、決定した露出量に基づいて絞りを制御する。

次に、全体制御・演算部８０９は、固体撮像装置８０４から出力され信号処理部８０７で処理された信号にから高周波成分を取り出して、高周波成分に基づいて被写体までの距離を演算する。その後、レンズ８０２を駆動して、合焦か否かを判断する。合焦していないと判断したときは、再びレンズ８０２を駆動し、距離を演算する。

そして、合焦が確認された後に本露光が始まる。露光が終了すると、固体撮像装置８０４から出力された撮像信号は、撮像信号処理回路８０５において補正等がされ、Ａ／Ｄ変換器８０６でＡ／Ｄ変換され、信号処理部８０７で処理される。信号処理部８０７で処理された画像データは、全体制御・演算８０９によりメモリ部８１０に蓄積される。

その後、メモリ部８１０に蓄積された画像データは、全体制御・演算部８０９の制御により記録媒体制御Ｉ／Ｆ部を介して記録媒体８１２に記録される。また、画像データは、外部Ｉ／Ｆ部８１３を通してコンピュータ等に提供されて処理されうる。

このようなデジタルスチルカメラの静止画撮影を行う場合においては、光電変換装置の４つの出力端子から並列に信号を読み出す駆動を行う。また、デジタルスチルカメラにて動画撮影を行う場合は、例えば、間引き駆動及び多重化駆動を行い、光電変換装置の２つの出力端子から並列に信号を読み出す駆動を行う。他に、静止画や動画に関係なく、画面の一部を切り出して読み出す駆動もある。このような駆動の時に、本発明のような出力端子数を減らす信号読み出し方法を適用することによって、消費電流を静止画撮影時に比べて約６０％に低減することが可能となる。出力端子数を減らすことで、動作させる読み出しアンプの数を減らすことができ、消費電流を低減することが可能となるためである。また、出力端子から信号が入力されるＡＤ変換器も同時に停止することが可能となる。よって、撮像システムとしては更なる低消費電力化を行うことが可能となる。

従って、簡単な方法で、出力端子数を切り替えることができるため、高速駆動と低消費電力駆動とを容易に切り替え可能な撮像システムを提供することが可能となる。

なお、上述の実施形態においては光電変換装置について述べてきたが、本発明は共通信号線の構成に係るものであり、検出される信号が磁気信号であってもよい。構成においても、共通信号線は光信号用とリセット信号用との組でなくてもよい。

第１の実施形態の読み出し部の模式的な回路図 光を検出する場合の光電変換装置の模式図 （ａ）読み出し部の等価回路、（ｂ）読み出し部の等価回路 （ａ）並列読み出しの場合の駆動方法、（ｂ）多重化した場合の駆動方法 第２の実施形態における読み出し部の模式的な回路図 駆動回路の一例 駆動回路の一例 撮像システムを説明するブロック図

符号の説明

１０１ 信号生成部
１０２ 容量部（読み出し部）
１０３ 駆動回路部
１０４ 駆動回路部
１０５ 増幅回路部
１０６ 共通信号線部
１０７ 出力端子
１０８ ラインメモリ
１０９ 読み出しスイッチ
１１０、１１１ スイッチ
１１２Ｓ、１１２Ｎ、１１３Ｓ、１１３Ｎ 共通信号線

Claims (11)

1. 信号を生成する信号生成部と、
   前記信号生成部から信号が出力される複数の共通信号線と、
   前記共通信号線からの信号を増幅する増幅回路部と、
   駆動回路部と、
   を有する信号検出装置の信号読み出し方法であって、
   前記共通信号線は、少なくとも第１の共通信号線と第２の共通信号線とを有し、
   前記増幅回路部は、少なくとも前記第１の共通信号線に対応して配された第１の増幅回路と、前記第２の共通信号線に対応して配された第２の増幅回路を有し、
   前記信号検出装置は、前記第１の共通信号線と前記第２の共通信号線との導通を制御するスイッチを有しており、
   前記第１の共通信号線からの信号と前記第２の共通信号線からの信号を、前記第１の増幅回路と前記第２の増幅回路からそれぞれ増幅して読み出す第１の信号読み出し方法と、前記スイッチをオンし、前記第１の共通信号線からの信号と前記第２の共通信号線からの信号とを前記第１の増幅回路にて増幅して読み出す第２の信号読み出し方法とを含むことを特徴とする信号検出装置の信号読み出し方法。
2. 前記第２の信号読み出し方法において、前記第１の増幅回路に前記第１の共通信号線からの信号と前記第２の共通信号線からの信号とが交互に入力されることを特徴とする請求項１に記載の信号検出装置の信号読み出し方法。
3. 前記第２の信号読み出し方法の間、前記第２の増幅回路の駆動を停止することを特徴とする請求項１あるいは２のいずれかに記載の信号検出装置の信号読み出し方法。
4. 前記信号検出装置において、前記第１の共通信号線と前記第２の共通信号線との導通を制御するスイッチが複数設けられていることを特徴とする請求項１乃至３のいずれか１項に記載の信号検出装置の信号読み出し方法。
5. 前記第１の信号読み出し方法から前記第２の信号読み出し方法へ切り替わる際に、前記第１の増幅回路のゲインを切り替えることを特徴とする請求項１乃至４のいずれか１項に記載の信号検出装置の信号読み出し方法。
6. 信号生成素子と、前記信号生成素子の信号を信号保持部へ転送する転送トランジスタと、前記信号保持部に基準電圧を与えるリセットトランジスタとをそれぞれ複数有する信号生成部と、
   前記信号生成部からの信号を保持する容量部と、
   前記容量部から信号が出力される複数の共通信号線と、
   駆動回路部と、
   前記共通信号線からの信号を増幅する増幅回路部と、を有する信号検出装置において、前記共通信号線は、前記リセットトランジスタが前記基準電圧を与えた時の前記信号保持部の電位に基づく信号を読み出す第１の共通信号線及び第２の共通信号線と、前記転送トランジスタが前記信号を転送した時の前記信号保持部の電位に基づく信号を読み出す第３の共通信号線及び第４の共通信号線とを少なくとも有し、
   前記信号検出装置は、前記第１の共通信号線と前記第２の共通信号線とを接続する第１のスイッチと、前記第３の共通信号線と前記第４の共通信号線とを接続する第２のスイッチとを有することを特徴とする信号検出装置。
7. 前記駆動回路部は、走査部を含み、
   前記走査部は論理演算部を含み、少なくとも２種類の駆動信号を出力することが可能であることを特徴とする請求項６に記載の信号検出装置。
8. 前記走査部は、分周回路を有することを特徴とする請求項７に記載の信号検出装置。
9. 前記第１の増幅回路及び前記第２の増幅回路は、ゲインの切り替えが可能な増幅回路であることを特徴とする請求項６乃至８のいずれか１項に記載の信号検出装置。
10. 前記信号生成素子は光電変換素子であることを特徴とする請求項６乃至９のいずれか１項に記載の信号検出装置。
11. 請求項１０に記載の信号検出装置と、
    前記信号検出装置から出力される画像信号を処理する画像処理部と、
    を備えることを特徴とする撮像システム。

Images