JP2012199731A - 撮像素子、負荷電流源回路 - Google Patents

Abstract

【課題】画像の画質を向上させる。
【解決手段】複数の画素回路には、光信号の変換により生成される画素信号を読み出すための信号線が列単位で接続される。負荷電流源回路は、画素回路から画素信号を読み出すための負荷電流の大きさを定めるための電圧をサンプルホールドする保持回路を備える。この保持回路は複数の信号線で共有されて、負荷電流源回路は、保持回路が共有される複数の信号線ごとにサンプルホールドされた電圧に応じた負荷電流を画素信号を読み出す画素回路に対して供給する。
【選択図】図４

Description

本発明は、撮像素子に関し、特にＭＯＳ型撮像素子および負荷電流源回路に関する。

従来、固体撮像素子（撮像素子）として、ＭＯＳ（Metal-Oxide Semiconductor：金属酸化膜半導体）型撮像素子が知られている。このＭＯＳ型撮像素子では、光変換素子から発生された電荷によって生じる電位を増幅トランジスタにより増幅して、その増幅された信号を読み出す。例えば、画素回路における増幅トランジスタにより垂直信号線に出力された基準信号のリセットレベルと画素信号の信号レベルを読み出して、これらの差分を出力するＭＯＳ型撮像素子が提案されている（例えば、特許文献１参照。）。このように基準信号および画素信号を読み出す処理を相関二重サンプリング処理という。ここで、相関二重サンプリング処理を行うＭＯＳ型撮像素子の構成例を以下に図面を参照して簡単に説明する。

図１２は、従来の撮像素子の一構成例を示す回路図である。この従来の撮像素子８００は、タイミング制御回路８１０と、行走査回路８２０と、列走査回路８３０と、画素アレイ部８４０と、負荷電流源回路８６０とを備える。さらに、この撮像素子８００は、信号読出し回路８８０および信号処理部８９０を備える。

画素アレイ部８４０は、２次元マトリックス状（ｎ×ｍ）に配置された複数の画素回路８５０を備える。また、画素アレイ部８４０には、画素回路８５０の行単位により水平線（ＨＬ：Horizontal Line）８２９が配線され、列単位により垂直信号線ＶＳＬ（ＶＳＬ：Vertical Signal Line）８３９が配線されている。

また、負荷電流源回路８６０は、基準トランジスタ８６１と、列単位の負荷電流供給回路８７０とを備える。また、負荷電流供給回路８７０には、負荷トランジスタ８７４および寄生容量８７９が示されている。また、信号読出し回路８８０は、画素回路８５０の列単位により複数のＣＤＳ（Correlated Double Sampling：相関二重サンプリング）回路８８１および８８２を備える。

タイミング制御回路８１０は、行走査回路８２０、列走査回路８３０および信号読出し回路８８０に対して、画像信号生成処理に関するタイミングを制御するものである。このタイミング制御回路８１０は、画素アレイ部８４０における画素回路８５０から行単位により出力される信号を列方向に順次読み出すことによって、画像信号を生成するためのタイミング制御信号を生成する。すなわち、タイミング制御回路８１０は、列並列読み出し方式により、画像信号を生成するためのタイミングを制御する。

このタイミング制御回路８１０は、基準信号読出制御線８１４および画素信号読出制御線８１５を介して、画素回路８５０から出力される基準信号および画素信号を読み出すための読出しパルスを信号読出し回路８８０にそれぞれ供給する。また、タイミング制御回路８１０は、列走査制御線８１７を介して、列走査回路８３０を制御するための列走査制御信号を供給する。

行走査回路８２０は、タイミング制御回路８１０からの行アドレス信号およびタイミング信号に基づいて、行単位により画素回路８５０から信号を出力させるための行走査信号を順次生成するものである。この行走査回路８２０は、その生成された行走査信号を水平線（ＨＬ）８２９に供給する。

画素回路８５０は、光電変換を行うことによって、入射光である光信号を電気信号に変換するものである。この画素回路８５０は、浮遊拡散層（ＦＤ：Floating-Diffusion）を有するＦＤアンプにより電気信号を増幅する。

また、画素回路８５０は、光電変換素子８５１と、転送トランジスタ８５２と、リセットトランジスタ８５３と、増幅トランジスタ８５４とを備える。光電変換素子８５１は、光の強度に応じて電荷を発生させる素子である。

転送トランジスタ８５２は、行走査回路８２０からの転送パルスに従って、光電変換素子８５１により発生された電子をフローティングディフュージョンＦＤに転送するものである。リセットトランジスタ８５３は、行走査回路８２０からのリセットパルスに従って、フローティングディフュージョンＦＤを一定の基準電位に設定（充電）するものである。

増幅トランジスタ８５４は、フローティングディフュージョンＦＤに生じる電位を増幅して、その増幅された電位に応じた信号を垂直信号線（ＶＳＬ）８３９に出力するものである。この増幅トランジスタ８５４は、負荷トランジスタ８７４とソースフォロア回路を構成する。すなわち、増幅トランジスタ８５４は、負荷トランジスタ８７４から供給される負荷電流に応じて、フローティングディフュージョンＦＤに生じる電位を増幅する。

この増幅トランジスタ８５４は、フローティングディフュージョンＦＤに生じた基準電位を増幅して、その増幅された基準電位を基準信号として垂直信号線（ＶＳＬ）８３９に出力する。この基準信号は、ＣＤＳ回路８８１または８８２において、各画素回路８５０における固有のノイズ成分を除去するために用いられる。

また、この増幅トランジスタ８５４は、転送トランジスタ８５２から転送された電子がフローティングディフュージョンＦＤに蓄積されることによって生じる電位を増幅して、その増幅された電位を画素信号として垂直信号線（ＶＳＬ）８３９に出力する。

列走査回路８３０は、タイミング制御回路８１０からの列走査制御信号に基づいて、信号読出し回路８８０により生成された各列の画素信号を信号処理部８９０に出力させるための出力制御信号を生成するものである。この列走査回路８３０は、その生成された出力制御信号をＣＤＳ回路８８１および８８２に供給する。

基準電流生成回路８６２は、基準電流線８６３に基準電流を供給する定電流回路である。この基準電流生成回路８６２は、基準電流線８６３を介して、その生成された基準電流を負荷電流源回路８６０に供給する。

負荷電流源回路８６０は、基準電流生成回路８６２からの基準電流に基づいて、垂直信号線（ＶＳＬ）８３９の各々に負荷電流を供給するものである。基準トランジスタ８６１は、基準電流生成回路８６２から供給される基準電流（バイアス電流）と略等しい負荷電流を各列の負荷トランジスタ８７４から生成させるためのトランジスタである。この基準トランジスタ８６１は、負荷トランジスタ８７４から一定の負荷電流を各列の垂直信号線に供給するための役割を果たす。すなわち、この基準トランジスタ８６１は、各列の負荷トランジスタ８７４とカレントミラー回路を構成する。

負荷トランジスタ８７４は、基準トランジスタ８６１に供給される基準電流に応じた負荷電流を垂直信号線（ＶＳＬ）８３９に供給する役割を果たす。また、負荷トランジスタ８７４は、増幅トランジスタ８５４を駆動させるための負荷電流を垂直信号線（ＶＳＬ）８３９に供給する。

寄生容量８７９は、負荷トランジスタ８７４のゲートおよびドレイン間に生じる寄生容量、および、垂直信号線（ＶＳＬ）８３９と負荷トランジスタゲート線８７２との間に形成される配線間容量からなる。この寄生容量８７９により、列ごとに、垂直信号線（ＶＳＬ）８３９と、負荷トランジスタゲート線８７２との間でカップリングが生じる。すなわち、垂直信号線（ＶＳＬ）８３９における信号レベルの変動によって、負荷トランジスタゲート線８７２における電位が変動する。

信号読出し回路８８０は、画素アレイ部８４０から出力される画素信号に対し、相関二重サンプリング処理を施すことによって、固定パターンノイズを除去するものである。ＣＤＳ回路８８１および８８２は、基準信号読出制御線８１４および画素信号読出制御線８１５からの読出しパルスに従って、画素回路８５０から出力される基準信号および画素信号を読み出す。そして、ＣＤＳ回路８８１および８８２は、これらの基準信号レベルおよび画素信号レベルの差分を取ることによって、固定パターンノイズを除去する。このＣＤＳ回路８８１および８８２は、そのノイズが除去された画素信号を信号処理部８９０に供給する。

信号処理部８９０は、ＣＤＳ回路８８１および８８２の各々から供給されたアナログ信号である画素信号をデジタル信号にＡ／Ｄ（Analog to Digital）変換するものである。この信号処理部８９０は、そのデジタル信号を画像信号として信号出力線８９１に出力する。

このように、撮像素子８００は、相関二重サンプリング処理によって、画素回路８５０により生じるノイズ成分を画像信号から取り除く。

特開２００２−２１７３９７号公報

上述の従来技術では、画素回路から出力されるリセットレベルおよび信号レベルの差分を出力することによって、信号レベルに含まれるノイズ成分を除去することができる。しかしながら、この場合、増幅トランジスタとソースフォロア回路を構成する負荷トランジスタによって増幅トランジスタに供給される負荷電流は、各列の負荷トランジスタとカレントミラー回路を構成する基準トランジスタの熱雑音等の影響により、変動してしまう。これに伴い、増幅トランジスタにおける増幅利得が変動することから、リセットレベルおよび信号レベルに負荷電流の変動によるノイズ成分が重畳されてしまい、正確な信号レベルを取得することができない場合がある。

また、垂直信号線（ＶＳＬ）８３９の信号レベルの変動に伴い、寄生容量８７９を介して負荷トランジスタゲート線８７２がカップリングの影響を受けて横帯ノイズが生じる場合がある。ここで、垂直信号線（ＶＳＬ）８３９の信号レベルの変動によって横帯ノイズが生じる例について以下に図面を参照して説明する。

図１３は、従来の撮像素子８００において寄生容量８７９を通じて垂直信号線におけるレベル変動によってカップリングの影響を受けた撮像画像を示す観念図である。

図１３（ａ）は、従来の撮像素子８００の撮像対象を示す観念図である。この撮像対象には、黒色領域８３１および８３３と、白色領域８３２とが示されている。この黒色領域８３１および８３３は同一色である。

図１３（ｂ）は、従来の撮像素子８００において図１３（ａ）に示された撮像対象を撮像した場合における撮像画像を示す観念図である。この撮像画像には、黒色領域８４１と、白色領域８４２と、濃黒色領域８４３とが示されている。また、ここでは、便宜上、垂直線ａ８４４および垂直線ｂ８４５が点線により示されている。

このように、従来の撮像素子８００により撮像された撮像画像には、白色領域８３２に対応する垂直信号線８３９における信号レベルの変動によって、撮像対象における黒色領域８３３が、濃黒色領域８４３として現われてしまう。すなわち、撮像画像に横帯ノイズが生じてしまう。ここで、黒色領域８３３が濃黒色領域８４３として現われる原因について以下に図面を参照して説明する。

図１４は、従来の撮像素子８００において図１３（ｂ）に示される撮像画像が生成される原因に関する図である。ここでは、横軸を時間軸として、垂直線ａおよびｂにそれぞれ対応する垂直信号線８３９と、負荷トランジスタゲート線８７２との電位変動が示されている。また、基準信号読出し期間および画素信号読出し期間は、信号読出し回路８８０により基準信号および画素信号が読み出される期間である。

垂直線ｂに対応する垂直信号線８３９には、図１３（ｂ）に示した垂直線ｂ８４５に対応する垂直信号線８３９における電位変動が示されている。この垂直線ｂに対応する垂直信号線８３９には、実線により示された白色領域特性８０１と、破線により示された黒色領域特性８０２とが示されている。

白色領域特性８０１は、白色領域８３２に対応する従来の撮像素子８００における画素回路８５０のうち、垂直線ｂに対応する垂直信号線８３９に接続された画素回路８５０から出力される信号レベルの特性を示す。この白色領域特性８０１は、画素信号読出し期間における画素信号レベルが表示上の白レベルに相当するホワイト電位（ＶＷ）まで低下する。すなわち、垂直線ｂに対応する垂直信号線８３９に対して、白色領域８３２における画素回路８５０から供給される信号レベルは、大きく変動する。

このように画素信号レベルが低下するのは、白色領域８３２における光強度が高いことから、光電変換素子８５１から多くの電子が発生して、これらの電子がフローティングディフュージョンＦＤに転送されるからである。これにより、増幅トランジスタ８５４のゲート電位が低くなるため、画素信号読出し期間において画素信号レベルが大きく低下する。

黒色領域特性８０２は、黒色領域８３１に対応する画素回路８５０のうち、垂直線ｂに対応する垂直信号線８３９に接続された画素回路８５０から出力される信号レベルの特性を示す。この黒色領域特性８０２は、画素信号読出し期間における画素信号レベルが基準信号レベルのまま変動しない。

このように画素信号レベルが変動しないのは、黒色領域８３１における光強度が低く、光電変換素子８５１から殆ど電子が発生しないことから、増幅トランジスタ８５４のゲート電位の変動は無視できるほど小さいためである。これにより、増幅トランジスタ８５４から出力される画素信号レベルは、表示上の黒レベルに相当する基準信号レベルと同レベルのブラック電位（ＶＢ）を維持する。

負荷トランジスタゲート線８７２には、負荷トランジスタ８７４のゲート端子の電位変動が示されている。この負荷トランジスタゲート線８７２は、寄生容量８７９を介して、垂直線ａに対応する垂直信号線８３９における信号レベルの変動により、カップリングの影響を受ける。このため、負荷トランジスタゲート線８７２の電位は、垂直線ａに対応する垂直信号線８３９の白色領域特性８０１による信号レベルの急峻なレベル低下に伴い、寄生容量８７９によるカップリングの影響によって、カップリング変動量（ΔＶ）だけ低下する。

この負荷トランジスタゲート線８７２に生じるカップリング変動量（ΔＶ）に伴い、負荷トランジスタ８７４のゲート電圧が低下するため、画素信号読出し期間において負荷電流が小さくなる。

垂直線ａに対応する垂直信号線８３９には、図１３（ｂ）に示した垂直線ａ８４４に対応する垂直信号線８３９における電位変動が示されている。この垂直線ａに対応する垂直信号線８３９には、実線により示された濃黒色領域特性８０３と、破線により示された黒色領域特性８０４とが示されている。ここでは、黒色領域特性８０４は、垂直線ｂに対応する垂直信号線８３９の黒色領域特性８０２と同様であるため、ここでの説明を省略する。

濃黒色領域特性８０３は、黒色領域８３３に対応する画素回路８５０のうち、垂直線ｂに対応する垂直信号線８３９に接続された画素回路８５０から出力される信号レベルの特性を示す。この濃黒色領域特性８０３は、画素信号読出し期間における画素信号レベルがブラック電位より高い電位（ＶＢ'）まで上昇する。

このように画素信号レベルが上昇するのは、負荷トランジスタゲート線８７２に生じるカップリング変動量（ΔＶ）に起因する。すなわち、負荷トランジスタ８７４のゲート電圧の低下に伴い、画素回路８５０に供給される負荷電流が小さくなるため、画素回路８５０における増幅トランジスタ８５４の増幅利得が高くなって、画素信号レベルがブラック電位（ＶＢ）よりも高くなる。

このように、白色領域８３２に対応する画素回路８５０から垂直信号線８３９を介して出力される信号レベルの変動は大きいため、寄生容量８７９を通じて負荷トランジスタゲート線８７２の電位がカップリング変動量（ΔＶ）だけ低下する。このため、負荷トランジスタ８７４により増幅トランジスタ８５４に供給される負荷電流が小さくなって、黒色領域８３３に対応する垂直信号線８３９における画素信号レベルが上昇する。これにより、図１３（ａ）に示した撮像対象における黒色領域８３３は、図１３（ｂ）に示した撮像画像における濃黒色領域８４３として表示されてしまう。このため、撮像素子により生成される画素信号の変動を抑制して、表示対象となる画像の画質を向上させることが重要である。

本発明はこのような状況に鑑みてなされたものであり、画像の画質を向上させることを目的とする。

本発明は、上記課題を解決するためになされたものであり、その第１の側面は、光信号の変換により生成される画素信号を読み出すための信号線が列単位で接続される複数の画素回路と、上記複数の画素回路から上記画素信号を読み出すための負荷電流の大きさを定めるための電圧をサンプルホールドする保持回路を複数の上記信号線で共有し、当該複数の信号線ごとに上記サンプルホールドされた電圧に応じた上記負荷電流を上記画素回路に供給する負荷電流源回路とを具備する撮像素子。これにより、保持回路が複数の信号線で共有され、この保持回路によりサンプルホールドされた電圧に応じた負荷電流を複数の信号線に供給させるという作用をもたらす。

また、この第１の側面において、上記複数の画素回路は、各画素回路が生成する上記画素信号の強度に基づいて複数のグループに分類され、上記保持回路は、同一の上記グループに属する上記画素回路に接続される上記信号線で共有されるようにしてもよい。これにより、画素信号の強度に応じて分類された複数の列単位で負荷電流を供給させるという作用をもたらす。この場合において、上記複数の画素回路は、カラーフィルタの種類または構造の種類に基づいて複数のグループに分類され、上記保持回路は、同一の上記グループに属する上記画素回路に接続される上記信号線で共有されるようにしてもよい。これにより、カラーフィルタの種類または構造の種類により分類された複数の列単位で保持回路を共有させるという作用をもたらす。

この場合において、上記複数の画素回路は、赤を示す波長領域以外の光を遮光する赤フィルタによって覆われている赤画素と、青を示す波長領域以外の光を遮光する青フィルタによって覆われている青画素と、緑を示す波長領域以外の光を遮光する緑フィルタによって覆われている緑画素とにより構成され、上記保持回路は、同一色のフィルタによって覆われている上記画素回路に接続される上記信号線で共有されるようにしてもよい。これにより、同一色のフィルタによって覆われている画素回路が接続されている複数の列ごとに保持回路を共有させるという作用をもたらす。

また、この場合において、上記負荷電流源回路は、上記画素信号を読み出す上記画素回路が属する上記グループに応じて上記電圧をサンプルホールドする上記保持回路を切り替える切替制御回路を備え、上記切替制御回路は上記信号線ごとに備えられるようにしてもよい。これにより、電圧をサンプルホールドする上記保持回路が、画素信号が読み出される画素回路に応じて信号線ごとに切り替えられるという作用をもたらす。

また、この第１の側面において、上記複数の画素回路は、ベイヤー配列され、上記保持回路は、１列おきの上記信号線間で共有されるようにしてもよい。画素回路がベイヤー配列の撮像素子において、１列おきの信号線間で保持回路を共有させるという作用をもたらす。

また、この第１の側面において、上記画素回路の行ごとの上記画素信号の読み出し期間ごとに上記電圧を上記保持回路にサンプルホールドさせるための制御信号を生成する制御信号生成回路をさらに具備し、上記制御信号に基づいて上記電圧がサンプルホールドされるようにしてもよい。これにより、１行ごとの読出し期間ごとに電圧がサンプルホールドされるという作用をもたらす。

また、この第１の側面において、上記負荷電流源回路は、ゲート電圧として供給される上記サンプルホールドされた電圧に応じて上記負荷電流を供給する複数の負荷トランジスタを上記信号線ごとに備え、上記保持回路は、上記サンプルホールドされた電圧を保持するための保持容量と、上記制御信号に基づいて上記保持容量に上記電圧を設定する設定トランジスタとを備えるようにしてもよい。これにより、保持回路における保持容量および設定トランジスタにより負荷トランジスタのゲート電圧がサンプルホールドされるという作用をもたらす

また、この第１の側面において、ゲート電圧として供給される上記サンプルホールドされた電圧に応じて上記負荷電流を供給する複数の負荷トランジスタと、上記複数の負荷トランジスタのそれぞれのドレイン端子にカスコード接続される第２の負荷トランジスタとを上記信号線ごとに備え、第２の負荷トランジスタのゲート電圧をサンプルホールドする第２の保持回路が上記保持回路が共有される上記複数の信号線ごとに共有されるようにしてもよい。これにより、カスコード接続された第２の負荷トランジスタおよび第２の負荷トランジスタのゲート電圧をサンプルホールドする第２の保持回路を設けさせるという作用をもたらす。

また、本発明の第２の側面は、画素回路に負荷電流を供給するための信号線がドレイン端子に接続される複数の負荷トランジスタと、上記負荷電流を一定に維持するための維持制御信号を供給するための維持制御信号線がゲート端子に接続される設定トランジスタと、一端に上記複数の負荷トランジスタの各々のゲート端子および上記設定トランジスタのソース端子が接続され、他端に上記複数の負荷トランジスタの各々のソース端子が接続される保持容量とを具備する負荷電流源回路である。これにより、保持容量における電圧を維持制御信号に基づいてサンプルホールドさせて、複数の負荷トランジスタのゲート電圧を一定にさせるという作用をもたらす。

本発明によれば、画像の画質を向上させることができるという優れた効果を奏し得る。

本発明の基礎となる撮像素子の一構成例を示す回路図である。 本発明の基礎となる撮像素子１００の動作例を示すタイミングチャートである。 本発明の基礎となる撮像素子１００の動作の変形例を示すタイミングチャートである。 本発明の第１の実施の形態の撮像素子１２０の一構成例を示す回路図である。 本発明の第１の実施の形態において発生する負荷トランジスタゲート線を介した垂直信号線の電位変動の伝播の一例を示すタイミングチャートである。 本発明の第２の実施の形態における撮像素子１３０の一構成例を示す回路図である。 本発明の第３の実施の形態の撮像素子１４０の一構成例を示す回路図である。 本発明の第２の基礎となる撮像素子（撮像素子１１０）の一構成例を示す回路図である。 本発明の第２の基礎となる撮像素子１１０における負荷トランジスタゲート線６１２に対するカップリングの影響の一例を示す概念図である。 本発明の第４の実施の形態の撮像素子１５０の一構成例を示す回路図である。 本発明の第５の実施の形態の撮像素子１６０の一構成例を示す回路図である。 従来の撮像素子の一構成例を示す回路図である。 従来の撮像素子８００において寄生容量８７９を通じて垂直信号線におけるレベル変動によってカップリングの影響を受けた撮像画像を示す観念図である。 従来の撮像素子８００において図１３（ｂ）に示される撮像画像が生成される原因に関する図である。

以下、本発明を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．本発明の基礎となる実施の形態（負荷電流安定化制御：列ごとに設定トランジスタおよび保持容量を設ける例）
２．第１の実施の形態（負荷電流安定化制御：複数の列ごとに設定トランジスタおよび保持容量を設ける例）
３．第２の実施の形態（負荷電流安定化制御：設定トランジスタおよび保持容量を供給する列の組み合わせを、画素のカラーフィルタに応じて設定する例）
４．第３の実施の形態（負荷電流安定化制御：設定トランジスタおよび保持容量を供給する列の組み合わせを、行ごとに変更する例）
５．本発明の第２の基礎となる実施の形態（負荷電流安定化制御：負荷電流供給回路のカスコード接続によって負荷電流源回路を構成する例）
６．第４の実施の形態（負荷電流安定化制御：カスコード接続によって負荷電流源回路を構成するとともに、複数の列ごとに設定トランジスタおよび保持容量を設ける例）
７．第５の実施の形態（負荷電流安定化制御：カスコード接続によって負荷電流源回路を構成するとともに、設定トランジスタおよび保持容量を供給する列の組み合わせを、画素のカラーフィルタに応じて設定する例）

＜１．本発明の基礎となる実施の形態＞
［撮像素子の構成例］
図１は、本発明の基礎となる撮像素子の一構成例を示す回路図である。

撮像素子１００は、タイミング制御回路２００と、行走査回路３００と、画素アレイ部４００と、列走査回路７５０と、負荷電流源回路６００とを備える。さらに、撮像素子１００は、信号読出し回路７１０および信号処理部７２０を備える。

画素アレイ部４００は、２次元マトリックス状（ｎ×ｍ）に配置された複数の画素回路４１０を備える。ここでは、便宜上、２×２個の画素回路（１，１）、（１，２）、（２，１）および（２，２）４１０が示されている。また、画素アレイ部４００には、画素回路４１０の行単位により水平線（ＨＬ：Horizontal Line）が配線され、列単位により垂直信号線ＶＳＬ（ＶＳＬ：Vertical Signal Line）が配線されている。ここでは、１行目および２行目の水平線（ＨＬ１および２）３０１および３０２と、１列目および２列目の垂直信号線（ＶＳＬ１および２）５０１および５０２とが示されている。

また、負荷電流源回路６００は、画素回路４１０の列単位に設けられた複数の負荷電流供給回路６１０と、基準トランジスタ５９０とを備える。負荷電流供給回路６１０は、設定トランジスタ６１１と、保持容量６１３と、負荷トランジスタ６１４とを備える。また、信号読出し回路７１０は、画素回路４１０の列単位により複数のＣＤＳ（Correlated Double Sampling：相関二重サンプリング）回路７１１および７１２を備える。

水平線（ＨＬ１および２）３０１および３０２は、行走査回路３００に接続される。また、垂直信号線（ＶＳＬ１および２）５０１および５０２は、ＣＤＳ回路７１１および７１２と、各列の負荷電流供給回路６１０とに接続される。

タイミング制御回路２００は、行走査回路３００、列走査回路７５０、負荷電流源回路６００および信号読出し回路７１０に対して、画像信号生成処理に関するタイミングを制御するものである。このタイミング制御回路２００は、画素アレイ部４００における画素回路４１０から行単位により出力される信号を列方向に順次読み出すことによって、画像信号を生成するためのタイミング制御信号を生成する。すなわち、タイミング制御回路２００は、列並列読み出し方式により、画像信号を生成するためのタイミングを制御する。

このタイミング制御回路２００は、クロック端子１０３からのクロック信号と、水平同期端子１０２からの水平同期信号とに基づいてタイミング制御信号を生成する。また、タイミング制御回路２００は、アドレス線２０１を介して画素回路４１０を行単位により順次指定する行アドレス信号を供給するとともに、タイミング線２０２を介してその指定された画素回路４１０に供給するパルスの基準となるタイミング信号を供給する。

また、タイミング制御回路２００は、画素回路４１０から出力される画素信号を読み出すための負荷電流を一定に維持するための維持制御信号を生成する。そして、タイミング制御回路２００は、維持制御信号線２０３を介して、その生成された維持制御信号を負荷電流源回路６００に供給する。また、タイミング制御回路２００は、例えば、電源起動時またはスタンバイ解除時の直後において、保持容量６１３を充電するための充電制御信号を生成する。

また、タイミング制御回路２００は、基準信号読出制御線２０４および画素信号読出制御線２０５を介して、画素回路４１０から出力される基準信号および画素信号を読み出すための読出しパルスを信号読出し回路７１０にそれぞれ供給する。また、タイミング制御回路２００は、列走査制御線２０７を介して、列走査回路７５０を制御するための列走査制御信号を供給する。また、タイミング制御回路２００は、スタンバイ端子１０１からのスタンバイ信号に基づいて、撮像素子１００をスタンバイ状態にする。

行走査回路３００は、タイミング制御回路２００からの行アドレス信号およびタイミング信号に基づいて、行単位により画素回路４１０から信号を出力させるための行走査信号を順次生成するものである。この行走査回路３００は、その生成された行走査信号を水平線（ＨＬ）に供給する。

この行走査回路３００は、例えば、その行走査信号を水平線（ＨＬ１）３０１に供給した後に、水平線（ＨＬ２）３０２に行走査信号を供給する。この水平線（ＨＬ１および２）３０１および３０２には、リセット電位線３１１および３１２と、画素リセット線３２１および３２２と、電荷転送線３３１および３３２とが含まれる。

画素回路４１０は、光電変換を行うことによって、入射光である光信号を電気信号に変換するものである。この画素回路４１０は、その変換された電気信号を増幅して、画素信号として出力する。この画素回路４１０は、例えば、浮遊拡散層（ＦＤ：Floating-Diffusion）を有するＦＤアンプにより電気信号を増幅する。

また、画素回路４１０は、光電変換素子４１１と、転送トランジスタ４１２と、リセットトランジスタ４１３と、増幅トランジスタ４１４とを備える。

この画素回路４１０において、光電変換素子４１１は、そのアノード端子が接地され、カソード端子が転送トランジスタ４１２のソース端子に接続される。また、転送トランジスタ４１２は、そのゲート端子が電荷転送線３３１および３３２に接続され、そのドレイン端子がフローティングディフュージョンＦＤを介してリセットトランジスタ４１３のソース端子と増幅トランジスタ４１４のゲート端子とに接続される。

また、リセットトランジスタ４１３は、そのゲート端子が画素リセット線３２１および３２２に接続され、そのドレイン端子がリセット電位線３１１および３１２に接続される。また、増幅トランジスタ４１４は、そのドレイン端子が電源電位線４１５に接続され、そのソース端子が垂直信号線（ＶＳＬ１および２）５０１および５０２に接続される。さらに、この増幅トランジスタ４１４は、負荷トランジスタ６１４とソースフォロア回路を構成する。

光電変換素子４１１は、光の強度に応じて電荷を発生させる素子である。この光電変換素子４１１は、例えば、フォトダイオードにより実現され、光の強度に応じて電子を発生させる。

転送トランジスタ４１２は、行走査回路３００からの転送パルスに従って、光電変換素子４１１により発生された電子をフローティングディフュージョンＦＤに転送するものである。この転送トランジスタ４１２は、例えば、そのゲート端子に供給される電荷転送線３３１からの転送パルスに従って、光電変換素子４１１により発生された電子をフローティングディフュージョンＦＤに転送する。

リセットトランジスタ４１３は、行走査回路３００からのリセットパルスに従って、フローティングディフュージョンＦＤの電位をリセットするために、フローティングディフュージョンＦＤを一定の基準電位に設定（充電）するものである。このリセットトランジスタ４１３は、例えば、画素リセット線３２１からのリセットパルスに従って、リセット電位線３１１からのリセット電位を増幅トランジスタ４１４のゲート端子に与えることによって、フローティングディフュージョンＦＤをリセットする。

増幅トランジスタ４１４は、フローティングディフュージョンＦＤに生じる電位を増幅して、その増幅された電位に応じた信号を垂直信号線（ＶＳＬ）５０１または５０２に出力するものである。この増幅トランジスタ４１４は、負荷トランジスタ６１４とソースフォロア回路を構成する。すなわち、増幅トランジスタ４１４は、負荷トランジスタ６１４からの負荷電流に応じて、フローティングディフュージョンＦＤに生じる電位を増幅する。

この増幅トランジスタ４１４は、例えば、リセット電位によってフローティングディフュージョンＦＤに生じた基準電位を増幅して、その増幅された基準電位を基準信号として垂直信号線（ＶＳＬ１）５０１に出力する。この基準信号は、ＣＤＳ回路７１１または７１２において、リセットトランジスタ４１３におけるリセットノイズや、増幅トランジスタ４１４の閾値電圧のばらつき等の画素回路４１０における固有のノイズ成分を除去するために用いられる。

また、この増幅トランジスタ４１４は、例えば、転送トランジスタ４１２から転送された電子がフローティングディフュージョンＦＤに蓄積されることによって生じる電位を増幅して、その増幅された電位を画素信号として垂直信号線（ＶＳＬ１）５０１に出力する。

列走査回路７５０は、タイミング制御回路２００からの列走査制御信号に基づいて、信号読出し回路７１０により生成された各列の画素信号を信号処理部７２０に出力させるための出力制御信号を生成するものである。この列走査回路７５０は、その生成された出力制御信号をＣＤＳ回路７１１および７１２に供給する。

基準電流生成回路５８０は、電源線５７０から供給される電源電位によって、一定の基準電流を生成する定電流回路である。この基準電流生成回路５８０は、基準電流線６０１を介して、その生成された基準電流を負荷電流源回路６００に供給する。

負荷電流源回路６００は、基準電流生成回路５８０からの基準電流に基づいて、垂直信号線（ＶＳＬ１および２）５０１および５０２の各々に負荷電流を供給するものである。この負荷電流源回路６００における負荷電流供給回路６１０の各々は、垂直信号線（ＶＳＬ１または２）５０１または５０２に一定の負荷電流を供給する。

この負荷電流供給回路６１０において、設定トランジスタ６１１は、そのゲート端子が維持制御信号線２０３に接続され、そのドレイン端子が基準電流線６０１に接続される。また、保持容量６１３は、一方の電極が負荷トランジスタゲート線６１２を介して設定トランジスタ６１１のソース端子と負荷トランジスタ６１４のゲート端子とに接続され、他方の電極が接地される。また、負荷トランジスタ６１４は、そのドレイン端子が垂直信号線（ＶＳＬ１または２）５０１または５０２に接続され、そのソース端子が接地される。なお、設定トランジスタ６１１および保持容量６１３は、いわゆるサンプルホールド回路を構成する。

設定トランジスタ６１１は、タイミング制御回路２００から供給される維持制御信号に基づいて、負荷トランジスタ６１４のゲート端子に接続された負荷トランジスタゲート線６１２と、基準電流線６０１と間の接触の有無を切り替えるスイッチである。この設定トランジスタ６１１は、負荷トランジスタ６１４のゲート端子をノイズ源から切り離して、ゲート電圧を一定にするための役割を果たす。

この設定トランジスタ６１１は、例えば、タイミング制御回路２００から接続パルスが供給された場合には、導通（オン）状態となって、基準電流線６０１と負荷トランジスタゲート線との電位を互いに等しくする。

また、設定トランジスタ６１１は、例えば、そのゲート端子に維持制御信号が供給された場合には、非導通（オフ）状態となって、基準電流線６０１と、負荷トランジスタゲート線６１２との間を絶縁する。これにより、設定トランジスタ６１１は、タイミング制御回路２００からの維持制御信号に基づいて、負荷トランジスタゲート線６１２の電位を一定にする。すなわち、この設定トランジスタ６１１は、維持制御信号に基づいて、保持容量６１３に一定の保持電圧を設定する。

また、設定トランジスタ６１１は、例えば、電源起動時またはスタンバイ解除時の直後において、保持容量６１３を充電するための充電制御信号をタイミング制御回路２００から受け付けた場合には、基準電流線６０１と保持容量６１３の一端との間を接続する。

保持容量６１３は、負荷電流を一定に維持するために、負荷トランジスタ６１４のゲート電圧を一定に保持するためのキャパシタである。この保持容量６１３は、設定トランジスタ６１１により設定される電圧を保持する。

負荷トランジスタ６１４は、基準トランジスタ５９０とカレントミラー回路を構成するトランジスタである。この負荷トランジスタ６１４は、基準トランジスタ５９０に供給される基準電流に応じた負荷電流を垂直信号線（ＶＳＬ１または２）５０１または５０２に供給する役割を果たす。これにより、画素回路４１０における増幅トランジスタ４１４から基準信号および画素信号の信号レベルが、垂直信号線（ＶＳＬ１および２）５０１および５０２に出力される。

また、負荷トランジスタ６１４は、垂直信号線（ＶＳＬ１および２）５０１および５０２を介して接続された増幅トランジスタ４１４とソースフォロア回路を構成する。この負荷トランジスタ６１４は、増幅トランジスタ４１４を駆動させるための負荷電流を垂直信号線（ＶＳＬ１および２）５０１および５０２に供給する。すなわち、負荷トランジスタ６１４は、保持容量６１３に保持された電圧に応じた負荷電流を増幅トランジスタ４１４に供給する。

寄生容量６１９は、負荷トランジスタ６１４のゲートおよびドレイン間に生じる寄生容量、および、垂直信号線（ＶＳＬ１または２）５０１または５０２と基準電流線６０１との間に形成される配線間容量からなる。この寄生容量６１９により、列ごとに、垂直信号線（ＶＳＬ１および２）と、負荷トランジスタゲート線６１２との間でカップリングが生じる。すなわち、垂直信号線（ＶＳＬ１および２）５０１および５０２における信号レベルの変動によって、負荷トランジスタゲート線６１２における電位が変動する。

基準トランジスタ５９０は、基準電流生成回路５８０から供給される基準電流（バイアス電流）と略等しい負荷電流を各列の負荷トランジスタ６１４から生成させるためのトランジスタである。この基準トランジスタ５９０は、負荷トランジスタ６１４から一定の負荷電流を各列の垂直信号線に供給するための役割を果たす。すなわち、この基準トランジスタ５９０は、各列の負荷トランジスタ６１４とカレントミラー回路を構成する。

また、基準トランジスタ５９０は、そのソース端子が接地され、かつ、そのゲート端子およびドレイン端子が基準電流線６０１に接続される。すなわち、この基準トランジスタ５９０は、ダイオード接続により基準電流を設定する。

信号読出し回路７１０は、画素アレイ部４００から出力される画素信号に対し、相関二重サンプリング処理を施すことによって、画素回路４１０ごとの固有のノイズによる固定パターンノイズを除去するものである。この信号読出し回路７１０は、複数の画素回路４１０から出力される基準信号および画素信号を行単位により読み出して、その読み出された基準信号および画素信号の差分を出力する。

ＣＤＳ回路７１１および７１２は、各画素回路４１０から順次供給される基準信号レベルと画素信号レベルとの差分を順にとることによって、リセットノイズや増幅トランジスタ４１４の閾値電圧のばらつき等の固定パターンノイズを除去する回路である。ＣＤＳ回路７１１および７１２は、基準信号読出制御線２０４からの読出しパルスに従って、その接続された垂直信号線（ＶＳＬ１および２）５０１および５０２からの基準信号を読み出す。また、ＣＤＳ回路７１１および７１２は、画素信号読出制御線２０５からの読出しパルスに従って、その接続された垂直信号線（ＶＳＬ１および２）５０１および５０２からの画素信号を読み出す。

このＣＤＳ回路７１１および７１２は、そのノイズが除去された画素信号を信号処理部７２０に供給する。なお、基準信号読出制御線２０４および画素信号読出制御線２０５からの読出しパルスは、ＣＤＳ回路７１１および７１２を介して全てのＣＤＳ回路に供給される。

信号処理部７２０は、ＣＤＳ回路７１１および７１２の各々から供給されたアナログ信号である画素信号をデジタル信号にＡ／Ｄ（Analog to Digital）変換するものである。この信号処理部７２０は、そのデジタル信号を画像信号として信号出力線７２１に出力する。

このように、負荷電流供給回路６１０に設定トランジスタ６１１および保持容量６１３を設けることによって、負荷トランジスタゲート線６１２におけるレベル変動を抑制することができる。すなわち、撮像素子１００は、垂直信号線（ＶＳＬ１および２）における信号レベルの変動に伴う、寄生容量６１９に起因する負荷トランジスタゲート線６１２に対するカップリングの影響を抑制することができる。

また、撮像素子１００は、負荷トランジスタ６１４とカレントミラー回路を構成する基準トランジスタ５９０の熱雑音等に起因する基準電流の変動によって生じる負荷トランジスタゲート線６１２の変動も除去することができる。ここで、基準トランジスタ５９０の熱雑音等に起因する基準電流の変動によって生じる負荷トランジスタゲート線６１２の電位変動が除去される例について以下にタイミングチャートを参照して詳細に説明する。

［撮像素子の動作例］
図２は、本発明の基礎となる撮像素子１００の動作例を示すタイミングチャートである。このタイミングチャートには、１行目の読出し期間における撮像素子１００の動作が示されている。ここでは、各列の垂直信号線（ＶＳＬ）における信号レベルの変動が小さく、寄生容量６１９に起因する負荷トランジスタゲート線６１２に対するカップリングの影響は軽微であることを想定している。

ここでは、横軸を共通の時間軸として、クロック端子１０３、水平同期端子１０２、アドレス線２０１、画素リセット線３２１および電荷転送線３３１における電位変動が実線により示されている。これらに加えて、基準信号読出制御線２０４、画素信号読出制御線２０５、維持制御信号線２０３および負荷トランジスタゲート線６１２における電位変動が実線により示されている。

また、従来負荷トランジスタゲート線８７２には、設定トランジスタ６１１および保持容量６１３を設けていない従来の負荷電流源回路における負荷トランジスタのゲート端子に接続された信号線における電位変動が点線により示されている。また、ここでは、左から右に時間が経過するものとする。

まず、時刻ｔ０において、水平同期端子１０２における水平同期信号がＨ（Ｈｉｇｈ）レベルからＬ（Ｌｏｗ）レベルに遷移することによって、水平同期パルス１１２がタイミング制御回路２００に供給される。また、アドレス線２０１には、タイミング制御回路２００から画素回路４１０を指定する行アドレスが行走査回路３００に供給される。

これとともに、画素リセット線３２１には、行走査回路３００からリセットパルス３２０が供給される。これにより、リセットトランジスタ４１３が導通（オン）状態となり、リセット電位線３１１から供給されるリセット電位によって、フローティングディフュージョンＦＤに基準電位が印加される。

さらに、この時刻ｔ０において、維持制御信号線２０３には、タイミング制御回路２００から接続パルス２１３が供給される。これにより、設定トランジスタ６１１がオン状態となり、基準電流線６０１と負荷トランジスタゲート線６１２とが接続される。これにより、負荷トランジスタゲート線６１２の電位が、基準トランジスタ５９０の熱雑音等によって変動する基準電流線６０１の電位と互いに等しくなる。すなわち、負荷トランジスタゲート線６１２に示される波形は、接続期間において従来負荷トランジスタゲート線８７２と同様の波形を示す。

この後、時刻ｔ１では、維持制御信号線２０３における接続パルスの接続期間が終了するため、維持制御信号線２０３における電位がＨレベルからＬレベルに設定される。すなわち、タイミング制御回路２００から維持制御信号が維持制御信号線２０３に供給される。

これにより、設定トランジスタ６１１が非導通（オフ）状態となり、保持容量６１３に保持された電圧が一定となるため、負荷トランジスタゲート線６１２の電位も一定に維持される。すなわち、維持制御信号に基づいて保持容量６１３に一定の保持電圧が設定される。このように、負荷トランジスタ６１４のゲート電圧を一定にすることによって、負荷トランジスタ６１４から画素回路４１０に供給される負荷電流が一定に維持される。この後に、画素リセット線３２１における電位がＨレベルからＬレベルに遷移して、行走査回路３００からのリセットパルス３２０が解除される。

次に、時刻ｔ２では、基準信号読出制御線２０４を介して、タイミング制御回路２００から信号読出し回路７１０に読出パルス２１４が供給されることによって、基準信号読出し期間が開始される。これにより、信号読出し回路７１０により、画素回路４１０における増幅トランジスタ４１４から出力される基準信号が読み出される。

このとき、負荷トランジスタゲート線６１２の電位は一定であるため、増幅トランジスタ４１４に供給される負荷電流は一定に維持される。このため、信号読出し回路７１０により、増幅トランジスタ４１４から一定の増幅利得により出力された基準信号が読み出される。これに対し、従来負荷トランジスタゲート線８７２の電位は変動するため、増幅トランジスタ４１４における増幅利得も変動する。

基準信号読出し期間終了後、時刻ｔ３では、電荷転送線３３１を介して、行走査回路３００から転送トランジスタ４１２に転送パルス３３０が供給される。これにより、転送トランジスタ４１２はオン状態となり、光電変換素子４１１から生成された電子がフローティングディフュージョンＦＤに転送される。

この後、時刻ｔ４では、画素信号読出制御線２０５を介して、タイミング制御回路２００から信号読出し回路７１０に読出パルス２１５が供給される。これにより、フローティングディフュージョンＦＤに転送された光電変換素子４１１からの電子によって生じる電位に基づいて、増幅トランジスタ４１４から垂直信号線に出力された画素信号が、信号読出し回路７１０により読み出される。この後、信号読出し回路７１０において、相関二重サンプリング処理により垂直信号線を介して読み出された基準信号および画素信号の差分が算出されて、ノイズ成分が除去された画素信号として信号処理部７２０に供給される。

このとき、負荷トランジスタゲート線６１２の電位は、基準信号読出し期間における電位と互いに等しいことから、増幅トランジスタ４１４に供給される負荷電流は一定に維持される。このため、保持期間において、増幅トランジスタ４１４における増幅利得が一定に維持された基準信号および画素信号の２つの信号が、信号読出し回路７１０によって読み出される。

これに対し、従来負荷トランジスタゲート線８７２の電位は変動するため、増幅トランジスタ４１４における増幅利得も変動してしまう。なお、ここでは、時刻ｔ１から時刻ｔ５までを保持期間として示したが、基準信号読出し期間から画素信号読出し期間までの読出し期間において負荷電流を一定に維持すればよいため、時刻ｔ２から時刻ｔ５までを保持期間とするようにしてもよい。

そして、時刻ｔ５において、水平同期端子１０２に水平同期パルス１１２が供給されることによって１行目の１行読出し期間が終了するとともに、２行目の１行読出し期間が開始される。

このように、撮像素子１００は、信号読出し回路７１０における相関二重サンプリング処理における１行読み出し期間において、画素回路４１０から出力される基準信号および画素信号の２つの信号を読み出す。この場合において、従来負荷トランジスタゲート線８７２では、基準トランジスタ５９０における熱雑音等により電位が変動するため、増幅トランジスタ４１４による増幅利得も変動してしまい、その熱雑音等の影響が画素信号にノイズ成分として重畳されてしまう。

これに対し、この撮像素子１００では、１行読出し期間における保持期間において、維持制御信号線２０３からの維持制御信号に基づいて設定トランジスタ６１１をオフ状態にする。すなわち、タイミング制御回路２００において、信号読出し回路７１０によって行単位により基準信号が読み出されてから画素信号が読み出されるまでの読出し期間における負荷電流を一定に維持するための維持制御信号が生成される。

これにより、保持期間において保持容量６１３には一定の保持電圧が保持されるため、負荷トランジスタゲート線６１２の電位が一定となり、基準トランジスタ５９０における熱雑音等の影響を排除することができる。

このように、本発明の基礎となる撮像素子では、設定トランジスタ６１１により保持容量６１３に保持電圧を設定することによって、負荷トランジスタゲート線６１２の電位を一定にすることができる。これにより、基準信号読出し期間および画像信号読出し期間における負荷トランジスタ６１４からの負荷電流の大きさを一定に維持することができる。このため、寄生容量６１９に起因する垂直信号線５０１および５０２からのカップリングの影響を抑制するとともに、基準トランジスタ５９０における熱雑音等の影響を排除することができる。

なお、ここでは一例として、１行読出し期間内に接続期間を設ける例について説明したが、この場合、撮像素子１００の電源投入時やスタンバイ復帰時などの直後においては、接続期間だけでは保持容量６１３の充電が十分に行えないことがある。このため、電源投入時やスタンバイ復帰時などの直後において、保持容量６１３を充電するための充電期間を設ける例について以下に図面を参照して説明する。

［撮像素子の動作の変形例］
図３は、本発明の基礎となる撮像素子１００の動作の変形例を示すタイミングチャートである。この例では、スタンバイ状態から復帰する場合における撮像素子１００を想定している。

ここでは、スタンバイ端子１０１、水平同期端子１０２、画素リセット線３２１、電荷転送線３３１、基準信号読出制御線２０４、画素信号読出制御線２０５、維持制御信号線２０３および負荷トランジスタゲート線６１２における電位変動が示されている。また、ここでは、横軸を共通の時間軸として、左から右に時間が経過することとする。

まず、時刻ｔ０の前では、スタンバイ端子１０１からタイミング制御回路２００にスタンバイ信号が供給されているため、撮像素子１００はスタンバイ状態にある。時刻ｔ０において、スタンバイ端子１０１からの信号電位が、ＨレベルからＬレベルに遷移することによって、スタンバイ期間が解除される。

そして、時刻ｔ１において、水平同期端子１０２に水平同期パルス１１２が供給されることによって、準備期間が開始される。これとともに、維持制御信号線２０３を介して、タイミング制御回路２００から供給される信号の電位が、ＬレベルからＨレベルに切り替えられることによって、保持容量６１３の充電期間が開始される。

これにより、維持制御信号線２０３から充電制御信号が設定トランジスタ６１１のゲート端子に供給されることによって、設定トランジスタ６１１がオン状態となり、保持容量６１３の容量に電荷の蓄積が開始される。すなわち、保持容量６１３における容量の充電が開始される。

次に、時刻ｔ２において、水平同期端子１０２に水平同期パルス１１２が供給されることにより、準備期間が終了するとともに、１行読出し期間が開始される。このとき、維持制御信号線２０３を介してタイミング制御回路２００から供給される信号の電位が、ＨレベルからＬレベルに設定されることによって、充電期間が終了する。これにより、維持制御信号線２０３から設定トランジスタ６１１に維持制御信号が供給されるため、設定トランジスタ６１１がオフ状態となって、負荷トランジスタゲート線６１２の電位が一定となる。

時刻ｔ２以降においては、図２に示した接続パルスによる保持容量６１３に対する保持電圧の再設定は行わないため、負荷トランジスタゲート線６１２の電位は一定に維持される。また、維持制御信号線２０３および負荷トランジスタゲート線６１２における電位変動は、図２に示した撮像素子１００の動作と同様であるため、ここでの説明を省略する。

このように、タイミング制御回路２００により、１行読出し期間の開始前の準備期間において充電制御信号を生成することによって、負荷トランジスタ６１４に対応する基準トランジスタ５９０のゲート端子と保持容量６１３の一端との間を接続することができる。すなわち、複数の行の１行読出し期間に相当する準備期間を設けることによって、充電期間において保持容量６１３を十分に充電することができるため、撮像素子１００の動作開始直後における保持容量６１３の充電不足を解消することができる。これにより、保持容量６１３の充電不足による負荷電流の減少に起因する、画素回路４１０から垂直信号線に出力される信号の応答特性の劣化を防止することができる。なお、図３では２行分に相当する準備期間を設ける例について説明したが、これに限定されるものではない。この準備期間は保持容量６１３を十分に充電できる期間であればよく、もっと長い時間が必要な場合には、もっと多くの行の読み出し期間に相当する準備期間を設けることにより、充電不足を適切に解消することができる。

なお、この場合、保持容量６１３に対する保持電圧の再設定が行われないため、負荷トランジスタ６１４のゲートリーク電流および保持容量６１３のリーク電流などによって、負荷トランジスタゲート線６１２の電位が長期的には低下することが考えられる。しかしながら、このような長期的な電位低下は、設定トランジスタ６１１から負荷トランジスタゲート線６１２へのチャンネルリーク電流によって抑制されると考えられる。

なお、寄生容量６１９に起因する電位変動については、画素回路４１０から垂直信号線（ＶＳＬ１および２）５０１および５０２に一定の基準信号が１行読出し期間間隔により出力されるため、長期的な電位変動にはならない。また、ここでは、充電期間を２行分の１行読み出し期間に設定する例について説明したが、保持容量６１３の容量の大きさに応じて充電期間を１行または３行分以上の１行読出し期間に設定するようにしてもよい。

なお、本発明の基礎となる撮像素子１００では、列単位により設定トランジスタ６１１および保持容量６１３を設ける。この場合には、設定トランジスタ６１１および保持容量６１３を設けない負荷電流源回路（図１２の負荷電流源回路８６０）と比較して、負荷電流源回路６００の面積が大きくなる。すなわち、列単位により設定トランジスタ６１１および保持容量６１３を設けることは、負荷電流源回路の微細化および画素ピッチの微細化を妨げ、撮像素子自体のサイズの増加や画素数の減少が生じることが考えられる。

そこで、設定トランジスタ６１１および保持容量６１３を設けるとともに負荷電流源回路６００の面積の増加を軽減させるために改良したものが、次に説明する第１の実施の形態である。

＜２．第１の実施の形態＞
［撮像素子の構成例］
図４は、本発明の第１の実施の形態の撮像素子１２０の一構成例を示す回路図である。

図４は、図１において説明した撮像素子１００の変形例であり、便宜上、４列の画素回路（１，１）乃至（ｎ，１）４１０が示されている。そして、図１において説明した撮像素子１００の水平線（ＨＬ１および２）３０１および３０２に加えて、ｎ列目の水平線（ＨＬ３）３０３が示されている。また、３列目および４列目の垂直信号線（ＶＳＬ３および４）５０３および５０４と、３列目および４列目のＣＤＳ回路７１３および７１４とも加えて示されている。

この本発明の第１の実施の形態の負荷電流源回路６００は、図１において示した負荷電流供給回路６１０に代えて、負荷電流供給回路６３０を備える。負荷電流供給回路６３０以外の構成は図１において示したものと同様であるため、ここでは、負荷電流供給回路６３０について説明する。なお、タイミング制御回路２００は、特許請求の範囲に記載の制御信号生成回路の一例である。また、画素回路４１０は、特許請求の範囲に記載の画素回路の一例である。

負荷電流供給回路６３０は、２列の垂直信号線に対して、一定の負荷電流を供給するものである。すなわち、負荷電流供給回路６３０は、２列を制御単位として負荷電流を供給する。この負荷電流供給回路６３０は、設定トランジスタ６３１と、保持容量６３３と、負荷トランジスタ６３４および６３５と、寄生容量６３８および６３９とを備える。なお、負荷電流源回路６００において、負荷電流供給回路６３０は、２列の垂直信号線ごとに備えられる。そのため、ここでは、垂直信号線（ＶＳＬ１および２）５０１および５０２に負荷電流を供給する負荷電流供給回路６３０について説明する。なお、設定トランジスタ６３１および保持容量６３３は、特許請求の範囲に記載の保持回路の一例である。また、設定トランジスタ６３１は、特許請求の範囲に記載の設定トランジスタの一例である。また、保持容量６３３は、特許請求の範囲に記載の保持容量の一例である。また、負荷トランジスタ６３４および６３５は、特許請求の範囲に記載の負荷トランジスタの一例である。

負荷電流供給回路６３０において、設定トランジスタ６３１は、そのゲート端子が維持制御信号線２０３に接続され、そのドレイン端子が基準電流線６０１に接続される。また、保持容量６３３は、一方の電極が負荷トランジスタゲート線６３２を介して設定トランジスタ６３１のソース端子と負荷トランジスタ６３４のゲート端子と負荷トランジスタ６３５のゲート端子とに接続され、他方の電極が接地される。また、負荷トランジスタ６３４は、そのドレイン端子が垂直信号線（ＶＳＬ１）５０１に接続され、そのソース端子が接地される。また、負荷トランジスタ６３５は、そのドレイン端子が垂直信号線（ＶＳＬ２）５０２に接続され、そのソース端子が接地される。

なお、負荷電流供給回路６３０における負荷トランジスタ６３５は、図１において示した垂直信号線（ＶＳＬ２）５０２に負荷電流を供給する負荷電流供給回路６１０の負荷トランジスタ６１４に対応する。すなわち、負荷電流供給回路６３０は、１つの設定トランジスタ（設定トランジスタ６３１）および１つの保持容量（保持容量６３３）を、２つの負荷トランジスタ（負荷トランジスタ６３４および６３５）が共有する構成となる。

これにより、電位がサンプルホールドされて一定とされた負荷トランジスタゲート線６３２の電位に基づいて、２列の垂直信号線（垂直信号線（ＶＳＬ１および２）５０１および５０２）に負荷電流を供給することができる。

このように、１つの設定トランジスタおよび１つの保持容量を複数（図４では２列）の列（垂直信号線）の負荷トランジスタで共有することにより、設定トランジスタおよび保持容量の数を減少させることができる。すなわち、負荷電流源回路が複数の列（制御単位）ごとにゲート電圧の変動を抑制された負荷電流を供給することにより、設定トランジスタおよび保持容量の数を減少させることができる。これにより、設定トランジスタおよび保持容量を配置するために必要な面積を、共有させる列の数に応じて減少（例えば、図４に示すように２列で共有する場合には、面積は半減）させることができる。これにより、負荷トランジスタゲート線の電位を一定にするとともに、負荷電流源回路の微細化および画素ピッチの微細化をすることができる。

このように、本発明の第１の実施の形態によれば、負荷電流の大きさを一定に維持することができ、これにより、画素信号の信号レベルの変動を抑制し、画質を向上させることができる。また、本発明の第１の実施の形態によれば、画質を向上させるとともに、負荷電流源回路６００における設定トランジスタおよび保持容量の数を本発明の基礎となる撮像素子よりも少なくすることができる。すなわち、本発明の第１の実施の形態によれば、負荷トランジスタのゲート端子における電位の変動による画質の劣化を抑制するとともに、負荷電流源回路の微細化および画素ピッチの微細化をすることができる。

なお、図４では、２列ごとに負荷トランジスタゲート線が供給される例について説明したが、これに限定されるものではない。減少させる面積の度合いや、ゲート線の電位の変動の許容度に応じて、もっと複数の列において負荷トランジスタゲート線を共有させるようにしてもよい。

＜３．第２の実施の形態＞
本発明の第１の実施では、隣接する列で１つの設定トランジスタおよび１つの保持容量を共有する例について説明した。この本発明の第１の実施において、設定トランジスタおよび保持容量を共有する列間の画素回路が生成する信号の大きさ（垂直信号線における電位）が異なる場合には、信号の小さい方の画素信号のレベルが本来のレベルと異なるレベルに変動してしまうことがある。

そこで、垂直信号線の電流の変化について図５を参照して説明し、この信号の小さい方の画素信号のレベルの変動を抑制する本発明の第２の実施の形態について図６を参照して説明する。

［負荷トランジスタゲート線における電位の遷移例］
図５は、本発明の第１の実施の形態において発生する負荷トランジスタゲート線を介した垂直信号線の電位変動の伝播の一例を示すタイミングチャートである。

同図（ａ）には、図４において示した本発明の第１の実施の形態の撮像素子１２０の動作例を示すタイミングチャートが示されている。この図５（ａ）では、水平同期端子１０２、画素リセット線３２１、電荷転送線３３１、画素信号読出制御線２０５および維持制御信号線２０３における電位変動が実線により示されている。なお、同図（ａ）において示す各電位変動は、図２において示した各電位変動と同様のものであるため、ここでの説明を省略する。

図５（ｂ）には、負荷トランジスタゲート線を共有する２つの垂直信号線における画素信号のレベルの差が少ない場合における垂直信号線および負荷トランジスタゲート線の電位変動が模式的に示されている。同図（ｂ）では、負荷トランジスタゲート線を共有する２つの垂直信号線における画素信号のレベルの差が小さい場合を想定して説明する。

同図（ｂ）では、横軸を同図（ａ）と同じ時間軸として、垂直信号線（ＶＳＬ１）５０１、負荷トランジスタゲート線６３２および垂直信号線（ＶＳＬ２）５０２における電位変動が実線により示されている。また、同図（ｂ）では、垂直信号線（ＶＳＬ１）５０１および垂直信号線（ＶＳＬ２）５０２の画素信号が黒レベルである場合における各信号線の電位変動が、破線（時刻ｔ３から時刻ｔ５まで期間により示された破線）により示されている。

ここで、負荷トランジスタゲート線６３２、垂直信号線（ＶＳＬ１）５０１および垂直信号線（ＶＳＬ２）５０２における電位変動について、時刻ｔ３から時刻ｔ５までの期間に着目して説明する。

時刻ｔ３において、転送パルス３３０により光電変換素子において蓄積された電子がフローティングディフュージョンＦＤに転送される。このため、垂直信号線（ＶＳＬ１）５０１および垂直信号線（ＶＳＬ２）５０２の電位は、光電変換素子が受光した光の量に応じて低下する。

また、垂直信号線（ＶＳＬ１および２）５０１および５０２の電位の低下に伴い、垂直信号線（ＶＳＬ１および２）５０１および５０２の電位変動（電位の低下）が寄生容量６３８および６３９を介して負荷トランジスタゲート線６３２に伝播する（カップリング）。このため、負荷トランジスタゲート線６３２の電位は、基準信号読み出し期間における電位から低下する。

なお、負荷トランジスタゲート線６３２の電位の低下は、負荷トランジスタ６３４および６３５（図４を参照）を流れる電流の量の減少となる。しかしながら、垂直信号線（ＶＳＬ１および２）５０１および５０２における電位変動が同じ量であり、負荷トランジスタ６３４および６３５のゲート線（負荷トランジスタゲート線６３２）における電位の低下量は同じであるため、垂直信号線（ＶＳＬ１および２）５０１および５０２における電流の量の減少も同じ量になる。すなわち、垂直信号線（ＶＳＬ１および２）５０１および５０２における時刻ｔ３から時刻ｔ５までの期間における信号レベルは、その信号を生成した各画素回路のフローティングディフュージョンＦＤに転送された電子の量に応じた信号レベルになる。

図５（ｃ）には、本発明の第１の実施の形態において負荷トランジスタゲート線を共有する２つの垂直信号線における画素信号のレベルの差が大きい場合における垂直信号線および負荷トランジスタゲート線の電位変動が模式的に示されている。

同図（ｃ）では、横軸を同図（ｂ）と同様に、垂直信号線（ＶＳＬ１）５０１、負荷トランジスタゲート線６３２および垂直信号線（ＶＳＬ２）５０２における電位変動が実線により示されている。なお、同図（ｃ）では、垂直信号線（ＶＳＬ２）５０２における画素信号の信号レベルは、同図（ｂ）において示した垂直信号線（ＶＳＬ２）５０２における信号レベルと同じであることを想定する。また、垂直信号線（ＶＳＬ１）５０１における画素信号の信号レベルは、垂直信号線（ＶＳＬ２）５０２における信号レベルよりも大きい（接続される画素回路の受光量が大きい）ことを想定する。

また、同図（ｃ）では、垂直信号線（ＶＳＬ１）５０１および垂直信号線（ＶＳＬ２）５０２の画素信号が黒レベルである場合における各信号線の電位変動が、破線（時刻ｔ３から時刻ｔ５まで期間により示された破線）により示されている。さらに、垂直信号線（ＶＳＬ２）５０２には、同図（ｂ）において示した垂直信号線（ＶＳＬ２）５０２の電位変動が、鎖線（時刻ｔ３から時刻ｔ５まで期間により示された鎖線）により示されている。すなわち、鎖線が示す垂直信号線（ＶＳＬ２）５０２の電位変動（信号レベル）は、その信号を生成した各画素回路のフローティングディフュージョンＦＤに転送された電子の量に応じた信号レベルを示している。

ここで、負荷トランジスタゲート線６３２、垂直信号線（ＶＳＬ１）５０１および垂直信号線（ＶＳＬ２）５０２における電位変動について、同図（ｂ）の電位変動との違いに着目して説明する。

時刻ｔ３において、転送パルス３３０が発生すると、垂直信号線（ＶＳＬ１）５０１および垂直信号線（ＶＳＬ２）５０２の電位は、接続される画素回路の光電変換素子が受光した光の量に応じて低下する。同図（ｃ）では、垂直信号線（ＶＳＬ２）５０２における信号レベルよりも垂直信号線（ＶＳＬ１）５０１における信号レベルの方が大きいため、垂直信号線（ＶＳＬ２）５０１の電位の方が大きく低下する。

そして、寄生容量６３８および６３９を介したカップリングにより負荷トランジスタゲート線６３２の電位が低下する。なお、負荷トランジスタゲート線６３２の電位は、垂直信号線（ＶＳＬ１）５０１における大きな電位の低下の量に応じて低下するため、同図（ｂ）において示した負荷トランジスタゲート線６３２の電位レベルよりも低くなる。

このように、負荷トランジスタゲート線６３２の電位は垂直信号線（ＶＳＬ１）５０１における電位の低下量に応じて低下しているため、垂直信号線（ＶＳＬ１）５０１における信号レベルは、その信号を生成した画素回路のフローティングディフュージョンＦＤに転送された電子の量に応じた信号レベルになる。なお、負荷トランジスタゲート線６３２の電位は、垂直信号線（ＶＳＬ２）５０２における電位変動に起因する低下量（同図（ｂ）参照）より大きく低下している。このため、垂直信号線（ＶＳＬ２）５０２においては、垂直信号線（ＶＳＬ２）５０２に供給される電流の量が絞られたことにより、電位が上昇してしまう（鎖線で示した電位レベルより変動量（ΔＶｄ）ほど上昇してしまう）。すなわち、垂直信号線（ＶＳＬ２）５０２における信号レベルは、その信号を生成した画素回路のフローティングディフュージョンＦＤに転送された電子の量に対して低い信号レベル（黒に近い信号レベル）になってしまう。

このように、負荷トランジスタゲート線を共有する２つの垂直信号線における画素信号のレベルの差が大きい場合には、大きい方の電位変動が寄生容量を介して負荷トランジスタゲート線に伝播した結果、低い方の垂直信号線に供給される電流が減少してしまう。これにより、低い方の垂直信号線における電位レベルが上昇してしまい、本来の値の画素信号を取得できなくなってしまう。

そこで、設定トランジスタおよび保持容量を共有させるとともに、負荷トランジスタゲート線の電位の変動が画素信号のレベルを変動させることを抑制させることが必要となる。次に、負荷トランジスタゲート線の電位の変動による画素信号のレベルの変動を抑制する本発明の第２の実施の形態について図６を参照して説明する。

［撮像素子の構成例］
図６は、本発明の第２の実施の形態における撮像素子１３０の一構成例を示す回路図である。

図６は、図４において説明した撮像素子１２０の変形例であり、２つの負荷電流供給回路６３０の代わりに、負荷電流供給回路６４０および６５０を備える。

また、図６において示す画素アレイ部４００には、４列の画素回路（１，１）乃至（ｎ，１）として、Ｒ画素と、Ｇ画素と、Ｂ画素とが示されている。なお、Ｒ画素は、赤色（Ｒ）の光を透過するカラーフィルタが備えられて赤色の光を受光する画素回路であり、Ｇ画素は、緑色（Ｇ）の光を透過するカラーフィルタが備えられて緑色の光を受光する画素回路である。また、Ｂ画素は、青色（Ｂ）の光を透過するカラーフィルタが備えられて青色の光を受光する画素回路である。また、画素アレイ部４００では、３色（Ｒ、Ｇ、Ｂ）のカラーフィルタの配置（Ｒ画素、Ｇ画素、Ｂ画素の配置）が、ベイヤー配列となっている。

なお、Ｒ画素、Ｇ画素、およびＢ画素は、各画素回路にカラーフィルタが備えられていること以外の画素回路の回路構成等は、図４において説明した画素回路（１，１）乃至（ｎ，１）と同様であるため、ここでは説明を省略する。

負荷電流供給回路６４０および６５０は、図４において示した負荷電流供給回路６３０と同様に、２列の垂直信号線に対して、一定の負荷電流を供給するものである。図４の負荷電流供給回路６３０は隣接する２列の垂直信号線に対して一定の負荷電流を供給したが、負荷電流供給回路６４０および６５０は、同じ行の画素については同色のカラーフィルタが備えられている２列の垂直信号線に対して一定の負荷電流を供給する。すなわち、３色のカラーフィルタがベイヤー配列されている画素アレイ部４００に対して、負荷電流供給回路６４０および６５０は、別の負荷電流供給回路が接続されている１列を挟んで、２列の垂直信号線に対して、一定の負荷電流を供給する。

なお、負荷電流供給回路６５０は、接続される２列の垂直信号線（ＶＳＬ２および４）が、負荷電流供給回路６４０の接続される２列の垂直信号線（ＶＳＬ１および３）と異なる。負荷電流供給回路６５０は、接続される２列の垂直信号線が異なること以外は負荷電流供給回路６４０と同じであるため、ここでは、負荷電流供給回路６４０について説明する。

負荷電流供給回路６４０は、設定トランジスタ６４１と、保持容量６４３と、負荷トランジスタ６４４および６４５を備える。また、同図では、寄生容量６４８および６４９が記されている。なお、設定トランジスタ６４１は図４において示した設定トランジスタ６３１に対応し、保持容量６４３は保持容量６３３に対応し、負荷トランジスタ６４４は負荷トランジスタ６３４に対応する。また、負荷トランジスタ６４５は、垂直信号線（ＶＳＬ３）５０３に対する負荷トランジスタであること以外は、負荷トランジスタ６３５に対応する。なお、負荷トランジスタ６４５のゲート端子は、負荷トランジスタゲート線６４２を介して設定トランジスタ６４１および保持容量６４３に接続される。

すなわち、負荷電流供給回路６４０は、垂直信号線（ＶＳＬ１および３）の負荷トランジスタ（負荷トランジスタ６４４および６４５）が１つの設定トランジスタ（設定トランジスタ６４１）および１つの保持容量（保持容量６４３）を共有する構成となる。また、負荷電流供給回路６５０は、垂直信号線（ＶＳＬ２および４）の負荷トランジスタが１つの設定トランジスタおよび１つの保持容量を共有する構成となる。

これにより、同じ行において同じカラーフィルタを備える垂直信号線同士で負荷トランジスタゲート線が共有され、画素信号を読み出す場合には、同じカラーフィルタを備える画素回路間で負荷トランジスタゲート線が共有される。例えば、水平線（ＨＬ１）３０１の行の画素信号を読み出す場合には、負荷電流供給回路６４０により供給された負荷電流を用いてＲ画素（１，１）およびＲ画素（１，３）の画素信号が読み出される。また、この場合において、負荷電流供給回路６５０により供給された負荷電流を用いてＧ画素（１，２）およびＧ画素（１，４）の画素信号が読み出される。

なお、負荷電流供給回路６４０および６５０は、１列を挟んだ２列の垂直信号線に対して負荷電流を供給する。すなわち、負荷電流供給回路６４０および６５０は、近接する列の同じカラーフィルタを備える画素回路に対して負荷電流を供給する。言い換えると、同じカラーフィルタを備えることにより同じ特性である画素回路（特性で画素回路を分類すると、同じグループの画素回路）同士で、設定トランジスタおよび保持容量を共有させる。同じカラーフィルタを備える画素回路の位置が近接する画素回路同士は、画素信号の信号レベル（信号強度）も近くなる。このように、負荷電流供給回路６４０および６５０は、画素信号の信号レベルがほぼ同じになる２列の垂直信号線に対して一定の負荷電流を供給する。

ここで、赤色の被写体を撮像した場合を想定して説明する。この場合には、赤色（Ｒ）のカラーフィルタを備える画素回路（Ｒ画素）における画素信号の信号レベルは高い。これにより、Ｒ画素（１，１）および（１，３）の画素信号の読み出しでは、負荷トランジスタゲート線６４２の電位の変動は大きくなる。しかしながら、Ｒ画素（１，１）および（１，３）の画素信号の信号レベルが同等量であることから垂直信号線（ＶＳＬ１および３）５０１および５０３における電位変化も同等量となり、画素信号の信号レベルの変動は抑制される。

また、この場合において、緑色（Ｇ）および青色（Ｂ）のカラーフィルタを備える画素信号の信号レベルは、画素回路の受光素子において光電変換が殆ど行われないため、低くなる。これにより、例えば、Ｇ画素（１，２）および（１，４）の画素信号の読み出しでは、負荷電流供給回路６５０における負荷トランジスタゲート線の電位の変動はほとんど起こらない。また、負荷トランジスタゲート線の電位の変動はほとんど起こらないとともにＧ画素（１，２）および（１，４）の画素信号の信号レベルが同等量であるため、垂直信号線（ＶＳＬ２および４）５０２および５０４における電位変化も同等量となる（殆ど起こらない）。

このように、本発明の第２の実施の形態によれば、負荷トランジスタゲート線を共有して読み出される画素信号の信号レベルの差を小さくすることにより、画素信号の信号レベルの変動を抑制することができる。これにより、画像の画質を向上させることができる。

なお、同図では、１列挟んだ２列の垂直信号線（１列おきの垂直信号線間）において設定トランジスタおよび保持容量が共有されることを想定したが、これに限定されるものではない。同じ行において同じカラーフィルタの画素回路同士における共有であるとともに、画素信号の信号レベルが近くなればよいため、信号レベルが近い画素回路が接続される３列以上の垂直信号線において共有されてもよい。

なお、同図では、カラーフィルタに基づいて設定トランジスタおよび保持容量を共有させる垂直信号線を設定したが、これに限定されるものではない。画素信号の信号レベルが同等量となる垂直信号線同士で共有させればよい。例えば、長時間露光用の画素と短時間露光用の画素とが規則的に混在している撮像素子において、長時間露光用の画素が接続されている垂直信号線同士で共有させ、また、短時間露光用の画素が接続されている垂直信号線同士で共有させるようにしてもよい。すなわち、備えられるカラーフィルタの分光特性や構造の種類により画素回路を複数のグループに分類し、同一のグループ内の画素回路同士（同一の特性の画素回路同士）で共有させるようにすることで、同様に画素信号の信号レベルの変動を抑制することができる。

＜４．第３の実施の形態＞
本発明の第２の実施の形態では、３色のカラーフィルタがベイヤー配列により配置される撮像素子の例について説明した。この本発明の第２の実施の形態では、３色のカラーフィルタが規則的に配置されるベイヤー配列であるため、読み出す行が変わっても、負荷トランジスタゲート線の電位を共有する画素回路は、同色のカラーフィルタを備える画素回路になる。

しかしながら、本発明の第２の実施の形態では、画素が規則的に配置されていない撮像素子においては、画素信号の信号レベルの変動を適切に抑制することができない行が生じることが考えられる。例えば、ホワイト画素（可視光領域の光は透過するがそれ以外の波長の光は吸収するフィルタが備えられている画素）が部分的に備えられており、その他は３原色のベイヤー配列である撮像素子を想定する。ホワイト画素が配置されている行における読み出しにおいて、ホワイト画素と、３原色のうちの何れかの画素との間で負荷トランジスタゲート線を共有してしまうと、信号レベルが低い方の画素の画素信号の信号レベルが変わってしまう。

そこで、本発明の第３の実施の形態では、負荷トランジスタゲート線を共有する垂直信号線を行ごとに変更できる撮像素子の例について、図５および図６を参照して説明する。

［撮像素子の構成例］
図７は、本発明の第３の実施の形態の撮像素子１４０の一構成例を示す回路図である。

図７は、図４において示した撮像素子１２０および図６において示した撮像素子１３０の変形例であり、画素アレイ部４００における画素配置と、負荷電流源回路６００における構成と、切替制御線６７４および６７５が備えられる点とが異なる。同図では、これらの異なる点に着目して説明する。

図７において示す画素アレイ部４００には、２種類の画素回路（Ｈレベル信号出力画素およびＬレベル信号出力画素）が配置される。Ｈレベル信号出力画素は、信号レベルが高い（Ｈレベル）画素信号を生成する画素であり、Ｌレベル信号出力画素は、信号レベルが低い（Ｌレベル）画素信号を生成する画素である。すなわち、図７において示す画素アレイ部４００では、信号レベルがＨレベルのグループの画素と、信号レベルがＬレベルのグループの画素とが配置される。例えば、長時間露光用の画素と短時間露光用の画素とが混在する撮像素子において、Ｈレベル信号出力画素は長時間露光用の画素であり、Ｌレベル信号出力画素は短時間露光用の画素である。また、同図では、Ｈレベル信号出力画素およびＬレベル信号出力画素は不規則に配置されていることを想定する。

負荷電流源回路６００は、図４の負荷電流供給回路６３０に代えて、負荷電流供給回路６６０を備える。この負荷電流供給回路６６０は、連続する４列の垂直信号線に負荷電流を供給する。なお、負荷電流源回路６００では、負荷電流供給回路６６０を１つの単位として、４列の垂直信号線ごとに負荷電流供給回路６６０が繰り返し備えられる。そこで、同図では、垂直信号線（ＶＳＬ１乃至４）５０１乃至５０４）に負荷電流を供給する負荷電流供給回路６６０のみを示して説明する。

負荷電流供給回路６６０は、設定トランジスタ６６１と、第２設定トランジスタ６６２と、保持容量６６３と、第２保持容量６６４と、４つの切替回路６７０と、４つの負荷トランジスタ６６７とを備える。なお、４つの切替回路６７０および４つの負荷トランジスタ６６７は垂直信号線（ＶＳＬ１乃至４）５０１乃至５０４）にそれぞれ接続されている。また、切替回路６７０は、共有ゲート切替トランジスタ６７１および第２共有ゲート切替トランジスタ６７２（共有ゲート切替トランジスタ６７１はＮＭＯＳ、第２共有ゲート切替トランジスタ６７２はＰＭＯＳ）を備えている。なお、４つの切替回路６７０および４つの負荷トランジスタ６６７については、制御する垂直信号線が異なること以外は同じであるため、同図では、垂直信号線（ＶＳＬ１）５０１に対する負荷電流の供給を制御する切替回路６７０および負荷トランジスタ６６７について主に説明する。

この負荷電流供給回路６６０において、設定トランジスタ６６１は、そのゲート端子が維持制御信号線２０３に接続され、そのドレイン端子が基準電流線６０１に接続される。また、保持容量６６３は、一方の電極が負荷トランジスタゲート線６６５を介して、設定トランジスタ６６１のソース端子と、４つの切替回路６７０における４つの共有ゲート切替トランジスタ６７１のソース端子とに接続され、他方の電極が接地される。

また、第２設定トランジスタ６６２は、そのゲート端子が維持制御信号線２０３に接続され、そのドレイン端子が基準電流線６０１に接続される。また、第２保持容量６６４は、一方の電極が第２負荷トランジスタゲート線６６６を介して、第２設定トランジスタ６６２のソース端子と、４つの切替回路６７０における４つの第２共有ゲート切替トランジスタ６７２のソース端子とに接続され、他方の電極が接地される。

また、垂直信号線（ＶＳＬ１）５０１に対する負荷電流を制御する共有ゲート切替トランジスタ６７１は、ゲート端子が切替制御線６７４に接続され、ドレイン端子が第２共有ゲート切替トランジスタ６７２のドレイン端子および負荷トランジスタ６６７のゲート端子に接続される。また、負荷トランジスタ６６７は、そのドレイン端子が垂直信号線（ＶＳＬ１）５０１に接続され、そのソース端子が接地される。また、第２共有ゲート切替トランジスタ６７２は、ゲート端子が切替制御線６７５に接続される。なお、垂直信号線（ＶＳＬ１）５０１以外の３列の垂直信号線（ＶＳＬ２乃至３）５０２乃至５０３への負荷電流の供給を制御する共有ゲート切替トランジスタ６７１、第２共有ゲート切替トランジスタ６７２および負荷トランジスタ６６７の接続は、垂直信号線（ＶＳＬ１）５０１に対するものと同様のものであるため、ここでの説明を省略する。

切替制御線６７４および切替制御線６７５は、共有ゲート切替トランジスタ６７１および第２共有ゲート切替トランジスタ６７２を制御するための切替制御信号をタイミング制御回路２００が供給するための信号線である。共有ゲート切替トランジスタ６７１および第２共有ゲート切替トランジスタ６７２は、この切替制御線６７４および６７５を介してタイミング制御回路２００にバス接続される。

切替回路６７０は、共有ゲート切替トランジスタ６７１および第２共有ゲート切替トランジスタ６７２を備え、負荷トランジスタ６６７のゲート端子が接続される負荷トランジスタゲート線を切り替えるものである。共有ゲート切替トランジスタ６７１および第２共有ゲート切替トランジスタ６７２は、タイミング制御回路２００から供給される切替制御信号により導通（オン）状態が制御される。これらの切替トランジスタの何れかが導通状態と設定されることにより、負荷トランジスタ６６７のゲート端子は、負荷トランジスタゲート線６６５または第２負荷トランジスタゲート線６６６の何れかに接続する。なお、タイミング制御回路２００は、特許請求の範囲に記載の設定信号生成回路の一例である。また、切替回路６７０は、特許請求の範囲に記載の切替制御回路の一例である。

設定トランジスタ６６１および保持容量６６３は、負荷トランジスタゲート線６６５の電位を一定に保持するためのものである。また、第２設定トランジスタ６６２および第２保持容量６６４は、第２負荷トランジスタゲート線６６６の電位を一定に保持するためのものである。これらの設定トランジスタおよび保持容量は、本発明の第２の実施の形態に示した設定トランジスタおよび保持容量と同様のものであるため、ここでの説明を省略する。

ここで、水平線（ＨＬ１）３０１に接続されている画素から画素信号を読み出すことを想定して説明する。また、負荷トランジスタゲート線６６５にはＬレベル信号出力画素が接続されてゲート線が共有され、第２負荷トランジスタゲート線６６６にはＨレベル信号出力画素が接続されてゲート線が共有されることとする。

この場合において、タイミング制御回路２００は、時刻ｔ０において維持制御信号線２０３に接続パルス２１３を供給する前に（図２参照）、各垂直信号線の負荷トランジスタのゲート端子が接続される負荷トランジスタゲート線を制御する。垂直信号線（ＶＳＬ１）５０１および垂直信号線（ＶＳＬ３）５０３からはＨレベル信号出力画素の画素信号が読み出される。このため、タイミング制御回路２００は、切替制御線６７５を介して、垂直信号線（ＶＳＬ１）５０１および垂直信号線（ＶＳＬ３）５０３の切替回路６７０における第２共有ゲート切替トランジスタ６７２を導通（オン）状態にする。これにより、垂直信号線（ＶＳＬ１）５０１および垂直信号線（ＶＳＬ３）５０３の負荷トランジスタ６６７のゲート端子が、第２負荷トランジスタゲート線６６６に接続される。

また、垂直信号線（ＶＳＬ２）５０２および垂直信号線（ＶＳｌ４）５０４からはＬレベル信号出力画素の画素信号が読み出されるため、タイミング制御回路２００は、切替制御線６７４を介して、垂直信号線（ＶＳＬ２）５０２および垂直信号線（ＶＳＬ４）５０４の切替回路６７０における共有ゲート切替トランジスタ６７１を導通（オン）状態にする。これにより、垂直信号線（ＶＳＬ２）５０２および垂直信号線（ＶＳＬ４）５０４の負荷トランジスタ６６７のゲート端子が、負荷トランジスタゲート線６６５に接続される。そして、図２に示すような動作により、画素信号が読み出される。

また、水平線（ＨＬ２）３０２に接続されている画素から画素信号を読み出す場合には、垂直信号線（ＶＳＬ１）５０１の負荷トランジスタ６６７のゲート端子は負荷トランジスタゲート線６６５に接続される。さらに、垂直信号線（ＶＳＬ２乃至４）５０２乃至５０４の負荷トランジスタ６６７のゲート端子は負荷トランジスタゲート線６６６に接続される。

すなわち、切替回路を設けて、複数の設定トランジスタおよび保持容量による複数の負荷トランジスタゲート線とを設けることにより、画素信号を読み出す行ごとに、負荷トランジスタゲート線を共有する垂直信号線の組み合わせを設定することができる。これにより、画素信号の信号レベルが近い垂直信号線同士で負荷トランジスタゲート線が共有され、負荷トランジスタゲート線における電位の変動による画素信号の信号レベルの変動を軽減することができる。

このように、本発明の第３の実施の形態によれば、画素信号を読み出す行ごとに、負荷トランジスタゲート線を共有する垂直信号線の組み合わせを設定することができる。これにより、画素信号レベルが近くなる画素回路の列の組み合わせが行ごとに変化する場合においても、負荷トランジスタゲート線を共有して読み出される画素信号の信号レベルの差を小さくすることができる。これにより、画素信号の信号レベルの変動を抑制することができ、画像の画質を向上させることができる。

なお、図７では、４列ごとに負荷電流を制御する負荷電流供給回路６６０を想定したが、これに限定されるものではない。例えば、４列よりもさらに多い列ごとに負荷電流を制御するようにしてもよい。

また、同図では、Ｈレベル信号出力画素と、Ｌレベル信号出力画素との２つに画素を分類する場合を想定して説明したが、これに限定されるものではない。例えば、３つに分類できる画素が１行に配置されている（Ｇ画素、Ｒ画素、Ｗ（ホワイト）画素など）場合には、３つの設定トランジスタおよび３つの保持容量により３本の負荷トランジスタゲート線を設ける。そして、切替回路６７０においては、負荷トランジスタのゲート端子の接続先を３本の負荷トランジスタゲート線のいずれかに切り替えられるようにする（例えば、３つの共有ゲート切替トランジスタを設ける）ことにより、同様に実施することができる。

＜５．本発明の第２の基礎となる実施の形態＞
本発明の基礎となる実施の形態（図１を参照）では、他の列の垂直信号線における電位変動に起因するカップリングの影響を抑制することができるが、負荷トランジスタに接続された垂直信号線自身の電位変動によるカップリングの影響を十分に抑制できない場合がある。例えば、垂直信号線（ＶＳＬ１）５０１における信号レベルの変動によるカップリングの影響は、その垂直信号線（ＶＳＬ１）５０１に対応する負荷トランジスタゲート線６１２に対して充分に抑制できないことがある。

そこで、垂直信号線の電位変動に起因する負荷トランジスタゲート線６１２に対するカップリングの影響を軽減するように、本発明の基礎となる撮像素子を改良したものが、図８および図９において示す本発明の第２の基礎となる撮像素子である。そして、本発明の第２の基礎となる撮像素子に対して、設定トランジスタおよび保持容量を設けるとともに、負荷電流源回路の面積の増加が軽減するように改良したものが、図１０および図１１において示す第４乃至第５の実施の形態である。

［撮像素子の構成例］
図８は、本発明の第２の基礎となる撮像素子（撮像素子１１０）の一構成例を示す回路図である。撮像素子１１０は、図１に示した撮像素子１００の構成に加えて、第２負荷電流供給回路６２０と、基準電流生成回路５８１と、基準トランジスタ５９１および５９２とを備えている。すなわち、この撮像素子１１０は、負荷電流源回路６００における負荷電流供給回路６１０を二段にカスコード（カスケード）接続することにより構成される。

この例では、これらの第２負荷電流供給回路６２０、基準電流生成回路５８１、基準トランジスタ５９１および基準トランジスタ５９２以外の他の構成は、図１に示した撮像素子１００と同様のものであるため、同一の符号を付してここでの説明を省略する。また、基準電流生成回路５８１と、基準トランジスタ５９１および５９２とは、第２負荷電流供給回路６２０とカレントミラー回路を構成する。また、基準電流生成回路５８１は、基準電流生成回路５８０と同様のものであり、基準トランジスタ５９１および５９２は、基準トランジスタ５９０と同様のものであるため、ここでの説明を省略する。

第２負荷電流供給回路６２０には、第２設定トランジスタ６２１と、第２保持容量６２３と、第２負荷トランジスタ６２４と、寄生容量６２９とが示されている。この第２負荷電流供給回路６２０は、負荷電流供給回路６１０と同様の構成であるため、ここでの詳細な説明を省略する。

この第２負荷電流供給回路６２０において、第２設定トランジスタ６２１は、そのゲート端子が維持制御信号線２０３に接続され、そのドレイン端子が第２基準電流線６０２に接続される。また、第２負荷トランジスタ６２４は、そのドレイン端子が垂直信号線（ＶＳＬ１または２）５０１または５０２に接続され、そのソース端子が負荷トランジスタ６１４のドレイン端子に接続される。

また、第２保持容量６２３は、その一方の電極が、第２負荷トランジスタゲート線６２２を介して第２設定トランジスタ６２１のソース端子と第２負荷トランジスタ６２４のゲート端子とに接続され、他方の電極が接地される。なお、寄生容量６２９は、第２負荷トランジスタゲート線６２２と第２負荷トランジスタ６２４のドレイン端子との間に形成される。

第２負荷トランジスタ６２４は、基準トランジスタ５９１とカレントミラー回路を構成するトランジスタである。この第２負荷トランジスタ６２４は、基準トランジスタ５９１に流れる基準電流に応じた負荷電流を垂直信号線（ＶＳＬ１または２）５０１または５０２に供給する。これにより、画素回路４１０における増幅トランジスタ４１４から基準信号および画素信号の信号レベルが垂直信号線（ＶＳＬ１および２）５０１および５０２に出力される。

また、第２負荷トランジスタ６２４は、垂直信号線（ＶＳＬ１または２）５０１または５０２を介して接続された増幅トランジスタ４１４および負荷トランジスタ６１４によってソースフォロア回路を構成する。これにより、第２負荷トランジスタ６２４は、第２保持容量６２３に保持された電圧に応じた負荷電流を増幅トランジスタ４１４に供給する。

第２設定トランジスタ６２１は、タイミング制御回路２００から供給された維持制御信号に基づいて、第２負荷トランジスタ６２４のゲート端子に接続された負荷トランジスタゲート線６２２と、基準電流線６０１と間の接触の有無を切り替えるスイッチである。この第２設定トランジスタ６２１は、第２負荷トランジスタ６２４に対応する。この第２設定トランジスタ６２１は、第２保持容量６２３に一定の保持電圧を設定する。

第２保持容量６２３は、負荷トランジスタ６２４におけるゲート電位を一定に保持するためのキャパシタである。この第２保持容量６２３は、第２負荷トランジスタ６２４に対応する。この第２保持容量６２３は、第２負荷トランジスタ６２４のゲート電圧を一定にするための役割を果たす。

寄生容量６２９は、第２負荷トランジスタ６２４のゲートおよびドレイン間に生じる寄生容量、および、垂直信号線（ＶＳＬ１または２）５０１または５０２と第２基準電流線６０２との間に形成される配線間容量からなる。この寄生容量６２９により、垂直信号線（ＶＳＬ１および２）と負荷トランジスタゲート線６２２との間でカップリングが生じる。すなわち、垂直信号線（ＶＳＬ１および２）における信号レベルの変動によって、負荷トランジスタゲート線６２２における電位が変動する。

このように、本発明の第２の実施の形態では、第２負荷電流供給回路６２０を設けることによって、その接続された垂直信号線における信号レベルの変動に伴う負荷トランジスタゲート線６１２に対するカップリングの影響を軽減することができる。

また、第２設定トランジスタ６２１および第２保持容量６２３を設けることによって、他の垂直信号線における信号レベルの変動に伴う負荷トランジスタゲート線６１２に対するカップリングの影響を軽減することができる。例えば、垂直信号線（ＶＳＬ１）５０１に対応する第２設定トランジスタ６２１および第２保持容量６２３によって、垂直信号線（ＶＳＬ１）５０１以外の他の垂直信号線における信号レベルの変動によるカップリングの影響を軽減する。ここで、第２負荷電流供給回路６２０を設けることによる負荷トランジスタゲート線６１２の電位変動の例について以下に図面を参照して説明する。

［負荷トランジスタゲート線６１２の電位変動の例］
図９は、本発明の第２の基礎となる撮像素子１１０における負荷トランジスタゲート線６１２に対するカップリングの影響の一例を示す概念図である。ここでは、垂直信号線（ＶＳＬ１）５０１に接続された画素回路４１０により白色光が受光された場合を想定している。

この例では、１行読み出し期間における垂直信号線（ＶＳＬ１）５０１、第２負荷トランジスタゲート線６２２、第２負荷トランジスタ６２４のソース端子および負荷トランジスタゲート線６１２における電位変動が示されている。また、基準信号読出し期間および画素信号読出し期間は、図２と同様に、信号読出し回路７１０により基準信号および画素信号が読み出される期間である。

垂直信号線（ＶＳＬ１）５０１には、白色光を受光することによって画素回路４１０から出力された信号レベルが示されている。この垂直信号線（ＶＳＬ１）５０１の電位は、基準信号読出し期間におけるブラック電位（ＶＢ）から、画像読出し期間においてホワイト電位（ＶＷ）に低下する。すなわち、この垂直信号線（ＶＳＬ１）５０１の信号レベルは、大きく変動する。

第２負荷トランジスタゲート線６２２には、第２負荷トランジスタ６２４のゲート端子の電位変動が示されている。この第２負荷トランジスタゲート線６２２は、垂直信号線（ＶＳＬ１）５１０のレベル低下に伴い、基準信号読出し期間における電位に対して第２保持容量６２３および寄生容量６２９の分圧比に基づく第２カップリング変動量（ΔＶ２）だけ低下する。すなわち、第２カップリング変動量（ΔＶ２）は、垂直信号線（ＶＳＬ１）５１０のレベル低下量（ＶＢ−ＶＷ）と、第２保持容量６２３および寄生容量６２９の合成容量に対する第２保持容量６２３の容量値の割合とに基づいて生成される。

なお、本発明の基礎となる撮像素子１００では、この第２カップリング変動量（ΔＶ２）により、画素信号読出し期間において、垂直信号線（ＶＳＬ１）５１０に接続された増幅トランジスタ４１４における増幅利得が上昇してしまう。

第２負荷トランジスタ６２４ソース端子には、第２負荷トランジスタ６２４のソース単位の電位変動が示されている。この第２負荷トランジスタ６２４ソース端子には、第２負荷トランジスタゲート線６２２から第２カップリング変動量（ΔＶ２）が伝播するため、第２カップリング変動量（ΔＶ２）と略等しい電位低下（ΔＶ２'）が生じる。

負荷トランジスタゲート線６１２には、負荷トランジスタ６１４のゲート端子の電位変動が示されている。この負荷トランジスタゲート線６１２は、第２負荷トランジスタ６２４ソース端子の電位低下（ΔＶ２'）に伴い、基準信号読出し期間における電位に対し、第１保持容量６１３および寄生容量６１９の分圧比に基づく第１カップリング変動量（ΔＶ１）だけ低下する。

このように、第２負荷電流供給回路６２０を設けることによって、垂直信号線（ＶＳＬ１）５０１の信号レベルの変動量を、第２保持容量６２３および寄生容量６２９の分圧比に基づく変動量に抑制することができる。これにより、負荷トランジスタ６１４のゲート端子の電位の変動量は、保持容量６１３および寄生容量６１９の分圧比に基づく変動量に抑制されるため、カップリングによる影響は無視できるほど小さくなる。例えば、負荷電流供給回路６１０および第２負荷電流供給回路６２０の分圧比を共に１／１０とすると、図１に示した撮像素子１００に比べて、負荷トランジスタゲート線６１２のカップリング変動量は１／１０に抑圧される。

このように、本発明の第２の基礎となる撮像素子１１０では、第２負荷電流供給回路６２０を設けることによって、本発明の基礎となる撮像素子１００に比べて、自己の垂直信号線における信号レベルの変動量によるカップリングの影響を抑制することができる。すなわち、垂直信号線における信号レベルの変動量に伴い、その垂直信号線に対応する負荷トランジスタゲート線６１２の電位変動を抑圧することができる。

なお、本発明の第２の基礎となる撮像素子１１０では、図１において示した基礎となる撮像素子１００と同様に、負荷電流供給回路６１０および第２負荷電流供給回路６２０を列単位により設ける。すなわち、本発明の基礎となる撮像素子１００よりも、信号読出し回路７１０の面積が大きくなる。

そこで、負荷電流源回路の面積の増加を軽減させるために、本発明の第１の実施の形態と同様にして改良したものが、次に説明する第４の実施の形態である。

＜６．第４の実施の形態＞
［撮像素子の構成例］
図１０は、本発明の第４の実施の形態の撮像素子１５０の一構成例を示す回路図である。

同図は、図４において説明した撮像素子１２０の変形例であり、負荷電流源回路６００において第２負荷電流供給回路６８０をさらに備える。第２負荷電流供給回路６８０以外の構成は図４において示したものと同様であるため、ここでは、第２負荷電流供給回路６８０について説明する。なお、負荷電流源回路６００において、第２負荷電流供給回路６８０は、２列の垂直信号線ごとに備えられるため、ここでは、垂直信号線（ＶＳＬ１および２）５０１および５０２に負荷電流を供給する第２負荷電流供給回路６８０について説明する。

第２負荷電流供給回路６８０は、図８において示した第２負荷電流供給回路６２０と同様に、負荷トランジスタ６１４のゲート端子の電位の変動を抑制するものである。この第２負荷電流供給回路６８０には、第２設定トランジスタ６８１と、第２保持容量６８３と、第２負荷トランジスタ６８４および６８５と、寄生容量６８８および６８９とが示されている。この第２負荷電流供給回路６８０は、負荷電流供給回路６３０と同様の構成であるため、ここでの詳細な説明を省略する。なお、第２負荷トランジスタ６８４および６８５は、特許請求の範囲に記載の第２の負荷トランジスタの一例である。また、第２設定トランジスタ６８１および第２保持容量６８３は、特許請求の範囲に記載の第２の保持回路の一例である。

第２負荷電流供給回路６８０において、第２設定トランジスタ６８１は、そのゲート端子が維持制御信号線２０３に接続され、そのドレイン端子が第２基準電流線６０２に接続される。また、第２保持容量６８３は、その一方の電極が、第２負荷トランジスタゲート線６８２を介して第２設定トランジスタ６８１のソース端子と、第２負荷トランジスタ６８４および６８５のゲート端子とに接続され、他方の電極が接地される。また、第２負荷トランジスタ６８４は、そのドレイン端子が垂直信号線（ＶＳＬ１）５０１に接続され、そのソース端子が負荷トランジスタ６３４のドレイン端子に接続される。また、第２負荷トランジスタ６８５は、そのドレイン端子が垂直信号線（ＶＳＬ２）５０２に接続され、そのソース端子が負荷トランジスタ６３５のドレイン端子に接続される。

なお、寄生容量６８９は第２負荷トランジスタゲート線６２２と第２負荷トランジスタ６８４のドレイン端子との間に形成され、寄生容量６８８は第２負荷トランジスタゲート線６２２と第２負荷トランジスタ６８５のドレイン端子との間に形成される。

なお、第２負荷電流供給回路６８０における第２負荷トランジスタ６８５は、図８において示した垂直信号線（ＶＳＬ２）５０２に負荷電流を供給する第２負荷電流供給回路６２０の負荷トランジスタ６２４に対応する。すなわち、第２負荷電流供給回路６８０は、１つの設定トランジスタ（第２設定トランジスタ６８１）および１つの保持容量（第２保持容量６８３）を、２つの負荷トランジスタ（第２負荷トランジスタ６８４および６８５）が共有する構成となる。

このように、図８において示した第２負荷電流供給回路６２０についても、１つの第２設定トランジスタおよび１つの第２保持容量を複数（図４では２列）の列の第２負荷電流供給回路で共有することができる。すなわち、負荷電流供給回路が二段にカスコード接続される負荷電流源回路において、それぞれの段における設定トランジスタおよび保持容量の数を減少させることができ、設定トランジスタおよび保持容量を配置するために必要な面積を減少させることができる。

このように、本発明の第４の実施の形態によれば、負荷電流供給回路が二段にカスコード接続される負荷電流源回路においても、画像の画質を向上させるとともに、負荷電流源回路の微細化および画素ピッチの微細化をすることができる。

＜７．第５の実施の形態＞
なお、図１０に示すように負荷電流供給回路が二段にカスコード接続される負荷電流源回路においても、図５に示したような、共有される列の垂直信号線における電位の差による画質の劣化が生じることが考えられる。この画質の劣化についても、図６と同様に、負荷トランジスタゲート線を共有して読み出される画素信号の信号レベルの差を小さくすることにより垂直信号線の電位変化を同等量にすることにより軽減することができる。

そこで、第５の実施の形態では、負荷電流供給回路が二段にカスコード接続されるとともに負荷トランジスタゲート線が共有される負荷電流源回路において、画素信号のレベルの変動を抑制する例について、図１１を参照して説明する。

［撮像素子の構成例］
図１１は、本発明の第５の実施の形態の撮像素子１６０の一構成例を示す回路図である。

同図において示す画素アレイ部４００は、図６において示した画素アレイ部４００と同様のものである。また、図１１において示す負荷電流供給回路６４０および負荷電流供給回路６５０は、各負荷トランジスタのドレイン端子の接続先が異なる以外は、図６において示した負荷電流供給回路６４０および負荷電流供給回路６５０と同様のものである。

さらに、図１１では、図１０において示した２つの第２負荷電流供給回路６８０に代えて、第２負荷電流供給回路６９０および６９５が示されている。この第２負荷電流供給回路６９０および６９５は、負荷電流供給回路６４０および負荷電流供給回路６５０のように、同じカラーフィルタを備える垂直信号線同士で負荷トランジスタゲート線が共有されるようになっている。

すなわち、負荷電流供給回路６４０および第２負荷電流供給回路６９０は、垂直信号線（ＶＳＬ１および３）５０１および５０３に対して負荷電流を供給する。また、負荷電流供給回路６５０および第２負荷電流供給回路６９５は、垂直信号線（ＶＳＬ２および４）５０２および５０４に対して負荷電流を供給する。

このように、負荷電流供給回路が二段にカスコード接続される負荷電流源回路においても、画素信号の信号レベルが同等量となる垂直信号線同士で負荷トランジスタゲート線を共有させることができる。すなわち、負荷電流供給回路が二段にカスコード接続される負荷電流源回路においても、負荷トランジスタゲート線を共有して読み出される画素信号の信号レベルの差を小さくすることができる。

このように、本発明の実施の形態によれば、負荷トランジスタのゲート端子における電位の変動に起因する画素信号の信号レベルの変動を抑えて画質を向上させるとともに、負荷電流源回路の微細化および画素ピッチの微細化をすることができる。

なお、負荷電流を安定化させる手法として、撮像素子の外部に外付け容量を設けることも考えられるが、この場合には、外部接続端子を設ける必要があり、そのスペースを確保する必要もあるため、省スペースを考慮した場合には問題となる。しかしながら、本発明の実施の形態では、外付け容量を接続する外部接続端子を設ける必要も無いため、省スペース化を図ることができる。また、外付け容量によって生じるノイズの影響を防止することができる。

なお、本発明の実施の形態では、信号処理部７２０においてＡ／Ｄ変換する例について説明したが、信号読出し回路７１０において列単位によりＡ／Ｄ変換する列並列Ａ／Ｄ変換型（カラムＡＤ変換型）ＣＭＯＳセンサーにも適用することができる。また、Ａ／Ｄ変換機能を画素部の各画素に対して個々に設けるＣＭＯＳセンサや、カラムＱＶ方式のＣＭＯＳにおいても、適用することができる。すなわち、複数の垂直信号線を備え、行単位で画素信号が読み出されるＭＯＳ型撮像素子であれば、本発明の実施の形態を適用することができる。

なお、本発明の実施の形態は本発明を具現化するための一例を示したものであり、本発明の実施の形態において明示したように、本発明の実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本発明の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本発明は実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。

また、本発明の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disk）、メモリカード、ブルーレイディスク（Blu-ray Disc（登録商標））等を用いることができる。

１００、１１０、１２０、１３０、１４０、１５０、１６０ 撮像素子
２００ タイミング制御回路
３００ 行走査回路
４００ 画素アレイ部
４１０ 画素回路
４１１ 光電変換素子
４１２ 転送トランジスタ
４１３ リセットトランジスタ
４１４ 増幅トランジスタ
５８０、５８１ 基準電流生成回路
５９０、５９１、５９２ 基準トランジスタ
６００ 負荷電流源回路
６１０、６２０、６３０、６４０、６５０、６６０ 負荷電流供給回路
６１１、６２１、６３１、６４１、６６１、６６２ 設定トランジスタ
６１３、６２３、６３３、６４３、６６３、６６４ 保持容量
６１４、６２４、６３４、６３５、６４４、６４５、６６７ 負荷トランジスタ
６７０ 切替回路
６７１ 共有ゲート切替トランジスタ
６７２ 第２共有ゲート切替トランジスタ
６８０ 第２負荷電流供給回路
６８１ 第２設定トランジスタ
６８３ 第２保持容量
６８４、６８５ 第２負荷トランジスタ
６９０、６９５ 第２負荷電流供給回路
７１０ 信号読出し回路
７１１、７１２、７１３、７１４ ＣＤＳ回路
７２０ 信号処理部
７５０ 列走査回路

Claims (10)

1. 光信号の変換により生成される画素信号を読み出すための信号線が列単位で接続される複数の画素回路と、
   前記複数の画素回路から前記画素信号を読み出すための負荷電流の大きさを定めるための電圧をサンプルホールドする保持回路を複数の前記信号線で共有し、当該複数の信号線ごとに前記サンプルホールドされた電圧に応じた前記負荷電流を前記画素回路に供給する負荷電流源回路と
   を具備する撮像素子。
2. 前記複数の画素回路は、各画素回路が生成する前記画素信号の強度に基づいて複数のグループに分類され、
   前記保持回路は、同一の前記グループに属する前記画素回路に接続される前記信号線で共有される
   請求項１記載の撮像素子。
3. 前記複数の画素回路は、カラーフィルタの種類または構造の種類に基づいて複数のグループに分類され、
   前記保持回路は、同一の前記グループに属する前記画素回路に接続される前記信号線で共有される
   請求項２記載の撮像素子。
4. 前記複数の画素回路は、赤を示す波長領域以外の光を遮光する赤フィルタによって覆われている赤画素と、青を示す波長領域以外の光を遮光する青フィルタによって覆われている青画素と、緑を示す波長領域以外の光を遮光する緑フィルタによって覆われている緑画素とにより構成され、
   前記保持回路は、同一色のフィルタによって覆われている前記画素回路に接続される前記信号線で共有される
   請求項３記載の撮像素子。
5. 前記負荷電流源回路は、前記画素信号を読み出す前記画素回路が属する前記グループに応じて前記電圧をサンプルホールドする前記保持回路を切り替える切替制御回路を備え、
   前記切替制御回路は前記信号線ごとに備えられる
   請求項２記載の撮像素子。
6. 前記複数の画素回路は、ベイヤー配列され、
   前記保持回路は、１列おきの前記信号線間で共有される
   請求項１記載の撮像素子。
7. 前記画素回路の行ごとの前記画素信号の読み出し期間ごとに前記電圧を前記保持回路にサンプルホールドさせるための制御信号を生成する制御信号生成回路をさらに具備し、
   前記制御信号に基づいて前記電圧がサンプルホールドされる
   請求項１記載の撮像素子。
8. 前記負荷電流源回路は、ゲート電圧として供給される前記サンプルホールドされた電圧に応じて前記負荷電流を供給する複数の負荷トランジスタを前記信号線ごとに備え、
   前記保持回路は、
   前記サンプルホールドされた電圧を保持するための保持容量と、
   前記制御信号に基づいて前記保持容量に前記電圧を設定する設定トランジスタと
   を備える請求項７記載の撮像素子。
9. 前記負荷電流源回路は、
   ゲート電圧として供給される前記サンプルホールドされた電圧に応じて前記負荷電流を供給する複数の負荷トランジスタと、
   前記複数の負荷トランジスタのそれぞれのドレイン端子にカスコード接続される第２の負荷トランジスタとを前記信号線ごとに備え、
   第２の負荷トランジスタのゲート電圧をサンプルホールドする第２の保持回路が前記保持回路が共有される前記複数の信号線ごとに共有される
   請求項１記載の撮像素子。
10. 画素回路に負荷電流を供給するための信号線がドレイン端子に接続される複数の負荷トランジスタと、
    前記負荷電流を一定に維持するための維持制御信号を供給するための維持制御信号線がゲート端子に接続される設定トランジスタと、
    一端に前記複数の負荷トランジスタの各々のゲート端子および前記設定トランジスタのソース端子が接続され、他端に前記複数の負荷トランジスタの各々のソース端子が接続される保持容量と
    を具備する負荷電流源回路。