JP2633192B2 - 液晶ディスプレイ駆動装置 - Google Patents
液晶ディスプレイ駆動装置Info
- Publication number
- JP2633192B2 JP2633192B2 JP7325994A JP7325994A JP2633192B2 JP 2633192 B2 JP2633192 B2 JP 2633192B2 JP 7325994 A JP7325994 A JP 7325994A JP 7325994 A JP7325994 A JP 7325994A JP 2633192 B2 JP2633192 B2 JP 2633192B2
- Authority
- JP
- Japan
- Prior art keywords
- switch
- sample
- numbered scanning
- pixel electrode
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、画素をマトリックス状
に配列した液晶ディスプレイを駆動する液晶ディスプレ
イ駆動装置に関する。
に配列した液晶ディスプレイを駆動する液晶ディスプレ
イ駆動装置に関する。
【０００２】
【従来の技術】マトリックス型液晶パネルでは、ある水
平方向の画素配列を選択し、その配列に対して信号電圧
を印加する動作を上から下に順次行う。一方、テレビで
は飛び越し走査を行う。
平方向の画素配列を選択し、その配列に対して信号電圧
を印加する動作を上から下に順次行う。一方、テレビで
は飛び越し走査を行う。
【０００３】従って、テレビ信号を液晶パネルに表示す
るには、何らかの手段で順次走査に変換する必要があ
る。テレビ信号に従って液晶パネルに表示するには、
(1) 前半または後半のフィールドのいずれか一方を用い
るか、あるいは、(2) アナログ信号であるテレビ信号
を、例えば、ディジタル信号に変換し、ディジタルメモ
リを用いて順次走査信号に変換し、その走査信号を用い
ていた。
るには、何らかの手段で順次走査に変換する必要があ
る。テレビ信号に従って液晶パネルに表示するには、
(1) 前半または後半のフィールドのいずれか一方を用い
るか、あるいは、(2) アナログ信号であるテレビ信号
を、例えば、ディジタル信号に変換し、ディジタルメモ
リを用いて順次走査信号に変換し、その走査信号を用い
ていた。
【０００４】これらの液晶駆動回路は、２個のサンプル
ホールド回路と、その出力に設けた２個のスイッチと１
個のバッファをデータ線１本に対して１系統用いてい
た。
ホールド回路と、その出力に設けた２個のスイッチと１
個のバッファをデータ線１本に対して１系統用いてい
た。
【０００５】
【発明が解決しようとする課題】上記(1) の場合は、画
質が劣化するという問題点があり、上記(2) の場合は、
回路規模が大きくなるという問題点があった。
質が劣化するという問題点があり、上記(2) の場合は、
回路規模が大きくなるという問題点があった。
【０００６】本発明の目的は、上記のような問題点を解
決した液晶ディスプレイ駆動装置を提供することにあ
る。
決した液晶ディスプレイ駆動装置を提供することにあ
る。
【０００７】
【課題を解決するための手段】本発明は、アクティブ・
スイッチング素子を有する画素電極が垂直にＭ個、水平
に２Ｎ個のＭ×２Ｎマトリックス状（Ｍ≧２，Ｎ≧１）
に配置され、同一の水平ライン上の水平画素電極配列の
うち、上から第Ｍ番目の水平画素電極配列の左から第１
ないし第Ｎ番目の画素電極の各アクティブ・スイッチン
グ素子と、上から第（Ｍ−１）番目の水平画素電極配列
の左から第（Ｎ＋１）番目ないし第２Ｎ番目の画素電極
の各アクティブ・スイッチング素子とをアクティブ素子
線で接続した液晶ディスプレイと、該液晶ディスプレイ
の前記複数のアクティブ素子線の駆動を制御するアクテ
ィブ素子線駆動制御手段と、奇数番目の走査線で映像信
号電圧をサンプルしホールドする第１サンプルホールド
回路と、偶数番目の走査線で映像信号電圧をサンプルし
ホールドする第２サンプルホールド回路と、毎走査線で
映像信号電圧をサンプルしホールドする第３サンプルホ
ールド回路と、前記第１ないし第３サンプルホールド回
路の出力にそれぞれ設けた第１ないし第３スイッチと、
該第１ないし第３スイッチの出力を合成して１本のデー
タ線に出力する出力回路とをそれぞれ有する第１ないし
第２Ｎ画素電極駆動手段と、該第１ないし第２Ｎ画素電
極駆動手段のうちの第１ないし第Ｎ画素電極駆動手段の
前記第１スイッチを偶数番目の走査線の全期間に閉成さ
せ、前記第２スイッチを奇数番目の走査線の全期間に閉
成させ、前記第３スイッチを毎走査線の後半の期間に閉
成させる第１制御手段と、前記第１ないし第２Ｎ画素電
極駆動手段のうちの第（Ｎ＋１）ないし第２Ｎ画素電極
駆動手段の前記第１スイッチを偶数番目の走査線の後半
の期間と次の奇数番目の走査線の前半の期間に閉成さ
せ、前記第２スイッチを奇数番目の走査線の後半の期間
と次の偶数番目の走査線の前半の期間に閉成させ、前記
第３スイッチを毎走査線の前半の期間に閉成させる第２
制御手段と、前記第１ないし第３サンプルホールド回路
のサンプル開始時点を１水平走査に対して時分割駆動時
間間隔づつシフトさせるシフト手段とを備えたことを特
徴とする。
スイッチング素子を有する画素電極が垂直にＭ個、水平
に２Ｎ個のＭ×２Ｎマトリックス状（Ｍ≧２，Ｎ≧１）
に配置され、同一の水平ライン上の水平画素電極配列の
うち、上から第Ｍ番目の水平画素電極配列の左から第１
ないし第Ｎ番目の画素電極の各アクティブ・スイッチン
グ素子と、上から第（Ｍ−１）番目の水平画素電極配列
の左から第（Ｎ＋１）番目ないし第２Ｎ番目の画素電極
の各アクティブ・スイッチング素子とをアクティブ素子
線で接続した液晶ディスプレイと、該液晶ディスプレイ
の前記複数のアクティブ素子線の駆動を制御するアクテ
ィブ素子線駆動制御手段と、奇数番目の走査線で映像信
号電圧をサンプルしホールドする第１サンプルホールド
回路と、偶数番目の走査線で映像信号電圧をサンプルし
ホールドする第２サンプルホールド回路と、毎走査線で
映像信号電圧をサンプルしホールドする第３サンプルホ
ールド回路と、前記第１ないし第３サンプルホールド回
路の出力にそれぞれ設けた第１ないし第３スイッチと、
該第１ないし第３スイッチの出力を合成して１本のデー
タ線に出力する出力回路とをそれぞれ有する第１ないし
第２Ｎ画素電極駆動手段と、該第１ないし第２Ｎ画素電
極駆動手段のうちの第１ないし第Ｎ画素電極駆動手段の
前記第１スイッチを偶数番目の走査線の全期間に閉成さ
せ、前記第２スイッチを奇数番目の走査線の全期間に閉
成させ、前記第３スイッチを毎走査線の後半の期間に閉
成させる第１制御手段と、前記第１ないし第２Ｎ画素電
極駆動手段のうちの第（Ｎ＋１）ないし第２Ｎ画素電極
駆動手段の前記第１スイッチを偶数番目の走査線の後半
の期間と次の奇数番目の走査線の前半の期間に閉成さ
せ、前記第２スイッチを奇数番目の走査線の後半の期間
と次の偶数番目の走査線の前半の期間に閉成させ、前記
第３スイッチを毎走査線の前半の期間に閉成させる第２
制御手段と、前記第１ないし第３サンプルホールド回路
のサンプル開始時点を１水平走査に対して時分割駆動時
間間隔づつシフトさせるシフト手段とを備えたことを特
徴とする。
【０００８】
【作用】本発明では、順次走査の映像信号が得られる。
【０００９】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。
に説明する。
【００１０】図１は本発明の一実施例を示す。図１にお
いて、液晶表示パネルは画素電極ｐ（以下、単に画素ｐ
という）が垂直にＭ個、水平に２Ｎ個のＭ×２Ｎマトリ
ックス状に配置してあり、各画素ｐには、それぞれ、ア
クティブ・スイッチング素子ｇのドレインが接続してあ
り、上から第Ｍ（≧２）番目の水平画素配列の左から第
１ないし第Ｎ（≧２）番目の画素ｐに接続されているア
クティブ・スイッチング素子ｇの各ゲートと、上から第
（Ｍ−１）番目の水平画素配列の左から第（Ｎ＋１）番
目ないし第２Ｎ番目の画素ｐに接続されているアクティ
ブ・スイッチング素子ｇのゲートとが、アクティブ素子
線としてのゲート線Ｙ1 ，Ｙ2 ，Ｙ3 ，Ｙ4 ，…に接続
してある。各垂直画素配列の画素ｐに接続されているア
クティブ・スイッチング素子ｇのソースが、データ線Ｘ
1 〜Ｘ2Nに接続してある。
いて、液晶表示パネルは画素電極ｐ（以下、単に画素ｐ
という）が垂直にＭ個、水平に２Ｎ個のＭ×２Ｎマトリ
ックス状に配置してあり、各画素ｐには、それぞれ、ア
クティブ・スイッチング素子ｇのドレインが接続してあ
り、上から第Ｍ（≧２）番目の水平画素配列の左から第
１ないし第Ｎ（≧２）番目の画素ｐに接続されているア
クティブ・スイッチング素子ｇの各ゲートと、上から第
（Ｍ−１）番目の水平画素配列の左から第（Ｎ＋１）番
目ないし第２Ｎ番目の画素ｐに接続されているアクティ
ブ・スイッチング素子ｇのゲートとが、アクティブ素子
線としてのゲート線Ｙ1 ，Ｙ2 ，Ｙ3 ，Ｙ4 ，…に接続
してある。各垂直画素配列の画素ｐに接続されているア
クティブ・スイッチング素子ｇのソースが、データ線Ｘ
1 〜Ｘ2Nに接続してある。
【００１１】７はゲート線駆動制御手段としての制御回
路であり、図２に示すタイミングでゲート線Ｙ1 ，Ｙ
2 ，Ｙ3 ，Ｙ4 ，…を駆動するものである。
路であり、図２に示すタイミングでゲート線Ｙ1 ，Ｙ
2 ，Ｙ3 ，Ｙ4 ，…を駆動するものである。
【００１２】ＳＨ1 〜ＳＨ2Nは、３系統の第１ないし第
３サンプルホールド回路と、第１ないし第３スイッチと
してのスイッチＳＷ４，ＳＷ５，ＳＷ６とよりなる回路
であり、第１サンプルホールド回路はスイッチＳＷ１お
よびホールドコンデンサＣ１を有し、第２サンプルホー
ルド回路はスイッチＳＷ２およびホールドコンデンサＣ
２を有し、第３サンプルホールド回路はスイッチＳＷ３
およびホールドコンデンサＣ３とを有する。
３サンプルホールド回路と、第１ないし第３スイッチと
してのスイッチＳＷ４，ＳＷ５，ＳＷ６とよりなる回路
であり、第１サンプルホールド回路はスイッチＳＷ１お
よびホールドコンデンサＣ１を有し、第２サンプルホー
ルド回路はスイッチＳＷ２およびホールドコンデンサＣ
２を有し、第３サンプルホールド回路はスイッチＳＷ３
およびホールドコンデンサＣ３とを有する。
【００１３】ＳＲ1 〜ＳＲ2N-1はシフト手段としてのシ
フト回路であり、制御回路４からのサンプルホールド信
号Ｓ１，Ｓ２，Ｓ３を、１水平走査に対して、時分割駆
動時間間隔づつシフトするものである。４は制御回路で
あり、サンプルホールド信号Ｓ１，Ｓ２，Ｓ３により、
回路ＳＨ1 〜ＳＨ2Nの各スイッチＳＷ１〜ＳＷ３の開閉
を制御し、第１サンプルホールド回路により奇数番目の
走査線でサンプルホールドさせ、第２サンプルホールド
回路により偶数番目の走査線でサンプルホールドし、第
３サンプルホールド回路により毎走査線でサンプルホー
ルドさせるものである。
フト回路であり、制御回路４からのサンプルホールド信
号Ｓ１，Ｓ２，Ｓ３を、１水平走査に対して、時分割駆
動時間間隔づつシフトするものである。４は制御回路で
あり、サンプルホールド信号Ｓ１，Ｓ２，Ｓ３により、
回路ＳＨ1 〜ＳＨ2Nの各スイッチＳＷ１〜ＳＷ３の開閉
を制御し、第１サンプルホールド回路により奇数番目の
走査線でサンプルホールドさせ、第２サンプルホールド
回路により偶数番目の走査線でサンプルホールドし、第
３サンプルホールド回路により毎走査線でサンプルホー
ルドさせるものである。
【００１４】５は第１制御手段としての制御回路であ
り、データ線Ｘ1 〜ＸN に対応する回路ＳＨ1 〜ＳＨ2N
のスイッチＳＷ４〜ＳＷ６の開閉を信号Ｔ１ａ，Ｔ２
ａ，Ｔ３ａにより図３に示すタイミングで、すなわち、
第１サンプルホールド回路に対応するスイッチＳＷ４を
偶数走査期間の全期間に閉成させ、第２サンプルホール
ド回路に対応するスイッチＳＷ５を奇数走査期間の全期
間に閉成させ、第３サンプルホールド回路に対応するス
イッチＳＷ６を毎走査期間の後半の期間のみ閉成させる
ものである。６は第２制御手段としての制御回路であ
り、データ線ＸN+1 〜Ｘ2Nに対応する回路ＳＨ1 〜ＳＨ
2NのスイッチＳＷ４〜ＳＷ６の開閉を、信号Ｔ１ｂ，Ｔ
２ｂ，Ｔ３ｂにより図４に示すタイミングで、すなわ
ち、第１サンプルホールド回路に対応するスイッチＳＷ
４を偶数走査期間の後半の期間と次の奇数走査期間の前
半の期間のみ閉成させ、第２サンプルホールド回路に対
応するスイッチＳＷ５を奇数走査期間の後半の期間と偶
数走査期間の前半の期間のみ閉成させ、第３サンプルホ
ールド回路に対応するスイッチＳＷ６を毎走査期間の前
半の期間のみ閉成させるものである。Ｂ1 〜Ｂ2Nは第１
ないし第２Ｎ画素駆動手段としてのバッファであり、回
路ＳＨ1 〜ＳＨ2NのスイッチＳＷ４〜ＳＷ６を介して取
り出されるホールドコンデンサＣ１〜Ｃ３の電荷を合成
するものである。
り、データ線Ｘ1 〜ＸN に対応する回路ＳＨ1 〜ＳＨ2N
のスイッチＳＷ４〜ＳＷ６の開閉を信号Ｔ１ａ，Ｔ２
ａ，Ｔ３ａにより図３に示すタイミングで、すなわち、
第１サンプルホールド回路に対応するスイッチＳＷ４を
偶数走査期間の全期間に閉成させ、第２サンプルホール
ド回路に対応するスイッチＳＷ５を奇数走査期間の全期
間に閉成させ、第３サンプルホールド回路に対応するス
イッチＳＷ６を毎走査期間の後半の期間のみ閉成させる
ものである。６は第２制御手段としての制御回路であ
り、データ線ＸN+1 〜Ｘ2Nに対応する回路ＳＨ1 〜ＳＨ
2NのスイッチＳＷ４〜ＳＷ６の開閉を、信号Ｔ１ｂ，Ｔ
２ｂ，Ｔ３ｂにより図４に示すタイミングで、すなわ
ち、第１サンプルホールド回路に対応するスイッチＳＷ
４を偶数走査期間の後半の期間と次の奇数走査期間の前
半の期間のみ閉成させ、第２サンプルホールド回路に対
応するスイッチＳＷ５を奇数走査期間の後半の期間と偶
数走査期間の前半の期間のみ閉成させ、第３サンプルホ
ールド回路に対応するスイッチＳＷ６を毎走査期間の前
半の期間のみ閉成させるものである。Ｂ1 〜Ｂ2Nは第１
ないし第２Ｎ画素駆動手段としてのバッファであり、回
路ＳＨ1 〜ＳＨ2NのスイッチＳＷ４〜ＳＷ６を介して取
り出されるホールドコンデンサＣ１〜Ｃ３の電荷を合成
するものである。
【００１５】次に、動作を説明する。
【００１６】入力された映像信号は、各データ線Ｘ1 〜
ＸN に対応する回路ＳＨ1 〜ＳＨ2Nの３系統のサンプル
ホールド回路に分配される。他方、１水平走査に対し
て、制御回路４からのサンプルホールド信号Ｓ１，Ｓ
２，Ｓ３は、シフト回路ＳＲ1 〜ＳＲ2N-1により時分割
駆動時間間隔づつシフトされ、各回路ＳＨ1 〜ＳＨ2Nの
各スイッチＳＷ１〜ＳＷ３の開閉を制御する。すなわ
ち、制御回路４により、第１サンプルホールド回路（ス
イッチＳＷ１とホールドコンデンサＣ１を有する）を奇
数番目の走査線でサンプルホールドさせ、第２サンプル
ホールド回路（スイッチＳＷ２およびホールドコンデン
サＣ２を有する）を偶数番目の走査線でサンプルホール
ドさせ、第３サンプルホールド回路（スイッチＳＷ３お
よびホールドコンデンサＣ３を有する）を毎走査線でサ
ンプルホールドさせる。
ＸN に対応する回路ＳＨ1 〜ＳＨ2Nの３系統のサンプル
ホールド回路に分配される。他方、１水平走査に対し
て、制御回路４からのサンプルホールド信号Ｓ１，Ｓ
２，Ｓ３は、シフト回路ＳＲ1 〜ＳＲ2N-1により時分割
駆動時間間隔づつシフトされ、各回路ＳＨ1 〜ＳＨ2Nの
各スイッチＳＷ１〜ＳＷ３の開閉を制御する。すなわ
ち、制御回路４により、第１サンプルホールド回路（ス
イッチＳＷ１とホールドコンデンサＣ１を有する）を奇
数番目の走査線でサンプルホールドさせ、第２サンプル
ホールド回路（スイッチＳＷ２およびホールドコンデン
サＣ２を有する）を偶数番目の走査線でサンプルホール
ドさせ、第３サンプルホールド回路（スイッチＳＷ３お
よびホールドコンデンサＣ３を有する）を毎走査線でサ
ンプルホールドさせる。
【００１７】そして、データ線Ｘ1 〜ＸN に対応する回
路ＳＨ1 〜ＳＨN のスイッチＳＷ４，ＳＷ５，ＳＷ６
を、制御回路５からの信号Ｔ１ａ，Ｔ２ａ，Ｔ３ａによ
り、図３に示すタイミング信号でオン／オフする。すな
わち、第１サンプルホールド回路に対応するスイッチＳ
Ｗ４を偶数走査期間の全期間に閉成させ、第２サンプル
ホールド回路に対応するスイッチＳＷ５を奇数走査期間
の全期間に閉成させ、第３サンプルホールド回路に対応
するスイッチＳＷ６を毎走査期間の後半の期間のみ閉成
させる。さらに、データ線ＸN+1 〜Ｘ2Nに対応する回路
ＳＨN+1 〜ＳＨ2NのスイッチＳＷ４，ＳＷ５，ＳＷ６
を、制御回路６からの信号Ｔ１ｂ，Ｔ２ｂ，Ｔ３ｂによ
り、図４に示すタイミングでオン／オフする。すなわ
ち、第１サンプルホールド回路に対応するスイッチＳＷ
４を偶数走査期間の後半の期間と次の奇数走査期間の前
半の期間のみ閉成させ、第２サンプルホールド回路に対
応するスイッチＳＷ５を奇数走査期間の後半の期間と偶
数走査期間の前半の期間のみ閉成させ、第３サンプルホ
ールド回路に対応するスイッチＳＷ６を毎走査期間の前
半の期間のみ閉成させる。
路ＳＨ1 〜ＳＨN のスイッチＳＷ４，ＳＷ５，ＳＷ６
を、制御回路５からの信号Ｔ１ａ，Ｔ２ａ，Ｔ３ａによ
り、図３に示すタイミング信号でオン／オフする。すな
わち、第１サンプルホールド回路に対応するスイッチＳ
Ｗ４を偶数走査期間の全期間に閉成させ、第２サンプル
ホールド回路に対応するスイッチＳＷ５を奇数走査期間
の全期間に閉成させ、第３サンプルホールド回路に対応
するスイッチＳＷ６を毎走査期間の後半の期間のみ閉成
させる。さらに、データ線ＸN+1 〜Ｘ2Nに対応する回路
ＳＨN+1 〜ＳＨ2NのスイッチＳＷ４，ＳＷ５，ＳＷ６
を、制御回路６からの信号Ｔ１ｂ，Ｔ２ｂ，Ｔ３ｂによ
り、図４に示すタイミングでオン／オフする。すなわ
ち、第１サンプルホールド回路に対応するスイッチＳＷ
４を偶数走査期間の後半の期間と次の奇数走査期間の前
半の期間のみ閉成させ、第２サンプルホールド回路に対
応するスイッチＳＷ５を奇数走査期間の後半の期間と偶
数走査期間の前半の期間のみ閉成させ、第３サンプルホ
ールド回路に対応するスイッチＳＷ６を毎走査期間の前
半の期間のみ閉成させる。
【００１８】そして、スイッチＳＷ４，ＳＷ５，ＳＷ６
の各出力は、それぞれ、バッファＢ１〜Ｂ２Ｎに入力さ
れる。すなわち、データ線Ｘ1 〜ＸN に対応する画素ド
ライバにおいては、走査期間の後半期間にスイッチＳＷ
４およびＳＷ６か、あるいはスイッチＳＷ５およびＳＷ
６により、ホールドコンデンサＣ１およびＣ３か、ある
いはホールドコンデンサＣ２およびＣ３の電荷が合成さ
れることになる。他方、データ線ＸN+1 〜Ｘ2Nに対応す
る画素ドライバにおいては、走査期間の前半期間に、ス
イッチＳＷ４およびＳＷ６か、あるいはスイッチＳＷ５
およびＳＷ６により、ホールドコンデンサＣ１およびＣ
３か、あるいはホールドコンデンサＣ２およびＣ３の電
荷が合成されることになる。その場合、バッファＢ1 〜
Ｂ2Nへの入力電圧は２つのホールドコンデンサの電荷に
よる電圧の和の１／２になる。
の各出力は、それぞれ、バッファＢ１〜Ｂ２Ｎに入力さ
れる。すなわち、データ線Ｘ1 〜ＸN に対応する画素ド
ライバにおいては、走査期間の後半期間にスイッチＳＷ
４およびＳＷ６か、あるいはスイッチＳＷ５およびＳＷ
６により、ホールドコンデンサＣ１およびＣ３か、ある
いはホールドコンデンサＣ２およびＣ３の電荷が合成さ
れることになる。他方、データ線ＸN+1 〜Ｘ2Nに対応す
る画素ドライバにおいては、走査期間の前半期間に、ス
イッチＳＷ４およびＳＷ６か、あるいはスイッチＳＷ５
およびＳＷ６により、ホールドコンデンサＣ１およびＣ
３か、あるいはホールドコンデンサＣ２およびＣ３の電
荷が合成されることになる。その場合、バッファＢ1 〜
Ｂ2Nへの入力電圧は２つのホールドコンデンサの電荷に
よる電圧の和の１／２になる。
【００１９】よって、奇数番目の走査線と偶数番目の走
査線の信号電圧の和の１／２を、奇数番目の走査線と偶
数番目の走査線の間の走査線とすることができ、順次走
査信号に変換したことになり、バッファから順次走査の
映像信号が液晶パネルのデータ線に出力される。
査線の信号電圧の和の１／２を、奇数番目の走査線と偶
数番目の走査線の間の走査線とすることができ、順次走
査信号に変換したことになり、バッファから順次走査の
映像信号が液晶パネルのデータ線に出力される。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
上記のように構成したので、簡単な構成で順次走査を行
うことができる。
上記のように構成したので、簡単な構成で順次走査を行
うことができる。
【図１】本発明の一実施例を示すブロック図である。
【図２】ゲート線駆動タイミングの一例を示すタイミン
グチャートである。
グチャートである。
【図３】図１に示すデータ線Ｘ1 〜ＸN の駆動タイミン
グの一例を示すタイミングチャートである。
グの一例を示すタイミングチャートである。
【図４】図１に示すデータ線ＸN+1 〜Ｘ2Nの駆動タイミ
ングの一例を示すタイミングチャートである。
ングの一例を示すタイミングチャートである。
４，５，６，７ 制御回路 ｇ アクティブ・スイッチング素子 ｐ 画素電極 Ｂ1 〜Ｂ2N バッファ Ｃ１〜Ｃ３ ホールドコンデンサ ＳＨ1 〜ＳＨ2N 回路 ＳＲ1 〜ＳＲ2N-1 シフト回路 ＳＷ１〜ＳＷ６ スイッチ Ｘ1 〜Ｘ2N データ線 Ｙ1 〜Ｙ4 ，… ゲート線
Claims (1)
- 【請求項１】 アクティブ・スイッチング素子を有する
画素電極が垂直にＭ個、水平に２Ｎ個のＭ×２Ｎマトリ
ックス状（Ｍ≧２，Ｎ≧１）に配置され、同一の水平ラ
イン上の水平画素電極配列のうち、上から第Ｍ番目の水
平画素電極配列の左から第１ないし第Ｎ番目の画素電極
の各アクティブ・スイッチング素子と、上から第（Ｍ−
１）番目の水平画素電極配列の左から第（Ｎ＋１）番目
ないし第２Ｎ番目の画素電極の各アクティブ・スイッチ
ング素子とをアクティブ素子線で接続した液晶ディスプ
レイと、 該液晶ディスプレイの前記複数のアクティブ素子線の駆
動を制御するアクティブ素子線駆動制御手段と、 奇数番目の走査線で映像信号電圧をサンプルしホールド
する第１サンプルホールド回路と、偶数番目の走査線で
映像信号電圧をサンプルしホールドする第２サンプルホ
ールド回路と、毎走査線で映像信号電圧をサンプルしホ
ールドする第３サンプルホールド回路と、前記第１ない
し第３サンプルホールド回路の出力にそれぞれ設けた第
１ないし第３スイッチと、該第１ないし第３スイッチの
出力を合成して１本のデータ線に出力する出力回路とを
それぞれ有する第１ないし第２Ｎ画素電極駆動手段と、 該第１ないし第２Ｎ画素電極駆動手段のうちの第１ない
し第Ｎ画素電極駆動手段の前記第１スイッチを偶数番目
の走査線の全期間に閉成させ、前記第２スイッチを奇数
番目の走査線の全期間に閉成させ、前記第３スイッチを
毎走査線の後半の期間に閉成させる第１制御手段と、 前記第１ないし第２Ｎ画素電極駆動手段のうちの第（Ｎ
＋１）ないし第２Ｎ画素電極駆動手段の前記第１スイッ
チを偶数番目の走査線の後半の期間と次の奇数番目の走
査線の前半の期間に閉成させ、前記第２スイッチを奇数
番目の走査線の後半の期間と次の偶数番目の走査線の前
半の期間に閉成させ、前記第３スイッチを毎走査線の前
半の期間に閉成させる第２制御手段と、 前記第１ないし第３サンプルホールド回路のサンプル開
始時点を１水平走査に対して時分割駆動時間間隔づつシ
フトさせるシフト手段とを備えたことを特徴とする液晶
ディスプレイ駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7325994A JP2633192B2 (ja) | 1994-04-12 | 1994-04-12 | 液晶ディスプレイ駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7325994A JP2633192B2 (ja) | 1994-04-12 | 1994-04-12 | 液晶ディスプレイ駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07281643A JPH07281643A (ja) | 1995-10-27 |
| JP2633192B2 true JP2633192B2 (ja) | 1997-07-23 |
Family
ID=13513006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7325994A Expired - Lifetime JP2633192B2 (ja) | 1994-04-12 | 1994-04-12 | 液晶ディスプレイ駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2633192B2 (ja) |
-
1994
- 1994-04-12 JP JP7325994A patent/JP2633192B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07281643A (ja) | 1995-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5365284A (en) | Liquid crystal display device and driving method thereof | |
| JP3262908B2 (ja) | Ｌｃｄディスプレイおよびそのデータ駆動線数低減方法 | |
| KR0128729B1 (ko) | 매트릭스 표시 장치 | |
| EP0929064B1 (en) | Data line driver for a matrix display | |
| JP3148972B2 (ja) | カラー表示装置の駆動回路 | |
| JP3529190B2 (ja) | 固体撮像装置 | |
| JPS6056026B2 (ja) | 液晶パネルの駆動方式 | |
| JP2633192B2 (ja) | 液晶ディスプレイ駆動装置 | |
| JP3015544B2 (ja) | 液晶表示装置 | |
| JP3234965B2 (ja) | カラー液晶表示装置 | |
| JP3230408B2 (ja) | 表示装置 | |
| JPH07168542A (ja) | 液晶表示装置 | |
| JPH03280676A (ja) | 液晶表示装置の駆動回路 | |
| JP3032721B2 (ja) | 表示装置 | |
| JP2536407B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH0339317B2 (ja) | ||
| JPH0446386A (ja) | 液晶表示装置の駆動回路 | |
| JP3322175B2 (ja) | 多相化された画像信号によって表示が行なわれる液晶表示装置に対する多相化された画像信号の供給装置 | |
| JP3170624B2 (ja) | アクティブマトリクス表示装置 | |
| JP2620814B2 (ja) | 液晶表示装置における映像信号処理回路 | |
| JP2822991B2 (ja) | 液晶表示装置 | |
| JPH02211784A (ja) | 液晶表示装置 | |
| JPH0628863Y2 (ja) | 液晶表示装置 | |
| JPH08336090A (ja) | 液晶表示装置 | |
| JP3200311B2 (ja) | 液晶表示装置 |