JP2620814B2 - 液晶表示装置における映像信号処理回路 - Google Patents
液晶表示装置における映像信号処理回路Info
- Publication number
- JP2620814B2 JP2620814B2 JP2065234A JP6523490A JP2620814B2 JP 2620814 B2 JP2620814 B2 JP 2620814B2 JP 2065234 A JP2065234 A JP 2065234A JP 6523490 A JP6523490 A JP 6523490A JP 2620814 B2 JP2620814 B2 JP 2620814B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- video signal
- crystal panel
- signals
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、例えば、広帯域の映像信号による画像
を、サンプリングスピードの遅いソースドライバで駆動
されるTFT（Thin Film Transistor）方式の液晶パネル
でもって再現するのに使用して好適な映像信号処理回路
に関する。
を、サンプリングスピードの遅いソースドライバで駆動
されるTFT（Thin Film Transistor）方式の液晶パネル
でもって再現するのに使用して好適な映像信号処理回路
に関する。
［従来の技術］ 現行のテレビ方式であるNTSC方式は、走査線数が525
本／フレーム、インーターレース比が2:1、アスペクト
比が4:3であり、映像信号帯域は数MHzである。
本／フレーム、インーターレース比が2:1、アスペクト
比が4:3であり、映像信号帯域は数MHzである。
これに対して、高品位テレビ方式であるハイビジョン
は走査線数が1125本／フレーム、インターレース比が2:
1、アスペクト比が16:9であり、その情報量はNTSC方式
の約５倍であり、映像信号帯域は最大30MHzと広くなっ
ている。
は走査線数が1125本／フレーム、インターレース比が2:
1、アスペクト比が16:9であり、その情報量はNTSC方式
の約５倍であり、映像信号帯域は最大30MHzと広くなっ
ている。
従来、このような広帯域のハイビジョン映像信号によ
る画像を再現するディスプレイとして、ブラウン管を使
用するものは種々提案されているが、液晶パネルを使用
するものはなかった。
る画像を再現するディスプレイとして、ブラウン管を使
用するものは種々提案されているが、液晶パネルを使用
するものはなかった。
［発明が解決しようとする課題］ 上述したようにハイビジョン映像信号は広帯域であ
り、このハイビジョン映像信号による画像を、例えばTF
T方式の液晶パネルを使用して再現するには、殊に画素
数の大幅な増大に伴って、高速駆動できるソースドライ
バが必要である。
り、このハイビジョン映像信号による画像を、例えばTF
T方式の液晶パネルを使用して再現するには、殊に画素
数の大幅な増大に伴って、高速駆動できるソースドライ
バが必要である。
しかしながら、現行のソースドライバのサンプルホー
ルド回路のスピードは限界にあり、従来NTSC方式の映像
信号による画像を再現していたと同様に、ハイビジョン
映像信号をそのままソースドライバに供給しても、極め
て低品位の画像しか得られない。
ルド回路のスピードは限界にあり、従来NTSC方式の映像
信号による画像を再現していたと同様に、ハイビジョン
映像信号をそのままソースドライバに供給しても、極め
て低品位の画像しか得られない。
そこで、この発明では、例えば広帯域の映像信号によ
る画像を、サンプリングスピードの遅いソースドライバ
で駆動されるTFT方式の液晶パネルを用いて良好に再現
できるようにすることを目的とするものである。
る画像を、サンプリングスピードの遅いソースドライバ
で駆動されるTFT方式の液晶パネルを用いて良好に再現
できるようにすることを目的とするものである。
［課題を解決するための手段］ この発明は、１チャネルのアナログ映像信号をディジ
タル信号に変換するA/D変換手段と、このA/D変換手段よ
り出力されるディジタル映像信号の各有効水平走査期間
を複数期間に分割し、それぞれの分割期間の信号を時分
割で順次書き込むと共に並列的に同時に読み出す複数の
メモリと、上記複数のメモリより並列的に読み出される
複数チャネルのデジタル映像信号を個別にアナログ映像
信号に変換するD/A変換手段とを備え、上記複数のメモ
リの読み出し速度を書き込み速度より遅くし、上記それ
ぞれの分割期間の信号を１水平期間内に時間軸伸張して
読み出す一方、前記各々のD/A変換手段から個別かつ並
列的に出力される複数チャンネルのアナログ映像信号に
より駆動される各ソースドライバが液晶パネルに対して
上下にそれぞれ配置され、上下の内の一方側のソースド
ライバは液晶パネルの水平方向の奇数番号の各画素、他
方側のソースドライバは液晶パネルの水平方向の偶数番
号の各画素にそれぞれ対応するソースラインに接続され
ているようにしている。
タル信号に変換するA/D変換手段と、このA/D変換手段よ
り出力されるディジタル映像信号の各有効水平走査期間
を複数期間に分割し、それぞれの分割期間の信号を時分
割で順次書き込むと共に並列的に同時に読み出す複数の
メモリと、上記複数のメモリより並列的に読み出される
複数チャネルのデジタル映像信号を個別にアナログ映像
信号に変換するD/A変換手段とを備え、上記複数のメモ
リの読み出し速度を書き込み速度より遅くし、上記それ
ぞれの分割期間の信号を１水平期間内に時間軸伸張して
読み出す一方、前記各々のD/A変換手段から個別かつ並
列的に出力される複数チャンネルのアナログ映像信号に
より駆動される各ソースドライバが液晶パネルに対して
上下にそれぞれ配置され、上下の内の一方側のソースド
ライバは液晶パネルの水平方向の奇数番号の各画素、他
方側のソースドライバは液晶パネルの水平方向の偶数番
号の各画素にそれぞれ対応するソースラインに接続され
ているようにしている。
［作 用］ 上述構成においては、１チャネルの映像信号の各有効
水平走査期間が複数期間に分割されて、それぞれ１水平
期間内に時間軸伸張されて複数チャネルの映像信号が形
成される。
水平走査期間が複数期間に分割されて、それぞれ１水平
期間内に時間軸伸張されて複数チャネルの映像信号が形
成される。
TFT方式の液晶パネルを駆動するソースドライバで
は、複数チャンネルの映像信号がメモリから読み出され
る場合よりもさらに２倍に時間軸伸張されて並列的にサ
ンプリングされることになるので、サンプリングスピー
ドを低く抑えながら画素信号を良好に形成することがで
きる。
は、複数チャンネルの映像信号がメモリから読み出され
る場合よりもさらに２倍に時間軸伸張されて並列的にサ
ンプリングされることになるので、サンプリングスピー
ドを低く抑えながら画素信号を良好に形成することがで
きる。
これにより、広帯域の映像信号による画像を、サンプ
リングスピードの遅いソースドライバで駆動されるTFT
方式の液晶パネルを用いて良好に再現できるようにな
る。
リングスピードの遅いソースドライバで駆動されるTFT
方式の液晶パネルを用いて良好に再現できるようにな
る。
［実 施 例］ 以下、第１図を参照しながら、この発明の一実施例に
ついて説明する。本例はハイビジョン映像信号による画
像を、サンプリングスピードの遅いソースドライバで駆
動される液晶パネルで再現するために、１チャネルのハ
イビジョン映像信号を複数チャネルの映像信号にして出
力するものである。本例は赤色信号Ｒの系に適用したも
のであり、詳細説明は省略するが緑色信号Ｇおよび青色
信号Ｂの系も同様に構成される。
ついて説明する。本例はハイビジョン映像信号による画
像を、サンプリングスピードの遅いソースドライバで駆
動される液晶パネルで再現するために、１チャネルのハ
イビジョン映像信号を複数チャネルの映像信号にして出
力するものである。本例は赤色信号Ｒの系に適用したも
のであり、詳細説明は省略するが緑色信号Ｇおよび青色
信号Ｂの系も同様に構成される。
同図において、入力端子１に供給される赤色信号Ｒは
A/D変換器２でディジタル信号に変換されたのち、例え
ばROMで構成されるガンマ補正回路３およびラッチ回路
４を介してメモリ51〜5n、51′〜5n′に供給される。
A/D変換器２でディジタル信号に変換されたのち、例え
ばROMで構成されるガンマ補正回路３およびラッチ回路
４を介してメモリ51〜5n、51′〜5n′に供給される。
メモリ51〜5n、51′〜5n′は、それぞれ1/n有効水平
走査期間分（ｎは２以上の整数）の容量を有するものと
される。
走査期間分（ｎは２以上の整数）の容量を有するものと
される。
これらメモリ51〜5n、51′〜5n′には、書き込みクロ
ックWCKおよび読み出しクロックRCKが供給される。書き
込みクロックWCKは、A/D変換器２におけるサンプリング
クロックと同じ周波数とされる。読み出しクロックRCK
は、書き込みクロックWCKの1/k倍（ｋは１より大きい）
の周波数とされる。
ックWCKおよび読み出しクロックRCKが供給される。書き
込みクロックWCKは、A/D変換器２におけるサンプリング
クロックと同じ周波数とされる。読み出しクロックRCK
は、書き込みクロックWCKの1/k倍（ｋは１より大きい）
の周波数とされる。
また、メモリ51〜5n、51′〜5n′には、書き込み読み
出し制御信号W/Rが供給される。
出し制御信号W/Rが供給される。
この場合、ある水平期間ではメモリ51〜5n側が書き込
み状態とされると共に、メモリ51′〜5n′側が読み出し
状態とされる。つまり、メモリ51〜5nは、それぞれ1/n
有効水平走査期間ごとに書き込み状態とされ、1/n有効
水平走査期間分の信号が順次書き込まれる。メモリ51′
〜5n′からは、前の水平期間に順次書き込まれた1/n有
効水平走査期間分の信号がk/n有効水平走査期間でもっ
て並列的に同時に読み出される。上述したようにｋは１
より大きくされているので、メモリ51′〜5n′の出力信
号は、それぞれ1/n有効水平走査期間分の信号がｋ倍に
時間軸伸張されたものとなる。
み状態とされると共に、メモリ51′〜5n′側が読み出し
状態とされる。つまり、メモリ51〜5nは、それぞれ1/n
有効水平走査期間ごとに書き込み状態とされ、1/n有効
水平走査期間分の信号が順次書き込まれる。メモリ51′
〜5n′からは、前の水平期間に順次書き込まれた1/n有
効水平走査期間分の信号がk/n有効水平走査期間でもっ
て並列的に同時に読み出される。上述したようにｋは１
より大きくされているので、メモリ51′〜5n′の出力信
号は、それぞれ1/n有効水平走査期間分の信号がｋ倍に
時間軸伸張されたものとなる。
また、続く水平期間では、逆にメモリ51′〜5n′側が
書き込み状態とされると共に、メモリ51〜5n側が読み出
し状態とされる。つまり、メモリ51′〜5n′は、それぞ
れ1/n有効水平走査期間ごとに書き込み状態とされ、1/n
有効水平走査期間分の信号が順次書き込まれる。メモリ
51′〜5n′からは、前の水平期間に順次書き込まれた1/
n有効水平走査期間分の信号がk/n有効水平走査期間でも
って並列的に同時に読み出される。上述したようにｋは
１より大きくされているので、メモリ51〜5nの出力信号
は、それぞれ1/n有効水平走査期間分の信号がｋ倍に時
間軸伸張されたものとなる。
書き込み状態とされると共に、メモリ51〜5n側が読み出
し状態とされる。つまり、メモリ51′〜5n′は、それぞ
れ1/n有効水平走査期間ごとに書き込み状態とされ、1/n
有効水平走査期間分の信号が順次書き込まれる。メモリ
51′〜5n′からは、前の水平期間に順次書き込まれた1/
n有効水平走査期間分の信号がk/n有効水平走査期間でも
って並列的に同時に読み出される。上述したようにｋは
１より大きくされているので、メモリ51〜5nの出力信号
は、それぞれ1/n有効水平走査期間分の信号がｋ倍に時
間軸伸張されたものとなる。
第２図は、メモリ51〜5n、51′〜5n′に対応する書き
込みおよび読み出しの信号波形と、書き込みおよび読み
出しタイミングを図示したものである。
込みおよび読み出しの信号波形と、書き込みおよび読み
出しタイミングを図示したものである。
メモリ51〜5n、51′〜5n′より出力される信号は、そ
れぞれバッファ61〜6nに供給される。このバッファ61〜
6nの出力信号は、それぞれラッチ回路71〜7nを介してD/
A変換器81〜8nに供給されてアナログ信号に変換される
と共に、ラッチ回路71′〜7n′を介してD/A変換器81′
〜8n′に供給されてアナログ信号に変換される。
れぞれバッファ61〜6nに供給される。このバッファ61〜
6nの出力信号は、それぞれラッチ回路71〜7nを介してD/
A変換器81〜8nに供給されてアナログ信号に変換される
と共に、ラッチ回路71′〜7n′を介してD/A変換器81′
〜8n′に供給されてアナログ信号に変換される。
D/A変換器81〜8n、81′〜8n′には反転化信号INVが供
給され、D/A変換器81〜8n、81′〜8n′では１水平期間
ごとに信号反転が行なわれる。この信号反転は液晶の交
流駆動のために行なわれる。
給され、D/A変換器81〜8n、81′〜8n′では１水平期間
ごとに信号反転が行なわれる。この信号反転は液晶の交
流駆動のために行なわれる。
D/A変換器81〜8n、81′〜8n′の出力信号はローパス
フィルタ91〜9n、91′〜9n′で帯域制限されたのち、ア
ンプ101〜10n、101′〜10n′で増幅されて出力端子111
〜11n、111′〜11n′に供給される。
フィルタ91〜9n、91′〜9n′で帯域制限されたのち、ア
ンプ101〜10n、101′〜10n′で増幅されて出力端子111
〜11n、111′〜11n′に供給される。
したがって、出力端子111〜11n、111′〜11n′には、
１チャネルの赤色信号Ｒの各有効水平走査期間がｎ個に
分割され、それぞれがｋ倍に時間軸伸張されたｎチャネ
ルの赤色信号R1〜Rn、R1′〜Rn′が得られる。
１チャネルの赤色信号Ｒの各有効水平走査期間がｎ個に
分割され、それぞれがｋ倍に時間軸伸張されたｎチャネ
ルの赤色信号R1〜Rn、R1′〜Rn′が得られる。
第３図は、本例のようにして形成されたｎチャネルの
赤色信号R1〜Rn、R1′〜Rn′を利用して赤色画像を再現
するためのTFT方式の液晶パネルモジュールを示すもの
である。
赤色信号R1〜Rn、R1′〜Rn′を利用して赤色画像を再現
するためのTFT方式の液晶パネルモジュールを示すもの
である。
同図において、20はTFT方式の液晶パネルである。A1
〜AnおよびB1〜Bnはソースドライバ、Ｇはゲートドライ
バである。ここで、ソースドライバA1、A2、...、A
nは、それぞれ液晶パネル20の水平方向の奇数番号の画
素に対応するソースラインに接続され、ソースドライバ
B1、B2、...、Bnは、それぞれ液晶パネル20の水平方向
の偶数番号の画素に対応するソースラインに接続され
る。また、ゲートドライバＧはゲートラインに接続され
る。
〜AnおよびB1〜Bnはソースドライバ、Ｇはゲートドライ
バである。ここで、ソースドライバA1、A2、...、A
nは、それぞれ液晶パネル20の水平方向の奇数番号の画
素に対応するソースラインに接続され、ソースドライバ
B1、B2、...、Bnは、それぞれ液晶パネル20の水平方向
の偶数番号の画素に対応するソースラインに接続され
る。また、ゲートドライバＧはゲートラインに接続され
る。
本例のようにして形成されたｎチャネルの赤色信号R1
〜Rn、R1′〜Rn′は、それぞれソースドライバA1〜An、
B1〜Bnに供給される。
〜Rn、R1′〜Rn′は、それぞれソースドライバA1〜An、
B1〜Bnに供給される。
ソースドライバA1およびB1には、それぞれ赤色信号R1
およびR1′の供給されるk/n有効水平走査期間にサンプ
リングクロックCLuおよびCLd（クロックCLuおよびCLdは
互いに位相反転関係にあり、それぞれの周波数は読み出
しクロックRCKの1/2である）が供給されて交互にサンプ
リングされ、水平方向の第１〜第ｍの画素に対応する画
素信号が形成される。そして、このようにサンプリング
された画素信号は、次の水平期間に液晶パネル20のソー
スラインに出力される。ソースドライバA2およびB2〜An
およびBnの各対においても同様である。
およびR1′の供給されるk/n有効水平走査期間にサンプ
リングクロックCLuおよびCLd（クロックCLuおよびCLdは
互いに位相反転関係にあり、それぞれの周波数は読み出
しクロックRCKの1/2である）が供給されて交互にサンプ
リングされ、水平方向の第１〜第ｍの画素に対応する画
素信号が形成される。そして、このようにサンプリング
された画素信号は、次の水平期間に液晶パネル20のソー
スラインに出力される。ソースドライバA2およびB2〜An
およびBnの各対においても同様である。
なお、液晶パネル20のゲートラインには、信号の垂直
走査位置に対応してゲートドライバＧより走査パルスが
供給されることは、従来周知の液晶パネルと同様であ
る。
走査位置に対応してゲートドライバＧより走査パルスが
供給されることは、従来周知の液晶パネルと同様であ
る。
このようにソースドライバA1〜An、B1〜Bnでは、時間
軸伸張されたｎチャネルの赤色信号R1〜Rn、R1′〜Rn′
を並列的にサンプリングして、水平方向の第１〜第ｎ×
ｍの画素に対応する信号を形成するものであり、各ソー
スドライバA1〜An、B1〜Bnにおけるサンプルホールド回
路のスピードが遅くとも良好に画素信号を形成すること
ができる。
軸伸張されたｎチャネルの赤色信号R1〜Rn、R1′〜Rn′
を並列的にサンプリングして、水平方向の第１〜第ｎ×
ｍの画素に対応する信号を形成するものであり、各ソー
スドライバA1〜An、B1〜Bnにおけるサンプルホールド回
路のスピードが遅くとも良好に画素信号を形成すること
ができる。
［発明の効果］ 以上説明したように、この発明によれば、１チャネル
の映像信号の各有効水平走査期間が複数期間に分割され
て、それぞれが１水平期間内に時間軸伸張された複数チ
ャネルの映像信号を形成することができる。しかも、TF
T方式の液晶パネルを駆動するソースドライバでは、複
数チャンネルの映像信号がメモリから読み出される場合
よりもさらに２倍に時間軸伸張されて並列的にサンプリ
ングされることになるので、サンプリングスピードを低
く抑えながら画素信号を良好に形成することができる。
これにより、広帯域の映像信号による画像を、サンプリ
ングスピードの遅いソースドライバで駆動されるTFT方
式の液晶パネルを用いて良好に再現できるようになる。
の映像信号の各有効水平走査期間が複数期間に分割され
て、それぞれが１水平期間内に時間軸伸張された複数チ
ャネルの映像信号を形成することができる。しかも、TF
T方式の液晶パネルを駆動するソースドライバでは、複
数チャンネルの映像信号がメモリから読み出される場合
よりもさらに２倍に時間軸伸張されて並列的にサンプリ
ングされることになるので、サンプリングスピードを低
く抑えながら画素信号を良好に形成することができる。
これにより、広帯域の映像信号による画像を、サンプリ
ングスピードの遅いソースドライバで駆動されるTFT方
式の液晶パネルを用いて良好に再現できるようになる。
第１図はこの発明の一実施例を示す構成図、第２図は複
数のメモリの入出力関係を示す図、第３図はTFT方式液
晶パネルモジュールの一例の構成図である。 ２……A/D変換器 51〜5n,51′〜5n′……メモリ 81〜8n,81′〜8n′……D/A変換器 20……液晶パネル A1〜An,B1〜Bn……ソースドライバ Ｇ……ゲートドライバ
数のメモリの入出力関係を示す図、第３図はTFT方式液
晶パネルモジュールの一例の構成図である。 ２……A/D変換器 51〜5n,51′〜5n′……メモリ 81〜8n,81′〜8n′……D/A変換器 20……液晶パネル A1〜An,B1〜Bn……ソースドライバ Ｇ……ゲートドライバ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柴崎 茂 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 実開 平２−21692（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】１チャンネルのアナログ映像信号をデジタ
ル信号に変換するA/D変換手段と、 上記A/D変換器手段より出力されるデジタル映像信号の
各有効水平走査期間を複数期間に分割し、それぞれの分
割期間の信号を時分割で順次書き込むと共に並列的に同
時に読み出す複数のメモリと、 上記複数のメモリより並列的に読み出される複数チャネ
ルのデジタル映像信号を個別にアナログ映像信号に変換
するD/A変換手段とを備え、 上記複数のメモリの読み出し速度を書き込み速度より遅
くし、上記それぞれの分割期間の信号を１水平期間内に
時間軸伸張して読み出す一方、 前記各々のD/A変換手段から個別かつ並列的に出力され
る複数チャンネルのアナログ映像信号により駆動される
各ソースドライバが液晶パネルに対して上下にそれぞれ
配置され、上下の内の一方側のソースドライバは液晶パ
ネルの水平方向の奇数番号に各画素、他方側のソースド
ライバは液晶パネルの水平方向の偶数番号の各画素にそ
れぞれ対応するソースラインに接続されている、ことを
特徴とする液晶表示装置における映像信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2065234A JP2620814B2 (ja) | 1990-03-15 | 1990-03-15 | 液晶表示装置における映像信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2065234A JP2620814B2 (ja) | 1990-03-15 | 1990-03-15 | 液晶表示装置における映像信号処理回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03265379A JPH03265379A (ja) | 1991-11-26 |
| JP2620814B2 true JP2620814B2 (ja) | 1997-06-18 |
Family
ID=13281020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2065234A Expired - Lifetime JP2620814B2 (ja) | 1990-03-15 | 1990-03-15 | 液晶表示装置における映像信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2620814B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0221692U (ja) * | 1988-07-29 | 1990-02-14 |
-
1990
- 1990-03-15 JP JP2065234A patent/JP2620814B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03265379A (ja) | 1991-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0382567B1 (en) | Liquid crystal display device and driving method therefor | |
| JP2581796B2 (ja) | 表示装置及び液晶表示装置 | |
| JP3148972B2 (ja) | カラー表示装置の駆動回路 | |
| JPS6113673B2 (ja) | ||
| JPH084330B2 (ja) | 液晶ディスプレイ装置 | |
| JP2620814B2 (ja) | 液晶表示装置における映像信号処理回路 | |
| JP3015544B2 (ja) | 液晶表示装置 | |
| WO2000045364A1 (fr) | Procede d'attaque de cristaux liquides et circuit d'attaque de cristaux liquides | |
| JPH03280676A (ja) | 液晶表示装置の駆動回路 | |
| JPH04190387A (ja) | 液晶表示装置 | |
| JPH10221676A (ja) | 液晶表示装置およびその駆動方法 | |
| JP2536407B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2714048B2 (ja) | 画像表示装置 | |
| JPH084331B2 (ja) | 画像表示装置 | |
| JPH0720823A (ja) | 映像信号表示方法及び表示装置 | |
| JPH0446386A (ja) | 液晶表示装置の駆動回路 | |
| JP2002287710A (ja) | 液晶表示装置、カメラシステムおよび携帯端末装置 | |
| JPH01174185A (ja) | 液晶表示装置 | |
| JPH05210086A (ja) | 画像表示装置の駆動方法 | |
| JPH01165280A (ja) | 倍速変換回路 | |
| JPH02211784A (ja) | 液晶表示装置 | |
| JPH08336090A (ja) | 液晶表示装置 | |
| JP3271523B2 (ja) | 画像表示装置 | |
| JP3200311B2 (ja) | 液晶表示装置 | |
| JPS6324770A (ja) | アモルフアスシリコン薄膜トランジスタ液晶パネル駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |