JPH07281643A - 液晶ディスプレイ駆動装置 - Google Patents
液晶ディスプレイ駆動装置Info
- Publication number
- JPH07281643A JPH07281643A JP7325994A JP7325994A JPH07281643A JP H07281643 A JPH07281643 A JP H07281643A JP 7325994 A JP7325994 A JP 7325994A JP 7325994 A JP7325994 A JP 7325994A JP H07281643 A JPH07281643 A JP H07281643A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- sample
- closed
- line
- half period
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
(57)【要約】
【目的】 簡単な構成で順次走査を行う。
【構成】 第Ｍ（≧２）番目の水平画素配列の第１ない
し第Ｎ（≧２）番目の画素ｐの各ゲートｇと第（Ｍ−
１）番目の水平画素配列の第（Ｎ＋１）番目ないし第２
Ｎ番目の画素ｐの各ゲートｇをゲート線で接続してあ
る。第Ｎ画素駆動手段は奇数および偶数番目の走査線
と、毎走査線で映像信号電圧をサンプルホールドする。
第１ないし第Ｎ画素駆動手段のスイッチＳＷ４を偶数番
目の走査線の全期間に、スイッチＳＷ５を奇数番目の走
査線の全期間に、スイッチＳＷ６を毎走査線の後半の期
間に閉成させる。第（Ｎ＋１）ないし第２Ｎ画素駆動手
段のスイッチＳＷ４を偶数番目の走査線の後半の期間と
次の奇数番目の走査線の前半の期間に、スイッチＳＷ５
を奇数番目の走査線の後半の期間と次の偶数番目の走査
線の前半の期間に、スイッチＳＷ６を毎走査線の前半の
期間に閉成させる。
し第Ｎ（≧２）番目の画素ｐの各ゲートｇと第（Ｍ−
１）番目の水平画素配列の第（Ｎ＋１）番目ないし第２
Ｎ番目の画素ｐの各ゲートｇをゲート線で接続してあ
る。第Ｎ画素駆動手段は奇数および偶数番目の走査線
と、毎走査線で映像信号電圧をサンプルホールドする。
第１ないし第Ｎ画素駆動手段のスイッチＳＷ４を偶数番
目の走査線の全期間に、スイッチＳＷ５を奇数番目の走
査線の全期間に、スイッチＳＷ６を毎走査線の後半の期
間に閉成させる。第（Ｎ＋１）ないし第２Ｎ画素駆動手
段のスイッチＳＷ４を偶数番目の走査線の後半の期間と
次の奇数番目の走査線の前半の期間に、スイッチＳＷ５
を奇数番目の走査線の後半の期間と次の偶数番目の走査
線の前半の期間に、スイッチＳＷ６を毎走査線の前半の
期間に閉成させる。
Description
【０００１】
【産業上の利用分野】本発明は、画素をマトリックス状
に配列した液晶ディスプレイを駆動する液晶ディスプレ
イ駆動装置に関する。
に配列した液晶ディスプレイを駆動する液晶ディスプレ
イ駆動装置に関する。
【０００２】
【従来の技術】マトリックス型液晶パネルでは、ある水
平方向の画素配列を選択し、その配列に対して信号電圧
を印加する動作を上から下に順次行う。一方、テレビで
は飛び越し走査を行う。
平方向の画素配列を選択し、その配列に対して信号電圧
を印加する動作を上から下に順次行う。一方、テレビで
は飛び越し走査を行う。
【０００３】従って、テレビ信号を液晶パネルに表示す
るには、何らかの手段で順次走査に変換する必要があ
る。テレビ信号に従って液晶パネルに表示するには、
(1) 偶数または奇数の走査線のいずれか一方を用いる
か、あるいは、(2) アナログ信号であるテレビ信号を、
例えば、ディジタル信号に変換し、ディジタルメモリを
用いて順次走査信号に変換し、その走査信号を用いてい
た。
るには、何らかの手段で順次走査に変換する必要があ
る。テレビ信号に従って液晶パネルに表示するには、
(1) 偶数または奇数の走査線のいずれか一方を用いる
か、あるいは、(2) アナログ信号であるテレビ信号を、
例えば、ディジタル信号に変換し、ディジタルメモリを
用いて順次走査信号に変換し、その走査信号を用いてい
た。
【０００４】これらの液晶駆動回路は、２個のサンプル
ホールド回路と、その出力に設けた２個のスイッチと１
個のバッファをデータ線１本に対して１系統用いてい
た。
ホールド回路と、その出力に設けた２個のスイッチと１
個のバッファをデータ線１本に対して１系統用いてい
た。
【０００５】
【発明が解決しようとする課題】上記(1) の場合は、画
質が劣化するという問題点があり、上記(2) の場合は、
回路規模が大きくなるという問題点があった。
質が劣化するという問題点があり、上記(2) の場合は、
回路規模が大きくなるという問題点があった。
【０００６】本発明の目的は、上記のような問題点を解
決した液晶ディスプレイ駆動装置を提供することにあ
る。
決した液晶ディスプレイ駆動装置を提供することにあ
る。
【０００７】
【課題を解決するための手段】本発明は、画素がマトリ
ックス状に配置され、第Ｍ（≧２）番目の水平画素配列
の第１ないし第Ｎ（≧２）番目の画素の各ゲートと第
（Ｍ−１）番目の水平画素配列の第（Ｎ＋１）番目ない
し第２Ｎ番目の画素の各ゲートをゲート線で接続した液
晶ディスプレイと、該液晶ディスプレイの前記複数のゲ
ート線の駆動を制御するゲート線駆動制御手段と、奇数
番目の走査線で映像信号電圧をサンプルしホールドする
第１サンプルホールド回路と、偶数番目の走査線で映像
信号電圧をサンプルしホールドする第２サンプルホール
ド回路と、毎走査線で映像信号電圧をサンプルしホール
ドする第３サンプルホールド回路と、前記第１ないし第
３サンプルホールド回路の出力にそれぞれ設けた第１な
いし第３スイッチと、該第１ないし第３スイッチの出力
を合成して１本のデータ線に出力する出力回路とをそれ
ぞれ有する第１ないし第２Ｎ画素駆動手段と、該第１な
いし第２Ｎ画素駆動手段のうちの第１ないし第Ｎ画素駆
動手段の前記第１スイッチを偶数番目の走査線の全期間
に閉成させ、前記第２スイッチを奇数番目の走査線の全
期間に閉成させ、前記第３スイッチを毎走査線の後半の
期間に閉成させる第１制御手段と、前記第１ないし第２
Ｎ画素駆動手段のうちの第（Ｎ＋１）ないし第２Ｎ画素
駆動手段の前記第１スイッチを偶数番目の走査線の後半
の期間と次の奇数番目の走査線の前半の期間に閉成さ
せ、前記第２スイッチを奇数番目の走査線の後半の期間
と次の偶数番目の走査線の前半の期間に閉成させ、前記
第３スイッチを毎走査線の前半の期間に閉成させる第２
制御手段と前記第１ないし第３サンプルホールド回路の
サンプル開始時点を１水平走査に対して１画素時間づつ
シフトさせるシフト手段とを備えたことを特徴とする。
ックス状に配置され、第Ｍ（≧２）番目の水平画素配列
の第１ないし第Ｎ（≧２）番目の画素の各ゲートと第
（Ｍ−１）番目の水平画素配列の第（Ｎ＋１）番目ない
し第２Ｎ番目の画素の各ゲートをゲート線で接続した液
晶ディスプレイと、該液晶ディスプレイの前記複数のゲ
ート線の駆動を制御するゲート線駆動制御手段と、奇数
番目の走査線で映像信号電圧をサンプルしホールドする
第１サンプルホールド回路と、偶数番目の走査線で映像
信号電圧をサンプルしホールドする第２サンプルホール
ド回路と、毎走査線で映像信号電圧をサンプルしホール
ドする第３サンプルホールド回路と、前記第１ないし第
３サンプルホールド回路の出力にそれぞれ設けた第１な
いし第３スイッチと、該第１ないし第３スイッチの出力
を合成して１本のデータ線に出力する出力回路とをそれ
ぞれ有する第１ないし第２Ｎ画素駆動手段と、該第１な
いし第２Ｎ画素駆動手段のうちの第１ないし第Ｎ画素駆
動手段の前記第１スイッチを偶数番目の走査線の全期間
に閉成させ、前記第２スイッチを奇数番目の走査線の全
期間に閉成させ、前記第３スイッチを毎走査線の後半の
期間に閉成させる第１制御手段と、前記第１ないし第２
Ｎ画素駆動手段のうちの第（Ｎ＋１）ないし第２Ｎ画素
駆動手段の前記第１スイッチを偶数番目の走査線の後半
の期間と次の奇数番目の走査線の前半の期間に閉成さ
せ、前記第２スイッチを奇数番目の走査線の後半の期間
と次の偶数番目の走査線の前半の期間に閉成させ、前記
第３スイッチを毎走査線の前半の期間に閉成させる第２
制御手段と前記第１ないし第３サンプルホールド回路の
サンプル開始時点を１水平走査に対して１画素時間づつ
シフトさせるシフト手段とを備えたことを特徴とする。
【０００８】
【作用】本発明では、順次走査の映像信号が得られる。
【０００９】
【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。
に説明する。
【００１０】図１は本発明の一実施例を示す。図１にお
いて、液晶表示パネルは画素ｐがマトリックス状に配置
され、第Ｍ（≧２）番目の水平画素配列の第１ないし第
Ｎ（≧２）番目の画素ｐの各ゲートｇと、第（Ｍ−１）
番目の水平画素配列の第（Ｎ＋１）番目ないし第２Ｎ番
目の画素ｐの各ゲートｇとをゲート線Ｙ1 ，Ｙ2 ，Ｙ
3 ，Ｙ4 ，…で接続してある。各垂直画素配列の画素の
ゲートｇには、データ線Ｘ1 〜Ｘ2Nが接続してある。
いて、液晶表示パネルは画素ｐがマトリックス状に配置
され、第Ｍ（≧２）番目の水平画素配列の第１ないし第
Ｎ（≧２）番目の画素ｐの各ゲートｇと、第（Ｍ−１）
番目の水平画素配列の第（Ｎ＋１）番目ないし第２Ｎ番
目の画素ｐの各ゲートｇとをゲート線Ｙ1 ，Ｙ2 ，Ｙ
3 ，Ｙ4 ，…で接続してある。各垂直画素配列の画素の
ゲートｇには、データ線Ｘ1 〜Ｘ2Nが接続してある。
【００１１】７はゲート線駆動制御手段としての制御回
路であり、図２に示すタイミングでゲート線Ｙ1 ，Ｙ
2 ，Ｙ3 ，Ｙ4 ，…を駆動するものである。
路であり、図２に示すタイミングでゲート線Ｙ1 ，Ｙ
2 ，Ｙ3 ，Ｙ4 ，…を駆動するものである。
【００１２】ＳＨ1 〜ＳＨ2Nは、３系統の第１ないし第
３サンプルホールド回路と、第１ないし第３スイッチと
してのスイッチＳＷ４，ＳＷ５，ＳＷ６とよりなる回路
であり、第１サンプルホールド回路はスイッチＳＷ１お
よびホールドコンデンサＣ１を有し、第２サンプルホー
ルド回路はスイッチＳＷ２およびホールドコンデンサＣ
２を有し、第３サンプルホールド回路はスイッチＳＷ３
およびホールドコンデンサＣ３とを有する。
３サンプルホールド回路と、第１ないし第３スイッチと
してのスイッチＳＷ４，ＳＷ５，ＳＷ６とよりなる回路
であり、第１サンプルホールド回路はスイッチＳＷ１お
よびホールドコンデンサＣ１を有し、第２サンプルホー
ルド回路はスイッチＳＷ２およびホールドコンデンサＣ
２を有し、第３サンプルホールド回路はスイッチＳＷ３
およびホールドコンデンサＣ３とを有する。
【００１３】ＳＲ1 〜ＳＲ2N-1はシフト手段としてのシ
フト回路であり、制御回路４からのサンプルホールド信
号Ｓ１，Ｓ２，Ｓ３を、１水平走査に対して、１画素時
間づつシフトするものである。４は制御回路であり、サ
ンプルホールド信号Ｓ１，Ｓ２，Ｓ３により、回路ＳＨ
1 〜ＳＨ2Nの各スイッチＳＷ１〜ＳＷ３の開閉を制御
し、第１サンプルホールド回路により奇数番目の走査線
でサンプルホールドさせ、第２サンプルホールド回路に
より偶数番目の走査線でサンプルホールドし、第３サン
プルホールド回路により毎走査線でサンプルホールドさ
せるものである。
フト回路であり、制御回路４からのサンプルホールド信
号Ｓ１，Ｓ２，Ｓ３を、１水平走査に対して、１画素時
間づつシフトするものである。４は制御回路であり、サ
ンプルホールド信号Ｓ１，Ｓ２，Ｓ３により、回路ＳＨ
1 〜ＳＨ2Nの各スイッチＳＷ１〜ＳＷ３の開閉を制御
し、第１サンプルホールド回路により奇数番目の走査線
でサンプルホールドさせ、第２サンプルホールド回路に
より偶数番目の走査線でサンプルホールドし、第３サン
プルホールド回路により毎走査線でサンプルホールドさ
せるものである。
【００１４】５は第１制御手段としての制御回路であ
り、データ線Ｘ1 〜ＸN に対応する回路ＳＨ1 〜ＳＨ2N
のスイッチＳＷ４〜ＳＷ６の開閉を信号Ｔ１ａ，Ｔ２
ａ，Ｔ３ａにより図３に示すタイミングで、すなわち、
第１サンプルホールド回路に対応するスイッチＳＷ４を
偶数走査期間の全期間に閉成させ、第２サンプルホール
ド回路に対応するスイッチＳＷ５を奇数走査期間の全期
間に閉成させ、第３サンプルホールド回路に対応するス
イッチＳＷ６を毎走査期間の後半の期間のみ閉成させる
ものである。６は第２制御手段としての制御回路であ
り、データ線ＸN+1 〜Ｘ2Nに対応する回路ＳＨ1 〜ＳＨ
2NのスイッチＳＷ４〜ＳＷ６の開閉を、信号Ｔ１ｂ，Ｔ
２ｂ，Ｔ３ｂにより図４に示すタイミングで、すなわ
ち、第１サンプルホールド回路に対応するスイッチＳＷ
４を偶数走査期間の後半の期間と次の奇数走査期間の前
半の期間のみ閉成させ、第２サンプルホールド回路に対
応するスイッチＳＷ５を奇数走査期間の後半の期間と偶
数走査期間の前半の期間のみ閉成させ、第３サンプルホ
ールド回路に対応するスイッチＳＷ６を毎走査期間の前
半の期間のみ閉成させるものである。Ｂ1 〜Ｂ2Nは第１
ないし第２Ｎ画素駆動手段としてのバッファであり、回
路ＳＨ1 〜ＳＨ2NのスイッチＳＷ４〜ＳＷ６を介して取
り出されるホールドコンデンサＣ１〜Ｃ３の電荷を合成
するものである。
り、データ線Ｘ1 〜ＸN に対応する回路ＳＨ1 〜ＳＨ2N
のスイッチＳＷ４〜ＳＷ６の開閉を信号Ｔ１ａ，Ｔ２
ａ，Ｔ３ａにより図３に示すタイミングで、すなわち、
第１サンプルホールド回路に対応するスイッチＳＷ４を
偶数走査期間の全期間に閉成させ、第２サンプルホール
ド回路に対応するスイッチＳＷ５を奇数走査期間の全期
間に閉成させ、第３サンプルホールド回路に対応するス
イッチＳＷ６を毎走査期間の後半の期間のみ閉成させる
ものである。６は第２制御手段としての制御回路であ
り、データ線ＸN+1 〜Ｘ2Nに対応する回路ＳＨ1 〜ＳＨ
2NのスイッチＳＷ４〜ＳＷ６の開閉を、信号Ｔ１ｂ，Ｔ
２ｂ，Ｔ３ｂにより図４に示すタイミングで、すなわ
ち、第１サンプルホールド回路に対応するスイッチＳＷ
４を偶数走査期間の後半の期間と次の奇数走査期間の前
半の期間のみ閉成させ、第２サンプルホールド回路に対
応するスイッチＳＷ５を奇数走査期間の後半の期間と偶
数走査期間の前半の期間のみ閉成させ、第３サンプルホ
ールド回路に対応するスイッチＳＷ６を毎走査期間の前
半の期間のみ閉成させるものである。Ｂ1 〜Ｂ2Nは第１
ないし第２Ｎ画素駆動手段としてのバッファであり、回
路ＳＨ1 〜ＳＨ2NのスイッチＳＷ４〜ＳＷ６を介して取
り出されるホールドコンデンサＣ１〜Ｃ３の電荷を合成
するものである。
【００１５】次に、動作を説明する。
【００１６】入力された映像信号は、各データ線Ｘ1 〜
ＸN に対応する回路ＳＨ1 〜ＳＨ2Nの３系統のサンプル
ホールド回路に分配される。他方、１水平走査に対し
て、制御回路４からのサンプルホールド信号Ｓ１，Ｓ
２，Ｓ３は、シフト回路ＳＲ1 〜ＳＲ2N-1により１画素
時間づつシフトされ、各回路ＳＨ1 〜ＳＨ2Nの各スイッ
チＳＷ１〜ＳＷ３の開閉を制御する。すなわち、制御回
路４により、第１サンプルホールド回路（スイッチＳＷ
１とホールドコンデンサＣ１を有する）を奇数番目の走
査線でサンプルホールドさせ、第２サンプルホールド回
路（スイッチＳＷ２およびホールドコンデンサＣ２を有
する）を偶数番目の走査線でサンプルホールドさせ、第
３サンプルホールド回路（スイッチＳＷ３およびホール
ドコンデンサＣ３を有する）を毎走査線でサンプルホー
ルドさせる。
ＸN に対応する回路ＳＨ1 〜ＳＨ2Nの３系統のサンプル
ホールド回路に分配される。他方、１水平走査に対し
て、制御回路４からのサンプルホールド信号Ｓ１，Ｓ
２，Ｓ３は、シフト回路ＳＲ1 〜ＳＲ2N-1により１画素
時間づつシフトされ、各回路ＳＨ1 〜ＳＨ2Nの各スイッ
チＳＷ１〜ＳＷ３の開閉を制御する。すなわち、制御回
路４により、第１サンプルホールド回路（スイッチＳＷ
１とホールドコンデンサＣ１を有する）を奇数番目の走
査線でサンプルホールドさせ、第２サンプルホールド回
路（スイッチＳＷ２およびホールドコンデンサＣ２を有
する）を偶数番目の走査線でサンプルホールドさせ、第
３サンプルホールド回路（スイッチＳＷ３およびホール
ドコンデンサＣ３を有する）を毎走査線でサンプルホー
ルドさせる。
【００１７】そして、データ線Ｘ1 〜ＸN に対応する回
路ＳＨ1 〜ＳＨN のスイッチＳＷ４，ＳＷ５，ＳＷ６
を、制御回路５からの信号Ｔ１ａ，Ｔ２ａ，Ｔ３ａによ
り、図３に示すタイミング信号でオン／オフする。すな
わち、第１サンプルホールド回路に対応するスイッチＳ
Ｗ４を偶数走査期間の全期間に閉成させ、第２サンプル
ホールド回路に対応するスイッチＳＷ５を奇数走査期間
の全期間に閉成させ、第３サンプルホールド回路に対応
するスイッチＳＷ６を毎走査期間の後半の期間のみ閉成
させる。さらに、データ線ＸN+1 〜Ｘ2Nに対応する回路
ＳＨN+1 〜ＳＨ2NのスイッチＳＷ４，ＳＷ５，ＳＷ６
を、制御回路６からの信号Ｔ１ｂ，Ｔ２ｂ，Ｔ３ｂによ
り、図４に示すタイミングでオン／オフする。すなわ
ち、第１サンプルホールド回路に対応するスイッチＳＷ
４を偶数走査期間の後半の期間と次の奇数走査期間の前
半の期間のみ閉成させ、第２サンプルホールド回路に対
応するスイッチＳＷ５を奇数走査期間の後半の期間と偶
数走査期間の前半の期間のみ閉成させ、第３サンプルホ
ールド回路に対応するスイッチＳＷ６を毎走査期間の前
半の期間のみ閉成させる。
路ＳＨ1 〜ＳＨN のスイッチＳＷ４，ＳＷ５，ＳＷ６
を、制御回路５からの信号Ｔ１ａ，Ｔ２ａ，Ｔ３ａによ
り、図３に示すタイミング信号でオン／オフする。すな
わち、第１サンプルホールド回路に対応するスイッチＳ
Ｗ４を偶数走査期間の全期間に閉成させ、第２サンプル
ホールド回路に対応するスイッチＳＷ５を奇数走査期間
の全期間に閉成させ、第３サンプルホールド回路に対応
するスイッチＳＷ６を毎走査期間の後半の期間のみ閉成
させる。さらに、データ線ＸN+1 〜Ｘ2Nに対応する回路
ＳＨN+1 〜ＳＨ2NのスイッチＳＷ４，ＳＷ５，ＳＷ６
を、制御回路６からの信号Ｔ１ｂ，Ｔ２ｂ，Ｔ３ｂによ
り、図４に示すタイミングでオン／オフする。すなわ
ち、第１サンプルホールド回路に対応するスイッチＳＷ
４を偶数走査期間の後半の期間と次の奇数走査期間の前
半の期間のみ閉成させ、第２サンプルホールド回路に対
応するスイッチＳＷ５を奇数走査期間の後半の期間と偶
数走査期間の前半の期間のみ閉成させ、第３サンプルホ
ールド回路に対応するスイッチＳＷ６を毎走査期間の前
半の期間のみ閉成させる。
【００１８】そして、スイッチＳＷ４，ＳＷ５，ＳＷ６
の各出力は、それぞれ、バッファＢ１〜Ｂ２Ｎに入力さ
れる。すなわち、データ線Ｘ1 〜ＸN に対応する画素ド
ライバにおいては、走査期間の後半期間にスイッチＳＷ
４およびＳＷ６か、あるいはスイッチＳＷ５およびＳＷ
６により、ホールドコンデンサＣ１およびＣ３か、ある
いはホールドコンデンサＣ２およびＣ３の電荷が合成さ
れることになる。他方、データ線ＸN+1 〜Ｘ2Nに対応す
る画素ドライバにおいては、走査期間の前半期間に、ス
イッチＳＷ４およびＳＷ６か、あるいはスイッチＳＷ５
およびＳＷ６により、ホールドコンデンサＣ１およびＣ
３か、あるいはホールドコンデンサＣ２およびＣ３の電
荷が合成されることになる。その場合、バッファＢ1 〜
Ｂ2Nへの入力電圧は２つのホールドコンデンサの電荷に
よる電圧の和の１／２になる。
の各出力は、それぞれ、バッファＢ１〜Ｂ２Ｎに入力さ
れる。すなわち、データ線Ｘ1 〜ＸN に対応する画素ド
ライバにおいては、走査期間の後半期間にスイッチＳＷ
４およびＳＷ６か、あるいはスイッチＳＷ５およびＳＷ
６により、ホールドコンデンサＣ１およびＣ３か、ある
いはホールドコンデンサＣ２およびＣ３の電荷が合成さ
れることになる。他方、データ線ＸN+1 〜Ｘ2Nに対応す
る画素ドライバにおいては、走査期間の前半期間に、ス
イッチＳＷ４およびＳＷ６か、あるいはスイッチＳＷ５
およびＳＷ６により、ホールドコンデンサＣ１およびＣ
３か、あるいはホールドコンデンサＣ２およびＣ３の電
荷が合成されることになる。その場合、バッファＢ1 〜
Ｂ2Nへの入力電圧は２つのホールドコンデンサの電荷に
よる電圧の和の１／２になる。
【００１９】よって、奇数番目の走査線と偶数番目の走
査線の信号電圧の和の１／２を、奇数番目の走査線と偶
数番目の走査線の間の走査線とすることができ、順次走
査信号に変換したことになり、バッファから順次走査の
映像信号が液晶パネルのデータ線に出力される。
査線の信号電圧の和の１／２を、奇数番目の走査線と偶
数番目の走査線の間の走査線とすることができ、順次走
査信号に変換したことになり、バッファから順次走査の
映像信号が液晶パネルのデータ線に出力される。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
上記のように構成したので、簡単な構成で順次走査を行
うことができる。
上記のように構成したので、簡単な構成で順次走査を行
うことができる。
【図１】本発明の一実施例を示すブロック図である。
【図２】ゲート線駆動タイミングの一例を示すタイミン
グチャートである。
グチャートである。
【図３】図１に示すデータ線Ｘ1 〜ＸN の駆動タイミン
グの一例を示すタイミングチャートである。
グの一例を示すタイミングチャートである。
【図４】図１に示すデータ線ＸN+1 〜Ｘ2Nの駆動タイミ
ングの一例を示すタイミングチャートである。
ングの一例を示すタイミングチャートである。
４，５，６，７ 制御回路 ｇ ゲート ｐ 画素 Ｂ1 〜Ｂ2N バッファ Ｃ１〜Ｃ３ ホールドコンデンサ ＳＨ1 〜ＳＨ2N 回路 ＳＲ1 〜ＳＲ2N-1 シフト回路 ＳＷ１〜ＳＷ６ スイッチ Ｘ1 〜Ｘ2N データ線 Ｙ1 〜Ｙ4 ，… ゲート線
Claims (1)
- 【請求項１】 画素がマトリックス状に配置され、第Ｍ
（≧２）番目の水平画素配列の第１ないし第Ｎ（≧２）
番目の画素の各ゲートと第（Ｍ−１）番目の水平画素配
列の第（Ｎ＋１）番目ないし第２Ｎ番目の画素の各ゲー
トをゲート線で接続した液晶ディスプレイと、 該液晶ディスプレイの前記複数のゲート線の駆動を制御
するゲート線駆動制御手段と、 奇数番目の走査線で映像信号電圧をサンプルしホールド
する第１サンプルホールド回路と、偶数番目の走査線で
映像信号電圧をサンプルしホールドする第２サンプルホ
ールド回路と、毎走査線で映像信号電圧をサンプルしホ
ールドする第３サンプルホールド回路と、前記第１ない
し第３サンプルホールド回路の出力にそれぞれ設けた第
１ないし第３スイッチと、該第１ないし第３スイッチの
出力を合成して１本のデータ線に出力する出力回路とを
それぞれ有する第１ないし第２Ｎ画素駆動手段と、 該第１ないし第２Ｎ画素駆動手段のうちの第１ないし第
Ｎ画素駆動手段の前記第１スイッチを偶数番目の走査線
の全期間に閉成させ、前記第２スイッチを奇数番目の走
査線の全期間に閉成させ、前記第３スイッチを毎走査線
の後半の期間に閉成させる第１制御手段と、 前記第１ないし第２Ｎ画素駆動手段のうちの第（Ｎ＋
１）ないし第２Ｎ画素駆動手段の前記第１スイッチを偶
数番目の走査線の後半の期間と次の奇数番目の走査線の
前半の期間に閉成させ、前記第２スイッチを奇数番目の
走査線の後半の期間と次の偶数番目の走査線の前半の期
間に閉成させ、前記第３スイッチを毎走査線の前半の期
間に閉成させる第２制御手段と前記第１ないし第３サン
プルホールド回路のサンプル開始時点を１水平走査に対
して１画素時間づつシフトさせるシフト手段とを備えた
ことを特徴とする液晶ディスプレイ駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7325994A JP2633192B2 (ja) | 1994-04-12 | 1994-04-12 | 液晶ディスプレイ駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7325994A JP2633192B2 (ja) | 1994-04-12 | 1994-04-12 | 液晶ディスプレイ駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07281643A true JPH07281643A (ja) | 1995-10-27 |
| JP2633192B2 JP2633192B2 (ja) | 1997-07-23 |
Family
ID=13513006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7325994A Expired - Lifetime JP2633192B2 (ja) | 1994-04-12 | 1994-04-12 | 液晶ディスプレイ駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2633192B2 (ja) |
-
1994
- 1994-04-12 JP JP7325994A patent/JP2633192B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2633192B2 (ja) | 1997-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5365284A (en) | Liquid crystal display device and driving method thereof | |
| JP3956330B2 (ja) | マトリクスディスプレイ用データラインドライバおよびマトリクスディスプレイ | |
| EP0461928B1 (en) | A column electrode driving circuit for a display apparatus | |
| JP3148972B2 (ja) | カラー表示装置の駆動回路 | |
| JP3529190B2 (ja) | 固体撮像装置 | |
| JP2923656B2 (ja) | マトリクス型表示装置のデータドライバ | |
| JP2633192B2 (ja) | 液晶ディスプレイ駆動装置 | |
| JP3234965B2 (ja) | カラー液晶表示装置 | |
| JP3015544B2 (ja) | 液晶表示装置 | |
| JPH07168542A (ja) | 液晶表示装置 | |
| JPH03280676A (ja) | 液晶表示装置の駆動回路 | |
| JP3032721B2 (ja) | 表示装置 | |
| JP2667738B2 (ja) | 映像信号処理装置 | |
| JPH0446386A (ja) | 液晶表示装置の駆動回路 | |
| US6323835B1 (en) | Device for supplying polyphase image signal to liquid crystal display apparatus | |
| JP2868118B1 (ja) | 液晶表示装置 | |
| JPH01236784A (ja) | マトリックス型画像表示装置駆動用映像信号処理回路 | |
| JPH02211784A (ja) | 液晶表示装置 | |
| JP2620814B2 (ja) | 液晶表示装置における映像信号処理回路 | |
| JPH0628863Y2 (ja) | 液晶表示装置 | |
| JP2822991B2 (ja) | 液晶表示装置 | |
| JPH09319340A (ja) | 表示装置 | |
| JPH08336090A (ja) | 液晶表示装置 | |
| JPS6240493A (ja) | カラ−液晶表示装置 | |
| JPH0283584A (ja) | 倍速線順次走査回路 |