CN111312763B - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN111312763B
CN111312763B CN202010101470.2A CN202010101470A CN111312763B CN 111312763 B CN111312763 B CN 111312763B CN 202010101470 A CN202010101470 A CN 202010101470A CN 111312763 B CN111312763 B CN 111312763B
Authority
CN
China
Prior art keywords
display device
film
substrate
region
inorganic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010101470.2A
Other languages
English (en)
Other versions
CN111312763A (zh
Inventor
金阳完
郭源奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Priority to CN202010101470.2A priority Critical patent/CN111312763B/zh
Priority claimed from CN201510087922.5A external-priority patent/CN104900675B/zh
Publication of CN111312763A publication Critical patent/CN111312763A/zh
Application granted granted Critical
Publication of CN111312763B publication Critical patent/CN111312763B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/17—Passive-matrix OLED displays
    • H10K59/179—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24777—Edge feature

Abstract

本申请提供了一种显示装置和制造显示装置的方法。显示装置包括：中心区域，具有位于基底上的显示区域；外围区域，围绕所述中心区域；多个焊盘，在所述中心区域中沿一个方向布置；多个绝缘图案，与所述多个焊盘相邻；以及缝隙，在所述外围区域中位于所述多个绝缘图案之间，其中所述缝隙通过去除所述多个绝缘图案的绝缘材料的至少一部分而形成。

Description

显示装置及其制造方法
相关申请的交叉引用
本申请要求于2014年3月7日提交至韩国知识产权局的第10-2014-0027428号韩国专利申请以及于2014年5月27日提交至韩国知识产权局的第10-2014-0063822号韩国专利申请的优先权和利益，其公开通过引用全部并入本文。
技术领域
本发明的一个或多个实施方式涉及显示装置以及制造显示装置的方法。
背景技术
在显示领域中，正在开发使用轻且薄并具有极好抗冲击性的柔性基底的显示装置。可通过切割母体玻璃制造使用柔性基底的显示装置从而可由母体玻璃制造多个显示装置。例如，可通过使用压力机沿切割线切割显示器基底以分离用于单独的显示装置的基底。
但是，当通过物理压力(例如压力机)切割显示器基底时，切割线周围的区域可能具有毛刺或变形。由于这种毛刺或变形，显示器基底上的层可能分离或开裂，这可引起线路断接。此外，当切割显示器基底时，显示器基底上位于切割线周围的层可能分离，由此显示装置的可靠性可能退化。
因此，试图通过从位于切割线周围的显示器基底去除层来暴露显示器基底。但是，当残留金属膜存在于通过去除位于切割线周围的层而形成的阶梯部分中时，由于残留金属膜电耦合至包括在电路板中的线路，从而可能产生短路，当将电路板耦合至形成在显示器基底中的焊盘时外电路安装在电路板上。
发明内容
本发明的一个或多个实施方式包括使用柔性基底的显示装置以及制造这种显示装置的方法。
本发明的一个或多个实施方式涉及使用柔性基底的显示装置以及制造这种显示装置的方法。
在随后的说明中将部分地阐述附加的方面，并且部分地，附加的方面根据描述将是显而易见的，或者可通过实施本实施方式获悉。
根据本发明的一个或多个实施方式，显示装置包括：中心区域，具有位于基底上的显示区域；外围区域，围绕所述中心区域；多个焊盘，在所述中心区域中沿一个方向布置；多个绝缘图案，与所述多个焊盘相邻；以及缝隙，在所述外围区域中位于所述多个绝缘图案之间，其中所述缝隙通过去除所述多个绝缘图案的绝缘材料的至少一部分而形成。
所述多个焊盘各自可包括延长线，并且所述多个绝缘图案可与所述延长线重叠。
多个绝缘图案可包括无机材料。
显示装置还可包括覆盖多个绝缘图案的侧表面的至少一个区域和最上表面的有机膜。
所述外围区域可包括暴露所述基底的顶表面的区域。
所述外围区域可包括与所述多个焊盘相邻的焊盘外围区域并包括所述多个绝缘图案和所述缝隙，以及暴露所述基底的顶表面的所述区域可与所述焊盘外围区域相邻。
暴露所述基底的顶表面的所述区域可与所述基底的边缘相邻。
所述基底的边缘可由切割线限定。
至少一个无机膜可位于所述基底的中心区域中。
所述多个绝缘图案可具有耦合至所述至少一个无机膜的形状。
所述多个焊盘可位于所述至少一个无机膜上。
所述至少一个无机膜可包括多个层。
所述多个绝缘图案中每一个可包括在彼此之上堆叠的多个无机图案。
所述多个绝缘图案中每一个可包括第一无机图案以及位于所述第一无机图案上的第二无机图案。
所述第一无机图案的顶表面可被所述第二无机图案完全覆盖。
所述第一无机图案的顶表面可具有暴露的区域。
所述显示装置还可包括至少覆盖所述多个绝缘图案的第二无机图案的侧表面和顶表面的有机膜。
第一无机膜可位于所述多个绝缘图案与所述基底之间。
在所述第一无机膜被去除的区域中可形成有槽，以使得所述槽形成在所述第一无机膜与所述缝隙重叠的区域中。
所述显示装置还可包括至少覆盖所述多个绝缘图案的侧表面和顶表面而不覆盖所述第一无机膜与所述缝隙对应的部分的有机膜。
所述显示装置还可在中心区域中包括：缓冲膜，位于所述基底上；以及多个薄膜晶体管(TFT)，位于所述缓冲膜上并包括有源层、栅电极、源电极和漏电极，以及，至少一个绝缘膜可与所述有源层、所述栅电极、所述源电极和所述漏电极中的至少一个相邻，并且所述多个绝缘图案可与所述至少一个绝缘膜为同一材料。
所述多个绝缘图案可与所述至少一个绝缘膜彼此耦合。
所述至少一个绝缘膜可包括形成在所述基底上的缓冲膜、使所述栅电极和所述有源层绝缘的栅绝缘层、和使所述源电极和所述漏电极与所述栅电极绝缘的层间介电膜中的至少一个。
所述至少一个绝缘膜可包括形成在所述基底上的缓冲膜、使所述栅电极和所述有源层绝缘的栅绝缘层、和形成在所述源电极和所述漏电极上的钝化膜中的至少一个。
所述显示装置还可包括覆盖所述多个TFT的有机膜，其中，所述有机膜覆盖所述多个绝缘图案的侧表面和最上表面的至少一个区域。
所述显示装置还可包括：像素电极，电耦合至所述多个TFT中的至少一个；以及像素限定膜，覆盖所述像素电极的一部分并限定发射区域，其中，所述像素限定膜覆盖所述多个绝缘图案的侧表面和最上表面的至少一个区域。
所述显示装置还可包括面向所述像素电极的对电极，并且有机发射层位于所述像素电极与所述对电极之间。
所述基底可包括柔性材料。
所述显示装置还可包括：虚拟绝缘图案，与所述多个绝缘图案隔开，其中所述虚拟绝缘图案不与所述多个焊盘对应；以及虚拟缝隙，位于所述虚拟绝缘图案之间，其中在所述外围区域中所述虚拟绝缘图案的一部分被去除以形成所述虚拟缝隙。
所述多个焊盘的延长线与所述基底的边缘形成的角度可小于或大于90°以使所述多个焊盘具有倾斜形状，并且由所述缝隙的延长线与所述基底的边缘形成的角度可小于或大于90°以使所述缝隙具有倾斜形状。
由所述多个焊盘的延长线和所述基底的边缘形成的角度可与由所述缝隙的延长线和所述基底的边缘形成的角度相同。
所述显示装置还可包括电路板，外部电路安装在所述电路板上以使电信号被传输至所述显示区域，其中所述电路板的多个导线可耦合至所述多个焊盘。
所述电路板的所述多个导线可位于所述多个绝缘图案上，并且可被所述缝隙隔开。
根据本发明的一些实施方式，在制造显示装置的方法中，所述显示装置包括具有位于基底上的显示区域的中心区域以及围绕所述中心区域的外围区域，所述方法包括：在所述中心区域中沿一个方向形成多个焊盘；在所述外围区域与所述多个焊盘相邻的区域中形成与所述多个焊盘对应的多个绝缘图案；以及通过去除所述多个绝缘图案的绝缘材料的一部分形成位于所述多个绝缘图案之间的缝隙。
所述方法还可包括在所述基底的中心区域中形成无机膜，并且所述多个绝缘图案可包括所述无机膜。
所述至少一个无机膜可包括多个层。
所述方法还可包括：通过图案化包括所述无机膜的所述多个层中的至少最上层的层，形成横跨所述缝隙彼此隔开的所述多个绝缘图案；以及在形成所述多个绝缘图案之后，在所述无机膜的所述多个层中的任一层上形成所述多个焊盘。
所述方法还可包括在形成所述多个焊盘之后，在与所述缝隙对应的区域中去除至少包括所述无机膜的所述多个层中的最下层的层。
所述外围区域可包括暴露所述基底的顶表面的区。
附图说明
结合附图，通过对实施方式进行的以下描述，这些方面和/或其他方面将变得显而易见且更容易理解，在附图中：
图1是示意性示出了根据本发明的实施方式的显示装置的平面图；
图2是图1的区域II的放大平面图；
图3是根据本发明的实施方式沿图2的线a-a’获取的剖视图；
图4是示意性示出了根据本发明的另一实施方式的显示装置的平面图；
图5至图14是根据本发明的其他实施方式沿图2的线a-a’获取的剖视图；
图15和图16是图2的修改实施例的放大平面图；
图17至图25是根据本发明的实施方式，基于图1的线b-b’描述制造图1的显示装置的方法的剖视图；
图26和图27是根据本发明的另一实施方式，基于图1的线b-b’描述制造图1的显示装置的方法的剖视图；
图28至图31是根据本发明的另一实施方式，基于图1的线b-b’描述制造图1的显示装置的方法的剖视图；
图32是示意性示出了根据比较实施例的显示装置的平面图；
图33是图32的区域VII的放大平面图；
图34是示意性示出了根据本发明的实施方式的显示装置的平面图；
图35是图34的区域IX的放大平面图；以及
图36是沿着图35的线Q-Q’获取的剖视图。
具体实施方式
下面将更详细参考在附图中示出其实施例的实施方式，其中在整个附图中，相同的附图标记指代相同的元件。在这点上，这些实施方式可具有不同的形式，并且不应被解释为受本文中阐述的描述的限制。因此，下面仅通过参照附图对实施方式进行了描述，以解释本说明书的各方面。
应理解，虽然术语“第一”、“第二”等可在本文中使用以描述多个部件，但是这些部件不应该由这些术语限制。这些术语仅用于将一个部件从另一部件区分开来。
如本文所使用的，除非上下文清楚地另有指示，单数形式“一个(a)”、“一个(an)”和“该(the)”旨在同样包括复数形式。
还应理解，本文使用的术语“包括(include)”和/或“包括(including)”用于说明存在描述的特征或部件，但是不排除一个或多个其他特征或部件的存在或添加。
应理解，当层、区域或部件被称作“形成在”另一层、区域或部件“上”时，其可直接或间接地形成在另一层、区域或部件上。即，例如，可以存在插入层、区域或部件。
为了方便解释，附图中的元件的尺寸可以被放大。换言之，因为附图中的部件的尺寸和厚度为了便于说明而任意示出，因此下述实施方式不限于此。
在下述实施例中，x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以在最宽泛的意义上来理解。例如，x轴、y轴和z轴可彼此垂直，或者可代表彼此不垂直的不同方向。
当可以不同地实施某实施方式时，特定处理顺序可不同于所述的顺序来执行。例如，两个连续描述的处理可基本上同时执行或者以与所述的顺序相反的顺序执行。
如本文中所使用的，术语“和/或”包括相关列举项目中的一个或多个的任一和全部组合。当如“至少一个”的表述在一列元件之前时，是修饰整列的元件而不是修饰该列的单独元件。
图1是示意性示出了根据本发明的实施方式的显示装置1000的平面图。图2是图1的区域II的放大平面图，以及图3是根据本发明的实施方式沿图2的线a-a'获取的剖视图。
参照图1，根据一些实施方式，显示装置1000包括基底100。基底100可由任何适当的基底材料形成，例如，基底100可由玻璃、金属或有机材料形成。
在一些实施方式中，基底100可由柔性材料形成以使基底100可以是容易折弯、弯曲、折叠或卷起的柔性基底。例如，基底100可由超薄型玻璃、金属或塑料形成。当使用塑料时，基底100可由例如聚酰亚胺(PI)形成，但是基底100的材料不限于此并且可改变为包括任何其他适当的柔性基底材料。
多个显示装置1000可形成在母体玻璃上，并且可通过沿切割线CL切割基底100获得单独的显示装置1000。图1示出了通过沿切割线CL切割基底100而分离的单独的显示装置1000。因此，基底100的边缘通过切割线CL限定。
基底100被划分成外围区域PA和中心区域CA。外围区域PA是位于切割线CL周围或与切割线CL相邻的区域，中心区域CA是位于外围区域PA内部的区域。
但是，本实施方式不限于此。例如，切割线CL可能不存在。换言之，一个显示装置1000可形成在一个母体玻璃中，在这种情况下，基底100可以是一个母体玻璃，并且因此可以不具有切割线CL。此时，外围区域PA是与基底100的边缘相邻的区域，中心区域CA可以是位于外围区域PA内部的区域。为了便于说明，在下文中描述的一个或多个实施方式包括切割线CL。
中心区域CA包括显示区域DA和非显示区域NDA。
显示区域DA可包括用于显示图像的至少一个显示元件，例如，至少一个有机发光装置(OLED)。此外，显示区域DA可包括多个像素。
非显示区域NDA位于显示区域DA周围。如图1所示，非显示区域NDA可形成为包围显示区域DA。尽管未示出，在一些实施方式中，非显示区域NDA可邻近于显示区域DA的多个侧表面形成。在一些实施方式中，非显示区域NDA可邻近于显示区域的一个侧表面形成。
非显示区域NDA至少包括焊盘区域PDA。
驱动器或多个焊盘106a布置在焊盘区域PDA中。
在一些实施方式中，至少一个无机膜可形成在中心区域CA中，从而防止水分或杂质通过基底100渗入显示装置1000中。
外围区域PA为位于切割线CL周围的区域，并且沿切割线CL位于基底100的周边。
外围区域PA的至少一个区域包括暴露基底100的顶表面的区域以及焊盘外围区域PPA。
首先，将描述外围区域PA的暴露基底100的顶表面的区域。
如图1所示，外围区域PA可包括在基底100的上边缘、左边缘和右边缘附近的区域处暴露基底100的顶表面的区域。
当从母体玻璃切割并分离单独的显示装置100时，外围区域PA的暴露基底100的顶表面的区域防止裂缝通过绝缘膜(例如，基底100上的无机膜)扩散。
外围区域PA的暴露基底100的顶表面的区域从切割线CL到中心区域CA的宽度可从约几微米到数百微米变动。例如，该宽度可从40微米到500微米变动，或者从50微米到350微米变动。
在一些实施方式中，外围区域PA可以不包括暴露基底100的顶表面的区域。换言之，外围区域PA可以仅包括下面描述的焊盘外围区域PPA，并且可以在基底100的边缘附接的区域处不暴露基底100的顶表面。
现在描述外围区域PA的焊盘外围区域PPA。
焊盘外围区域PPA是外围区域中邻近焊盘区域PDA的区域。
在一些实施方式中，假设图32的安装有外部电路的电路板300(如，膜上芯片(COF))被结合至焊盘106a，则焊盘外围区域PPA可以是与电路板300重叠的区域。
焊盘外围区域PPA至少对应于多个焊盘106a设置。
焊盘外围区域PPA包括绝缘图案IP。绝缘图案IP对应于焊盘106a布置，并且横跨缝隙S彼此隔开。
绝缘图案IP被布置成与焊盘106a的延长线重叠。因此，当电路板的导线被耦合至焊盘106a时，导线被布置在绝缘图案IP的顶表面上，由此防止(或基本上防止)导线与基底100上的杂质(例如，残留的金属膜或金属微粒)接触，从而防止(或基本上防止)短路情况。
在一些实施方式中，防止短路的效果可通过将焊盘106a的延长线设置成被缝隙S隔开而增加。
这种效果将在后面参照附图更详细地描述。
在图2和图3中，更详细地描述了位于焊盘外围区域PPA中的绝缘图案IP。
图2示出了设置有焊盘106a的焊盘区域PDA的一部分以及与焊盘区域PDA相邻的焊盘外围区域PPA的一部分。多个焊盘106a形成在基底100上。
此处，如上所述，在一些实施方式中，至少一个无机膜可形成在基底100上的中心区域CA中，此时，该无机膜可形成在焊盘区域PDA中，或者焊盘106a可形成在焊盘区域PDA的无机膜上。
焊盘106a在一个方向上布置，同时以预定间隔彼此隔开。在一些实施方式中，焊盘106a可以在每个焊盘106a的宽度方向(图2的x轴方向)上布置。
多个绝缘图案IP被布置在焊盘外围区域PPA中。如上所述，在一些实施方式中，至少一个无机膜可形成在基底100上的中心区域CA中，此时，多个绝缘图案IP可耦合至焊盘区域PDA的无机膜。但是，本实施方式不限于此，绝缘图案IP可与形成在中心区域CA中的无机膜分离地形成。
绝缘图案IP可以在对应于多个焊盘106a的方向上布置成行。绝缘图案IP可由无机材料形成。根据上面所述的一些实施方式，当绝缘图案IP耦合至形成在中心区域CA中的至少一个无机膜时，绝缘图案IP从焊盘区域PDA朝向焊盘外围区域PPA突出，并且分别布置在与多个焊盘106a相对应的位置处。换言之，每个绝缘图案IP位于每个焊盘106a在长度方向(图2的y轴方向)上延伸的位置处。
缝隙S布置在相邻的绝缘图案IP之间，并且绝缘图案IP横跨缝隙S彼此隔开。此处，根据随后将要描述的一个或多个实施方式，缝隙S可以是窄且长的缝隙，并且可以具有暴露基底100的顶表面的开口类型，或者暴露具有比绝缘图案IP的顶表面低的顶表面的无机膜的开口类型。
参照图3，缝隙S具有暴露基底100的顶表面的开口类型。在图3中，绝缘图案IP横跨暴露基底100的顶表面的缝隙S彼此隔开。
绝缘图案IP从基底100依次包括第一无机图案101P和第二无机图案102P。第二无机图案102P具有多个无机图案层103P和105P堆叠在彼此之上的结构。图3中所示的绝缘图案IP仅为实施例，因此本实施方式不限于此并且可包括具有任何结构的绝缘图案IP。例如，绝缘图案IP可以仅包括一层、包括两层或包括至少四层。
此外，如上所述，在一些实施方式中，至少一个无机膜可形成在基底100上的中心区域CA中，此时，多个绝缘图案IP可耦合至焊盘区域PDA的无机膜。换言之，依次堆叠在绝缘图案IP中的第一无机图案101P和第二无机图案102P可分别耦合至依次形成在焊盘区域PDA中的无机膜。
此外，在一些实施方式中，各种无机膜可形成在中心区域CA的显示区域DA中。换言之，多个绝缘图案IP可形成为耦合至相邻地形成在基底100上的缓冲膜和栅极绝缘层、层间介电膜、钝化膜以及可包括在用于驱动像素的薄膜晶体管(TFT)中的其他各种绝缘膜中的至少之一。
第一无机图案101P可布置在中心区域CA中以使基底100的顶表面变平，并且可包括起屏障作用的缓冲膜的图案，以防止(或基本上防止)水分或杂质通过基底100渗入。此外，第二无机图案102P可布置在中心区域CA中，并且可包括栅极绝缘层的无机图案层103P和层间介电膜的无机图案层105P，栅极绝缘层的无机图案层103P用于使TFT的有源层和栅电极彼此绝缘，层间介电膜的无机图案层105P用于使栅电极与源电极和漏电极彼此绝缘。它们的细节将在后面描述。
在图3的实施方式中，绝缘图案IP具有侧端面，其中第一无机图案101P的顶表面完全被第二无机图案102P覆盖。换言之，第一无机图案101P的侧端面和第二无机图案102P的侧端面可位于同一条线上。
但是，图3仅为实施例并且本实施方式可具有多种修改的实施例。例如，第一无机图案101P的侧端面和第二无机图案102P的侧端面可位于同一条斜线上。作为另一实施例，第一无机图案101P的侧端面和第二无机图案102P的侧端面可不位于同一条线上。在某些情况下，第一无机图案101P的宽度可小于第二无机图案102P的宽度。
图4是示意性示出了根据本发明的另一实施方式的显示装置2000的平面图。
根据本实施方式的显示装置2000包括位于基底200上的外围区域PA和中心区域CA，其中，中心区域CA包括显示区域DA和非显示区域NDA，外围区域PA至少包括焊盘外围区域PPA。
为了便于说明，将主要描述显示装置1000和显示装置2000之间的差异。
焊盘外围区域PPA包括绝缘图案IP和虚拟绝缘图案DIP。
绝缘图案IP对应于焊盘206a而形成，并且横跨缝隙S彼此隔开。
虚拟绝缘图案DIP不与焊盘206a对应，并且横跨虚拟缝隙DS彼此隔开。
绝缘图案IP布置成与焊盘206a的延长线重叠。因此，当导线耦合至焊盘206a时，防止(或基本上防止)导线接触基底200上的杂质或污染物，例如残留的金属膜或金属微粒，从而阻止或降低短路的情况。
虚拟绝缘图案DIP可覆盖在基底200上形成各种部件时残留的杂质或微粒，从而可防止或基本上防止由杂质引起的缺陷。此外，当包括基底200的显示装置2000变形(例如，折弯或折叠)时，虚拟绝缘图案DIP和虚拟缝隙DS可执行应力消除功能。
因为显示装置2000的其他部件基本上类似于上面描述的显示装置1000的其他部件，因此将不再重复关于显示装置2000的一些其他细节。
图5至图14是根据本发明的其他实施方式，沿图2的线a-a’获取的剖视图。
根据图5的实施方式，缝隙S具有暴露至少基底100的顶表面的开口类型。在图5的实施方式中，绝缘图案IP横跨暴露至少基底100的顶表面的缝隙S而彼此隔开。
同时，如同图3的实施方式，绝缘图案IP从基底100依次包括第一无机图案101P和第二无机图案102P。如上所述，在一些实施方式中，至少一个无机膜可形成在基底100上的中心区域CA中，此时，多个绝缘图案IP可耦合至焊盘区域PDA中的无机膜。但是，本实施方式不限于此，绝缘图案IP可与中心区域CA中的无机膜分离地形成。
上面已经描述了形成第一无机图案101P和第二无机图案102P的实施例。换言之，上面描述的实施方式可应用于与中心区域CA中的无机膜的连接关系有关的细节。
此外，第二无机图案102P可具有多个无机图案层103P和105P在彼此之上堆叠的结构。
与图3的实施方式不同，在图5的实施方式中，绝缘图案IP的第一无机图案101P的顶表面部分地暴露。换言之，第一无机图案101P的侧端面和第二无机图案102P的侧端面不位于同一条线上，并且第二无机图案102P仅覆盖第一无机图案101P的顶表面的一部分。
在图5的实施方式中，残留的金属膜可留在暴露第一无机图案101P的顶表面的区域上，但是焊盘单元106a的短路可被防止。
参照图6的实施方式，缝隙S具有暴露第一无机膜101的顶表面的开口类型。在图6的实施方式中，绝缘图案IP横跨暴露第一无机膜101的顶表面的缝隙S彼此隔开。
同时，绝缘图案IP包括位于第一无机膜101上的第二无机图案102P。如上所述，在一些实施方式中，至少一个无机膜可形成在基底100上的中心区域CA中，此时，多个绝缘图案IP可耦合至焊盘区域PDA中的无机膜。但是，本实施方式不限于此，绝缘图案IP可与中心区域CA中的无机膜分离地形成。
上面已经描述了形成第二无机图案102P的详细实施例。换言之，上面描述的实施方式可应用于与中心区域CA中的无机膜的耦合关系有关的细节。此外，第二无机图案102P可具有多个无机图案层103P和105P在彼此之上堆叠的结构。
在图6的实施方式中，第一无机膜101形成在焊盘外围区域PPA中并且绝缘图案IP仅包括第二无机图案102P，由此可省略图案化第一无机膜101的操作，从而简化处理。
参照图7的实施方式，缝隙S具有暴露第一无机膜101的顶表面的开口类型。在图7的实施方式中，绝缘图案IP横跨暴露第一无机膜101的顶表面的缝隙S彼此隔开。
同时，绝缘图案IP包括位于第一无机膜101上的第二无机图案102P。如上所述，在一些实施方式中，至少一个无机膜可形成在基底100上的中心区域CA中，此时，多个绝缘图案IP可耦合至焊盘区域PDA中的无机膜。但是，本实施方式不限于此，并且绝缘图案IP可与形成在中心区域CA中的无机膜分离地形成。
上面已经描述了形成第二无机图案102P的详细实施例。换言之，上面描述的实施方式可应用于与中心区域CA中的无机膜的耦合关系有关的细节。此外，第二无机图案102P可具有多个无机图案层103P和105P在彼此之上堆叠的结构。
在图7的实施方式中，第一无机膜101具有位于第二无机图案102P之间的槽(例如，预定的槽)。该槽(例如，预定的槽)可具有各种形状中的任何一种，并且如图7所示，可具有与第二无机图案102P隔开的边界线。
但是，本实施方式不限于此。换言之，如图8所示，第一无机膜101的槽(例如，预定槽)的边界线可耦合至第二无机图案102P的侧表面。
替代地，槽(例如，预定的槽)可以以其他各种形状中的任何一种形成在第一无机膜101中，例如，第一无机膜101的槽(例如，预定的槽)的边界线可形成为越过第二无机图案102P的侧表面。
在图7和图8的实施方式中，第一无机膜101设置有缝隙S的顶表面被部分地去除。因此，在一个区域(例如，预定的区域)中，第一无机膜101与缝隙S对应的厚度比第一无机膜101与绝缘图案IP对应的厚度更薄。
与图3和图5至图8的实施方式相比，根据图9至图14的实施方式还包括用于覆盖绝缘图案IP的有机膜107P。
参照图9，与图3的实施方式相比，还包括覆盖绝缘图案IP的顶表面和侧表面的有机膜107P，并且参照图10，与图5的实施方式相比，还包括覆盖包括在绝缘图案IP中的第二无机图案102P的顶表面和侧表面的有机膜107P。参照图11，与图5的实施方式相比，还包括覆盖包括在绝缘图案IP中的第一无机图案101P和第二无机图案102P的顶表面和侧表面的有机膜107P。
参照图12，与图6的实施方式相比，还包括覆盖包括在绝缘图案IP中的第二无机图案102P的顶表面和侧表面的有机膜107P。参照图13，与图7的实施方式相比，还包括覆盖包括在绝缘图案IP中的第二无机图案102P的顶表面和侧表面的有机膜107P。
参照图14，与图8的实施方式相比，还包括覆盖包括在绝缘图案IP中的第二无机图案102P的顶表面和侧表面的有机膜107P。
在一些实施方式中，有机膜107P可形成为耦合至包括在中心区域CA中的至少一个有机膜。例如，有机膜107P可位于中心区域CA中以覆盖TFT，并且可耦合至使由TFT引起的不平坦变平的钝化膜。根据另一实施方式，有机膜107P可耦合至像素限定膜，像素限定膜用于通过覆盖位于钝化膜上的像素电极的一部分来限定发射区域。换言之，当在中心区域CA中形成钝化膜或像素限定膜时，有机膜107P可共同形成以免必须执行附加处理。
根据图9至图14的实施方式，即使当残留的金属膜留在第二无机图案102P的侧表面上时，有机膜107P覆盖该残留的金属膜，由此可防止由残留的金属膜产生的短路。
图15和图16是图2的修改实施例的放大平面图。为了便于说明，仅主要描述与上述实施方式的差异。
参照图15，多个焊盘106’a具有倾斜形状。例如，由焊盘106’a的延长线(例如，焊盘106’a的中心线)与基底的边缘形成的角度θ1可小于90°。此外，由缝隙S’的边界线(例如，缝隙S’的中心线)与基底的边缘形成的角度θ2可小于90°。
在一些实施方式中，角度θ1和角度θ2可以相同。因此，焊盘106’a与绝缘图案IP平行地形成。
但是，在其他实施方式中，多个焊盘106’a的倾斜形状可以改变。换言之，角度θ1可大于90°。在这种情况下角度θ2也可大于90°。
替代地，形成在基底的一个区域中的多个焊盘106’a的倾斜形状与形成在基底的另一区域中的多个焊盘106’a的倾斜形状可不同于彼此。换言之，在一个基底上可存在多个角度θ1。
替代地，如图16所示，虚拟绝缘图案DIP”和虚拟缝隙DS”还可与多个焊盘106”a和多个缝隙S”共同形成。虚拟绝缘图案DIP”不与焊盘106”a对应，并且横跨虚拟缝隙DS彼此隔开。
焊盘106”a和缝隙S”的倾斜形状与图15相同，由此不再对其进行重复描述。
此处，与缝隙S”类似，虚拟缝隙DS”具有倾斜形状。
图17至图25是根据本发明的实施方式，基于图1的线b-b’描述制造图1的显示装置1000的方法的剖视图。其包括制造根据图3的实施方式的绝缘图案IP的过程。
参照图17，首先准备基底100。基底100可由各种材料中的任何一种形成，并且在一些实施方式中，可由如上所述的柔性材料形成。第一无机膜101形成在基底100上。第一无机膜101可以是功能上的缓冲膜，其中该缓冲膜形成在基底100的全部中心区域CA和周边区域PA上，基底100的中心区域CA包括显示区域DA、非显示区域NDA和焊盘区域PDA，周边区域PA在切割线CL周围并包括焊盘外围区域PPA。换言之，缓冲膜可形成在基底100的整个顶表面上。此处，基底100可以是将形成一个显示装置1000的基底100，或者是将形成多个显示装置1000的母体玻璃。
缓冲膜可通过使用SiO2和/或SiNx经由各种沉积法中的一种形成，例如等离子体增强化学气相淀积(PECVD)法、常压CVD(APCVD)法和低压CVD(LPCVD)法。
参照图18，TFT形成在缓冲膜上的显示区域DA中。形成在显示区域DA上的TFT作为像素电路的一部分操作。此处，TFT也可形成在非显示区域NDA上。形成在非显示区域NDA上的TFT可作为包括在驱动器中的电路的一部分操作。
在本文中，TFT为从缓冲膜依次包括有源层102、栅电极104以及源电极106s和漏电极106d的顶栅型。但是，TFT的类型不限于此，并且TFT可以是各种类型中的任一种，例如底栅型。
有源层102以图案形状形成在缓冲膜上。有源层102包括半导体材料，例如，非晶硅或多晶硅。但是，本发明的实施方式不限于此，并且有源层102可包括各种材料中的任一种。在一些实施方式中，有源层102可包括有机半导体材料。
在一些实施方式中，有源层102可包括氧化物半导体材料。例如，有源层102可包括G-I-Z-O[(In2O3)a(Ga2O3)b(ZnO)c]，其中a、b和c分别为满足a≥0、b≥0以及c>0的实数。除G-I-Z-O以外，有源层102可包括，例如，选自第12、13和14组金属元素(例如锌(Zn)、铟(In)、镓(Ga)、锡(Sn)、镉(Cd)、锗(Ge)以及铪(Hf))中的材料的氧化物或它们的组合。
如上所述，本实施方式可包括各种形状中的任一种形状的TFT，例如，可包括具有底栅结构的TFT。当有源层102包括氧化物或非晶硅时，本实施方式可包括具有底栅结构的TFT。
具有底栅结构的TFT可具有各种形状中的任一种，例如，栅电极104可形成在基底100上，有源层102可形成在栅电极104上，并且源电极106s和漏电极106d可布置在有源层102上。替代地，栅电极104可形成在基底100上，源电极106s和漏电极106d可形成在栅电极104上，有源层102可形成在源电极106s和漏电极106d上。在这种情况下，可形成绝缘膜(例如，无机膜)以接触栅电极104、有源层102、源电极106s和漏电极106d中的至少一个。
有源层102包括分别接触源电极106s和漏电极106d的源区和漏区以及位于源区和漏区之间的沟道区。当有源层102包括非晶硅或多晶硅时，可选择性地将杂质掺杂在源区和漏区上。
栅绝缘层103形成在有源层102上。栅绝缘层103可由无机材料(例如，氧化硅和/或氮化硅)形成的多层或单层形成。栅绝缘层103使有源层102与栅电极104彼此绝缘。
栅绝缘层103可以是形成第二无机图案102P的单层，并且可形成在基底100的整个中心区域CA和位于切割线CL周围的外围区域PA上，基底100的中心区域CA包括显示区域DA、非显示区域NDA和焊盘区域PDA，外围区域PA包括焊盘外围区域PPA。换言之，栅绝缘层103可形成在整个基底100上。此处，基底100可以是形成一个显示装置1000的基底100，或者是形成多个显示装置1000的母体玻璃。
栅电极104以图案形状形成在栅绝缘层103上。栅电极104耦合至用于向TFT施加接通/断开信号的栅极线。栅电极104可由低电阻金属材料形成，例如可形成为由导电材料(例如，钼(Mo)、铝(Al)、铜(Cu)或钛(Ti))形成的多层或单层。
层间介电膜105形成在栅电极104上。层间介电膜105使源电极106s、漏电极106d与栅电极104彼此绝缘。层间介电膜105可形成为由无机材料形成的多层或单层。例如，无机材料可以为金属氧化物或金属氮化物，并且无机材料可包括氧化硅(SiO2)、氮化硅(SiNx)、氮氧化硅(SiON)、氧化铝(Al2O3)、氧化钛(TiO2)、氧化钽(Ta2O5)、氧化铪(HfO2)以及氧化锌(ZnO2)。
层间介电膜105可以是形成第二无机图案102P的单层，并且可形成在基底100的整个中心区域CA和位于切割线CL周围的外围区域PA上，其中基底100的中心区域CA包括显示区域DA、非显示区域NDA和焊盘区域PDA，外围区域PA包括焊盘外围区域PPA。换言之，层间介电膜105可形成在整个基底100上。此处，基底100可以是形成一个显示装置1000的基底100，或者是形成多个显示装置1000的母体玻璃。
然后，参照图19，接触孔CNT形成在栅绝缘层103和层间介电膜105中，并且同时，相对于外围区域PA进行图案化。
形成接触孔CNT以使有源层102的表面(例如，预定表面)暴露。随后接触孔CNT可使源电极106s和漏电极106d能够电耦合至有源层102。同时，当形成接触孔CNT时，并发(例如，同时)执行在外围区域PA中去除栅绝缘层103和层间介电膜105以及在焊盘外围区域PPA中形成绝缘图案IP。换言之，在位于切割线CL周围的外围区域PA中的栅绝缘层103和层间介电膜105也被去除，并且用于形成绝缘图案IP的缝隙S形成在焊盘外围区域PPA中。因此，根据本发明的实施方式，因为可以不需要单独的用于使外围区域PA中的栅绝缘层103和层间介电膜105图案化的过程，因此可以简化制造过程。
参照图20，用于形成源电极106s和漏电极106d以及焊盘106a的金属层106f形成在层间介电膜105上。金属层106f可形成为多层或单层导电材料，例如，Mo、Al、Cu或Ti，这些导电材料的电阻较低。
然后，参照图21，对金属层106f进行图案化以形成源电极106s和漏电极106d以及焊盘106a。源电极106s和漏电极106d通过形成在层间介电膜105和栅绝缘层103中的接触孔CNT分别接触有源层102的源区和漏区。此外，焊盘106a形成在焊盘区域PDA中。
同时，如果金属层没有完全去除，残留的金属膜106p可留在焊盘外围区域PPA的无机膜的侧表面上，例如，栅绝缘层103和层间介电膜105的侧表面上。当随后将其上安装有外部电路的电路板300结合至焊盘106a时，残留的金属膜106p可产生短路。
参照图22，钝化膜107形成为覆盖TFT。
钝化膜107消除由TFT引起的阶梯部分并使TFT的顶表面变平，从而防止由底部不均匀引起的有机发光装置(OLED)的缺陷。钝化膜107可形成为由有机材料形成的单层或多层。有机材料可包括一般的商业聚合物，例如聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS)，具有苯酚基组、丙稀酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物的聚合物衍生物，以及它们的组合。替代地，钝化膜107可由无机绝缘膜和有机绝缘膜的复合堆叠体形成。
然后，OLED形成在钝化膜107上，参照图23至图26。
暴露源电极106s和漏电极106d其中之一的孔107a以及暴露焊盘106a顶表面的开口107b形成在钝化膜107中。孔107a为用于使TFT与稍后形成的OLED电耦合的通道。同时，开口107b为用于通过暴露焊盘106a而使焊盘106a与其上安装有外部电路的电路板300电耦合的通道。
接下来，在钝化膜107上形成OLED。OLED包括像素电极111、面向像素电极111的对电极112以及位于像素电极111与对电极112之间的中间层113。显示装置根据OLED的发射方向分类为底部发射型、顶部发射型以及双发射型。在底部发射型中，像素电极111为透射电极而对电极112为反射电极。在顶部发射型中，像素电极111为反射电极而对电极112为半透射电极。在双发射型中，像素电极111和对电极112均为透射电极。在本实施方式中，有机发光显示装置为顶部发射型。
参照图23，像素电极111可图案化为岛状形状。此外，像素电极111通过钝化膜107的孔与包括在像素电路中的TFT接触。同时，像素电极111可形成为与TFT重叠以使像素电极111下面的像素电路被隐藏。
像素电极111包括反射电极层以及透明电极层，以使光可以在对电极112的方向上被反射。当像素电极111作为阳极操作时，透明电极层可包括从由具有高功函数的透明导电氧化物组成的组中选择的至少一种材料，具有高功函数的透明导电氧化物例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)、氧化铟镓(IGO)和氧化铝锌(AZO)。反射电极层可包括具有高反射率的金属，例如银(Ag)。
此外，像素限定膜109形成在钝化膜107上。像素限定膜109可经由旋涂法等通过从由聚酰亚胺、聚酰胺、丙烯酸树脂、苯并环丁烯和酚醛树脂组成的组中选择的至少一种有机绝缘材料形成。像素限定膜109包括覆盖像素电极111的边缘并至少使像素电极111的中心部分开放的开口109a。通过开口109a限制的区域对应于发射区域并且中间层113形成在该区域中。
然后，对外围区域PA中的第一无机膜101进行图案化，参照图24。
尽管未示出，但切割线CL周围暴露的第一无机膜101被去除，并且相对于焊盘外围区域PPA，第一无机膜101被去除以形成暴露基底100顶表面的缝隙S。因此，在焊盘外围区域PPA中，均包括第一无机图案101P和第二无机图案102P的绝缘图案IP可横跨暴露基底100的缝隙S形成。
当图案化第一无机膜101时，栅绝缘层103和层间介电膜105的侧端部可与第一无机膜101的侧端部相配。在这种情况下，当图案化第一无机膜101时，第二无机图案102P侧表面上的残留金属膜可被去除。因此，可通过去除焊盘外围区域PPA的残留金属膜来防止(或基本上防止)短路，这可提高显示装置1000的可靠性。
在本实施方式中，绝缘图案IP可通过使用作为缓冲膜操作的第一无机膜101、栅绝缘层103和层间介电膜105形成。尽管未示出，但在根据本实施方式的TFT具有如上所述的底栅结构时，例如，当形成包括氧化物半导体材料的有源层时，绝缘图案IP可通过使用作为缓冲膜操作的第一无机膜101、位于有源层与栅电极之间的栅绝缘层以及可形成在源电极和漏电极上的钝化膜而形成。
替代地，本实施方式可包括具有各种形状中的任一种形状的TFT，并且在这种情况下，绝缘图案IP可通过延伸各种类型中任一类型的绝缘层而形成，绝缘层接近或直接接触有源层、栅电极以及源电极和漏电极。
然后，参照图25，中间层113形成在发射区域中。中间层113包括发射红光、绿光或蓝光的有机发射层，其中有机发射层可由低分子有机材料或高分子有机材料形成。当有机发射层为由低分子有机材料形成的低分子有机层时，空穴传输层(HTL)和空穴注入层(HIL)位于像素电极111的方向，并且电子传输层(ETL)和电子注入层(EIL)基于有机发射层在对电极112的方向上堆叠。此处，如果需要的话，还可堆叠除了HTL、HIL、ETL和EIL之外的各个层中的任一层。
同时，有机发射层可根据有机发光装置单独形成。在这种情况下，有机发射层可根据有机发光装置分别发射红光、绿光或蓝光。但是，本发明的实施方式不限于此，并且有机发射层通常可形成在有机发光装置的整个表面上。例如，发射红光、绿光和蓝光的多个有机发射层可垂直堆叠或混合以发射白光。此处，用于发射白光的颜色组合不限于以上描述。但是，在这种情况下，可分别包括用于将白光转换成另一颜色(例如，预定颜色)的颜色转换层或滤色器。
接下来，形成对电极112以覆盖OLED的整个表面。对电极112可由导电性无机材料形成。当对电极112作为阴极操作时，对电极112可由具有低功函数的金属或用于光透射的金属薄膜形成，具有低功函数的金属例如锂(Li)、钙(Ca)、氟化锂/钙(LiF/Ca)、氟化锂/铝(LiF/Al)、铝(Al)、镁(Mg)或银(Ag)。对电极112可在实现图像的显示区域DA的整个表面上形成为公用电极。此处，对电极112可经由可以不损坏中间层113的蒸发过程形成。同时，像素电极111和对电极112的极性可彼此切换。最后通过形成对电极112完成显示装置1000。
尽管未示出，绝缘覆盖层还可形成在对电极112上。当经由溅射过程或PECVD过程形成封装薄膜时，绝缘覆盖层可保持对电极112的功函数并防止包括在中间层113中的有机材料被损坏。绝缘覆盖层为选择性部件并且可以不包括绝缘覆盖层。
然后，虽然未示出，但OLED可通过密封膜密封以阻止外部水分或外部空气。密封膜可具有薄膜形状，其中，例如，由无机材料(例如SiOx或SiNx)形成的膜以及由有机材料(例如环氧树脂或聚酰亚胺)形成的膜在彼此之上交替地堆叠。但是，替代地，密封膜可包括由低熔点玻璃形成的膜。
通过使用密封膜密封OLED，显示装置1000可具有整体柔性特性。因此，根据本发明的一些实施方式的显示装置1000可以弯曲、折叠和卷起。
但是，本实施方式不限于此，并且由其他各种材料中的任一种形成的密封件可形成在OLED上。
图26至图27是根据本发明的另一实施方式，基于图1的线b-b’描述制造图1的显示装置1000的方法的剖视图。在图26和图27中，包括了制造根据图5的实施方式的绝缘图案IP的过程。
根据图26，当图案化外围区域PA中的第一无机膜101时，栅绝缘层103和层间介电膜105可能不完全覆盖第一无机膜101的顶表面，即，第一无机膜101可能比栅绝缘层103和层间介电膜105的端部突出得更远。
同时，在制造根据图6的实施方式的绝缘图案IP的过程中，图案化第一无机膜101的过程从图17至图25的方法中省略，并且重复的描述在此将不再重复。
同时，在制造根据图7和图8的实施方式的绝缘图案IP的过程中，图案化第一无机膜101的一部分的过程包括在图17至图25的方法中，并且重复的描述在此将不再重复。
图28至图31是根据本发明的另一实施方式，基于图1的线b-b’描述制造图1的显示装置1000的方法的剖视图。在图28至图31中，包括了制造根据图10的实施方式的绝缘图案IP的过程。
参照图28，当形成钝化膜107时，钝化膜107也可覆盖焊盘外围区域PPA中第二无机图案102P的顶表面和侧表面。因此，可能留在第二无机图案102P侧表面上的残留金属膜可由钝化膜107覆盖，从而防止短路。
图29示出了形成类似图23中的像素限定膜109的过程，以及图30示出了对外围区域PA中的类似于图24的第一无机膜101进行图案化的过程。与图24不同，在图30中，栅绝缘层103和层间介电膜105的侧端面与第一无机膜101的侧端面图案化为彼此不匹配，以使第一无机膜101的顶表面部分地暴露。图31示出了形成类似于图25的中间层113和对电极112的过程。
同时，在图9和图11至图14的实施方式中，还增加了通过上面参照图28至图31描述的有机膜107P至少覆盖第二无机图案102P的过程，重复描述在此将不再重复。
现在将参照图32至图36更详细地描述根据本发明的实施方式的显示装置1000的特性。
图32是示意性示出了根据比较实施例的显示装置1000的平面图。图33为图32的区域VII的放大平面图。
在图32中，其上安装有外部电路的电路板300结合至焊盘106a。在电路板300上，安装有用于将各种类型的电力或电信号传输至显示区域DA的芯片。该芯片在图32中未示出。电路板300包括用于使芯片与基底100的焊盘106a耦合的导线106l。此处，通过将导线106l结合至焊盘106a，从芯片输出的各种类型的电力或电信号可通过焊盘106a传输至显示区域DA。
参照图33，当绝缘图案IP和缝隙S不包括在焊盘外围区域PPA中时，在形成金属膜时残留的杂质、微粒或残留金属膜可能被遗留，并且由于该残留金属膜，导线106l可能电气性短路，从而生成短路。
图34是示意性示出了根据本发明实施方式的显示装置1000的平面图，图35是图34的区域IX的放大平面图，并且图36是沿图35的线Q-Q’获取的剖视图。
参照图34和图36，本实施方式基本上类似于比较实施例，在比较实施例中，电路板300包括导线106l，但是本实施方式与比较实施例不同的是，绝缘图案IP和缝隙S位于基底100的焊盘外围区域PPA中。
参照图35，因为绝缘图案IP和缝隙S布置在焊盘外围区域PPA中，即使当残留金属膜被遗留在被去除以形成缝隙S的无机膜的侧表面上时，导线106l也不会通过残留金属膜而电气性短路。换言之，导线106l对应于绝缘图案IP布置，或者缝隙S布置在导线106l之间。如图36所示，导线106l可在绝缘图案IP上延伸，例如，在绝缘图案IP的第二无机图案102P上延伸。
因此，可不产生类似于比较实施例中的短路。
如上所述，根据本发明的一个或多个上述实施方式，在显示装置中，当结合其上安装外部电路的电路板时，短路缺陷被防止(或基本上防止)。
虽然已经参照附图描述了本发明的一个或多个实施方式，但是本领域普通技术人员应理解，可对其进行形式和细节上的各种变化而不背离由所附权利要求限定的本发明的精神和范围。

Claims (39)

1.一种显示装置，包括：
中心区域，具有位于基底上的显示区域；
外围区域，围绕所述中心区域；
多个焊盘，位于焊盘区域中；
多个绝缘图案，与所述多个焊盘相邻且位于设置于所述多个焊盘与所述基底的边缘之间的焊盘外围区域中，所述多个绝缘图案从所述焊盘区域延伸至所述基底的所述边缘；以及
缝隙，位于所述焊盘外围区域中的所述多个绝缘图案之间且延伸至所述基底的所述边缘。
2.根据权利要求1所述的显示装置，其中所述多个焊盘各自包括延长线，并且其中所述多个绝缘图案与所述延长线重叠。
3.根据权利要求1所述的显示装置，其中所述多个绝缘图案包括无机材料。
4.根据权利要求1所述的显示装置，还包括覆盖所述多个绝缘图案侧表面的至少一个区域和最上表面的有机膜。
5.根据权利要求1所述的显示装置，其中所述外围区域包括暴露所述基底的顶表面的区域。
6.根据权利要求5所述的显示装置，其中暴露所述基底的顶表面的所述区域与所述焊盘外围区域相邻。
7.根据权利要求5所述的显示装置，其中暴露所述基底的顶表面的所述区域与所述基底的边缘相邻。
8.根据权利要求1所述的显示装置，其中所述基底的边缘由切割线限定。
9.根据权利要求1所述的显示装置，其中至少一个无机膜位于所述基底的中心区域中。
10.根据权利要求9所述的显示装置，其中所述多个绝缘图案具有连接至所述至少一个无机膜的形状。
11.根据权利要求9所述的显示装置，其中，所述至少一个无机膜延伸至所述焊盘区域且所述多个焊盘位于所述至少一个无机膜上。
12.根据权利要求9所述的显示装置，其中所述至少一个无机膜包括多个层。
13.根据权利要求1所述的显示装置，其中所述多个绝缘图案中每一个包括堆叠的多个无机图案。
14.根据权利要求13所述的显示装置，其中所述多个绝缘图案中每一个包括第一无机图案以及位于所述第一无机图案上的第二无机图案。
15.根据权利要求14所述的显示装置，其中所述第一无机图案的顶表面被所述第二无机图案完全覆盖。
16.根据权利要求14所述的显示装置，其中所述第一无机图案的顶表面具有暴露的区域。
17.根据权利要求14所述的显示装置，还包括至少覆盖所述多个绝缘图案的第二无机图案的侧表面和顶表面的有机膜。
18.根据权利要求1所述的显示装置，其中第一无机膜位于所述多个绝缘图案与所述基底之间。
19.根据权利要求18所述的显示装置，其中在所述第一无机膜中形成有槽，并且所述槽形成在所述第一无机膜与所述缝隙重叠的区域中。
20.根据权利要求18所述的显示装置，还包括至少覆盖所述多个绝缘图案的侧表面和顶表面而不覆盖所述第一无机膜与所述缝隙对应的部分的有机膜。
21.根据权利要求1所述的显示装置，在所述中心区域中还包括：
缓冲膜，位于所述基底上；以及
多个薄膜晶体管，位于所述缓冲膜上并包括有源层、栅电极、源电极和漏电极，
其中，至少一个绝缘膜与所述有源层、所述栅电极、所述源电极和所述漏电极中的至少一个相邻，并且
所述多个绝缘图案与所述至少一个绝缘膜为同一材料。
22.根据权利要求21所述的显示装置，其中所述多个绝缘图案和所述至少一个绝缘膜彼此连接。
23.根据权利要求21所述的显示装置，其中所述至少一个绝缘膜包括形成在所述基底上的缓冲膜、使所述栅电极和所述有源层绝缘的栅绝缘层、和使所述源电极和所述漏电极与所述栅电极绝缘的层间介电膜中的至少一个。
24.根据权利要求21所述的显示装置，其中所述至少一个绝缘膜包括形成在所述基底上的缓冲膜、使所述栅电极和所述有源层绝缘的栅绝缘层、和形成在所述源电极和所述漏电极上的钝化膜中的至少一个。
25.根据权利要求21所述的显示装置，还包括覆盖所述多个薄膜晶体管的有机膜，
其中，所述有机膜覆盖所述多个绝缘图案的侧表面和最上表面的至少一个区域。
26.根据权利要求21所述的显示装置，还包括：
像素电极，电耦合至所述多个薄膜晶体管中的至少一个；以及
像素限定膜，覆盖所述像素电极的一部分并限定发射区域，
其中，所述像素限定膜覆盖所述多个绝缘图案的侧表面和最上表面的至少一个区域。
27.根据权利要求26所述的显示装置，还包括面向所述像素电极的对电极，
其中有机发射层位于所述像素电极与所述对电极之间。
28.根据权利要求1所述的显示装置，其中所述基底包括柔性材料。
29.根据权利要求1所述的显示装置，还包括：
虚拟绝缘图案，位于所述焊盘外围区域中且与所述多个绝缘图案隔开，其中所述虚拟绝缘图案不与所述多个焊盘对应；以及
虚拟缝隙，位于所述虚拟绝缘图案之间，其中在所述外围区域中所述虚拟绝缘图案的一部分被去除以形成所述虚拟缝隙。
30.根据权利要求1所述的显示装置，其中由所述多个焊盘的延长线与所述基底的边缘形成的角度小于或大于90°以使所述多个焊盘具有倾斜形状，以及
由所述缝隙的延长线与所述基底的边缘形成的角度小于或大于90°以使所述缝隙具有倾斜形状。
31.根据权利要求30所述的显示装置，其中由所述多个焊盘的延长线和所述基底的边缘形成的角度与由所述缝隙的延长线和所述基底的边缘形成的角度相同。
32.根据权利要求1所述的显示装置，还包括电路板，外部电路安装在所述电路板上以使电信号被传输至所述显示区域，
其中所述电路板的多个导线耦合至所述多个焊盘。
33.根据权利要求32所述的显示装置，其中所述电路板的所述多个导线位于所述多个绝缘图案上，并且被所述缝隙隔开。
34.一种制造显示装置的方法，所述显示装置包括具有位于基底上的显示区域和焊盘区域的中心区域以及围绕所述中心区域的外围区域，所述方法包括：
在焊盘区域中形成多个焊盘；
在设置于所述外围区域中的且与所述焊盘区域相邻的焊盘外围区域中形成与所述多个焊盘相邻的多个绝缘图案；以及
形成位于所述焊盘外围区域中的所述多个绝缘图案之间且延伸至所述基底的边缘的缝隙。
35.根据权利要求34所述的方法，还包括在所述基底的中心区域中形成无机膜，
其中所述多个绝缘图案包括所述无机膜。
36.根据权利要求35所述的方法，其中所述无机膜包括多个层。
37.根据权利要求36所述的方法，还包括：
通过图案化包括所述无机膜的所述多个层中的至少最上层的层，形成横跨所述缝隙彼此隔开的所述多个绝缘图案；以及
在形成所述多个绝缘图案之后，在所述无机膜的所述多个层中的任一层上形成所述多个焊盘。
38.根据权利要求37所述的方法，还包括，在形成所述多个焊盘之后，在与所述缝隙对应的区域中去除至少包括所述无机膜的所述多个层中的最下层的层。
39.根据权利要求34所述的方法，其中所述外围区域包括暴露所述基底的顶表面的区域。
CN202010101470.2A 2014-03-07 2015-02-26 显示装置及其制造方法 Active CN111312763B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010101470.2A CN111312763B (zh) 2014-03-07 2015-02-26 显示装置及其制造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR20140027428 2014-03-07
KR10-2014-0027428 2014-03-07
KR1020140063822A KR102141209B1 (ko) 2014-03-07 2014-05-27 디스플레이 장치 및 이의 제조 방법
KR10-2014-0063822 2014-05-27
CN201510087922.5A CN104900675B (zh) 2014-03-07 2015-02-26 显示装置及其制造方法
CN202010101470.2A CN111312763B (zh) 2014-03-07 2015-02-26 显示装置及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201510087922.5A Division CN104900675B (zh) 2014-03-07 2015-02-26 显示装置及其制造方法

Publications (2)

Publication Number Publication Date
CN111312763A CN111312763A (zh) 2020-06-19
CN111312763B true CN111312763B (zh) 2023-05-05

Family

ID=54244758

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202010101485.9A Active CN111312764B (zh) 2014-03-07 2015-02-26 显示装置及其制造方法
CN202010101470.2A Active CN111312763B (zh) 2014-03-07 2015-02-26 显示装置及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202010101485.9A Active CN111312764B (zh) 2014-03-07 2015-02-26 显示装置及其制造方法

Country Status (2)

Country Link
KR (3) KR102141209B1 (zh)
CN (2) CN111312764B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101685020B1 (ko) 2014-07-10 2016-12-12 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
KR20180021292A (ko) 2016-08-18 2018-03-02 삼성디스플레이 주식회사 디스플레이 장치
KR20230012930A (ko) 2021-07-16 2023-01-26 주식회사 엘지에너지솔루션 배터리 모듈, 이러한 배터리 모듈을 포함하는 배터리 팩 및 이러한 배터리 팩을 포함하는 자동차

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054846A (zh) * 2009-10-27 2011-05-11 乐金显示有限公司 薄膜晶体管基板及其制造方法
CN102856295A (zh) * 2011-06-28 2013-01-02 三星显示有限公司 有机发光显示装置及其制造方法
CN103187430A (zh) * 2011-12-28 2013-07-03 三星显示有限公司 显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006269747A (ja) * 2005-03-24 2006-10-05 Seiko Epson Corp Ｉｃチップ
KR20070013132A (ko) * 2005-07-25 2007-01-30 삼성전자주식회사 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
KR100732816B1 (ko) * 2006-01-24 2007-06-27 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그 제조방법
KR101281918B1 (ko) * 2006-05-17 2013-07-03 엘지디스플레이 주식회사 반투과형 다이오드 기판 및 그 제조 방법
JP2008078038A (ja) * 2006-09-22 2008-04-03 Fuji Electric Holdings Co Ltd 有機ｅｌディスプレイパネルおよびその製造方法
JP4934394B2 (ja) * 2006-10-12 2012-05-16 株式会社 日立ディスプレイズ 表示装置
KR20080061418A (ko) * 2006-12-28 2008-07-03 삼성전자주식회사 표시 기판 및 표시 장치용 모기판의 제조 방법
JP5383407B2 (ja) * 2009-09-28 2014-01-08 京セラ株式会社 多数個取り配線基板
KR101636793B1 (ko) * 2010-02-01 2016-07-21 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
KR101677266B1 (ko) * 2010-02-12 2016-11-18 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101083637B1 (ko) * 2010-05-31 2011-11-16 주식회사 하이닉스반도체 비휘발성 메모리 장치 및 그 제조 방법
JP5743779B2 (ja) * 2010-07-27 2015-07-01 京セラ株式会社 多数個取り配線基板および電子装置
JP5933271B2 (ja) * 2012-01-16 2016-06-08 三菱電機株式会社 配線板、電子ユニット及び配線板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102054846A (zh) * 2009-10-27 2011-05-11 乐金显示有限公司 薄膜晶体管基板及其制造方法
CN102856295A (zh) * 2011-06-28 2013-01-02 三星显示有限公司 有机发光显示装置及其制造方法
CN103187430A (zh) * 2011-12-28 2013-07-03 三星显示有限公司 显示装置

Also Published As

Publication number Publication date
KR102281330B1 (ko) 2021-07-27
KR102141209B1 (ko) 2020-08-05
KR20210093808A (ko) 2021-07-28
KR20150105596A (ko) 2015-09-17
KR102419177B1 (ko) 2022-07-12
CN111312764B (zh) 2023-04-11
CN111312764A (zh) 2020-06-19
KR20200094123A (ko) 2020-08-06
CN111312763A (zh) 2020-06-19

Similar Documents

Publication Publication Date Title
US11024804B2 (en) Display device and method of manufacturing the same
US11563034B2 (en) Display apparatus and method of manufacturing the same
US20200212358A1 (en) Display device and organic luminescent display device
US20230272534A1 (en) Display apparatus and method of manufacturing the same
CN105390525B (zh) 显示装置及其制造方法
US9368751B2 (en) Organic light emitting display apparatus and method of manufacturing the same
US9941341B2 (en) Transparent display apparatus
KR20170066767A (ko) 표시 장치
KR102419177B1 (ko) 디스플레이 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant