CN102054846A - 薄膜晶体管基板及其制造方法 - Google Patents
薄膜晶体管基板及其制造方法 Download PDFInfo
- Publication number
- CN102054846A CN102054846A CN 201010293737 CN201010293737A CN102054846A CN 102054846 A CN102054846 A CN 102054846A CN 201010293737 CN201010293737 CN 201010293737 CN 201010293737 A CN201010293737 A CN 201010293737A CN 102054846 A CN102054846 A CN 102054846A
- Authority
- CN
- China
- Prior art keywords
- electrode
- film transistor
- thin film
- grid
- base plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 title claims abstract description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 52
- 239000002184 metal Substances 0.000 claims abstract description 52
- 238000005530 etching Methods 0.000 claims description 20
- 238000003860 storage Methods 0.000 claims description 18
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 17
- 239000010408 film Substances 0.000 claims description 15
- 238000009413 insulation Methods 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 238000004380 ashing Methods 0.000 claims description 7
- 239000003990 capacitor Substances 0.000 claims description 7
- 230000009467 reduction Effects 0.000 claims description 5
- 239000004065 semiconductor Substances 0.000 claims description 4
- 238000012797 qualification Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 description 12
- 239000004973 liquid crystal related substance Substances 0.000 description 11
- 229910052782 aluminium Inorganic materials 0.000 description 7
- 229910052750 molybdenum Inorganic materials 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 239000011651 chromium Substances 0.000 description 5
- 229910006404 SnO 2 Inorganic materials 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 4
- 229910001887 tin oxide Inorganic materials 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 210000002858 crystal cell Anatomy 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000994 depressogenic effect Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229920000435 poly(dimethylsiloxane) Polymers 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910016048 MoW Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 125000000118 dimethyl group Chemical group [H]C([H])([H])* 0.000 description 1
- 239000004205 dimethyl polysiloxane Substances 0.000 description 1
- 235000013870 dimethyl polysiloxane Nutrition 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- CXQXSVUQTKDNFP-UHFFFAOYSA-N octamethyltrisiloxane Chemical compound C[Si](C)(C)O[Si](C)(C)O[Si](C)(C)C CXQXSVUQTKDNFP-UHFFFAOYSA-N 0.000 description 1
- 238000004987 plasma desorption mass spectroscopy Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229920005573 silicon-containing polymer Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Manufacturing & Machinery (AREA)
Abstract
本发明涉及薄膜晶体管基板及其制造方法，其可以保证对准容限并且缩减掩模步骤的数量。根据本发明的一种薄膜晶体管基板包括：选通线和数据线，所述选通线和数据线彼此交叉以限定像素，位于所述数据线下方的栅金属图案，位于所述像素中的薄膜晶体管，其具有栅极、源极以及漏极，以及像素电极，其通过连接电极连接至所述薄膜晶体管的所述漏极，其中，所述数据线具有多个第一缝隙以将所述栅金属图案与所述选通线断开。
Description
技术领域
本发明涉及薄膜晶体管基板及其制造方法，其保证了对准容限并且缩减了掩模步骤的数量。
背景技术
本申请要求2009年10月27日提交的韩国专利申请No.10-2009-0102344的优先权，此处以引证的方式并入其内容，就像在此进行了完整阐述一样。
与其它显示设备相比，作为平板显示设备中的一种的用于利用液晶来显示图像的液晶显示(LCD)设备因诸如外形薄、重量轻、驱动电压低以及功耗低的各种优点而通常遍及行业广泛使用。
LCD设备设置有具有液晶单元的矩阵的液晶板和用于驱动该液晶板的驱动电路。该液晶板具有彼此相对地设置的薄膜晶体管基板和滤色基板，并且其间设置有液晶。在上基板上形成的滤色基板具有用于防止光泄漏的黑底(black matrix)、用于生成颜色的滤色器、用于与像素电极形成电场的公共电极、以及形成在上述部件上用于液晶的配向(alignment)的上配向膜。
薄膜晶体管基板具有形成在下基板上的选通线和数据线、形成在选通线与数据线的每一个交叉部分处的作为开关器件的薄膜晶体管、针对各个液晶单元形成并且连接至薄膜晶体管的像素电极、以及在上述部件上涂敷的配向膜。薄膜晶体管响应于提供给选通线的扫描信号向像素电极提供来自数据线的像素信号。
液晶板的薄膜晶体管基板需要多个掩模步骤，这使得制造工艺变复杂并由此增加了生产成本。即，因为各个掩模步骤都包括薄膜沉积步骤、冲洗步骤、光刻步骤、蚀刻步骤、光刻胶剥落步骤、检查步骤等，所以增加了生产成本。在这些步骤中，光刻步骤因高对准精确度要求而需要昂贵的设备。当在光刻步骤期间发生未对准时，该未对准直接造成缺陷。特别的是，因为选通线、数据线以及像素电极通过不同掩模步骤形成，所以在光刻工序期间未对准的概率非常高。
因而，进行研究以缩减用于制造薄膜晶体管基板所需的掩模步骤的数量，并由此缩减生产成本。
发明内容
因此，本发明致力于提供一种薄膜晶体管基板及其制造方法，其基本上消除了因相关技术的局限性和缺点而造成的一个或更多个问题。
本发明的一个优点是提供一种薄膜晶体管基板及其制造方法，其保证对准容限并且缩减掩模步骤的数量。
本发明的附加特征和优点将在下面的描述中描述且将从描述中部分地显现，或者可以通过本发明的实践来了解。通过书面的说明书及其权利要求以及附图中特别指出的结构可以实现和获得本发明的这些和其它优点。
为了实现这些和其它优点，按照本发明的目的，作为具体和广义的描述，一种薄膜晶体管基板例如可以包括：选通线和数据线，所述选通线和数据线彼此交叉以限定像素，位于所述数据线下方的栅金属图案，位于所述像素中的薄膜晶体管，其具有栅极、源极以及漏极，以及像素电极，其通过连接电极连接至所述薄膜晶体管的所述漏极，其中，所述数据线具有多个第一缝隙以将所述栅金属图案与所述选通线断开。
在本发明的另一方面，一种用于制造薄膜晶体管基板的方法例如可以包括以下步骤：通过第一构图工序在基板上形成包括选通线、栅金属图案以及薄膜晶体管的栅极的第一导电图案组，栅绝缘图案，半导体图案，包括数据线、所述薄膜晶体管的源极和漏极的第二导电图案组，像素电极，以及用于将所述栅金属图案与所述选通线断开的多个第一缝隙；以及通过第二构图工序形成将所述漏极连接至所述像素电极的连接电极。
应当理解，本发明的上述一般描述和下述详细描述是示例性和说明性的，且旨在提供所要求保护的本发明的进一步解释。
附图说明
附图被包括在本说明书中以提供对本发明的进一步理解，并结合到本说明书中且构成本说明书的一部分，附图示出了本发明的实施方式，且与说明书一起用于解释本发明的原理。附图中：
图1示出了例示根据本发明第一实施方式的薄膜晶体管基板的平面图；
图2分别示出了在图1中沿I-I’、II-II’、III-III’以及IV-IV’线截取的薄膜晶体管基板的截面图；
图3示出了例示根据本发明第二实施方式的薄膜晶体管基板的平面图；
图4分别示出了在图3中沿V-V’、IV-IV’、VII-VII’以及VIII-VIII’线截取的薄膜晶体管基板的截面图；
图5示出了例示用于制造本发明的薄膜晶体管基板的第一构图工序的平面图；
图6示出了例示用于制造本发明的薄膜晶体管基板的第一构图工序的截面图；
图7A到7H详细示出了描述图5和6所示的第一构图工序的截面图；
图8示出了例示用于制造本发明的薄膜晶体管基板的第二构图工序的平面图；
图9示出了例示用于制造本发明的薄膜晶体管基板的第二构图工序的截面图；以及
图10A到10D详细示出了描述图8和9所示的第二构图工序的截面图。
具体实施方式
下面将详细描述本发明的实施方式，在附图中例示出了其示例。在可能的情况下，相同的标号在整个附图中代表相同或类似部件。
图1和2分别示出了例示根据本发明第一实施方式的薄膜晶体管基板的平面图和截面图。
参照图1和2，该薄膜晶体管基板包括：在下基板101上彼此交叉形成并且其间设置有栅绝缘图案112的选通线102和数据线104、邻近每一个交叉部分的薄膜晶体管130、形成在由交叉部分限定的每一个像素区域处的像素电极122、以及连接至像素电极122的存储电容器140。该薄膜晶体管基板还包括连接至选通线102的选通焊盘150和连接至数据线104的数据焊盘160。
薄膜晶体管130向像素电极122提供从数据线104提供的像素信号。为此，薄膜晶体管130包括连接至选通线102的栅极106、连接至数据线104的源极108、连接至像素电极122的与源极108相对的漏极110、与栅极106交叠并在其间设置有栅绝缘图案112以在源极108与漏极110之间形成沟道的有源层114、以及形成在有源层114的除了该沟道部分以外的其它部分上以与源极108和漏极110形成欧姆接触的欧姆接触层116。有源层114和欧姆接触层116还与存储电极142、数据线104以及数据焊盘下电极162交叠。
像素电极122形成在由选通线102和数据线104的交叉所限定的像素区域处。像素电极122具有形成在下基板101上的透明导电层105a和形成在该透明导电层105a的边缘上的栅金属层105b。像素电极122的栅金属层105b通过连接电极124连接至数据电极110的被漏接触孔120露出的一部分，并且还通过连接电极124连接至存储电极142的被存储接触孔144露出的一部分。因此，像素电极122接收从薄膜晶体管130提供的像素信号，以与形成在与薄膜晶体管基板相对的滤色基板上的公共电极形成电压差。该电压差使薄膜晶体管基板与滤色基板之间的液晶因其介电各向异性而旋转，并且控制从光源(未示出)经由像素电极122朝向滤色基板发送的光量。
还参照图1和2，形成连接电极124以使其与在接近像素孔126、漏接触孔120以及存储接触孔144的区域处的保护膜118具有边界。另选的是，参照图3和4，形成连接电极124，以使其与接近漏接触孔120和存储接触孔144的区域处的保护膜118具有边界。因为图1和2中的连接电极124定位在通过像素孔126露出的像素区域处，所以其由连接至像素电极122的透明导电层形成。同时，因为图3和4中的连接电极124与像素电极122的栅金属层105b交叠，所以其可以用不透明导电层和透明导电层中的至少任一个的单层或多层来形成。连接电极124的透明导电层可以由铟锡氧化物ITO、铟锡锌氧化物ITZO、锡氧化物TO、铟锌氧化物IZO，或SnO2形成，而连接电极124的不透明导电层可以由钼Mo、钛Ti、钽Ta，或铝Al形成。
存储电容器140与前一级选通线102和存储电极142交叠，并且其间设置有栅绝缘图案112。存储电极142通过连接电极124连接至像素电极122的被存储接触孔144露出的栅金属层105b。存储电容器140允许将在像素电极122处接收到的像素信号稳定地维持直到充入下一个像素信号为止。
选通线102通过选通焊盘150连接至选通驱动器(未示出)。选通焊盘150具有选通焊盘下电极152(其是从选通线102的延伸)，和连接至选通焊盘下电极152的顶侧的选通焊盘上电极154。选通焊盘上电极154通过穿过保护膜118的栅接触孔156连接至选通焊盘下电极152。选通焊盘上电极154与接近栅接触孔156的保护膜118形成边界。
数据线104通过数据焊盘160连接至数据驱动器(未示出)。数据焊盘160具有数据焊盘下电极162(其是从数据线104的延伸)，和连接至数据焊盘下电极162的数据焊盘上电极164。数据焊盘上电极164通过穿过保护膜118的数据接触孔166连接至数据焊盘下电极162。如图2和4所示，在数据焊盘下电极162与下基板101之间是双层栅金属图案168、栅绝缘图案112、有源层114以及欧姆接触层116。数据焊盘上电极164与接近数据接触孔166的保护膜118形成边界。
在薄膜晶体管基板中，选通线102、栅极106、栅焊盘下电极152、栅金属图案168以及像素电极122在具有透明导电层105a的基板上具有至少一个双层结构。例如，如图3所示，透明导电层105a和不透明栅金属层105b形成双层结构。透明导电层105a可以由铟锡氧化物ITO、铟锡锌氧化物ITZO、锡氧化物TO、铟锌氧化物IZO、或SnO2形成，而不透明导电层105b可以由铜Cu、铬Cr、钼Mo、钛Ti、钽Ta、或铝Al形成。
在薄膜晶体管基板中，数据线104具有多个第一缝隙128。位于数据线104之下的栅金属图案168在接近选通线102处断开，并且第一缝隙128位于数据线104的断开部分中。而且，与栅极106的一侧相对的源极108具有多个第二缝隙138。位于数据线104之下的栅金属图案168与栅极106断开，并且其间设置有第二缝隙138。与栅极106的另一侧相对的漏极110具有多个第三缝隙158。像素电极122与栅极106电气断开，并且其间设置有第三缝隙158。
对根据本发明实施方式的用于制造薄膜晶体管基板的方法进行描述。
图5和6示出了例示用于制造本发明的薄膜晶体管基板的第一构图工序的平面图和截面图。
参照图5和6，在下基板101上形成包括选通线102、栅极106、选通焊盘下电极152以及栅金属图案168的第一导电图案组；栅绝缘图案112；包括有源层114和欧姆接触层116的半导体图案；包括数据线104、源极108、漏极110、数据焊盘下电极162以及存储电极142的第二导电图案组；像素电极122；第一到第四缝隙128、138、158、148；漏接触孔120以及存储接触孔144。
详细地说，参照图7A，在下基板101上顺序地形成透明导电层105a、栅金属层105b、栅绝缘膜107、非晶硅层109、掺杂杂质n+或p+的非晶硅层111、以及源/漏金属层113。透明导电层105a可以由铟锡氧化物ITO、铟锡锌氧化物ITZO、锡氧化物TO、铟锌氧化物IZO、或SnO2形成，栅绝缘膜107可以由诸如硅氧化物SiOx或硅氮化物SiNx的无机绝缘材料形成，而栅金属层105b和源/漏金属层113可以由Al、Cr、Ti、Ta、Mo、MoW、Al/Cr、Cu、Al(Nd)、Al/Mo、Al(Nd)/Al、Al(Nd)/Cr、Mo/Al(Nd)/Mo、Cu/Mo或Ti/Al(Nd)/Ti形成。
在将蚀刻抗蚀剂(etch-resist)180涂敷在源/漏金属层113上之后，接着将具有第一到第四槽172a、172b、172c、172d以及突出部174的软模170与下基板101对准。软模170的第一槽172a具有第一深度d1，并且与要在其上形成像素电极112的区域相对。软模170的第二槽172b具有比第一槽d1更深的第二深度d2，并且与要在其上形成包括选通线102、栅极106以及选通焊盘下电极的第一导电图案组，以及漏接触孔120和存储接触孔144的区域相对。软模170的第三槽172c具有比第二槽d2更深的第三深度d3，并且与要在其上形成薄膜晶体管130的沟道区的区域相对。软模170的第四槽172d与要在其上形成包括数据线104、源极108、漏极110、数据焊盘下电极162以及存储电极142的第二导电图案组的区域相对。软模170的突出部174与第一到第四缝隙128、138、158、148以及像素区相对。
软模170可以由具有高弹性的橡胶形成，如PDMS(聚二甲基硅氧烷(Poly dimethyl siloxane))。软模170被压下至蚀刻抗蚀剂180达预定时段，以使突出部174的表面以在软模170的重力范围内的重量与下基板101的上表面保持接触。软模170的突出部174被压下直到该突出部174与源/漏金属层113接触为止。接着，如图7B所示，因为软模170与下基板101之间的压力，由软模170与蚀刻抗蚀剂180之间的表面张力和排斥力而造成了毛细力(capillary force)，所以蚀刻抗蚀剂180的一部分移动到软模170中的槽172a、172b、172c，172d中。如图7C所示，接着，将软模170去除，分别留下按第一到第四槽172a、172b、172c、172d的倒转印形状的第一到第四抗蚀剂图案180a、180b、180c、180d。第一抗蚀剂图案180a具有与软模170的第一槽172a的第一深度d1相对应的第一高度h1，第二抗蚀剂图案180b具有与软模170的第二槽172b的第二深度d2相对应的第二高度h2(h2＞h1)，第三抗蚀剂图案180c具有与软模170的第三槽172c的第三深度d3相对应的第三高度h3(h3＞h2)，而第四抗蚀剂图案180d具有与软模170的第四槽172d的第四深度d4相对应的第四高度h4(h4＞h3)。
保留在除了第一到第四抗蚀剂图案180a、180b、180c、180d以外的区域上的蚀刻抗蚀剂作为残留膜可以接着通过灰化工序去除。
参照图7D，接着，利用第一到第四抗蚀剂图案180a、180b、180c、180d作为掩模来对源/漏金属层113进行湿蚀刻，以形成包括具有多个第一缝隙128的数据线104、具有第二缝隙138的源极108、定位在像素区处具有第三缝隙158的漏极110、具有第四缝隙148的存储电极142以及数据焊盘下电极162的第二导电图案组。接着，利用第一到第四抗蚀剂图案180a、180b、180c、180d之下的掺杂杂质n+或p+的非晶硅层111、非晶硅层109、栅绝缘膜107作为掩模来执行干蚀刻，以形成具有相同图案的有源层114、欧姆接触层116以及栅绝缘图案112。接着，利用第一到第四抗蚀剂图案180a、180b、180c、180d作为掩模来对栅金属层105b和透明导电层105a进行湿蚀刻。在这种情况下，对透明导电层105a和栅金属层105b进行过蚀刻，以使线宽小于栅绝缘图案112的线宽。结果，形成具有双层结构的第一导电图案，其包括栅金属图案168、选通线102、栅极106、选通焊盘下电极152以及像素电极122。
在源/漏金属层113、掺杂杂质n+或p+的非晶硅层111、非晶硅层109、栅绝缘膜107、栅金属层105b以及透明导电层105a的蚀刻工序期间，第一到第四缝隙128、138、158、148被用作蚀刻溶液或蚀刻气体的引入通道。通过第一到第四缝隙128、138、158、148露出的掺杂杂质n+或p+的非晶硅层111、非晶硅层109、栅绝缘膜107、栅金属层105b以及透明导电层105a在蚀刻相应薄膜层的时候被去除。栅金属层105b和透明导电层105a的过蚀刻促使去除位于第一到第四缝隙128、138、158、148之间的源/漏金属层之下的栅金属层105b和透明导电层105a。结果，在选通线102与栅金属图案168之间、栅极106与栅金属图案168之间、栅极106与像素电极122之间、以及选通线102与像素电极122之间形成了断开。
参照图7E，接着，利用氧气O2等离子对第一到第四抗蚀剂图案180a、180b、180c、180d进行灰化，以从要形成像素电极122的区域去除第一抗蚀剂图案180a，并使第二到第四抗蚀剂图案180b、180c、180d变薄。利用第二到第四抗蚀剂图案180b、180c、180d作为掩模，接着对像素区处的漏极110进行湿蚀刻，对有源层114、欧姆接触层116以及栅绝缘图案112进行干蚀刻、并且对像素电极122上的栅金属层105b进行湿蚀刻，以露出像素电极122的透明导电层105a。
参照图7F，利用氧气等离子O2对第二到第四抗蚀剂图案180b、180c、180d进行灰化，以去除第二抗蚀剂图案180b，并使第三到第四抗蚀剂图案180c、180d变薄。利用第三到第四抗蚀剂图案180c、180d作为掩模，接着对随着去除第二抗蚀剂图案而露出的漏极110和存储电极142进行湿蚀刻，并且对有源层114、欧姆接触层116以及栅绝缘图案112进行干蚀刻。结果，露出选通线102和选通焊盘下电极152，并且形成漏接触孔120和存储接触孔144。
参照图7G，利用氧气等离子O2对第三到第四抗蚀剂图案180c、180d进行灰化，以从要形成薄膜晶体管的沟道区的区域去除第三抗蚀剂图案180c，并使第四抗蚀剂图案180d变薄。利用第四抗蚀剂图案180d作为掩模，接着对随着去除第三抗蚀剂图案180c而露出的源/漏金属层进行湿蚀刻，并且对欧姆接触层116进行干蚀刻。结果，在源极108与漏极110之间形成由有源层114构成的沟道。接着将第四抗蚀剂图案180d从第二导电图案组的上侧剥离，如图7H所示。
如上所述，通过利用蚀刻抗蚀剂和软模的第一构图工序形成了第一和第二导电图案组、半导体图案以及像素电极。然而，根据本发明的薄膜晶体管基板可以通过利用具有由光掩模形成的第一到第四高度的光刻胶图案的一道构图工序来制造。
图8和9示出了例示用于制造本发明的薄膜晶体管基板的第二构图工序的平面图和截面图。
参照图8和9，在具有通过第一构图工序而形成在其上的第二导电图案组的下基板101上，形成具有栅接触孔156、数据接触孔166以及像素孔126的保护膜118，和具有连接电极124、选通焊盘上电极154以及数据焊盘上电极164的第三导电图案组。第三导电图案组与保护膜118形成边界，而没有与保护膜118交叠。这将参照图10A到10C进行详细描述。
参照图10A，将保护膜118形成在具有通过第一构图工序形成在其上的第二导电图案组的下基板101上。保护膜118可以由与栅绝缘图案112类似的无机材料，或有机绝缘材料形成。接着，通过光刻工序将光刻胶图案190形成在要在其上形成保护膜118的区域处。接着，利用光刻胶图案190作为掩模来蚀刻保护膜118，以形成栅接触孔156、数据接触孔166、以及像素孔126，如图10B所示。穿过保护膜118的像素孔126露出像素电极122。穿过保护膜118的漏接触孔120、存储接触孔144以及栅接触孔156露出选通焊盘下电极152。穿过保护膜118的数据接触孔166露出数据焊盘下电极162。
参照图10C，通过诸如溅射法的沉积工序，将透明导电层192形成在下基板101的其上保留有光刻胶图案190的整个表面上。透明导电层192可以由铟锡氧化物ITO、铟锡锌氧化物ITZO、锡氧化物TO、铟锌氧化物IZO、或SnO2形成。通过掀离工序将光刻胶图案190和交叠的透明导电层192一起去除，以对透明导电层192进行构图。结果，形成了具有连接电极124、选通焊盘上电极154以及数据焊盘上电极164的第三导电图案组。第三导电图案组与保护膜118形成边界，而没有与保护膜118交叠。
详细地说，连接电极124与接近像素孔126的保护膜118形成边界，通过漏接触孔120连接至漏极110和像素电极122的栅金属层105b，并且直接地连接至像素电极122的透明导电层105a。选通焊盘上电极154与接近栅接触孔156的保护膜118形成边界，并且连接至选通焊盘下电极152。数据焊盘上电极164与接近数据接触孔166的保护膜118形成边界，并且连接至数据焊盘下电极162。
根据本发明的薄膜晶体管及其制造方法具有以下优点。通过一道构图工序形成包括选通线的第一导电图案组、像素电极以及包括数据线的第二导电图案组。结果，本发明的薄膜晶体管及其制造方法缩减了制造步骤的数量并由此节省了生产成本。而且，因为缩减了用于形成第一导电图案组、像素电极以及第二导电图案组所需的对准步骤的数量，所以可以最小化或防止因未对准而造成的缺陷。
对于本领域技术人员而言很明显，在不偏离本发明的精神或范围的条件下，可以在本发明中做出各种修改和变型。因而，本发明旨在涵盖落入所附权利要求及其等同物的范围内的本发明的修改和变型。
Claims (23)
1.一种薄膜晶体管基板，该薄膜晶体管基板包括：
选通线和数据线，所述选通线和数据线彼此交叉以限定像素，
位于所述数据线下方的栅金属图案，
位于所述像素中的薄膜晶体管，其具有栅极、源极以及漏极，以及
像素电极，其通过连接电极连接至所述薄膜晶体管的所述漏极，
其中，所述数据线具有多个第一缝隙以将所述栅金属图案与所述选通线断开。
2.根据权利要求1所述的薄膜晶体管基板，其中，所述源极从所述数据线延伸，并且具有多个第二缝隙以将所述栅金属图案与所述栅极断开。
3.根据权利要求2所述的薄膜晶体管基板，其中，所述漏极具有多个第三缝隙以将所述像素电极与所述栅极断开。
4.根据权利要求3所述的薄膜晶体管基板，该薄膜晶体管基板还包括存储电容器电极，该存储电容器电极与所述选通线部分地交叠，其中，所述存储电容器电极具有多个第四缝隙以将所述像素电极与所述选通线断开。
5.根据权利要求1所述的薄膜晶体管基板，其中，所述选通线和所述薄膜晶体管的所述栅极至少具有包括透明导电层和不透明导电层的双层结构。
6.根据权利要求5所述的薄膜晶体管基板，其中，所述像素电极包括所述透明导电层和所述不透明导电层，并且其中，所述像素电极的所述透明导电层被所述不透明导电层包围。
7.根据权利要求1所述的薄膜晶体管基板，其中，所述薄膜晶体管的所述漏极通过漏接触孔利用所述连接电极连接至所述像素电极的所述不透明导电层。
8.根据权利要求7所述的薄膜晶体管基板，其中，所述漏接触孔穿过所述漏极、欧姆接触层、有源层、栅绝缘膜，并且露出所述像素电极的所述不透明导电层。
9.根据权利要求1所述的薄膜晶体管基板，该薄膜晶体管基板还包括选通焊盘，该选通焊盘从所述选通线延伸并且具有选通焊盘下电极和选通焊盘上电极，其中，所述选通焊盘上电极通过栅接触孔连接至所述选通焊盘下电极。
10.根据权利要求1所述的薄膜晶体管基板，该薄膜晶体管基板还包括数据焊盘，该数据焊盘从所述数据线延伸并且具有数据焊盘下电极和数据焊盘上电极，其中，所述数据焊盘上电极通过数据接触孔连接至所述数据焊盘下电极。
11.根据权利要求10所述的薄膜晶体管基板，其中，所述数据焊盘包括位于所述数据焊盘下电极与所述数据焊盘上电极之间的栅绝缘图案、有源层以及欧姆接触层。
12.一种用于制造薄膜晶体管基板的方法，该方法包括以下步骤：
通过第一构图工序在基板上形成包括选通线、栅金属图案以及薄膜晶体管的栅极的第一导电图案组，栅绝缘图案，半导体图案，包括数据线、所述薄膜晶体管的源极和漏极的第二导电图案组，像素电极，以及用于将所述栅金属图案与所述选通线断开的多个第一缝隙；以及
通过第二构图工序形成将所述漏极连接至所述像素电极的连接电极。
13.根据权利要求12所述的方法，其中，所述第一构图工序还包括以下步骤：在所述源极中形成多个第二缝隙以将所述栅金属图案与所述栅极断开。
14.根据权利要求13所述的方法，其中，所述第一构图工序还包括以下步骤：在所述漏极中形成多个第三缝隙以将所述像素电极与所述栅极断开。
15.根据权利要求14所述的方法，其中，所述第一构图工序还包括以下步骤：在与所述选通线部分地交叠的存储电容器电极中形成多个第四缝隙以将所述像素电极与所述选通线断开。
16.根据权利要求12所述的方法，其中，所述第一构图工序包括以下步骤：利用软模形成具有至少四个不同高度的蚀刻抗蚀剂。
17.根据权利要求12所述的方法，其中，所述第一构图工序包括以下步骤：
在所述基板上顺序地形成透明导电层、栅金属层、栅绝缘膜、非晶硅层、掺杂非晶硅层、以及源/漏金属层，
在所述源/漏金属层上形成具有第一到第四高度的抗蚀剂图案，
利用具有第一到第四高度的所述抗蚀剂图案作为掩模，顺序地蚀刻所述源/漏金属层、所述掺杂非晶硅层、所述非晶硅层、所述栅绝缘膜、所述栅金属层、以及所述透明导电层，
对具有所述第一到第四高度的所述抗蚀剂图案进行灰化，以去除所述第一高度，并且使所述第二到第四高度降低，
利用具有所述第二到第四高度的所述抗蚀剂图案作为掩模，顺序地蚀刻所述源/漏金属层、所述掺杂非晶硅层、所述非晶硅层、所述栅绝缘膜、所述栅金属层、以及所述透明导电层，
对具有所述第二到第四高度的所述抗蚀剂图案进行灰化，以去除所述第二高度，并且使所述第三高度和第四高度降低，
利用具有所述第三高度和所述第四高度的所述抗蚀剂图案作为掩模，顺序地蚀刻位于像素区域处的所述源/漏金属层、所述掺杂非晶硅层、所述非晶硅层、所述栅绝缘膜，
对具有所述第三到第四高度的所述抗蚀剂图案进行灰化，以去除所述第三高度，并且使所述第四高度降低，
利用具有所述第四高度的所述抗蚀剂图案作为掩模，顺序地蚀刻位于所述源极与所述漏极之间的所述源/漏金属层、和所述掺杂非晶硅层，以及
剥离具有所述第四高度的所述抗蚀剂图案。
18.根据权利要求12所述的方法，其中，所述第二构图工序包括以下步骤：
在具有通过所述第一构图工序而形成的所述第二导电图案组的所述基板上形成保护膜，
在所述保护膜上形成光刻胶图案，
利用所述光刻胶图案作为掩模来蚀刻所述保护膜，以形成像素孔、栅接触孔、以及数据接触孔，
在所述基板的整个表面上形成透明导电层，以覆盖所述光刻胶图案，以及
通过掀离工序去除其上保留有所述透明导电层的所述光刻胶图案，以形成连接电极。
19.根据权利要求12所述的方法，其中，所述选通线和所述薄膜晶体管的所述栅极用包括透明导电层和不透明导电层的至少两层来形成。
20.根据权利要求19所述的方法，其中，所述像素电极用包括所述透明导电层和所述不透明导电层的至少两层来形成，并且其中，所述像素电极的所述透明导电层被所述不透明导电层包围。
21.根据权利要求12所述的方法，该方法还包括以下步骤：形成选通焊盘，该选通焊盘从所述选通线延伸并且具有选通焊盘下电极和选通焊盘上电极，所述选通焊盘下电极通过所述第一构图工序形成，并且所述选通焊盘上电极通过所述第二构图工序形成，其中，所述选通焊盘上电极通过栅接触孔连接至所述选通焊盘下电极。
22.根据权利要求12所述的方法，该方法还包括以下步骤：形成数据焊盘，该数据焊盘从所述数据线延伸并且具有数据焊盘下电极和数据焊盘上电极，所述数据焊盘下电极通过所述第一构图工序形成，并且所述数据焊盘上电极通过所述第二构图工序形成，其中，所述数据焊盘上电极通过数据接触孔连接至所述数据焊盘下电极。
23.根据权利要求22所述的方法，其中，所述数据焊盘包括位于所述数据焊盘下电极与所述数据焊盘上电极之间的栅绝缘图案、有源层、以及欧姆接触层。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090102344A KR101568268B1 (ko) | 2009-10-27 | 2009-10-27 | 박막트랜지스터 기판 및 그 제조 방법 |
| KR10-2009-0102344 | 2009-10-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102054846A true CN102054846A (zh) | 2011-05-11 |
| CN102054846B CN102054846B (zh) | 2012-10-31 |
Family
ID=43897635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010293737 Expired - Fee Related CN102054846B (zh) | 2009-10-27 | 2010-09-25 | 薄膜晶体管基板及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8304776B2 (zh) |
| KR (1) | KR101568268B1 (zh) |
| CN (1) | CN102054846B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102637636A (zh) * | 2011-08-24 | 2012-08-15 | 京东方科技集团股份有限公司 | 有机薄膜晶体管阵列基板及其制作方法和显示装置 |
| CN104205341A (zh) * | 2012-04-04 | 2014-12-10 | 夏普株式会社 | 半导体器件及其制造方法 |
| CN109638130A (zh) * | 2013-06-27 | 2019-04-16 | 晶元光电股份有限公司 | 发光装置 |
| CN111312763A (zh) * | 2014-03-07 | 2020-06-19 | 三星显示有限公司 | 显示装置及其制造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8541296B2 (en) * | 2011-09-01 | 2013-09-24 | The Institute of Microelectronics Chinese Academy of Science | Method of manufacturing dummy gates in gate last process |
| TW201423206A (zh) * | 2012-12-14 | 2014-06-16 | Au Optronics Corp | 液晶顯示面板 |
| CN103745978B (zh) * | 2014-01-03 | 2016-08-17 | 京东方科技集团股份有限公司 | 显示装置、阵列基板及其制作方法 |
| CN104795407B (zh) * | 2015-04-23 | 2016-02-24 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板、显示装置 |
| KR102649645B1 (ko) * | 2016-09-23 | 2024-03-22 | 삼성디스플레이 주식회사 | 표시 장치 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6184948B1 (en) * | 1997-02-11 | 2001-02-06 | Lg Electronics Inc. | Liquid crystal display device having a plurality of error detecting shorting bars and a method of manufacturing the same |
| CN1992291A (zh) * | 2005-12-30 | 2007-07-04 | Lg.菲利浦Lcd株式会社 | 薄膜晶体管基板及其制造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6861365B2 (en) | 2002-06-28 | 2005-03-01 | Hewlett-Packard Development Company, L.P. | Method and system for forming a semiconductor device |
| US7059834B2 (en) | 2003-01-24 | 2006-06-13 | United Technologies Corporation | Turbine blade |
| US7070406B2 (en) | 2003-04-29 | 2006-07-04 | Hewlett-Packard Development Company, L.P. | Apparatus for embossing a flexible substrate with a pattern carried by an optically transparent compliant media |
| US7202179B2 (en) | 2004-12-22 | 2007-04-10 | Hewlett-Packard Development Company, L.P. | Method of forming at least one thin film device |
| US7521313B2 (en) | 2005-01-18 | 2009-04-21 | Hewlett-Packard Development Company, L.P. | Thin film device active matrix by pattern reversal process |
| US7585424B2 (en) | 2005-01-18 | 2009-09-08 | Hewlett-Packard Development Company, L.P. | Pattern reversal process for self aligned imprint lithography and device |
| US7341893B2 (en) | 2005-06-02 | 2008-03-11 | Hewlett-Packard Development Company, L.P. | Structure and method for thin film device |
| US7541227B2 (en) | 2005-06-02 | 2009-06-02 | Hewlett-Packard Development Company, L.P. | Thin film devices and methods for forming the same |
| US7291564B1 (en) | 2006-04-28 | 2007-11-06 | Hewlett-Packard Development Company, L.P. | Method and structure for facilitating etching |
-
2009
- 2009-10-27 KR KR1020090102344A patent/KR101568268B1/ko active IP Right Grant
-
2010
- 2010-09-08 US US12/877,591 patent/US8304776B2/en not_active Expired - Fee Related
- 2010-09-25 CN CN 201010293737 patent/CN102054846B/zh not_active Expired - Fee Related
-
2012
- 2012-10-17 US US13/654,023 patent/US8969875B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6184948B1 (en) * | 1997-02-11 | 2001-02-06 | Lg Electronics Inc. | Liquid crystal display device having a plurality of error detecting shorting bars and a method of manufacturing the same |
| CN1992291A (zh) * | 2005-12-30 | 2007-07-04 | Lg.菲利浦Lcd株式会社 | 薄膜晶体管基板及其制造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102637636A (zh) * | 2011-08-24 | 2012-08-15 | 京东方科技集团股份有限公司 | 有机薄膜晶体管阵列基板及其制作方法和显示装置 |
| WO2013026360A1 (zh) * | 2011-08-24 | 2013-02-28 | 京东方科技集团股份有限公司 | 有机薄膜晶体管阵列基板及其制作方法和显示装置 |
| US8871562B2 (en) | 2011-08-24 | 2014-10-28 | Boe Technology Group Co., Ltd. | Organic thin film transistor array substrate and method for manufacturing the same, and display device |
| CN104205341A (zh) * | 2012-04-04 | 2014-12-10 | 夏普株式会社 | 半导体器件及其制造方法 |
| CN104205341B (zh) * | 2012-04-04 | 2017-04-05 | 夏普株式会社 | 半导体器件及其制造方法 |
| CN109638130A (zh) * | 2013-06-27 | 2019-04-16 | 晶元光电股份有限公司 | 发光装置 |
| CN111312763A (zh) * | 2014-03-07 | 2020-06-19 | 三星显示有限公司 | 显示装置及其制造方法 |
| CN111312763B (zh) * | 2014-03-07 | 2023-05-05 | 三星显示有限公司 | 显示装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110045674A (ko) | 2011-05-04 |
| US20110095295A1 (en) | 2011-04-28 |
| KR101568268B1 (ko) | 2015-11-11 |
| CN102054846B (zh) | 2012-10-31 |
| US8969875B2 (en) | 2015-03-03 |
| US8304776B2 (en) | 2012-11-06 |
| US20130037810A1 (en) | 2013-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102054846B (zh) | 薄膜晶体管基板及其制造方法 | |
| CN100547802C (zh) | 电光装置、电子设备、及电光装置的制造方法 | |
| US7599014B2 (en) | Method for fabricating pixel array substrate | |
| CN103219391B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN105097947B (zh) | 薄膜晶体管阵列基板及其制造方法 | |
| CN100480827C (zh) | 用于液晶显示板的薄膜晶体管基板及其制造方法 | |
| CN101114657B (zh) | 显示面板、掩模及其制造方法 | |
| US7679088B2 (en) | Thin-film transistor and fabrication method thereof | |
| CN102023432B (zh) | Ffs型tft-lcd阵列基板及其制造方法 | |
| CN103872061A (zh) | 阵列基板及其制造方法 | |
| US20060289867A1 (en) | Liquid crystal display device capable of reducing leakage current, and fabrication method thereof | |
| US6383926B2 (en) | Method of manufacturing a transistor | |
| CN101587272A (zh) | 液晶显示器件及其制造方法 | |
| CN108873508A (zh) | 阵列基板的制造方法 | |
| KR20100028367A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
| CN101320740A (zh) | 显示基板,显示基板制造方法和具有显示基板的显示设备 | |
| CN101436569B (zh) | 薄膜晶体管阵列基板的制造方法及显示装置 | |
| CN101645417A (zh) | 薄膜晶体管阵列基板的制造方法 | |
| CN100543969C (zh) | 液晶显示器的阵列基板及其制造方法 | |
| CN102044490B (zh) | 制造薄膜晶体管阵列基板的方法 | |
| KR101159388B1 (ko) | 액정표시소자와 그 제조 방법 | |
| CN201252101Y (zh) | 薄膜晶体管阵列基板 | |
| KR20070104090A (ko) | 액상의 유기 반도체물질을 이용한 액정표시장치용 어레이기판의 제조방법 | |
| US20090251656A1 (en) | Display substrate and method for manufacturing the same | |
| KR101066484B1 (ko) | 액정표시소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121031 Termination date: 20180925 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |