KR101066484B1 - 액정표시소자의 제조방법 - Google Patents

액정표시소자의 제조방법 Download PDF

Info

Publication number
KR101066484B1
KR101066484B1 KR1020040065725A KR20040065725A KR101066484B1 KR 101066484 B1 KR101066484 B1 KR 101066484B1 KR 1020040065725 A KR1020040065725 A KR 1020040065725A KR 20040065725 A KR20040065725 A KR 20040065725A KR 101066484 B1 KR101066484 B1 KR 101066484B1
Authority
KR
South Korea
Prior art keywords
conductive pattern
forming
film
gate
liquid crystal
Prior art date
Application number
KR1020040065725A
Other languages
English (en)
Other versions
KR20060017162A (ko
Inventor
박광섭
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020040065725A priority Critical patent/KR101066484B1/ko
Publication of KR20060017162A publication Critical patent/KR20060017162A/ko
Application granted granted Critical
Publication of KR101066484B1 publication Critical patent/KR101066484B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명은 씨일제 외부로 돌출되는 도전패턴 부분이 전식되지 않도록 하기 위해 도전패턴을 대기중에 노출되지 않도록 형성하는 것을 특징으로 하는 액정표시소자의 제조방법에 관한 것으로, 제 1 기판 상에 게이트 배선 및 게이트 전극을 형성하는 단계와, 상기 제 1 기판의 가장자리에 형성되고 일부에 제 1 오픈영역을 가지는 도전패턴을 형성하는 단계와, 상기 게이트 전극 상부에 게이트 절연막을 사이에 두고 반도체층을 형성하는 단계와, 상기 게이트 배선에 수직교차하여 화소를 정의하는 데이터 배선 및 소스/드레인 전극을 형성하는 단계와, 상기 데이터 배선을 포함한 전면에 보호막을 형성한 후, 그 위에 드라이 필름 레지스트를 도포하고 패터닝하는 단계와, 상기 드라이 필름 레지스트 사이로 노출된 게이트 절연막 및 보호막을 제거하여 제 2 오픈영역을 형성하는 단계와, 상기 드라이 필름 레지스트를 포함한 전면에 투명도전막을 증착한후, 상기 드라이 필름 레지스트를 리프트-오프시켜 상기 제 2 오픈영역 내부에 투명도전막을 남기고 화소 내부에 화소전극을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
Figure R1020040065725
도전패턴, 공통전압라인, 씨일제, 전식

Description

액정표시소자의 제조방법{Method For Fabricating Liquid Crystal Display Device}
도 1은 일반적인 액정표시소자의 평면도.
도 2는 종래 기술에 의한 공통전압라인을 나타낸 평면도.
도 3은 도 1 및 도 2의 Ⅰ-Ⅰ'선상에서의 절단면도.
도 4는 본 발명에 의한 공통전압라인을 나타낸 평면도.
도 5는 도 4의 Ⅱ-Ⅱ'선상에서의 절단면도.
도 6a 내지 도 6e는 본 발명에 의한 액정표시소자의 공정단면도.
*도면의 주요 부분에 대한 부호설명
110 : 하부기판 111 : 도전패턴
111a: 제 1 오픈영역 132 : 게이트 전극
133 : 게이트 절연막 134 : 반도체층
135a : 소스전극 135b : 드레인 전극
136 : 보호막 137 : 화소전극
150 : 씨일제 160 : 제 2 오픈영역
170 : ITO막 190 : 드라이 필름 레지스트
본 발명은 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 도전패턴의 대기 노출을 방지하여 전식현상을 방지하고자 하는 액정표시소자의 제조방법에 관한 것이다.
평판표시소자로서 최근 각광받고 있는 액정표시소자는 콘트라스트(contrast) 비가 크고, 계조 표시나 동화상 표시에 적합하며 전력소비가 작다는 장점 때문에 활발한 연구가 이루어지고 있다.
특히, 얇은 두께로 제작될 수 있어 장차 벽걸이 TV와 같은 초박형(超薄形) 표시장치로 사용될 수 있을 뿐만 아니라, 무게가 가볍고 전력소비도 CRT 브라운관에 비해 상당히 적어 배터리로 동작하는 노트북 컴퓨터의 디스플레이로 사용되는 등, 차세대 표시장치로서 각광을 받고 있다.
이러한 액정표시소자는 일반적으로, 게이트 배선 및 데이터 배선에 의해 정의된 각 화소 영역에 박막트랜지스터(TFT:Thin Film Transistor)와 화소전극이 형성된 하부 기판과, 컬러필터층 및 공통전극이 형성된 상부기판이 서로 대향되도록 배치되고, 그 사이에 유전 이방성을 갖는 액정층이 형성되는 구조를 가져, 화소 선택용 어드레스(address) 배선을 통해 수십 만개의 화소에 부가된 TFT를 스위칭 동작시켜 해당 화소에 전압을 인가해 주는 방식으로 구동된다.
이하, 첨부된 도면을 참고로 하여 구체적으로 살펴보면 다음과 같다.
도 1은 일반적인 액정표시소자의 평면도이고, 도 2는 종래 기술에 의한 공통 전압라인을 나타낸 평면도이며, 도 3은 도 1 및 도 2의 Ⅰ-Ⅰ'선상에서의 절단면도이다.
먼저, 상기 하부기판(10)은, 도 1에 도시된 바와 같이, 액티브 영역(60) 및 패드부 영역(61)으로 구분되는바, 상기 액티브 영역(60)에는 복수개의 게이트 배선(32), 데이터 배선(35), 박막트랜지스터(TFT)와, 화소전극(37)이 형성되고, 패드부 영역에는 게이트 드라이버의 게이트 구동신호를 상기 각 게이트 배선에 인가하기 위해 상기 게이트 배선(32)에서 연장 형성된 복수개의 게이트 패드(42)와, 데이터 드라이버의 데이터 신호를 상기 각 데이터 배선에 인가하기 위해 상기 데이터 배선(35)에서 연장 형성된 복수개의 데이터 패드(45)가 형성되어 각종 신호를 공급하는 구동회로부와 연결된다.
즉, 상기의 게이트 패드(42) 및 데이터 패드(45)를 통해 구동회로부에서 공급하는 데이터 입력신호가 자체의 제어신호에 따라 분리되어 각 화소전극(37)에 전달되는데, 각 화소전극(37)에 전달된 신호에 의해 전계가 형성된다. 이것은 상부기판(20) 전면에 형성된 공통전극과 함께 수직전계를 형성하여 액정층의 배열을 제어한다.
상기 공통전극에 전계를 형성하기 위해서는 하부기판(10)에 접속되는 구동회로부와 전기적으로 연결되어야 하는데, 상기 구동회로부의 공통전압 발생부(30)에서 발생하는 공통전압을 전달받는다.
여기서, 하부기판(10)과 상부기판(20)에 형성된 공통전극을 서로 연결하기 위해서, 도 1에 도시된 바와 같이, Ag도트(12) 및 상기 Ag도트(12) 사이에 스트라 이프 형태로 형성된 도전패턴(11)이 요구되는데, 상기 도전패턴(11)은 하부기판(10)의 패드부 영역에 형성되고, 상기 Ag도트(12)는 상,하부 기판의 합착 이전에 상기 도전패턴(11) 양끝에 각각 형성된다.
구체적으로, 두개의 Ag도트(12)와 하나의 도전패턴(11)을 포함한 공통전압라인은 하부기판(10) 상에 적어도 둘 이상 형성되는데, 상기 Ag도트(12)는 구(sphere) 형상으로 인쇄되어 전도성을 가지게 되며, 하부기판(10) 상의 A,B,C,D지점에 위치하게 된다. A 및 C지점의 Ag도트(12)에는 공통전압 발생부(30)로부터 공통전압이 공급되고, B 및 D지점의 Ag도트(12)에는 도전패턴(11)을 통해 A 및 C지점에서의 공통전압이 전달된다.
이러한 Ag도트(12)가 상부기판(20)에 형성된 공통전극에 전기적으로 접속되어 상부기판(20)의 공통전극에 공통전압을 인가시키는 것이다.
한편, 상기 하부기판(10) 상의 게이트 배선(32), 게이트 패드(42), 데이터 배선(35), 데이터 패드(45), 박막트랜지스터(TFT), 화소전극(37), 도전패턴(11) 등을 형성하기 위해서는 포토식각공정을 여러번 수행하여야 하는데, 최근, 포토식각공정의 횟수를 줄이고자 하는 연구가 계속되고 있다.
일예로, 3번의 포토식각공정을 수행하여 하부기판(10)의 패턴을 형성하는 공정이 제안되었는데(도2 및 도3참고), 첫번째 포토식각공정에 의해 게이트 배선(32), 게이트 패드(42), 박막트랜지스터의 게이트 전극 및 도전패턴(11)을 형성하고, 두번째 포토식각공정에 의해 데이터 배선(35), 데이터 패드(45) 및 박막트랜지스터의 반도체층과 소스/드레인 전극을 형성하며, 세번째 포토식각공정에 의해 게 이트 절연막(33) 및 보호막(36)을 선택적으로 오픈함과 동시에 화소전극(37)을 형성한다. 이 때, 상기 게이트 배선을 형성한 후 전면에 게이트 절연막(33)을 형성하는 공정과 상기 데이터 배선을 형성한 후 전면에 보호막(36)을 형성하는 공정이 수행된다.
여기서, 상기 세번째 포토식각공정에서는 드라이 필름 레지스트(dry film resist,DFR)를 사용하는 리프트-오프 공정을 적용하는데, 구체적으로, 게이트 절연막(33) 및 보호막(36) 상에 드라이 필름 레지스트(도시하지 않음)를 라미네이팅하고 포토식각공정을 통해 노광 및 현상한 후, 현상된 드라이 필름 레지스트가 제거된 부분의 게이트 절연막(33) 및 보호막(36)을 식각하여 오픈영역(60)을 형성한다. 그리고, 드라이 필름 레지스트 상에 전극용 물질인 ITO(Indium Tin Oxide)(70)를 전면에 도포하고 건조한 후 상기 드라이 필름 레지스트(DFR)를 스트립하는 방식으로 이루어진다. 이 때, 상기 오픈영역(60)을 통해 드라이 필름 레지스트와 보호막(36)의 접촉 계면에 스트리퍼가 침투하게 된다.
이와같은 리프트-오프 공정을 통해서, 화소내부의 게이트 절연막 및 보호막이 제거된 오픈영역(60)에는 ITO(70)가 제거되지 않고 잔존하게 되는데, 이로써 ITO가 패터닝되어 화소전극(37)이 되는 것이다.
다만, 도 3에 도시된 ITO(70)는 스트리퍼의 침투경로를 형성하기 위해 구비된 오픈영역(60)에 잔존하는 것으로, 일종의 리프트-오프 공정에 의해 생기는 더미 패턴이라 할 수 있다.
한편, 상,하부 기판을 대향합착시키기 위해 기판 가장자리에 형성되는 씨일 제(50)는 상기 도전패턴(11)과 일정부분 오버랩된다. 상기 도전패턴(11)은 공통전압의 원활한 흐름을 위해서 최소한 폭을 유지해야 하므로 씨일제(50)의 폭에 비해 크게 형성된다.
그러나, 씨일제(50)를 기준으로 외부에 형성되어 있는 ITO(70)와 도전패턴(11)은 오픈영역(60)을 통해 외부에 노출되어 있어, 고온중 습기가 침투할 경우 ITO(70)와 도전패턴(11)의 콘택부분에서 전식이 발생하게 된다. 도전패턴(11)에 발생하는 전식은 공통전압의 전달에 장애가 되므로 소자의 신뢰성을 떨어뜨리는 요인으로 작용하게 된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출한 것으로, 씨일제 외부에 형성되는 도전패턴이 외부로 노출되는 것을 방지하여 도전패턴 및 ITO의 접촉계면에 전식이 발생하지 않도록 함으로써 소자의 신뢰성을 강화하고자 하는 액정표시소자의 제조방법을 제공하는데 그 목적이 있다.
본 발명의 목적을 달성하기 위한 액정표시소자의 제조방법은 제 1 기판 상에 게이트 배선, 게이트 전극 및 게이트 패드를 형성하는 단계와, 상기 제 1 기판의 가장자리에 형성되고 일부에 제 1 오픈영역을 가지는 도전패턴을 형성하는 단계와, 상기 게이트 전극 상부에 게이트 절연막을 사이에 두고 반도체층을 형성하는 단계와, 상기 게이트 배선에 수직교차하여 화소를 정의하는 데이터 배선을 형성하고, 동시에 소스/드레인 전극 및 데이터 패드를 형성하는 단계와, 상기 데이터 배선을 포함한 전면에 보호막을 형성하는 단계와, 상기 보호막 상부에 드라이 필름 레지스트를 도포하고 패터닝하는 단계와, 상기 드라이 필름 레지스트 사이로 노출된 게이트 절연막 및 보호막을 제거하여 제 2 오픈영역을 형성하는 단계와, 상기 드라이 필름 레지스트를 포함한 전면에 투명도전막을 증착한후, 상기 드라이 필름 레지스트를 리프트-오프시켜 상기 제 2 오픈영역 내부에 투명도전막을 남기고 화소 내부에 화소전극을 형성하는 단계와, 상기 제 1 기판 가장자리에 씨일제를 형성한 후 액정층을 사이에 두고 제 2 기판과 대향합착시키는 단계를 포함하여 이루어지는 것을 특징으로 한다.
즉, 도전패턴의 폭이 씨일제의 폭보다 커서 상기 씨일제 내외측으로 도전패턴이 돌출되는데, 씨일제 외측으로 상기 도전패턴이 대기중에 노출되어 고온고습하에서 전식되는 것을 방지하기 위해, 절연막의 오픈영역 부분의 도전패턴을 선택적으로 제거하여 대기중으로 노출되지 않도록 하는 것을 특징으로 한다.
절연막의 오픈영역 사이로 도전패턴과 ITO막이 노출되어 서로 콘택되어 있던 종래와 달리, 본 발명에서는 절연막의 오픈영역 사이에 도전패턴이 노출되지 않도록 패터닝하고 ITO막만 남도록 형성하는 것을 특징으로 한다.
여기서, 상기 도전패턴은 씨일제 외측에 한하여 일부만 제거함으로써 공통전압이 큰 저항없이 흐를 수 있게 한다. 참고로, 상기 절연막의 오픈영역은 드라이 필름 레지스트용 스트리퍼의 침투경로로써, 리프트-오프 공정시 반드시 요구되는 구성요소이다.
이하, 첨부된 도면을 참조로 하여 본 발명에 의한 액정표시소자의 제조방법 을 살펴본다.
도 4는 본 발명에 의한 공통전압라인을 나타낸 평면도이고, 도 5는 도 4의 Ⅱ-Ⅱ'선상에서의 절단면도이며, 도 6a 내지 도 6e는 본 발명에 의한 액정표시소자의 공정단면도이다.
본 발명에 의한 액정표시소자는 접착제 역할을 하는 씨일제(150)에 의해 컬러필터층 및 공통전극이 형성되어 있는 상부기판과 각종 배선 및 TFT가 형성되어 있는 하부기판이 서로 대향합착되어 구성되는데, 상기 하부기판은 TFT 및 화소전극이 형성되어 화상을 디스플레이하는 액티브 영역과 각종 신호를 발생시키는 외부 구동회로부가 부착되는 패드부 영역으로 구분된다.
이 때, 상기 패드부 영역에는 상기 구동회로부의 공통전압 신호를 상부기판의 공통전극에 전달하기 위해서 도전패턴(111)이 더 구비되는데, 상기 도전패턴(111)은, 도 4 및 도 5에 도시된 바와 같이, 하부기판(110) 상에 형성되며, 상기 도전패턴(111) 상부에 씨일제(150)가 인쇄된다.
상기 도전패턴(111)은 적어도 하나 이상 기판 가장자리에 형성되며, 일 끝단은 공통전압을 인가받기 위해서 공통전압발생부에 연결되어 있다. 그리고, 각 도전패턴의 양 끝단에는 도전물질 일예로, Ag가 인쇄되어 공통전극과 도전패턴을 전기적으로 연결시킨다. 결국, 공통전압발생부에서의 공통전압이 상부기판의 공통전극에까지 전달된다.
한편, 상기 씨일제(150)를 기준으로 내측으로는 진공상태에서 액정이 채워져 있고, 외측으로는 대기에 노출되게 되는데, 본 발명은 대기에 노출되는 부분에 한 하여 도전패턴(111)을 부분적으로 제거하여 제 1 오픈영역(111a)을 형성하는 것을 특징으로 한다.
즉, 도전패턴(111) 상부에 구비되어 있는 절연막(133,136)을 선택적으로 제거하여 제 2 오픈영역(160)을 형성하는데, 씨일제(150) 외측에서의 오픈영역(160)을 통해서 도전패턴이 노출되지 않도록 하기 위해 절연막의 오픈영역(160)보다 더 크게 상기 도전패턴을 오픈한다. 다만, 큰 저항을 받지 않고 공통전압이 원활하게 흐르도록 하기 위해서 도전패턴의 제 1 오픈영역(111a)을 씨일제 외측에만 한정하여 형성한다.
이로써, 고온고습의 대기하에서 도전패턴과 ITO막의 콘택에 의한 전식 현상을 방지할 수 있다.
여기서, 제 2 오픈영역(160)에 남아있는 ITO막(170)은 리프트-오픈 공정을 적용할 때 생기는 더미패턴이 된다.
이하에서, 제조방법을 통해 구체적으로 살펴보기로 한다.
우선, 도 6a에 도시된 바와 같이, 투명하고 절연내압이 높은 기판(110) 상에 신호지연의 방지를 위해서 15μΩcm-1 이하의 낮은 비저항을 가지는 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 저저항 금속 물질을 스퍼터링 방법으로 증착하고 포토식각기술로 패터닝하여 액티브 영역에 게이트 배선(도시하지 않음) 및 게이트 전극(132)을 형성하고, 패드부 영역에 게이트 패드(도시하지 않음) 및 도전패턴(111)을 형성한다.
이 때, 상기 도전패턴(111) 중 대기중에 노출되는 부분에 한하여 부분적으로 제거하여 제 1 오픈영역(111a)을 형성한다. 이것은 후공정에서 형성될 제 2 오픈영역보다 사이즈가 크도록 형성하는데, 이것은 도전패턴이 제 2 오픈영역 사이로 노출되는 것을 방지하기 위함이다.
다음, 도 6b에 도시된 바와 같이, 상기 게이트 전극(132)을 포함한 전면에 절연 내압 특성이 좋은 무기 절연물질인 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등을 플라즈마 강화형 화학 증기 증착 방법으로 증착하여 2000Å 두께의 게이트 절연막(133)을 형성한다.
이후, 상기 게이트 절연막(133) 상에 비정질 실리콘(Amorphous Silicon;a-Si:H)을 SiH4 와 H2 혼합가스를 이용한 플라즈마 화학기상증착 방법으로 증착하고 그 위에, 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd : Aluminum Neodymium), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등의 저저항 금속 물질을 적층한 뒤, 하프톤 마스크를 이용한 회절노광 공정을 적용하여 일괄적으로 패터닝함으로써, 액티브 영역에 반도체층(134), 데이터 배선(도시하지 않음), 소스/드레인 전극(135a,135b)을 형성하고 패드부 영역에 데이터 패드(도시하지 않음)를 형성한다.
이 때, 반도체층(134)을 먼저 형성한 다음, 그 위에 금속층을 증착하고 패터닝하여 데이터 배선, 소스/드레인 전극(135a,135b) 및 데이터 패드를 형성할 수도 있다. 즉, 상기 반도체층(134)과 데이터 배선층을 상기와 같이 회절노광법을 적용하여 동시에 형성할 수도 있으나, 서로 다른 공정에서 별도로 형성하여도 무방하다.
이상의 액티브 영역의 게이트 전극(132), 반도체층(134), 소스/드레인 전극(135a,135b)의 적층막이 박막트랜지스터(TFT)를 구성한다.
계속하여, 상기 박막트랜지스터(TFT)를 포함한 전면에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx) 등의 무기 절연물질을 증착하여 보호막(136)을 형성한다.
이후, 도 6c에 도시된 바와 같이, 상기 보호막(136) 상부에 감광 특성을 가진 드라이 필름 레지스트(190)(dry film resist, DFR)를 스핀(spin)법, 롤 코팅(roll coating)법 등으로 라미네이팅(laminating)하고, 일정한 패턴이 형성된 포토마스크를 상기 드라이 필름 레지스트(190) 상부에 배치한 후 노광을 실시한 다음, 현상공정을 통해 드라이 필름 레지스트(190)를 패터닝한다.
그리고, 도 6c에 도시된 바와 같이, 패터닝된 드라이 필름 레지스트(190) 사이로 노출된 게이트 절연막(133) 및 보호막(136)을 일괄적으로 건식식각(dry etch)하여 제 2 오픈영역(160)을 형성한다. 여기서, 제 2 오픈영역(160)은 후공정에서 드라이 필름 레지스트를 리프트-오프시키기 위한 스트리퍼가 침투하는 경로가 된다. 따라서, 리프트-오프 공정이 요구되는 포토식각공정에서는 절연막의 오픈영역이 반드시 요구된다.
이 때, 제 2 오픈영역(160)을 통해 도전패턴(111)이 부분적으로 노출되는데, 씨일제 외측에는 도전패턴을 제거한 제 1 오픈영역(111a) 내부에 제 2 오픈영역(160)이 형성되도록 하여 도전패턴이 노출되지 않도록 한다. 상기 제 2 오픈영역(160)을 형성하는 동시에, 액티브 영역의 드레인 전극(135b)이 노출되도록 화소의 개구부를 오픈한다.
계속해서, 드라이 필름 레지스트(190)를 포함한 전면에 ITO막(170)을 형성한다. 이때, 게이트 절연막(133) 및 보호막(136)이 제거된 제 2 오픈영역(160) 내부에도 ITO막(170)이 증착된다.
이어서, 도 6e에 도시된 바와 같이, NaHO와 같은 염기성 용액을 스트리퍼로 사용하여 드라이 필름 레지스트(190)를 리프트-오프시킨다. 이때, 상기 드라이 필름 레지스트(190) 상면에 형성되어 있던 ITO막이 동시에 제거되어, 결국 ITO막이 패터닝된다.
즉, 화소의 개구부에 남아 있는 ITO막은 드레인 전극(135b)과 콘택되어 화소전극(137)이 되고, 제 2 오픈영역(160)에서 도전패턴(111)에 콘택되는 ITO막(170)은 더미패턴이 된다. 이 때, 제 2 오픈영역(160)에 남아있는 ITO막(170)은 도전패턴(111)에 콘택하는데, 씨일제(150) 외측에 형성되는 ITO막(170)은 도전패턴(111)과 콘택하지 않는다. 씨일제 외측에 형성되는 도전패턴은 제 2 오픈영역을 통해 노출되어 있지 않기 때문이다.
이와같이, 리프트-오프를 적용한 1회의 포토식각공정으로 게이트 절연막 및 보호막을 패터닝하여 제 2 오픈영역 및 화소전극을 형성한다.
이상에서와 같이, 하부기판(110) 상의 각종패턴을 형성한 후에는, 하부기판 (110)의 가장자리에 씨일제(150)를 빈틈없이 인쇄하는데, 도전패턴이 형성되어 있는 부분에도 씨일제(150)가 인쇄된다. 이 때, 씨일제 외측에서의 도전패턴은 대기중에 노출되어 있지 않고 절연막에 의해 커버되어 있기 때문에 고온 및 고습에 의해서 전식될 염려가 없다.
마지막으로, 도시하지는 않았으나, 하부기판의 도전패턴 양끝단에 은 도트를 인쇄한 후 액정층을 사이에 두고 상부기판을 대향합착시키면 액정표시소자가 완성된다.
이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명의 액정표시소자의 제조방법은 다음과 같은 효과가 있다.
씨일제 외측의 도전패턴을 선택적으로 제거하여 절연막 오픈영역 사이로 도전패턴이 노출되는 것을 방지함으로써 도전패턴이 대기중에 노출되어 고온고습하에서 전식되는 것을 막는다.
이로써, 공통전압신호가 구동회로부에서 공통전극까지 원활하게 흐르게 되어 소자의 신뢰성이 강화된다.

Claims (11)

  1. 제 1 기판 상에 게이트 배선, 게이트 전극 및 게이트 패드를 형성하는 단계;
    상기 제 1 기판의 가장자리에 형성되고 일부에 제 1 오픈영역을 가지는 도전패턴을 형성하는 단계;
    상기 게이트 전극 상부에 게이트 절연막을 사이에 두고 반도체층을 형성하는 단계;
    상기 게이트 배선에 수직교차하여 화소를 정의하는 데이터 배선을 형성하고, 동시에 소스/드레인 전극 및 데이터 패드를 형성하는 단계;
    상기 데이터 배선을 포함한 전면에 보호막을 형성하는 단계;
    상기 보호막 상부에 드라이 필름 레지스트를 도포하고 패터닝하는 단계;
    상기 드라이 필름 레지스트 사이로 노출된 게이트 절연막 및 보호막을 제거하여 제 2 오픈영역을 형성하는 단계;
    상기 드라이 필름 레지스트를 포함한 전면에 투명도전막을 증착한후, 상기 드라이 필름 레지스트를 리프트-오프시켜 상기 제 2 오픈영역 내부에 투명도전막을 남김과 동시에 화소 내부에 화소전극을 형성하는 단계;
    상기 제 1 기판 가장자리에 씨일제를 형성한 후 액정층을 사이에 두고 제 2 기판과 대향합착시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 화소전극은 상기 화소 내부의 게이트 절연막 및 보호막을 제거한 부분에서 상기 드레인 전극에 콘택되도록 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  3. 제 1 항에 있어서,
    상기 투명도전막은 ITO(Indium Tin Oxide)로 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 도전패턴은 상기 게이트 배선 또는 데이터 배선과 동시에 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  5. 제 1 항에 있어서,
    상기 제 1 오픈영역은 상기 씨일제가 인쇄되는 외측에 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  6. 제 1 항에 있어서,
    상기 씨일제가 인쇄되는 외측에서는 상기 제 2 오픈영역을 통해 도전패턴 및 투명도전막이 접속하지 않고, 내측에서는 상기 제 2 오픈영역을 통해 도전패턴 및 투명도전막이 접속하는 것을 특징으로 하는 액정표시소자의 제조방법.
  7. 제 1 항에 있어서,
    상기 씨일제 외측에서의 제 2 오픈영역은 상기 제 1 오픈영역 내부에 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  8. 제 1 항에 있어서,
    상기 드라이 필름 레지스트 상에 형성된 투명도전막은 제 2 오픈영역을 통해 상기 드라이 필름 레지스트용 스트리퍼를 침투시켜 리프트-오프시키는 것을 특징으로 하는 액정표시소자의 제조방법.
  9. 제 1 항에 있어서,
    상기 제 2 기판 상에 블랙 매트릭스, 컬리필터층 및 공통전극을 형성하는 단계를 더 포함함을 특징으로 하는 액정표시소자의 제조방법.
  10. 제 1 항에 있어서,
    상기 제 1 ,제 2 기판을 대향합착시키는 단계에서,
    상기 도전패턴 양끝에 은도트를 인쇄하여 상기 도전패턴이 공통전극에 연결되도록 하는 것을 특징으로 하는 액정표시소자의 제조방법.
  11. 제 1 항에 있어서,
    상기 도전패턴을 공통전압 발생부에 접속시키는 것을 특징으로 하는 액정표시소자의 제조방법.
KR1020040065725A 2004-08-20 2004-08-20 액정표시소자의 제조방법 KR101066484B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040065725A KR101066484B1 (ko) 2004-08-20 2004-08-20 액정표시소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040065725A KR101066484B1 (ko) 2004-08-20 2004-08-20 액정표시소자의 제조방법

Publications (2)

Publication Number Publication Date
KR20060017162A KR20060017162A (ko) 2006-02-23
KR101066484B1 true KR101066484B1 (ko) 2011-09-21

Family

ID=37125280

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040065725A KR101066484B1 (ko) 2004-08-20 2004-08-20 액정표시소자의 제조방법

Country Status (1)

Country Link
KR (1) KR101066484B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101252004B1 (ko) 2007-01-25 2013-04-08 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR20130034359A (ko) 2011-09-28 2013-04-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102000209B1 (ko) 2012-11-16 2019-07-16 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050097560A (ko) * 2004-04-01 2005-10-10 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR20050100774A (ko) * 2004-04-14 2005-10-20 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050097560A (ko) * 2004-04-01 2005-10-10 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법
KR20050100774A (ko) * 2004-04-14 2005-10-20 엘지.필립스 엘시디 주식회사 액정표시소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20060017162A (ko) 2006-02-23

Similar Documents

Publication Publication Date Title
US8324003B2 (en) Method for manufacturing a thin film transistor array panel
US20050219433A1 (en) Liquid crystal display device and method for fabricating the same
EP2497107B1 (en) Mask level reduction for mofet
US6885425B2 (en) Active plate for a display device having a conductive layer with increased conductivity
US9472579B2 (en) Array substrate with improved pad region
CN105321958B (zh) 薄膜晶体管阵列面板及其制造方法
WO2018137441A1 (zh) 阵列基板及其制备方法、显示面板
JP2007114773A (ja) アレイ基板及びこれの製造方法
JPH10209463A (ja) 表示装置の配線形成方法、表示装置の製造方法、および表示装置
CN106298813A (zh) 一种显示基板及其制作方法、显示装置
KR101066484B1 (ko) 액정표시소자의 제조방법
KR101159388B1 (ko) 액정표시소자와 그 제조 방법
KR20050060963A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR100690000B1 (ko) 액정표시소자 및 그 제조방법
KR100635943B1 (ko) 박막 트랜지스터 기판 및 그의 제조 방법
JP2004013003A (ja) 液晶表示装置
KR100926429B1 (ko) 액정표시장치 및 그 제조방법
KR100330097B1 (ko) 액정표시장치용박막트랜지스터기판및그제조방법
KR100686232B1 (ko) 액정 표시 장치 및 그 제조 방법
KR20160092466A (ko) 액정 표시 장치 및 그 제조 방법
KR100929668B1 (ko) 박막 트랜지스터 표시판
KR20070008257A (ko) 배선 및 그 형성 방법과 박막 트랜지스터 기판 및 그 제조방법
KR20080047166A (ko) 박막 트랜지스터 기판의 제조 방법
KR20080045961A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20010084255A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150818

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160816

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170816

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 8