CN100543969C - 液晶显示器的阵列基板及其制造方法 - Google Patents

Abstract

本发明公开了一种液晶显示器的阵列基板的制造方法。在形成有半导体层及电容下电极的基板上覆盖一第一介电层，以作为栅极介电层及电容介电层。在第一介电层上分别形成一栅极电极及包括一透明电极部及一金属电极部的一电容上电极。在栅极电极及电容上电极上覆盖一第二介电层。在第二介电层上依序形成一源极/漏极电极、一平坦层、及一像素电极，其中源极/漏极电极穿过第一及第二介电层而与半导体层电性连接，而像素电极穿过平坦层而与源极/漏极电极电性连接。本发明也揭示一种液晶显示器的阵列基板。

Description

液晶显示器的阵列基板及其制造方法

技术领域

本发明涉及一种液晶显示器技术，尤其涉及一种液晶显示器的阵列基板及其制造方法，其中阵列基板具有高开口率(aperture ratio，AR)的像素结构。

背景技术

液晶显示器(LCD)具有厚度薄、重量轻、低耗电、及低操作电压等特点，目前已广泛应用于可携式个人计算机、数字相机、投影机等电子产品上，而在平面显示器市场中占有重要的地位。

典型的液晶显示器包括：一阵列基板、一滤光片(color filter，CF)基板、以及位于阵列基板与滤光片基板之间的液晶层。阵列基板包含了多个由数据线与扫描线所构成的像素区以及由多电子元件所构成的像素驱动电路，例如薄膜晶体管及储存电容。薄膜晶体管用于将电压施加于像素区或阻挡电压施加于像素区，而储存电容则用于未施加电压周期期间维持像素信息。在传统的阵列基板制造中，储存电容使用一位于像素区中平行于扫描线的公共电极(common metal electrode)作为上电极或下电极，且为了增加电容量，需增加公共电极的面积。

然而，典型的公共电极由不透光的金属所构成，因此当储存电容的电极面积增加提高电容量时，像素区的开口率便会降低。而为了维持液晶显示器的亮度，必须通过增加背光模块的功率，因而增加耗电量。

为了解决上述的问题，有必要发展新的阵列基板，其可提高像素的开口率，同时维持储存电容的电容量。

发明内容

本发明所要解决的技术问题在于提供一种液晶显示器的阵列基板及其制造方法，其通过缩小共同金属电极的面积来增加开口率，并且透明导电层补偿缩小的公共电极所造成的电容值损失。

为实现上述的目的，本发明提供一种液晶显示器的阵列基板的制造方法，提供一基板，其具有一晶体管区及一储存电容区，分别在基板的晶体管区上及储存电容区上形成一半导体层及一透明下电极。在半导体层及透明下电极上覆盖一第一介电层，以作为晶体管区的一栅极介电层及储存电容区的一电容介电层。分别在晶体管区及储存电容区的第一介电层上形成一栅极电极及一上电极，其中上电极包括一透明电极部及一金属电极部。在第一介电层上形成一第二介电层并覆盖栅极电极及上电极。在晶体管区的第二介电层上形成一源极/漏极电极，并穿过第一及第二介电层而与半导体层电性连接。在第二介电层上形成一平坦层。在平坦层上形成一像素电极，并穿过平坦层而与该源极/漏极电极电性连接。

而且，为实现上述的目的，本发明提供一种液晶显示器的阵列基板，包括：一基板、一薄膜晶体管、一储存电容、一平坦层、及一像素电极。基板具有一晶体管区及一储存电容区，而薄膜晶体管位于晶体管区，包括：设置于基板上的一半导体层、设置于半导体层上的一栅极介电层、设置于栅极介电层上的一栅极电极、以及电性连接至半导体层的一源极/漏极电极。储存电容位于储存电容区，包括：设置于基板上的一透明下电极、设置于透明下电极上的一电容介电层、以及设置电容介电层上的一上电极，且上电极包括一透明电极部及一金属电极部。平坦层覆盖薄膜晶体管及电容。像素电极设置于平坦层上，并穿过平坦层而与源极/漏极电极电性连接。另外，半导体层及透明下电极由同一多晶硅层所构成且栅极介电层与电容介电层由同一介电层所构成。

采用本发明，可以通过缩小共同金属电极的面积来增加开口率，并且透明导电层补偿缩小的公共电极所造成的电容值损失。另外，本发明由于可使用透明导电材料作为晶体管区的栅极电极，因此可进一步提升开口率或透光率。

以下结合附图和具体实施例对本发明进行详细描述，但不作为对本发明的限定。

附图说明

图1A至图1E为本发明实施例的液晶显示器的阵列基板制造方法平面示意图；

图2A至图2E分别为图1A至图1E中沿1a-1a’、1b-1b’、1c-1c’、1d-1d’、及1e-1e’线的剖面示意图；

图3A至图3D为本发明实施例的液晶显示器的阵列基板制造方法平面示意图；

图4A至图4D分别为图3A至图3D中沿3a-3a’、3b-3b’、3c-3c’、及3d-3d’线的剖面示意图；

图5A至图5D为本发明实施例的液晶显示器的阵列基板制造方法平面示意图；

图6A至图6D分别为图5A至图5D中沿5a-5a’、5b-5b’、5c-5c’、及5d-5d’线的剖面示意图。

其中，附图标记：

100：基板                     100a：晶体管区

100b：储存电容区              100c：接垫区

101：通道区                   102a：半导体层

102b：透明下电极              103：重掺杂区

104、112：光刻胶图案层        105：轻掺杂区

106：绝缘层                   106a：栅极介电层

106b：电容介电层              108a：透明栅极部

108b、216：透明电极部         108c：透明接垫部

110a：金属栅极部              110b：金属电极部(公共电极)

110c：金属接垫部              114：内层介电层

116a、116b：源极/漏极电极     118：平坦层

119：金属内联机               120：像素电极

122：透明内联机               210：栅极迭层

212：上电极                   214：接垫

314：开口

具体实施方式

以下配合实施例的说明液晶显示器的阵列基板制造方法。请参照图1E及图2E，其中图1E为本发明实施例的液晶显示器的阵列基板平面示意图，而图2E为沿图1E中1e-1e’线的剖面示意图。此阵列基板包括：一基板100、多薄膜晶体管、多储存电容及多接垫。为了简化附图，此处仅为二薄膜晶体管、一储存电容及一接垫214。在本实施例中，基板100具有一晶体管区100a、一储存电容区100b及一接垫区100c。另外，二薄膜晶体管位于晶体管区100a的基板100上。每一薄膜晶体管包括：设置于基板100上的一半导体层102a、设置于半导体层102a上的一栅极介电层106a、设置于栅极介电层106a上的一栅极电极、以及电性连接至半导体层102a的源极/漏极电极116a及116b。另外，其中一个栅极电极为一栅极迭层210并作为栅极线，包括金属电极部110a及位于下方的透明电极部108a，而另一个栅极电极由单一透明电极部108a所构成，其材质可为铟锡氧化物(indium tin oxide，ITO)或铟锌氧化物(indium zinc oxide，IZO)。另外，源极/漏极电极116b可由金属所构成，并作为数据线。

储存电容位于储存电容区100b的基板100上，包括：设置于基板100上的一透明下电极102b、设置于透明下电极102b上的一电容介电层106b、以及设置电容介电层106b上的一上电极212。在本实施例中，透明下电极102b与半导体层102a可由同一材料层所构成。上电极212包括一透明电极部108b及位于上方的一金属电极部110b，其中金属电极部110b仅覆盖部份的透明电极部108b并作为一共享电极。另外，上电极212的材质相同于栅极迭层210。另外，电容介电层106b与栅极介电层106a可由同一绝缘层106所构成。

接垫214位于接垫区100c的基板100上且通过绝缘层106而与基板100隔开，其包括：一透明接垫部108c及位于上方的一金属接垫部110c。另外，接垫214的材质相同于栅极迭层210。

一平坦层118，覆盖薄膜晶体管、储存电容及接垫214。另外，一内层介电层114位于平坦层118下方并覆盖栅极电极108a与栅极迭层210、上电极212、及接垫214。平坦层118与内层介电层114可由氮化硅、氧化硅、或其组合所构成。一像素电极120，例如铟锡氧化物(ITO)层或铟锌氧化物(IZO)层，设置于平坦层118上，并穿过平坦层118而与源极/漏极电极116b电性连接。另外，一透明内联机122及位于下方的金属内联机119分别穿过平坦层118与内层介电层114而与接垫214电性连接，其中透明内联机122与像素电极120可由同一材料层所构成，而金属内联机119与源极/漏极电极116a及116b可由同一材料层所构成。

接下来，请参照图1A至图1E及图2A至图2E，其中图1A至图1E为根据本发明实施例的液晶显示器的阵列基板制造方法平面示意图，而图2A至图2E分别为图1A至图1E中沿1a-1a’、1b-1b’、1c-1c’、1d-1d’、及1e-1e’线的剖面示意图。

请参照图1A及图2A，提供一基板100，例如石英基板或玻璃基板，其具有一晶体管区100a、一储存电容区100b及一接垫区100c。接着，分别在基板100的晶体管区100a及储存电容区100b形成一半导体层102a及一透明下电极102b。半导体层102a及一透明下电极102b可由同一材料层所构成，例如非晶硅或多晶硅材料。举例而言，半导体层102a及一透明下电极102b可为一多晶硅层，并通过低温多晶硅(low temperature polysilicon，LTPS)工艺形成的。接着，在晶体管区100a的半导体层102a上形成光刻胶图案层104，用以定义半导体层102a中的源极/漏极区。之后，通过光刻胶图案层104作为离子掩模，对半导体层102a进行重离子布植(heavy ion implantation)，以选择性掺杂半导体层102a而在其中形成多重掺杂区103，作为薄膜晶体管的源极/漏极区。

请参照图1B及图2B，在基板100的接垫区100c上形成一绝缘层106并覆盖晶体管区100a的半导体层102a及储存电容区100b的透明下电极102b。绝缘层106可由氧化硅或其它高介电材料所构成，并通过化学气相沉积(CVD)或其它现有的沉积技术形成的，其中位于半导体层102a上的绝缘层106作为栅极介电层106a，而位于透明下电极102b上的绝缘层106作为电容介电层106b。

在绝缘层106上依序形成一透明导电层及一金属层(未绘示)，其中透明导电层可由ITO或IZO所构成，而金属层可由铜金属、铝金属、钼金属或其合金所构成，并通过CVD、物理气相沉积(PVD)或其它现有的沉积技术形成的。之后，利用半透掩模(half-tone mask)进行微影工艺，以在金属层上形成具有不同厚度的多个光刻胶图案层112，用以在分别在晶体管区100a、储存电容区100b、及接垫区中定义晶体管栅极、电容上电极、及接垫。举例而言，位于储存电容区100b上的光刻胶图案层112具有一第一厚度区及一第二厚度区，其中第一厚度区厚于第二厚度区且对应于欲形成共享电极的区域。另外，位于晶体管区100a上的二光刻胶图案层112的厚度分别大体相同于第一厚度区及第二厚度区。另外，位于接垫区100c的光刻胶图案层112的厚度则大体相同于第一厚度区。

依序蚀刻未被光刻胶图案层112覆盖的金属层及透明导电层，以在晶体管区100a形成具有金属电极部110a及透明电极部108a的二栅极迭层210、在储存电容区100b形成具有金属电极部110b及透明电极部108b的上电极212、及在接垫区100c形成具有金属接垫部110c及透明接垫部108c的接垫214。之后，以光刻胶图案层112作为离子掩模，对半导体层102a进行轻离子布植(light ion implantation)，以在其中形成相邻于重掺杂区103的多轻掺杂区105，作为薄膜晶体管的轻掺杂漏极(lightly doped drain，LDD)区，且在轻掺杂区105之间定义出通道区101。

请参照图1C及图2C，依序进行光刻胶灰化(ashing)及金属蚀刻，以露出透明电极部108a及108b。由于光刻胶图案层112具有不同的厚度，在储存电容区100b会留下部分的金属电极部110b，用以作为公共电极。另外，在晶体管区100a会形成由透明电极部108a所构成的栅极电极及由透明电极部108a与金属电极部110a所构成的栅极迭层(栅极线)210。另外，在接垫区100c，金属电极部110c同样会留下来而形成具有迭层结构的接垫214。

接着，请参照图1D及图2D，在绝缘层106上形成一内层介电层114并覆盖晶体管区100a的栅极电极108a与栅极迭层210、储存电容区100b的上电极212、以及接垫区100c的接垫214。内层介电层114可由氮化硅、氧化硅、或其组合所构成并通过现有技术的沉积技术形成的，例如CVD。通过微影及蚀刻工艺来图案化内层介电层114及下方的绝缘层106，以在其中形成露出源极/漏极区103以及接垫214的多开口。之后，在内层介电层114上形成一金属层(未绘示)并填入这些开口中。接着，通过微影及蚀刻工艺来图案化金属层，以在晶体管区100a形成电性连接至半导体层102a的源极/漏极电极116a及116b，且在接垫区100c形成电性连接至接垫214的金属内联机119，其中源极/漏极电极116b作为数据线。

请参照图1E及图2E，在内层介电层114上形成一平坦层118，其可由有机材料经由涂布方式构成，也可由氮化硅、氧化硅、或其组合，通过现有的沉积技术形成的，例如CVD。通过微影及蚀刻工艺来图案化平坦层118，以在其中形成露出源极/漏极电极116a及金属内联机119的多开口。之后，在平坦层118上形成一透明导电层(未绘示)，例如ITO层，并填入这些开口中。接着，通过微影及蚀刻工艺来图案化透明导电层，以在晶体管区100a及储存电容区100b形成电性连接至源极/漏极电极116a的像素电极120，且在接垫区100c形成电性连接至金属内联机119的透明内联机122。

接下来，请参照图3D及图4D，其中图3D为本发明另一实施例的液晶显示器的阵列基板平面示意图，而图4D为沿图3D中3d-3d’线的剖面示意图。另外，图3D及图4D中相同于图1E及图2E的部件使用相同的标号并省略其说明。在本实施例中，不同于图1E及图2E中实施例的处在于晶体管区100a中二个栅极电极都为由金属电极部110a及位于下方的透明电极部108a所构成的栅极迭层210。

另外，储存电容区100b的上电极212包括一透明电极部108b及位于上方的一金属电极部110b，其中金属电极部110b具有一开口而露出下方的透明电极部108b，使金属电极部110b大体环绕透明电极部108b。覆盖上电极212的内层介电层114具有一开口大体对准于金属电极部110b的开口，使平坦层118经由这些开口而与上电极212接触。

接下来，请参照图3A至图3D及图4A至图4D，其中图3A至图3D为根据本发明另一实施例的液晶显示器的阵列基板制造方法平面示意图，而图4A至图4D分别为图3A至图3D中沿3a-3a’、3b-3b’、3c-3c’、及3d-3d’的剖面示意图。另外，图3A至图3D及图4A至图4D中相同于图1A至图1E及图2A至图2E的部件使用相同的标号并省略其说明。

请参照图3A及图4A，通过图1A及图2A所述的方法，在基板100上形成一选择性掺杂多晶硅层，其包括位于晶体管区100a的一半导体层102a及位于储存电容100b的一透明下电极102b。

请参照图3B及图4B，在基板100上形成一绝缘层106并覆盖半导体层102a及透明下电极102b之后，在绝缘层106上依序形成一透明导电层及一金属层(未绘示)。之后，进行微影工艺，以在金属层上形成具有大体相同厚度的多光刻胶图案层112。依序蚀刻未被光刻胶图案层112覆盖的金属层及透明导电层，以在晶体管区100a形成二栅极迭层210、在储存电容区100b形成上电极212、及在接垫区100c形成接垫214。之后，对半导体层102a进行轻离子布植，以在其中形成多轻掺杂区105并定义出通道区101。

请参照图3C及图4C，在去除光刻胶图案层112之后，在绝缘层106上形成一内层介电层114并覆盖晶体管区100a的二栅极迭层210、储存电容区100b的上电极212、以及接垫区100c的接垫214。接着，通过微影及蚀刻工艺来图案化内层介电层114及下方的绝缘层106，以在其中形成露出源极/漏极区103以及接垫214的多开口。不同于请参照图1D及图2D所述的实施例，储存电容区100b的内层介电层114在图案化的过程中形成一开口314而露出部份的上电极212的金属电极部110b表面。之后，在内层介电层114上形成一金属层(未绘示)并填入这些开口中。接着，通过微影及蚀刻工艺来图案化金属层，以在晶体管区100a形成源极/漏极电极116a及116b且在接垫区100c形成金属内联机119。同时，去除储存电容区100b中露出的金属电极部110b，使金属电极部110b大体环绕透明电极部108b。

请参照图3D及图4D，通过图1E及图2E所述的方法，在内层介电层114上形成一平坦层118，其中平坦层118经由开口314而与上电极212接触。之后，在平坦层118上形成一像素电极120，其穿过平坦层118而电性连接至晶体管区100a的源极/漏极电极116a。同时，在平坦层118上形成一透明内联机122，其穿过平坦层118而电性连接至接垫区100c的金属内联机119。

接下来，请参照图5D及图6D，其中图5D为本发明另一实施例的液晶显示器的阵列基板平面示意图，而图6D图为沿图5D中5d-5d’线的剖面示意图。另外，图5D及图6D中相同于图1E及图2E的部件使用相同的标号并省略其说明。在本实施例中，不同于图1E及图2E中实施例的处在于晶体管区100a中二个栅极电极都为由单一金属电极部110a所构成，其下方并未形成透明电极部108a。

另外，储存电容区100b的上电极212包括一透明电极部108b及一金属电极部110b，其中金属电极部110b位于部份的透明电极部108b下方，且作为共享电极。

接下来，请参照图5A至图5D及图6A至图6D，其中图5A至图5D为根据本发明另一实施例的液晶显示器的阵列基板制造方法平面示意图，而图6A至图6D分别为图5A至图5D中沿5a-5a’、5b-5b’、5c-5c’、及5d-5d’的剖面示意图。另外，图5A至图5D及图6A至图6D中相同于图1A至图1E及图2A至图2E的部件使用相同的标号并省略其说明。

请参照图5A及图6A，在基板100上形成一选择性掺杂多晶硅层，其包括位于晶体管区100a的一半导体层102a及位于储存电容100b的一透明下电极102b。

请参照图5B及图6B，在基板100上形成一绝缘层106并覆盖半导体层102a及透明下电极102b之后，在绝缘层106上形成一金属层(未绘示)。之后，进行微影工艺，以在金属层上形成具有大体相同厚度的多光刻胶图案层112。依序蚀刻未被光刻胶图案层112覆盖的金属层及透明导电层，以在晶体管区100a形成二金属栅极电极部110a、在储存电容区100b形成金属电极部110b、及在接垫区100c形成金属接垫部110c。之后，通过光刻胶图案层112作为离子掩模，对半导体层102a进行重离子布植，以选择性掺杂半导体层102a而在其中形成多重掺杂区103。将光刻胶图案层112内缩(pull-back)而露出部份的栅极电极部110a、部份的金属电极部110b、及部份的金属接垫部110c。接着，通过蚀刻去除露出的栅极电极部110a、金属电极部110b、及金属接垫部110c，以在晶体管区100a形成栅极电极及在接垫区100c形成接垫。对半导体层102a进行轻离子布植，以在其中形成多轻掺杂区105并定义出通道区101。

请参照图5C及图6C，在去除光刻胶图案层112之后，在绝缘层106上形成一透明导电层(未绘示)，例如ITO或IZO层。通过微影及蚀刻工艺来图案化透明导电层，以在储存电容区100b的绝缘层(电容介电层)106b上形成一透明电极部216并覆盖金属电极部110b。在储存电容区100b的透明电极部216及下方的金属电极部110b作为电容上电极而金属电极部110b同时也作为公共电极。之后，在绝缘层106上形成一内层介电层114并覆盖晶体管区100a的二栅极电极部110a、储存电容区100b的透明电极部216、以及接垫区100c的接垫电极部110c。接着，通过微影及蚀刻工艺来图案化内层介电层114及下方的绝缘层106，以在其中形成露出源极/漏极区103以及接垫电极部110c的多开口。在内层介电层114上形成一金属层(未绘示)并填入这些开口中。接着，通过微影及蚀刻工艺来图案化金属层，以在晶体管区100a形成源极/漏极电极116a及116b且在接垫区100c形成金属内联机119。

请参照图5D及图6D，通过图1A及图2A所述的方法，在内层介电层114上形成一平坦层118。之后，在平坦层118上形成一像素电极120，其穿过平坦层118而电性连接至晶体管区100a的源极/漏极电极116a。同时，在平坦层118上形成一透明内联机122，其穿过平坦层118而电性连接至接垫区100c的金属内联机119。

在上述的实施例中，储存电容的上电极包括一相对大面积的透明电极部及一相对小面积的金属电极部，且利用金属电极部作为公共电极。以尺时2.2时分辨率为QVGA(320 x 240)的显示器阵列基板为例，相较于以大面积的金属公共电极作为储存电容电极的习知阵列基板而言，上述的实施例的阵列基板的开口率可增加约2.15％。另外，大面积的透明电极部可补偿因缩小公共电极面积而降低的电容值。也即，根据上述实施例的阵列基板可具有较高的开口率或透光率，同时维持所需的电容值。另外，在上述的实施例中，由于可使用透明导电材料作为晶体管区的栅极电极，因此可进一步提升开口率或透光率。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明作出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (21)

1.一种液晶显示器的阵列基板的制造方法，其特征在于，包括：

提供一基板，其具有一晶体管区及一储存电容区；

分别在该基板的该晶体管区上及该储存电容区上形成一半导体层及一透明下电极；

在该半导体层及该透明下电极上覆盖一第一介电层，以作为该晶体管区的一栅极介电层及该储存电容区的一电容介电层；

分别在该晶体管区及该储存电容区的该第一介电层上形成一栅极电极及一上电极，其中该上电极包括一透明电极部及一金属电极部；

在该第一介电层上形成一第二介电层并覆盖该栅极电极及该上电极；

在该晶体管区的该第二介电层上形成一源极/漏极电极，并穿过该第一及该第二介电层而与该半导体层电性连接；

在该第二介电层上形成一平坦层；以及

在该平坦层上形成一像素电极，并穿过该平坦层而与该源极/漏极电极电性连接。

2.根据权利要求1所述的液晶显示器的阵列基板的制造方法，其特征在于，该栅极电极包括由一透明导电材料所构成。

3.根据权利要求1所述的液晶显示器的阵列基板的制造方法，其特征在于，该栅极电极及该上电极的形成还包括：

在该第一介电层上依序形成一透明导电层及一金属层；

依序蚀刻该金属层及该透明导电层，以分别在该晶体管区及该储存电容区形成一栅极迭层及一上电极迭层；以及

去除该栅极迭层中的该金属层以形成该栅极电极，且同时部分去除该上电极迭层中的该金属层以形成该金属电极部及该透明电极部。

4.根据权利要求1所述的液晶显示器的阵列基板的制造方法，其特征在于，该栅极电极由相同于该上电极的材料所构成，且该金属电极部位于该透明电极部上方。

5.根据权利要求4所述的液晶显示器的阵列基板的制造方法，其特征在于，该金属电极部环绕该透明电极部。

6.根据权利要求4所述的液晶显示器的阵列基板的制造方法，其特征在于，还包括：

在该上电极上方的该第二介电层中形成一开口以露出部分的该金属电极部；以及

去除该露出的金属电极部。

7.根据权利要求1所述的液晶显示器的阵列基板的制造方法，其特征在于，该栅极电极由一金属材料所构成。

8.根据权利要求1所述的液晶显示器的阵列基板的制造方法，其特征在于，该金属电极部形成于部分的该透明电极部下方。

9.根据权利要求1所述的液晶显示器的阵列基板的制造方法，其特征在于，该栅极电极及该上电极的形成还包括：

该第一介电层上形成一金属层；

蚀刻该金属层，以分别在该晶体管区及该储存电容区形成该栅极电极及该金属电极部；

在该第一介电层上形成一透明导电层并覆盖该栅极电极及该金属电极部；以及

蚀刻该透明导电层，以在该储存电容区的该第一介电层上形成该透明电极部。

10.根据权利要求1所述的液晶显示器的阵列基板的制造方法，其特征在于，该第一介电层由氮化硅、氧化硅、或氮化硅与氧化硅组合所构成；

该第二介电层由氮化硅、氧化硅、或氮化硅与氧化硅组合所构成；

该平坦层由氮化硅、氧化硅、或氮化硅与氧化硅组合所构成。

11.根据权利要求1所述的液晶显示器的阵列基板的制造方法，其特征在于，该半导体层及该透明下电极由一选择性掺杂的多晶硅层所构成。

12.一种液晶显示器的阵列基板，其特征在于，包括：

一基板，其具有一晶体管区及一储存电容区；

一薄膜晶体管，位于该晶体管区，包括：

一半导体层，设置于该基板上；

一栅极介电层，设置于该半导体层上；

一栅极电极，设置于该栅极介电层上；以及

一源极/漏极电极，电性连接至该半导体层；

一储存电容，位于该储存电容区，包括：

一透明下电极，设置于该基板上；

一电容介电层，设置于该透明下电极上；以及

一上电极，设置于电容介电层上且包括一透明电极部及一金属电极部；

一平坦层，覆盖该薄膜晶体管及该电容；以及

一像素电极，设置于该平坦层上，并穿过该平坦层而与该源极/漏极电极电性连接；

该半导体层及该透明下电极由同一多晶硅层所构成且该栅极介电层与该电容介电层由同一介电层所构成。

13.根据权利要求12所述的液晶显示器的阵列基板，其特征在于，该栅极电极由一透明导电材料所构成。

14.根据权利要求12所述的液晶显示器的阵列基板，其特征在于，该金属电极部位于部分的该透明电极部上方。

15.根据权利要求12所述的液晶显示器的阵列基板，其特征在于，该栅极电极由相同于该上电极的材料所构成，且该金属电极部位于该透明电极部上方。

16.根据权利要求15所述的液晶显示器的阵列基板，其特征在于，该上电极的该金属电极部环绕该透明电极部。

17.根据权利要求12所述的液晶显示器的阵列基板，还包括一内层介电层，位于该平坦层与该栅极电极之间，且位于该平坦层与该上电极之间。

18.根据权利要求17所述的液晶显示器的阵列基板，其特征在于，该上电极上方的该内层介电层中具有一开口，使该平坦层经由该开口而与该上电极接触。

19.根据权利要求12所述的液晶显示器的阵列基板，其特征在于，该栅极电极由一金属材料所构成。

20.根据权利要求12所述的液晶显示器的阵列基板，其特征在于，该金属电极部位于部分的该透明电极部下方。

21.根据权利要求12所述的液晶显示器的阵列基板，其特征在于，该平坦层由氮化硅、氧化硅、或其组合所构成。

Images