JP4733767B2 - 半導体装置とその製造方法および画像表示装置 - Google Patents

半導体装置とその製造方法および画像表示装置 Download PDF

Info

Publication number
JP4733767B2
JP4733767B2 JP2009526335A JP2009526335A JP4733767B2 JP 4733767 B2 JP4733767 B2 JP 4733767B2 JP 2009526335 A JP2009526335 A JP 2009526335A JP 2009526335 A JP2009526335 A JP 2009526335A JP 4733767 B2 JP4733767 B2 JP 4733767B2
Authority
JP
Japan
Prior art keywords
hole
semiconductor device
insulating layer
resin film
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009526335A
Other languages
English (en)
Other versions
JPWO2009019864A1 (ja
Inventor
誠一 中谷
嘉久 山下
孝史 北江
享 澤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009526335A priority Critical patent/JP4733767B2/ja
Publication of JPWO2009019864A1 publication Critical patent/JPWO2009019864A1/ja
Application granted granted Critical
Publication of JP4733767B2 publication Critical patent/JP4733767B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/491Vertical transistors, e.g. vertical carbon nanotube field effect transistors [CNT-FETs]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/125Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy
    • Y02E10/549Organic PV cells
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、有機半導体を有する半導体装置とその製造方法およびそれを備えた画像表示装置、とりわけ樹脂フィルム上に形成された、有機半導体を有する半導体装置とその製造方法およびそれを備えた画像表示装置に関する。
情報端末の普及に伴い、コンピュータ用のディスプレイとして、より軽量なフラットパネルディスプレイに対するニーズが高まっている。また情報化の進展に伴い、従来、紙媒体で提供されていた情報が電子化される機会が増え、薄くて軽く、手軽に持ち運び可能なモバイル用表示媒体として、電子ペーパあるいはデジタルペーパへのニーズも高まりつつある(特許文献1など)。
一般に平板型(フラットパネル)ディスプレイ装置においては、液晶、有機EL(有機エレクトロルミネッセンス)、電気泳動等を利用した素子を用いて表示媒体を形成している。これらの表示媒体では画面輝度の均一性や画面書き換え速度等を確保するために、画像駆動素子としてアクティブ駆動素子(TFT素子)が主に用いられている。例えば、通常のコンピュータディスプレイではガラス基板上にこれらTFT素子を形成し、液晶、有機EL素子等が封止されている。
TFT素子には従来、主にa−Si(アモルファスシリコン)、p−Si(ポリシリコン)等のSi半導体が用いられている。これらSi半導体(必要に応じて金属膜も)を多層化し、ソース、ドレイン、ゲート電極を基板上に順次形成していくことでTFT素子が製造される。
Si半導体を用いたTFT素子の製造には以下に示す2つの問題がある。
1つは、スパッタリング等、真空チャンバーを要する真空系内での製造プロセスを何度も繰り返して各層を形成する必要があり、装置コスト、ランニングコストが非常に膨大なものとなっていた。例えば、各層の形成のために真空蒸着、ドープ、フォトリソグラフ、現像等の工程を何度も繰り返す必要があり、何十もの工程を経て素子を基板上に形成している。スイッチング動作の要となる半導体部分に関しても、p型、n型等、複数種類の半導体層を積層している。こうした従来のSi半導体による製造方法では、真空チャンバー等の製造装置の大幅な設計変更が必要とされる等の理由からディスプレイ画面の大型化のニーズに対応した設備の変更も容易ではない。
2つ目の問題は、使用する基材が耐熱性を有する材料に限られ、樹脂フィルム等の軽量で可撓性を有する基材が使用できないという問題である。
Si材料を用いたTFT素子の形成には例えば500〜1000℃と高い温度に加熱する工程が含まれるため、基板材料はこの高い工程温度でも使用できる材料に制限され、実際上はガラスを用いざるをえない。このため先に述べた電子ペーパあるいはデジタルペーパといった薄型ディスプレイを、Si半導体を用いたTFT素子を利用して構成した場合、ガラス基板のためにそのディスプレイは重く、柔軟性に欠け、落下等の衝撃で比較的容易に割れ等の破損が生じる。すなわち、ガラス基板上にTFT素子を形成して得られるディスプレイ装置では、携帯用薄型ディスプレイへのニーズを満たすことが困難である。
この問題を解決できる半導体材料として、近年精力的に研究が進められているのが有機半導体材である。有機半導体は、高い電荷輸送性を有する有機化合物であり、有機EL素子用の電荷輸送性材料のほか、有機レーザ発振素子や、有機薄膜トランジスタ素子(有機TFT素子)への応用が可能である。
有機半導体を用いた半導体装置(有機半導体デバイス)は、比較的低い温度で形成でき、従って基材(基板)に関する耐熱性の制限が緩和され、透明樹脂基板等のフレキシブル基材上にも例えばTFT素子を形成することが可能となる。また、その分子構造を適切に改良することによって、溶液化した有機半導体を得ることができ、この有機半導体溶液をインク化し、インクジェット方式を含む印刷法を用いることで、不活性雰囲気中等の真空を必要としない条件での製造も可能となる。
印刷方式を用いた印刷エレクトロニクス技術は、低温プロセスの実施(脱高温)、真空プロセスの緩和(脱真空などの利点に加え)、フォトリソグラフ工程を実施しないプロセス(脱フォトリソ)を行うことができる。
図15は、印刷方式を利用して製造する、有機半導体130を含む半導体デバイス(フレキシブル半導体デバイス)1000の構成を模式的に示す断面図である。半導体デバイス(半導体装置)1000は、樹脂基材(例えば、PET,PI)110の上に、印刷によって各層(120、130、140、150)が積層された構造を有している。図示した構成では、樹脂基板110の上に、順次、配線層120、有機半導体層130、絶縁膜140、配線層150が形成されている。具体的な構成は、適宜改変されるものの、有機半導体層130の周辺には、ソース電極120s、ドレイン電極120d、ゲート電極150gが配置され、有機TFTが構築される。
このように透明樹脂基板上にTFT素子を形成し、そのTFT素子により表示材料を駆動させることにより、ディスプレイを従来のものよりも軽く、柔軟性に富み、落としても割れない(もしくは非常に割れにくい)ディスプレイとすることができる。
特開2007−67263号公報
電子ペーパあるいはデジタルペーパといった薄型ディスプレイでは、より一層の小型軽量化へのニーズが高く、これを実現するためには、半導体装置1000の半導体素子をより高密度に形成する必要がある
同様に、据え置き型の液晶や有機EL等の画像表示装置においても、大型化を行いながら軽量化、薄型化を行っていくことへの強いニーズ、あるいは従来と同じスペースで画素数を増加させる高品位化(高解像度化)への強いニーズがあり、これらに対応していくためにも半導体装置1000の半導体素子をより高密度に形成する必要がある。
しかし、半導体装置1000は、樹脂110の上に平面的な各層(120、130、140、150)を順次積層していく構造であるため、形成される半導体素子の集積密度の向上に限界がある。
そこで、本発明は樹脂フィルム基材の内部に半導体素子を形成することにより、より高密度に半導体素子を形成できる半導体装置およびその製造方法を提供することを目的とする。また、この樹脂フィルム基材の内部に半導体素子を形成した半導体装置を用いた画像形成装置を提供することも目的とする。
本発明の態様1は、一方の面から他方の面に貫通するスルーホールを有する樹脂フィルムと、前記スルーホールの内壁に沿って設けられたソース電極と、前記スルーホールの内壁に沿って設けられたドレイン電極と、前記スルーホールに対向して前記樹脂フィルムの他方の面に設けられたゲート電極と、前記ゲート電極上に設けられ、前記スルーホール内の底部に位置する絶縁層と、前記ソース電極と前記ドレイン電極とに接触するように前記スルーホールの内部に配置された有機半導体と、を備え、前記有機半導体は、前記スルーホール内の底部において前記絶縁層の少なくとも一部と接触し、その接触した絶縁層の近傍の有機半導体にチャンネルが形成されることを特徴とする半導体装置である。
本発明の態様2は、前記樹脂フィルムの他方の面に接合された第2樹脂フィルムを更に有する態様1に記載の半導体装置である。
本発明の態様3は、前記第2樹脂フィルムが第2スルーホールと該第2スルーホールに形成された導電性組成物とからなるビアを有することを特徴とする態様2に記載の半導体装置である。
本発明の態様4は、前記ソース電極が前記絶縁層上に延在するソース電極延在部を有し、前記ドレイン電極が前記絶縁層上に延在するドレイン電極延在部を有し、前記ソース電極延在部と前記ドレイン電極延在部の間で前記有機半導体が前記絶縁体と接触していることを特徴とする態様1〜3のうちの何れかに記載の半導体装置である。
本発明の態様5は、前記ソース電極延在部と前記ドレイン電極延在部とは櫛形形状を有し、互いに噛み合うように対向離間して配置されていることを特徴とする態様4に記載の半導体装置。
本発明の態様6は、前記絶縁層が、前記スルーホールの底部から延在して前記スルーホールの内壁を覆うように形成され、前記ソース電極および前記ドレイン電極は、前記絶縁層を介して前記スルーホールの内壁に沿って形成されていることを特徴とする態様1〜5の何れかに記載の半導体装置である。
本発明の態様7は、前記有機物半導体が中空部を有することを特徴とする態様1〜6の何れかに記載の半導体装置である。
本発明の態様8は、前記有機半導体の前記中空部に絶縁材料が充填されていることを特徴とする態様7に記載の半導体装置である。
本発明の態様9は、前記有機半導体が高分子有機半導体から成ることを特徴とする態様1〜8の何れかに記載の半導体装置である。
本発明の態様10は、前記有機半導体が低分子有機半導体から成ることを特徴とする態様1〜8の何れかに記載の半導体装置である。
本発明の態様11は、前記樹脂フィルムが、ポリイミド樹脂、ポリアミド樹脂、ポリエチレンナフタレート樹脂およびアラミド樹脂から成る群より選択される何れか一つであることを特徴とする態様1〜10の何れかに記載の半導体装置である。
本発明の態様12は、前記ソース電極及び前記ドレイン電極が、貴金属であることを特徴とする態様1〜11の何れかに記載の半導体装置である。
本発明の態様13は、発光素子を配列した表示部と、該表示部に用いられる前記発光素子を駆動する駆動回路層とを具備し、前記駆動回路層は、態様1〜12の何れかに記載の半導体装置を含むことを特徴とする画像表示装置である。
本発明の態様14は、態様1〜12に何れかに記載の半導体装置の半導体素子を、ON/OFFするスイッチングトランジスタとして用いたことを特徴とする態様13記載の画像表示装置である。
本発明の態様15は、態様1〜12の何れかに記載の半導体装置の半導体素子を前記発光素子の発光を駆動するドライバトランジスタとして用いたことを特徴とする態様13または14に記載の画像表示装置である。
本発明の態様16は、前記発光素子が、有機エレクトロルミネッセンス発光素子であることを特徴とする態様13〜15の何れかに記載の画像表示装置である。
本発明の態様17は、(1)樹脂フィルムの一方の面に絶縁層と該絶縁層の上に配置されるゲート電極とを形成し、前記樹脂フィルムの他方の面から前記絶縁層に至るスルーホールを形成する工程と、(2)前記スルーホールの内壁にソース電極とドレイン電極とを形成する工程と、(3)前記ゲート電極と前記ドレイン電極と前記絶縁層とに接触するようにスルーホール内部に有機半導体を配置する工程と、を含み、前記有機半導体が前記絶縁層との接触部近傍にチャンネルを形成するように前記ソース電極と前記ドレイン電極とを配置することを特徴とする半導体装置の製造方法である。
本発明の態様18は、前記工程(1)が、表面に配置されたゲート電極と該ゲート電極の上に配置された絶縁層とを有する第2樹脂フィルムの上に前記樹脂フィルムの一方の面を配置する工程を含むことを特徴とする態様17に記載の半導体装置の製造方法である。
本発明の態様19は、前記工程(1)のスルーホールを、予めスルーホールを設けた樹脂フィルムを前記第2樹脂フィルムの絶縁層上に配置して形成することを特徴とする態様18に記載の半導体装置の製造方法である。
本発明の態様20は、前記工程(2)において、前記ソース電極に前記絶縁層上を延在するソース電極延在部を設け、前記ドレイン電極に前記絶縁層上を延在するドレイン電極延在部を設け、前記ソース電極延在部と前記ドレイン電極延在部との間で前記有機半導体と前記絶縁層とを接触させることを特徴とする態様17〜19の何れかに記載の半導体装置の製造方法である。
本発明の態様21は、(1)樹脂フィルムの一方の面にゲート電極を形成し、前記樹脂フィルムの他方の面から前記ゲート電極に至るスルーホールを形成する工程と、(2)前記スルーホールの内壁および前記スルーホールより露出する前記ゲート電極を絶縁層で覆う工程と、(3)前記スルーホールの内壁に沿って前記絶縁層の上にソース電極とドレイン電極とを形成する工程と、(4)前記ゲート電極と、前記ドレイン電極と、前記ゲート電極を覆う前記絶縁層と、に接触するようにスルーホール内部に有機半導体を配置する工程と、を含み、前記有機半導体が前記ゲート電極を覆う前記絶縁層との接触部近傍にチャンネルを形成するように前記ソース電極と前記ドレイン電極とを配置することを特徴とする半導体装置の製造方法である。
本発明の態様22は、前記工程(1)が、表面に配置されたゲート電極を有する第2樹脂フィルムの上に前記樹脂フィルムの一方の面を配置する工程を含むことを特徴とする態様21に記載の半導体装置の製造方法である。
本発明の態様23は、前記工程(1)のスルーホールを、予めスルーホールを設けた樹脂フィルムを前記第2樹脂フィルムのゲート電極上に配置して形成することを特徴とする態様22記載の半導体装置の製造方法である。
本発明の態様24は、前記工程(3)において、前記ソース電極に前記ゲート電極を覆う前記絶縁層上を延在するソース電極延在部を設け、前記ドレイン電極に前記ゲート電極を覆う前記絶縁層上を延在するドレイン電極延在部を設け、前記ソース電極延在部と前記ドレイン電極延在部の間で前記有機半導体と前記ゲート電極を覆う前記絶縁層とを接触させることを特徴とする態様21〜23の何れかに記載の半導体装置の製造方法である。
樹脂フィルムに設けたスルーホールの内部にソース電極、ドレイン電極および有機半導体を含む半導体素子を配置した半導体装置を用いることで集積密度の高い半導体装置およびその製造方法の提供が可能となる。
また、樹脂フィルムが可撓性を有し、その内部に半導体素子を形成することから可撓性を有する半導体装置(フレキシブル半導体装置)を得ることができる。
この半導体装置を用いることで、薄型化等の小型化、軽量化を実現し、さらに可撓性を有する画像表示装置の提供も可能となる。
本発明の実施形態1に係る半導体装置200の構成を模式的に示す断面図である。 本発明の実施形態1に係る半導体装置100の構成を模式的に示す断面図である。 本発明の実施形態1に係る半導体装置101の構成を模式的に示す断面図である。 本発明の実施形態1に係る半導体装置100の製造方法を示す断面図である。 本発明の実施形態1に係る半導体装置100の製造方法を示す断面図である。 本発明の実施形態1に係る半導体装置100の製造方法を示す断面図である。 本発明の実施形態1に半導体装置100のスルーホールおよびその周辺部の構成を模式的に示す上面図である。 本発明の実施形態2に係る半導体装置102の構成を模式的に示す断面図である。 (a)本発明の実施形態2に係る半導体装置103のソース電極20Msとドレイン電極20Mdの平面構造を模式的に示す上面図であり、(b)本発明の実施形態2に係る半導体装置103の構成を模式的に示す断面図であり、図9のB−B’断面に対応する。 本発明の実施形態2に係る半導体装置102の製造方法を示す断面図である。 発明の実施形態2に係る半導体装置102の製造方法を示す断面図である。 本発明の実施形態3に係る画像表示装置500を模式的に示す斜視図である。 本発明の実施形態3にかかる半導体装置300の構成を模式的に示す断面図である。 半導体装置300の等価回路を示す図である。 従来の半導体装置1000の構成を模式的に示す断面図である。
以下、図面に基づいて本発明の実施形態を詳細に説明する。なお、以下の説明では、必要に応じて特定の方向や位置を示す用語(例えば、「上」、「下」、「右」、「左」及びそれらの用語を含む別の用語)を用いるが、それらの用語の使用は図面を参照した発明の理解を容易にするためであって、それらの用語の意味によって本発明の技術的範囲が限定されるものではない。また、複数の図面に表れる同一符号の部分は同一の部分又は部材を示す。
・実施形態1
図1は本発明の実施形態1に係る半導体装置200の断面構成を模式的に示す部分断面図である。半導体装置200では、スルーホール17内に有機半導体部30を設けている。すなわち半導体装置200は、スルーホール17が形成されている樹脂フィルム(フレキシブル基材)12を有し、スルーホール17の内部には、その壁面(内壁)17aに形成されたソース電極20およびドレイン電極20dと、有機半導体部30とを備えている。樹脂フィルム12は、一方の表面にソース電極20sまたはドレイン電極20dと電気的に接続されている導電層10を備えている。また、半導体装置200は、他方の面にスルーホール17を塞ぐように設けられた絶縁層22を備え、その絶縁層22はゲート絶縁膜として機能する。本明細書において、スルーホール17に面する絶縁層22の表面を、スルーホール17の底面17bという。さらに、絶縁層22の上にはゲート電極20gおよびゲート電極20gと電気的に接続されている導電層10が配置されている。そして、有機半導体部30は、ソース電極20s及びドレイン電極20dに接触し、さらにソース電極20sとドレイン電極20dが分離された部分で絶縁層22と接触している。
これにより、半導体装置200に、有機半導体部30と、ソース電極20sと、ドレイン電極20dと、絶縁層(ゲート絶縁膜)22と、ゲート電極20gとから成る半導体素子(FET)が形成されている。
図1に示す実施形態において、詳細を後述するようにソース電極20sは、スルーホール17の底面17b上に、絶縁層22に接する延在部24sを有し、同様にドレイン電極20dは底面17b上に、絶縁層22に接する延在部24dを有している。
有機半導体部30がゲート絶縁膜22との接触部近傍にチャンネル(pチャンネル、nチャンネルの何れで可)を形成するように、ソース電極20sとドレイン電極20dとは分離されている。チャンネルとは、電界効果トランジスタにおいて電流(あるいはキャリア)が流れる流路をいう。
例えば、図1に示す実施形態では、ソース電極20sとドレイン電極20dとの間は所定の間隔を有しながら、スルーホール17の内壁17aの概ね半周(図1では左側半周)と底面17bの概ね半分(図1では左側半分)にソース電極20sを形成し、内壁17aの反対側半周(図1では右側半分)と底面の反対側半分(図1では左側半分)にソース電極20dを形成している。
なお、延在部24s、24dを設けない場合であっても、例えば、ソース電極20sとドレイン電極20dとの間でゲート絶縁膜22に接する有機半導体の部分にチャンネルが形成される。この場合であっても、例えば、スルーホール17の内壁17aの概ね半周(図1では左側半周)にソース電極20sを形成し、内壁17aの反対側半周(図1では右側半分)にソース電極20dを形成すればよい。
このように、本実施形態では、従来、半導体素子(有機半導体素子)が形成されることがなかった基材(樹脂フィルム)12のスルーホール17内に有機半導体部30、ソース電極20s、ゲート電極20dを配置し、TFT等の半導体素子を形成している。したがって、半導体装置200は立体的にスペースを有効に活用できることから、高い密度で半導体素子を形成することが可能となる。
図2は、本実施形態に含まれる別の半導体装置100を模式的に示す断面図である。半導体装置100は、半導体装置200と同じように樹脂フィルム12(12b)がスルーホール17を有しており、有機半導体部30と、ソース電極20sと、ドレイン電極20dと、絶縁層(ゲート絶縁膜)22と、ゲート電極20gとから成る半導体素子(FET)が形成されている。また樹脂フィルム12bの両面には、ソース電極20s、ドレイン電極20dまたはゲート電極20gと電気的に接続される導電層10が形成されている。
半導体装置100は、半導体装置200にはない、第2の樹脂フィルム12a(12)を更に有している。樹脂フィルム12aは、樹脂フィルム12(12b)の絶縁層22が設けられている方の面の上に配置され、絶縁層22とゲート電極20gとゲート電極20gに接続された導電層10とが、樹脂フィルム12aと樹脂フィルム12bとにより挟まれている。
樹脂フィルム12aは、その内部に層間接続部材(ビア)14を備えたスルーホール(ビアホール)13を有している。樹脂フィルム12aはさらに、他方の面(ゲート電極20gと接していない方の面)に導電層10を有しており、この導電層10は、ビア13と、樹脂フィルム12aと樹脂フィルム12bとの間に位置する導電層10とを介してゲート電極20gと導通している。
このように、半導体装置100は、樹脂フィルム12bの一方の面の導電層10、樹脂フィルム12aと樹脂フィルム12bとの間に位置する導電層10および樹脂フィルム12aの他方の面の導電層10の3つの導電層10と、樹脂フィルム12aおよび樹脂フィルム12bの2つの樹脂フィルムとより成る多層基板15を有する。
以上のように構成された半導体装置100は、立体的にスペースを有効に活用し、高い密度で半導体素子を形成できることに加えて、多層基板15により配線も立体的に行えることからより複雑配線をより少ないスペースで行うことが可能となる。
次に半導体装置100および200の作動原理を示す。
半導体装置100,200において、ゲート電極20gに電圧を加えると,ゲート電極近傍の有機半導体部30内で加えた電圧の極性に反発する電荷のキャリアが追い払われ(空乏層が発生し)、さらに、ある一定以上の電圧を加えると、絶縁層(ゲート絶縁膜)22と有機半導体部30の界面にゲート電極20gに印加した電圧の極性に引き合う電荷のキャリアが誘起され蓄積される。このような状態でソース電極20sとドレイン電極20dとの間に電圧を加えると、上記界面に蓄積されたキャリアはソース電極―ドレイン電極間の電界によって移動してドレインに吸収され、ソース電極―ドレイン電極間を電流が流れることになる。
ゲート電極20に印加される電圧を制御して上記界面に蓄積されたキャリア量を変調することにより,ドレイン電極20dとソース電極20sの間を流れる電流量を変化させて、例えばスイッチング動作を行うことができる。
以下に、半導体装置100および200の各要素の詳細を説明する。
樹脂フィルム12(12a、12b)は、例えば、ポリイミド樹脂(PI)、ポリアミド樹脂(PA)、ポリエチレンナフタレート樹脂(PEN)、またはアラミド樹脂から構成されており、これらの樹脂材料は、耐熱性、寸法安定性、ガスバリア性の性質に優れており、半導体装置100、200におけるフレシキブル基材(樹脂フィルム)12の材料として好ましい。樹脂フィルム12の厚さは、例えば、1〜38μmである。
樹脂フィルム12に形成されたスルーホール17は、例えば、レーザによって形成された円錐台形状(樹脂フィルム12の表面に平行な断面形状が円であり、樹脂フィルム12の表面に垂直な断面形状が台形)の貫通孔である。図1および図2に示す実施形態では、スルーホール17は樹脂フィルム12(12b)の上面側(絶縁膜22のない方)の断面積の方が、樹脂フィルム12(12b)の下面側(絶縁膜22のある方)の断面積より広く、上に広がった形状となっている。これは、後述するようにスルーホール17の内壁にメッキ等で金属層を形成後、レーザ光線で切断しソース電極20sとドレイン電極20dとに分離する際の作業性に優れるからである。
スルーホール17の直径は、断面積のより広い樹脂フィルム12(12b)の上面側(上面における開口径)で例えば1〜300μmである。ソース電極20sとドレイン電極20dがそれぞれの延在部24s、24dを有しない場合、スルーホール17の直径、とりわけスルーホール17の底面の12bの直径を変更することは、ソース電極20sとドレイン電極20dとの間のチャンネル長、およびチャンネル幅(概ね内壁17bの内壁が概ねソース電極20sとドレイン電極20dで覆われている場合)を変化させることを意味する。従って、ソース電極20sとドレイン電極20dがそれぞれの延在部24s、24dを有しない場合、所望の電流容量となるようにスルーホール17の直径、とりわけ底面17bの直径を適宜設定してもよい。
また、1つの半導体装置が複数の半導体素子を含む場合、それぞれの半導体素子のスルーホール17の断面積を同じにする必要はなく、異なる面積であってもよい。例えば半導体装置100が2つの半導体素子スイッチングトランジスタとドライバトランジスタを含む場合、それぞれの半導体素子を異なる断面積(開口面積)のスルーホール17を用いて構成することにより、特性の異なるトランジスタを容易に構成することができる。
スルーホール17の形状は上記の円錐台に限定されるものでなく、円柱等を含む各種の形状を選択することが可能である。
なお、半導体装置100のスルーホール(ビアホール)13は、図2に示す実施形態では円柱形状を有しているが、この形状に限定されるものでなく。円錐台を含む各種の形状を有することが可能である。また、スルーホール13内に充填される層間接続部材14は、例えば、導電性樹脂ペースト等の導電性材料から成る。
スルーホール17の内壁17aには、金属層より成るソース電極20sおよびドレイン電極20dが形成されている。この金属層は、例えば銅メッキより成り、例えば、厚さ0.1〜18μmである。また、ソース電極20sおよびドレイン電極20dは、貴金属(例えば、Au)から構成することも可能であり、その厚さは、例えば、0.02〜3μmである。さらに、例えば銅等の貴金属以外の金属より成るソース電極20sおよびドレイン電極20dの有機半導体部30に接する面に貴金属(例えば、Au)のメッキを施すこともできる。
また、これ以外にもソース電極20s、ドレイン電極20dに用いることのできる材料として、クロム(Cr)、チタン(Ti)、アルミニウム(Al)、モリブデン(Mo)、タングステン(W)、ニッケル(Ni)、パラジウム(Pd)、白金(Pt)、銀(Ag)、錫(Sn)、導電性ポリアニリン、導電性ポリピロール、導電性ポリチアジル、および、導電性ポリマとこれらの組み合わせからなる群から選択された材料が例示される。さらに、ソース電極20s、ドレイン電極20dは、Au層とCr層とからなる二層電極、または、Au層とPt層とからなる二層電極から構成してもよい。
図1および図2に示す実施形態では、ソース電極20sは、絶縁層22上に延在する延在部24sを有し、同様にドレイン電極20dは絶縁層22上に延在する延在部24dを有している。延在部24sおよび延在部24dの両方またはいずれか一方がなくてもソース電極20sおよびドレイン電極20dは機能する。
例えば、延在部24sおよび延在部24dの両方がない構造では、スルーホールの底部17b全体の直上に位置する有機半導体部30の部分にチャンネルが形成される。
しかし、延在部24s、24dを設けることにより、チャンネル長(ソース−ドレイン間の距離)を短くすることが可能となり、そのソース−ドレイン間の有機半導体部30にチャンネルが構成される。すなわち、チャンネル長の短いFETを形成できる点で、ソース電極20sおよびドレイン電極20dは、ぞれぞれの延在部24sおよび延在部24dを有することが好ましい。
本実施形態のゲート電極20gおよび導電層10は、例えば、クロム(Cr)、チタン(Ti)、銅(Cu)、アルミニウム(Al)、モリブデン(Mo)、タングステン(W)、ニッケル(Ni)、金(Au)、パラジウム(Pd)、白金(Pt)、銀(Ag)、錫(Sn)、導電性ポリアニリン、導電性ポリピロール、導電性ポリチアジル、および、導電性ポリマとこれらの組み合わせからなる群から選択された材料で構成することができる。
絶縁層(ゲート絶縁膜)22は、例えば、PVA(Poly Vinyl alcohol)、PVP(Poly 4−Vinyl Phenol)、BCB(Benzocyclobutene)およびポリシラザンの塗布により形成されるSiOなどからなる。絶縁層(ゲート絶縁膜)22は、またエポキシ樹脂により形成してもよい。絶縁層(ゲート絶縁膜)22の厚さは、例えば、50〜300nmである。
有機半導体部30は、スルーホール17の内部に充填され、ソース電極20sおよびドレイン電極20dとオーミック接触し、ゲート絶縁膜22と接触している。本実施形態のようにソース電極20sとドレイン電極20dがそれぞれの延在部24sと24dを有する場合には、延在部24sと延在部25sの対向する面それぞれが有機半導体30とオーミック接触している。
有機半導体部30を構成する有機半導体は種々のものを使用することが可能である。用いる有機半導体としては、移動度が高い材料が好ましく、例えば、ペンタセンを挙げることができる。有機半導体は大別すると、高分子材料(例えば、ポリチオフェン又はその誘導体)、低分子材料(例えば、ペンタセン、可溶化ペンタセン)、その他、ナノカーボン材料(例えば、カーボンナノチューブ、SiGeナノワイヤ、フラーレン、修飾フラーレン)、無機有機混合材料(例えば、(CNH)とSnIとの複合系)があり、何れも有機半導体部30に用いることができる。なお、有機半導体の他の例をさらに後述する。
上述のように半導体装置100および200においては、ゲート電極20g、ソース電極20sおよびドレイン電極20dを全てメッキ等の金属箔により形成できる。
このことは、従来の半導体装置1000においてゲート電極、ソース電極、ドレイン電極を含む配線層120、150をインクジェット方式等の印刷方式を用いて形成することにより生じていた以下の問題を解消できることを意味する。
すなわち、従来の半導体装置1000では、通常の金属粒子を用いて配線層を形成すると、600〜1000℃と高い焼結温度が必要となり樹脂フィルム基材が使用できないという問題及びインクジェットノズルを詰まらせるという問題があり、インク溶液とナノオーダーに微細化した金属粒子(ナノペースト材料)との混合物を配線材料として用いている。
しかしナノペースト材料は極めて高価であること、さらにナノペースト材料から形成される配線は、ナノオーダーの金属粒子を焼結し形成するため、金属粒子表面の酸化膜等のため電気抵抗が大きいという問題が生じていた。
本実施形態にかかる半導体装置100および200では、ナノペースト材料を用いる必要がないことから、従来の半導体装置1000と比べゲート電極、ソース電極、ドレイン電極を含む配線を安価に構成でき、かつ電気抵抗を大きく減少させることが可能となる。
次に半導体装置100の変形例を示す。
図3は半導体装置100の変形例である半導体装置101を示す断面図である。半導体装置101の有機半導体部30Mは、内壁17a及び底面17bに沿って設けられ、有機半導体部30Mに囲まれた中空部が形成されている。このような中空構造は、例えば、有機半導体材料を溶媒に分散させてスルーホール17内に塗布した後、当該溶媒を消失(気化)させて、有機半導体材料をスルーホール17の内壁17a、底面17b(絶縁層22上)、ソース電極20sおよびドレイン電極20dに残すことによって形成できる。また、有機半導体材料をスルーホール17の内壁17a、底面17b(絶縁層22上)、ソース電極20sおよびドレイン電極20dに蒸着させることによっても形成できる。
このように有機半導体部30Mが中空部を有する半導体装置101は、用いる有機半導体の量を低減できる等の効果および必要に応じこの中空部に他の材料を充填可能であるという効果を有する。
例えば絶縁材料を有機半導体部30Mの内部に充填した場合,ソース電極20sとドレイン電極20d間の漏れ電流の防止効果を高めるといった格別の効果を有する。
また、有機半導体部30Mの中空部に絶縁材を充填することにより、有機半導体30Mと外気との接触が制限されることから、酸素による有機半導体部30Mの劣化を抑制でき、より信頼性の高い半導体装置の提供が可能となる。
すなわち、有機半導体は、無機半導体材料(例えば、ポリシリコンなど)と比較すると、低移動度であるのに加えて、空気ないし酸素雰囲気下ではその移動度が更に低下する場合がある。
半導体装置101では、有機半導体部30Mの中空部に絶縁物を充填することで、この絶縁物とスルーホール17の内壁17aとソース電極20sとドレイン電極20dとゲート絶縁膜22とにより、有機半導体30Mの外周を概ね取り囲むことができる。この結果、有機半導体部30Mと酸素(又は空気)との接触を抑制でき、これにより、有機半導体部30を構成する有機半導体の経時劣化を抑制ないし緩和することが可能となる。
次に、図4(a)から図6を参照しながら、実施形態1に係る半導体装置100の製造方法について説明する。
工程1:
図4(a)に示すように、両面に導電層10が形成された樹脂フィルム12(12a)を用意する。例えば、厚さ4μmのアラミド樹脂フィルムを用いることができる。また、他の樹脂フィルム(例えば、ポリイミド樹脂、ポリアミド樹脂、ポリエチレンナフタレート樹脂、ポリエチレンナフタレート樹脂)を用いてもよい。
導電層10として、銅箔(例えば厚さ5μm)を用いてよい。導電層10は、パターニングされていてもよい。また、樹脂フィルム12aには、上面の導電層10と下面の導電層10とを接続する層間接続部材(ビア)14が形成されている。層間接続部材14は、例えば、ビアホール(スルーホール)13内に充填された導電性ペーストからなる。
工程2:
図4(b)に示すように、樹脂フィルム12a上面の導電層10のうち、ゲート電極20gとなる部位の上に、ゲート絶縁膜22を形成する。ゲート絶縁膜22の形成は、例えば、絶縁材料を塗布することによって行うことができる。また、ゲート絶縁膜22を形成する方法は、例えば、電着塗膜を形成する電着塗装法、スプレーコータを用いたスプレー法、インクジェット方式を用いることができる。
工程3:
図4(c)に示すように、上面に導電層(金属層)10が形成された樹脂フィルム12bの下面と、ゲート絶縁膜22が形成された樹脂フィルム12aの上面とを対向して配置する。そして、樹脂フィルム12bの下面と、ゲート絶縁膜22を覆うよう樹脂フィルム12aの上面とを接合(ラミネート)する。このように、樹脂フィルム12aと樹脂フィルム12bとを接着(積層)して、多層樹脂基板15を形成する。
工程4:
図5(a)に示すように、ゲート絶縁膜22が露出するように樹脂フィルム12bに、スルーホール17を形成する。図5(a)に示す実施形態では、スルーホール17の形成は、レーザを照射することによって実行しているが、スルーホール17の形成は、他の方法(例えば、エッチングなど)を用いてもよい。また図5(a)に示す実施形態では、樹脂フィルム12の上方から見たスルーホール17の形状は、円形であるが、他の形状(楕円形、長円形、矩形など)にすることも可能である。
工程5:
図5(b)に示すように、スルーホール17の内壁17aおよびゲート絶縁膜22(スル−ホール17の底面17bの部分)に対して金属メッキを行って、金属層20を形成する。例えば、銅メッキによって金属層20を形成する。金属層20は、導電層10と接続するように形成される。
工程6:
図5(c)に示すように、スルーホール17の底面17bに位置する金属層20の一部を除去することにより、金属層20を分割してソース電極20sとドレイン電極20dとを形成する。この金属層20の除去は、例えば、レーザ照射によって行うことができる。
図7は、上方(樹脂フィルム12の法線方向)からみた、金属層20を分割した後のスルーホール17の内部およびスルーホール17の周辺部を示す。上述のレーザ照射により金属層20が除去されてできた間隙(金属層20のない部分)35により、ソース電極20s(延在部24sも含む)と、ドレイン電極20d(延在部24dも含む)とが分離されている。
図7および図5(c)において、ソース電極20sは、スルーホール17の内壁17aの左側半周の概ね全体および底面17bの左側半分の概ね全体を覆いかつ導電層10と接続されている。同様に、ドレイン電極は、スルーホール17の内壁17aの右側半周の概ね全体および底面17bの右側半分の概ね全体を覆いかつ別の導電層10と接続されている。
工程7:
図6に示すように、スルーホール17内に有機半導体を含む材料を充填し、スルーホール17内に有機半導体部30を形成する。
本実施形態の有機半導体部30を構成する有機半導体材料としては、上記説明と重複する内容もあるが、例えば、次のようなものを挙げることができる。(1)ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセンおよびそれらの誘導体からなる群から選択されるアセン分子材料、(2)フタロシアニン系化合物、アゾ系化合物およびペリレン系化合物からなる群から選択される顔料およびその誘導体、(3)ヒドラゾン化合物、トリフェニルメタン化合物、ジフェニルメタン化合物、スチルベン化合物、アリールビニル化合物、ピラゾリン化合物、トリフェニルアミン化合物およびトリアリールアミン化合物からなる群から選択される低分子化合物およびその誘導体、(4)ポリ−N−ビニルカルバゾール、ハロゲン化ポリ−N−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ピレンホルムアルデヒド樹脂およびエチルカルバゾールホルムアルデヒド樹脂からなる群から選択される高分子化合物である。あるいは、有機半導体材料は、フルオレノン系、ジフェノキノン系、ベンゾキノン系、インデノン系、ポルフィリン系、ポリ
チオフェン系およびポリフェニレン系化合物であってもよい
有機半導体部30の形成は、例えば印刷によって行うことができる。本実施形態では、有機半導体を含む材料をスルーホール17内に充填することにより、有機半導体部30を形成することができることから、スルーホール17を形成する際のスルーホール17の位置決めにより有機半導体部30の位置決めも行うことができ、技術的意義が大きい。すなわち、インクジェット方式で従来の有機半導体部を形成する場合、インクジェット噴射ツールの位置合わせ精度を確保し、さらに有機半導体を含むインクを正確な位置に保持するためのバンクの形成などが必要となるが、本実施形態の手法によれば、スルーホール17の位置決めを正確に行えば、その位置に対応して、有機半導体部30を形成することができる。
有機半導体が高分子有機半導体(例えば、ポリチオフェン又はその誘導体)の場合、印刷プロセスによって有機半導体部30を形成することが好ましいことが多い。
また、有機半導体が低分子有機半導体(例えば、ペンタセン)の場合、蒸着プロセスによって有機半導体部30を形成することが好ましいことが多い。
以上の工程1〜7により半導体装置100を得ることができる。
なお、半導体装置200の製造についても類似の方法により実施することができる。すなわち、工程1〜3に代えて、一方の面に導電層10が形成され、他方の面に図1に示す絶縁層22と導電層10が形成された樹脂フィルム12を準備する。そして、この樹脂フィルム12に上記工程4に示される方法でスルーホール17を形成し、工程5に示される金属層20を形成し、工程6に示されるように金属層20を分割することによりソース電極20sとドレイン電極20dとを形成し、さらに工程7に示されるように有機半導体部30を形成することにより半導体装置200を製造することができる。
以下に上記した半導体装置100、200の製造方法の利点を示す。
従来は全印刷方式で、有機半導体部と共に導電層(配線)も形成することがあり、この場合、配線線は金属ナノペーストによって形成することが多い。しかし、金属ナノペーストは高価であり、また、金属ナノペーストによって作製された配線は、典型的な銅配線よりも高抵抗であることが多い。本実施形態の手法によれば、高価な金属ナノペーストを用いなくても、典型的な銅配線パターンを簡便に作製することができ、それゆえ、技術的価値が大きい。
また、スルーホール17内にソース電極20s、ドレイン電極20dおよび有機半導体部30を形成することから、これらの要素を容易にかつ高精度に位置決めできる。
これにより半導体装置100、200では、インクジェット方式で、各層を形成する従来の半導体装置1000が有する以下の問題を生じない。
すなわち、インクジェット方式で各層を形成する場合、所望の位置に所望の層が形成されるように、液状の材料をバンクその他の部材により所定の位置に精度良く保持する必要があり、バンクその他の部材の形成、ならびに、位置合わせ精度の問題が発生する。加えて、インクジェットによる印刷により、基材の上に、ソース電極層、ドレイン電極層、有機半導体層、絶縁層、ゲート電極層等の各層を何層も積載して有機半導体デバイスを形成することに起因して、有機半導体デバイスの平坦性を確保するために、有機デバイスの厚みが増加するという問題がある。さらに、このように印刷で何層も積層すると、例えば位置合わせの誤差等に起因して歩留まりが低下するという問題を生じる。歩留まりは、半導体装置1000が大型になるほど低下する傾向が強くなる。
とりわけ、半導体装置1000を有機ELディスプレイ等の画像表示装置に用いた場合、携帯電話レベル等に用いる小さい画面サイズであれば、印刷方式による上述した問題も甘受できる場合があるが、画面サイズが、大画面(例えば、1m級の超大画面)になれば、上述の印刷方式の問題は顕著なものとなっていた。
しかし、半導体装置100および200において、スルーホール17を所望の位置に形成することは、レーザ等を用いれば容易なことから、TFT等の半導体素子を容易にかつ正確に位置決めできるためこのような問題が生じない。
なお、導体装置100の上記の製造方法の変形例としては次のようなものを挙げることができる。
工程3の積層工程を行った後、工程4、5に代えて樹脂フィルム12bの上面に形成された金属層(導電層)10を、ゲート絶縁膜22に接触するように押入しスルーホール17を形成する。スルーホールの形成条件を適宜選択することで、スルーホール17の形成過程で導電層10が変形し、スルーホール17の内壁17aおよび底面17b(絶縁層の上部)に延在する。
次いで、ゲート絶縁膜22を露出するように、絶縁層22上の金属層10の一部を除去する。この金属層10の一部を除去する工程は、上述した工程6と同じように、レーザを用いて行うことができる。
この変形例では、工程4、5を大幅に簡略化された上述の別工程に置き換えることができる。
また、半導体装置100の上記製造方法の別の変形例として、工程3で用いる樹脂フィルム12bに予めスルーホール17を形成しておくことで、工程4のレーザによるスルーホール17の形成を省略することができる。さらに、一方の面に導電層10が形成され、他方の面に図1に示す絶縁層22と導電層10が形成された樹脂フィルム12に予めスルーホール17を形成しておくことにより、本変形例は、上述の半導体200の製造方法にも適用可能である。
・実施形態2
次に、図8を参照しながら、本発明の実施形態2に係る半導体装置102について説明する。
図8に示す半導体装置102では、絶縁層22Mが樹脂フィルム12bの上面から、スルーホール17の内壁17a及び底部まで連続して形成され、その一部がゲート絶縁膜として機能する点が半導体装置100と異なる。図8に示す実施形態のように、絶縁層22Mは、多層配線基板15の樹脂フィルム12bの上面に延在してもよいが、本発明はこれ限定されるものではない。
樹脂フィルム12bの上面、スルーホール17の内壁17aおよびゲート電極20gに亘り延在する絶縁層22Mのうち、ゲート電極20g上の部分がゲート絶縁膜22gとして機能する。
実施形態2では、ソース電極20sおよびドレイン電極20dのうち、スルーホール17の内壁上に位置する部分は、絶縁層22Mの上に形成される点が実施形態1の半導体装置100と異なる。
なお、図8に示す実施形態では、ソース電極20sおよびドレイン電極20dはそれぞれゲート絶縁膜上に(樹脂フィルム12bの下面と平行に)延在部を有している。
半導体装置102では、詳細を後述するようにスルーホール17を形成後に、ゲート絶縁層22gを含む絶縁層22Mを形成できるという利点がある。
なお、半導体装置102の構成において、半導体装置200と同じく、樹脂フィルム12が1層しかなく、従ってビアホール13のない半導体装置も本発明の範囲内である。
また、半導体装置102の構成において、半導体装置101と同じく有機半導体部30に囲まれた中空部が形成されるように構成してもよい。
次に、図10(a)から図12(d)を参照しながら、本実施形態にかかる半導体装置102の製造方法について説明する。なお、実施形態1で示した半導体装置の製造方法と同様の点については説明を省略する。
工程1:
図10(a)に示すように、図4(a)と同様に、両面に導電層10が形成された樹脂フィルム12aを用意する。
工程2:
図10(b)に示すように、樹脂フィルム12aの上面の導電層10のゲート電極となる部位20gを覆うように、樹脂フィルム12aの上方に樹脂フィルム12bを配置する。その後、樹脂フィルム12aと樹脂フィルム12bとを接合し、多層樹脂基板15を形成する。この積層(ラミネート工程)は、例えば、80℃で2分間、0.5MPaの圧力で行うことができる。
工程3:
図10(c)に示すように、多層樹脂基板15の樹脂フィルム12bに、ゲート電極20gが露出するようにスルーホール17を形成する。本実施形態では、例えばCOレーザによって直径300μm(樹脂フィルム12b上面での直径)のスルーホール17を形成する。
工程4:
図11(a)に示すように、スルーホール17の内壁17a、ゲート電極20g(スルーホール17の底面部)を含めた樹脂フィルム12bの上面に絶縁層22Mを形成する。本実施形態では、樹脂フィルム12bの上面の全面に、Bステージ樹脂(例えば、エポキシ樹脂)をスピンコートし、80℃で乾燥し、その後、200℃で熱処理して熱硬化を完了し、絶縁層22Mを形成する。
工程5:
図11(b)に示すように、絶縁層22Mの上に導電層10を形成する。ここでは、樹脂フィルム12bの上面の全面に銅メッキを施して、絶縁層22Mの上に導電層10を形成する。
工程6:
図11(c)に示すように、スルーホール17内の絶縁層22上の導電層10から、ソース電極20sとドレイン電極20dを形成する。本実施形態では例えば、スルーホール部17内に位置する導電層10の所定部位をレーザによって除去することによってソース電極20sとドレイン電極20dとを分離する。樹脂フィルム12bの上面に位置する導電層10をエッチングすることによってパターニングしソース電極20sおよびドレイン電極20dと電気的に接続された配線層を形成する。
また、スルーホール17内に位置する導電層10の所定部位および導電層10をエッチングすることによってソース電極20sとドレイン電極20dとの分離と、樹脂フィルム12b上面の導電層10のパターニングを同時に実施してもよい。
工程7:
図11(d)に示すように、スルーホール17内に有機半導体を導入することによって、スルーホール17内に有機半導体部30を形成する。キシレンで溶解した有機半導体をイングジェット方式によりスルーホール17内に塗布し、次いで、熱処理(例えば、200℃で30分)を行って、有機半導体の溶剤を飛散させ、有機半導体を結晶化して有機半導体部30を形成してもよい。このようにして、図8に示した半導体装置102を作製することができる。
また、半導体装置102の上記製造方法の別の変形例として、工程2で用いる樹脂フィルム12bに予めスルーホール17を形成しておくことで、工程3のレーザによるスルーホール17の形成を省略することができる。
図9(a)及び(b)に本実施形態の変形例である半導体装置103(図9(a)は半導体装置103の一部のみ)を示す。図9(a)は、スルーホール17内及び近傍におけるソース電極20sとドレイン電極20dの平面配置を示した上面図である。図9(b)は半導体装置103の断面を模式的に示す断面図であり、図9(a)におけるB−B’断面に対応する。この半導体装置103では、図9に示すように、ソース電極20Ms(延在部24Ms)とドレイン電極20Md(延在部24Md)とが櫛形形状を有し、互いに櫛形部分が噛みあうように対向して配置されている。
すなわち、本変形例では、1つのスルーホール17内に、櫛形形状のソース電極20Msおよびドレイン電極20Mdが形成されている点が特徴である。
半導体装置103において、例えばチャンネル長(ソース電極20Msとドレイン電極20Md間の距離)は10μmであり、チャンネル幅(ソース電極20Msとドレイン電極20Mdとが対向している部分の長さ、または櫛形電極間長さ)は1000μmである。つまり、この例では、チャンネル幅は、チャンネル長の100倍の長さとなっている。なお、ソース電極20Msまたはドレイン電極20Mdの櫛部の幅は25μmであり、そして、ライン/スペース(L/S)での寸法は25μm/10μmである。
このようにソース電極とドレイン電極を櫛形形状にすることで、チャンネル幅を大幅に増加させることができ、従ってソース電極20Msとドレイン電極20Mdとの間に例えば、有機EL素子を駆動するために十分な電流(大電流)を流すことが可能となる。
なお、ソース電極20Msおよびドレイン電極20Mdは、形状以外の例えば用いる材料等の構成は、それぞれソース電極20sおよびドレイン電極20dと同様である。また、ゲート電極20gの厚さは例えば0.3μmである。
なお、櫛形形状を有するソース電極20Msとドレイン電極20Mdは、実施形態1に示した何れの半導体装置にも適用することができる。
・実施形態3
図12は本発明にかかる画像表示装置(有機ELディスプレイ装置)500を示す切り取り斜視図である。画像表示装置500は、複数の発光素子80を規則的に配列した発光層600と、前記発光素子を駆動(ON/OFFの制御)するための半導体装置300が複数配置されている駆動回路層700と、駆動回路層700にデータライン92とスイッチングライン94を介して電流を供給するドライバ部800、850とを有している。
図13は半導体装置300を示す断面図である。
半導体装置300は、画像装置500の一部を構成する半導体装置である。画像表示装置500の画素1つに対応する有機EL素子(発光素子)80を1つ有し、この発光素子80の発光を制御する発光素子制御装置であり、従って画像装置500の画素数に相当する数の半導体装置300が画像装置500に含まれている。以下に図13を参照しながら、半導体装置300について説明する。
半導体装置300は、実施形態1の半導体装置(有機半導体装置)100に含まれる半導体素子を2つ(半導体素子100A、100B)備えており、その等価回路は図14に示すとおりである。
2つの半導体素子100A、100Bのうち、一つは、スイッチングトランジスタ100Aで、もう一つはドライバトランジスタ100Bとなっている。また、半導体装素子100A、100Bは、補強フィルム86(例えば、PET、PENなどの樹脂フィルム)の上に配置されている。
本実施形態の半導体装素子100A、100Bは、有機EL素子80の下に形成されており、半導体素子100Bは、有機EL素子80に接続されている。なお、有機EL素子80の上には、有機EL素子80と電気的に接続する透明電極82が形成されている。加えて、その上には、保護フィルム(例えば、PET、PENなどの樹脂フィルム)84が形成されている。
図14に示した配線92は、データラインであり、図13には示されていないが、図13の半導体素子100Aのソース電極20sに接続されている導電層10と電気的に繋がっている。配線94は、選択ライン(スイッチングライン)であり、半導体素子100Aのゲート電極20gと電気的に繋がっている。
データライン92とスイッチングライン94の電流をドライバ部800、850で制御することで半導体素子100Aによりドライバトランジスタ100Bから有機EL素子80および透明電極82に流れる電流を制御し、発光素子80の発光を駆動する。すなわち、半導体素子100Aは、有機EL素子(発光素子)80のON/OFFを制御するスイッチングトランジスタとして用いられる。
画像表示装置500の構成によっては、トランジスタ等の半導体素子は各画素に2個(半導体素子100Aと半導体素子100Bが各1個)だけでなく、3個以上設けられることもあり、3個目あるいはそれ以上のトランジスタとして本実施形態の半導体装置100の半導体素子を設けることも可能である。
なお、半導体装置100に限らず、本明細書に記載した本願発明にかかる全ての半導体装置(半導体装置100、101、102、103、200)の何れの半導体素子も半導体装置300の半導体素子(スイッチングトランジスタ100Aおよびドライバトランジスタ100B)として使用可能である。
なお、本発明の全ての半導体装置およびその半導体素子は、有機ELディスプレイに限らず、他の画像表示装置(例えば、液晶表示装置)に用いることもでき、また、電子ペーパにも用いることができる。加えて、本発明の全ての半導体装置およびその半導体素子は、現在、印刷エレクトロニクスで適用が検討されている各種用途(例えば、RF−ID、メモリ、MPU、太陽電池、センサなど)に適応することができる。
また、画像表示装置500は、上述の有機EL素子の代わりに液晶、プラズマ発光素子等の他の種類の発光素子を用いることにより有機ELディスプレイ装置以外の例えば液晶ディスプレイ装置、プラズマディスプレイ装置等の他の種類の画像表示装置として用いることが可能である。
以上、本発明を好適な実施形態により説明してきたが、こうした記述は限定事項ではなく、勿論、種々の改変が可能である。例えば、上記実施形態では、半導体装置100を1デバイスに対応した形で作製するような例を示したが、それに限らず、複数のデバイスに対応した形で作製する手法を実行してもよい。そのような作製手法として、ロール・ツー・ロール製法を用いることができる。また、本実施形態の構成による効果は、将来開発されると予想される高移動度の有機半導体材料を用いることにより、より顕著なものとして利用することができ、より大きな技術的価値を得ることができる。
本出願は、日本国特許出願、特願2007−205202を基礎出願とする優先権主張と伴う。特許出願特願2007−205202は参照することにより本明細書に取り込まれる。
本発明によれば、層間接続構造を利用した簡便な構造で集積密度に優れた半導体装置を提供することができる。
10 導電層
12,12a,12b 樹脂フィルム
13 ビアホール(スルーホール)
14 層間接続部材(ビア)
15 多層樹脂基板(多層配線基板)
17 スルーホール
20s,20Ms ソース電極
20d,20Md ドレイン電極
20g ゲート電極
22 絶縁層(ゲート絶縁膜)
22g ゲート絶縁膜
22M 絶縁層
24s ソース電極の延在部
24d ドレイン電極の延在部
30,30M 有機半導体部
35 間隙
50 層間接続部材(ビア)
80 発光素子有機EL素子
82 透明電極
86 補強フィルム
92 データライン
94 選択ライン
100,101,102,103,200,300 半導体装置
100A スイッチングトランジスタ
100B ドライバトランジスタ
110 樹脂基板
120 配線層
120d ドレイン電極
120s ソース電極
130 有機半導体層
140 絶縁膜
150 配線層
150g ゲート電極
500 画像表示装置
1000 半導体装置

Claims (25)

  1. 一方の面から他方の面に貫通するスルーホールを有する樹脂フィルムと、
    前記スルーホールの内壁に沿って設けられたソース電極と、
    前記スルーホールの内壁に沿って設けられたドレイン電極と、
    前記スルーホールに対向して前記樹脂フィルムの他方の面に設けられたゲート電極と、
    前記ゲート電極上に設けられ、前記スルーホール内の底部に位置する絶縁層と、
    前記ソース電極と前記ドレイン電極とに接触するように前記スルーホールの内部に配置された有機半導体と、を備え、
    前記有機半導体は、前記スルーホール内の底部において前記絶縁層の少なくとも一部と接触し、その接触した絶縁層の近傍の有機半導体にチャンネルが形成されることを特徴とする半導体装置。
  2. 前記樹脂フィルムの他方の面に接合された第2樹脂フィルムを更に有する請求項1に記載の半導体装置。
  3. 前記第2樹脂フィルムが第2スルーホールと該第2スルーホールに形成された導電性組成物とからなるビアを有することを特徴とする請求項2に記載の半導体装置。
  4. 前記ソース電極が前記絶縁層上に延在するソース電極延在部を有し、前記ドレイン電極が前記絶縁層上に延在するドレイン電極延在部を有し、前記ソース電極延在部と前記ドレイン電極延在部の間で前記有機半導体が前記絶縁体と接触していることを特徴とする請求項1〜3の何れかに記載の半導体装置。
  5. 前記ソース電極延在部と前記ドレイン電極延在部とは櫛形形状を有し、互いに噛み合うように対向離間して配置されていることを特徴とする請求項4に記載の半導体装置。
  6. 前記絶縁層が、前記スルーホールの底部から延在して前記スルーホールの内壁を覆うように形成され、前記ソース電極および前記ドレイン電極は、前記絶縁層を介して前記スルーホールの内壁に沿って形成されていることを特徴とする請求項1〜5の何れかに記載の半導体装置。
  7. 前記有機物半導体が中空部を有することを特徴とする請求項1〜6の何れかに記載の半導体装置。
  8. 前記有機半導体の前記中空部に絶縁材料が充填されていることを特徴とする請求項7に記載の半導体装置。
  9. 前記有機半導体が高分子有機半導体から成ることを特徴とする請求項1〜8の何れかに記載の半導体装置。
  10. 前記有機半導体が低分子有機半導体から成ることを特徴とする請求項1〜8の何れかに記載の半導体装置。
  11. 前記樹脂フィルムが、ポリイミド樹脂、ポリアミド樹脂、ポリエチレンナフタレート樹脂およびアラミド樹脂から成る群より選択される何れか一つであることを特徴とする請求項1〜10の何れかに記載の半導体装置。
  12. 前記ソース電極及び前記ドレイン電極が、貴金属であることを特徴とする請求項1〜11の何れかに記載の半導体装置。
  13. 発光素子を配列した表示部と、該表示部に用いられる前記発光素子を駆動する駆動回路層とを具備し、前記駆動回路層は、請求項1〜12の何れかに記載の半導体装置を含むことを特徴とする画像表示装置。
  14. 請求項1〜12の何れかに記載の半導体装置の半導体素子を、ON/OFFするスイッチングトランジスタとして用いたことを特徴とする請求項13記載の画像表示装置。
  15. 請求項1〜12の何れかに記載の半導体装置の半導体素子を前記発光素子の発光を駆動するドライバトランジスタとして用いたことを特徴とする請求項13または14に記載の画像表示装置。
  16. 前記発光素子が、有機エレクトロルミネッセンス発光素子であることを特徴とする請求項13〜15の何れかに記載の画像表示装置。
  17. (1)樹脂フィルムの一方の面に絶縁層と該絶縁層の上に配置されるゲート電極とを形成し、前記樹脂フィルムの他方の面から前記絶縁層に至るスルーホールを形成する工程と、
    (2)前記スルーホールの内壁にソース電極とドレイン電極とを形成する工程と、
    (3)前記ゲート電極と前記ドレイン電極と前記絶縁層とに接触するようにスルーホール内部に有機半導体を配置する工程と、
    を含み、前記有機半導体が前記絶縁層との接触部近傍にチャンネルを形成するように前記ソース電極と前記ドレイン電極とを配置することを特徴とする半導体装置の製造方法。
  18. 前記工程(1)が、表面に配置されたゲート電極と該ゲート電極の上に配置された絶縁層とを有する第2樹脂フィルムの上に前記樹脂フィルムの一方の面を配置する工程を含むことを特徴とする請求項17に記載の半導体装置の製造方法。
  19. 前記工程(1)のスルーホールを、予めスルーホールを設けた樹脂フィルムを前記第2樹脂フィルムの絶縁層上に配置して形成することを特徴とする請求項18に記載の半導体装置の製造方法。
  20. 前記工程(2)において、前記ソース電極に前記絶縁層上を延在するソース電極延在部を設け、前記ドレイン電極に前記絶縁層上を延在するドレイン電極延在部を設け、前記ソース電極延在部と前記ドレイン電極延在部との間で前記有機半導体と前記絶縁層とを接触させることを特徴とする請求項17〜19の何れかに記載の半導体装置の製造方法。
  21. (1)樹脂フィルムの一方の面にゲート電極を形成し、前記樹脂フィルムの他方の面から前記ゲート電極に至るスルーホールを形成する工程と、
    (2)前記スルーホールの内壁および前記スルーホールより露出する前記ゲート電極を絶縁層で覆う工程と、
    (3)前記スルーホールの内壁に沿って前記絶縁層の上にソース電極とドレイン電極とを形成する工程と、
    (4)前記ゲート電極と、前記ドレイン電極と、前記ゲート電極を覆う前記絶縁層と、に接触するようにスルーホール内部に有機半導体を配置する工程と、
    を含み、前記有機半導体が前記ゲート電極を覆う前記絶縁層との接触部近傍にチャンネルを形成するように前記ソース電極と前記ドレイン電極とを配置することを特徴とする半導体装置の製造方法。
  22. 前記工程(1)が、表面に配置されたゲート電極を有する第2樹脂フィルムの上に前記樹脂フィルムの一方の面を配置する工程を含むことを特徴とする請求項21に記載の半導体装置の製造方法。
  23. 前記工程(1)のスルーホールを、予めスルーホールを設けた樹脂フィルムを前記第2樹脂フィルムのゲート電極上に配置して形成することを特徴とする請求項22に記載の半導体装置の製造方法。
  24. 前記工程(3)において、前記ソース電極に前記ゲート電極を覆う前記絶縁層上を延在するソース電極延在部を設け、前記ドレイン電極に前記ゲート電極を覆う前記絶縁層上を延在するドレイン電極延在部を設け、前記ソース電極延在部と前記ドレイン電極延在部の間で前記有機半導体と前記ゲート電極を覆う前記絶縁層とを接触させることを特徴とする請求項21〜23の何れかに記載の半導体装置の製造方法。
  25. 前記工程(1)のスルーホールが前記樹脂フィルムへのレーザ照射により形成されることを特徴とする請求項17〜24の何れかに記載の半導体装置の製造方法。
JP2009526335A 2007-08-07 2008-08-06 半導体装置とその製造方法および画像表示装置 Active JP4733767B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009526335A JP4733767B2 (ja) 2007-08-07 2008-08-06 半導体装置とその製造方法および画像表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007205202 2007-08-07
JP2007205202 2007-08-07
PCT/JP2008/002123 WO2009019864A1 (ja) 2007-08-07 2008-08-06 半導体装置とその製造方法および画像表示装置
JP2009526335A JP4733767B2 (ja) 2007-08-07 2008-08-06 半導体装置とその製造方法および画像表示装置

Publications (2)

Publication Number Publication Date
JPWO2009019864A1 JPWO2009019864A1 (ja) 2010-10-28
JP4733767B2 true JP4733767B2 (ja) 2011-07-27

Family

ID=40341105

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009526335A Active JP4733767B2 (ja) 2007-08-07 2008-08-06 半導体装置とその製造方法および画像表示装置

Country Status (7)

Country Link
US (1) US8193526B2 (ja)
EP (1) EP2178126A4 (ja)
JP (1) JP4733767B2 (ja)
KR (1) KR20100047851A (ja)
CN (1) CN101772842B (ja)
TW (1) TW200913336A (ja)
WO (1) WO2009019864A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5145867B2 (ja) * 2007-10-26 2013-02-20 コニカミノルタホールディングス株式会社 薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置
WO2010113376A1 (ja) * 2009-03-31 2010-10-07 パナソニック株式会社 フレキシブル半導体装置およびその製造方法
JP5449172B2 (ja) * 2009-05-19 2014-03-19 パナソニック株式会社 フレキシブル半導体装置の製造方法
US8847229B2 (en) * 2011-03-24 2014-09-30 Panasonic Corporation Flexible semiconductor device, method for manufacturing the same, image display device using the same and method for manufacturing the image display device
KR101829312B1 (ko) * 2011-08-26 2018-02-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
US20140015405A1 (en) * 2012-07-12 2014-01-16 Elementech International Co., Ltd. Light emitting diode module
JP6116882B2 (ja) 2012-12-10 2017-04-19 株式会社ジャパンディスプレイ 液晶表示装置及びその製造方法
JP2015052742A (ja) * 2013-09-09 2015-03-19 パナソニックIpマネジメント株式会社 画像表示装置およびその製造方法
CN103730384A (zh) * 2013-12-13 2014-04-16 深圳市华星光电技术有限公司 一种tft电性量测方法及装置
TWI748456B (zh) * 2014-02-28 2021-12-01 日商半導體能源研究所股份有限公司 顯示裝置的製造方法及電子裝置的製造方法
CN105355604B (zh) * 2015-10-12 2018-04-20 深超光电(深圳)有限公司 薄膜晶体管阵列基板
CN110476231A (zh) * 2017-04-04 2019-11-19 三菱电机株式会社 半导体装置及其制造方法
JP6606309B1 (ja) * 2018-03-28 2019-11-13 堺ディスプレイプロダクト株式会社 有機el表示装置及びその製造方法
CN111886702A (zh) 2018-03-28 2020-11-03 堺显示器制品株式会社 有机el显示装置以及有机el显示装置的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005503042A (ja) * 2001-08-27 2005-01-27 ハーン−マイトネル−インスチツート ベルリン ゲゼルシャフト ミット ベシュレンクテル ハフツング トランジスタ装置および該トランジスタ装置の製造方法
JP2005302893A (ja) * 2004-04-08 2005-10-27 Matsushita Electric Ind Co Ltd 電子デバイス用基板及びその製造方法並びに電子デバイスユニット

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100257072B1 (ko) * 1997-07-25 2000-05-15 김영환 박막트랜지스터 및 그의 제조방법
ATE359177T1 (de) * 1998-08-27 2007-05-15 Seiko Epson Corp Hydrophile struktur
JP4841751B2 (ja) * 2001-06-01 2011-12-21 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
US6821811B2 (en) 2002-08-02 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Organic thin film transistor and method of manufacturing the same, and semiconductor device having the organic thin film transistor
EP1594798B1 (en) * 2003-01-30 2018-12-19 Gyros Patent Ab Inner walls of microfluidic devices
JP2006186294A (ja) 2004-12-03 2006-07-13 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法
TW200623960A (en) * 2004-12-20 2006-07-01 Univ Nat Chiao Tung Device for integrating organic transistor with organic light emitting diode via heterogeneous interface
JP2006261426A (ja) 2005-03-17 2006-09-28 Toshiba Corp 有機半導体装置およびその製造方法
KR101137865B1 (ko) * 2005-06-21 2012-04-20 엘지디스플레이 주식회사 박막 트랜지스터 기판의 제조방법 및 이를 이용한 박막트랜지스터 기판
KR101209046B1 (ko) * 2005-07-27 2012-12-06 삼성디스플레이 주식회사 박막트랜지스터 기판과 박막트랜지스터 기판의 제조방법
JP2007067263A (ja) 2005-09-01 2007-03-15 Konica Minolta Holdings Inc 有機半導体材料、有機半導体膜、有機半導体デバイス及び有機薄膜トランジスタ
KR20070053060A (ko) * 2005-11-19 2007-05-23 삼성전자주식회사 표시장치와 이의 제조방법
US7800101B2 (en) * 2006-01-05 2010-09-21 Samsung Electronics Co., Ltd. Thin film transistor having openings formed therein
JP4851801B2 (ja) 2006-01-31 2012-01-11 株式会社東芝 電動送風機および電気掃除機
KR101319944B1 (ko) * 2007-03-29 2013-10-21 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판의 제조 방법
GB0722750D0 (en) * 2007-11-20 2008-01-02 Cambridge Display Technology O Organic thin film transistors active matrix organic optical devices and emthods of making the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005503042A (ja) * 2001-08-27 2005-01-27 ハーン−マイトネル−インスチツート ベルリン ゲゼルシャフト ミット ベシュレンクテル ハフツング トランジスタ装置および該トランジスタ装置の製造方法
JP2005302893A (ja) * 2004-04-08 2005-10-27 Matsushita Electric Ind Co Ltd 電子デバイス用基板及びその製造方法並びに電子デバイスユニット

Also Published As

Publication number Publication date
EP2178126A4 (en) 2011-09-14
WO2009019864A1 (ja) 2009-02-12
CN101772842B (zh) 2011-08-17
KR20100047851A (ko) 2010-05-10
US8193526B2 (en) 2012-06-05
CN101772842A (zh) 2010-07-07
TW200913336A (en) 2009-03-16
US20110204367A1 (en) 2011-08-25
JPWO2009019864A1 (ja) 2010-10-28
EP2178126A1 (en) 2010-04-21

Similar Documents

Publication Publication Date Title
JP4733767B2 (ja) 半導体装置とその製造方法および画像表示装置
JP4723675B2 (ja) 半導体装置とその製造方法および画像表示装置
JP4733768B2 (ja) 半導体装置とその製造方法および画像表示装置
TWI381568B (zh) Method for forming semiconductor thin film and method for manufacturing thin film semiconductor device
JP5906396B2 (ja) フレキシブル半導体装置及びその製造方法
US7851281B2 (en) Manufacturing method of flexible semiconductor device and flexible semiconductor device
KR20110084368A (ko) 플렉시블 반도체 장치 및 그 제조 방법
JP5396734B2 (ja) 有機半導体素子、有機半導体素子の製造方法、および表示装置
JP4408903B2 (ja) トランジスタ、トランジスタ回路、電気光学装置および電子機器
JP2010079196A (ja) タイリング用トランジスタアレイ、トランジスタアレイ、および表示装置
US9634271B2 (en) Semiconductor device, method of manufacturing the same, and electronic apparatus
JP2011023376A (ja) フレキシブル半導体装置およびその製造方法
JP2010212326A (ja) 半導体装置
JP2015019000A (ja) 電子デバイス及びその製造方法、並びに、画像表示装置及び画像表示装置を構成する基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110422

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4733767

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150