JPWO2017051730A1 - 有機薄膜トランジスタおよび有機薄膜トランジスタの製造方法 - Google Patents

有機薄膜トランジスタおよび有機薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JPWO2017051730A1
JPWO2017051730A1 JP2017541519A JP2017541519A JPWO2017051730A1 JP WO2017051730 A1 JPWO2017051730 A1 JP WO2017051730A1 JP 2017541519 A JP2017541519 A JP 2017541519A JP 2017541519 A JP2017541519 A JP 2017541519A JP WO2017051730 A1 JPWO2017051730 A1 JP WO2017051730A1
Authority
JP
Japan
Prior art keywords
film transistor
layer
thin film
organic thin
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017541519A
Other languages
English (en)
Other versions
JP6505857B2 (ja
Inventor
佳紀 前原
佳紀 前原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Publication of JPWO2017051730A1 publication Critical patent/JPWO2017051730A1/ja
Application granted granted Critical
Publication of JP6505857B2 publication Critical patent/JP6505857B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51Insulating materials associated therewith
    • H01L29/517Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/191Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

高い移動度が得られる有機薄膜トランジスタ、および、この有機薄膜トランジスタの製造方法の提供を課題とする。基材、ゲート電極、ゲート絶縁層、有機半導体層、ソースおよびドレイン電極を有し、さらに、ソース電極とドレイン電極との対向側で、ソース電極とソース電極の基材側の層との間およびドレイン電極とドレイン電極の基材側の層との間に設けられる、ソース電極とドレイン電極との対向方向と逆に向かって厚さが減少する電荷注入層を有すること、および、金属層をレーザ走査してソースおよびドレイン電極を形成し、レーザ走査部に電荷注入層となる溶液を滴下することにより、課題を解決する。

Description

本発明は、有機半導体材料を用いた有機薄膜トランジスタ、および、有機薄膜トランジスタの製造方法に関する。
軽量化、低コスト化、柔軟化が可能であることから、液晶ディスプレイおよび有機ELディスプレイに用いられる薄膜トランジスタ(TFT)、RFID(RFタグ)およびメモリなどの論理回路を用いる装置等に、有機半導体材料からなる有機半導体層(有機半導体膜)を有する有機薄膜トランジスタ(有機TFT)が利用されている。
近年では、有機薄膜トランジスタを利用する電子回路の高集積化によって、ソース電極とドレイン電極との間隔すなわちチャネル長を短くすることが要求されている。また、移動度すなわちスイッチング速度および応答性等の点でも、チャネル長は短い方が有利である。
しかしながら、単純にチャネル長を短くしても、ソース電極およびドレイン電極と、有機半導体との接触抵抗がon電流を制限してしまう。
一方で、有機半導体層とソース電極およびドレイン電極との間に電荷注入層(バッファ層、緩衝層)を挿入することで、ソース電極およびドレイン電極と、有機半導体との接触抵抗を低減させて、移動度を向上する方法も知られている。
しかしながら、この構成では、電荷注入層自体の抵抗が無視できないため、有機薄膜トランジスタの特性の改善は限定的である。
これに対して、特許文献1には、有機薄膜トランジスタにおいて、ソース電極およびドレイン電極(第1電極および第2電極)を、金属層と、金属層を被覆する電荷注入層(混合物層)とで形成し、かつ、電荷注入層が、導電性高分子材料と、導電型制御用のドーパントが表面に付着した金属粒子との混合物からなるものである構成が記載されている。また、特許文献1には、少なくとも、ソース電極およびドレイン電極のチャネル領域と接触する領域に、電荷注入層を形成することが記載されている。
特許文献1に記載される有機薄膜トランジスタによれば、ソース電極およびドレイン電極を電荷注入層で被覆することにより、有機半導体層との間の接触抵抗を低減して、有機薄膜トランジスタの移動度を向上することができる。
特許第5445533号公報
ここで、有機半導体層とソース電極およびドレイン電極との間に電荷注入層を形成する構成では、チャネル間の電荷注入層自体が電流経路となる。そのため、電荷注入層の抵抗が低すぎると、有機薄膜トランジスタのoff電流が増大してしまい、短絡故障が生じやすくなってしまう。
すなわち、有機薄膜トランジスタにおいて、電荷注入層の抵抗率の増減は、移動度と安定性との間でトレードオフの関係にあり、現状では、電荷注入層を用いる方法で、十分な移動度の向上効果を得られていない。
本発明の目的は、このような従来技術の問題点を解決することにあり、電荷注入層を用いて高い移動度が得られる有機薄膜トランジスタ、および、この有機薄膜トランジスタの製造方法を提供することにある。
このような目的を達成するために、本発明の有機薄膜トランジスタは、基材と、基材に形成される、ゲート電極、ゲート絶縁層、有機半導体層、ソース電極およびドレイン電極とを有し、
さらに、ソース電極のドレイン電極と対向する側およびドレイン電極のソース電極と対向する側において、ソース電極とソース電極の基材側の層との間およびドレイン電極とドレイン電極の基材側の層との間に設けられる、ソース電極とドレイン電極との対向方向と逆方向に向かって厚さが減少する電荷注入層を有することを特徴とする有機薄膜トランジスタを提供する。
このような本発明の有機薄膜トランジスタにおいて、ソース電極側の電荷注入層とドレイン電極側の電荷注入層とが繋がっているのが好ましい。
また、ゲート電極と、ゲート絶縁層と、有機半導体層と、ソース電極およびドレイン電極とが、基材から、この順番で積層されているのが好ましい。
また、有機半導体層とソース電極およびドレイン電極とが、基材から、この順番で積層され、さらに、有機半導体層とソース電極およびドレイン電極との間に緩衝層を有するのが好ましい。
また、基材が可撓性を有するフィルム状であるのが好ましい。
また、有機半導体層がp型有機半導体からなり、電荷注入層が正孔輸送性を有するのが好ましい。
さらに、有機半導体層がn型有機半導体からなり、電荷注入層が電子輸送性を有するのが好ましい。
また、本発明の有機薄膜トランジスタの製造方法は、ゲート電極、ゲート絶縁層、有機半導体層、ソース電極およびドレイン電極、ならびに電荷注入層を有する有機薄膜トランジスタの製造方法であって、
ソース電極およびドレイン電極となる金属層を形成する工程と、
レーザ光の走査によって金属層の一部を除去することにより、ソース電極およびドレイン電極を形成する工程と、
金属層を除去した領域に、電荷注入層の形成材料を含む溶液を滴下して乾燥する工程と、を有することを特徴とする有機薄膜トランジスタの製造方法を提供する。
このような本発明の有機薄膜トランジスタの製造方法において、金属層を形成する工程において、金属層の形成面が撥水性を有するのが好ましい。
さらに、金属層を形成する工程において、金属層の形成面が有機半導体層であるのが好ましい。
本発明によれば、高い移動度を有する有機薄膜トランジスタを得ることができ、かつ、この有機薄膜トランジスタを好適に製造できる。
図1Aは、本発明の有機薄膜トランジスタの一例を概念的に示す断面図である。 図1Bは、図1Aの部分拡大図である。 図1Cは、本発明の有機薄膜トランジスタの別の例を概念的に示す断面図ある。 図1Dは、本発明の有機薄膜トランジスタの別の例を概念的に示す断面図ある。 図2Aは、本発明の有機薄膜トランジスタの製造方法の一例を説明するための概念図である。 図2Bは、本発明の有機薄膜トランジスタの製造方法の一例を説明するための概念図である。 図2Cは、本発明の有機薄膜トランジスタの製造方法の一例を説明するための概念図である。 図2Dは、本発明の有機薄膜トランジスタの製造方法の一例を説明するための概念図である。 図3Aは、本発明の有機薄膜トランジスタの別の例を概念的に示す断面図である。 図3Bは、本発明の有機薄膜トランジスタの別の例を概念的に示す断面図である。 図4は、本発明の実施例および比較例を説明するための概念図である。 図5Aは、本発明の実施例および比較例を説明するための概念図である。 図5Bは、本発明の実施例および比較例を説明するための概念図である。 図6Aは、本発明の比較例を説明するための概念図である。 図6Bは、本発明の比較例を説明するための概念図である。
以下、本発明の有機薄膜トランジスタおよび有機薄膜トランジスタの製造方法について、添付の図面に示される好適実施例を基に詳細に説明する。
図1Aに、本発明の有機薄膜トランジスタの一例の断面図を概念的に示す。なお、図1A(図1A〜図1D)は、有機薄膜トランジスタを、チャネル長方向に切断した断面図である。
図1Aに示すように、有機薄膜トランジスタ10は、基材12と、ゲート電極14と、ゲート絶縁層16と、有機半導体層18と、ソース電極20およびドレイン電極24と、電荷注入層28および30とを有する。
図示例の有機薄膜トランジスタ10においては、ソース電極20およびドレイン電極24は、互いに対向する側の端部が、若干、浮き上がった形状(持ち上がった形状)を有する。有機薄膜トランジスタ10は、この電極が浮き上がっている領域において、有機半導体層18とソース電極20との間に電荷注入層28が形成され、有機半導体層18とドレイン電極24との間に電荷注入層30が形成される。
さらに、電荷注入層28および30は、ソース電極20とドレイン電極24との対向方向と逆方向に向かって、厚さが減少する形状を有する。
この点に関しては、後に詳述する。
本発明の有機薄膜トランジスタ10は、ソース電極20およびドレイン電極24の対向する側の端部の下に、ソース電極20とドレイン電極24との対向方向と逆方向に向かって、厚さが減少する形状を有する電荷注入層28および30を有する以外は、基本的に、公知の有機薄膜トランジスタである。
従って、ゲート電極14、ゲート絶縁層16、有機半導体層18、ソース電極20およびドレイン電極24等の各部位の大きさ、形状、厚さ等は、各部位の形成材料、作製する有機薄膜トランジスタ10の大きさ、有機薄膜トランジスタ10の配列、有機薄膜トランジスタ10(有機薄膜トランジスタアレイ)に要求される性能等に応じて、公知の有機薄膜トランジスタ(有機薄膜トランジスタアレイ)と同様に、適宜、決定すればよい。
本発明の有機薄膜トランジスタ10において、基材12は、有機薄膜トランジスタで基材(基板)として利用されている各種の材料からなるシート状物が、各種、利用可能である。
具体的には、ガラス、表面に酸化物層等の絶縁層を形成した金属、セラミック、樹脂など、各種の材料からなるシート状物(板状物、フィルム状物)が例示される。
中でも可撓性を有する有機薄膜トランジスタ(有機薄膜トランジスタアレイ)が形成可能である等の点で、可撓性を有するフィルム状の基材は、好適に利用される。具体的には、各種の樹脂材料からなる樹脂フィルムは、基材12として好適に利用される。
基材12に用いられる樹脂フィルムの形成材料としては、具体的には、ポリエステル樹脂、メタクリル樹脂、メタクリル酸−マレイン酸共重合体、ポリスチレン樹脂、弗素樹脂、ポリイミド、弗素化ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、ポリエーテルイミド樹脂、セルロースアシレート樹脂、ポリウレタン樹脂、ポリエーテルエーテルケトン樹脂、ポリカーボネート樹脂、脂環式ポリオレフィン樹脂、ポリアリレート樹脂、ポリエーテルスルホン樹脂、ポリスルホン樹脂、シクロオレフィルンコポリマー、フルオレン環変性ポリカーボネート樹脂、脂環変性ポリカーボネート樹脂、フルオレン環変性ポリエステル樹脂、アクリロイル化合物などの熱可塑性樹脂が例示される。
本発明において、基材12は、複数の樹脂フィルムを貼り合わせてなる構成など、多層構成を有するものであってもよい。
基材12の一方の表面にはゲート電極14が形成される。
ゲート電極14も、有機薄膜トランジスタで用いられている公知のゲート電極である。
従って、ゲート電極14の形成材料は、同様に、有機薄膜トランジスタでゲート絶縁層として利用されている公知の物が、各種、利用可能である。ゲート電極14の形成材料としては、具体的には、アルミニウム、クロム、銅、モリブデン、タングステン、金、銀等の金属、合金、酸化インジウム錫(ITO)等の透明導電性酸化物(TCO)、ポリエチレンジオキシチオフェン−ポリスチレンスルホン酸(PEDOT−PSS)等の導電性高分子が例示される。
また、ゲート電極14は、これらの材料からなる層を積層してなる、積層構造を有するものであってもよい。
ゲート電極14の上には、ゲート絶縁層16が形成される。なお、本明細書において、『上』とは基材12と逆側を、『下』とは基材12側を、それぞれ示す。
ゲート絶縁層16も、有機薄膜トランジスタで用いられている公知のゲート絶縁層である。
従って、ゲート絶縁層16の形成材料も、同様に、有機薄膜トランジスタでゲート絶縁層として利用されている公知の物が、各種、利用可能である。ゲート絶縁層16の形成材料としては、具体的には、酸化硅素(SiOx)、酸化マグネシウム、酸化アルミニウム(アルミナ)、酸化チタン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ニオブ、酸化タンタル等の金属酸化物、窒化硅素(Six)等の金属窒化物、窒化酸化硅素(SixONy)等の金属窒化酸化物(金属酸化窒化物)、ダイヤモンド状炭素(DLC)等の無機材料および各種高分子材料が例示される。
また、ゲート絶縁層16は、これらの材料からなる層を積層してなる、積層構造を有するものであってもよい。
ゲート絶縁層16の上には、有機半導体層18が形成される。
有機半導体層18も、有機薄膜トランジスタで用いられている公知の有機半導体材料からなる有機半導体層である。また、有機半導体層18は、p型の有機半導体層でも、n型の有機半導体層でもよい。
従って、有機半導体材料は、有機薄膜トランジスタの製造において有機半導体層に利用される公知の材料が、各種、好適に利用可能である。具体的には、6,13−ビス(トリイソプロピルシリルエチニル)ペンタセン(TIPSペンタセン)等のペンタセン誘導体、5,11‐ビス(トリエチルシリルエチニル)アントラジチオフェン(TES‐ADT)等のアントラジチオフェン誘導体、ベンゾジチオフェン(BDT)誘導体、ジオクチルベンゾチエノベンゾチオフェン(C8−BTBT)等のベンゾチエノベンゾチオフェン(BTBT)誘導体、ジナフトチエノチオフェン(DNTT)誘導体、ジナフトベンゾジチオフェン(DNBDT)誘導体、6,12‐ジオキサアンタントレン(ペリキサンテノキサンテン)誘導体、N,N’−ビス(シクロヘキシル)ナフタレン−1,4,5,8−ビス(ジカルボキシイミド)等のナフタレンテトラカルボン酸ジイミド(NTCDI)誘導体、ペリレンテトラカルボン酸ジイミド(PTCDI)誘導体、ポリチオフェン誘導体、ポリ(2,5‐ビス(チオフェン‐2‐イル)チエノ[3,2‐b]チオフェン)(PBTTT)誘導体、テトラシアノキノジメタン(TCNQ)誘導体、オリゴチオフェン類、フタロシアニン類、フラーレン類などが例示される。
有機半導体層18の上には、ソース電極20およびドレイン電極24が形成される。
ソース電極20およびドレイン電極24は、対向する側の端部が浮き上がった状態になっており、この浮き上がった領域と下層の有機半導体層18との間に電荷注入層28および30が設けられる以外は、基本的に、有機薄膜トランジスタで用いられている公知のソース電極20およびドレイン電極24である。
従って、ソース電極20およびドレイン電極24の形成材料も、同様に、有機薄膜トランジスタでソース電極20およびドレイン電極24として利用されてる公知の物が、各種、利用可能である。形成材料としては、具体的には、前述のゲート電極14で例示した各種の材料が例示される。
なお、図示例の有機薄膜トランジスタ10は、ソース電極20およびドレイン電極24は、対向する側の端部の浮き上がりに応じて、この端部において上面が凸状になっているが、本発明は、これに限定はされず、ソース電極20およびドレイン電極24の上面は、平面状であってもよい。
本発明の有機薄膜トランジスタ10は、電荷注入層28および30を有する。
前述のように、ソース電極20およびドレイン電極24は、対向する側の端部が、有機半導体層18から、若干、浮き上がった形状を有する。言い換えれば、ソース電極20およびドレイン電極24は、対向する側の端部が、有機半導体層18から、若干、捲り上がったような形状を有する。
ソース電極20の端部の浮き上がった部分において、ソース電極20と下層の有機半導体層18との間には、電荷注入層28が形成される。すなわち、ソース電極20のドレイン電極24と対向する側の端部において、ソース電極20の下側すなわち基材12側に挿入するように、電荷注入層28が設けられる。
ドレイン電極24の端部の浮き上がった部分において、ドレイン電極24と下層の有機半導体層18との間には、電荷注入層30が形成される。すなわち、ドレイン電極24のソース電極20と対向する側の端部において、ドレイン電極24の下側すなわち基材12側に挿入するように、電荷注入層30が設けられる。
また、図1Bにソース電極20側の電荷注入層28を代表例として示すように、電荷注入層28および30は、ソース電極20とドレイン電極24との対向方向と逆方向に向かって、次第に、厚さが減少する形状を有する。
本発明の有機薄膜トランジスタ10は、ソース電極20とドレイン電極24との対向する側において、このような形状を有する電荷注入層28および30を有することにより、移動度の高い有機薄膜トランジスタを実現している。
周知のように、有機薄膜トランジスタに設けられる電荷注入層とは、有機半導体層に電荷(電子あるいは正孔)を注入する層である。有機薄膜トランジスタは、このような電荷注入層を有することにより、電荷の注入効率を向上して、移動度を向上できる。
従来の有機薄膜トランジスタにおいて、電荷注入層は、厚さが均一である平坦な膜として、ソース電極およびドレイン電極と有機半導体層との間に設けられる。また、特許文献1に示されるように、ソース電極およびドレイン電極のチャネル領域と接触する領域を、電荷注入層で被覆することも、知られている。
有機薄膜トランジスタにおいて、電荷は、ソース電極あるいはドレイン電極から、ゲート絶縁層と有機半導体層との界面を流れて、対応する電極に流れる。
従って、電荷注入層を有する構成では、例えば図1Aに示すようなボトムゲート−トップコンタクト型の有機薄膜トランジスタの場合には、p型であれば、正孔(ホール)は、ソース電極から電荷注入層および有機半導体層を突き抜けて、ゲート絶縁層と有機半導体層との界面を流れて、再度、有機半導体層および電荷注入層を突き抜けて、ドレイン電極に到る経路を移動する。
そのため、従来の電荷注入層を有する有機薄膜トランジスタでは、移動度を向上するための電荷注入層自身が、電荷の流れの抵抗になってしまい、十分な移動度の向上効果を得られない。また、電荷注入層の抵抗が低すぎると、off電流が増大して、短絡故障の発生など、有機薄膜トランジスタの動作が不安定になってしまう。
これに対し、本発明の有機薄膜トランジスタ10は、電荷注入層28および30を、ソース電極20とドレイン電極24との対向する側において、ソース電極20およびドレイン電極24と下層の有機半導体層18との間に形成し、かつ、ソース電極20とドレイン電極24との対向方向と逆側に向かって、厚さが減少する形状とする。本発明においては、このような構成を有することにより、電荷注入層28および30を有することの効果を好適に得て、移動度を向上できる。
以下の説明では、このソース電極20とドレイン電極24との対向方向と逆側に向かって厚さが減少する形状を、便宜的に『クサビ状』とも言う。
ソース電極20とドレイン電極24との対向する側に、両電極の下方に挿入するようにクサビ状の電荷注入層を形成することにより、有機薄膜トランジスタ10の移動度を向上できる理由は明らかでは無いが、本発明者は、以下のように推測している。
有機薄膜トランジスタ10において、電荷は、ソース電極20およびドレイン電極24と有機半導体層18とが接触する領域の、ソース電極20とドレイン電極24とが対向する側の端部間を流れる。
従って、図1Bに示すように、クサビ状の電荷注入層28(電荷注入層30)では、ソース電極20(ドレイン電極24)から有機半導体層18に電荷が流れる、ソース電極20と有機半導体層18とが接触する領域のドレイン電極24側の端部では、電荷注入層28の厚さは、限りなく薄い。
そのため、電荷注入層28が電荷の流れの抵抗になることを防止して、電荷注入層28を有する効果を十分に得て、有機半導体層18への電荷注入効率を向上することができ、その結果、移動度が高い有機薄膜トランジスタ10を得ることができる。
また、有機半導体層18と、一般的に金属材料からなるソース電極20およびドレイン電極24との密着性は、必ずしも、高くない。
これに対し、本発明の有機薄膜トランジスタ10は、ソース電極20およびドレイン電極24の下に入る電荷注入層28および30が密着層としても作用する。そのため、本発明によれば、ソース電極20およびドレイン電極24と有機半導体層18(下層)との密着性を向上して、電極の剥離故障を防止できる。
本発明の有機薄膜トランジスタ10において、ソース電極20側の電荷注入層28は、ソース電極20のドレイン電極24と対向する側の面において、ソース電極20と有機半導体層18(ソース電極20の下層)との間に挿入され、かつ、ソース電極20とドレイン電極24との対向方向と逆方向に向かって厚さが減少する形状すなわちクサビ状であれば、形状には、特に限定は無い。
従って、ソース電極20のドレイン電極24との対向面から両電極との対向方向と逆方向への電荷注入層28の長さw、および、電荷注入層28の厚さの減少角度すなわち電荷注入層28の上面と下面とが成す角度すなわちクサビの角度θ等は、有機薄膜トランジスタ10の大きさ、ソース電極20の大きさ、電荷注入層28の形成材料、有機半導体層18の形成材料、電荷注入層28に要求される特性等に応じて、適宜、決定すればよい。
ただし、電荷注入層28の長さwが長すぎると、電荷の移動距離が長くなってしまい、応答性および/またはスイッチング速度等の点で不利になる可能性があるので、注意を要する。
また、図示例の有機薄膜トランジスタ10では、電荷注入層28は、ソース電極20の浮き上がった領域の下側のみに形成されているが、電荷注入層28は、ソース電極20の浮き上がった領域を上方に超え、ソース電極20のドレイン電極24との対向面まで覆うように形成してもよい(図1D等参照)。
なお、図示例において、電荷注入層28の上面とは、ソース電極20との接触面であり、すなわちソース電極20の浮き上がっている領域の下面と一致する。また、電荷注入層28の下面とは、有機半導体層18との接触面であり、すなわち有機半導体層18の上面と一致する。
以上の点に関しては、ドレイン電極24側の電荷注入層30も同様である。
また、電荷注入層28および30は、チャネル幅方向には断続的に形成されても連続的に形成されてもよい。
しかしながら、電荷の注入面積等を考慮すれば、電荷注入層28および30は、チャネル幅方向の全域に対応して、連続的に形成されるのが好ましい。
電荷注入層28および30の形成材料は、有機半導体層18への電荷(正孔または電子)の注入機能を有するものであれば、各種のものが利用可能である。
一例として、有機半導体がp型半導体である場合、すなわち有機薄膜トランジスタ10がp型の有機薄膜トランジスタである場合には、電荷注入層28および30の形成材料としては、正孔輸送性(正孔注入機能)を有する各種の材料が利用可能である。
正孔輸送性を有する材料としては、トリアリールアミン化合物、ベンジジン化合物、ピラゾリン化合物、スチリルアミン化合物、ヒドラゾン化合物、トリフェニルメタン化合物、カルバゾール化合物、ポリシラン化合物、チオフェン化合物、フタロシアニン化合物、シアニン化合物、メロシアニン化合物、オキソノール化合物、ポリアミン化合物、インドール化合物、ピロール化合物、ピラゾール化合物、ポリアリーレン化合物、縮合芳香族炭素環化合物(ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体)、含窒素ヘテロ環化合物を配位子として有する金属錯体等が例示される。
具体的には、低分子材料では、N,N’−ビス(3−メチルフェニル)−(1,1’−ビフェニル)−4,4’−ジアミン(TPD)および4,4’−ビス[N−(ナフチル)−N−フェニル−アミノ]ビフェニル(α−NPD)等の芳香族ジアミン化合物、オキサゾール、オキサジアゾール、トリアゾール、イミダゾール、イミダゾロン、スチルベン誘導体、ピラゾリン誘導体、テトラヒドロイミダゾール、ポリアリールアルカン、ブタジエン、4,4’,4”−トリス(N−(3−メチルフェニル)N−フェニルアミノ)トリフェニルアミン(m−MTDATA)、ポルフィン、テトラフェニルポルフィン銅、フタロシアニン、銅フタロシアニン、チタニウムフタロシアニンオキサイド等のポリフィリン化合物、トリアゾール誘導体、オキサジザゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アニールアミン誘導体、アミノ置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、シラザン誘導体等が例示される。高分子材料では、フェニレンビニレン、フルオレン、カルバゾール、インドール、ピレン、ピロール、ピコリン、チオフェン、アセチレン、ジアセチレン等の重合体、および、その誘導体等が例示される。
正孔輸送性を有する材料としては、無機材料を用いることもできる。具体的には、酸化バナジウム、酸化クロム、酸化クロム銅、酸化マンガン、酸化コバルト、酸化ニッケル、酸化銅、酸化ガリウム銅、酸化モリブデン、酸化インジウム銅、酸化インジウム銀、酸化タングステン、酸化イリジウム、よう化銅等が例示される。
なお、正孔輸送性を有する材料としては、これらに限らず、p型の有機半導体層として用いた有機化合物よりもイオン化ポテンシャルの小さい材料であれば、各種の材料を用いることができる。
他方、有機半導体がn型半導体である場合、すなわち有機薄膜トランジスタ10がn型の有機薄膜トランジスタである場合には、電荷注入層28および30の形成材料としては、電子輸送性(電子注入機能)を有する各種の材料が利用可能である。
電子輸送性を有する材料としては、縮合芳香族炭素環化合物(ナフタレン誘導体、アントラセン誘導体、フェナントレン誘導体、テトラセン誘導体、ピレン誘導体、ペリレン誘導体、フルオランテン誘導体)、窒素原子、酸素原子、硫黄原子を含有する5〜7員のヘテロ環化合物(例えば、ピリジン、ピラジン、ピリミジン、ピリダジン、トリアジン、キノリン、キノキサリン、キナゾリン、フタラジン、シンノリン、イソキノリン、プテリジン、アクリジン、フェナジン、フェナントロリン、テトラゾール、ピラゾール、イミダゾール、チアゾール、オキサゾール、インダゾール、ベンゾイミダゾール、ベンゾトリアゾール、ベンゾオキサゾール、ベンゾチアゾール、カルバゾール、プリン、トリアゾロピリダジン、トリアゾロピリミジン、テトラザインデン、オキサジアゾール、イミダゾピリジン、ピラリジン、ピロロピリジン、チアジアゾロピリジン、ジベンズアゼピン、トリベンズアゼピン等)、ポリアリーレン化合物、フルオレン化合物、シクロペンタジエン化合物、シリル化合物、含窒素ヘテロ環化合物を配位子として有する金属錯体等が例示される。
電子輸送性を有する材料としては、フラーレンおよびフラーレン誘導体も利用可能である。フラーレン誘導体の具体例としてはC60、フェニル−C61−酪酸メチルエステル(文献等で、PCBM、[60]PCBM、あるいはPC61BMと称されるフラーレン誘導体)、C70、フェニル−C71−酪酸メチルエステル(多くの文献等で、PCBM、[70]PCBM、あるいはPC71BMと称されるフラーレン誘導体)、およびアドバンスト ファンクショナル マテリアルズ第19巻、779〜788頁(2009年)に記載のフラーレン誘導体、ジャーナル オブ ジ アメリカン ケミカル ソサエティー第131巻、16048頁(2009年)に記載のフラーレン誘導体SIMEF等が例示される。
電子輸送性を有する材料としては、無機材料を用いることもできる。具体的には、酸化リチウム、酸化マグネシウム、酸化アルミニウム、酸化カルシウム、酸化チタン、酸化亜鉛、酸化ストロンチウム、酸化ニオブ、酸化ルテニウム、酸化インジウム、酸化亜鉛、酸化バリウム等が例示される。また、アルカリ金属およびアルカリ土類金属のフッ化物、酸化物、炭酸塩等も利用可能である。
なお、電子輸送性を有する材料としては、これらに限らず、n型の有機半導体層として用いた有機化合物よりも電子親和力の大きい材料であれば、各種の材料を用いることができる。
図1Dに、本発明の有機薄膜トランジスタの別の例を断面図で概念的に示す。
なお、以下に説明する各種の有機薄膜トランジスタは、多くの部位が図1Aに示す有機薄膜トランジスタ10と同様であるので、同じ部位には同じ符号を付し、以下の説明は、異なる部位を主に行う。
図1Aに示す有機薄膜トランジスタ10は、ソース電極20側の電荷注入層28と、ドレイン電極24側の電荷注入層30とが、離間している。
これに対して、図1Dに示す有機薄膜トランジスタ40は、電荷注入層42が、ソース電極20側とドレイン電極24側とで繋がっている。すなわち、有機薄膜トランジスタ40では、ソース電極20およびドレイン電極24の両者に対応する1つの電荷注入層42が、チャネル領域を覆って形成される。
この構成では、電荷注入層42がチャネル領域における有機半導体層の保護層としても作用するため、より耐久性が良好な有機薄膜トランジスタが得られる。
また、図1Aに示す有機薄膜トランジスタ10は、ボトムゲート−トップコンタクト型であるが、本発明は、これに限定されない。
例えば、本発明は、図1Dに示すような、ソース電極20およびドレイン電極24を覆う有機半導体層48を有する、ボトムゲート−ボトムコンタクト型の有機薄膜トランジスタ46にも利用可能である。
この場合には、ソース電極20側の電荷注入層28は、ソース電極20のドレイン電極24と対向する側の端部において、ソース電極20と下層のゲート絶縁層16との間に挿入されるように形成される。また、ドレイン電極24側の電荷注入層30は、ドレイン電極24のソース電極20と対向する側の端部において、ドレイン電極24と下層のゲート絶縁層16との間に挿入されるように形成される。
さらに、本発明の有機薄膜トランジスタは、これ以外にも、ゲート電極がソース電極およびドレイン電極の上層に位置する、トップゲート−トップコンタクト型の有機薄膜トランジスタにも、利用可能である。
トップゲート−トップコンタクト型の有機薄膜トランジスタでは、ソース電極側の電荷注入層は、ソース電極のドレイン電極と対向する側の端部において、ソース電極と下層の有機半導体層との間に挿入されるように形成される。また、ドレイン電極側の電荷注入層は、ドレイン電極のソース電極と対向する側の端部において、ドレイン電極と下層の有機半導体層との間に挿入して形成される。
以下、図2A〜図2Dの概念図を参照して、有機薄膜トランジスタ10の製造方法を説明することにより、本発明の有機薄膜トランジスタの製造方法を説明する。
まず、図2Aに示すように、基材12の上にゲート電極14を形成し、ゲート電極14の上にゲート絶縁層16を形成し、ゲート絶縁層16の上に有機半導体層18を形成した、積層体を形成する。
なお、ゲート電極14、ゲート絶縁層16および有機半導体層18の形成は、いずれも、有機薄膜トランジスタ(有機半導体素子)の製造方法で利用されている公知の方法で行えばよい。
次いで、図2Aに示すように、有機半導体層18の上に、ソース電極20およびドレイン電極24となる金属層60を形成する。
金属層60の形成は、真空蒸着およびスパッタリングなどの気相成膜法、塗布および印刷による湿式成膜法など、金属層60の形成材料に応じた、公知の方法で形成すればよい。また、金属層60は、必要に応じて、マスクを用いる方法、フォトレジストとエッチングとを用いる公知の方法で、パターニングしてもよい。
金属層60の厚さは、目標とするソース電極20およびドレイン電極24の厚さに応じて、適宜、設定すればよい。
次いで、図2Aに示すように、ソース電極20とドレイン電極24との間すなわちチャネル領域となる位置をレーザ光Lによって走査して、アブレーション(レーザアブレーション)によってチャネル領域となる位置の金属層60を除去して、図2Bに示すように、ソース電極20およびドレイン電極24を形成する(図5A参照)。
このアブレーションを利用する金属層60の除去によるソース電極20およびドレイン電極24の形成の際に、アブレーションによって除去される領域に隣接する金属層60が、浮き上がった(捲り上がった)ような状態になる。これにより、図2Bに示すように、ソース電極20およびドレイン電極24は、対向する端部側が、若干、浮き上がった形状となり、此処にクサビ状の空間が形成される。
金属層60の除去に用いるレーザ光Lの波長、出力、パルス幅、繰り返し周波数、走査速度、金属層60の表面におけるビームスポット系等は、金属層60の材料および/または厚さ等に応じて、目的とするチャネル領域に対応する金属層60をアブレーションによって除去できる条件を、適宜、設定すればよい。
一方で、有機溶剤および/または水等に、前述のような電荷注入層となる材料を溶解し、必要に応じて界面活性剤等を添加した溶液Pを調製しておく。
この溶液Pを、図2Cに示すように、アブレーションによって形成したソース電極20とドレイン電極24との間すなわちチャネル領域に滴下する。なお、この溶液Pの滴下は、滴下ノズルを用いる方法、インクジェットなどの印刷法を用いる方法等、公知の方法で行えばよい。
有機半導体材料は、撥水性(疎水性)を有する場合が多い。従って、水、エタノールなどの水に溶解される溶媒(水系の溶媒)を用いて溶液Pを調製することにより、ソース電極20とドレイン電極24との間に滴下された溶液Pは、有機半導体層18によって弾かれ、ソース電極20およびドレイン電極24に付着し、かつ、ソース電極20およびドレイン電極24の浮き上がった部分の下に入り込む。
次いで、加熱等によって溶液Pを乾燥することで、図2Dに示すように、ソース電極20側およびドレイン電極24の対向側の端部において、両電極と有機半導体層18との間に、互いに離間するクサビ状の電荷注入層28および30を形成して、有機薄膜トランジスタ10を作製する。
なお、有機半導体層18(有機半導体材料)が親水性を有する材料である場合には、金属層60を形成する前に、有機半導体層18のチャネル領域に対応する部分に撥水処理を行うことにより、図1Aに示すような、互いに離間する電荷注入層28および30を有する有機薄膜トランジスタ10を作製してもよい。
また、有機半導体層18に対して親液性を有する溶媒を用いて溶液Pを調製することにより、図1Dに示すような、ソース電極20側の電荷注入層とドレイン電極24側の電荷注入層とが繋がった電荷注入層42を有する有機薄膜トランジスタを作製できる。
さらに、金属層60を形成する前に、有機半導体層18のチャネル領域に対応する部分に、溶液Pに対する親液処理を行うことにより、図1Dに示すような、ソース電極20側の電荷注入層とドレイン電極24側の電荷注入層とが繋がった電荷注入層42を有する有機薄膜トランジスタを作製してもよい。
なお、本発明の有機薄膜トランジスタは、図2A〜図2Dに示す方法以外にも、各種の方法で製造できる。
一例として、ソース電極20およびドレイン電極24となる金属層を、主に電極となる金などの層と、銅および銀などの金よりもエッチングレートが高い層との2層構成とし、エッチングによってチャネル領域に対応する金属層を除去して、ソース電極20およびドレイン電極24を形成する方法が例示される。この方法によれば、エッチングレートの違いによるアンダーカットによって、ソース電極20およびドレイン電極24の対向する端部にクサビ状の空間を形成できるので、同様に、此処に溶液Pを充填することで、同様のクサビ状の電荷注入層を形成できる。
また、印刷法、リソグラフィ、リフトオフ等の公知の方法でクサビ状の電荷注入層を形成した後、その上にソース電極20およびドレイン電極24を形成してもよい。
図3Aに、本発明の有機薄膜トランジスタの別の例を断面図で概念的に示す。
図3Aに示す有機薄膜トランジスタ50は、ソース電極20およびドレイン電極24ならびに電荷注入層42の下層に、緩衝層52を有する。
前述のように、本発明の製造方法では、金属層60を形成した後、レーザ光Lの走査によってチャネル領域となる位置の金属層60を除去することで、ソース電極20およびドレイン電極24を形成する。
ここで、この製造方法では、レーザ光Lの出力および/または波長によっては、有機半導体層18など、ソース電極20およびドレイン電極24の下層の損傷および/または変質が生じる場合がある。
これに対して、ソース電極20およびドレイン電極24ならびに電荷注入層42の下層に緩衝層52を有することにより、レーザ光の走査によって有機半導体層18が損傷することを防止できる。すなわち、緩衝層52は、ソース電極20およびドレイン電極24を形成する際における、有機半導体層18等の保護層として作用するものである。
本発明において、緩衝層52の形成材料は、電荷が通過可能な導電性を有し、かつ、レーザ光による有機半導体層18の損傷等を防止できる層を形成できるものであれば、各種の材料が利用可能であり、例えば、先に例示した電荷注入層の形成材料の中から選ぶことができる。特に、レーザ光によって分解されにくく、有機半導体層18等の保護効果が大きい等の点で、高分子材料(半導体高分子材料)は好ましく例示され、有機半導体層18の形成材料の分子量よりも大きな分子量を有する材料がより好ましく例示される。
具体的には、ポリアニリン、ポリチオフェン、ポリピロール、またはそれらの誘導体等が例示される。
緩衝層52の厚さは、緩衝層52の形成材料、レーザ光Lの出力、レーザ光Lの波長、レーザ光Lの走査速度等に応じて、ソース電極20およびドレイン電極24の下層の有機半導体層18等を保護できる厚さを、適宜、設定すればよい。
本発明において、緩衝層は、図3Aに示す有機薄膜トランジスタ50のように、ソース電極20およびドレイン電極24ならびに電荷注入層42の下層の全面を覆って形成されるのに限定はされない。
例えば、図3Bに示す有機薄膜トランジスタ56のように、緩衝層58をソース電極20およびドレイン電極24の下層のみに形成して、電荷注入層42の下層には、緩衝層58を有さない構成であってもよい。
すなわち、レーザ光Lの走査による金属層60の除去の際に、金属層60と共に、緩衝層58もアブレーションによって除去されてもよい。この構成でも、十分に有機半導体層18等の保護効果を得ることができる。
なお、図3Aおよび図3Bに示す有機薄膜トランジスタ50および56は、図1Dに示す例と同様、ソース電極20側の電荷注入層とドレイン電極24側の電荷注入層とが繋がっている1つの電荷注入層42を有するものである。
しかしながら、緩衝層52または緩衝層58を有する構成は、図1Aに示すような、ソース電極20側の電荷注入層28とドレイン電極24側の電荷注入層30とが離間している構成にも、好適に利用可能である。
図3Aに示す有機薄膜トランジスタ50は、図2A〜図2Dに示す製造方法において、金属層60を形成する前に、有機半導体層18の上に緩衝層52を形成することで、製造できる。
なお、緩衝層52の形成は、一例として、緩衝層52となる材料を有機溶媒および/または水に溶解した塗料を調製して、塗布、乾燥する塗布法等、緩衝層52となる材料に応じた公知の方法で形成すればよい。
図3Bに示す有機薄膜トランジスタ56も、同様にして製造できる。
以上、本発明の有機薄膜トランジスタおよび有機薄膜トランジスタの製造方法について詳細に説明したが、本発明は、上述の例に限定はされず、本発明の要旨を逸脱しない範囲において、各種の改良や変更を行ってもよいのは、もちろんである。
以下、本発明の具体的実施例を挙げ、本発明の有機薄膜トランジスタおよび有機薄膜トランジスタの製造方法について、より詳細に説明する。
[積層体64の作製]
<基材12の準備>
基材12となるポリイミドフイルム(宇部興産社製、ユーピレックス−50S)に、再剥離性フイルム(パナック社製、パナプロテクトETY100A)を積層した、2.5×2.5cmのラミネート加工品を用意した。
このラミネート加工品を、150℃に加熱した真空ラミネータ(エヌ・ピー・シー社製、LM−20×20)内において、両面粘着テープ(住友スリーエム社製、4390)を用いて、2.5×2.5cmのガラスキャリアに貼り合わせた。貼り合わせは、ポリイミドフイルムが上面になるように行った。
<ゲート電極14の形成>
Arガスを導入した圧力1Paの雰囲気において、アルミニウムターゲットを使用した高周波マグネトロンスパッタリングにより、ポリイミドフイルムの表面に厚さ100nmのアルミニウム層を成膜して、ゲート電極14を作製した。
<ゲート絶縁層16の形成>
ポリ(4−ビニルフェノール)(SIGMA-ALDRICH社製、436216)を20質量%含有するPGMEA溶液と、ポリ(メラミン−co−ホルムアルデヒド)(SIGMA-ALDRICH社製、418560)を10質量%含有するPGMEA溶液とを、体積比1:2で混合した塗布液を調製した。
なお、『PGMEA』とは、『プロピレングリコール−1−モノメチルエーテル−2−アセタート』である。
この塗布液を、回転塗布によってゲート電極14の上に塗布した。次いで、乾燥窒素雰囲気のホットプレート上で150℃で1時間、加熱することにより、厚さ0.5μmのゲート絶縁層16を形成した。
これにより、ポリイミドフィルムからなる基材12の上に、ゲート電極14およびゲート絶縁層16を積層した積層体64を作製した。
[比較例1]
<有機半導体層18の形成>
有機半導体層18となる塗布液Aとして、0.3質量%のC8−BTBTを含有するトルエン溶液を調製した。
積層体64を90℃のホットプレート上に載置した。次いで、図4に概念的に示すように、積層体64のゲート絶縁層16の上に、支持体68を載置し、この支持体68とゲート絶縁層16の上に、0.7mm厚のガラス製の溶液吸着体69を載置した。
ゲート絶縁層16と溶液吸着体69との間に、90℃に加熱した塗布液Aを注入して、直ちに、溶液吸着体69を覆って逆さにしたペトリ皿を被せた。
トルエンが完全に蒸発してからペトリ皿と溶液吸着体を外した。このようにして、ゲート絶縁層16の上にC8−BTBTの板状結晶膜からなる有機半導体層18を形成した。
<ソース電極20およびドレイン電極24の作製>
図5Aの左側に示すように、有機半導体層18の上に、ニッケル製のシャドウマスクを介して金を真空蒸着して、ソース電極20およびドレイン電極24となる、厚さが50nmの1×1mmの金属層60を形成した。金属層60は、0.1mm間隔で、複数個を形成した。
次いで、レーザ光Lを金属層60に集光して、図2Aに示すように走査することにより、図5Aの右側に示すように、中央を0.01mm幅で除去して金属層60を二分割した。レーザ光Lは、Nd:YAGパルスレーザ(波長532nm、パルス幅〜10ps、繰返し周波数500kHz)を用いた。レーザ光Lの走査速度は5m/sとした。また、レーザ光Lの平均出力は、金属層60が0.01mm幅で除去できるように微調整したが、金属層60の表面で約0.1Wだった。
これにより、二分割された金属層60が、それぞれソース電極20およびドレイン電極24に相当する、チャネル長0.01mm、チャネル幅1mmのボトムゲート−トップコンタクト型のp型有機薄膜トランジスタを作製した。
金属層60を除去して形成したソース電極20およびドレイン電極24のチャネル部分の断面を走査型電子顕微鏡で観察したところ、図5Bに示すように、電極端部が、幅0.2μm、高さ0.1μmの形状に浮き上がってクサビ状の空間が形成されていた。
なお、図5Aおよび図5Bは、あくまで概念図であり、図中の各部位の大きさの関係は、記入されている実際の寸法とは異なる。
[比較例2]
1質量%の弗素系界面活性剤(Du Pont社製、Zonyl FS-300)と、1質量%の3−グリシドキシプロピルトリメトキシシランとを混合したPEDOT−PSS水溶液(Heraeus Clevios社製、Clevios P VP AI 4083)を調製した。
比較例1において、金属層60を形成する前に、有機半導体層18の上に調製した水溶液を回転塗布した、次いで、ホットプレート上で100℃で30分加熱することで、有機半導体層18の上に電荷注入層70を形成した。
これ以降は、比較例1と同様にして、図6Aに概念的に示すような、有機半導体層18とソース電極20およびドレイン電極24との界面全体にPEDOT−PSSからなる電荷(正孔)注入層70を有する、チャネル長0.01mm、チャネル幅1mmのボトムゲート−トップコンタクト型のp型有機薄膜トランジスタを作製した。
[比較例3]
1質量%の3−グリシドキシプロピルトリメトキシシランを混合したPEDOT−PSS水溶液(Heraeus Clevios社製、Clevios P VP AI 4083)を調製した。
比較例1において、レーザ光Lの走査を行わずに、0.1mm間隔で隣り合った2つの1×1mmの金属層60を、それぞれ、ソース電極72およびドレイン電極74とみなして、電極間(チャネル部)に、調製した水溶液を滴下した。
有機半導体層18(C8−BTBT)は撥水性を有するので、水溶液は、有機半導体層18によって弾かれて、ソース電極72およびドレイン電極74の対向する端面から上面の端部近傍に付着した状態で安定した。
次いで、ホットプレート上で100℃で30分加熱することで、ソース電極72のドレイン電極74と対向する端面に電荷(正孔)注入層76を、ドレイン電極74のソース電極72と対向する端面に電荷注入層78を、それぞれ形成した。
これにより、図6Bに概念的に示すような、PEDOT−PSSからなる電荷(正孔)注入層に電極端部が被覆された構造を有する、チャネル長0.1mm、チャネル幅1mmのボトムゲート−トップコンタクト型のp型有機薄膜トランジスタを作製した。
[比較例4]
有機半導体層18となる塗布液Bとして、0.3質量%のN,N‘−ビス(シクロヘキシル)ナフタレン−1,4,5,8−ビス(ジカルボキシイミド)を含有するアニソール溶液を調製した。
なお、N,N‘−ビス(シクロヘキシル)ナフタレン−1,4,5,8−ビス(ジカルボキシイミド)は、下記の構造を有するものである。

塗布液Aに変えて、この塗布液Bを120℃にして用い、かつ、塗布液Bの乾燥温度を120℃にした以外は、比較例1と同様にして、チャネル長0.01mm、チャネル幅1mmのボトムゲート−トップコンタクト型のn型有機薄膜トランジスタを作製した。
[比較例5]
弗素系界面活性剤(Du Pont社製、Zonyl FS-300)0.5質量%と、亜鉛アセチルアセトナート一水和物2質量%とを含有するエタノール溶液を調製した。
比較例4において、金属層60を形成する前に、有機半導体層18の上に調製したエタノール溶液を回転塗布した、次いで、ホットプレート上で140℃で1時間加熱することで、有機半導体層18の上に電荷注入層70を形成した。
これ以降は、比較例4と同様にして、図6Aに概念的に示すような、有機半導体層18とソース電極20およびドレイン電極24との界面全体に酸化亜鉛からなる電荷(電子)注入層70を有する、チャネル長0.01mm、チャネル幅1mmのボトムゲート−トップコンタクト型のn型有機薄膜トランジスタを作製した。
[比較例6]
2質量%の亜鉛アセチルアセトナート一水和物を含有するエタノール溶液を調製した。
比較例4において、レーザ光Lの走査を行わずに、0.1mm間隔で隣り合った2つの1×1mmの金属層60を、それぞれ、ソース電極72およびドレイン電極74とみなして、電極間(チャネル部)に、調製したエタノール溶液を滴下した。
有機半導体層18(N,N‘−ビス(シクロヘキシル)ナフタレン−1,4,5,8−ビス(ジカルボキシイミド))は撥水性を有するので、エタノール溶液は、有機半導体層18によって弾かれて、ソース電極72およびドレイン電極74の対向する端面から上面の端部近傍に付着した状態で安定した。
次いで、ホットプレート上で140℃で1時間加熱することで、ソース電極72のドレイン電極74と対向する端面に電荷注入層76を、ドレイン電極74のソース電極72と対向する端面に電荷注入層78を、それぞれ形成した。
これにより、図6Bに概念的に示すような、酸化亜鉛からなる電荷(電子)注入層に電極端部が被覆された構造を有する、チャネル長0.1mm、チャネル幅1mmのボトムゲート−トップコンタクト型のn型有機薄膜トランジスタを作製した。
[実施例1]
比較例1と同様のp型有機薄膜トランジスタを作製した。
一方で、1質量%の3−グリシドキシプロピルトリメトキシシランを混合したPEDOT−PSS水溶液(Heraeus Clevios社製、Clevios P VP AI 4083)を調製した。
ソース電極20とドレイン電極24との間(チャネル部)に、調製した水溶液を滴下した。
有機半導体層18(C8−BTBT)は撥水性を有するので、水溶液は、有機半導体層18によって弾かれて、ソース電極20およびドレイン電極24の浮き上がった部分に侵入し、さらに、電極の端面に付着した状態で安定した。
次いで、ホットプレート上で100℃で30分加熱することで、PEDOT−PSSからなる電荷(正孔)注入層を形成した。
これにより、図1Aに示すように、ソース電極20のドレイン電極24と対向する端部の下にクサビ状の電荷注入層28が、ドレイン電極24のソース電極20と対向する端部の下にクサビ状の電荷注入層30が、それぞれ形成された構造を有する、チャネル長0.01mm、チャネル幅1mmのボトムゲート−トップコンタクト型のp型有機薄膜トランジスタを作製した。
[実施例2]
比較例4と同様のn型有機薄膜トランジスタを作製した。
一方で、2質量%の亜鉛アセチルアセトナート一水和物を含有するエタノール溶液を調製した。
ソース電極20とドレイン電極24との間(チャネル部)に、調製したエタノール溶液を滴下した。
有機半導体層18(N,N‘−ビス(シクロヘキシル)ナフタレン−1,4,5,8−ビス(ジカルボキシイミド))は撥水性を有するので、水溶液は、有機半導体層18によって弾かれて、ソース電極20およびドレイン電極24の浮き上がった部分に侵入し、さらに、電極の端面に付着した状態で安定した。
次いで、ホットプレート上で140℃で1時間加熱することで、PEDOT−PSSからなる電荷(電子)注入層を形成した。
これにより、図1Aに示すように、ソース電極20のドレイン電極24と対向する端部の下にクサビ状の電荷注入層28が、ドレイン電極24のソース電極20と対向する端部の下にクサビ状の電荷注入層30が、それぞれ形成された構造を有する、チャネル長0.01mm、チャネル幅1mmのボトムゲート−トップコンタクト型のn型有機薄膜トランジスタを作製した。
[評価]
作製した有機薄膜トランジスタの外周にNd:YAGパルスレーザ(波長266nm、パルス幅6ns)を集光して走査することにより有機半導体層18を0.05mm幅で除去してパターニングした。次いで、積層体64のガラスキャリアから基材12であるポリイミドフイルムを剥離した。
ガラスキャリアから剥離した有機薄膜トランジスタから、任意に10個を選択して、以下の評価を行った。
まず、有機薄膜トランジスタの各電極と、Agilent Technologies社製の4155Cに接続されたマニュアルプローバの各端子とを接続して、ドレイン電流−ゲート電圧(Id−Vg)特性を測定し、電界効果移動度(単位:cm2/(V・s))を算出した。なお、p型有機薄膜トランジスタはドレイン電圧(Vd)を−40Vに、n型有機薄膜トランジスタはドレイン電圧(Vd)を40Vに、それぞれ設定した。
この後に、基材12の裏面(有機薄膜トランジスタの非形成面)を内側にして、半径0.5cmの丸棒に巻き付けて、有機薄膜トランジスタを湾曲させた。そして、丸棒からポリイミドフイルムを取り外した後に、光学顕微鏡観察により、ソース電極20およびドレイン電極24が有機半導体層18(電荷注入層70)から剥離した有機薄膜トランジスタの数(素子数)を調べた。
結果は、以下のとおりである。なお、括弧内は電荷注入層の形態である。
p形有機薄膜トランジスタ
比較例1(電荷注入層なし)
移動度平均値:8×10-2cm2/(V・s)、電極剥離の素子数:7個
比較例2(有機半導体全面を被覆)
移動度平均値:5×10-4cm2/(V・s)、電極剥離の素子数:5個
比較例3(電極対向面を被覆)
移動度平均値:1×10-1cm2/(V・s)、電極剥離の素子数:2個
実施例1(電極端部の下に楔状)
移動度平均値:2×10-1cm2/(V・s)、電極剥離の素子数:0個
n形有機薄膜トランジスタ
比較例4(電荷注入層なし)
移動度平均値:4×10-2cm2/(V・s)、電極剥離の素子数:5個
比較例5(有機半導体全面を被覆)
移動度平均値:3×10-4cm2/(V・s)、電極剥離の素子数:2個
比較例6(電極対向面を被覆)
移動度平均値:7×10-2cm2/(V・s)、電極剥離の素子数:1個
実施例2(電極端部の下に楔状)
移動度平均値:9×10-2cm2/(V・s)、電極剥離の素子数:0個
以上のように、ソース電極20およびドレイン電極24の対向部側の下にクサビ状の電荷注入層を有する本発明の有機薄膜トランジスタは、電荷注入層を有さない、あるいは、電極の下面全面に平面状の電荷注入層を有する、あるいは、電極の対向面に平板状の電荷注入層を有する、従来の有機薄膜トランジスタに比して、移動度が高い、優れた特性を有している。
また、本発明の有機薄膜トランジスタは、電荷注入層が密着層としても機能するので、電極の密着力も高く、剥離故障が生じる事も防止できる。
以上の結果より、本発明の効果は明らかである。
有機薄膜トランジスタを用いる各種のデバイスの製造に、好適に利用可能である。
10,40,46,50,56 有機薄膜トランジスタ
12 基材
14 ゲート電極
16ゲート絶縁層
18,48 有機半導体層
20,72 ソース電極
24,74 ドレイン電極
28,30,42,76,78 電荷注入層
52,58 緩衝層
60 金属層
64 積層体
68 支持体
69 溶液吸着体

Claims (10)

  1. 基材と、前記基材に形成される、ゲート電極、ゲート絶縁層、有機半導体層、ソース電極およびドレイン電極とを有し、
    さらに、前記ソース電極のドレイン電極と対向する側および前記ドレイン電極のソース電極と対向する側において、前記ソース電極と前記ソース電極の前記基材側の層との間および前記ドレイン電極と前記ドレイン電極の前記基材側の層との間に設けられる、前記ソース電極とドレイン電極との対向方向と逆方向に向かって厚さが減少する電荷注入層を有することを特徴とする有機薄膜トランジスタ。
  2. 前記ソース電極側の電荷注入層と前記ドレイン電極側の電荷注入層とが繋がっている請求項1に記載の有機薄膜トランジスタ。
  3. 前記ゲート電極と、ゲート絶縁層と、有機半導体層と、ソース電極およびドレイン電極とが、前記基材から、この順番で積層されている請求項1または2に記載の有機薄膜トランジスタ。
  4. 前記有機半導体層とソース電極およびドレイン電極とが、前記基材から、この順番で積層され、さらに、前記有機半導体層とソース電極およびドレイン電極との間に緩衝層を有する請求項1〜3のいずれか1項に記載の有機薄膜トランジスタ。
  5. 前記基材が可撓性を有するフィルム状である請求項1〜4のいずれか1項に記載の有機薄膜トランジスタ。
  6. 前記有機半導体層がp型有機半導体からなり、前記電荷注入層が正孔輸送性を有する請求項1〜5のいずれか1項に記載の有機薄膜トランジスタ。
  7. 前記有機半導体層がn型有機半導体からなり、前記電荷注入層が電子輸送性を有する請求項1〜5のいずれか1項に記載の有機薄膜トランジスタ。
  8. ゲート電極、ゲート絶縁層、有機半導体層、ソース電極およびドレイン電極、ならびに電荷注入層を有する有機薄膜トランジスタの製造方法であって、
    前記ソース電極およびドレイン電極となる金属層を形成する工程と、
    レーザ光の走査によって前記金属層の一部を除去することにより、前記ソース電極およびドレイン電極を形成する工程と、
    前記金属層を除去した領域に、前記電荷注入層の形成材料を含む溶液を滴下して乾燥する工程と、を有することを特徴とする有機薄膜トランジスタの製造方法。
  9. 前記金属層を形成する工程において、前記金属層の形成面が撥水性を有する請求項8に記載の有機薄膜トランジスタの製造方法。
  10. 前記金属層を形成する工程において、前記金属層の形成面が有機半導体層である請求項8または9に記載の有機薄膜トランジスタの製造方法。
JP2017541519A 2015-09-24 2016-09-09 有機薄膜トランジスタおよび有機薄膜トランジスタの製造方法 Expired - Fee Related JP6505857B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015186767 2015-09-24
JP2015186767 2015-09-24
PCT/JP2016/076632 WO2017051730A1 (ja) 2015-09-24 2016-09-09 有機薄膜トランジスタおよび有機薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPWO2017051730A1 true JPWO2017051730A1 (ja) 2018-07-26
JP6505857B2 JP6505857B2 (ja) 2019-04-24

Family

ID=58386671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017541519A Expired - Fee Related JP6505857B2 (ja) 2015-09-24 2016-09-09 有機薄膜トランジスタおよび有機薄膜トランジスタの製造方法

Country Status (3)

Country Link
US (1) US10699907B2 (ja)
JP (1) JP6505857B2 (ja)
WO (1) WO2017051730A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11955561B2 (en) * 2021-07-22 2024-04-09 Taiwan Semiconductor Manufacturing Company Limited Carrier modification devices for avoiding channel length reduction and methods for fabricating the same

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006148131A (ja) * 2004-11-23 2006-06-08 Samsung Sdi Co Ltd 有機薄膜トランジスタ、その製造方法、及びその有機薄膜トランジスタを含む平板表示装置
JP2006147613A (ja) * 2004-11-16 2006-06-08 Sony Corp 半導体装置及びその製造方法
US20070158648A1 (en) * 2005-12-15 2007-07-12 Suh Min-Chul Organic thin film transistor and method of manufacturing the same
JP2008066510A (ja) * 2006-09-07 2008-03-21 Ricoh Co Ltd 薄膜トランジスタとその製造方法及び表示装置
JP2009531848A (ja) * 2006-03-29 2009-09-03 プラスティック ロジック リミテッド 自己整合電極を有するデバイスの作製方法
WO2011142089A1 (ja) * 2010-05-14 2011-11-17 パナソニック株式会社 フレキシブル半導体装置およびその製造方法ならびに画像表示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004103905A (ja) * 2002-09-11 2004-04-02 Pioneer Electronic Corp 有機半導体素子
JP2005019955A (ja) * 2003-05-30 2005-01-20 Seiko Epson Corp 薄膜パターンの形成方法及びデバイスの製造方法、電気光学装置及び電子機器
KR100615216B1 (ko) * 2004-04-29 2006-08-25 삼성에스디아이 주식회사 유기 억셉터막을 구비한 유기 박막 트랜지스터
US8569742B2 (en) * 2004-12-06 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Organic field-effect transistor and semiconductor device including the same
US20060270066A1 (en) * 2005-04-25 2006-11-30 Semiconductor Energy Laboratory Co., Ltd. Organic transistor, manufacturing method of semiconductor device and organic transistor
KR100730188B1 (ko) * 2005-12-16 2007-06-19 삼성에스디아이 주식회사 유기 박막 트랜지스터의 제조 방법 및 이로부터 제조된유기 박막 트랜지스터
JP5250832B2 (ja) * 2007-07-09 2013-07-31 ゴールドチャームリミテッド アクティブマトリクス駆動表示装置
KR20130112882A (ko) * 2010-09-02 2013-10-14 메르크 파텐트 게엠베하 유기 전자 디바이스의 제조 방법
US8679905B2 (en) * 2011-06-08 2014-03-25 Cbrite Inc. Metal oxide TFT with improved source/drain contacts
JP5811640B2 (ja) * 2011-07-04 2015-11-11 ソニー株式会社 電子デバイス及び半導体装置の製造方法
JP5445533B2 (ja) 2011-08-08 2014-03-19 ソニー株式会社 半導体装置、光学装置及びセンサ装置
JP6262204B2 (ja) * 2012-04-25 2018-01-17 メルク パテント ゲーエムベーハー 有機電子デバイス用バンク構造
CN103650150A (zh) * 2012-06-08 2014-03-19 松下电器产业株式会社 薄膜晶体管、显示面板以及薄膜晶体管的制造方法
CN104812795A (zh) * 2012-11-09 2015-07-29 李玉宁 含有稠环的单体、低聚和聚合半导体以及它们的器件

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147613A (ja) * 2004-11-16 2006-06-08 Sony Corp 半導体装置及びその製造方法
JP2006148131A (ja) * 2004-11-23 2006-06-08 Samsung Sdi Co Ltd 有機薄膜トランジスタ、その製造方法、及びその有機薄膜トランジスタを含む平板表示装置
US20070158648A1 (en) * 2005-12-15 2007-07-12 Suh Min-Chul Organic thin film transistor and method of manufacturing the same
JP2009531848A (ja) * 2006-03-29 2009-09-03 プラスティック ロジック リミテッド 自己整合電極を有するデバイスの作製方法
JP2008066510A (ja) * 2006-09-07 2008-03-21 Ricoh Co Ltd 薄膜トランジスタとその製造方法及び表示装置
WO2011142089A1 (ja) * 2010-05-14 2011-11-17 パナソニック株式会社 フレキシブル半導体装置およびその製造方法ならびに画像表示装置

Also Published As

Publication number Publication date
JP6505857B2 (ja) 2019-04-24
US10699907B2 (en) 2020-06-30
WO2017051730A1 (ja) 2017-03-30
US20180190495A1 (en) 2018-07-05

Similar Documents

Publication Publication Date Title
US7485576B2 (en) Method of forming conductive pattern, thin film transistor, and method of manufacturing the same
JP4486000B2 (ja) 薄膜トランジスタ、その製造方法及びそれを備えた平板表示装置
JP5575105B2 (ja) 有機薄膜トランジスタ
US7935961B2 (en) Multi-layered bipolar field-effect transistor and method of manufacturing the same
KR101035763B1 (ko) 유기 박막 트랜지스터
JP4498961B2 (ja) 有機電界効果トランジスタ及びそれを具備する平板ディスプレイ装置
US20100301311A1 (en) Organic Semiconductor Device
US20110186830A1 (en) Method of Making Organic Thin Film Transistors Using a Laser Induced Thermal Transfer Printing Process
JP2005317923A (ja) 有機アクセプタ膜を備えた有機薄膜トランジスタ
US20060134824A1 (en) P-type OFET with fluorinated channels
JP2013016613A (ja) 電子デバイス及び半導体装置の製造方法
JP4938974B2 (ja) 有機薄膜トランジスター
JP2007273594A (ja) 電界効果トランジスタ
JP4433746B2 (ja) 有機電界効果トランジスタ及びその製造方法
JPWO2006129718A1 (ja) 有機薄膜トランジスタ
JP2010034090A (ja) 有機薄膜トランジスタ、ゲート絶縁膜、有機薄膜トランジスタの製造方法、及び表示装置
JP2017183500A (ja) 有機薄膜トランジスタの製造方法および有機薄膜トランジスタ
WO2017051730A1 (ja) 有機薄膜トランジスタおよび有機薄膜トランジスタの製造方法
Wang et al. Soft-etching copper and silver electrodes for significant device performance improvement toward facile, cost-effective, bottom-contacted, organic field-effect transistors
JP2009087907A (ja) 有機半導体発光装置
JP5630364B2 (ja) 有機半導体素子の製造方法および有機半導体素子
Lee et al. OFETs: Basic concepts and material designs
JP6326297B2 (ja) 有機デバイス用電極、及びそれを備えた有機デバイス
JP2007322869A (ja) 表示装置
JP2016072272A (ja) ショットキーダイオード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180313

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190327

R150 Certificate of patent or registration of utility model

Ref document number: 6505857

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees