KR100615216B1 - 유기 억셉터막을 구비한 유기 박막 트랜지스터 - Google Patents

유기 억셉터막을 구비한 유기 박막 트랜지스터 Download PDF

Info

Publication number
KR100615216B1
KR100615216B1 KR1020040030222A KR20040030222A KR100615216B1 KR 100615216 B1 KR100615216 B1 KR 100615216B1 KR 1020040030222 A KR1020040030222 A KR 1020040030222A KR 20040030222 A KR20040030222 A KR 20040030222A KR 100615216 B1 KR100615216 B1 KR 100615216B1
Authority
KR
South Korea
Prior art keywords
organic
group
film
semiconductor layer
source
Prior art date
Application number
KR1020040030222A
Other languages
English (en)
Other versions
KR20050104811A (ko
Inventor
서민철
양남철
김혜동
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020040030222A priority Critical patent/KR100615216B1/ko
Priority to US11/010,341 priority patent/US7355198B2/en
Priority to JP2005058809A priority patent/JP2005317923A/ja
Priority to CN2005100547052A priority patent/CN1694280B/zh
Publication of KR20050104811A publication Critical patent/KR20050104811A/ko
Application granted granted Critical
Publication of KR100615216B1 publication Critical patent/KR100615216B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/20—Organic diodes
    • H10K10/26—Diodes comprising organic-organic junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/611—Charge transfer complexes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene

Abstract

본 발명은 유기 억셉터막을 구비한 유기 박막 트랜지스터에 관한 것으로서, 유기 반도체층; 상기 유기 반도체층에 전기적으로 연결된 소스 및 드레인 전극; 상기 소스 및 드레인 전극과 상기 유기 반도체층에 각각 절연되도록 구비된 게이트 전극; 및 상기 소스 및 드레인 전극과 상기 유기 반도체층과의 사이에 개재된 유기 억셉터막을 구비하는 것을 특징으로 한다.

Description

유기 억셉터막을 구비한 유기 박막 트랜지스터{Organic Thin Film Transistor comprising organic acceptor film}
도 1은 유기 박막 트랜지스터의 구조와 동작 원리를 나타낸 개념도이다.
도 2a 및 도 2b는 본 발명의 바람직한 실시예에 따른 유기 박막 트랜지스터의 단면도이다.
도 3a 및 도 3b는 본 발명의 바람직한 실시예에 따른 유기 박막 트랜지스터의 단면도이다.
도 4a는 전기장에 의해 분자의 다이폴 모멘트가 변화되는 것을 보여주는 도면이다.
도 4b는 전자 주게와 전자 끌게 사이에 전자를 주고받는 현상이 일어나는 전하 전달 콤플렉스를 형성하는 현상을 보여주는 도면이다.
도 5는 본 발명의 바람직한 실시예에 따른 유기 박막 트랜지스터의 전류밀도-전압 특성을 나타낸 그래프이다.
도 6a 및 도 6b는 계면과의 접착력을 증가시키기 위한 표면처리막이 형성되어 있는 유기 박막 트랜지스터의 단면도이다.
도 7a 및 도 7b는 계면과의 접착력을 증가시키기 위한 표면처리막이 형성되어 있는 유기 박막 트랜지스터의 단면도이다.
도 8은 OTS로 처리된 산화막 표면의 결합 구조이다.
<도면 중 주요 부분에 대한 부호의 설명>
100, 200: 절연 기판
110, 210: 게이트 전극
120, 220: 게이트 절연막
130, 230: 소스 및 드레인 전극
140, 240: 유기 반도체층
235: 유기 억셉터막
232: 표면 처리막
본 발명은 유기 박막 트랜지스터에 관한 것으로, 더욱 상세하게는 유기 박막 트랜지스터의 소스 및 드레인 전극과 유기 반도체층 사이에 유기 억셉터막을 구비함으로써 도핑 효과를 부여한 유기 박막 트랜지스터에 관한 것이다.
유기 반도체는 반도체 특성을 나타내는 공액성 유기 고분자인 폴리아세틸렌이 개발된 이후, 유기물의 특성인 합성 방법의 다양성, 섬유나 필름 형태로 성형이 용이함, 유연성, 전도성, 저렴한 생산비 때문에 새로운 전기전자재료로서 기능성 전자소자 및 광소자 등 광범위한 분야에서 활발한 연구가 이루어지고 있다. 전도성 고분자를 이용한 소자 등에서, 유기물을 활성층으로 사용하는 유기 박막 트랜지 스터(Organic Thin Film Transistor)에 관한 연구는 1980년 이후부터 시작되었으며, 최근에는 전세계에서 많은 연구가 진행중에 있다.
유기 박막 트랜지스터는 실리콘-박막 트랜지스터와 구조적으로는 거의 같은 형태를 가지지만 반도체 활성층 영역에 실리콘 대신에 유기물을 사용한다는 차이점이 있다. 유기 박막 트랜지스터는 제작 공정의 측면에서, 실리콘-박막 트랜지스터에 비하여 간단하고 비용이 저렴하며 충격에 의해 깨지지 않고 구부리거나 접을 수 있는 전자 회로 기판에 적합하다는 장점을 가지고 있다. 특히 넓은 면적 위에 소자를 제작할 필요가 있을 때, 낮은 공정 온도를 필요로 하는 경우와 구부려야 하는 제품에 대해 유용하다.
현재 유기 박막 트랜지스터는 전자 종이(electronic sheet), 능동형 유기 전계 발광 표시장치(Active Matrix Organic Electro-Luminescent Display Device)의 구동 소자, 스마트 카드(Smart Card), 상품 태그 또는 RFID 용 플라스틱 칩(Smart Tag, RFID) 등에 높은 활용도가 예상되므로 세계의 많은 기업체와 연구소 및 대학에서 연구되고 있다. 유기 박막 트랜지스터의 성능은 소스/드레인 전극과 유기 반도체층 계면의 캐리어 주입능력 등에 크게 좌우된다.
도 1은 유기 박막 트랜지스터의 구조와 동작 원리를 나타낸 개념도이다. 전체 구조는 실리콘을 기반으로 한 트랜지스터와 큰 차이가 없다. 게이트(110)에 전압을 가할 때 반도체 활성층(140)에 전기장(전계)이 걸리는 전계 효과 트랜지스터의 원리와 동일하다. 소자에 흐르는 전류는 소스와 드레인 사이(130)에 전압을 인가하여 얻게 되며, 이때 소스는 접지되어 있어 전자나 정공의 공급처 역할을 하게 된다. 그 위에 표시된 층이 유기 반도체 층이다.
소자의 동작원리를 p-형 반도체를 중심으로 살펴보면, 우선 소스와 드레인(130), 게이트(110)에 전압을 인가하지 않으면 유기물 반도체 내의 전하들은 모두 반도체(140) 내에 고루 퍼져 있게 된다(도 1(a)).
이때, 소스와 드레인(130) 사이에 전압을 인가하여 전류를 흘리면 낮은 전압 하에서는 전압에 비례하는 전류가 흐르게 된다. 여기에 만약 게이트(110)에 양의 전압을 인가하면 이 인가된 전압에 의한 전기장에 의하여 양의 전하인 정공들은 모두 위로 밀려 올라가게 된다(도 1(b)). 따라서, 게이트 절연막(120)에 가까운 부분에는 전도 전하가 없는 공핍층(depletion layer)이 생긴다. 이 때, 소스와 드레인(130) 사이에 전압을 인가하면 전도 가능한 전하 운반자가 줄어들어 있기 때문에 게이트(110)에 전압을 인가하지 않았을 때보다 더 적은 전류가 흐르게 된다.
반대로, 게이트(110)에 음의 전압을 인가하면 이 인가된 전압에 의한 전기장의 효과로 유기물과 게이트 절연막(120) 사이에 양의 전하가 유도되고, 게이트 절연막(120)과 가까운 부분에 전하의 양이 많이 축적되어 축적층(accumulation layer)이 생긴다(도 1(c)). 이 때, 소스와 드레인(130)간에 전압을 인가하면 전도 가능한 전하 운반자가 증가해 있기 때문에 게이트(110)에 전압을 인가하지 않았을 때보다 더 많은 전류가 흐르게 된다.
그러므로, 소스와 드레인(130) 사이에 전압을 인가한 상태에서, 게이트(110)에 양의 전압과 음의 전압을 교대로 인가하여 주면 소스와 드레인(130) 사이에 흐르는 전류의 양을 제어할 수 있다. 이 전류량의 비를 점멸비(On/Off ratio)라 하 며, 점별비가 클수록 우수한 유기 박막 트랜지스터가 된다.
한편, 유기 박막 트랜지스터의 반도체 활성층 재료로서는 여러 소재가 개발되어 왔다. 유기 반도체층(240)을 형성하기 위하여는, 진공 증착법, 바람직하게는 열 증발법으로 형성한다. 유기 반도체층(255)은 펜타센(pentacene), 올리고 티오펜(oligo-thiophene), 폴리알킬티오펜(poly(alkyl-thiophene)) 또는 폴리티에닐렌비닐렌(poly(thienylenevinylene))과 같은 유기 반도체 물질을 사용하여 형성한다.
유기 박막 트랜지스터는 전하 이동도가 낮은 것이 단점으로 지적되어 왔는데, 1995년에 필립스(Philips)의 브라운 등(Brown et al.)에 의하여, 펜타센(Pentacene) 박막으로 제조한 전계 효과 트랜지스터가 개발된 이후, 1997년 펜실바니아 주립대의 잭슨 등(Jackson et al.)은 결정화를 용이하게 하여 전하 이동도 1.5 cm2/Vs, 점멸률은 약 108에 이르는 트랜지스터를 개발함으로써 비정질 실리콘(a-Si:H) 전계효과 트랜지스터의 특성에 준하는 성능을 가지게 하였다. 펜타센은 벤젠 고리 다섯개가 결합된 구조를 가진 물질로서, 박막 트랜지스터에서 요구되는 성능을 실현시키는데 가장 유용한 물질로 고려되고 있다.
펜타센 유기 박막 트랜지스터는 p형 반도체로 가장 높은 이동도를 나타내어 비정질 실리콘 트랜지스터에 준하는 성능을 구현할 수 있는 장점을 가지지만, 공기 중에서 산소와 반응하여 펜타센퀴논(pentacenequinone)을 형성하는 것으로 알려져 있다. 이렇게 유기 반도체 활성층이 산화되면 결합이 깨어져서 전하 이동도가 낮아지며, 결정 내부에 격자 뒤틀림 현상이 발생하여 전하 트랩을 형성하게 되고, 이 들에 의한 전하 산란이 이동도를 감소시키는 원인이 된다.
한편, 전하 이동도를 높이기 위하여 필립스(Philips)의 브라운 등(Brown et al.)은 펜타센 활성층에 도핑물질을 도핑시키는 방법을 제시하였다. 그러나, 도핑 양이 증가할수록 전하의 이동도는 증가하지만 이동도의 증가보다 활성층내의 전도도의 증가가 더 커져서 점멸비가 감소하는 문제점이 지적되었다. 따라서, 도핑으로 유기 박막 트랜지스터의 전하 이동도를 향상시키는 것은 활성층내의 전도도 증가 및 점멸비 감소라는 부적절한 측면을 안고 있다.
쟝조우 등(Xiang zhou et al.)은 2001년 1월 22일자 어플라이드 피직스 레터즈 볼륨78 넘버4(Applied Physics Letters, Vol.78 , No.4, 22 January 2001)에서, F4-TCNQ 억셉터층과 비정질 TDATA를 함께 증착하여 유기층으로 사용한 OLED를 제안하였다. 상기 논문에서 제안된 OLED는, 비정질 TDATA와 F4-TCNQ 억셉터층을 포함하는 이중층 또는 다중층 구조를 가짐으로써 전류밀도 증가, 턴온 전압 감소 및 휘도 증가 등의 효과를 얻을 수 있다는 실험 결과를 나타내었다.
본 발명에서는 접촉 저항 감소 및 전하 이동도 향상을 위하여 소스 및 드레인 전극과 유기 반도체층 사이에 억셉터층을 구비하는 유기 박막 트랜지스터를 제안하고자 한다.
본 발명은 상기 종래 기술의 문제점 및 기타 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 유기 박막 트랜지스터의 유기 반도체층의 전하 이동도를 향 상시키는 것에 있다.
본 발명의 다른 목적은, 도핑을 실시하지 않으면서도 도핑과 같은 효과를 나타내는 유기 억셉터막을 소스 및 드레인 전극과 유기 반도체층 사이에 개재하여, 유기 박막 트랜지스터의 유기 반도체층의 접촉저항을 감소시키고 전하 이동도를 향상시키는 것에 있다.
본 발명의 또 다른 목적은, 펜타센 내의 분자를 밀집시키고 계면간의 접착력을 강화시키는 표면 처리제를 도포함으로써 전하 이동도를 향상시키는 것에 있다.
본 발명은 상기 목적을 달성하기 위하여 창안된 것으로서, 본 발명의 일 실시예에 의한 유기 박막 트랜지스터는,
유기 반도체층;
상기 유기 반도체층에 전기적으로 연결된 소스 및 드레인 전극;
상기 소스 및 드레인 전극과 상기 유기 반도체층에 각각 절연되도록 구비된 게이트 전극; 및
상기 소스 및 드레인 전극과 상기 유기 반도체층과의 사이에 개재된 유기 억셉터막을 구비하는 것을 특징으로 한다.
이때, 상기 유기 반도체층은 펜타센(pentacene)을 포함한다.
그리고, 예를 들어, 도 3a와 같이, 상기 소스 및 드레인 전극과 상기 게이트 전극을 절연시키는 게이트 절연막을 구비하고, 상기 유기 억셉터막은 상기 소스 전극 및 상기 드레인 전극과, 게이트 절연막에 접촉되어 형성될 수 있다. 이때, 상 기 게이트 절연막과 상기 유기 억셉터막과의 사이에 계면간의 접착력을 강화시키는 표면 처리막을 더 포함할 수 있다.
그리고, 예를 들어, 도 3b와 같이, 상기 유기 억셉터막은 상기 소스 및 드레인 전극과 상기 게이트 전극을 절연시키는 게이트 절연막을 구비하고, 상기 유기 억셉터막은 상기 소스 및 드레인 전극에 접촉되어 형성될 수 있다. 이때, 상기 게이트 절연막과 상기 유기 반도체층과의 사이에 계면간의 접착력을 강화시키는 표면 처리막을 더 포함할 수 있다.
한편, 상기 유기 억셉터막은, 전자 끌게 물질로서 니트로기(nitro group:NO2), 시아노기(cyano group: CN), 설포닐기(sulfonyl group: SO2), 설폭사이드기(sulfoxide group: SO2), 카르보닐기(carbonyl group: CO), 카르복실기(carboxyl group: CO2), 에스테르기(ester group: COO), 언하이드라이드(anhydride), 이미드(imide), 이민(imine), 할로겐기(halogen group), 불화알킬기, 불화방향족기로 이루어진 군에서 선택되는 하나 이상을 함유하는 방향족계, 올레핀계, 방향족-올레핀 컨쥬게이트계, 방향족-방향족 컨쥬게이트계, 융합방향족계, 및 헤테로 고리화합물계로 이루어진 군에서 선택되는 하나 이상의 물질을 포함한다.
특히, 상기 유기 억셉터막은, 전자 끌게 물질로서 2,4,7-트리나이트로플루오렌논(2,4,7-trinitrofluorenone), 4-나이트로아닐린(4-nitroaniline), 2,4-디나이트로아닐린(2,4-dinitroaniline), 5-나이트로안트라닐로니트릴(5- nitroanthranilonitrile), 2,4-디나이트로디페닐아민(2,4-dinitrophenylamine), 1,5-디나이트로나프탈렌(1.5-dinitronaphthalene), 4-나이트로비페닐(4-nitrobiphenyl), 9,10-디시아노안트라센(9,10-dicyanoanthracene), 3,5-디나이트로벤조니트릴(3,5-dinitrobenzonitrile), N,N'-비스(2,5-디-t-부틸페닐)-3,4,9,10-페릴렌디카르복시이미드(N,N'-bis(di-t-buytlphenyl)-3,4,9,10-perylenedicarboxyimide))로 이루어진 군에서 선택되는 하나 이상의 물질을 포함할 수 있다.
그리고, 상기 유기 억셉터막의 두께는 1 내지 100Å 이하인 것이 바람직하다.
한편, 상기 표면 처리막은 trichlorosilyl- (-SiCl3), trimethoxysilyl- (-Si(OMe)3), mercapto- (-SH) 모이어티로 이루어진 그룹 중에서 선택된 어느 하나를 포함한다.
그리고, 상기 유기 억셉터막은, 상기 유기 반도체층과 상기 소스 및 드레인 전극 사이의 계면 주위에서, 상기 유기 반도체층의 형성 물질과 상기 유기 억셉터 물질이 함께 합성되어 개재될 수 있다. 제조 공정에 있어서, 유기 억셉터막의 형성은 유기 억셉터 물질만으로 이루어진 독립적인 층으로 증착될 수도 있는 한편, 유기 반도체층의 형성 물질과 유기 억셉터 물질이 함께 공증착되어 형성될 수 있다. 유기 반도체층의 형성 물질과 유기 억셉터 물질이 함께 공증착되어 형성되는 경우 유기 억셉터 물질의 조성비는 0.1 내지 10% 인 것이 바람직하다.
본 발명의 일 실시예에 의한 유기 박막 트랜지스터는,
기판 상에 형성된 것으로, 게이트 전극;
상기 기판 및 상기 게이트 전극을 덮은 게이트 절연막;
상기 게이트 절연막 상에 형성된 소스 및 드레인 전극;
상기 소스 및 드레인 전극 상에 형성된 유기 반도체층; 및
상기 소스 및 드레인 전극과 상기 유기 반도체층과의 사이에 개재된 유기 억셉터막을 구비한다.
본 발명의 다른 일 실시예에 의한 유기 박막 트랜지스터는,
기판 상에 형성된 것으로, 게이트 전극;
상기 기판 및 상기 게이트 전극을 덮은 게이트 절연막;
상기 게이트 절연막 상에 형성된 유기 반도체층;
상기 유기 반도체층 상에 형성된 소스 및 드레인 전극; 및
상기 소스 및 드레인 전극과 상기 유기 반도체층과의 사이에 개재된 유기 억셉터막을 구비한다.
이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 유기 박막 트랜지스터를 설명한다.
도 2a 내지 도 3b는 본 발명의 바람직한 실시예에 따른 유기 박막 트랜지스터의 단면도이다.
도 2a를 참조하면, 유기 박막 트랜지스터는 실리콘, 플라스틱 또는 유리로 이루어진 절연 기판(200) 및/또는 버퍼층(205) 상에 게이트 전극(210)을 구비하고 있다. 버퍼층(205)은 반드시 필요한 것은 아니고, 기판(200)의 평탄화를 위한 것으로, SiO2로 형성할 수 있으며, PECVD법, APCVD법, LPCVD법, ECR법 등에 의해 증착될 수 있으며, 대략 3000Å 정도로 증착 가능하다.
게이트 전극(210)용 재료는, p채널 박막 트랜지스터를 구현하는 경우 일함수가 낮은 Al, AlNd, MoW 등을 사용하는 것이 바람직하다. 게이트 전극(210)을 형성하기 위하여는, 스퍼터링에 의해 3000Å 게이트 메탈막을 적층한 후 포토리소그래피 공정에 의해 식각하여 완성한다.
게이트 전극(210)을 형성하는 다른 방법으로는, 게이트 전극 증착용 진공 챔버 안에 게이트 전극을 정의하는 새도우 마스크를 씌운 기판을 넣고, 금속 보트에 게이트 전극용 금속을 넣는다. 진공 챔버 안의 진공도는 5×10-4 Torr 이하가 되도록 한다. 바람직하게는 5×10-7 Torr 정도의 진공도가 적합하다. 초당 3~5Å의 증착 속도로 증착시켜 게이트 전극을 형성한다. 알루미늄 게이트 전극의 경우 약 1700Å 두께로 형성할 수 있다.
상기 기판(200) 및 상기 게이트 전극(210)의 위에는, 게이트 절연막(220)이 상기 기판(200) 및 상기 게이트 전극(210)을 덮고 있다. 게이트 절연막은 실리콘 산화막을 사용할 수 있다. 문턱 전압을 줄이기 위하여는 유전율이 큰 유전체, 예를 들어, BaxSr1-x TiO3 BST(Barium Trontium Titanate)를 대표로 하여, Ta2O5, Y2O3, TiO2와 강유전성의 절연체 계열과, PbZrxTi1-x O3(PZT), Bi 4Ti3O12, BaMgF4, SrBi2(Ta1-x Nbx)2O9, Ba(Zr1-xTix)O3(BZT), BaTiO 3, SrTiO3 등을 사용할 수도 있다.
상기 게이트 절연막(220) 상에는 소스 및 드레인 전극(230)이 형성되어 있다. 소스 및 드레인 전극(230)을 형성하기 위하여, 스퍼터링에 의해 5000Å 소스/드레인 메탈막을 적층한 후 포토리소그래피 공정에 의해 식각하여 완성한다.
소스 및 드레인 전극(230)을 형성하는 다른 방법으로는 기판(200)에 소스/드레인 전극용 새도우 마스크를 씌우고, 일함수가 높은 금속 재료를 진공 증착하여 박막 트랜지스터의 소스/드레인 전극(230)을 형성할 수 있다. 일함수가 높은 금속 재료로서는 금(Au)를 사용하는 것이 적합하다. 진공 증착 챔버내의 진공도를 5×10-4 Torr 이하, 바람직하게는 5×10-7 Torr 정도가 되게 한다. 초당 3~5Å의 증착 속도로 증착시켜 약 1500Å 두께로 소스/드레인 전극(230)을 형성한다.
소스 및 드레인 전극(230)의 위에는, 유기 억셉터막(Organic Acceptor Film;235)이 도포되며, 유기 억셉터막(235) 위에는 유기 반도체층(240)이 있다.
일반적으로 박막 트랜지스터의 소스/드레인 전극과 유기 반도체층 사이에는 일함수의 차이로 인한 전위 장벽이 형성되어 캐리어의 주입을 방해하여 접촉 저항이 증가되는 경향이 있다. 소스/드레인 전극에 일함수 차이가 작은 금속을 사용하여 접촉 저항을 저감시킬 수 있다. 본 발명에서는 소스/드레인 전극과 유기 반도체층과의 사이에 전자 끌게 물질을 포함하는 유기 억셉터막(235)을 형성함으로써 접촉 저항 감소, 캐리어 주입 증가 및 전하 이동도 증가의 효과를 가져올 수 있도록 한다.
도 2a에 도시된 유기 박막 트랜지스터에서는, 유기 억셉터막(235)이 소스 및 드레인 전극(230)에 접촉되어 형성되어 있으며, 소스 및 드레인 전극(230)의 사이에 노출된 게이트 절연막 상에도 접촉되어 형성되어 있다. 도 2b에 도시된 유기 박막 트랜지스터에서는 유기 억셉터막(235)이 소스 및 드레인 전극(230)에 접촉되어 형성되어 있다. 제조 공정에 있어서, 유기 억셉터막의 형성은 유기 억셉터 물질만으로 이루어진 독립적인 층으로 증착되거나, 또는, 유기 반도체층과 상기 소스 및 드레인 전극 사이의 계면 주위에서 유기 반도체층의 형성 물질과 유기 억셉터 물질이 함께 공증착되어 형성될 수 있다. 유기 반도체층의 형성 물질과 유기 억셉터 물질이 함께 공증착되어 형성되는 경우 유기 억셉터 물질의 조성비는 0.1 내지 10% 인 것이 바람직하다.
유기 억셉터막(235)은 소스/드레인 전극 표면에 전하 전달 콤플렉스(Charge Transfer Complex)를 형성할 수 있는 전하 전달 물질을 포함하여, 유기 반도체층(240)에 채널 도핑의 효과를 주어 에너지 장벽 특성을 배제해 줄 수 있고, 채널에 주입되는 캐리어의 양을 증가시킴으로써 결과적으로 접촉 저항의 감소, 캐리어 주입 증가 및 전하 이동도의 증가 효과를 가져올 수 있다.
도 4a는 전기장에 의해 분자의 다이폴 모멘트가 변화되는 것을 보여주는 도면이고, 도 4b는 전자 주게와 전자 끌게 사이에 전자를 주고받는 현상이 일어나는 전하 전달 콤플렉스를 형성하는 현상을 보여주는 도면이다.
도 4a에서 볼 수 있듯이, 전기장이 걸리는 경우 분자의 다이폴 모멘트(dipole moment)가 극대화될 수 있다. 또한, 도 4b에서 볼 수 있듯이, 이러 한 다이폴 모멘트가 발생했을 때 전자 주게와 전자 끌게 사이에서 전자를 주고받는 현상이 일어나는 전하 전달 콤플렉스 형성(Charge Transfer Complex Formation) 현상이 발생할 수 있다.
유기 억셉터막(235)은 니트로기(nitro group:NO2), 시아노기(cyano group: CN), 설포닐기(sulfonyl group: SO2), 설폭사이드기(sulfoxide group: SO), 카르보닐기(carbonyl group: CO), 카르복실기(carboxyl group: CO2), 에스테르기(ester group: COO), 언하이드라이드(anhydride), 이미드(imide), 이민(imine), 할로겐기(halogen group), 불화알킬기, 불화방향족기로 이루어진 군에서 선택되는 하나 이상을 함유하는 방향족계, 올레핀계, 방향족-올레핀 컨쥬게이트계, 방향족-방향족 컨쥬게이트계, 융합방향족계, 및 헤테로 고리화합물계로 이루어진 군에서 선택되는 하나 이상의 전자 끌게 물질을 증착하여 형성할 수 있다.
일 실시예에 있어서, 상기 전자 끌게 물질은 2,4,7-트리나이트로플루오렌논(2,4,7-trinitrofluorenone),4-나이트로아닐린(4-nitroaniline),2,4-디나이트로아닐린(2,4-dinitroaniline),5-나이트로안트라닐로니트릴(5-nitroanthranilonitrile),2,4-디나이트로디페닐아민(2,4-dinitrophenylamine),1,5-디나이트로나프탈렌(1.5-dinitronaphthalene),4-나이트로비페닐(4-nitrobiphenyl),9,10-디시아노안트라센(9,10-dicyanoanthracene), 3,5-디나이트로벤조니트릴(3,5-dinitrobenzonitrile), N,N'-비스(2,5-디-t-부틸페닐)-3,4,9,10-페릴렌디카르복시이미드(N,N'-bis(di-t-buytlphenyl)-3,4,9,10- perylenedicarboxyimide))로 이루어진 군에서 선택되는 하나 이상의 물질이다.
상기 유기 억셉터막(235) 위에, 도 2a와 같이 유기 반도체층(240)이 구비된다. 유기 반도체층(240)을 형성하기 위하여는, 진공 증착법, 바람직하게는 열 증발법으로, 전자 끌게 물질층이 도포된 소스 및 드레인 전극 상에 유기 반도체층(240)을 형성한다. 유기 반도체층(240)은 펜타센(pentacene), 올리고 티오펜(oligo-thiophene), 폴리알킬티오펜(poly(alkyl-thiophene)) 또는 폴리티에닐렌비닐렌(poly(thienylenevinylene))과 같은 유기 반도체 물질을 사용하여 형성할 수 있으며, 바람직하게는 펜타센(pentacene)으로 형성한다. 유기 반도체층(240)은 진공 증착 챔버내의 진공도를 5×10-4 Torr 이하, 바람직하게는 5×10-7 Torr 정도 되도록 하여 초당 0.5Å의 증착 속도로 증착시켜, 약 1000Å 두께로 형성한다.
유기 억셉터막은 유기 억셉터 물질만으로 이루어진 독립적인 층으로 증착될 수도 있고, 유기 반도체층 형성 물질(예컨대, 펜타센)과 유기 억셉터 물질이 공증착되어 형성될 수도 있다. 후자는, 유기 반도체층과 상기 소스 및 드레인 전극 사이의 계면 주위에서 유기 반도체층의 형성 물질과 유기 억셉터 물질이 함께 공증착되어 형성되는 것을 말한다. 도 2a 및 도 2b의 구조를 가진 유기 박막 트랜지스터에서는 유기 반도체층의 하부측에 소스 및 드레인 전극이 있으므로, 유기 반도체층를 형성하기 시작하는 시점에서 소스 및 드레인 전극과의 접촉 계면 주위에 0.1 내지 10% 조성비의 유기 억셉터 물질을 공증착함으로써 유기 억셉터층을 형성할 수 있다.
도 5는 본 발명의 바람직한 실시예에 따른 유기 박막 트랜지스터의 전류밀도-전압 특성을 나타낸 그래프이다. 그래프에서, 사각형(■)이 포함된 곡선은 유기 억셉터층(235)이 도포되어 있지 않은 경우의 특성 곡선이고, X 형(×)이 포함된 곡선은 유기 억셉터층(235)이 도포되어 있는 경우의 특성 곡선이다.
그래프를 살펴보면, 동일한 조건에서, 유기 억셉터층(235)이 도포되면, 턴온 전압은 4V에서 3.2V로 저감된다. 그리고, 유기 억셉터층(235)이 도포되면, 5V에서의 전류 밀도가 0.1mA/Cm2 에서 1 mA/Cm2 로 크게 늘어난다. 이로써, 채널에 주입되는 캐리어의 양이 현저히 증가되며, 전하 이동도의 증가 효과를 가져올 수 있음을 알 수 있다.
한편, 도 3a 및 도 3b는 유기 반도체층(240)이 게이트 전극(210)과 소스 및 드레인 전극(230)과의 사이에 배치된 경우를 나타낸다.
도 3a를 참조하면, 유기 박막 트랜지스터는 실리콘, 플라스틱 또는 유리로 이루어진 절연 기판(200) 및/또는 버퍼층(205) 상에 게이트 전극(210)을 구비하고 있다. 버퍼층(205)은 반드시 필요한 것은 아니고, 기판(200)의 평탄화를 위한 것으로, SiO2로 형성할 수 있으며, PECVD법, APCVD법, LPCVD법, ECR법 등에 의해 증착될 수 있으며, 대략 3000Å 정도로 증착 가능하다.
게이트 전극(210)용 재료는, p채널 박막 트랜지스터를 구현하기 위하여 일함수가 낮은 Al, AlNd, MoW 등을 사용하는 것이 적합하다. 상기 기판(200) 및 상기 게이트 전극(210)의 위에는, 게이트 절연막(220)이 상기 기판(200) 및 상기 게이트 전극(210)을 덮고 있다. 게이트 절연막(220)은 실리콘 산화막을 사용할 수 있다.
게이트 절연막(220) 상에는 유기 반도체층(240)이 형성된다.
유기 반도체층(240)을 형성하기 위하여는, 진공 증착법, 바람직하게는 열 증발법으로, 전자 끌게 물질층이 도포된 소스 및 드레인 전극 상에 유기 반도체층(240)을 형성한다. 유기 반도체층(240)은 펜타센(pentacene), 올리고 티오펜(oligo-thiophene), 폴리알킬티오펜(poly(alkyl-thiophene)) 또는 폴리티에닐렌비닐렌(poly(thienylenevinylene))과 같은 유기 반도체 물질을 사용하여 형성할 수 있으며, 바람직하게는 펜타센(pentacene)으로 형성한다. 진공 증착 챔버내의 진공도를 5×10-4 Torr 이하, 바람직하게는 5×10-7 Torr 정도 되도록 하여 초당 0.5Å의 증착 속도로 증착시켜, 약 1000Å 두께로 형성한다.
도 3a 및 도 3b에 개시된 바와 같이, 유기 반도체층(240) 상에는 소스 및 드레인 전극(230)이 형성되어 있으며, 소스 및 드레인 전극(230)과 유기 반도체층(240)과의 사이에는 유기 억셉터막(235)이 개재되어 있다. 유기 억셉터막은 유기 억셉터 물질만으로 이루어진 독립적인 층으로 증착되어 형성될 수도 있고, 유기 반도체층과 상기 소스 및 드레인 전극 사이의 계면 주위에서 유기 반도체층의 형성 물질과 유기 억셉터 물질이 함께 공증착되어 형성될 수도 있다. 도 3a 및 도 3b의 구조를 가진 유기 박막 트랜지스터에서는 유기 반도체층의 상부측에 소스 및 드레인 전극이 있으므로, 유기 반도체층의 증착이 종료되는 즈음에서 소스 및 드레인 전극과 접촉될 부분 주위에 유기 억셉터막을 형성할 물질을 공증착함으로써, 유기 반도체층 표면에 유기 억셉터막을 형성되도록 한다. 이 때, 유기 억셉터막은 유기 반도체층을 형성하는 물질에 유기 억셉터막을 형성하는 물질이 0.1 내지 10% 조성비로 포함되어 있도록 된다.
유기 억셉터막(235)은 소스/드레인 전극 표면에 전하 전달 콤플렉스(Charge Transfer Complex)를 형성할 수 있는 전하 전달 물질을 포함하여, 유기 반도체층(240)에 채널 도핑의 효과를 주어 에너지 장벽 특성을 배제해 줄 수 있고, 채널에 주입되는 캐리어의 양을 증가시킴으로써 결과적으로 접촉 저항의 감소, 캐리어 주입 증가 및 전하 이동도의 증가 효과를 가져올 수 있다. 유기 억셉터막의 두께는 활성층내의 전도도를 높이지 않고도 캐리어 주입 증가의 효과를 가져올 수 있도록 하기 위하여 얇게 설정하여야 하며, 그 두께는 활성층내의 전도도를 높이지 않고도 캐리어 주입 증가의 효과를 가져올 수 있도록 하기 위하여 얇게 설정하여야 하며, 그 두께는 100Å 이하인 것이 바람직하다.
유기 억셉터막(235)은 니트로기(nitro group:NO2), 시아노기(cyano group: CN), 설포닐기(sulfonyl group: SO2), 설폭사이드기(sulfoxide group: SO), 카르보닐기(carbonyl group: CO), 카르복실기(carboxyl group: CO2), 에스테르기(ester group: COO), 언하이드라이드(anhydride), 이미드(imide), 이민(imine), 할로겐기(halogen group), 불화알킬기, 불화방향족기로 이루어진 군에서 선택되는 하나 이상을 함유하는 방향족계, 올레핀계, 방향족-올레핀 컨쥬게이트계, 방향족-방향족 컨쥬게이트계, 융합방향족계, 및 헤테로 고리화합물계로 이루어진 군에서 선택되는 하나 이상의 전자 끌게 물질을 증착하여 형성할 수 있다.
일 실시예에 있어서, 상기 전자 끌게 물질은 2,4,7-트리나이트로플루오렌논(2,4,7-trinitrofluorenone),4-나이트로아닐린(4-nitroaniline),2,4-디나이트로아닐린(2,4-dinitroaniline),5-나이트로안트라닐로니트릴(5-nitroanthranilonitrile),2,4-디나이트로디페닐아민(2,4-dinitrophenylamine),1,5-디나이트로나프탈렌(1.5-dinitronaphthalene),4-나이트로비페닐(4-nitrobiphenyl),9,10-디시아노안트라센(9,10-dicyanoanthracene), 3,5-디나이트로벤조니트릴(3,5-dinitrobenzonitrile), N,N'-비스(2,5-디-t-부틸페닐)-3,4,9,10-페릴렌디카르복시이미드(N,N'-bis(di-t-buytlphenyl)-3,4,9,10-perylenedicarboxyimide))로 이루어진 군에서 선택되는 하나 이상의 물질이다.
상기 유기 억셉터막(235) 상에는 소스 및 드레인 전극(230)이 형성되어 있다. 소스 및 드레인 전극(230)을 형성하기 위하여, 스퍼터링에 의해 5000Å 소스/드레인 메탈막을 적층한 후 포토리소그래피 공정에 의해 식각하여 완성한다. 소스 및 드레인 전극(230)을 형성하는 다른 방법으로는, 기판(200)에 소스/드레인 전극용 새도우 마스크를 씌우고, 일함수가 높은 금속 재료를 진공 증착하여 박막 트랜지스터의 소스/드레인 전극(230)을 형성한다. 일함수가 높은 금속 재료로서는 금(Au)를 사용하는 것이 적합하다.
한편, 다른 실시예에 있어서, 도 6a 내지 도 7b에 도시된 바와 같이, 계면과의 접착력을 증가시키기 위하여, 유기 반도체층(240) 증착의 이전 또는 이후에 있어서, OTS(octadecyltrichlorosilane)와 같은 표면처리제를 게이트 절연막 상에 도포하여 표면처리막(232)을 형성할 수 있다.
표면처리막(232)은 계면간의 접착력을 강화시키고 유기 분자를 밀집시키기 위한 것으로서, 게이트 절연막(220)과 상기 유기 억셉터막(230)과의 사이(도 5a) 또는 게이트 절연막(220)과 유기 반도체층(240)과의 사이(도 5b, 도 6a, 도 6b)에 도포될 수 있다.
표면 처리막(232)은 트리클로로실릴기(trichlorosilyl-; -SiCl3), 트리메톡시실릴기(trimethoxysilyl-; -Si(OMe)3) 및 메르캅토기(mercapto-; -SH) 모이어티로 이루어진 그룹 중에서 선택된 어느 하나를 포함할 수 있다.
OTS로 처리한 유기 박막 트랜지스터의 경우, 도 7의 OTS로 처리된 산화막 표면의 결합 구조와 같이, 산화막을 향한 친수성의 O 종단은 산화막 표면과 강하게 상호 결합을 하고, 소수성의 긴 종단은 유기 반도체층(240)의 펜타센 분자와 상호 작용을 하여 강하게 결합된다.
그리하여, 전계 효과 이동도는 크게 향상된 ~0.3cm2/V.sec로 나타나며, 스위칭 소자의 특성을 결정하는 온/오프 전류비 또한 106으로 대폭 향상되었고, 오프 상태의 누설전류도 ~10-11A로 감소하였다. 이들 파라미터 값은 스위칭 소자로 요구되는 전계효과 이동도 0.1cm2/V.sec와 온/오프 전류비 또한 106~108 사이의 성능을 충족시킨다. 향상된 원인은 펜타센 막의 분자 구조의 증가 및, 펜타센과 OTS 분자 사이의 강한 결합력 때문이다.
본 발명에 따른 유기 박막 트랜지스터에 의하면, 캐리어 축적층(accumulation layer) 형성에 요구되는 에너지 장벽에도 불구하고, 전하 전달 콤플렉스(Charge Transfer Complex)를 형성할 수 있는 유기 억셉터막을 도포해 줌으로써 채널 도핑의 효과를 주어 에너지 장벽 특성을 배제할 수 있는 효과가 있다. 이로써, 활성층의 채널에 주입되는 캐리어의 양을 증가시킴으로써, 결과적으로 접촉 저항이 감소되고, 전하 이동도가 증가되는 효과를 얻을 수 있다.
또한, 본 발명에 따른 유기 박막 트랜지스터에 의하면, 전하 전달 콤플렉스를 형성할 수 있는 유기 억셉터막을 얇게 도포함으로써, 도핑의 효과를 얻으면서도 종래의 도핑과는 달리 활성층내의 전도도에 영향을 미치지 않게 하여 점멸비 감소의 문제점을 해결하였다.
또한, 본 발명에 따른 유기 박막 트랜지스터에 의하면, 실리콘 산화막으로 이루어진 게이트 절연막과의 사이에서 계면간의 접착력을 강화시키는 동시에 펜타센 내의 분자를 밀집시키는 표면 처리제를 도포함으로써 전하 이동도를 더욱 향상시킬 수 있다.
위에서 설명한 바와 같이, 본 발명을 가장 바람직한 실시예를 기준으로 설명하였으나, 상기 실시예는 본 발명의 이해를 돕기 위한 것일 뿐이며, 본 발명의 내용이 그에 한정되는 것이 아니다. 본 발명의 구성에 대한 일부 구성요소의 부가,삭감,변경,수정 등이 있더라도 첨부된 특허청구범위에 의하여 정의되는 본 발명의 기술적 사상에 속하는 한, 본 발명의 범위에 해당된다.
예를 들어, 실시예들에 대한 설명 및 도면에서 유기 반도체층의 위치는 소스 및 드레인 전극의 상부 또는 하부에 배치되는 것으로 표현되었으나, 본 발명의 범 위는 코플라나형, 인버스 코플라나형, 스태거드형, 인버스 스태커드 형을 불문하고 적용될 수 있다. 또한, 유기 반도체층의 일부가 소스 및 드레인 전극의 측면으로 연장될 수도 있는 것과 같이, 기타 구성요소의 위치 변이는 본 발명의 요지를 벗어나지 않는 한 당업자가 용이하게 설계 변경할 수 있는 정도의 것이며 본 발명의 균등 범위에 속하는 것으로 이해하여야 한다.

Claims (11)

  1. 유기 반도체층;
    상기 유기 반도체층에 전기적으로 연결된 소스 및 드레인 전극;
    상기 소스 및 드레인 전극과 상기 유기 반도체층에 각각 절연되도록 구비된 게이트 전극; 및
    상기 소스 및 드레인 전극과 상기 유기 반도체층과의 사이에 개재된 유기 억셉터막을 구비하고,
    상기 유기 억셉터막은, 전자 끌게 물질로서 니트로기(nitro group:NO2), 시아노기(cyano group: CN), 설포닐기(sulfonyl group: SO2), 설폭사이드기(sulfoxide group: SO), 카르보닐기(carbonyl group: CO), 카르복실기(carboxyl group: CO2), 에스테르기(ester group: COO), 언하이드라이드(anhydride), 이미드(imide), 이민(imine), 할로겐기(halogen group), 불화알킬기, 불화방향족기로 이루어진 군에서 선택되는 하나 이상을 함유하는 방향족계, 올레핀계, 방향족-올레핀 컨쥬게이트계, 방향족-방향족 컨쥬게이트계, 융합방향족계, 및 헤테로 고리화합물계로 이루어진 군에서 선택되는 하나 이상의 물질을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
    는 것을 특징으로 하는 유기 박막 트랜지스터.
  2. 제 1 항에 있어서,
    상기 유기 반도체층은 펜타센(pentacene)을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  3. 제 1 항에 있어서,
    상기 소스 및 드레인 전극과 상기 게이트 전극을 절연시키는 게이트 절연막 을 구비하고,
    상기 유기 억셉터막은 상기 소스 전극 및 상기 드레인 전극과, 게이트 절연막에 접촉되어 형성되는 것을 특징으로 하는 유기 박막 트랜지스터.
  4. 제 3 항에 있어서,
    상기 게이트 절연막과 상기 유기 억셉터막과의 사이에 개재된 것으로, 상기 게이트 절연막과 상기 유기 억셉터막의 계면간의 상호 접착력을 강화시키는 표면 처리막을 더 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  5. 제 1 항에 있어서,
    상기 유기 억셉터막은 상기 소스 및 드레인 전극과 상기 게이트 전극을 절연시키는 게이트 절연막을 구비하고,
    상기 유기 억셉터막은 상기 소스 및 드레인 전극에 접촉되어 형성되는 것을 특징으로 하는 유기 박막 트랜지스터.
  6. 제 5 항에 있어서,
    상기 게이트 절연막과 상기 유기 반도체층과의 사이에 개재된 것으로, 상기 게이트 절연막과 상기 유기 억셉터막의 계면간의 상호 접착력을 강화시키는 표면 처리막을 더 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  7. 삭제
  8. 제 1 항에 있어서,
    상기 유기 억셉터막은, 전자 끌게 물질로서 2,4,7-트리나이트로플루오렌논(2,4,7-trinitrofluorenone), 4-나이트로아닐린(4-nitroaniline), 2,4-디나이트로아닐린(2,4-dinitroaniline), 5-나이트로안트라닐로니트릴(5-nitroanthranilonitrile), 2,4-디나이트로디페닐아민(2,4-dinitrophenylamine), 1,5-디나이트로나프탈렌(1.5-dinitronaphthalene), 4-나이트로비페닐(4-nitrobiphenyl), 9,10-디시아노안트라센(9,10-dicyanoanthracene), 3,5-디나이트로벤조니트릴(3,5-dinitrobenzonitrile), N,N'-비스(2,5-디-t-부틸페닐)-3,4,9,10-페릴렌디카르복시이미드(N,N'-bis(di-t-buytlphenyl)-3,4,9,10- perylenedicarboxyimide))로 이루어진 군에서 선택되는 하나 이상의 물질을 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  9. 제 1 항에 있어서,
    상기 유기 억셉터막의 두께는 1 내지 100Å인 것을 특징으로 하는 유기 박막 트랜지스터.
  10. 제 4 항 또는 제 6 항에 있어서,
    상기 표면 처리막은 트리클로로실릴기(trichlorosilyl-; -SiCl3), 트리메톡시실릴기(trimethoxysilyl-; -Si(OMe)3) 및 메르캅토기(mercapto-; -SH) 모이어티로 이루어진 그룹 중에서 선택된 어느 하나를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터.
  11. 제 1 항 또는 제 8 항에 있어서,
    상기 유기 억셉터막은, 상기 유기 반도체층과 상기 소스 및 드레인 전극 사이의 계면 주위에서, 상기 유기 반도체층을 형성할 물질과 상기 유기 억셉터막을 형성할 물질이 함께 합성되어 개재되고, 상기 유기 억셉터 물질의 조성비는 0.1 내지 10% 인 것을 특징으로 하는 유기 박막 트랜지스터.
KR1020040030222A 2004-04-29 2004-04-29 유기 억셉터막을 구비한 유기 박막 트랜지스터 KR100615216B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020040030222A KR100615216B1 (ko) 2004-04-29 2004-04-29 유기 억셉터막을 구비한 유기 박막 트랜지스터
US11/010,341 US7355198B2 (en) 2004-04-29 2004-12-14 Organic thin film transistor including organic acceptor film
JP2005058809A JP2005317923A (ja) 2004-04-29 2005-03-03 有機アクセプタ膜を備えた有機薄膜トランジスタ
CN2005100547052A CN1694280B (zh) 2004-04-29 2005-03-14 包含有机受体膜的有机薄膜晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040030222A KR100615216B1 (ko) 2004-04-29 2004-04-29 유기 억셉터막을 구비한 유기 박막 트랜지스터

Publications (2)

Publication Number Publication Date
KR20050104811A KR20050104811A (ko) 2005-11-03
KR100615216B1 true KR100615216B1 (ko) 2006-08-25

Family

ID=35186172

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040030222A KR100615216B1 (ko) 2004-04-29 2004-04-29 유기 억셉터막을 구비한 유기 박막 트랜지스터

Country Status (4)

Country Link
US (1) US7355198B2 (ko)
JP (1) JP2005317923A (ko)
KR (1) KR100615216B1 (ko)
CN (1) CN1694280B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100976572B1 (ko) * 2008-02-26 2010-08-17 고려대학교 산학협력단 유기 박막 트랜지스터의 제조방법

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719496B2 (en) 2004-11-23 2010-05-18 Samsung Mobile Display Co., Ltd. Organic thin film transistor, method of manufacturing the same, and flat panel display device with the organic thin film transistor
KR100659103B1 (ko) * 2005-10-24 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법
KR100730157B1 (ko) * 2005-11-03 2007-06-19 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR100637204B1 (ko) * 2005-01-15 2006-10-23 삼성에스디아이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 구비한 평판 표시장치
EP1684365A3 (en) * 2005-01-20 2008-08-13 Fuji Electric Holdings Co., Ltd. Transistor
KR100637210B1 (ko) * 2005-01-28 2006-10-23 삼성에스디아이 주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치
KR100647683B1 (ko) 2005-03-08 2006-11-23 삼성에스디아이 주식회사 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR100953652B1 (ko) * 2005-08-18 2010-04-20 삼성모바일디스플레이주식회사 유기 박막 트랜지스터 및 그 제조 방법
TWI261361B (en) * 2005-08-31 2006-09-01 Ind Tech Res Inst Organic thin-film transistor structure and method for fabricating the same is provided
US7485580B2 (en) * 2005-09-20 2009-02-03 Air Products And Chemicals, Inc. Method for removing organic electroluminescent residues from a substrate
KR100719566B1 (ko) * 2005-10-22 2007-05-17 삼성에스디아이 주식회사 유기 박막 트랜지스터, 및 이를 구비한 평판 표시 장치
JP5360696B2 (ja) * 2005-11-16 2013-12-04 独立行政法人産業技術総合研究所 有機半導体装置の製造方法
KR101213871B1 (ko) * 2005-12-15 2012-12-18 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 그 제조 방법
JP4884011B2 (ja) * 2006-01-18 2012-02-22 シャープ株式会社 有機薄膜トランジスタおよびその製造方法
US20070264747A1 (en) * 2006-05-15 2007-11-15 Kuo-Hsi Yen Patterning process and method of manufacturing organic thin film transistor using the same
US20080012014A1 (en) * 2006-07-14 2008-01-17 Jin-Seong Park Thin film transistor, method of preparing the same, and flat panel display device including the thin film transistor
KR20090080522A (ko) * 2006-11-14 2009-07-24 이데미쓰 고산 가부시키가이샤 유기 박막 트랜지스터 및 유기 박막 발광 트랜지스터
KR100805700B1 (ko) * 2006-12-29 2008-02-21 삼성에스디아이 주식회사 유기 전자 소자 및 그 제조방법
TWI345835B (en) * 2007-01-02 2011-07-21 Chunghwa Picture Tubes Ltd Organic thin film transistor and method for manufacturing thereof
KR100832873B1 (ko) * 2007-07-02 2008-06-02 한국기계연구원 자기정렬 유기박막 트랜지스터 및 그 제조 방법
US20100159635A1 (en) * 2008-12-24 2010-06-24 Weyerhaeuser Company Method of patterning conductive layer and devices made thereby
US8895352B2 (en) * 2009-06-02 2014-11-25 International Business Machines Corporation Method to improve nucleation of materials on graphene and carbon nanotubes
JP5477547B2 (ja) * 2009-06-22 2014-04-23 ソニー株式会社 薄膜トランジスタの製造方法
CN101957526B (zh) 2009-07-13 2013-04-17 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
JP2011077500A (ja) * 2009-09-04 2011-04-14 Sony Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
US8211782B2 (en) 2009-10-23 2012-07-03 Palo Alto Research Center Incorporated Printed material constrained by well structures
JP5651961B2 (ja) * 2010-02-03 2015-01-14 ソニー株式会社 薄膜トランジスタおよびその製造方法、ならびに電子機器
US9202895B2 (en) * 2010-05-07 2015-12-01 Japan Science And Technology Agency Process for production of functional device, process for production of ferroelectric material layer, process for production of field effect transistor, thin film transistor, field effect transistor, and piezoelectric inkjet head
DE102011103803A1 (de) * 2010-07-07 2012-02-02 Sony Corporation Dünnschichttransistor, Verfahren zum Herstellen eines Dünnschichttransistors,Anzeigeeinrichtung und elektronische Einrichtung
DE102010031979B4 (de) 2010-07-22 2014-10-30 Novaled Ag Halbleiterbauelement, Verfahren zu dessen Herstellung, Verwendung des Halbleiterbauelementes und Inverter mit zwei Halbleiterbauelementen
US8471020B2 (en) 2011-03-03 2013-06-25 Basf Se Perylene-based semiconducting materials
KR20130128468A (ko) 2011-03-03 2013-11-26 바스프 에스이 페릴렌-기재 반도체 물질
EP2707455A1 (en) 2011-05-11 2014-03-19 Basf Se Halogenated perylene-based semiconducting materials
JP5884306B2 (ja) * 2011-06-13 2016-03-15 ソニー株式会社 薄膜トランジスタおよびその製造方法、ならびに電子機器
JP2014529593A (ja) 2011-08-12 2014-11-13 ビーエーエスエフ ソシエタス・ヨーロピアＢａｓｆ Ｓｅ フッ素化ペリレンベースの半導体材料
JP6062182B2 (ja) * 2011-08-22 2017-01-18 住友化学株式会社 有機薄膜トランジスタ
TWI491050B (zh) * 2011-11-25 2015-07-01 Sony Corp 電晶體，顯示器及電子裝置
JP2013175571A (ja) * 2012-02-24 2013-09-05 National Institute For Materials Science 有機電界効果トランジスタ
JP2013211534A (ja) * 2012-02-28 2013-10-10 Sumitomo Chemical Co Ltd 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
EP2658006B1 (en) * 2012-04-27 2015-05-20 Novaled GmbH Organic field effect transistor
CN104254929B (zh) * 2012-04-05 2017-10-03 诺瓦尔德股份有限公司 有机场效应晶体管及其制造方法
CN107484436B (zh) * 2015-02-04 2021-09-03 巴斯夫欧洲公司 具有低接触电阻的有机场效晶体管
JP6505857B2 (ja) * 2015-09-24 2019-04-24 富士フイルム株式会社 有機薄膜トランジスタおよび有機薄膜トランジスタの製造方法
US11469323B2 (en) * 2018-09-25 2022-10-11 Intel Corporation Ferroelectric gate stack for band-to-band tunneling reduction
CN109698241A (zh) * 2018-12-28 2019-04-30 天津大学 高介电常数栅介质层的柔性薄膜晶体管及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06318725A (ja) 1993-05-10 1994-11-15 Ricoh Co Ltd 光起電力素子およびその製造方法
US6278127B1 (en) * 1994-12-09 2001-08-21 Agere Systems Guardian Corp. Article comprising an organic thin film transistor adapted for biasing to form a N-type or a P-type transistor
JPH09139288A (ja) 1995-11-16 1997-05-27 Nippon Telegr & Teleph Corp <Ntt> 有機エレクトロルミネッセンス素子及びその作製方法
US6326640B1 (en) 1996-01-29 2001-12-04 Motorola, Inc. Organic thin film transistor with enhanced carrier mobility
KR100255672B1 (ko) 1997-06-09 2000-05-01 손욱 광도전성 조성물 및 이로부터 형성된 광도전막을 채용한 표시소자
JP2001244467A (ja) 2000-02-28 2001-09-07 Hitachi Ltd コプラナー型半導体装置とそれを用いた表示装置および製法
KR100399283B1 (ko) 2001-05-02 2003-09-26 권영수 고성능 유기 박막 트랜지스트의 소자 구조 및 그 제조방법.
US6734038B2 (en) * 2001-09-04 2004-05-11 The Trustees Of Princeton University Method of manufacturing high-mobility organic thin films using organic vapor phase deposition
US6433359B1 (en) * 2001-09-06 2002-08-13 3M Innovative Properties Company Surface modifying layers for organic thin film transistors
US6946676B2 (en) * 2001-11-05 2005-09-20 3M Innovative Properties Company Organic thin film transistor with polymeric interface
JP2004103905A (ja) 2002-09-11 2004-04-02 Pioneer Electronic Corp 有機半導体素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100976572B1 (ko) * 2008-02-26 2010-08-17 고려대학교 산학협력단 유기 박막 트랜지스터의 제조방법

Also Published As

Publication number Publication date
CN1694280B (zh) 2011-08-10
US20050242342A1 (en) 2005-11-03
KR20050104811A (ko) 2005-11-03
JP2005317923A (ja) 2005-11-10
US7355198B2 (en) 2008-04-08
CN1694278A (zh) 2005-11-09

Similar Documents

Publication Publication Date Title
KR100615216B1 (ko) 유기 억셉터막을 구비한 유기 박막 트랜지스터
US6344660B1 (en) Thin-film field-effect transistor with organic semiconductor requiring low operating voltages
US5946551A (en) Fabrication of thin film effect transistor comprising an organic semiconductor and chemical solution deposited metal oxide gate dielectric
US7507613B2 (en) Ambipolar organic thin-film field-effect transistor and making method
KR100399283B1 (ko) 고성능 유기 박막 트랜지스트의 소자 구조 및 그 제조방법.
Liu et al. Memory effect of a polymer thin-film transistor with self-assembled gold nanoparticles in the gate dielectric
KR101130404B1 (ko) 고차가지형 고분자에 분산된 고유전율 절연체를 포함하는유기 절연체 조성물 및 이를 이용한 유기박막 트랜지스터
US7750342B2 (en) Insulating organic polymer, organic insulating layer formed using the insulating polymer, and organic thin film transistor comprising the insulating layer
US7838871B2 (en) Organic field-effect transistor, flat panel display device including the same, and a method of manufacturing the organic field-effect transistor
US7652339B2 (en) Ambipolar transistor design
KR100477394B1 (ko) 저 동작 전압을 요하는 유기-무기 하이브리드 반도체를갖춘 박막 전계 효과 트랜지스터
KR20070110994A (ko) 유기 전자소자의 전극형성 방법, 이에 의해 형성된 전극을포함하는 유기박막 트랜지스터 및 이를 포함하는 표시소자
US7049631B2 (en) Organic thin film transistor comprising buffer layer
EP1836731B1 (en) Organic thin film transistor
KR100794570B1 (ko) 세로형 유기 박막 트랜지스터 및 이의 제조방법
JP4704629B2 (ja) 薄膜トランジスタ及びその製造方法
KR100592266B1 (ko) 유기 박막 트랜지스터의 제조 방법
KR101102222B1 (ko) 전기장 처리를 이용한 유기 박막 트랜지스터의 제조방법
KR100633810B1 (ko) 유기 전계-효과 트랜지스터, 이를 구비하는 평판디스플레이 장치 및 유기 전계-효과 트랜지스터의 제조 방법
KR101325452B1 (ko) Ｄｌｃ층이 형성된 유기 박막 트랜지스터 및 그 제조방법
KR20070070693A (ko) 고효율 유기 박막 트랜지스터 및 그 제조 방법
TW200814388A (en) Ambipolar semiconductor active layer of organiic thein film transistor and applications thereof

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 14