KR100637210B1 - 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치 - Google Patents

박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치 Download PDF

Info

Publication number
KR100637210B1
KR100637210B1 KR1020050007995A KR20050007995A KR100637210B1 KR 100637210 B1 KR100637210 B1 KR 100637210B1 KR 1020050007995 A KR1020050007995 A KR 1020050007995A KR 20050007995 A KR20050007995 A KR 20050007995A KR 100637210 B1 KR100637210 B1 KR 100637210B1
Authority
KR
South Korea
Prior art keywords
layer
organic semiconductor
thin film
film transistor
semiconductor layer
Prior art date
Application number
KR1020050007995A
Other languages
English (en)
Other versions
KR20060087137A (ko
Inventor
안택
구재본
서민철
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050007995A priority Critical patent/KR100637210B1/ko
Priority to US11/338,089 priority patent/US20060169974A1/en
Priority to CNA2006100089379A priority patent/CN1841807A/zh
Priority to JP2006021410A priority patent/JP2006210930A/ja
Publication of KR20060087137A publication Critical patent/KR20060087137A/ko
Application granted granted Critical
Publication of KR100637210B1 publication Critical patent/KR100637210B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/464Lateral top-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays

Landscapes

  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 게이트 전극; 상기 게이트 전극과 절연된 소스 및 드레인 전극; 상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극과 전기적으로 연결된 유기 반도체층; 및 상기 게이트 전극을 소스 및 드레인 전극 또는 유기 반도체층과 절연시키는 절연층을 구비하고, 상기 유기 반도체층 중 채널 영역의 반대편 영역과 접촉하며, 상기 채널 영역의 반대편 영역으로 이동한 전하를 상기 채널 영역의 반대편 영역에 고정시킬 수 있는 작용기를 함유한 화합물을 포함하는 채널 형성 촉진층을 포함하는 박막 트랜지스터, 상기 박막 트랜지스터의 제조 방법 및 상기 박막 트랜지스터를 구비한 평판 표시 장치에 관한 것이다. 상기 박막 트랜지스터는 낮은 문턱 전압 및 우수한 전하 이동 특성을 가질 수 있다.

Description

박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시 장치{A thin film transistor, a method for preparing the same and a flat panel display therewith}
도 1 및 2는 본 발명을 따르는 박막 트랜지스터에 있어서, 채널 형성 촉진층에 의하여 채널 형성이 촉진되는 메카니즘을 개략적으로 도시한 단면도이고,
도 3 내지 6은 본 발명을 따르는 박막 트랜지스터의 일 구현예를 도시한 단면도이고,
도 7은 본 발명을 따르는 박막 트랜지스터를 구비한 평판 표시 장치의 일 구현예를 도시한 단면도이다.
<도면의 주요 부분에 대한 간단한 설명>
11, 21 : 기판 2, 12, 22 : 게이트 전극
3, 13, 23 : 절연층 5, 15, 25 : 유기 반도체층
4a, 4b, 14a, 14b, 24a, 24b : 소스 및 드레인 전극
5a : 유기 반도체층 중 채널 영역
5b : 유기 반도체층 중 채널 영역의 반대쪽 영역
7, 17, 27 : 채널 형성 촉진층
본 발명은 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시 장치에 관한 것으로서, 보다 상세하게는, 채널 형성 촉진층을 구비하여 낮은 문턱 전압 및 우수한 전하 이동 특성을 갖는 박막 트랜지스터, 이의 제조 방법 및 상기 박막 트랜지스터를 구비한 평판 표시 장치에 관한 것이다.
액정 디스플레이 소자나 유기 전계 발광 디스플레이 소자 또는 무기 전계 발광 디스플레이 소자 등 평판 표시 장치에 사용되는 박막 트랜지스터(Thin Film Transistor: 이하, TFT라 함)는 각 픽셀의 동작을 제어하는 스위칭 소자 및 픽셀을 구동시키는 구동 소자로 사용된다.
이러한 TFT는 고농도의 불순물로 도핑된 소스/드레인 영역과, 이 소스/드레인 영역의 사이에 형성된 채널 영역을 갖는 반도체층을 가지며, 이 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극을 갖는다.
그런데, 상기 소스/드레인 전극은 통상 전하의 흐름이 원활하게 이뤄지도록 일함수가 낮은 금속으로 이뤄지는데, 이러한 금속과 반도체층이 접촉된 영역의 높은 접촉 저항으로 인하여, 소자의 특성이 저하되고, 나아가 소비전력이 증가되는 문제점이 있다.
최근 활발한 연구가 진행 중인 유기 박막 트랜지스터는 저온 공정으로 형성할 수 있는 유기 반도체층을 구비하여 플라스틱재 기판의 사용이 가능하다는 장점이 있다. 상기 유기 박막 트랜지스터는 예를 들면, 대한민국 특허 공개번호 제2004-0012212호에 개시되어 있다.
그러나, 종래의 박막 트랜지스터는 문턱 전압 및 전하 이동 특성에 있어서, 여전히 만족할 만한 수준의 성능을 갖추고 있지 못한 바, 이의 개선이 시급하다.
본 발명은 상기와 같은 문제점을 해결하기 위해 고안된 것으로, 채널 형성 촉진층을 구비하여 낮은 문턱 전압과 우수한 전하 이동 특성을 갖는 박막 트랜지스터, 이의 제조 방법 및 상기 박막 트랜지스터를 구비한 평판 표시 장치를 제공하는 것을 목적으로 한다.
상기 본 발명의 과제를 이루기 위하여, 본 발명의 제1태양은,
게이트 전극;
상기 게이트 전극과 절연된 소스 및 드레인 전극;
상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극과 전기적으로 연결된 유기 반도체층; 및
상기 게이트 전극을 소스 및 드레인 전극 또는 유기 반도체층과 절연시키는 절연층을 구비하고,
상기 유기 반도체층 중 채널 영역의 반대편 영역과 접촉하며, 상기 채널 영역의 반대편 영역으로 이동한 전하를 상기 채널 영역의 반대편 영역에 고정시킬 수 있는 작용기를 함유한 화합물을 포함하는 채널 형성 촉진층을 포함하는 박막 트랜 지스터를 제공한다.
상기 본 발명의 다른 과제를 이루기 위하여, 본 발명의 제2태양은, 절연 기판 상에 구비된 게이트 전극을 덮도록 절연층을 형성하는 단계; 상기 절연층 상부 중 상기 게이트 전극에 대응하는 소정의 위치에 소스 및 드레인 전극을 형성하는 단계; 상기 소스 및 드레인 전극 상부에 유기 반도체층을 형성하는 단계; 및 상기 유기 반도체층 중 채널 영역의 반대편 영역과 접촉하도록 채널 형성 촉진층을 형성하는 단계를 포함하는 박막 트랜지스터 제조 방법을 제공한다.
상기 본 발명의 또 다른 과제를 이루기 위하여, 본 발명의 제3태양은, 절연 기판 상에 구비된 게이트 전극을 덮도록 절연층을 형성하는 단계; 상기 절연층 상부에 유기 반도체층을 형성하는 단계; 상기 유기 반도체층 상부 중 상기 게이트 전극에 대응하는 소정의 위치에 소스 및 드레인 전극을 형성하는 단계; 및 상기 유기 반도체층 중 채널 영역의 반대편 영역과 접촉하도록 채널 형성 촉진층을 형성하는 단계;를 포함하는 박막 트랜지스터 제조 방법을 제공한다.
상기 본 발명의 또 다른 과제를 이루기 위하여 본 발명의 제4태양은, 절연 기판 상에 구비된 소스 및 드레인 전극 상부에 채널 형성 촉진층을 형성하는 단계; 상기 채널 형성 촉진층 상부에 유기 반도체층을 형성하는 단계; 상기 유기 반도체층을 덮도록 절연층을 형성하는 단계; 및 상기 절연층 상부 중 상기 소스 및 드레인 전극에 대응하는 소정의 위치에 게이트 전극을 형성하는 단계;를 포함하는 박막 트랜지스터 제조 방법을 제공한다.
상기 본 발명의 또 다른 과제를 이루기 위하여, 본 발명의 제5태양은, 절연 기판 상에 채널 형성 촉진층을 형성하는 단계; 상기 채널 형성 촉진층 상부에 소스 및 드레인 전극을 형성하는 단계; 상기 소스 및 드레인 전극 상부에 유기 반도체층을 형성하는 단계; 상기 유기 반도체층을 덮도록 절연층을 형성하는 단계; 및 상기 절연층 상부 중 상기 소스 및 드레인 전극에 대응하는 소정의 위치에 게이트 전극을 형성하는 단계; 를 포함하는 박막 트랜지스터 제조 방법을 제공한다.
상기 본 발명의 또 다른 과제를 이루기 위하여, 본 발명의 제6태양은, 본 발명을 따르는 박막 트랜지스터를 각 화소에 구비하고, 상기 박막 트랜지스터의 소스 전극 또는 드레인 전극에 화소 전극이 접속된 평판 표시 장치를 제공한다.
이하, 도면을 참조하여, 본 발명을 보다 상세히 설명한다.
본 발명을 따르는 박막 트랜지스터는 채널 형성 촉진층을 구비한다. 상기 채널 형성 촉진층은 유기 반도체층 중 채널 영역의 반대편 영역과 접촉하여 구비되고, 상기 채널 영역의 반대편 영역으로 이동한 전하를 상기 채널 영역의 반대편 영역에 고정시킬 수 있는 작용기를 함유한 화합물로 이루어진다. 보다 구체적으로, 상기 채널 형성 촉진층은 상기 채널 영역의 반대편 영역으로 이동한 전하(전자 또는 정공)을 유기 반도체층과 채널 형성 촉진층 간 계면으로 끌어당길 수 있는 전자끌게기 또는 전자주게기를 함유한 화합물로 이루어진다.
이와 같은 채널 형성 촉진층에 의하여, 박막 트랜지스터의 게이트 전극에 전압이 인가될 때, 유기 반도체층에 채널 영역이 보다 용이하게 형성될 수 있는 바, 낮은 문턱 전압 및 높은 전하 이동 특성을 갖는 박막 트랜지스터를 얻을 수 있게 된다.
채널 형성 촉진층에 의하여 채널 형성이 용이하게 이루어질 수 있는 메카니즘은 도 1 및 도 2에 간략하게 도시되어 있다.
도 1은 P-형 반도체인 유기 반도체층(5) 및 채널 형성 촉진층(7)을 구비한 박막 트랜지스터에 있어서, 게이트 전극에 전압이 인가된 경우, 유기 반도체층의 전하가 이동하면서 채널 영역(5a)이 형성되는 상태를 개략적으로 도시한 것이다.
도 1의 박막 트랜지스터는 게이트 전극(2), 게이트 전극(2)과 유기 반도체층(5)을 절연시키는 절연층(3), 소스 및 드레인 전극(4a, 4b), 유기 반도체층(5) 및 채널 형성 촉진층(7)을 순차적으로 구비하고 있다. 게이트 전극(2)에 - 전압이 인가되면, 유기 반도체층(5) 중 정공(+)은 게이트 전극(2)을 향한 영역으로 이동하여 채널 영역(5a)를 형성하며, 전자(-)는 채널 영역의 반대편 영역(5b)으로 이동하게 된다. 이 때, 채널 영역의 반대편 영역(5b)에 접촉하여 구비되며, 전자끌게기(electron-withdrawing group)를 함유한 화합물로 이루어진 채널 형성 촉진층(7)에 의하여, 채널 영역의 반대편 영역(5b)으로 이동한 전자(-)는 유기 반도체층(5)과 채널 형성 촉진층(7) 간의 계면을 향하여 강력하게 끌어당겨지게 되는 바, 이로써 채널 영역(5a)의 형성이 보다 더 촉진될 수 있는 것이다.
도 2는 N-형 반도체인 유기 반도체층(5) 및 채널 형성 촉진층(7)을 구비한 박막 트랜지스터에 있어서, 게이트 전극(2)에 전압이 인가된 경우, 유기 반도체층의 전하가 이동하면서 채널 영역(5a)이 형성되는 상태를 개략적으로 도시한 것이다.
도 2의 박막 트랜지스터는 도 1의 박막 트랜지스터와 마찬가지로, 게이트 전 극(2), 게이트 전극(2)과 유기 반도체층(5)을 절연시키는 절연층(3), 소스 및 드레인 전극(4a, 4b), 유기 반도체층(5) 및 채널 형성 촉진층(7)을 순차적으로 구비하고 있다. 게이트 전극(2)에 + 전압이 인가되면, 유기 반도체층(5) 중 전자는 게이트 전극(2)을 향한 영역으로 이동하여, 채널 영역(5a)를 형성하며, 정공은 채널 영역의 반대편 영역(5b)으로 이동하게 된다. 이 때, 채널 영역의 반대편 영역(5b)에 접촉하여 구비되며, 전자주개기(electron-donor group)를 함유한 화합물로 이루어진 채널 형성 촉진층(7)에 의하여 채널 영역의 반대편 영역(5b)으로 이동한 정공은 유기 반도체층(5)과 채널 형성 촉진층(7) 간의 계면을 향하여 강력하게 끌어당겨지게 되는 바, 이로써 채널 영역(5a)의 형성이 보다 더 촉진될 수 있는 것이다.
이하, 본 발명을 따르는 박막 트랜지스터의 일 구현예들을 도 3 내지 도 6을 참조하여 보다 상세히 살펴보기로 한다.
도 3은 본 발명을 따르는 박막 트랜지스터의 일 구현예를 도시한 것이다.
도 3 중, 기판(11)은 통상적인 유기 전계 발광 소자에서 사용되는 기판을 사용하는데, 투명성, 표면 평활성, 취급용이성 및 방수성 등을 고려하여, 유기기판 또는 투명 플라스틱 기판을 사용할 수 있다. 상기 기판(11) 상에는 소정 패턴의 게이트 전극(12)이 형성된다. 상기 게이트 전극(12)은 예를 들면, Au, Ag, Cu, Ni, Pt, Pd, Al, Mo, 또는 Al:Nd, Mo:W 합금 등과 같은 금속 또는 금속의 합금으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 상기 게이트 전극(12)의 상부로는 상기 게이트 전극(12)을 덮도록 절연층(13)이 구비된다. 상기 절연층(13)은 금속 산화물 또는 금속 질화물과 같은 무기물로 이루어 지거나, 절연성 유기 고분자 와 같은 유기물로 이루어질 수 있는 등, 다양한 물질로 구비가능하다.
절연층(13)의 상부에는 소스 및 드레인 전극(14a, 14b)이 각각 형성된다. 상기 소스 및 드레인 전극(14a, 14b)은 도 1에서 볼 수 있듯이, 일정부분 게이트 전극(12)과 중첩되도록 구비될 수 있으나, 반드시 이에 한정되는 것은 아니다. 소스 및 드레인 전극(14a, 14b)은 통상적으로 유기 반도체층을 이루는 물질과의 일함수를 고려하여 5.0eV 이상의 귀금속(noble metal) 등을 사용할 수 있다. 이를 고려한 물질의 비제한적인 예로서, Au, Pd, Pt, Ni, Rh, Ru, Ir, Os과 이의 합금이 현재 사용 가능한 물질이며, 이 중 Au, Pd, Pt, Ni 등이 바람직하다.
한편, 상기 소스 및 드레인 전극(14a, 14b)의 상부로는 유기 반도체층(15)이 전면 형성된다. 상기 유기 반도체층(15)을 형성하는 유기반도체 물질로는, 펜타센(pentacene), 테트라센(tetracene), 안트라센(anthracene), 나프탈렌(naphthalene), 알파-6-티오펜, 알파-4-티오펜, 페릴렌(perylene) 및 그 유도체, 루브렌(rubrene) 및 그 유도체, 코로넨(coronene) 및 그 유도체, 페릴렌테트라카르복실릭디이미드(perylene tetracarboxylic diimide) 및 그 유도체, 페릴렌테트라카르복실릭디안하이드라이드(perylene tetracarboxylic dianhydride) 및 그 유도체, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 및 그 유도 체, 파이로멜리틱 디이미드 및 이들의 유도체 등이 사용될 수 있으나, 이에 한정되는 것은 아니다.
상기 유기 반도체층(15)의 상부로는 채널 형성 촉진층(17)이 구비된다. 상기 채널 형성 촉진층(17)은 도 3의 박막 트랜지스터의 게이트 전극에 전압이 인가되면 형성되는 유기 반도체층 중 채널 영역의 반대편 영역과 접촉하도록 구비된다.
게이트 전극(12)에 전압이 인가될 때, 유기 반도체층(15) 중 정공이 게이트 전극(12)을 향하여 이동하여 채널 영역을 형성하고, 유기 반도체층 중 채널 영역의 반대편 영역으로 전자가 이동하는 경우, 상기 채널 형성 촉진층(17)은 전자끌게기(electron-acceptor group)를 함유한 화합물을 포함한다.
상기 전자끌게기를 함유한 화합물은 전자끌게기로서 -NO2, -CN, -C(=0)-, -COO-, -C(=O)-O-C(=O)-, -CONH-, -SO-, -SO2-, -C(=O)-C(=O)-, =N-, -F, -Cl-, -I, C1-10할로알킬기 및 C5-10할로아릴기로 이루어진 군으로부터 선택된 하나 이상을 함유하는 방향족 화합물일 수 있다.
상기 C1-10할로알킬기란 탄소수 1-10을 갖는 알킬기에 있어서, 하나 이상의 수소가 할로겐으로 치환된 것으로서, 상기 알킬기는 예를 들면 메틸기, 에틸기, n-프로필기, i-프로필기, 부틸기, 펜틸기 또는 헥실기 등일 수 있다. 이 중, C1-5할로알킬기가 바람직하다.
상기 C5-10할로아릴기란 탄소수 5-10을 갖는 아릴기에 있어서, 하나 이상의 수소가 할로겐으로 치환된 것이다. 상기 아릴기는 방향족 고리 시스템으로부터 유래된 라디칼을 의미하는 것으로, 예를 들면 페닐기, 나프틸기 등일 수 있다.
상기 방향족 화합물이란 불포화 카보사이클릭계 화합물 및 불포화 헤테로사이클릭계 화합물을 총칭하는 것이다. 상기 방향족 화합물은 전술한 바와 같은 전자끌개기 중 하나 이상을 함유하며, 5원, 6원 및 7원 카보사이클릭 고리 및 헤테로사이클릭 고리로 이루어진 군으로부터 선택된 하나 이상을 가지며, 상기 카보사이클릭 고리 또는 헤테로사이클릭 고리들은 서로 융합되거나, 단일 결합 또는 에테닐렌기로 연결될 수 있거나, 금속 원소, 예를 들면 Al과 배위 결합을 형성할 수 있다. 이 중, 헤테로사이클릭 고리들은 카보사이클릭 고리를 이루는 탄소 원자 중 하나 이상이 N, S, P 및 O로 이루어진 군으로부터 선택된 하나 이상으로 치환된 고리를 가리키는 것이다.
상기 방향족 화합물은 전술한 바와 같은 전자끌게기를 함유하되, 상기 전자끌게기는 상기 방향족 화합물의 하나 이상의 수소를 치환할 수도 있고, 상기 방향족 화합물의 고리를 이루는 C, N, S, P 또는 O를 치환할 수도 있다. 또한, 상기 방향족 화합물의 헤테로사이클릭 고리의 헤테로 원자가 전자끌게기로서의 역할을 할 수도 있다.
보다 구체적으로, 상기 전자끌게기를 함유한 방향족 화합물은 전술한 바와 같은 전자끌게기 중 하나 이상을 함유한, 플루오레논계 화합물, 아닐린계 화합물, 벤젠계 화합물, 나프탈렌계 화합물, 비페닐계 화합물, 스틸벤계 화합물, 안트라센계 화합물, 디언하이드라이드계 화합물, 언하이드라이드계 화합물, 이미드계 화합 물, 페나진계 화합물, 퀴녹살린계 화합물 등일 수 있다.
상기 전자끌게기를 갖는 화합물의 비제한적인 예에는, 2,4,7-트리니트로플루오레논(2,4,7-trinitrofluorenone), 4-니트로아닐린(4-nitroaniline), 2,4-디니트로아닐린(2,4-dinitroaniline), 5-니트로안트라닐로니트릴(5-nitroanthranilonitrile), 2,4-디니트로디페닐아민(2,4-dinitrodiphenylamine), 1,5-디니트로나프탈렌(1,5-dinitronaphthalene), 4-니트로비페닐(4-nitrobiphenyl), 4-디메틸아미노-4'-니트로스틸벤(4-dimethylamino-4'-nitrostilbene), 1,4-디시아노벤젠(1,4-dicyanobenzene), 9,10-디시아노안트라센(9,10-dicyanoanthracene), 1,2,4,5-테트라시아노벤젠(1,2,4,5-tetracyanobenzene), 3,5-디니트로벤조니트릴(3,5-dinitrobenzonitrile), 3,4,9,10-페릴렌디카르복실릭 디언하이드라이드(3,4,9,10-perylenetetracarboxylic dianhydride), N,N'-비스(2,5-디-t-부틸페닐)-3,4,9,10-페릴렌디카르복시이미드(N,N'-bis(di-t-buytlphenyl)-3,4,9,10-perylenedicarboxyimide)), 테트라클로로프탈릭 언하이드라이드(tetrachlorophthalic anhydride), 테트라클로로프탈로니트릴(tetrachlorophthalonitrile), 테트라플루오로-1,4-벤조퀴논(tetrafluoro-1,4-benzoquinone), 나프토퀴논(naphthoquinone), 안트라퀴논(anthraquinone), 페난트렌퀴논(phenanthrenequinone), 1,10-페난트롤린-5,6-디온(1,10-phenanthroline-5,6-dione), 페나진(phenazine), 퀴녹살린(quinoxaline), 2,3,6,7-테트라클로로퀴녹살린(2,3,6,7-tetrachloroquinoxaline), 트리스-8-히드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum : Alq3)등이 있다.
한편, 게이트 전극(12)에 전압이 인가될 때, 유기 반도체층(15) 중 전자가 게이트 전극을 향하여 이동하여 채널 영역을 형성하고, 유기 반도체층 중 채널 영역의 반대편 영역으로 정공이 이동하는 경우, 상기 채널 형성 촉진층(17)은 전자주게기(electron-donor group)를 함유한 화합물을 포함한다.
상기 전자주게기를 함유한 화합물은 전자주게기로서 수소, C1-10알킬기, C5-10아릴기, -NR1R2기, -OR3기 및 -SiR4R5R 6기로 이루어진 군으로부터 선택된 하나 이상을 함유하는 방향족 화합물 및 비닐계 화합물일 수 있다. 이 때, 상기 R1, R2, R 3, R4, R5 및 R6는 각각 독립적으로, 수소, C1-10알킬기 및 C5-10아릴기일 수 있다.
상기 C1-10알킬기란 탄소수 1-10을 갖는 알킬기로서, 예를 들면 메틸기, 에틸기, n-프로필기, i-프로필기, 부틸기, 펜틸기 또는 헥실기 등일 수 있다. 이 중, C1-5알킬기가 바람직하다.
상기 C5-10아릴기란 탄소수 5-10를 갖는 방향족 고리 시스템으로부터 유래된 라디칼을 의미하는 것으로, 예를 들면 페닐기, 나프틸기 등일 수 있다.
상기 방향족 화합물이란 전술한 바와 같이 불포화 카보사이클릭 화합물 및 불포화 헤테로사이클릭 화합물의 총칭하는 것으로서, 상기 방향족 화합물은 전술한 바와 같은 전자주게기 중 하나 이상을 함유하며, 5원, 6원 및 7원 카보사이클릭 고리 및 헤테로사이클릭 고리로 이루어진 군으로부터 선택된 하나 이상을 가지며, 상기 카보사이클릭 고리 또는 헤테로사이클릭 고리들은 서로 융합되거나, 단일 결합 또는 이중 결합으로 연결될 수 있다. 이 중, 헤테로사이클릭 고리들은 카보사이클릭 고리를 이루는 탄소 원자 중 하나 이상이 N, S, P 및 O로 이루어진 군으로부터 선택된 하나 이상으로 치환된 고리를 가리키는 것이다. 한편, 비닐계 화합물이란 비닐기를 함유한 화합물을 총칭하는 것이다.
보다 구체적으로, 상기 전자주게기를 함유한 방향족 화합물은 전술한 바와 같은 전자주게기 중 하나 이상을 함유한, 티오펜계 화합물, 에틸렌계 화합물, 아줄렌계 화합물, 펜타디엔계 화합물 또는 풀발렌계 화합물 등일 수 있다.
상기 전자주게기를 함유함 화합물의 비제한적인 예에는 폴리(3,4-에틸렌디옥시티오펜)(poly(3,4-ethylene-dioxythiophene), 테트라페닐에틸렌(tetraphenylethylene), 아줄렌(azulene), 1,2,3,4-테트라페닐-1,3-시클로펜타디엔(1,2,3,4-tetraphenyl-1,3-cyclopentadiene) 또는 비스(에틸렌디티오)테트라티아풀발렌(bis(ethylenedithio)tetrathiafulvalene) 등일 수 있다.
전술한 바와 같은 채널 형성 촉진층(17)을 이루는 물질은 P-형 유기 반도체층 또는 N-형 유기 반도체층에 따라 상이하게 구비되어, 유기 반도체층 중 채널 영역의 반대편 영역으로 이동하는 전하(전자 또는 정공)를 유기 반도체층과 채널 형성 촉진층 간 계면으로 끌어당기는 역할을 한다. 이로써, 유기 반도체층의 채널 형성이 보다 용이하게 이루어져, 문턱 전압이 낮아지고, 전하 이동 특성이 향상된다. 상기 채널 형성 촉진층(17)을 이루는 물질은 본 발명의 설명을 위한 예에 불과한 것으로서, 이 밖에도 도 1 및 도 2에 도시된 바와 같은 메카니즘을 만족시킬 수 있는 다른 물질들도 사용가능함을 물론이다. 이하, 채널 형성 촉진층을 이루는 물질에 대한 설명은 전술한 바와 동일하다.
도 4는 본 발명을 따르는 박막 트랜지스터의 다른 일 구현예를 도시한 것이다. 도 4 중, 기판(11) 상에는 소정 패턴의 게이트 전극(12)이 구비되며, 상기 게이트 전극(12)의 상부로는 게이트 전극(12)을 덮도록 절연층(13)이 구비되어 있다. 상기 절연층(13) 상부로는 유기 반도체층(15)이 구비되며, 유기 반도체층(15) 상부로는 소스 및 드레인 전극(14a, 14b)이 게이트 전극(12)에 대응되는 소정의 위치에 구비되어 있다.
상기 소스 및 드레인 전극(14a, 14b)의 상부로는 채널 형성 촉진층(17)이 구비되어 있다. 상기 채널 형성 촉진층(17)은 유기 반도체층(15) 중 채널 영역의 반대편 영역과 접촉하도록 구비되어 있다. 또한, 상기 채널 형성 촉진층(17)은 유기 반도체층(15) 중 채널 영역의 반대편 영역으로 이동하는 전하(전자 또는 정공)을 유기 반도체층과 채널 형성 촉진층과의 계면으로 끌어당길 수 있도록 전자끌게기 또는 전자주게기를 함유한 화합물로 이루어질 수 있다. 이로써, 유기 반도체층(15)의 채널 영역 형성이 촉진된다.
도 5는 본 발명을 따르는 박막 트랜지스터의 다른 일 구현예를 도시한 것이다. 도 5 중, 기판(11) 상에는 소정 패턴의 소스 및 드레인 전극(14a, 14b)이 형성되어 있다. 상기 소스 및 드레인 전극(14a, 14b)의 상부로 채널 형성 촉진층(17)이 구비되어 있으며, 채널 형성 촉진층(17) 상부로는 유기 반도체층(15)이 형성되어 있다.
상기 채널 형성 촉진층(17)은 유기 반도체층(15) 중 채널 영역의 반대편 영 역과 접촉하도록 구비되어 있다. 또한, 상기 채널 형성 촉진층(17)은 유기 반도체층(15) 중 채널 영역의 반대편 영역으로 이동하는 전하(전자 또는 정공)를 유기 반도체층과 채널 형성 촉진층과의 계면으로 끌어당길 수 있도록 전자끌게기 또는 전자주게기를 함유한 화합물로 이루어질 수 있다. 이로써, 유기 반도체층(15)의 채널 영역 형성을 촉진시킬 수 있다.
한편, 상기 채널 형성 촉진층(17)은, 유기 반도체층(15)과 소스 및 드레인 전극(14a, 14b) 간의 직접 접촉을 위하여 도 5에 도시된 바와 같이 소정의 패턴으로 구비될 수 있다. 채널 형성 촉진층(17)의 패턴은 도 5에 도시된 형태 외에 다양하게 변형될 수 있음은 물론이다.
상기 유기 반도체층(15) 상부로는 이를 덮도록 절연층(13)이 구비되며, 절연층(13) 상부로는 소스 및 드레인 전극(14a, 14b)에 대응되도록 게이트 전극(12)가 구비되어 있다.
도 6은 본 발명을 따르는 박막 트랜지스터의 다른 일 구현예를 도시한 것이다. 도 6 중, 기판(11) 상에는 채널 형성 촉진층(17)이 형성되어 있으며, 그 상부로 소정 패턴의 소스 및 드레인 전극(14a, 14b)이 형성되어 있다. 상기 소스 및 드레인 전극(14a, 14b)의 상부로 유기 반도체층(15)이 구비되어 있다.
상기 채널 형성 촉진층(17)은 유기 반도체층(15) 중 채널 영역의 반대편 영역과 접촉하도록 구비되어 있다. 또한, 상기 채널 형성 촉진층(17)은 유기 반도체층(15) 중 채널 영역의 반대편 영역으로 이동하는 전하(전자 또는 정공)를 유기 반도체층과 채널 형성 촉진층과의 계면으로 끌어당길 수 있도록 전자끌게기 또는 전 자주게기를 함유한 화합물로 이루어진다. 이로써, 유기 반도체층(15)의 채널 영역 형성을 촉진시킬 수 있다.
상기 유기 반도체층(15) 상부로는 이를 덮도록 절연층(13)이 구비되며, 절연층(13) 상부로는 소스 및 드레인 전극(14a, 14b)에 대응되도록 게이트 전극(12)이 구비될 수 있다.
본 발명의 박막 트랜지스터를 도 3 내지 도 6을 참조하여 설명하였으나, 이는 본 발명의 설명을 위한 예시에 불과한 것으로서, 이외에도 다양한 적층 구조가 가능하다.
본 발명의 박막 트랜지스터의 제조 방법의 일 구현예는 절연 기판 상에 구비된 게이트 전극을 덮도록 절연층을 형성하는 단계; 상기 절연층 상부 중 상기 게이트 전극에 대응하는 소정의 위치에 소스 및 드레인 전극을 형성하는 단계; 상기 소스 및 드레인 전극 상부에 유기 반도체층을 형성하는 단계; 및 상기 유기 반도체층 중 채널 영역의 반대편 영역과 접촉하도록 채널 형성 촉진층을 형성하는 단계;를 포함할 수 있다.
박막 트랜지스터의 각 층의 형성 방법은 각 층을 이루는 물질에 따라 증착법 또는 코팅법을 이용한 다양한 방법을 이용할 수 있다.
본 발명의 박막 트랜지스터의 제조 방법의 다른 구현예는 절연 기판 상에 구비된 게이트 전극을 덮도록 절연층을 형성하는 단계; 상기 절연층 상부에 유기 반도체층을 형성하는 단계; 상기 유기 반도체층 상부 중 상기 게이트 전극에 대응하는 소정의 위치에 소스 및 드레인 전극을 형성하는 단계; 및 상기 유기 반도체층 중 채널 영역의 반대편 영역과 접촉하도록 채널 형성 촉진층을 형성하는 단계;를 포함할 수 있다.
본 발명의 박막 트랜지스터의 제조 방법의 다른 구현예는, 절연 기판 상에 구비된 소스 및 드레인 전극 상부에 채널 형성 촉진층을 형성하는 단계; 상기 채널 형성 촉진층 상부에 유기 반도체층을 형성하는 단계; 상기 유기 반도체층을 덮도록 절연층을 형성하는 단계; 및 상기 절연층 상부 중 상기 소스 및 드레인 전극에 대응하는 소정의 위치에 게이트 전극을 형성하는 단계;를 포함할 수 있다.
이 때, 상기 소스 및 드레인 전극과 상기 유기 반도체층이 직접 접촉하도록 상기 채널 형성 촉진층을 패터닝하는 단계를 더 포함할 수 있다.
본 발명의 박막 트랜지스터의 제조 방법의 또 다른 구현예는, 절연 기판 상에 채널 형성 촉진층을 형성하는 단계; 상기 채널 형성 촉진층 상부에 소스 및 드레인 전극을 형성하는 단계; 상기 소스 및 드레인 전극 상부에 유기 반도체층을 형성하는 단계; 상기 유기 반도체층을 덮도록 절연층을 형성하는 단계; 및 상기 절연층 상부 중 상기 소스 및 드레인 전극에 대응하는 소정의 위치에서 게이트 전극을 형성하는 단계;를 포함할 수 있다.
전술한 바와 같은 박막 트랜지스터의 제조 방법은 형성하고자 하는 박막 트랜지스터의 구조에 따라 다양하게 변형될 수 있음은 물론이다.
전술한 바와 같은 구조의 박막 트랜지스터는 LCD 또는 유기 전계 발광 표시장치와 같은 평판 표시 장치에 구비될 수 있다. 도 7은 평판 표시 장치의 한 구현예인 유기 전계 발광 표시 장치에 상기 박막 트랜지스터를 적용한 것을 나타낸 것 이다.
도 7은 유기 전계 발광 표시 장치의 하나의 부화소를 도시한 것으로, 이러한 각 부화소에는 자발광 소자로서 유기 전계 발광 소자(이하, "EL소자"라 함)가 구비되어 있고, 박막 트랜지스터가 적어도 하나 이상 구비되어 있다. 상기 유기 전계 발광 표시장치는 EL소자(OLED)의 발광 색상에 따라 다양한 화소패턴을 갖는 데, 바람직하게는 적, 녹, 청색의 화소를 구비한다.
도 7에 도시된 바와 같이, 기판(21) 상에는 소정 패턴의 게이트 전극(22)이 형성되어 있으며, 상기 게이트 전극(22)을 덮도록 절연층(23)이 형성되어 있다. 그리고, 절연층(23)의 상부에는 소스 및 드레인 전극(24a, 24b)이 각각 형성되어 있고, 소스 및 드레인 전극(24a, 24b) 상부에는 유기 반도체층(25)이 구비되어 있다. 유기 반도체층(25)의 상부로는 전술한 바와 같은 채널 형성 촉진층(27)이 구비되어 있다. 상기 채널 형성 촉진층(27)은 게이트 전극(22)에 전압이 인가될 때, 유기 반도체층(25) 중 채널 영역의 반대편 영역으로 이동하는 전하(전자 또는 정공)를 유기 반도체층(25)와 채널 형성 촉진층(27)의 계면으로 끌어당기는 역할을 하여, 유기 반도체층(25)의 채널 영역 형성을 촉진시킨다. 이와 관련된 상세한 설명은 전술한 바와 같다.
채널 형성 촉진층(27) 상부로는 상기 박막 트랜지스터(20)를 덮도록 보호층 및/또는 평탄화층이 구비되어 있다. 상기 보호층 및/또는 평탄화층은 단층 또는 복수층의 구조로 형성될 수 있으며, 유기물, 무기물, 또는 유/무기 복합물로 다양하게 형성될 수 있다.
상기 보호층 및/또는 평탄화층의 상부에는 화소정의막(28)에 따라, EL 소자(30)의 유기 발광막(32)을 형성한다.
상기 EL 소자(30)는 전류의 흐름에 따라 적, 녹, 청색의 빛을 발광하여 소정의 화상을 표시하는 것으로, 박막 트랜지스터(20)의 소스 및 드레인 전극(24a, 24b) 중 어느 한 전극에 연결된 화소 전극(31)과, 전체 화소를 덮도록 구비된 대향 전극(33), 및 이들 화소 전극(31)과 대향 전극(33)의 사이에 배치되어 발광하는 유기 발광막(32)으로 구성된다. 본 발명은 반드시 상기와 같은 구조로 한정되는 것은 아니며, 다양한 유기 전계 발광 표시장치의 구조가 그대로 적용될 수 있음은 물론이다.
상기 유기 발광막(32)은 저분자 또는 고분자 유기막이 사용될 수 있는 데, 저분자 유기막을 사용할 경우 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다. 이들 저분자 유기막은 진공증착의 방법으로 형성된다.
고분자 유기막의 경우에는 대개 홀 수송층(HTL) 및 발광층(EML)으로 구비된 구조를 가질 수 있으며, 이 때, 상기 홀 수송층으로 PEDOT를 사용하고, 발광층으로 PPV(Poly-para-Phenylenevinylene)계 및 폴리플루오렌(Polyfluorene)계 등 고분자 유기물질을 사용하며, 이를 스크린 인쇄나 잉크젯 인쇄방법 등으로 형성할 수 있다.
상기와 같은 유기막은 반드시 이에 한정되는 것은 아니고, 다양한 실시예들이 적용될 수 있음은 물론이다.
상기 화소 전극(31)은 애노드 전극의 기능을 하고, 상기 대향 전극(33)은 캐소드 전극의 기능을 하는 데, 물론, 이들 화소 전극(31)과 대향 전극(33)의 극성은 반대로 되어도 무방하다.
액정표시장치의 경우, 이와는 달리, 상기 화소전극(31)을 덮는 하부배향막(미도시)을 형성함으로써, 액정표시장치의 하부기판의 제조를 완성한다.
이렇게 본 발명에 따른 박막 트랜지스터는 도 7에서와 같이 각 부화소에 탑재될 수도 있고, 화상이 구현되지 않는 드라이버 회로(미도시)에도 탑재 가능하다.
이하, 실시예를 이용하여 본 발명을 보다 상세히 설명한다.
실시예
실시예
실리콘 옥사이드로 이루어진 기판 상에 Au를 1000Å의 두께로 증착하여 소정의 패턴을 갖는 Au 게이트 전극을 형성한 다음, 상기 Au 게이트 전극 상부에 SiO2를 1500Å 두께로 증착하여 절연층을 형성하였다. 이 후, Au를 1000Å 두께로 증착하여 Au 소스 전극 및 Au 드레인 전극을 형성한 다음, 상기 소스 및 드레인 전극을 덮도록 700Å 두께의 펜타센층을 형성하여 펜타센 유기 반도체층을 형성하였다. 그리고 나서, 상기 유기 반도체층 상부에 300Å 두께로 Alq3를 증착하여 전자끌게기를 갖는 채널 형성 촉진층을 형성하여, 본 발명을 따르는 유기 박막 트랜지스터를 제조하였다. 상기 유기 박막 트랜지스터를 샘플 1이라고 한다.
비교예
상기 실시예 중, 상기 유기 반도체층 상부에 Alq3로 이루어진 채널 형성 촉진층을 형성하지 않았다는 점을 제외하고는, 상기 실시예와 동일한 방법을 이용하여 유기 박막 트랜지스터를 제조하였다. 이를 샘플 A라고 한다.
평가예 - 전하 이동도 및 on/off 전류 특성 평가
상기 샘플 1 및 A에 대하여, 전하 이동도 특성 및 on/off 전류 특성을 HP4156C 반도체 파라미터 분석기(semiconductor parameter analyzer)를 이용하여 평가하였다. 전하 이동도 특성 평가 조건은 다음과 같았다: Vds=-5V, 포화 이상의 Vg에 대한 Id1/2 플로팅으로 포화 이상을 계산함. 한편, on/off 전류 특성 평가 조건은 다음과 같았다: 드레인 전압 Vd=-5V 및 -60V, 게이트 전압 변화 범위=20V(off인 경우임)~-60V(on인 경우임), 게이트 전압 변화량=1V.
그 결과, 샘플 A의 전하 이동도는 0.66 cm2/Vs이였으나, 샘플 1의 전하 이동도는 샘플 A의 2배 정도에 해당하는 1.14 cm2/Vs였다. 이로써, 본 발명을 따르는 유기 박막 트랜지스터의 전하 이동도가 향상됨을 확인할 수 있다.
또한, 샘플 A의 on current는 1.22 x 103A/A였으나, 샘플 1의 on current는 2.15 x 105A/A서, 샘플 1은 샘플 A에 비하여 2 order 이상의 On/Off 전류 특성 향상을 나타내었다.
이로써, 본 발명을 따르는 유기 박막 트랜지스터의 우수한 전하 이동도 및 On/off 전류 특성을 확인할 수 있다.
전술한 바와 같이 본 발명의 박막 트랜지스터는 채널 형성 촉진층을 구비하는 바, 유기 반도체층 중 채널 영역이 용이하게 형성될 수 있다. 이로써, 문턱 전압이 감소하고, 전하 이동 특성이 개선되며 온-커런트(on-current) 특성이 향상된 박막 트랜지스터를 얻을 수 있다. 상기 박막 트랜지스터를 이용하면 신뢰성이 확보된 평판 표시장치를 제조할 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (19)

  1. 게이트 전극;
    상기 게이트 전극과 절연된 소스 및 드레인 전극;
    상기 게이트 전극과 절연되고, 상기 소스 및 드레인 전극과 전기적으로 연결된 유기 반도체층; 및
    상기 게이트 전극을 소스 및 드레인 전극 또는 유기 반도체층과 절연시키는 절연층을 구비하고,
    상기 유기 반도체층 중 채널 영역의 반대편 영역과 접촉하며, 상기 채널 영역의 반대편 영역으로 이동한 전하를 상기 채널 영역의 반대편 영역에 고정시킬 수 있는 작용기를 함유한 화합물을 포함하는 채널 형성 촉진층을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  2. 제 1 항에 있어서, 상기 채널 영역으로 정공이 이동하여 상기 채널 영역의 반대편 영역으로 전자가 이동하는 경우, 상기 채널 형성 촉진층은 전자끌게기(electron-acceptor group)를 함유한 화합물을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  3. 제 2 항에 있어서, 상기 전자끌게기를 함유한 화합물은 -NO2, -CN, -C(=0)-, -COO-, -C(=O)-O-C(=O)-, -CONH-, -SO-, -SO2-, -C(=O)-C(=O)-, =N-, -F, -Cl-, -I, C1-10할로알킬기 및 C5-10할로아릴기로 이루어진 군으로부터 선택된 하나 이상을 함유하는 방향족 화합물인 것을 특징으로 하는 박막 트랜지스터.
  4. 제 3 항에 있어서, 상기 방향족 화합물은 5원, 6원 및 7원 카보사이클릭 고리 및 헤테로사이클릭 고리로 이루어진 군으로부터 선택된 하나 이상을 가지며, 상기 카보사이클릭 고리 또는 헤테로사이클릭 고리들은 서로 융합되거나, 단일 결합 또는 에테닐렌기로 연결되거나, 금속 원소와 배위 결합을 형성한 것을 특징으로 하는 박막 트랜지스터.
  5. 제 2 항에 있어서, 상기 전자끌게기를 갖는 화합물이 2,4,7-트리니트로플루오레논(2,4,7-trinitrofluorenone), 4-니트로아닐린(4-nitroaniline), 2,4-디니트로아닐린(2,4-dinitroaniline), 5-니트로안트라닐로니트릴(5-nitroanthranilonitrile), 2,4-디니트로디페닐아민(2,4-dinitrodiphenylamine), 1,5-디니트로나프탈렌(1,5-dinitronaphthalene), 4-니트로비페닐(4-nitrobiphenyl), 4-디메틸아미노-4'-니트로스틸벤(4-dimethylamino-4'-nitrostilbene), 1,4-디시아노벤젠(1,4-dicyanobenzene), 9,10-디시아노안트라센(9,10-dicyanoanthracene), 1,2,4,5-테트라시아노벤젠(1,2,4,5-tetracyanobenzene), 3,5-디니트로벤조니트릴(3,5-dinitrobenzonitrile), 3,4,9,10-페릴렌디카르복실릭 디언하이드라이드(3,4,9,10-perylenetetracarboxylic dianhydride), N,N'-비스(2,5-디-t-부틸페닐)-3,4,9,10-페릴렌디카르복시이미드(N,N'-bis(di-t-buytlphenyl)-3,4,9,10-perylenedicarboxyimide)), 테트라클로로프탈릭 언하이드라이드(tetrachlorophthalic anhydride), 테트라클로로프탈로니트릴(tetrachlorophthalonitrile), 테트라플루오로-1,4-벤조퀴논(tetrafluoro-1,4- benzoquinone), 나프토퀴논(naphthoquinone), 안트라퀴논(anthraquinone), 페난트렌퀴논(phenanthrenequinone), 1,10-페난트롤린-5,6-디온(1,10-phenanthroline-5,6-dione), 페나진(phenazine), 퀴녹살린(quinoxaline), 2,3,6,7-테트라클로로퀴녹살린(2,3,6,7-tetrachloroquinoxaline) 및 트리스-8-히드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum : Alq3)으로 이루어진 군으로부터 선택된 하나 이상인 것을 특징으로 하는 박막 트랜지스터.
  6. 제 1 항에 있어서, 상기 채널 영역으로 전자가 이동하여 상기 채널 영역의 반대편 영역으로 정공이 이동하는 경우, 상기 채널 형성 촉진층은 전자주게기(electron-donor group)를 함유한 화합물을 포함하는 것을 특징으로 하는 박막 트랜지스터.
  7. 제 6 항에 있어서, 상기 전자주게기를 함유한 화합물은 수소, C1-10알킬기, C5-10아릴기, -NR1R2기, -OR3기 및 -SiR4R 5R6기로 이루어진 군으로부터 선택된 하나 이상을 함유하는 방향족 화합물 및 비닐계 화합물이며, 상기 R1, R2, R3, R4, R5 및 R6는 각각 독립적으로, 수소, C1-10알킬기 및 C5-10아릴기인 것을 특징으로 하는 박막 트랜지스터.
  8. 제 7 항에 있어서, 상기 방향족 화합물은 5원, 6원 및 7원 카보사이클릭 고 리 및 헤테로사이클릭 고리로 이루어진 군으로부터 선택된 하나 이상을 가지며, 상기 카보사이클릭 고리 또는 헤테로사이클릭 고리들은 서로 융합되거나, 단일 결합 또는 이중 결합으로 연결된 것을 특징으로 하는 박막 트랜지스터.
  9. 제 6 항에 있어서, 상기 전자주게기를 함유함 화합물은 폴리(3,4-에틸렌디옥시티오펜)(poly(3,4-ethylene-dioxythiophene), 테트라페닐에틸렌(tetraphenylethylene), 아줄렌(azulene), 1,2,3,4-테트라페닐-1,3-시클로펜타디엔(1,2,3,4-tetraphenyl-1,3-cyclopentadiene) 및 비스(에틸렌디티오)테트라티아풀발렌(bis(ethylenedithio)tetrathiafulvalene)으로 이루어진 군으로부터 선택된 하나 이상인 것을 특징으로 하는 박막 트랜지스터.
  10. 제 1 항에 있어서, 게이트 전극; 절연층; 소스 및 드레인 전극; 유기 반도체층; 및 채널 형성 촉진층의 순서로 구비된 것을 특징으로 하는 박막 트랜지스터.
  11. 제 1 항에 있어서, 게이트 전극, 절연층, 유기 반도체층, 소스 및 드레인 전극; 및 채널 형성 촉진층의 순서로 구비된 것을 특징으로 하는 박막 트랜지스터.
  12. 제 1 항에 있어서, 소스 및 드레인 전극; 채널 형성 촉진층; 유기 반도체층; 절연층; 및 게이트 전극의 순서로 구비된 것을 특징으로 하는 박막 트랜지스터.
  13. 제 12 항에 있어서, 상기 소스 및 드레인 전극과 상기 유기 반도체층이 직접 접촉하도록 상기 채널 형성 촉진층이 소정의 패턴을 갖는 것을 특징으로 하는 박막 트랜지스터.
  14. 제 1 항에 있어서, 채널 형성 촉진층; 소스 및 드레인 전극; 유기 반도체층; 절연층 및 게이트 전극의 순서로 구비된 것을 특징으로 하는 박막 트랜지스터.
  15. 절연 기판 상에 구비된 게이트 전극을 덮도록 절연층을 형성하는 단계;
    상기 절연층 상부 중 상기 게이트 전극의 양단에 대응하는 소정의 위치에 소스 및 드레인 전극을 형성하는 단계;
    상기 소스 및 드레인 전극 상부에 유기 반도체층을 형성하는 단계; 및
    상기 유기 반도체층 상부 중 채널 영역의 반대편 영역가 접촉하도록 채널 형성 촉진층을 형성하는 단계
    를 포함하는 박막 트랜지스터 제조 방법.
  16. 절연 기판 상에 구비된 게이트 전극을 덮도록 절연층을 형성하는 단계;
    상기 절연층 상부에 유기 반도체층을 형성하는 단계;
    상기 유기 반도체층 상부 중 상기 게이트 전극에 대응하는 소정의 위치에 소스 및 드레인 전극을 형성하는 단계; 및
    상기 유기 반도체층 중 채널 영역의 반대편 영역과 접촉하도록 채널 형성 촉 진층을 형성하는 단계;
    를 포함하는 박막 트랜지스터 제조 방법.
  17. 절연 기판 상에 구비된 소스 및 드레인 전극 상부에 채널 형성 촉진층을 형성하는 단계;
    상기 채널 형성 촉진층 상부에 유기 반도체층을 형성하는 단계;
    상기 유기 반도체층을 덮도록 절연층을 형성하는 단계; 및
    상기 절연층 상부 중 상기 소스 및 드레인 전극에 대응하는 소정의 위치에 게이트 전극을 형성하는 단계;
    를 포함하는 박막 트랜지스터 제조 방법.
  18. 절연 기판 상에 채널 형성 촉진층을 형성하는 단계;
    상기 채널 형성 촉진층 상부에 소스 및 드레인 전극을 형성하는 단계;
    상기 소스 및 드레인 전극 상부에 유기 반도체층을 형성하는 단계;
    상기 유기 반도체층을 덮도록 절연층을 형성하는 단계; 및
    상기 절연층 상부 중 상기 소스 및 드레인 전극에 대응하는 소정의 위치에 게이트 전극을 형성하는 단계;
    를 포함하는 박막 트랜지스터 제조 방법.
  19. 제1항 내지 제14항 중 어느 한 항의 박막 트랜지스터를 각 화소에 구비하고, 상기 박막 트랜지스터의 소스 전극 또는 드레인 전극에 화소 전극이 접속된 것을 특징으로 하는 평판 표시 장치.
KR1020050007995A 2005-01-28 2005-01-28 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치 KR100637210B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050007995A KR100637210B1 (ko) 2005-01-28 2005-01-28 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치
US11/338,089 US20060169974A1 (en) 2005-01-28 2006-01-24 Thin film transistor, a method of manufacturing the same, and a flat panel display device including the thin film transistor
CNA2006100089379A CN1841807A (zh) 2005-01-28 2006-01-28 薄膜晶体管,其制造方法以及包括该薄膜晶体管的平板显示装置
JP2006021410A JP2006210930A (ja) 2005-01-28 2006-01-30 薄膜トランジスタ、その製造方法及びそれを備えた平板表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050007995A KR100637210B1 (ko) 2005-01-28 2005-01-28 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치

Publications (2)

Publication Number Publication Date
KR20060087137A KR20060087137A (ko) 2006-08-02
KR100637210B1 true KR100637210B1 (ko) 2006-10-23

Family

ID=36755566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050007995A KR100637210B1 (ko) 2005-01-28 2005-01-28 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치

Country Status (4)

Country Link
US (1) US20060169974A1 (ko)
JP (1) JP2006210930A (ko)
KR (1) KR100637210B1 (ko)
CN (1) CN1841807A (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007027326A (ja) * 2005-07-14 2007-02-01 Niigata Univ 有機電界効果トランジスタ
JP4887848B2 (ja) 2006-03-15 2012-02-29 セイコーエプソン株式会社 回路基板、電気光学装置および電子機器
KR101146423B1 (ko) * 2006-11-10 2012-05-17 주식회사 엘지화학 π-확장 테트라티아풀발렌 화합물, 이를 이용한 유기 전자소자 및 이 유기 전자 소자를 포함하는 전자 장치
KR100824065B1 (ko) * 2007-02-23 2008-05-07 재단법인서울대학교산학협력재단 광감지용 유기 박막 트랜지스터
US9112161B2 (en) * 2011-03-29 2015-08-18 Inha-Industry Partnership Institute Hybrid layer including oxide layer or organic layer and organic polymer layer and manufacturing method thereof
JP6239227B2 (ja) * 2011-11-30 2017-11-29 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP5953864B2 (ja) * 2012-03-26 2016-07-20 住友化学株式会社 有機薄膜トランジスタ
JP6264090B2 (ja) * 2013-07-31 2018-01-24 株式会社リコー 電界効果型トランジスタ、及び電界効果型トランジスタの製造方法
KR102514412B1 (ko) * 2016-05-02 2023-03-28 삼성디스플레이 주식회사 반도체소자 및 이를 채용하는 표시장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019466A (ja) 2003-06-23 2005-01-20 Tdk Corp 電界効果トランジスタ

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2813428B2 (ja) * 1989-08-17 1998-10-22 三菱電機株式会社 電界効果トランジスタ及び該電界効果トランジスタを用いた液晶表示装置
US5550537A (en) * 1994-05-06 1996-08-27 Endress + Hauser, Inc. Apparatus and method for measuring mass flow rate of a moving medium
US6278127B1 (en) * 1994-12-09 2001-08-21 Agere Systems Guardian Corp. Article comprising an organic thin film transistor adapted for biasing to form a N-type or a P-type transistor
US6649433B2 (en) * 2001-06-26 2003-11-18 Sigma Technologies International, Inc. Self-healing flexible photonic composites for light sources
US6768132B2 (en) * 2002-03-07 2004-07-27 3M Innovative Properties Company Surface modified organic thin film transistors
KR100803475B1 (ko) * 2002-03-26 2008-02-14 티에프피디 코포레이션 어레이 기판 및 그 제조 방법
JP4224578B2 (ja) * 2002-03-26 2009-02-18 独立行政法人産業技術総合研究所 有機薄膜トランジスタ
CN1282260C (zh) * 2003-01-30 2006-10-25 中国科学院长春应用化学研究所 含有栅绝缘层的异质结型有机半导体场效应晶体管及制作方法
KR100560785B1 (ko) * 2003-02-03 2006-03-13 삼성에스디아이 주식회사 저전압에서 구동되는 유기 전계 발광 소자
KR100527194B1 (ko) * 2003-06-24 2005-11-08 삼성에스디아이 주식회사 도핑된 정공수송층 및/또는 정공주입층을 갖는유기전계발광소자
KR100675632B1 (ko) * 2003-09-08 2007-02-01 엘지.필립스 엘시디 주식회사 패턴형성방법 및 이를 이용한 액정표시장치의 제조방법
KR100615216B1 (ko) * 2004-04-29 2006-08-25 삼성에스디아이 주식회사 유기 억셉터막을 구비한 유기 박막 트랜지스터
EP1684365A3 (en) * 2005-01-20 2008-08-13 Fuji Electric Holdings Co., Ltd. Transistor

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005019466A (ja) 2003-06-23 2005-01-20 Tdk Corp 電界効果トランジスタ

Also Published As

Publication number Publication date
KR20060087137A (ko) 2006-08-02
CN1841807A (zh) 2006-10-04
JP2006210930A (ja) 2006-08-10
US20060169974A1 (en) 2006-08-03

Similar Documents

Publication Publication Date Title
KR100637204B1 (ko) 박막 트랜지스터, 그 제조 방법 및 이를 구비한 평판 표시장치
KR100637210B1 (ko) 박막 트랜지스터, 이의 제조 방법 및 이를 구비한 평판표시 장치
KR100647660B1 (ko) 박막 트랜지스터 및 이를 채용한 평판표시장치
EP1675196B1 (en) Method for manufacturing a thin film transistor and a flat panel display
KR100730159B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판표시장치, 상기유기 박막 트랜지스터의 제조방법
US7470931B2 (en) Thin film transistor and flat panel display using the same
KR100708721B1 (ko) 박막 트랜지스터 및 이를 구비한 평판 표시 장치
JP2005340771A (ja) 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを具備した平板表示装置、及び該平板表示装置の製造方法
JPWO2009044614A1 (ja) 有機半導体装置
JP2005286329A (ja) 有機電界効果トランジスタ、それを具備する平板ディスプレイ装置、及び有機電界効果トランジスタの製造方法
KR100719566B1 (ko) 유기 박막 트랜지스터, 및 이를 구비한 평판 표시 장치
US20060255336A1 (en) Thin film transistor and method of manufacturing the same
KR100670407B1 (ko) 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 평판디스플레이 장치
KR100730157B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR100647603B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
GB2448175A (en) Organic semiconductor devices with oxidized electrodes
KR100669702B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100683800B1 (ko) 유기 발광 디스플레이 장치
KR100659127B1 (ko) 박막 트랜지스터 및 이를 구비한 평판 표시 장치
KR100592270B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121008

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 14