JP2005340771A - 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを具備した平板表示装置、及び該平板表示装置の製造方法 - Google Patents

薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを具備した平板表示装置、及び該平板表示装置の製造方法 Download PDF

Info

Publication number
JP2005340771A
JP2005340771A JP2005042920A JP2005042920A JP2005340771A JP 2005340771 A JP2005340771 A JP 2005340771A JP 2005042920 A JP2005042920 A JP 2005042920A JP 2005042920 A JP2005042920 A JP 2005042920A JP 2005340771 A JP2005340771 A JP 2005340771A
Authority
JP
Japan
Prior art keywords
groove
semiconductor layer
derivatives
forming
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005042920A
Other languages
English (en)
Inventor
Min-Chul Suh
▲ミン▼徹 徐
Nam-Choul Yang
南▲チョル▼ 楊
Jae-Bon Koo
在本 具
Tae-Min Kang
泰旻 姜
Keito Kin
慧東 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung SDI Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of JP2005340771A publication Critical patent/JP2005340771A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを具備した平板表示装置、及び該平板表示装置の製造方法を提供する。
【解決手段】 ゲート電極と、ゲート電極と絶縁されたソース及びドレイン電極と、ゲート電極と絶縁され、ソース及びドレイン電極にそれぞれ接するソース及びドレイン領域と、ソース及びドレイン領域を連結するチャンネル領域とを持つ半導体層と、を含み、半導体層は、少なくともチャンネル領域を隣接した薄膜トランジスタと区別させるグルーブを持つことを特徴とする薄膜トランジスタ。
【選択図】 図１

Description

本発明は、薄膜トランジスタ、前記薄膜トランジスタの製造方法、前記薄膜トランジスタを具備した平板表示装置、及び前記平板表示装置の製造方法に係り、より詳細には、簡単に半導体層のパターニング効果を得られる薄膜トランジスタ、前記薄膜トランジスタの製造方法、前記薄膜トランジスタを具備した平板表示装置、及び前記平板表示装置の製造方法に関する。
液晶ディスプレイ素子や有機電界発光ディスプレイ素子または無機電界発光ディスプレイ素子など平板表示装置に使われる薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下、ＴＦＴ）は、各ピクセルの動作を制御するスイッチング素子及びピクセルを駆動させる駆動素子として使われる。
このようなＴＦＴは、高濃度の不純物でドーピングされたソース／ドレイン領域と、このソース／ドレイン領域の間に形成されたチャンネル領域とを持つ半導体層を持ち、この半導体層と絶縁されて前記チャンネル領域に対応する領域に位置するゲート電極と、前記ソース／ドレイン領域にそれぞれ接触するソース／ドレイン電極とを持つ。
ところが、前記ソース／ドレイン電極は通常電荷のフローが円滑になされるように仕事関数の低い金属よりなるが、このような金属は半導体層と接触する時に接触抵抗が発生して素子の特性を低下させ、さらには消費電力の増加を引き起こす。
金属と半導体との接触抵抗を低めるために多様な方法が使われている。非晶質シリコンを半導体層として使用する場合には、非晶質シリコンと金属材ソース／ドレイン電極との間にｎ＋シリコン層を介在させて電子またはホールの移動を円滑にし、ポリシリコンを半導体層として使用する場合には、金属との接触抵抗改善のためにこのポリシリコンにドーピングを施す。
ところが、前記のような方法は３００℃以上の高温で使用せねばならないために、もし基板を熱に弱いプラスチック基板とする場合には使用できないという問題がある。
一方、最近の平板ディスプレイ装置は、薄型化と共にフレキシブルな特性が要求されている。
このようなフレキシブルな特性のために、ディスプレイ装置の基板として、従来のガラス材基板ではなくプラスチック基板を使用しようとする試みが多くなされているが、このようにプラスチック基板を使用する場合には、前述したように、高温工程を使用せず、低温工程を使用せねばならない。したがって、従来のポリシリコン系ＴＦＴを使用し難いという問題があった。
これを解決するために、最近有機半導体が注目されている。有機半導体は低温工程で形成できて低コストのＴＦＴを実現できる長所を持つ。
ところが、前記有機半導体は、従来のパターニング方法であるフォトリソグラフィ方法によりパターニングできないという限界を持つ。すなわち、アクティブチャンネルのためにパターニングが必要であるが、このために従来のような湿式または乾式エッチング工程が混入された方法を使用すれば、有機半導体に損傷を加えて使用できなくなる。
したがって、半導体層についての新たなパターニング方法が要求されている。
本発明は前記のような問題点を鑑みてなされたものであり、半導体層に簡単にパターニング効果を得られるＴＦＴ及びそれを具備した平板表示装置と、それらそれぞれの製造方法を提供するところにその目的がある。
前記のような目的を達成するために、本発明は、ゲート電極と、前記ゲート電極と絶縁されたソース及びドレイン電極と、前記ゲート電極と絶縁され、前記ソース及びドレイン電極にそれぞれ接するソース及びドレイン領域と前記ソース及びドレイン領域を連結するチャンネル領域とを持つ半導体層と、を含み、前記半導体層は、少なくともチャンネル領域を隣接したＴＦＴと区別させるグルーブを持つことを特徴とするＴＦＴを提供する。
本発明はまた、ゲート電極と、前記ゲート電極と絶縁されたソース及びドレイン電極と、前記ゲート電極と絶縁され、前記ソース及びドレイン電極にそれぞれ接するソース及びドレイン領域及びそれらを連結するチャンネル領域を持つ半導体層と、を含むＴＦＴの製造方法において、前記半導体層を形成する段階と、前記半導体層に、少なくともチャンネル領域を隣接したＴＦＴと区別させるグルーブを形成する段階と、を含むことを特徴とするＴＦＴの製造方法を提供する。
本発明はまた、複数個の画素を持つ発光領域と、前記各画素ごとに備えられた複数個の選択駆動回路と、を含み、前記各選択駆動回路は少なくとも一つのＴＦＴを持つが、前記各ＴＦＴは、ゲート電極と、前記ゲート電極と絶縁されたソース及びドレイン電極と、前記ゲート電極と絶縁され、前記ソース及びドレイン電極にそれぞれ接するソース及びドレイン領域と前記ソース及びドレイン領域を連結するチャンネル領域とを持つ半導体層と、を含み、前記半導体層は、少なくともチャンネル領域を隣接したＴＦＴと区別させるグルーブを持つことを特徴とする平板表示装置を提供する。
本発明はまた、複数個の画素を持つ発光領域と、前記各画素ごとに備えられた複数個の選択駆動回路と、を含み、前記各選択駆動回路は少なくとも一つのＴＦＴを持つが、前記各ＴＦＴは、ゲート電極と、前記ゲート電極と絶縁されたソース及びドレイン電極と、前記ゲート電極と絶縁され、前記ソース及びドレイン電極にそれぞれ接するソース及びドレイン領域及びそれらを連結するチャンネル領域を持つ半導体層と、を含む平板表示装置の製造方法において、前記半導体層を形成する段階と、前記半導体層に、少なくともチャンネル領域を隣接したＴＦＴと区別させるグルーブを形成する段階と、を含むことを特徴とする平板表示装置の製造方法を提供する。
本発明によれば、次のような効果を得られる。
第１に、半導体層に別途のパターニング工程なしに、グルーブにより隣接したＴＦＴと区別されるパターニング効果を得ることができて、複雑なパターニング工程を省略できる。
第２に、乾式または湿式エッチング工程が排除されて、アクティブチャンネルの特性低下を最小化できる。
第３に、グルーブだけでパターニング効果を得られるので、アクティブチャンネルを除外した部位の半導体層全体をエッチングする必要がなくなり、工程時間短縮及び効率性を向上させることができる。そして、パターニング工程に伴う湿式工程が排除されるので、工程単純化及び効率性を向上させうる。
第４に、グルーブによりチャンネル領域を隣接したＴＦＴと区別させることによって、漏れ電流を少なくすることができる。
以下では、添付された図面を参照して本発明の望ましい実施例を説明する。
図１は、本発明の望ましい一実施例によるＴＦＴを図示した断面図である。
図１を参照する時、前記ＴＦＴ１０は基板１１上に備えられる。前記基板１１は、ガラス材の基板またはプラスチック材の基板が使われうる。
前記基板１１上には所定パターンのゲート電極１２が形成され、このゲート電極１２を覆うようにゲート絶縁膜１３が形成される。そして、ゲート絶縁膜１３の上部にはソース／ドレイン電極１４がそれぞれ形成される。このソース／ドレイン電極１４は、図１に図示されたように、一定部分をゲート電極１２と重畳させうるが、必ずしもこれに限定されるものではない。前記ソース／ドレイン電極１４の上部には半導体層１５が形成される。
前記半導体層１５は、ソース／ドレイン領域１５ｂと、このソース／ドレイン領域１５ｂを連結するチャンネル領域１５ａと、を具備する。前記ソース／ドレイン領域１５ｂにはｎ型またはｐ型不純物がドーピングされうるが、必ずしもこれに限定されるものではなく、半導体層１５をｎ型またはｐ型半導体物質で形成するか、またはｎ型またはｐ型不純物をドーピングすることもある。
前記半導体層１５は、無機半導体または有機半導体から選択されて形成されうるが、望ましくは有機半導体で形成されうる。
前記無機半導体は、ＣｄＳ、ＧａＳ、ＺｎＳ、ＣｄＳｅ、ＣａＳｅ、ＺｎＳｅ、ＣｄＴｅ、ＳｉＣ、及びＳｉを含むものでありうる。
そして、前記有機半導体は半導体性有機物質で備えられうるが、高分子として、ポリチオフェン及びその誘導体、ポリパラフェニレンビニレン及びその誘導体、ポリパラフェニレン及びその誘導体、ポリフロレン及びその誘導体、ポリチオフェンビニレン及びその誘導体、ポリチオフェン−ヘテロ環芳香族共重合体及びその誘導体を含むことができ、低分子として、ペンタセン、テトラセン、ナフタレンのオリゴアセン及びそれらの誘導体、α−６−チオフェン、α−５−チオフェンのオリゴチオフェン及びそれらの誘導体、金属を含有するまたは含有しないフタロシアニン及びそれらの誘導体、無水ピロメリット酸またはピロメリット酸ジイミド及びそれらの誘導体、ぺリレンテトラカルボン酸二無水物またはぺリレンテトラカルボンジイミド及びそれらの誘導体を含むことができる。
このような半導体層１５には所定パターンのグルーブ１６が形成されるが、このグルーブ１６は、少なくとも前記チャンネル領域１５ａを隣接したＴＦＴと区別させるように形成されている。したがって、前記半導体層１５は、別途のパターニング工程なしにグルーブ１６により隣接したＴＦＴと区別されるパターニング効果を得られる。これは、前記半導体層１５として特に有機半導体を使用する時にさらに効果的である。前述したように、有機半導体の場合、これを形成した後には有機物損傷の恐れのためにパターニング工程を行い難かった。しかし、前記グルーブ１６によりチャンネル領域１５ａが隣接したＴＦＴと区別されてパターニング効果を得るようになるので、敢えて別途のパターニング工程を行う必要がなくなる。また、前記のようなグルーブ１６だけでパターニング効果を得られるので、アクティブチャンネルを除外した部位の半導体層全体をエッチングする必要がなくなり、工程時間短縮及び効率性を向上させることができる。そして、パターニング工程に伴う湿式または乾式エッチング工程が排除されるので、工程単純化、及び特性向上を期することができる。
このようなグルーブ１６は、レーザーエッチング法を利用して簡単に形成可能である。すなわち、図１に図示されたように、半導体層１５を形成した後に、この半導体層１５の所定部位に所定強度のレーザーを照射して該当部位の半導体物質のみをエッチングするのである。前記グルーブ１６の形成方法は必ずしも前述したレーザーエッチング法に限定されるものではなく、それ以外にも簡単な工程でチャンネル形状のグルーブ１６の形成が可能ないかなる方法も適用可能である。
この時、グルーブ１６を形成する深さは、図１に図示されたように、半導体層１５の厚さと同一にすることもできるが、必ずしもこれに限定されるものではなく、図２に図示されたように、半導体層１５の下部の層であるソース／ドレイン電極１４まで届かない深さで形成されるか、図３に図示されたように、ソース／ドレイン電極１４にまである程度過剰エッチングされるように形成されうる。
この時、図２で前記グルーブ１６は、半導体層１５の厚さよりも約１０ｎｍ薄くエッチングされうるが、必ずしもこれに限定されるものではなく、キャリアの疎通が妨害されうる程度ならば若干のエッチングだけでもグルーブ１６の効果を得られる。したがって、図２で前記グルーブ１６は、その深さが前記半導体層の厚さ以下であるチャンネル形状になりうる。
図３で前記グルーブ１６は、半導体層１５の厚さよりも約１０ｎｍ厚くエッチングされうるが、必ずしもこれに限定されるものではなく、グルーブ１６がゲート絶縁膜１３にまで形成される程度でもよい。
前記グルーブ１６は、各ＴＦＴのチャンネル領域１５ａが内側に含まれるように形成されるが、図４ないし図１１に図示されるように、多様な形状に形成されうる。図４ないし図１１で、図面符号１２ａはゲート電極１２にゲート信号を付与するゲート配線であり、１４ａはソース／ドレイン電極１４のうちいずれか一つに連結された配線である。
図４及び図５は、前記グルーブ１６が閉曲線状に形成された形態を図示したものであり、この時、前記閉曲線状のグルーブ１６内にチャンネル領域１５ａが位置する。
前記閉曲線状のグルーブ１６は、図４に図示されたように、ゲート電極１２に一定部分重畳されて形成されることもあり、図５に図示されたように、ゲート電極１２の外側に形成されることもある。この時、図４による実施例によれば、グルーブ１６がゲート配線１２ａの内側に位置することもあり、図５による実施例によれば、グルーブ１６がゲート配線１２ａの外側を越えることもある。
一方、前記グルーブ１６は図６ないし図９に図示されたように、１対の平行線状に形成されうる。この時、前記平行線状のグルーブ１６の間にチャンネル領域１５ａが位置する。それら１対の平行線は図６及び図７のように、ゲート配線１２ａに平行することもあり、図８及び図９のように、ソース／ドレイン電極１４のうちいずれか一つに連結された配線１４ａに平行することもある。
また、前記グルーブ１６は図６に図示されたように、ゲート電極１２を横切ってゲート配線１２ａの内側に位置するように形成されることもあり、図７に図示されたように、ゲート電極１２の外側にゲート配線１２ａの外側を越えるように形成されることもある。
そして、前記グルーブ１６は、図８に図示されたように、ソース／ドレイン電極１４を横切って形成されることもあり、図９に図示されたように、ソース／ドレイン電極１４の外側に形成されることもある。
それだけでなく、前記グルーブ１６は、図１０及び図１１に図示されたように、２対の平行線状に形成されうる。この時、前記２対の平行線状のグルーブ１６の間にチャンネル領域１５ａが位置する。それら２対の平行線のうち１対はゲート配線１２ａに平行することもあり、他の１対はソース／ドレイン電極１４のうちいずれか一つに連結された配線１４ａに平行することもある。そして、その範囲も、図１０に図示されたように、ゲート電極１２及びソース／ドレイン電極１４を横切るように形成されることもあり、図１１に図示されたように、ゲート電極１２及びソース／ドレイン電極１４の外側に形成されることもある。
このように、図４ないし図１１に図示されたように、前記グルーブ１６は、少なくとも前記ソース／ドレイン領域１５ｂとチャンネル領域１５ａとを連結する線にほぼ平行した線をさらに含むことができる。これにより、ゲート電極１２に信号が入力された時に形成されるチャンネル領域１５ａの幅を設定する効果を得ることができ、結果的に、半導体層１５のパターニング効果をさらに高めうる。
本発明のＴＦＴは、このように図１のような積層構造を持つ形態のみだけでなく、多様な積層構造を持つように形成できる。
図１２は、本発明の他の一実施例によるＴＦＴ２０を図示したものである。
図１２を参照する時、基板２１上にソース／ドレイン電極２４が形成されており、これを覆うように半導体層２５が形成される。
そして、前記半導体層２５に前述したようなグルーブ２６が形成される。グルーブ２６に対する深さ、形状、パターン構造などは前述した実施例と同一なので、詳細な説明は省略する。
前記半導体層２５にグルーブ２６を形成した後には、これを覆うようにゲート絶縁膜２３が形成される。そして、半導体層２５のチャンネル領域２５ａに対応するようにゲート電極２２が形成される。
本発明のＴＦＴは、その他にも多様な積層構造のＴＦＴに適用されうることは言うまでもない。
前記のような構造のＴＦＴは、ＬＣＤまたは有機電界発光表示装置のような平板表示装置に備えられうる。
すなわち、前記ＴＦＴは平板表示装置のスイッチングＴＦＴ及び／または駆動ＴＦＴとして使われ、各種ドライバのＴＦＴとしても使われうる。
駆動ＴＦＴとして使われる場合、ソース／ドレイン電極のいうちいずれか一つの電極に平板表示装置の画素電極が連結されうる。
図１３は、そのうちの一例である有機電界発光表示装置に前記ＴＦＴを適用したところを示したものである。
図１３は、有機電界発光表示装置の一つの副画素を図示したものであり、このような各副画素には、自発光素子として有機電界発光素子（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｅｖｉｃｅ、以下、”ＯＬＥＤ”）を具備しており、ＴＦＴが少なくとも一つ以上備えられている。そして、図面に図示されていないが、別途のキャパシタがさらに備えられている。
このような有機電界発光表示装置は、ＯＬＥＤの発光色相によって多様な画素パターンを持つが、望ましくは赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の画素を具備する。
このようなＲ、Ｇ、Ｂの各副画素は図１３に図示されたようなＴＦＴ構造及び自発光素子であるＯＬＥＤを持つが、このＴＦＴは前述した実施例によるＴＦＴとなりうる。しかし、必ずしもこれに限定されるものではなく、多様な構造のＴＦＴを具備できる。
図１３に図示されたように、絶縁基板３１上に前述したＴＦＴが備えられる。前記ＴＦＴは図１に図示された実施例によるものであるが、本発明は必ずしもこれに限定されるものではなく、前述したあらゆる実施例によるＴＦＴがいずれも適用されうることは言うまでもない。
図１３に図示されたように、前記ＴＦＴは、基板３１上に所定パターンのゲート電極３２が形成され、このゲート電極３２を覆うようにゲート絶縁膜３３が形成される。そして、ゲート絶縁膜３３の上部にはソース／ドレイン電極３４がそれぞれ形成される。
前記ソース／ドレイン電極３４の上部には有機半導体層３５が覆われる。
前記有機半導体層３５は、ソース／ドレイン領域３５ｂと、このソース／ドレイン領域３５ｂを連結するチャンネル領域３５ａと、を持つ。
このような半導体層３５には所定パターンのグルーブ３６が形成されるが、このグルーブ３６は、少なくとも前記チャンネル領域３５ａを隣接したＴＦＴと区別させるように形成されている。したがって、前記半導体層３５は、別途のパターニング工程なしにグルーブ３６により隣接したＴＦＴと区別されるパターニング効果を得られる。これは、前記半導体層３５として特に有機半導体を使用する時にさらに効果的である。
このようなグルーブ３６は前述したように、レーザーエッチング法を利用して簡単に形成可能であるが、それ以外にも簡単な工程でチャンネル形状のグルーブ３６の形成が可能ないかなる方法も適用可能である。
グルーブ３６のパターン及び深さは前述した通りなので、詳細な説明は省略する。
有機半導体層３５が形成された後には前記ＴＦＴ３０を覆うようにパッシベーション膜３８が形成されるが、このパッシベーション膜３８は単層または複数層の構造で形成されており、有機物、無機物、または有／無機複合物で形成されうる。
前記パッシベーション膜３８の上部には、ＯＬＥＤ４０の一つの電極である画素電極４１が形成され、その上部に画素定義膜３９が形成され、この画素定義膜３９に所定の開口部３９ａを形成した後、ＯＬＥＤ４０の有機発光膜４２を形成する。
前記ＯＬＥＤ ４０は、電流のフローによってＲ、Ｇ、Ｂの光を発光して所定の画像情報を表示するものであり、ＴＦＴ ３０のソース／ドレイン電極３４のうちいずれか１つの電極に連結された画素電極４１、全体画素を覆うように備えられた対向電極４３、及びそれら画素電極４１と対向電極４３との間に配置されて発光する有機発光膜４２で構成される。
前記画素電極４１と対向電極４３とは、前記有機発光膜４２により互いに絶縁されており、有機発光膜４２に相異なる極性の電圧を加えて有機発光膜４２で発光がなされるようにする。
前記有機発光膜４２には低分子または高分子有機膜が使われうるが、低分子有機膜を使用する場合、ホール注入層（ＨＩＬ：Ｈｏｌｅ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ）、ホール輸送層（ＨＴＬ：Ｈｏｌｅ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ）、発光層（ＥＭＬ：Ｅｍｉｓｓｉｏｎ Ｌａｙｅｒ）、電子輸送層（ＥＴＬ：Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ）、電子注入層（ＥＩＬ：Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ）などが単一あるいは複合の構造で積層されて形成され、使用可能な有機材料も銅フタロシアニン（ＣｕＰｃ）、Ｎ，Ｎ−ジ（ナフタレン−１−イル）−Ｎ，Ｎ’−ジフェニル−ベンジジン（ＮＰＢ）、トリス−８−ヒドロキシキノリンアルミニウム（Ａｌｑ３）などをはじめとして多様に適用可能である。それら低分子有機膜は真空蒸着法で形成される。
高分子有機膜の場合には、大体ＨＴＬ及びＥＭＬで備えられた構造を持つことができ、この時、前記ＨＴＬとしてＰＥＤＯＴ（ｐｏｌｙｅｔｈｙｌｅｎｅｔｈｉｏｘｙｔｈｉｏｐｈｅｎｅ）を使用し、ＥＭＬとしてＰＰＶ（Ｐｏｌｙ−Ｐｈｅｎｙｌｅｎｅｖｉｎｙｌｅｎｅ）系及びポリフルオレン系など高分子有機物質を使用し、これをスクリーン印刷やインクジェット印刷方法などで形成できる。
前記のような有機膜は必ずしもこれに限定されるものではなく、多様な実施例が適用されうることは言うまでもない。
前記画素電極４１はアノード電極の機能を行い、前記対向電極４３はカソード電極の機能を行うが、もちろん、それら画素電極４１と対向電極４３との極性は逆になっても構わない。
本発明は必ずしも前記のような構造に限定されるものではなく、多様な有機電界発光表示装置の構造がそのまま適用されうることは言うまでもない。
液晶表示装置の場合、これとは異なって、前記画素電極４１を覆う下部配向膜（図示せず）を形成することによって、液晶表示装置の下部基板の製造を完成する。
このように本発明によるＴＦＴは、図１３のように各副画素に搭載されることもあり、画像が具現されていないドライバ回路（図示せず）に搭載されることもある。
そして、有機電界発光表示装置は、基板３１としてフレキシブルなプラスチック基板を使用することが好ましい。
前記では本発明の望ましい実施例を参照して説明したが、当業者ならば特許請求の範囲に記載された本発明の思想及び領域から逸脱しない範囲内で本発明を多様に修正及び変更させうることが理解できる。
本発明の薄膜トランジスタは、液晶ディスプレイ素子や有機電界発光ディスプレイ素子または無機電界発光ディスプレイ素子など平板表示装置に適用できる。
本発明の望ましい一実施例によるＴＦＴの構造を図示した断面図である。 図１とグルーブの深さの異なる例を図示した部分拡大断面図である。 図１とグルーブの深さの異なる例を図示した部分拡大断面図である。 グルーブの多様な例を図示した平面図である。 グルーブの多様な例を図示した平面図である。 グルーブの多様な例を図示した平面図である。 グルーブの多様な例を図示した平面図である。 グルーブの多様な例を図示した平面図である。 グルーブの多様な例を図示した平面図である。 グルーブの多様な例を図示した平面図である。 グルーブの多様な例を図示した平面図である。 本発明の望ましいさらに他の一実施例によるＴＦＴの構造を図示した断面図である。 有機電界発光表示装置に前記ＴＦＴを適用した例を図示した図面である。
符号の説明
１０ ＴＦＴ
１１ 基板
１２ ゲート電極
１３ ゲート絶縁膜
１４ ソース／ドレイン電極
１５ 半導体層
１５ａ チャンネル領域
１５ｂ ソース／ドレイン領域
１６ グルーブ

Claims (50)

  1. ゲート電極と、
    前記ゲート電極と絶縁されたソース及びドレイン電極と、
    前記ゲート電極と絶縁され、前記ソース及びドレイン電極にそれぞれ接するソース及びドレイン領域と、前記ソース及びドレイン領域を連結するチャンネル領域とを持つ半導体層と、を含み、
    前記半導体層は、少なくともチャンネル領域を隣接した薄膜トランジスタと区別させるグルーブを持つことを特徴とする薄膜トランジスタ。
  2. 前記グルーブは閉曲線状であることを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 前記閉曲線状のグルーブ内に前記チャンネル領域が位置したことを特徴とする請求項２に記載の薄膜トランジスタ。
  4. 前記グルーブは少なくとも１対の平行線状であることを特徴とする請求項１に記載の薄膜トランジスタ。
  5. 前記グルーブの平行線の間に前記チャンネル領域が位置したことを特徴とする請求項４に記載の薄膜トランジスタ。
  6. 前記グルーブは少なくとも前記ソース領域、チャンネル領域、及びドレイン領域を連結する線にほぼ平行したことを特徴とする請求項１に記載の薄膜トランジスタ。
  7. 前記グルーブは、その深さが前記半導体層の厚さ以下であることを特徴とする請求項１に記載の薄膜トランジスタ。
  8. 前記グルーブの深さは前記半導体層の厚さ以上であり、前記半導体層の下部に位置した少なくとも一つの層の厚さ以下であることを特徴とする請求項１に記載の薄膜トランジスタ。
  9. 前記半導体層は半導体性有機物質で備えられたことを特徴とする請求項１に記載の薄膜トランジスタ。
  10. 前記半導体性有機物質は、ポリチオフェン及びその誘導体、ポリパラフェニレンビニレン及びその誘導体、ポリパラフェニレン及びその誘導体、ポリフロレン及びその誘導体、ポリチオフェンビニレン及びその誘導体、ポリチオフェン−ヘテロ環芳香族共重合体及びその誘導体からなる群、及びペンタセン、テトラセン、ナフタレンのオリゴアセン及びそれらの誘導体、α−６−チオフェン、α−５−チオフェンのオリゴチオフェン及びそれらの誘導体、金属を含有するまたは含有しないフタロシアニン及びそれらの誘導体、無水ピロメリット酸またはピロメリット酸ジイミド及びそれらの誘導体、ぺリレンテトラカルボン酸二無水物またはぺリレンテトラカルボンジイミド及びそれらの誘導体からなる群より選択された少なくともいずれか一つで備えられたことを特徴とする請求項９に記載の薄膜トランジスタ。
  11. 前記ゲート電極は基板上に所定パターンで形成され、
    前記ゲート電極を覆うように絶縁層がさらに備えられ、
    前記半導体層は前記絶縁層を覆うように備えられたことを特徴とする請求項１に記載の薄膜トランジスタ。
  12. 前記ソース及びドレイン電極は基板上に所定パターンで形成され、
    前記半導体層は、前記基板とソース及びドレイン電極とを覆うように備えられたことを特徴とする請求項１に記載の薄膜トランジスタ。
  13. ゲート電極と、前記ゲート電極と絶縁されたソース及びドレイン電極と、前記ゲート電極と絶縁され、前記ソース及びドレイン電極にそれぞれ接するソース及びドレイン領域及びそれらを連結するチャンネル領域を持つ半導体層と、を含む薄膜トランジスタの製造方法において、
    前記半導体層を形成する段階と、
    前記半導体層に、少なくともチャンネル領域を隣接した薄膜トランジスタと区別させるグルーブを形成する段階と、
    を含むことを特徴とする薄膜トランジスタの製造方法。
  14. 前記グルーブを形成する段階は、前記グルーブを閉曲線状にパターニングする段階であることを特徴とする請求項１３に記載の薄膜トランジスタの製造方法。
  15. 前記グルーブを閉曲線状にパターニングする段階は、前記閉曲線状のグルーブ内に前記チャンネル領域が位置するようにパターニングする段階であることを特徴とする請求項１４に記載の薄膜トランジスタの製造方法。
  16. 前記グルーブを形成する段階は、前記グルーブを少なくとも１対の平行線状にパターニングする段階であることを特徴とする請求項１３に記載の薄膜トランジスタの製造方法。
  17. 前記グルーブを少なくとも１対の平行線状にパターニングする段階は、前記グルーブの平行線間に前記チャンネル領域が位置するようにパターニングする段階であることを特徴とする請求項１６に記載の薄膜トランジスタの製造方法。
  18. 前記グルーブを形成する段階は、前記グルーブを少なくとも前記ソース領域、チャンネル領域、及びドレイン領域を連結する線にほぼ平行にパターニングする段階であることを特徴とする請求項１３に記載の薄膜トランジスタの製造方法。
  19. 前記グルーブを形成する段階は、前記グルーブの深さが前記半導体層の厚さ以下になるように形成することを特徴とする請求項１３に記載の薄膜トランジスタの製造方法。
  20. 前記グルーブを形成する段階は、前記グルーブの深さが前記半導体層の厚さ以上であり、前記半導体層の下部に位置した少なくとも一つの層の厚さ以下になるように形成することを特徴とする請求項１３に記載の薄膜トランジスタの製造方法。
  21. 前記半導体層は半導体性有機物質で形成されることを特徴とする請求項１３に記載の薄膜トランジスタの製造方法。
  22. 前記半導体性有機物質は、ポリチオフェン及びその誘導体、ポリパラフェニレンビニレン及びその誘導体、ポリパラフェニレン及びその誘導体、ポリフロレン及びその誘導体、ポリチオフェンビニレン及びその誘導体、ポリチオフェン−ヘテロ環芳香族共重合体及びその誘導体からなる群、及びペンタセン、テトラセン、ナフタレンのオリゴアセン及びそれらの誘導体、α−６−チオフェン、α−５−チオフェンのオリゴチオフェン及びそれらの誘導体、金属を含有するまたは含有しないフタロシアニン及びそれらの誘導体、無水ピロメリット酸またはピロメリット酸ジイミド及びそれらの誘導体、ぺリレンテトラカルボン酸二無水物またはぺリレンテトラカルボンジイミド及びそれらの誘導体からなる群より選択された少なくともいずれか一つで備えられたことを特徴とする請求項２１に記載の薄膜トランジスタの製造方法。
  23. 前記半導体層の形成段階以前に、
    基板上に前記ゲート電極を所定パターンで形成する段階と、
    前記ゲート電極を覆うように絶縁層を形成する段階と、がさらに含まれ、
    前記半導体層の形成段階は、前記半導体層を、前記絶縁層を覆うように形成する段階であることを特徴とする請求項１３に記載の薄膜トランジスタの製造方法。
  24. 前記半導体層の形成段階以前に、
    基板上に前記ソース及びドレイン電極を所定パターンで形成する段階がさらに含まれ、
    前記半導体層の形成段階は、前記半導体層を前記基板とソース及びドレイン電極とを覆うように形成する段階であることを特徴とする請求項１３に記載の薄膜トランジスタの製造方法。
  25. 前記半導体層にグルーブを形成する段階は、レーザーエッチング法によりなされることを特徴とする請求項１３に記載の薄膜トランジスタの製造方法。
  26. 複数個の画素を持つ発光領域と、
    前記各画素ごとに備えられた複数個の選択駆動回路と、を含み、
    前記各選択駆動回路は少なくとも一つの薄膜トランジスタを持つが、前記各薄膜トランジスタは、
    ゲート電極と、
    前記ゲート電極と絶縁されたソース及びドレイン電極と、
    前記ゲート電極と絶縁され、前記ソース及びドレイン電極にそれぞれ接するソース及びドレイン領域と、前記ソース及びドレイン領域を連結するチャンネル領域とを持つ半導体層と、を含み、
    前記半導体層は、少なくともチャンネル領域を隣接した薄膜トランジスタと区別させるグルーブを持つことを特徴とする平板表示装置。
  27. 前記グルーブは閉曲線状であることを特徴とする請求項２６に記載の平板表示装置。
  28. 前記閉曲線状のグルーブ内に前記チャンネル領域が位置したことを特徴とする請求項２７に記載の平板表示装置。
  29. 前記グルーブは少なくとも１対の平行線状であることを特徴とする請求項２６に記載の平板表示装置。
  30. 前記グルーブの平行線間に前記チャンネル領域が位置したことを特徴とする請求項２９に記載の平板表示装置。
  31. 前記グルーブは少なくとも前記ソース領域、チャンネル領域、及びドレイン領域を連結する線にほぼ平行したことを特徴とする請求項２６に記載の平板表示装置。
  32. 前記グルーブは、その深さが前記半導体層の厚さ以下であることを特徴とする請求項２６に記載の平板表示装置。
  33. 前記グルーブの深さは前記半導体層の厚さ以上であり、前記半導体層の下部に位置した少なくとも一つの層の厚さ以下であることを特徴とする請求項２６に記載の平板表示装置。
  34. 前記半導体層は半導体性有機物質で備えられたことを特徴とする請求項２６に記載の平板表示装置。
  35. 前記半導体性有機物質は、ポリチオフェン及びその誘導体、ポリパラフェニレンビニレン及びその誘導体、ポリパラフェニレン及びその誘導体、ポリフロレン及びその誘導体、ポリチオフェンビニレン及びその誘導体、ポリチオフェン−ヘテロ環芳香族共重合体及びその誘導体からなる群、及びペンタセン、テトラセン、ナフタレンのオリゴアセン及びそれらの誘導体、α−６−チオフェン、α−５−チオフェンのオリゴチオフェン及びそれらの誘導体、金属を含有するまたは含有しないフタロシアニン及びそれらの誘導体、無水ピロメリット酸またはピロメリット酸ジイミド及びそれらの誘導体、ぺリレンテトラカルボン酸二無水物またはぺリレンテトラカルボンジイミド及びそれらの誘導体からなる群より選択された少なくともいずれか一つで備えられたことを特徴とする請求項３４に記載の平板表示装置。
  36. 前記ゲート電極は基板上に所定パターンで形成され、
    前記ゲート電極を覆うように絶縁層がさらに備えられ、
    前記半導体層は前記絶縁層を覆うように備えられたことを特徴とする請求項２６に記載の平板表示装置。
  37. 前記ソース及びドレイン電極は基板上に所定パターンで形成され、
    前記半導体層は、前記基板とソース及びドレイン電極とを覆うように備えられたことを特徴とする請求項２７に記載の平板表示装置。
  38. 複数個の画素を持つ発光領域と、前記各画素ごとに備えられた複数個の選択駆動回路と、を含み、前記各選択駆動回路は少なくとも一つの薄膜トランジスタを持つが、前記各薄膜トランジスタは、ゲート電極と、前記ゲート電極と絶縁されたソース及びドレイン電極と、前記ゲート電極と絶縁され、前記ソース及びドレイン電極にそれぞれ接するソース及びドレイン領域及びそれらを連結するチャンネル領域を持つ半導体層と、を含む平板表示装置の製造方法において、
    前記半導体層を形成する段階と、
    前記半導体層に、少なくともチャンネル領域を隣接した薄膜トランジスタと区別させるグルーブを形成する段階と、
    を含むことを特徴とする平板表示装置の製造方法。
  39. 前記グルーブを形成する段階は、前記グルーブを閉曲線状にパターニングする段階であることを特徴とする請求項３８に記載の平板表示装置の製造方法。
  40. 前記グルーブを閉曲線状にパターニングする段階は、前記閉曲線状のグルーブ内に前記チャンネル領域が位置するようにパターニングする段階であることを特徴とする請求項３９に記載の平板表示装置の製造方法。
  41. 前記グルーブを形成する段階は、前記グルーブを少なくとも１対の平行線状にパターニングする段階であることを特徴とする請求項３８に記載の平板表示装置の製造方法。
  42. 前記グルーブを少なくとも１対の平行線状にパターニングする段階は、前記グルーブの平行線の間に前記チャンネル領域が位置するようにパターニングする段階であることを特徴とする請求項４１に記載の平板表示装置の製造方法。
  43. 前記グルーブを形成する段階は、前記グルーブを少なくとも前記ソース領域、チャンネル領域、及びドレイン領域を連結する線にほぼ平行にパターニングする段階であることを特徴とする請求項３８に記載の平板表示装置の製造方法。
  44. 前記グルーブを形成する段階は、前記グルーブの深さが前記半導体層の厚さ以下になるように形成することを特徴とする請求項３８に記載の平板表示装置の製造方法。
  45. 前記グルーブを形成する段階は、前記グルーブの深さが前記半導体層の厚さ以上であり、前記半導体層の下部に位置した少なくとも一つの層の厚さ以下になるように形成することを特徴とする請求項３８に記載の平板表示装置の製造方法。
  46. 前記半導体層は半導体性有機物質で形成されることを特徴とする請求項３８に記載の平板表示装置の製造方法。
  47. 前記半導体性有機物質は、ポリチオフェン及びその誘導体、ポリパラフェニレンビニレン及びその誘導体、ポリパラフェニレン及びその誘導体、ポリフロレン及びその誘導体、ポリチオフェンビニレン及びその誘導体、ポリチオフェン−ヘテロ環芳香族共重合体及びその誘導体からなる群、及びペンタセン、テトラセン、ナフタレンのオリゴアセン及びそれらの誘導体、α−６−チオフェン、α−５−チオフェンのオリゴチオフェン及びそれらの誘導体、金属を含有するまたは含有しないフタロシアニン及びそれらの誘導体、無水ピロメリット酸またはピロメリット酸ジイミド及びそれらの誘導体、ぺリレンテトラカルボン酸二無水物またはぺリレンテトラカルボンジイミド及びそれらの誘導体からなる群より選択された少なくともいずれか一つで備えられたことを特徴とする請求項４６に記載の平板表示装置の製造方法。
  48. 前記半導体層の形成段階以前に、
    基板上に前記ゲート電極を所定パターンで形成する段階と、
    前記ゲート電極を覆うように絶縁層を形成する段階と、がさらに含まれ、
    前記半導体層の形成段階は、前記半導体層を前記絶縁層を覆うように形成する段階であることを特徴とする請求項３８に記載の薄膜トランジスタの製造方法。
  49. 前記半導体層の形成段階以前に、
    基板上に前記ソース及びドレイン電極を所定パターンで形成する段階がさらに含まれ、
    前記半導体層の形成段階は、前記半導体層を前記基板とソース及びドレイン電極とを覆うように形成する段階であることを特徴とする請求項３８に記載の平板表示装置の製造方法。
  50. 前記半導体層にグルーブを形成する段階は、レーザーエッチング法によりなされることを特徴とする請求項３８に記載の平板表示装置の製造方法。
JP2005042920A 2004-05-22 2005-02-18 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを具備した平板表示装置、及び該平板表示装置の製造方法 Pending JP2005340771A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040036635A KR100544144B1 (ko) 2004-05-22 2004-05-22 박막 트랜지스터 및 이를 구비한 평판표시장치

Publications (1)

Publication Number Publication Date
JP2005340771A true JP2005340771A (ja) 2005-12-08

Family

ID=36773437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005042920A Pending JP2005340771A (ja) 2004-05-22 2005-02-18 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを具備した平板表示装置、及び該平板表示装置の製造方法

Country Status (5)

Country Link
US (1) US7442960B2 (ja)
EP (1) EP1598860A3 (ja)
JP (1) JP2005340771A (ja)
KR (1) KR100544144B1 (ja)
CN (1) CN100565925C (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165834A (ja) * 2005-12-09 2007-06-28 Samsung Sdi Co Ltd 有機薄膜トランジスタ及びそれを含む平板ディスプレイ装置
JP2008524839A (ja) * 2004-12-16 2008-07-10 プラスティック ロジック リミテッド 電子デバイスアレイ
CN101931051A (zh) * 2009-06-22 2010-12-29 索尼公司 薄膜晶体管和用于制造薄膜晶体管的方法
JP2012084859A (ja) * 2010-09-15 2012-04-26 Semiconductor Energy Lab Co Ltd 液晶表示装置、及びその作製方法
JP2013122580A (ja) * 2011-11-11 2013-06-20 Semiconductor Energy Lab Co Ltd 液晶表示装置、ｅｌ表示装置、及びその作製方法
JP2013131742A (ja) * 2011-11-25 2013-07-04 Semiconductor Energy Lab Co Ltd 半導体装置、およびその作製方法
JP2013149961A (ja) * 2011-12-23 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体装置、およびその作製方法
JP2015065390A (ja) * 2013-09-26 2015-04-09 凸版印刷株式会社 薄膜トランジスタアレイおよび画像表示装置
WO2016042962A1 (ja) * 2014-09-18 2016-03-24 富士フイルム株式会社 半導体装置の製造方法および半導体装置
WO2018150916A1 (ja) * 2017-02-15 2018-08-23 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100647690B1 (ko) * 2005-04-22 2006-11-23 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR100647693B1 (ko) * 2005-05-24 2006-11-23 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
KR100752374B1 (ko) 2005-11-11 2007-08-27 삼성에스디아이 주식회사 유기 박막 트랜지스터의 제조방법
KR100751360B1 (ko) * 2006-01-02 2007-08-22 삼성에스디아이 주식회사 유기 박막 트랜지스터의 제조 방법, 이로부터 제조된 유기박막 트랜지스터 및 이를 포함하는 평판 표시 장치
KR101424012B1 (ko) 2008-03-04 2014-08-04 삼성디스플레이 주식회사 표시장치와 그 제조방법
KR101274719B1 (ko) * 2010-06-11 2013-06-25 엘지디스플레이 주식회사 박막트랜지스터 기판 및 그 제조 방법과 그를 가지는 평판 표시 소자
US8797487B2 (en) * 2010-09-10 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Transistor, liquid crystal display device, and manufacturing method thereof
CN102790056B (zh) 2012-08-13 2014-12-10 京东方科技集团股份有限公司 阵列基板及其制作方法、goa单元制作方法及显示装置
KR101949861B1 (ko) * 2012-10-10 2019-02-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN104538413B (zh) * 2015-02-03 2018-03-23 重庆京东方光电科技有限公司 阵列基板及其制作方法、显示装置
JP2016146422A (ja) * 2015-02-09 2016-08-12 株式会社ジャパンディスプレイ 表示装置
GB2556313B (en) * 2016-02-10 2020-12-23 Flexenable Ltd Semiconductor patterning

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63119579A (ja) * 1986-11-07 1988-05-24 Ricoh Co Ltd 薄膜トランジスター
JPH0818125A (ja) * 1994-06-28 1996-01-19 Hitachi Ltd 電界効果型トランジスタ、その製造方法及びそれを用いた液晶表示装置
JPH0832072A (ja) * 1994-07-13 1996-02-02 Fuji Xerox Co Ltd 半導体装置
JP2004140012A (ja) * 2002-10-15 2004-05-13 Seiko Epson Corp 半導体装置及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133610A (en) * 1998-01-20 2000-10-17 International Business Machines Corporation Silicon-on-insulator chip having an isolation barrier for reliability and process of manufacture
GB2362262A (en) * 2000-05-11 2001-11-14 Ibm Thin film transistor (TFT) with conductive channel which may be p-type or n-type in response to a gate voltage
JP3415602B2 (ja) * 2000-06-26 2003-06-09 鹿児島日本電気株式会社 パターン形成方法
KR20040043116A (ko) * 2001-04-10 2004-05-22 사르노프 코포레이션 유기 박막 트랜지스터를 이용한 고성능 액티브 매트릭스화소 제공방법 및 제공장치
JP4653374B2 (ja) * 2001-08-23 2011-03-16 セイコーエプソン株式会社 電気光学装置の製造方法
US6885146B2 (en) * 2002-03-14 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates
US6838321B2 (en) * 2002-09-26 2005-01-04 Mitsubishi Denki Kabushiki Kaisha Semiconductor substrate with defects reduced or removed and method of manufacturing the same, and semiconductor device capable of bidirectionally retaining breakdown voltage and method of manufacturing the same
JP2004152958A (ja) * 2002-10-30 2004-05-27 Pioneer Electronic Corp 有機半導体装置
US7123332B2 (en) * 2003-05-12 2006-10-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, electronic device having the same, and semiconductor device
TWI222546B (en) * 2003-05-28 2004-10-21 Au Optronics Corp TFT LCD and manufacturing method thereof
US20050082492A1 (en) * 2003-10-17 2005-04-21 Wei-Chuan Lin Image detector with tandem-gate TFT
KR100585410B1 (ko) * 2003-11-11 2006-06-07 엘지.필립스 엘시디 주식회사 구동회로 일체형 액정표시장치의 스위칭 소자 및 구동소자및 그 제조방법
US7223641B2 (en) * 2004-03-26 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, liquid crystal television and EL television

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63119579A (ja) * 1986-11-07 1988-05-24 Ricoh Co Ltd 薄膜トランジスター
JPH0818125A (ja) * 1994-06-28 1996-01-19 Hitachi Ltd 電界効果型トランジスタ、その製造方法及びそれを用いた液晶表示装置
JPH0832072A (ja) * 1994-07-13 1996-02-02 Fuji Xerox Co Ltd 半導体装置
JP2004140012A (ja) * 2002-10-15 2004-05-13 Seiko Epson Corp 半導体装置及びその製造方法

Cited By (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008524839A (ja) * 2004-12-16 2008-07-10 プラスティック ロジック リミテッド 電子デバイスアレイ
JP2007165834A (ja) * 2005-12-09 2007-06-28 Samsung Sdi Co Ltd 有機薄膜トランジスタ及びそれを含む平板ディスプレイ装置
JP4550030B2 (ja) * 2005-12-09 2010-09-22 三星モバイルディスプレイ株式會社 有機薄膜トランジスタ及びそれを含む平板ディスプレイ装置
US8222631B2 (en) 2005-12-09 2012-07-17 Samsung Mobile Display Co., Ltd. Organic thin film transistor and flat display device having the same
CN101931051A (zh) * 2009-06-22 2010-12-29 索尼公司 薄膜晶体管和用于制造薄膜晶体管的方法
CN101931051B (zh) * 2009-06-22 2013-03-06 索尼公司 薄膜晶体管和用于制造薄膜晶体管的方法
JP2012084859A (ja) * 2010-09-15 2012-04-26 Semiconductor Energy Lab Co Ltd 液晶表示装置、及びその作製方法
JP2017108145A (ja) * 2011-11-11 2017-06-15 株式会社半導体エネルギー研究所 半導体装置
US9576982B2 (en) 2011-11-11 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, EL display device, and manufacturing method thereof
US12046604B2 (en) 2011-11-11 2024-07-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device, EL display device, and manufacturing method thereof
JP2013122580A (ja) * 2011-11-11 2013-06-20 Semiconductor Energy Lab Co Ltd 液晶表示装置、ｅｌ表示装置、及びその作製方法
US9991293B2 (en) 2011-11-25 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013131742A (ja) * 2011-11-25 2013-07-04 Semiconductor Energy Lab Co Ltd 半導体装置、およびその作製方法
JP2013149961A (ja) * 2011-12-23 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体装置、およびその作製方法
JP2017038078A (ja) * 2011-12-23 2017-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2018014533A (ja) * 2011-12-23 2018-01-25 株式会社半導体エネルギー研究所 半導体装置
US9923000B2 (en) 2011-12-23 2018-03-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2015065390A (ja) * 2013-09-26 2015-04-09 凸版印刷株式会社 薄膜トランジスタアレイおよび画像表示装置
WO2016042962A1 (ja) * 2014-09-18 2016-03-24 富士フイルム株式会社 半導体装置の製造方法および半導体装置
JPWO2016042962A1 (ja) * 2014-09-18 2017-06-15 富士フイルム株式会社 半導体装置の製造方法および半導体装置
WO2018150916A1 (ja) * 2017-02-15 2018-08-23 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
JPWO2018150916A1 (ja) * 2017-02-15 2019-12-12 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
JP7092041B2 (ja) 2017-02-15 2022-06-28 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法

Also Published As

Publication number Publication date
EP1598860A3 (en) 2007-01-10
US20050258487A1 (en) 2005-11-24
KR20050111487A (ko) 2005-11-25
US7442960B2 (en) 2008-10-28
CN1783515A (zh) 2006-06-07
EP1598860A2 (en) 2005-11-23
KR100544144B1 (ko) 2006-01-23
CN100565925C (zh) 2009-12-02

Similar Documents

Publication Publication Date Title
JP2005340771A (ja) 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを具備した平板表示装置、及び該平板表示装置の製造方法
JP4224038B2 (ja) 薄膜トランジスタ，その製造方法及び該薄膜トランジスタを備える平板ディスプレイ装置
JP4472664B2 (ja) 平板表示装置
EP1675196B1 (en) Method for manufacturing a thin film transistor and a flat panel display
JP4358152B2 (ja) 薄膜トランジスタ及びそれを備えた平板表示装置
KR100696522B1 (ko) 평판표시장치
JP2010239143A (ja) 薄膜トランジスタ，および薄膜トランジスタを具備した平板ディスプレイ装置
US20050121677A1 (en) Capacitor and flat panel display having the same
US8710502B2 (en) Thin film transistor and flat panel display device including the same
JP4602920B2 (ja) 有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、及び有機薄膜トランジスタの製造方法
KR100719546B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법
KR100563060B1 (ko) 박막 트랜지스터를 구비한 평판표시장치
KR100696525B1 (ko) 평판표시장치
KR100647686B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치
KR20050077832A (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100603329B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100669702B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100592270B1 (ko) 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100719567B1 (ko) 평판 표시장치 및 그 제조방법
KR100813852B1 (ko) 유기 전계 발광 표시장치 및 이를 제조하는 방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090126

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100506

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110405