WO2018150916A1 - 薄膜トランジスタアレイおよびその製造方法 - Google Patents

薄膜トランジスタアレイおよびその製造方法 Download PDF

Info

Publication number
WO2018150916A1
WO2018150916A1 PCT/JP2018/003676 JP2018003676W WO2018150916A1 WO 2018150916 A1 WO2018150916 A1 WO 2018150916A1 JP 2018003676 W JP2018003676 W JP 2018003676W WO 2018150916 A1 WO2018150916 A1 WO 2018150916A1
Authority
WO
WIPO (PCT)
Prior art keywords
film transistor
thin film
pattern
disconnection
transistor array
Prior art date
Application number
PCT/JP2018/003676
Other languages
English (en)
French (fr)
Inventor
誠 西澤
Original Assignee
凸版印刷株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 凸版印刷株式会社 filed Critical 凸版印刷株式会社
Priority to JP2018568112A priority Critical patent/JP7092041B2/ja
Publication of WO2018150916A1 publication Critical patent/WO2018150916A1/ja
Priority to US16/529,003 priority patent/US10847549B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods

Definitions

  • the present invention relates to a thin film transistor array and a method for manufacturing the same.
  • organic functional elements such as organic EL (electroluminescence) elements, organic solar cells, and organic thin film transistors have been actively developed.
  • organic functional elements it is generally necessary to pattern-form an organic functional layer having a film thickness of about several nm to several ⁇ m on the substrate.
  • a printing method using a printing plate called a flexographic plate formed of resin, rubber or the like is sometimes called flexographic printing as distinguished from others.
  • a letterpress printing apparatus In the relief printing apparatus shown in FIG. 11, a rotary plate cylinder 7 on which a printing relief plate 8 is mounted, an anilox roll 6 for supplying ink 5 to the plate surface of the relief plate 8, and ink 5 on the anilox roll 6. It has an ink chamber 3 to be supplied, a doctor 4 for scraping off excess ink on the anilox roll, and a substrate surface plate 1 on which the substrate to be printed 2 is placed.
  • a blade made of a metal plate, a resin plate or the like, or a roll having a resin or rubber formed on the outer periphery is often used.
  • the unexpected region functions as a channel, so the range in which the source electrode and the drain electrode can be formed is narrow. As a result, the degree of freedom in electrode design is reduced.
  • the present invention has been made in view of such problems, and has a thin film transistor array structure capable of obtaining stable transistor characteristics with a high degree of freedom in electrode design and a high on / off ratio, and a thin film transistor array including the thin film transistor array.
  • the object is to provide a method of manufacturing with high throughput.
  • One aspect of the invention for solving the above problems is a thin film transistor including an insulating substrate, a gate electrode, a gate insulating film, a source electrode, a drain electrode, and a channel region formed between the source electrode and the drain electrode.
  • the disconnection pattern is a thin film transistor array having a maximum film thickness of 200 nm to 3000 nm.
  • the disconnection pattern may have one or more apexes in a cross section perpendicular to the extending direction of the disconnection pattern.
  • the disconnection pattern may have two apexes in a cross section perpendicular to the extending direction of the disconnection pattern.
  • the disconnection pattern may have one top portion other than the center in the width direction of the disconnection pattern in a cross section orthogonal to the extending direction of the disconnection pattern.
  • the disconnection pattern may have an angle of 100 ° or less with respect to the two closest inflection points on the both ends of the top in the cross section orthogonal to the extending direction of the disconnection pattern.
  • the insulating material used for the disconnection pattern may have a surface energy of 30 mN / m or more.
  • Another aspect of the present invention is a method for manufacturing the above-described thin film transistor array, the step of forming at least a gate electrode, a gate insulating film, a source electrode, and a drain electrode on an insulating substrate, a gate insulating film, Forming a plurality of stripe-shaped disconnection patterns on the source electrode and the drain electrode by printing using an insulating material; and forming a plurality of stripe-shaped semiconductor patterns orthogonal to the disconnection pattern by printing; In the step of forming a plurality of semiconductor patterns, the semiconductor pattern is disconnected at a portion orthogonal to the disconnection pattern.
  • a thin film transistor array structure capable of obtaining stable transistor characteristics with a high degree of freedom in electrode design and a high on / off ratio, and a method for manufacturing the thin film transistor array with high throughput. Can do.
  • FIG. 1 is a schematic view showing a configuration example of a general thin film transistor element.
  • FIG. 2 is a schematic diagram showing a configuration example of a general thin film transistor array.
  • FIG. 3 is a schematic view showing a configuration example of a general thin film transistor element.
  • FIG. 4 is a schematic diagram showing a configuration example of a general thin film transistor array.
  • FIG. 5 is a schematic view showing a thin film transistor device according to an embodiment of the present invention.
  • FIG. 6 is a schematic view showing a thin film transistor array according to an embodiment of the present invention.
  • FIG. 7 is a cross-sectional view showing an example of the cross-sectional shape of the disconnection pattern.
  • FIG. 8 is a cross-sectional view showing an example of the cross-sectional shape of the disconnection pattern.
  • FIG. 8 is a cross-sectional view showing an example of the cross-sectional shape of the disconnection pattern.
  • FIG. 9 is a cross-sectional view showing an example of the cross-sectional shape of the disconnection pattern.
  • FIG. 10 is an explanatory diagram of printed matter behavior by the relief printing method.
  • FIG. 11 is a schematic diagram illustrating a configuration example of a general relief printing apparatus.
  • FIG. 1 shows a general thin film transistor element 100
  • FIG. 2 shows a thin film transistor array 101 in which a plurality of thin film transistor elements 100 are arranged in a matrix
  • 1A is a cross-sectional view of the thin film transistor element 100
  • FIG. 1B is a plan view of the thin film transistor element 100.
  • a gate electrode 13 and a capacitor electrode (not shown) are formed on an insulating substrate 11, and a gate insulating film 12 is laminated thereon.
  • a channel region 16 ′ is formed between the source electrode 14 and the drain electrode 15 in a region overlapping the gate electrode 13 in a plan view on the gate insulating film 12.
  • the thin film transistor element 100 is formed by forming the semiconductor layer 16 in the channel region 16 ′. If necessary, a protective layer, an interlayer insulating layer, an upper pixel electrode, and the like are further formed on the upper layer (not shown in the drawing).
  • the semiconductor layer 16 can be formed only in the channel region, and the thin film transistor array 101 in which the semiconductor layer 16 is separated for each thin film transistor element 100 as shown in FIG. can do.
  • the formation of the semiconductor layer using the ink jet method tends to have problems in the production process.
  • FIG. 3 shows a thin film transistor element 200 on which a semiconductor layer 16 is stripe-printed using a flexographic printing method
  • FIG. 4 shows a thin film transistor array 201 configured by arranging a plurality of thin film transistor elements 200 in a matrix.
  • the semiconductor layer 16 is formed across the plurality of thin film transistor elements 200.
  • the functional problem of the thin film transistor array 201 is likely to be held as described above.
  • FIG. 5 shows a thin film transistor element 300 according to an embodiment of the present invention
  • FIG. 6 shows a thin film transistor array 301 formed by arranging a plurality of thin film transistor elements 300 in a matrix.
  • the thin film transistor element 300 includes an insulating substrate 11, a gate electrode 13 formed on the insulating substrate 11, a gate insulating film 12 formed so as to cover the insulating substrate 11 and the gate electrode 13, A source electrode 14 and drain electrodes 15 and 18 formed on the gate insulating film 12, and a channel region 16 ′ formed between the source electrode 14 and drain electrode 15 are included.
  • the thin film transistor array 301 includes a thin film transistor array 301 arranged in a matrix, and a stripe-shaped disconnection pattern 17 formed over a plurality of thin film transistor elements 300 using an insulating material.
  • the semiconductor pattern 16 includes a stripe-shaped semiconductor pattern 16 which is orthogonal to the disconnection pattern 17 and is formed over the channel region 16 ′ of the plurality of thin film transistor elements 300 and disconnected at the intersection with the disconnection pattern 17.
  • the disconnection pattern 17 has a maximum film thickness of 200 nm or more and 3000 nm or less.
  • the method of manufacturing the thin film transistor array 301 includes a step of forming at least the gate electrode 13, the gate insulating film 12, the source electrode 14, and the drain electrode 15 on the insulating substrate 11, and the gate insulating film 12, the source electrode 14, and the drain electrode.
  • 15 includes a step of forming a plurality of stripe-shaped disconnection patterns 17 by printing using an insulating material, and a step of forming a plurality of stripe-shaped semiconductor patterns 16 orthogonal to the disconnection pattern 17 by printing. .
  • the semiconductor pattern 16 is physically or electrically disconnected at a portion orthogonal to the disconnection pattern 17 in the step of forming a plurality of semiconductor patterns 16. Specifically, the semiconductor pattern 16 is printed so as to be orthogonal to the disconnection pattern 17, so that the portion printed on the gate insulating film 12 and the disconnection pattern 17 are printed on the semiconductor pattern 16. Part occurs. Since the disconnection pattern 17 is formed with a predetermined film thickness, a shearing force is applied to the semiconductor pattern 16 in the thickness direction of the thin film transistor array 301 between the two portions (near the width direction end of the disconnection pattern 17). appear.
  • the semiconductor pattern 16 is cut at a portion orthogonal to the disconnection pattern 17, more specifically, at the end in the width direction of the disconnection pattern 17, as shown in FIG. As shown in FIGS. 5 and 6, the semiconductor pattern 16 may partially remain on the disconnection pattern 17 after being disconnected.
  • the thin film transistor element 300 can be separated for each element because the semiconductor pattern 16 is disconnected by the disconnection pattern 17. Therefore, the thin film transistor array 301 having a high degree of freedom in electrode design, a high on / off ratio, and stable transistor characteristics can be manufactured with high throughput. Therefore, it is possible to solve both the problem in the production process and the problem in the function of the thin film transistor array.
  • the material used for the disconnection pattern 17 is not particularly limited as long as it has sufficient insulating properties. However, if the disconnection pattern 17 has strong liquid repellency with respect to the semiconductor ink, the film thickness in the extending direction of the semiconductor pattern 16 may fluctuate when the semiconductor pattern 16 is printed. For this reason, it is better that the materials used for the disconnection pattern 17 and the semiconductor pattern 16 are wet, and for general organic semiconductor ink, the surface energy of the material of the disconnection pattern 17 is 30 mN / m or more. A more stable effect can be obtained.
  • the disconnection pattern 17 needs to be formed in a direction orthogonal to the extending direction of the semiconductor pattern 16 in order to disconnect the semiconductor pattern 16 extending over the plurality of thin film transistor elements 300, and needs a certain thickness. is there.
  • the film thickness of the semiconductor layer of the organic thin film transistor element is often 100 nm or less. In this case, it is difficult to form a disconnected shape unless the maximum film thickness of the pattern 17 for disconnection is 200 nm or more.
  • the semiconductor pattern 16 is formed by the flexographic printing method, if the maximum film thickness of the pattern 17 for disconnection exceeds 3000 nm, the semiconductor ink does not sufficiently contact the gate insulating layer 12, and the transferability deteriorates.
  • the disconnection pattern 17 disconnects the semiconductor pattern 16 when the cross-sectional shape (hereinafter referred to as a cross-sectional shape for convenience) orthogonal to the extending direction of the disconnection pattern 17 is a moderately convex shape or a rectangular shape. There is a possibility that it cannot be done.
  • 7 to 9 show examples of the cross-sectional shape of the disconnection pattern 17. As shown in FIGS. 7 to 9, the angle ⁇ with respect to the two closest inflection points 20 on the both ends of the top portion 19 is important for the cross-sectional shape of the disconnection pattern 17.
  • the inflection point means the maximum point or the end point of the curvature change rate in the contour line of the cross-sectional shape. That is, in order to reliably perform the disconnection when the semiconductor pattern 16 is formed.
  • the angle ⁇ formed by a virtual straight line connecting the top 19 and each of the two inflection points 20 closest to the top on both sides of the top 19 is preferably 100 ° or less. At larger angles, the semiconductor pattern 16 may remain partially connected depending on the viscosity and leveling properties of the semiconductor ink.
  • the cross-sectional shape of the disconnection pattern 17 may be a convex shape as shown in FIG. 7, or may be a concave shape having two apexes 19 as shown in FIG. Further, as shown in FIG. 9, the semiconductor pattern 16 can be disconnected more easily when the top portion 19 is located at a position other than the center of the cross-sectional shape in the width direction.
  • FIG. 10 shows changes in the shape of the ink printed by the relief printing method.
  • the ink 5 of the convex portion 10 on the relief plate 8 shown in FIG. 11 is pressed against the substrate 2 ((a) in FIG. 10), and then the ink 5 is separated from the convex portion 10 by the separation of the convex portion 10 from the substrate 2.
  • the printed material 9 is formed as shown in FIG. 10B by being transferred separately from the substrate 2 and drying the solvent in the ink.
  • the printed matter 9 as shown in FIG. 10C can be formed while maintaining the state shown in FIG.
  • the material used for the insulating substrate 11 is not particularly limited, but a glass substrate, a silicon wafer, or the like is easy to use. In order to form a flexible transistor, it is necessary to use a flexible substrate. In that case, generally, plastic materials such as polyethylene terephthalate (PET), polyimide, polyethersulfone (PES), polyethylene naphthalate (PEN), and polycarbonate are easily used. Since strength and heat resistance differ depending on the material, it is preferable to select a material suitable for each manufacturing process.
  • PET polyethylene terephthalate
  • PES polyethersulfone
  • PEN polyethylene naphthalate
  • polycarbonate Since strength and heat resistance differ depending on the material, it is preferable to select a material suitable for each manufacturing process.
  • the material used for the electrode material such as the gate electrode 13, the source electrode 14, and the drain electrode 15 is not particularly limited, but is generally a metal such as gold, platinum, silver, or nickel, an oxide film, or a conductive material. There are polymers.
  • a method for forming each electrode is not particularly limited, and a dry process such as vapor deposition or sputtering or a wet process such as coating or printing can be used in consideration of the influence on other layers.
  • the material used for the gate insulating film 12 is not particularly limited, and can be freely selected as long as it functions sufficiently as the gate insulating film 12.
  • polyvinyl phenol, polymethyl methacrylate, polyimide, polyvinyl alcohol, epoxy resin, PET, PEN, PES, or the like may be used.
  • the material used for the semiconductor pattern 16 is not particularly limited, and polymer materials such as polyiophene, polyallylamine, fluorenebithiophene copolymer, and derivatives thereof are generally used as organic semiconductor materials. Low molecular materials such as pentacene, tetracene, copper phthalocyanine, penylene, and derivatives thereof can be used.
  • the organic thin film transistor array 301 includes the disconnection pattern 17 that extends over the plurality of thin film transistor elements 300, thereby printing the stripe-shaped semiconductor pattern 16 across the plurality of thin film transistor elements 300.
  • the semiconductor pattern 16 can be disconnected by each thin film transistor element 300, each thin film transistor element 300 can be electrically independent. Therefore, the on / off ratio of the completed element is high, and the transistor characteristics are stable.
  • the semiconductor pattern 16 and the disconnection pattern 17 have a relatively simple patterning method, the organic thin film transistor array 301 can be manufactured with high throughput.
  • Example 1 A thin film transistor array 301 using glass as the insulating substrate 11 was formed. In the thin film transistor array 301, 100 thin film transistors 300 and 100 horizontal thin film transistor elements 300 are arranged at equal intervals.
  • Silver ink was printed on an insulating substrate 11 made of glass, and dried on a hot plate at 180 ° C. for 1 hour to form a gate electrode 13 and a capacitor electrode having a film thickness of 100 nm.
  • polyvinyl phenol was applied by a spin coating method and dried on a hot plate at 180 ° C. for 1 hour to form a gate insulating film 12.
  • Silver ink was printed on the gate insulating film 12, dried on a hot plate at 180 ° C. for 1 hour to form a source electrode 14 and a drain electrode 15 having a film thickness of 100 nm, thereby defining a channel region.
  • An epoxy resin material paste was formed as the disconnection pattern 17 by flexographic printing.
  • the printer shown in FIG. 11 was used for the flexographic printing. After printing, it was dried on a hot plate at 200 ° C. for 1 hour.
  • the cross-sectional shape of the disconnection pattern 17 was adjusted by adjusting the printing speed.
  • the thickness of the formed disconnection pattern 17 was 3000 nm.
  • the cross-sectional shape of the disconnection pattern 17 has a concave shape as shown in FIG. 8, and is a virtual straight line connecting one apex and two inflection points closest to the apex on both sides of the apex.
  • the angle formed was about 70 ° and the other side was 65 °.
  • the surface energy of the epoxy resin material used was 30.9 mN / m.
  • a semiconductor pattern prepared by flexographic printing was used to form a semiconductor pattern 16 using a semiconductor ink prepared by adjusting TIPS pentacene to 1.0 wt% with tetralin.
  • the printer shown in FIG. 11 was used for the flexographic printing.
  • As the letterpress plate one having a photosensitive resin convex portion formed in a stripe shape was used.
  • a semiconductor material was printed in a stripe shape with a film thickness of 55 nm in a direction orthogonal to the disconnection pattern 17 and across the channel regions 16 ′ in the plurality of thin film transistor elements 300. After printing, drying was performed using an oven at 150 ° C. for 1 hour under 1 to 4 hPa. In the thin film transistor array 301, printing was performed so that one semiconductor pattern 17 stripe straddled 100 thin film transistor elements 300 and 100 columns of semiconductor pattern patterns 17 were arranged.
  • a protective layer was formed by flexographic printing using a fluorine-based resin that is a fluorine-containing compound as a protective layer material.
  • the printer shown in FIG. 11 was used for the flexographic printing.
  • As the relief plate one having a photosensitive resin convex portion formed in a stripe shape was used, and the protective layer was printed so as to cover the entire surface of the semiconductor layer. After printing, it was dried on a hot plate at 150 ° C. for 1 hour.
  • an epoxy resin material paste was used, and a spin coat method and a photolithography method were used.
  • a silver paste was formed by screen printing as the upper pixel electrode.
  • Example 2 Example 1 was the same as Example 1 except that printing was performed so that the film thickness of the disconnection pattern 17 was 1500 nm.
  • Example 3 Example 1 was the same as Example 1 except that printing was performed so that the film thickness of the disconnection pattern 17 was 200 nm.
  • Example 1 The process was the same as Example 1 except that the disconnection pattern 17 forming step was not performed.
  • Example 2 It was the same as Example 1 except that the film thickness of the pattern 17 for disconnection was 3300 nm.
  • Example 3 It was the same as Example 1 except that the film thickness of the pattern 17 for disconnection was 150 nm.
  • Example 4 It was the same as Example 1 except that the surface energy of the epoxy resin material used for the pattern 17 for disconnection used the thing of 28.5 mN / m.
  • the thin film transistor array having a good on / off ratio and stable transistor characteristics can be obtained by the thin film transistor array manufacturing method according to the present invention.
  • the present invention is useful when it is desired to manufacture a thin film transistor array having a high degree of freedom in electrode design, a high on / off ratio, and stable transistor characteristics with high throughput.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

電極設計の自由度が高く、さらにオンオフ比が高く、安定的なトランジスタ特性を得ることができる薄膜トランジスタアレイの構造と、その薄膜トランジスタアレイを高スループットで製造する方法を提供する。絶縁基板と、ゲート電極と、ゲート絶縁膜と、ソース電極と、ドレイン電極と、ソース電極及びドレイン電極間に形成されたチャネル領域とを含む薄膜トランジスタ素子をマトリクス状に並べた薄膜トランジスタアレイであって、絶縁性材料を用いて、複数の前記薄膜トランジスタ素子にわたって形成されたストライプ形状の断線用パターンと、断線用パターンに直交するとともに、複数の薄膜トランジスタ素子のチャネル領域にわたって形成され、断線用パターンとの交点において断線したストライプ形状の半導体パターンとをさらに含み、断線用パターンは、最大膜厚が２００ｎｍ以上かつ３０００ｎｍ以下である。

Description

薄膜トランジスタアレイおよびその製造方法
　本発明は、薄膜トランジスタアレイおよびその製造方法に関する。
　近年、有機、無機問わずインキ化した機能性材料を用いて、印刷法によって機能性を持った素子を作成するプリンテッドエレクトロニクスについての研究、開発が盛んに行われている。
　プリンテッドエレクトロニクスについては、有機ＥＬ（エレクトロルミネッセンス）素子や有機太陽電池、有機薄膜トランジスタなどの有機機能性素子の開発が盛んに行われている。これらの有機機能性素子は、一般に数ｎｍから数μｍ程度の膜厚を有する有機機能層を基板上にパターン形成する必要がある。
　プリンテッドエレクトロニクスの分野において用いられる印刷方式には様々なものがあるが、代表的なものとしては、昔からある凸版印刷、凹版印刷、平版印刷、孔版印刷などに加えて、インキジェット印刷を代表とする比較的新しい方式などがあり、用いられるインキや基材などによって多種多様に選択される。凸版印刷、凹版印刷、平版印刷、孔版印刷などは、目的とする印刷パターンに対して版を作成、使用するため有版印刷と呼ばれる。一方で、インキジェット印刷などは所望の位置に直接インキを転写させ、パターンを問わず版を用いないため無版印刷と呼ばれる。
　また、それぞれの印刷方式のなかでも使用部材などによってさらに細分化される。例えば凸版印刷法では、樹脂やゴムなどで形成されたフレキソ版と呼ばれる印刷版を用いる印刷方式をその他と区別してフレキソ印刷と呼ぶこともある。
　他にも、スピンコート法、バーコート法、突出コート法、ディップコート法等の比較的簡易な膜形成方法もある。しかしながら、これらは一般的には基板全面もしくはほぼ全面に均一に成膜することに長けており、一方で機能性素子に求められることが多い高精度のパターニングや材料の塗り分けを行うことには向いていない。
　このように、単に印刷方式といっても種種多様な方法があり、それぞれに長短が存在するため、プリンテッドエレクトロニクスにおいては目的とする構造、材料、機能性などからより適した印刷方式を選択することが必要である。
　凸版印刷法、その中でもフレキソ印刷法がプリンテッドエレクトロニクスにおいて優位である点としては、連続印刷が安定であること、インキ選択性が広いこと、比較的低粘度インキの印刷が可能であること、柔軟な版を用いるため基材等に傷をつけづらいことなどが挙げられる。
　凸版印刷法のプリンテッドエレクトロニクス分野への活用法を、近年注目されている有機半導体インキを用いた有機半導体を例として述べる。例えば、凸版印刷法の中でもフレキソ印刷を用いて有機半導体層を形成する技術（特許文献１参照）などが既に開発されている。
　凸版印刷装置の一例を、図１１を用いて説明する。図１１に示した凸版印刷装置では、印刷用凸版８が装着される回転式の版胴７と、凸版８の版面にインキ５を供給するためのアニロックスロール６と、アニロックスロール６にインキ５を供給するインキチャンバー３と、アニロックスロール上の余剰インキを掻き落とすドクター４と、被印刷基板２が載置される基板定盤１、を有している。ドクター４としては、金属板や樹脂板などからなるブレードや、樹脂やゴムなどを外周に形成したロールなどを使用することが多い。
　フレキソ印刷ではドットのような独立パターンを形成する場合、印刷物が版上インキの流動や乾燥の影響を強く受けるために膜厚や形状にバラツキが生じやすい。そのため、有機半導体層を複数チャネル間にまたがって形成するストライプ形状とする技術（特許文献２参照）などが研究されている。
特開２００６－６３３３４号公報 特開２００８－２３５８６１号公報 特開２００５－２１００８６号公報 特開２０１５－２０７７０４号公報
　しかしながら、複数のトランジスタ素子が配置された薄膜トランジスタアレイにおいては、複数チャネルに半導体材料がまたがって形成されると、トランジスタ素子間やトランジスタ－画素電極間の半導体中を電流が流れることでオフ状態での電流値が大きくなり、オンオフ比が低下してしまう。
　また、チャネル領域外の半導体層内に同一素子内のソース電極とドレイン電極を形成してしまうと、想定外の領域がチャネルとして機能してしまうため、ソース電極およびドレイン電極形成可能な範囲が狭まくなり、電極設計の自由度が低くなってしまう。
　このため、インキジェット法を用いることで所望の箇所のみ半導体層を形成し、素子分離を行うことなどが模索されている（特許文献３参照）。しかしながら、インキジェット法については、溶媒に対して溶解性が悪いことの多い有機半導体材料ではノズル近傍で材料の析出による吐出不良が起こりやすい。また、素子毎に印刷を行うため、スループットの悪化は避けられない。
　また、ストライプ形状に半導体層を形成した場合においても、オンオフ比が良好なトランジスタ素子の作成方法として、各素子間に撥液性の層を形成し、その上から半導体層をストライプ形成するトランジスタについて開発がなされている（特許文献４参照）。しかしながら、用いる半導体インキによって撥液性材料の選択や撥液性を調整する必要があることや、撥液性が強すぎる場合にさらに上部層を形成する際の邪魔になるなどの問題がある。
　本発明はこのような課題に鑑みてなされたものであり、電極設計の自由度が高く、さらにオンオフ比が高く、安定的なトランジスタ特性を得ることができる薄膜トランジスタアレイの構造と、その薄膜トランジスタアレイを高スループットで製造する方法を提供することを目的としている。
　上記課題を解決するための発明の一局面は、絶縁基板と、ゲート電極と、ゲート絶縁膜と、ソース電極と、ドレイン電極と、ソース電極及びドレイン電極間に形成されたチャネル領域とを含む薄膜トランジスタ素子をマトリクス状に並べた薄膜トランジスタアレイであって、絶縁性材料を用いて、複数の前記薄膜トランジスタ素子にわたって形成されたストライプ形状の断線用パターンと、断線用パターンに直交するとともに、複数の薄膜トランジスタ素子のチャネル領域にわたって形成され、断線用パターンとの交点において断線したストライプ形状の半導体パターンとをさらに含み、断線用パターンは、最大膜厚が２００ｎｍ以上かつ３０００ｎｍ以下である、薄膜トランジスタアレイである。
　また、断線用パターンは、断線用パターンの延伸方向に直交する断面において、１つ以上の頂部を有してもよい。
　また、断線用パターンは、断線用パターンの延伸方向に直交する断面において、２つの頂部を有してもよい。
　また、断線用パターンは、断線用パターンの延伸方向に直交する断面において、断線用パターンの幅方向中央以外に１つの頂部を有してもよい。
　また、断線用パターンは、断線用パターンの延伸方向に直交する断面において、頂部の、その両端側の最も近い２つの変曲点に対する角度が１００°以下であってもよい。
　また、断線用パターンに用いられる絶縁性材料は、表面エネルギーが３０ｍＮ／ｍ以上であってもよい。
　また、本発明の他の局面は、上述の薄膜トランジスタアレイの製造方法であって、絶縁基板上に、少なくともゲート電極、ゲート絶縁膜、ソース電極、及びドレイン電極を形成する工程と、ゲート絶縁膜、ソース電極、及びドレイン電極上に、絶縁性材料を用いた印刷によってストライプ形状の断線用パターンを複数形成する工程と、印刷によって、断線用パターンに直交するストライプ形状の半導体パターンを複数形成する工程とを含み、半導体パターンを複数形成する工程において、半導体パターンは、断線用パターンと直交する部分において断線する、薄膜トランジスタアレイの製造方法である。
　本発明によれば、電極設計の自由度が高く、さらにオンオフ比が高く、安定的なトランジスタ特性を得ることができる薄膜トランジスタアレイの構造と、その薄膜トランジスタアレイを高スループットで製造する方法を提供することができる。
図１は、一般的な薄膜トランジスタ素子の一構成例を示す概略図である。 図２は、一般的な薄膜トランジスタアレイの一構成例を示す概略図である。 図３は、一般的な薄膜トランジスタ素子の一構成例を示す概略図である。 図４は、一般的な薄膜トランジスタアレイの一構成例を示す概略図である。 図５は、本発明の一実施形態に係る薄膜トランジスタ素子を示す概略図である。 図６は、本発明の一実施形態に係る薄膜トランジスタアレイを示す概略図である。 図７は、断線用パターンの断面形状の一例を示す断面図である。 図８は、断線用パターンの断面形状の一例を示す断面図である。 図９は、断線用パターンの断面形状の一例を示す断面図である。 図１０は、凸版印刷法による印刷物挙動の説明図である。 図１１は、一般的な凸版印刷装置の一構成例を示す概略図である。
　以下、本発明の実施の形態を、図面を参照しつつ、説明する。なお各実施の形態において、同一または対応する構成要素については同一の符号を付け、実施の形態の間において重複する説明は省略する。
　一般的な薄膜トランジスタ素子１００を図１に、複数の薄膜トランジスタ素子１００をマトリクス状に並べて構成された薄膜トランジスタアレイ１０１を図２に示す。図１の（ａ）は、薄膜トランジスタ素子１００の断面図を示し、図１の（ｂ）は、薄膜トランジスタ素子１００の平面図を示す。薄膜トランジスタ素子１００は、絶縁基板１１上に、ゲート電極１３、キャパシタ電極（図面では省略）が形成され、その上にはゲート絶縁膜１２が積層される。薄膜トランジスタ素子１００は、ゲート絶縁膜１２上層に、平面視においてゲート電極１３と重なる領域にソース電極１４とドレイン電極１５との間にチャネル領域１６’が形成される。チャネル領域１６’に半導体層１６が形成されることで薄膜トランジスタ素子１００となる。必要に応じて、さらに上層に保護層や層間絶縁層、上部画素電極などが形成される（図面では省略）。
　例えば、インキジェット法を用いることで図１に示すように、半導体層１６がチャネル領域のみに形成でき、図２に示すような薄膜トランジスタ素子１００毎に半導体層１６が分離された薄膜トランジスタアレイ１０１を作成することができる。しかしながら、上述した通りインキジェット法を用いた半導体層の形成は生産プロセス上の課題を抱えやすい。
　フレキソ印刷法を用いて半導体層１６のストライプ印刷を行った薄膜トランジスタ素子２００を図３、複数の薄膜トランジスタ素子２００をマトリクス状に並べて構成された薄膜トランジスタアレイ２０１を図４に示す。この場合、半導体層１６は、複数の薄膜トランジスタ素子２００にまたがって形成されてしまう。この場合、インキジェット法に比べて生産プロセス上の課題は少ないが、上述した通り薄膜トランジスタアレイ２０１の機能上の問題を抱えやすい。
　本発明の実施形態に係る薄膜トランジスタ素子３００を図５、複数の薄膜トランジスタ素子３００をマトリクス状に並べて構成された薄膜トランジスタアレイ３０１を図６に示す。
　図５に示すように、薄膜トランジスタ素子３００は、絶縁基板１１と、絶縁基板１１上に形成されたゲート電極１３と、絶縁基板１１及びゲート電極１３を覆うように形成されたゲート絶縁膜１２と、ゲート絶縁膜１２上に形成されたソース電極１４及びドレイン電極１５、１８と、ソース電極１４及びドレイン電極１５間に形成されたチャネル領域１６’とを含む。
　図５及び図６に示すように、薄膜トランジスタアレイ３０１は、マトリクス状に並べられた薄膜トランジスタアレイ３０１と、絶縁性材料を用いて、複数の薄膜トランジスタ素子３００にわたって形成されたストライプ形状の断線用パターン１７と、断線用パターン１７に直交するとともに、複数の薄膜トランジスタ素子３００のチャネル領域１６’にわたって形成され、断線用パターン１７との交点において断線したストライプ形状の半導体パターン１６と含む。断線用パターン１７は、最大膜厚が２００ｎｍ以上かつ３０００ｎｍ以下である。
　薄膜トランジスタアレイ３０１の製造方法は、絶縁基板１１上に、少なくともゲート電極１３、ゲート絶縁膜１２、ソース電極１４、及びドレイン電極１５を形成する工程と、ゲート絶縁膜１２、ソース電極１４、及びドレイン電極１５上に、絶縁性材料を用いた印刷によってストライプ形状の断線用パターン１７を複数形成する工程と、印刷によって、断線用パターン１７に直交するストライプ形状の半導体パターン１６を複数形成する工程とを含む。
　半導体パターン１６は、半導体パターン１６を複数形成する工程において、断線用パターン１７と直交する部分において物理的または電気的に断線する。具体的には、半導体パターン１６が断線用パターン１７に直交するように印刷されることで、半導体パターン１６に、ゲート絶縁膜１２上に印刷された部分と、断線用パターン１７上に印刷された部分とが生じる。断線用パターン１７は、所定の膜厚で形成されているため、２つの部分の間（断線用パターン１７の幅方向端部近傍）において、半導体パターン１６に薄膜トランジスタアレイ３０１の厚み方向にせん断力が発生する。この結果、半導体パターン１６は、断線用パターン１７と直交する部分、詳細には、図５に示すように、断線用パターン１７の幅方向端部で切断する。半導体パターン１６は、図５及び図６に示すように、断線した後に一部が断線用パターン１７の上に残っていてもよい。
　薄膜トランジスタアレイ３０１では、半導体パターン１６は、ストライプ印刷によって形成しても、断線用パターン１７により断線するため、薄膜トランジスタ素子３００を素子毎に分離することができる。このため、電極設計の自由度が高く、さらにオンオフ比が高く、安定的なトランジスタ特性を得ることができる薄膜トランジスタアレイ３０１を高いスループットで製造することができる。したがって、生産プロセス上の課題と、薄膜トランジスタアレイの機能上の課題の両方を解決することができる。
　断線用パターン１７に用いられる材料は、十分な絶縁性を有したものであれば、特に限定されるものではない。しかしながら、断線用パターン１７が半導体インキに対して強い撥液性を有していると、半導体パターン１６を印刷する際に、半導体パターン１６の延伸方向に対する膜厚が変動してしまうことがある。そのため、断線用パターン１７と半導体パターン１６とに用いる材料の濡れは良い方がよく、一般的な有機半導体インキに対しては、断線用パターン１７の材料の表面エネルギーが３０ｍＮ／ｍ以上であれば、より安定的な効果が得られる。
　また、断線用パターン１７は、複数の薄膜トランジスタ素子３００にまたがる半導体パターン１６を断線させるため、半導体パターン１６の延伸方向に対して直交する方向に形成される必要があり、ある程度の膜厚が必要である。一般的に、有機薄膜トランジスタ素子の半導体層の膜厚は１００ｎｍ以下であることが多く、その場合、断線用パターン１７の最大膜厚は２００ｎｍ以上でなければ断線形状をつくることが難しい。一方で、フレキソ印刷法により半導体パターン１６を形成する場合、断線用パターン１７の最大膜厚が３０００ｎｍを超えると、半導体インキがゲート絶縁層１２に十分に接触しないため、転写性が悪化する。
　また、断線用パターン１７は、断線用パターン１７の延伸方向に直交する断面における断面形状（以下、便宜的に断面形状という）が、緩やかな凸形状や矩形形状であると、半導体パターン１６を断線できないおそれがある。図７乃至図９に、断線用パターン１７の断面形状の例を示す。図７乃至図９に示すように、断線用パターン１７の断面形状は、頂部１９の、その両端側の最も近い２つの変曲点２０に対する角度θが重要である。（ここで、変曲点とは、断面形状の輪郭線における、曲率の変化率の極大点、または、端点を意味する。）すなわち、半導体パターン１６の形成時における断線を確実に行うためには、頂部１９と、頂部１９の両側において頂部に最も近い２つの変曲点２０のそれぞれとを結んだ仮想的な直線のなす角度θは１００°以下であることが望ましい。それより大きい角度では、半導体インキの粘度やレベリング性によっては、一部半導体パターン１６がつながったままになってしまう場合がある。
　断線用パターン１７の断面形状は、図７に示すように凸型形状であっても良いが、図８に示すように、２つの頂部１９を有する凹型形状であってもよい。また、図９に示すように、頂部１９が断面形状の幅方向中央以外に位置するような形状の方が、より容易に半導体パターン１６を断線することができる。
　このような断面形状を形成する方法の一つとして、凸版印刷法が利用できる。凸版印刷法による印刷のインキの形状変化を図１０に示す。まず、図１１に示した凸版８上の凸部１０のインキ５が基板２に押し付けられる（図１０の（ａ））、その後凸部１０が基板２から離れることでインキ５は凸部１０と基板２とに分かれて転写され、インキ内の溶媒が乾燥することで図１０の（ｂ）のように印刷物９が形成される。印刷速度や環境、乾燥状態等を調整することで、図１０の（ａ）の状態を維持したまま図１０の（ｃ）のような印刷物９を形成することができる。
　絶縁基板１１に用いられる材料は、特に限定されるものではないが、ガラス基板やシリコンウェハなどが利用しやすい。フレキシブルなトランジスタを形成したい場合にはフレキシブルな基板を用いることが必要である。その場合、一般的にはポリエチレンテレフタレート（ＰＥＴ）やポリイミド、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネートなどのプラスチック材料が用いられやすい。材料によって強度や耐熱性が異なるため、各製造プロセスに適した材料を選択すると良い。
　ゲート電極１３、ソース電極１４、ドレイン電極１５などの電極材料に用いられる材料は、特に限定されるものではないが、一般的には金、白金、銀、ニッケル等金属や酸化物膜、導電性高分子などがある。また、各電極の形成方法は、特に限定されるものではなく、他層への影響を鑑みて蒸着やスパッタなどのドライプロセスや塗工、印刷などのウェットプロセスなどを用いることができる。
　ゲート絶縁膜１２に用いられる材料は、特に限定されるものではなく、ゲート絶縁膜１２として十分な機能を果たすのであれば自由に選択できる。一般的には、ポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコール、エポキシ樹脂などや、ＰＥＴやＰＥＮ、ＰＥＳなどを用いても良い。
　半導体パターン１６に用いられる材料は、特に限定されるものではなく、有機半導体材料として一般的に用いられるものとして、ポリイオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれら誘導体といった高分子系材料、ペンタセン、テトラセン、銅フタロシアニン、ペニレン、およびそれら誘導体といった低分子材料などを用いることができる。
　以上説明したように、本発明によれば、有機薄膜トランジスタアレイ３０１は、複数の薄膜トランジスタ素子３００にわたる断線用パターン１７を有することで、複数の薄膜トランジスタ素子３００をまたがる形でストライプ形状の半導体パターン１６を印刷しても、半導体パターン１６を各薄膜トランジスタ素子３００で断線できるため、各薄膜トランジスタ素子３００を電気的に独立させることができる。そのため、でき上がった素子のオンオフ比は高く、トランジスタ特性は安定的である。また、半導体パターン１６及び断線用パターン１７は、パターニング方法が比較的簡易なため、有機薄膜トランジスタアレイ３０１を高スループットで製造することができる。
（実施例１）
　絶縁基板１１としてガラスを用いた薄膜トランジスタアレイ３０１を作成した。薄膜トランジスタアレイ３０１には、縦１００個、横１００個の薄膜トランジスタ素子３００が等間隔に配置されている。
　薄膜トランジスタ素子３００の作成について説明する。ガラスを用いた絶縁基板１１上に、銀インキを印刷、ホットプレート上、１８０℃で１時間乾燥を行い、膜厚１００ｎｍのゲート電極１３及びキャパシタ電極を形成した。
　次に、ポリビニルフェノールをスピンコート法により塗布し、ホットプレート上、１８０℃で１時間乾燥を行い、ゲート絶縁膜１２を形成した。
　ゲート絶縁膜１２上に、銀インキを印刷、ホットプレート上、１８０℃で１時間乾燥を行い、膜厚１００ｎｍのソース電極１４、ドレイン電極１５を形成し、チャネル領域を画定した。
　断線用パターン１７として、エポキシ樹脂材料のペーストをフレキソ印刷によって形成した。フレキソ印刷に用いた印刷機は図１１に示したものを用いた。印刷後、ホットプレート上、２００℃で１時間乾燥を行った。印刷速度を調整することで、断線用パターン１７の断面形状を調整した。形成された断線用パターン１７の膜厚は３０００ｎｍであった。断線用パターン１７の断面形状は、図８に示すような凹型になっており、一方の頂部と、頂部の両側において頂部に最も近い２つの変曲点のそれぞれとを結んだ仮想的な直線のなす角度は約７０°であり、他方側は６５°であった。使用したエポキシ樹脂材料の表面エネルギーは３０．９ｍＮ／ｍであった。
　半導体材料として、ＴＩＰＳペンタセンをテトラリンで１．０重量％になるように調液した半導体インキを用い、フレキソ印刷によって印刷を行い、半導体パターン１６を形成した。フレキソ印刷に用いた印刷機は図１１に示したものを用いた。凸版として、ストライプ形状に感光性樹脂凸部が形成されたものを用いた。断線用パターン１７と直交し、かつ複数の薄膜トランジスタ素子３００中のチャネル領域１６’を跨ぐ方向に半導体材料を、膜厚が５５ｎｍのストライプ形状になるよう印刷した。印刷後、オーブンを用いて１５０℃で１時間、１から４ｈＰａ下にて乾燥を行った。薄膜トランジスタアレイ３０１中では、１つの半導体パターン１７ストライプが１００個薄膜トランジスタ素子３００を跨ぎ、１００列の半導体パターンパターン１７が並ぶように印刷を行った。
　保護層材料として、含フッ素化合物であるフッ素系樹脂を用い、フレキソ印刷によって保護層を形成した。フレキソ印刷に用いた印刷機は図１１に示したものを用いた。凸版として、ストライプ形状に感光性樹脂凸部が形成されたものを用い、保護層が半導体層を全面カバーするように印刷した。印刷後、ホットプレート上、１５０℃で１時間乾燥を行った。
　層関絶縁膜材料として、エポキシ樹脂材料のペースト用い、スピンコート法およびフォトリソグラフィー法によって形成した。
　上部画素電極として、銀ペーストをスクリーン印刷によって形成した。
（実施例２）
　断線用パターン１７の膜厚が１５００ｎｍになるよう印刷したこと以外は、実施例１と同様とした。
（実施例３）
　断線用パターン１７の膜厚が２００ｎｍになるよう印刷したこと以外は、実施例１と同様とした。
（比較例１）
　断線用パターン１７形成工程を行わなかったこと以外は、実施例１と同様とした。
（比較例２）
　断線用パターン１７の膜厚が３３００ｎｍであること以外は、実施例１と同様とした。
（比較例３）
　断線用パターン１７の膜厚が１５０ｎｍであること以外は、実施例１と同様とした。
（比較例４）
　断線用パターン１７に用いたエポキシ樹脂材料の表面エネルギーが、２８．５ｍＮ／ｍのものを用いたこと以外は、実施例１と同様とした。
＜評価＞
　こうして作製した実施例１～３及び比較例１～４に係る薄膜トランジスタアレイ２０１、３０１内の薄膜トランジスタ素子２００、３００を無作為に１００個選び、トランジスタ特性を測定した。測定されたオン電流値、オンオフ比について、それぞれ比較を行った。
　実施例１、実施例２、実施例３の素子のオンオフ比は、良好な値が得られ、アレイ内における分布も安定的であった。比較例１の素子は、実施例１に比べてオンオフ比が悪かった。比較例２、比較例３、比較例４の素子は、一部実施例１の素子に比べてオンオフ比が悪い素子がアレイ内で点在していた。また、比較例２の素子は、一部半導体層が形成されておらず特性測定ができない素子がアレイ内で点在していた。
　以上の結果から、本発明に係る薄膜トランジスタアレイの製造方法によって、良好なオンオフ比と、安定的なトランジスタ特性とを有する薄膜トランジスタアレイが得られることが確認できた。
　本発明は、電極設計の自由度が高く、オンオフ比が高く、安定的なトランジスタ特性を得ることができる薄膜トランジスタアレイを高スループットで製造したい場合に有用である。
　１　　ステージ
　２　　基板
　３　　インキチャンバー
　４　　ドクター
　５　　インキ
　６　　アニロックスロール
　７　　版胴
　８　　凸版
　９　　印刷物
　１０　　凸部
　１００、２００、３００　　薄膜トランジスタ素子
　１０１、２０１、３０１　　薄膜トランジスタアレイ
　１１　　絶縁基板
　１２　　ゲート絶縁膜
　１３　　ゲート電極
　１４　　ソース電極
　１５　　ドレイン電極
　１６　　半導体層、半導体パターン
　１７　　断線用パターン
　１８　　断線用パターンに隠されたドレイン電極
　１９　　頂部
　２０　　変曲点

Claims (7)

  1. 　絶縁基板と、ゲート電極と、ゲート絶縁膜と、ソース電極と、ドレイン電極と、前記ソース電極及び前記ドレイン電極間に形成されたチャネル領域とを含む薄膜トランジスタ素子をマトリクス状に並べた薄膜トランジスタアレイであって、
    　絶縁性材料を用いて、複数の前記薄膜トランジスタ素子にわたって形成されたストライプ形状の断線用パターンと、
    　前記断線用パターンに直交するとともに、複数の前記薄膜トランジスタ素子の前記チャネル領域にわたって形成され、前記断線用パターンとの交点において断線したストライプ形状の半導体パターンとをさらに含み、
    　前記断線用パターンは、最大膜厚が２００ｎｍ以上かつ３０００ｎｍ以下である、薄膜トランジスタアレイ。
  2. 　前記断線用パターンは、前記断線用パターンの延伸方向に直交する断面において、１つ以上の頂部を有する、請求項１に記載の薄膜トランジスタアレイ。
  3. 　前記断線用パターンは、前記断線用パターンの延伸方向に直交する断面において、２つの頂部を有する、請求項２に記載の薄膜トランジスタアレイ。
  4. 　前記断線用パターンは、前記断線用パターンの延伸方向に直交する断面において、前記断線用パターンの幅方向中央以外に１つの頂部を有する、請求項２に記載の薄膜トランジスタアレイ。
  5. 　前記断線用パターンは、前記断線用パターンの延伸方向に直交する断面において、前記頂部の、その両端側の最も近い２つの変曲点に対する角度が１００°以下である、請求項２から４のいずれかに記載の薄膜トランジスタアレイ。
  6. 　前記断線用パターンに用いられる絶縁性材料は、表面エネルギーが３０ｍＮ／ｍ以上である、請求項１から５のいずれかに記載の薄膜トランジスタアレイ。
  7. 　請求項１から６のいずれかに記載の薄膜トランジスタアレイの製造方法であって、
    　絶縁基板上に、少なくともゲート電極、ゲート絶縁膜、ソース電極、及びドレイン電極を形成する工程と、
    　前記ゲート絶縁膜、ソース電極、及びドレイン電極上に、絶縁性材料を用いた印刷によってストライプ形状の断線用パターンを複数形成する工程と、
    　印刷によって、前記断線用パターンに直交するストライプ形状の半導体パターンを複数形成する工程とを含み、
    　前記半導体パターンを複数形成する工程において、前記半導体パターンは、前記断線用パターンと直交する部分において断線する、薄膜トランジスタアレイの製造方法。
PCT/JP2018/003676 2017-02-15 2018-02-02 薄膜トランジスタアレイおよびその製造方法 WO2018150916A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018568112A JP7092041B2 (ja) 2017-02-15 2018-02-02 薄膜トランジスタアレイおよびその製造方法
US16/529,003 US10847549B2 (en) 2017-02-15 2019-08-01 Thin-film transistor array and method for producing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017026005 2017-02-15
JP2017-026005 2017-02-15

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/529,003 Continuation US10847549B2 (en) 2017-02-15 2019-08-01 Thin-film transistor array and method for producing the same

Publications (1)

Publication Number Publication Date
WO2018150916A1 true WO2018150916A1 (ja) 2018-08-23

Family

ID=63169323

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/003676 WO2018150916A1 (ja) 2017-02-15 2018-02-02 薄膜トランジスタアレイおよびその製造方法

Country Status (3)

Country Link
US (1) US10847549B2 (ja)
JP (1) JP7092041B2 (ja)
WO (1) WO2018150916A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340771A (ja) * 2004-05-22 2005-12-08 Samsung Sdi Co Ltd 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを具備した平板表示装置、及び該平板表示装置の製造方法
JP2015065390A (ja) * 2013-09-26 2015-04-09 凸版印刷株式会社 薄膜トランジスタアレイおよび画像表示装置
JP2015207704A (ja) * 2014-04-22 2015-11-19 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
WO2016067591A1 (ja) * 2014-10-28 2016-05-06 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4836446B2 (ja) 2003-12-26 2011-12-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2006063334A (ja) 2004-07-30 2006-03-09 Sumitomo Chemical Co Ltd 高分子化合物、高分子薄膜およびそれを用いた高分子薄膜素子
JP5521270B2 (ja) 2007-02-21 2014-06-11 凸版印刷株式会社 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、および薄膜トランジスタアレイを用いたアクティブマトリクス型ディスプレイ
EP2299492A1 (en) * 2009-09-22 2011-03-23 Nederlandse Organisatie voor toegepast -natuurwetenschappelijk onderzoek TNO Integrated circuit
FR2959867B1 (fr) * 2010-05-05 2013-08-16 Commissariat Energie Atomique Dispositif microelectronique a portions disjointes de semi-conducteur et procede de realisation d'un tel dispositif
WO2012176231A1 (ja) * 2011-06-21 2012-12-27 パナソニック株式会社 薄膜トランジスタ素子とその製造方法、有機ｅｌ表示素子、および有機ｅｌ表示装置
WO2014045543A1 (ja) * 2012-09-21 2014-03-27 凸版印刷株式会社 薄膜トランジスタ及びその製造方法、画像表示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340771A (ja) * 2004-05-22 2005-12-08 Samsung Sdi Co Ltd 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを具備した平板表示装置、及び該平板表示装置の製造方法
JP2015065390A (ja) * 2013-09-26 2015-04-09 凸版印刷株式会社 薄膜トランジスタアレイおよび画像表示装置
JP2015207704A (ja) * 2014-04-22 2015-11-19 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
WO2016067591A1 (ja) * 2014-10-28 2016-05-06 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法

Also Published As

Publication number Publication date
JPWO2018150916A1 (ja) 2019-12-12
US20190363105A1 (en) 2019-11-28
JP7092041B2 (ja) 2022-06-28
US10847549B2 (en) 2020-11-24

Similar Documents

Publication Publication Date Title
CN101154712B (zh) 有机半导体元件及其制造方法、有机晶体管阵列及显示器
JP2008066567A (ja) 配線パターンとこれを用いた電子素子、有機半導体素子、積層配線パターンおよび積層配線基板
JP6393936B2 (ja) 薄膜トランジスタ、トランジスタアレイ、薄膜トランジスタの製造方法及びトランジスタアレイの製造方法
JP5406421B2 (ja) リバースプリンティング
US20170221968A1 (en) Thin-film transistor array and method of manufacturing the same
JP6070073B2 (ja) 薄膜トランジスタアレイ
WO2018150916A1 (ja) 薄膜トランジスタアレイおよびその製造方法
US10629654B2 (en) Thin film transistor array formed substrate, image display device substrate and manufacturing method of thin film transistor array formed substrate
JP6393937B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ及びトランジスタアレイ
JP5098159B2 (ja) 薄膜トランジスタの製造方法
JP7167662B2 (ja) 薄膜トランジスタアレイおよびその製造方法
WO2019203200A1 (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイ多面付け基板、およびそれらの製造方法
JP2012169404A (ja) 薄膜トランジスタの製造方法
JP6295509B2 (ja) 凸版印刷装置
JP6331644B2 (ja) 薄膜トランジスタアレイおよびその製造方法
JP2007234974A (ja) 有機薄膜トランジスタ
JP6390122B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置
JP6197306B2 (ja) 薄膜トランジスタの製造方法
JP6244812B2 (ja) 薄膜トランジスタおよびその製造方法ならびに画像表示装置
US9093475B2 (en) Thin film transistor short channel patterning by substrate surface energy manipulation
JP2014183265A (ja) 薄膜トランジスタアレイおよびその製造方法ならびに画像表示装置
JP2013199067A (ja) 凸版印刷装置、それを用いた有機機能性素子の製造方法及び有機機能性素子
JP2018186131A (ja) 電極パターン、電極パターンの形成方法、薄膜トランジスタ、薄膜トランジスタの製造方法、及び画像表示装置
US20090084279A1 (en) Relief printing plate and printed matter
JP2015195280A (ja) 薄膜トランジスタアレイ、その製造方法および画像表示装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18754288

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018568112

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18754288

Country of ref document: EP

Kind code of ref document: A1