JP6390122B2 - 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置 - Google Patents

Description

本発明は、薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置に関する。

情報技術の目覚しい発展により、現在ではノート型パソコンや携帯情報端末などでの情報の送受信が頻繁に行われている。近い将来、場所を選ばずに情報をやり取りできるユビキタス社会が来るであろうことは周知の事実である。そのような社会においては、より軽量、薄型の情報端末が望まれる。

現在半導体材料の主流はシリコン系であり、製造方法としてはフォトリソグラフィを用いたものが一般的である。

一方で、印刷技術を用いて電子部材を製造するプリンタブルエレクトロニクスが注目されている。印刷技術を用いることで、フォトリソグラフィよりも装置や製造コストが下がり、また真空や高温を必要としないことからプラスチック基板が利用できるなどのメリットが挙げられる。このような電子部材の一例として、図５から７に平面図および断面図を示す薄膜トランジスタアレイ３０が挙げられる。薄膜トランジスタ３０は、基板１、ゲート電極２、キャパシタ電極３、ゲート絶縁体層４、半導体層５、ソース電極６、ドレイン電極７、保護層８を備える。

またプリンタブルエレクトロニクスの応用分野は広く、薄型、軽量のフレキシブルディスプレイに限らず、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグやセンサーなどへの応用も見込まれている。このように、ユビキタス社会に向けてプリンタブルエレクトロニクスの研究は必要不可欠である。

溶液から半導体層を形成するには、スピンコート法、ディップ法、インクジェット法などの方法が挙げられる。このうち、スピンコート法やディップ法で製造されたトランジスタを複数配置したトランジスタアレイにおいては、トランジスタ素子間やトランジスタと画素電極との間の半導体層中を電流が流れやすいため、オフ状態での電流（リーク電流）値が大きくなり、オンオフ比が低下してしまう問題がある。

このため、例えば特許文献１においてはインクジェット法を用いて所望の場所に半導体層を形成することにより、トランジスタ素子分離を実現している。また、例えば特許文献２においてはソース電極、ドレイン電極の間のチャネル部に半導体溶液を注入することによってトランジスタ素子分離を実現している。

特開２００５−２１００８６号公報 特開２００４−８００２６号公報

しかしながら、特許文献２の方法においてチャネル部に半導体溶液を注入するには隔壁の形成が必要となる為、通常のトランジスタ作製方法に加えて隔壁材料の成膜、及びパターニングのプロセスを別途行わなければならない。

また、特許文献１、２の方法において印刷法で半導体層を形成する場合、素子特性の向上、安定化には素子分離を図る必要がある為に位置精度の良い印刷方法が求められる。

本発明は、上述の課題を鑑みてなされたものであり、アライメント精度よく半導体層と保護層を形成し、かつ簡便な方法でトランジスタ素子分離が実現可能な高性能、高安定の薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置を提供する。

本発明の他の局面は、複数のトランジスタが形成された薄膜トランジスタアレイの製造方法であって、基板の上にゲート電極を形成する工程と、基板とゲート電極との上にゲート絶縁体層を形成する工程と、ゲート絶縁体層の上に半導体層を形成する工程と、ゲート絶縁体層と半導体層の上に複数のトランジスタの領域にわたってソース電極及びドレイン電極を形成する工程と、ゲート絶縁体層と、半導体層と、ソース電極及びドレイン電極の上に複数のトランジスタの領域にわたって保護層を形成する工程と、半導体層のうち、ソース電極、ドレイン電極及び保護層のいずれによっても被覆されていない箇所を除去する工程とを含み、半導体層を形成する工程において、半導体層を前記複数のトランジスタの領域にわたって前記ゲート電極の延伸方向、かつソース電極とドレイン電極との間のチャネル部を流れる電流の方向と平行方向にストライプ状に形成し、保護層を形成する工程において、保護層を半導体層とほぼ直交する方向にストライプ状に形成する薄膜トランジスタアレイの製造方法である。

また、半導体層が塗布法にて形成されてもよい。

また、保護層が塗布法にて形成されてもよい。

また、半導体層の一部を除去する工程において、有機系溶剤、無機系溶剤、及びこれらの混合溶液のいずれかを用いて半導体層の一部を除去してもよい。

また、半導体層の一部を除去する工程において、有機系溶剤、無機系溶剤、及びこれらの混合溶液のいずれかの蒸気を用いて半導体層の一部を除去してもよい。

また、塗布法は、凸版印刷、凹版印刷、平版印刷、オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートのいずれかであってもよい。

本発明によれば、塗布法にて半導体層をチャネル部を流れる電流と平行方向にストライプ形状に形成後、塗布法にて半導体層と直交する方向に保護層をストライプ形状に形成し、ソース電極、ドレイン電極及び保護層のいずれによっても被覆されていない箇所の半導体層を除去することで、アライメント精度良く半導体層と保護層を形成し、かつ簡便な方法でトランジスタ素子の分離が可能である。

本発明に係る薄膜トランジスタの一実施形態を示す平面図である。 本発明に係る薄膜トランジスタの一実施形態を示す断面図である。 本発明に係る薄膜トランジスタの一実施形態を示す断面図である。 本発明に係る薄膜トランジスタ製造方法に係る薄膜トランジスタの製造途中物及び比較例に係る薄膜トランジスタの平面図である。 従来技術に係る薄膜トランジスタの一例を示す平面図である。 従来技術に係る薄膜トランジスタの一例を示す断面図である。 従来技術に係る薄膜トランジスタの一例を示す断面図である。

以下、本発明の実施の形態を、図面を参照しつつ説明する。なお、実施の形態において、同一構成要素には同一符号を付け、重複する説明は省略する。

（薄膜トランジスタ）
本発明に係る薄膜トランジスタは、典型的には、複数の薄膜トランジスタがマトリックス状に配列されたトランジスタアレイの態様で提供される。本実施形態に係る薄膜トランジスタを複数含む薄膜トランジスタアレイ１０を上面から見た平面図を図１に、断面図を図２及び３に示す。図２は、図１において、薄膜トランジスタアレイ１０をＡ−Ａ’線で切断した断面図である。図３は、図１において、薄膜トランジスタアレイ１０をＢ−Ｂ’線で切断した断面図である。薄膜トランジスタは、基板１と、基板１の上に形成されたゲート電極２及びキャパシタ電極３と、基板１、ゲート電極２及びキャパシタ電極３との上に形成されたゲート絶縁体層４と、ゲート絶縁体層４の上に形成された半導体層５と、ゲート絶縁体層４と半導体層５との上に形成されたソース電極６及びドレイン電極７と、ゲート絶縁体層４、半導体層５、ソース電極６及びドレイン電極７の上にストライプ形状に形成された保護層８とを含み、基板１を上面から見た平面視において、半導体層５の、ソース電極６とドレイン電極７との間のチャネル部を流れる電流の方向における両端が、ソース電極６及びドレイン電極７の端部とほぼ一致し、保護層８における、ストライプ形状の形成方向は、チャネル部を流れる電流の方向とほぼ垂直な方向に形成されている。

チャネル部を流れる電流の方向とは、図１および２に矢印で示した方向（図１および２の左右方向）である。半導体層５の、ソース電極６とドレイン電極７との間のチャネル部を流れる電流の方向における両端とは、図１および２におけるＳ１１およびＳ１２で示した端面であり、図１および２において、それぞれの半導体層５の左右端である。ソース電極６及びドレイン電極７の端部とは、図１および２におけるＳ２１およびＳ２２で示した端面であり、図１および２において、それぞれのソース電極６の左端及びドレイン電極７の右端である。

本実施形態に係る薄膜トランジスタアレイは、図１および２に示すように、基板１を上面から見た平面視において、半導体層５の、ソース電極６とドレイン電極７との間のチャネル部を流れる電流の方向における両端であるＳ１１およびＳ１２が、ソース電極６及びドレイン電極７の端部であるＳ２１およびＳ２２とほぼ一致するように形成される。

保護層８は、図１に示すように、チャネル部を流れる電流の方向とほぼ垂直な方向（図１の上下方向）に、ストライプ形状（縞状、帯状）に形成される。保護層８をストライプ形状に印刷することでアライメント精度よく保護層８を形成できる。

本実施形態に係る基板１は可撓性を有することが望ましい。基板１の材料としては、例えばポリエチレンテレフタレート（ＰＥＴ）、ポリイミド、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネートなどのプラスチック材料が挙げられる。石英などのガラス基板やシリコンウェハなども絶縁性の基板として用いることができるが、薄型化、軽量化、フレキシブル化を考慮するとプラスチック基板が好ましい。また、各製造プロセスに用いられる温度などを考慮すると、基板１としては、特にＰＥＮやポリイミドなどを用いることが望ましい。

基板１が可撓性を有することで、フレキシブル、軽量、薄型な薄膜トランジスタを形成することができ、ひいては薄膜トランジスタを用いたデバイスにおいてもこれらの利点を生かすことができる。

本実施形態に係るゲート電極２、キャパシタ電極３の材料としては特に限定されるものではないが、例えば金、白金、アニミニウム、ニッケル、インジウム錫酸化物（ＩＴＯ）などの金属あるいは酸化物の薄膜、ポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）あるいはポリアニリンなどの導電性高分子、金、銀、ニッケルなどの金属コロイド粒子を分散させた溶液、若しくは銀などの金属粒子を導電材料として用いた厚膜ペーストなどがある。

本実施形態に係るゲート絶縁体層４の材料は、例えばポリビニルフェノール、ポリイミド、ポリメタクリル酸メチルなどの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液などを用いることができる。ゲート絶縁体層４の形成方法にはスピンコート法やダイコート法などの方法を用いることができる。また、ＰＥＴ、ＰＥＮ、ＰＥＳなどの薄膜フィルムをゲート絶縁体層４として用いてもよい。また、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ、Ａｌ２Ｏ３等の各種絶縁材料を用い、スパッタリング法、プラズマＣＶＤ法、真空蒸着法等で形成することもできる。

本実施形態に係る半導体層５の材料は、有機半導体材料や金属酸化物半導体材料であることが望ましい。有機半導体材料や金属酸化物半導体材料は、一部の有機溶媒に可溶であるため、半導体層５を印刷法により形成することができる。但し、有機半導体材料や金属酸化物半導体材料を溶媒に溶解させず粒子の状態で分散し、分散液を印刷した後、乾燥や焼成することにより半導体層５を形成してもよい。有機半導体材料にはポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子系有機半導体材料、ならびにペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子系有機半導体材料を用いてもよい。しかしながら、低コスト化、フレキシブル化、大面積化を考慮すると印刷法が適用できる有機半導体材料を用いることが望ましい。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体材料として用いてもよい。また、金属酸化物半導体材料として亜鉛やインジウム、ガリウムなどの金属塩化物、金属アセテート、金属硝酸塩などを用いることも出来る。

本実施形態に係るソース電極６、ドレイン電極７の材料としては、特に限定されるものではないが、例えば金、白金、アニミニウム、ニッケル、インジウム錫酸化物（ＩＴＯ）などの金属あるいは酸化物の薄膜、ポリ（エチレンジオキシチオフェン）／ポリスチレンスルホネート（ＰＥＤＯＴ／ＰＳＳ）あるいはポリアニリンなどの導電性高分子、金、銀、ニッケルなどの金属コロイド粒子を分散させた溶液、若しくは銀などの金属粒子を導電材料として用いた厚膜ペーストなどがある。

本実施形態において、保護層８の封止材料として用いる材料は、有機物、無機物又は有機物と無機化合物の混合物を含む材料を用いることができ、特に限定されるものではないが、一般的に用いられる材料としてはフッ素系樹脂やポリビニルアルコールなどが挙げられるが、これらに限定されるものではない。また、保護層８には必要に応じて遮光性を付与することも出来る。

（薄膜トランジスタアレイの製造方法）
次に、本実施形態に係る薄膜トランジスタアレイの製造方法について説明する。

本実施形態に係る薄膜トランジスタアレイの製造方法は、基板１の上にゲート電極２を形成する工程と、基板１とゲート電極２との上にゲート絶縁体層４を形成する工程と、ゲート絶縁体層４の上に半導体層５を形成する工程と、ゲート絶縁体層４と半導体層５の上に複数のトランジスタの領域にわたってソース電極６及びドレイン電極７を形成する工程と、ゲート絶縁体層４、半導体層５、ソース電極６及びドレイン電極７の上に複数のトランジスタの領域にわたって保護層８を形成する工程と、半導体層５のうち、ソース電極６、ドレイン電極７及び保護層８のいずれによっても被覆されていない半導体層９を除去する工程とを含み、半導体層５を形成する工程は、半導体層５を複数のトランジスタの領域にわたってゲート電極２の延伸方向、かつ、ソース電極６とドレイン電極７との間のチャネル部を流れる電流の方向とほぼ平行方向にストライプ状に形成する工程であり、保護層８を形成する工程は、保護層８を半導体層５とほぼ直交する方向にストライプ状に形成する。

図４は、本実施形態に係る薄膜トランジスタアレイの製造方法において、半導体層５のうち、ソース電極６、ドレイン電極７及び保護層８のいずれによっても被覆されていない半導体層９を除去する工程（以下、半導体層５の一部を除去する工程という）に至る前の、製造途中に係る薄膜トランジスタアレイ２０の平面図である。図４において、点線で囲んだ、ソース電極６、ドレイン電極７及び保護層８のいずれによっても被覆されていない半導体層９は、この後の、半導体層５の一部を除去する工程において除去される。半導体層５の一部を除去する工程には、有機系溶剤、無機系溶剤、及びこれらの混合溶液のいずれかを用いて半導体層５の一部を洗い流す方法や、有機系溶剤、無機系溶剤、及びこれらの混合溶液のいずれかの蒸気にさらすことで半導体層５の一部を除去する方法がある。

本実施形態に係るゲート電極２、キャパシタ電極３、ソース電極６、及びドレイン電極７を形成する工程のうち、少なくとも１つが印刷法で行われることが望ましい。薄膜トランジスタを低コストで形成するためには、印刷法が有用であるからである。例えば、ゲート電極２、キャパシタ電極３、ソース電極６、及びドレイン電極７を真空蒸着法、スパッタリング法、フォトリソグラフィ、エッチングを用いて形成する場合に比べ、工程数を削減することができ、且つ真空プロセスを用いないことでコストを下げることができる。印刷法は特に限定されるものではないが、凸版印刷法、スクリーン印刷法、転写印刷法、インクジェット法などがある。

本実施形態に係る半導体層５の形成方法には、塗布法を用いることができる。具体的には、塗布法として、凸版印刷、凹版印刷、平版印刷、オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコート等を用いることができる。特に、半導体層５の形成には、凸版印刷法を用いることが望ましい。また、有機半導体材料や金属酸化物半導体材料を用いる場合、溶解させた溶液や分散させた溶液を用いることによって印刷法を適用することができるが、これらの有機半導体溶液や金属酸化物半導体溶液は、その溶解度の低さなどから粘度が低い場合が多い。そのため、用いることができる印刷法としては、凸版印刷法やインクジェット法がより好適である。インクジェット法の場合、細かいパターンを形成しようとすると、溶液が広がらないように工夫する必要があり、一般的にフォトリソグラフィやスクリーン印刷法などによって予めバンクを設ける必要があるため、凸版印刷法がより好ましい。

本実施形態に係る保護層８の形成方法には、塗布法を用いることができる。具体的には、塗布法として、凸版印刷、凹版印刷、平版印刷、オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコート等を用いることができる。

このように、本実施形態に係る薄膜トランジスタアレイの製造方法によって、図１から３に示す、薄膜トランジスタアレイ１０を製造することができる。製造された薄膜トランジスタアレイ１０は、塗布法にて半導体層をチャネル部を流れる電流と平行方向にストライプ形状に形成後、塗布法にて半導体層と直交する方向に保護層をストライプ形状に形成し、ソース電極、ドレイン電極及び保護層のいずれによっても被覆されていない箇所の半導体層９を除去するため、アライメント精度良く半導体層５と保護層８を形成し、かつ簡便な方法でトランジスタ素子の分離が可能である。

尚、本実施の形態に係る薄膜トランジスタを、上述のようにマトリックス状に配置して薄膜トランジスタアレイとして用いる場合、必要に応じて層間絶縁膜、上部画素電極、共通電極、ガスバリア層、平坦化膜、遮光膜などを形成してもよい。例えば、ソース電極６とドレイン電極７の上に層間絶縁膜を形成し、層間絶縁膜の上にドレイン電極７に電気的に接続された画素電極を形成し、画素電極の上に共通電極を形成して得られた薄膜トランジスタアレイを画素表示媒体として、画像表示装置に用いることができる。

また、薄膜トランジスタアレイは、画像表示装置として用いることができる。画像表示装置としては、電子ペーパー、電気泳動型反射表示装置、透過型液晶表示装置、反射型液晶表示装置、半透過型液晶表示装置、有機ＥＬ表示装置及び無機ＥＬ表示装置等に用いることができる。

（実施例１）
本発明者は、図１に示した通り塗布法にて半導体層５をストライプ形状に形成し、半導体層５と直交する方向にストライプ形状に保護層８を形成後、ソース電極６、ドレイン電極７及び保護層８のいずれによっても被覆されていない半導体層９を除去することで素子分離を行い薄膜トランジスタアレイを作製した。

実施例１に係るボトムゲート・トップコンタクト型の薄膜トランジスタアレイ１０の製造方法について説明する。まず、基板１の材料として、ポリエチレンナフタレート（ＰＥＮ）、厚さ１２５μｍを用いた。

次に、ゲート電極２、キャパシタ電極３の材料として、ナノ銀とポリエチレングリコールとの重量比が８：１であるナノ銀インキを用いた。ナノ銀インキを転写印刷法によりＰＥＮ基板１上に印刷し、１８０℃で１時間ベークしてゲート電極２を形成した。

次に、ゲート絶縁体層４の材料として、ポリビニルフェノールをシクロヘキサノンに１０重量％溶解させた溶液を用いた。ゲート絶縁体層４の溶液をダイコータ法により塗布し、１８０℃で１時間乾燥させて形成した。

次に、半導体層５の材料として、フルオレン−ビチオフェンコポリマー（Ｆ８Ｔ２）をテトラリンで１．０重量％になるように溶解した溶液を用いた。半導体層５は、凸版印刷法を用いて形成するため、凸版として感光性樹脂凸版、１５０線のアニロックスロールを用いて半導体層５の溶液をチャネル部を流れる電流の方向と平行方向になるように印刷し、１００℃で６０分乾燥させて形成した。

次に、ソース電極６及びドレイン電極７の材料として、ナノ銀とポリエチレングリコールとの重量比が８：１であるナノ銀インキを用いた。ナノ銀インキを転写印刷法により印刷し、１８０℃で１時間乾燥させてソース電極６及びドレイン電極７を形成した。

次に、半導体層５と直交する方向に保護層８を形成した。

次に、ソース電極６、ドレイン電極７及び保護層８のいずれによっても被覆されていない半導体層９をトルエンで洗い流すことで素子の分離を行った。この結果、オフ状態での電流（リーク電流）値を小さくすることができた。

（実施例２）
保護層８まで形成する工程は実施例１と全く同様な方法を用いた。

次に、ソース電極６、ドレイン電極７及び保護層８のいずれによっても被覆されていない半導体層９をトルエンの蒸気にさらすことで除去して素子の分離を行い薄膜トランジスタアレイを作成した。この結果、オフ状態での電流（リーク電流）値を小さくすることができた。

（実施例３）
半導体層５の材料としてＩｎ―Ｚｎ―Ｏ系酸化物溶液を用いた。半導体層５は、凸版印刷法を用いて形成するため、凸版として感光性樹脂凸版、１５０線のアニロックスロールを用いて半導体層５の溶液をチャネル部を流れる電流の方向と平行方向になるように印刷し、３５０℃、３０分間ホットプレートにてアニール処理をして形成した。

保護層８までの形成プロセスにおいて、半導体層５の形成プロセス以外は実施例１と全く同様な方法を用いた。

次に、ソース電極６、ドレイン電極７及び保護層８のいずれによっても被覆されていない半導体層９を塩酸で洗い流すことで素子の分離を行い薄膜トランジスタアレイを作成した。この結果、オフ状態での電流（リーク電流）値を小さくすることができた。

（実施例４）
保護層８まで形成する工程は実施例３と全く同様な方法を用いた。

次に、ソース電極６、ドレイン電極７及び保護層８のいずれによっても被覆されていない半導体層９を塩酸の蒸気にさらすことで除去して素子の分離を行い薄膜トランジスタアレイを作成した。この結果、オフ状態での電流（リーク電流）値を小さくすることができた。

以下に比較例について説明する。比較例では、半導体層５をストライプ形状に形成、半導体層５と直交する方向に保護層８を形成後、保護層８で被覆されていない箇所の半導体層９を除去せずにストライプ形状のまま残っている、素子分離を行っていない薄膜トランジスタアレイを作製し、素子特性について実施例と比較した。

（比較例１）
保護層８まで形成する工程は実施例１と全く同様な方法を用いた。

しかしソース電極６、ドレイン電極７及び保護層８のいずれによっても被覆されていない半導体層９を除去せずに素子の分離を行わなかった。この結果、オフ状態での電流（リーク電流）値が高くなってしまった。

（比較例２）
保護層８まで形成する工程は実施例３と全く同様な方法を用いた。

しかしソース電極６、ドレイン電極７及び保護層８のいずれによっても被覆されていない半導体層９を除去せずに素子の分離を行わなかった。この結果、オフ状態での電流（リーク電流）値が高くなってしまった。

以上の結果から、塗布法にて半導体層５をストライプ形状に形成して、半導体層５と直交する方向に塗布法にて保護層８を形成後、有機系溶剤、無機系溶剤、及びそれらの混合溶液のいずれかで保護層８で被覆されていない箇所の半導体層９を除去することで、アライメント精度良く半導体層と保護層を形成し、かつ簡便な方法でトランジスタ素子の分離を実現し良好な素子特性を示す薄膜トランジスタ１０を作製できることが確認できた。

１ 基板
２ ゲート電極
３ キャパシタ電極
４ ゲート絶縁体層
５ 半導体層
６ ソース電極
７ ドレイン電極
８ 保護層
９ 半導体層のうちソース電極、ドレイン電極及び保護層のいずれによっても被覆されていない領域
１０、２０、３０ 薄膜トランジスタアレイ
Ｓ１１、Ｓ１２ 半導体層の両端
Ｓ２１ ソース電極の端部
Ｓ２２ ドレイン電極の端部

Claims (6)

1. 複数のトランジスタが形成された薄膜トランジスタアレイの製造方法であって、
   基板の上にゲート電極を形成する工程と、
   前記基板と前記ゲート電極との上にゲート絶縁体層を形成する工程と、
   前記ゲート絶縁体層の上に半導体層を形成する工程と、
   前記ゲート絶縁体層と半導体層の上に複数のトランジスタの領域にわたってソース電極及びドレイン電極を形成する工程と、
   前記ゲート絶縁体層、前記半導体層、前記ソース電極及びドレイン電極の上に複数のトランジスタの領域にわたって保護層を形成する工程と、
   前記半導体層のうち、前記ソース電極、前記ドレイン電極及び前記保護層のいずれによっても被覆されていない箇所を除去する工程とを含み、
   前記半導体層を形成する工程において、前記半導体層を前記複数のトランジスタの領域にわたって前記ゲート電極の延伸方向、かつ前記ソース電極と前記ドレイン電極との間のチャネル部を流れる電流の方向と平行方向にストライプ状に形成し、
   前記保護層を形成する工程において、前記保護層を前記半導体層と直交する方向にストライプ状に形成する、薄膜トランジスタアレイの製造方法。
2. 前記半導体層が塗布法にて形成される、請求項１に記載の薄膜トランジスタアレイの製造方法。
3. 前記保護層が塗布法にて形成される、請求項１または２に記載の薄膜トランジスタアレイの製造方法。
4. 前記半導体層の一部を除去する工程において、有機系溶剤、無機系溶剤、及びこれらの混合溶液のいずれかを用いて前記半導体層の一部を除去する、請求項１乃至３のいずれかに記載の薄膜トランジスタアレイの製造方法。
5. 前記半導体層の一部を除去する工程において、有機系溶剤、無機系溶剤、及びこれらの混合溶液のいずれかの蒸気を用いて前記半導体層の一部を除去する、請求項１乃至４に記載の薄膜トランジスタアレイの製造方法。
6. 前記塗布法は、凸版印刷、凹版印刷、平版印刷、オフセット印刷、スクリーン印刷、インクジェット、熱転写印刷、ディスペンサ、スピンコート、ダイコート、マイクログラビアコート、ディップコートのいずれかであることを特徴とする請求項１乃至５のいずれかに記載の薄膜トランジスタアレイの製造方法。

Images