JP5532553B2 - 薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置 - Google Patents

薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置 Download PDF

Info

Publication number
JP5532553B2
JP5532553B2 JP2008152495A JP2008152495A JP5532553B2 JP 5532553 B2 JP5532553 B2 JP 5532553B2 JP 2008152495 A JP2008152495 A JP 2008152495A JP 2008152495 A JP2008152495 A JP 2008152495A JP 5532553 B2 JP5532553 B2 JP 5532553B2
Authority
JP
Japan
Prior art keywords
thin film
film transistor
electrode
gate
printing method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008152495A
Other languages
English (en)
Other versions
JP2009302169A (ja
Inventor
亮平 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Inc filed Critical Toppan Inc
Priority to JP2008152495A priority Critical patent/JP5532553B2/ja
Publication of JP2009302169A publication Critical patent/JP2009302169A/ja
Application granted granted Critical
Publication of JP5532553B2 publication Critical patent/JP5532553B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置に関し、特に、半導体層に有機物を用いた薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置に関する。
情報技術の目覚しい発展により、現在ではノート型パソコンや携帯情報端末などでの情報の送受信が頻繁に行われている。近い将来、場所を選ばずに情報をやり取りできるユビキタス社会が来るであろうことは周知の事実である。そのような社会においては、より軽量、薄型の情報端末が望まれる。
現在半導体材料の主流はシリコン(Si)系であるが、フレキシブル化、軽量化、低コスト化などの観点から半導体材料に有機物を用いたトランジスタ(有機トランジスタ)の研究が盛んになっている。半導体材料に有機物を用いる場合、液体でのプロセスが可能となるため、大面積化、印刷法の適用、プラスチック基板の利用などといった利点が挙げられる(非特許文献1参照)。
またその応用分野は広く、上記のような薄型、軽量のフレキシブルディスプレイに限らず、RFID(Radio Frequency Identification)タグやセンサーなどへの応用も見込まれている。このように、ユビキタス社会に向けて有機トランジスタの研究は必要不可欠である。
上記のような理由により、現在では印刷法の技術を用いた有機半導体の研究が注目されている。
半導体材料として有機物を用いた薄膜トランジスタの製造方法として、基板にシリコンを用い、その熱酸化膜をゲート絶縁膜として用いた報告が多い。また、少数の高分子絶縁材料を用いた溶液プロセスによりゲート絶縁膜を用いた例でもその方法はスピンコート法についてのものが多い(例えば、非特許文献2参照)。その理由は、スピンコート法では、ゲート絶縁膜として必要な1μm程度あるいはそれ以下の厚さの薄膜を容易に得ることが可能だからである。
しかしながら、非特許文献2は、溶液からゲート絶縁膜を形成しているものの、素子の収率に関しては触れられておらず、ゲート絶縁膜の絶縁性については明らかにされていない。また、溶液を用いたゲート絶縁膜では環境や溶液起因の異物による欠陥が発生しやすく、リーク電流の発生やショートの原因になってしまう。また、電極の形成に関しては真空蒸着法を用いており、結果的に高コストな製造方法になってしまう。
また、溶液プロセスでゲート絶縁膜を形成した別の例として、単分子膜を用いた例が報告されている(例えば、非特許文献3参照)。この場合、単分子膜を形成する材料を溶解させた溶液を用いてディップコート法などによりゲート絶縁膜が形成でき、スピンコート法などで形成したゲート絶縁膜に比べて膜厚が大幅に薄くなり、且つ十分な絶縁性が保たれていることから、動作電圧を低くすることが可能となる。
しかしながら、非特許文献3は、ゲート電極が全面に形成されており、表面が平滑であるために高い絶縁性が保たれている。このため、薄膜トランジスタをマトリクス状に配置した薄膜トランジスタアレイにおいては、ゲート電極をパターニングする必要があり、且つそのゲート電極には20nm以上200nm以下の膜厚があるため、単分子膜では十分な絶縁性を確保できなくなってしまう。
Science Vol.265、1684(1994) Applied Physics Letters Vol.57、2013(1990) Applied Physics Letters Vol.76、1941(2000)
本発明は、ゲート絶縁膜を溶液から形成する場合において、ゲート絶縁膜の欠陥などに起因するリーク電流やショートの発生を低減することができ、信頼性の高い薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置を提供することである。
本発明の請求項1に係る発明は、基板と、基板上に形成された下部電極と、下部電極に表面に形成されたホスホン酸化合物からなる単分子膜と、下部電極及び単分子膜の全面を覆うように形成されたゲート絶縁膜と、ゲート絶縁膜上に離間して形成された第1の上部電極及び第2の上部電極と、第1の上部電極と第2の上部電極との間隙に印刷法により形成された有機半導体層と、を備えることを特徴とする薄膜トランジスタとしたものである。
本発明の請求項2に係る発明は、下部電極が金、銀、アルミニウムのいずれかを含むことを特徴とする請求項1に記載の薄膜トランジスタとしたものである。
本発明の請求項3に係る発明は、基板が可撓性を有していることを特徴とする請求項1に記載の薄膜トランジスタとしたものである。
本発明の請求項4に係る発明は、基板と、基板上に離間して形成された第1の下部電極及び第2の下部電極と、第1の下部電極と第2の下部電極との表面に形成されたホスホン酸化合物からなる単分子膜と、第1の下部電極と第2の下部電極との間隙に印刷法により形成された有機半導体層と、第1の下部電極、第2の下部電極及び半導体層の全面を覆うように形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された上部電極と、を備えることを特徴とする薄膜トランジスタとしたものである。
本発明の請求項5に係る発明は、上部電極が金、銀またはアルミニウムのいずれかを含むことを特徴とする請求項4に記載の薄膜トランジスタとしたものである。
本発明の請求項6に係る発明は、基板が可撓性を有していることを特徴とする請求項4に記載の薄膜トランジスタとしたものである。
本発明の請求項7に係る発明は、基板を準備し、基板上に下部電極を形成し、下部電極に表面処理を施しホスホン酸化合物からなる単分子膜を形成し、下部電極及び単分子膜の全面を覆うようにゲート絶縁膜を形成し、ゲート絶縁膜上に第1の上部電極及び第2の上部電極を離間して形成し、第1の上部電極と第2の上部電極との間隙に印刷法により有機半導体層を形成することを特徴とする薄膜トランジスタの製造方法としたものである。
本発明の請求項8に係る発明は、単分子膜の形成方法が、ディップコート法、スプレーコート法またはスピンコート法のいずれかであることを特徴とする請求項7に記載の薄膜トランジスタの製造方法としたものである。
本発明の請求項9に係る発明は、単分子膜をレジストとして下部電極をエッチングにより形成することを特徴とする請求項7または8に記載の薄膜トランジスタの製造方法としたものである。
本発明の請求項10に係る発明は、単分子膜の形成方法が、凸版印刷法であることを特徴とする請求項7に記載の薄膜トランジスタの製造方法としたものである。
本発明の請求項11に係る発明は、第1の下部電極、第2の下部電極、上部電極または半導体層のいずれかが印刷法を用いて形成することを特徴とする請求項7乃至10のいずれかに記載の薄膜トランジスタの製造方法としたものである。
本発明の請求項12に係る発明は、印刷方法が凸版印刷法であることを特徴とする請求項11に記載の薄膜トランジスタの製造方法としたものである。
本発明の請求項13に係る発明は、基板を準備し、基板上の同一層に離間して第1の下部電極及び第2の下部電極を形成し、第1の下部電極と第2の下部電極とに表面処理を施しホスホン酸化合物からなる単分子膜を形成し、第1の下部電極と第2の下部電極との間隙に印刷法により有機半導体層を形成し、第1の下部電極、第2の下部電極及び半導体層の全面を覆うようにゲート絶縁膜を形成し、ゲート絶縁膜上に上部電極を形成することを特徴とする薄膜トランジスタの製造方法としたものである。
本発明の請求項14に係る発明は、単分子膜の形成方法が、ディップコート法、スプレーコート法またはスピンコート法のいずれかであることを特徴とする請求項13に記載の薄膜トランジスタの製造方法としたものである。
本発明の請求項15に係る発明は、単分子膜をレジストとして第1の下部電極及び第2の下部電極をエッチングにより形成することを特徴とする請求項13または14に記載の薄膜トランジスタの製造方法としたものである。
本発明の請求項16に係る発明は、単分子膜が凸版印刷法で形成されることを特徴とする請求項13に記載の薄膜トランジスタの製造方法としたものである。
本発明の請求項17に係る発明は、第1の下部電極、第2の下部電極、上部電極または半導体層のいずれかが印刷法を用いて形成することを特徴とする請求項13乃至16のいずれかに記載の薄膜トランジスタの製造方法としたものである。
本発明の請求項18に係る発明は、印刷方法が凸版印刷法であることを特徴とする請求項17に記載の薄膜トランジスタの製造方法としたものである。
本発明の請求項19に係る発明は、請求項1乃至6のいずれかに記載の薄膜トランジスタをマトリクス状に配置したことを特徴とする薄膜トランジスタアレイとしたものである。
本発明の請求項20に係る発明は、請求項19に記載の薄膜トランジスタアレイを電子ペーパー、有機EL表示装置または液晶表示装置のいずれかに用いたことを特徴とする画像表示装置としたものである。
本発明の請求項21に係る発明は、第1の下部電極、第2の下部電極、上部電極または半導体層のいずれかが印刷法を用いて形成することを特徴とする請求項17乃至20のいずれかに記載の薄膜トランジスタの製造方法としたものである。
本発明の請求項22に係る発明は、印刷方法が凸版印刷法であることを特徴とする請求項21に記載の薄膜トランジスタの製造方法としたものである。
本発明の請求項23に係る発明は、請求項1乃至10のいずれかに記載の薄膜トランジスタをマトリクス状に配置したことを特徴とする薄膜トランジスタアレイとしたものである。
本発明の請求項24に係る発明は、請求項23に記載の薄膜トランジスタアレイを電子ペーパー、有機EL表示装置または液晶表示装置のいずれかに用いたことを特徴とする画像表示装置としたものである。
本発明によれば、薄膜トランジスタの下部電極を単分子膜で表面処理することで、ゲート絶縁膜を介したリーク電流やショートの発生を低減することができ、薄膜トランジスタの収率が向上し、ひいては信頼性の高い薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置を提供することができる。
以下、本発明の実施の形態を、図面を参照しつつ説明する。なお、実施の形態において、同一構成要素には同一符号を付け、実施の形態間において、重複する説明は省略する。
図1に示すように、本発明の実施の形態に係るボトムゲート・ボトムコンタクト型の薄膜トランジスタ20は、基板10、下部電極11、単分子膜12、ゲート絶縁膜13、上部電極14及び半導体層15を備えている。ここで、下部電極11とはゲート電極であり、上部電極14とはソース電極及びドレイン電極である。なお、上部電極14のソース電極とドレイン電極との働きは書き込む電圧の極性によって変わるため、動作で名称を決められない。
本発明の実施の形態に係る薄膜トランジスタの素子構造は、図1に示すボトムゲート・ボトムコンタクト型、図示しないボトムゲート・トップコンタクト型、図2に示すトップゲート・ボトムコンタクト型、トップゲート・トップコンタクト型などに用いることができるが、本発明では特に限定されるものではない。
ここで、本発明の実施の形態に係る薄膜トランジスタの素子構造がボトムゲート・ボトムコンタクト型の場合においては、下部電極11がゲート電極に対応し、上部電極14がソース電極及びドレイン電極に対応する。また、本発明の実施の形態に係る薄膜トランジスタの素子構造がトップゲート・ボトムコンタクト型の場合においては、下部電極11がソース電極及びドレイン電極に対応し、上部電極14がゲート電極に対応する。
本発明の実施の形態に係る基板10は可撓性を有することが望ましい。基板10の材料としては、例えばポリエチレンテレフタレート(PET)やポリイミド、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネートなどのプラスチック材料が挙げられる。石英などのガラス基板やシリコンウェハなども絶縁性の基板として用いることができるが、薄型化、軽量化、フレキシブル化を考慮するとプラスチック基板が好ましい。また、各製造プロセスに用いられる温度などを考慮すると、基板10としては、特にPENやポリイミドなどを用いることが望ましい。
基板10が可撓性を有することで、フレキシブル、軽量、薄型な薄膜トランジスタを形成することができ、ひいては薄膜トランジスタを用いたデバイスにおいてもこれらの利点を生かすことができる。
本発明の実施の形態に係る下部電極(ゲート電極)11の材料は金、銀、若しくはアルミニウムを用いることが望ましい。これらの下部電極11の材料を用いた場合、後述するような化合物に反応して、単分子膜12と下部電極11との材料が表面処理剤と化学的に結合するために、ゲート絶縁膜13を形成するプロセスにおいて剥離してしまう可能性が低く、薄膜トランジスタの収率が向上し、信頼性の高い薄膜トランジスタを得ることができる。
本発明の実施の形態に係る単分子膜12の化合物はチオール化合物、若しくはジスルフィド化合物、若しくはシランカップリング剤、若しくはホスホン酸化合物などが挙げられるが、これらに限定されるものではない。これらの化合物としては、エタンチオール、プロパンチオール、ブタンチオール、ペンタンチオール、ヘキサンチオール、ヘプタンチオール、オクタンチオール、デカンチオール、オクタデカンチオールなどのアルカンチオール類、ベンゼンチオール、フルオロベンゼンチオール、ペンタフルオロベンゼンチオールなどの芳香族チオール類、ジフェニルジスルフィドなどのジスルフィド化合物、メチルトリメトキシシラン、エチルトリメトキシシラン、プロピルトリメトキシシラン、オクチルトリメトキシシラン、オクチルトリエトキシシラン、オクチルトリクロロシラン、オクタデシルトリメトキシシラン、オクタデシルトリエトキシシラン、オクタデシルトリクロロシランなどのシランカップリング剤、オクタデシルホスホン酸などのホスホン酸化合物などが挙げられるが、これらに限定されるものではない。
本発明の実施の形態に係る単分子膜12の形成方法は特に限定されるものではないが、ディップコート法、スプレーコート法、スピンコート法などのウェットプロセスが望ましいが、真空蒸着法などのドライプロセスも用いることができる。ディップコート法、スプレーコート法、スピンコート法などのウェットプロセスは、真空蒸着法などのドライプロセスと比較して、簡便なプロセス及び装置にすることができ、さらに低コストで表面処理を施すことができる。
また、単分子膜12をレジストとして用いる場合、単分子膜12パターンの形成方法としては特に限定するものではないが、マイクロコンタクトプリンティング法、凸版印刷法などの直接パターン形成方法や全面に塗布した後にフォトリソグラフィによりパターンを形成する方法などが挙げられる。そのなかでも、印刷法を用いた形成方法は、低コストな薄膜トランジスタを得ることができるため、特に好ましい。
単分子膜12をレジストとして用いることにより、高解像度なパターンを得ることができ、また下部電極11を形成した後の表面処理プロセスを省略することができるため、低コストである薄膜トランジスタを得ることができる。
下部電極11を形成した後に表面処理を施すことにより、下部電極11表面のみでなく側面にも表面処理が施され、高い絶縁性を保てるために薄膜トランジスタの収率が向上し、ひいては信頼性の高い薄膜トランジスタとなる。
本発明の実施の形態に係る半導体層15は有機半導体であることが望ましい。有機半導体は一部の有機溶媒に可溶であるため、半導体層15を印刷法により形成することができる。但し、半導体材料を溶媒に溶解させず粒子の状態で分散し、分散液を印刷した後、乾燥や焼成することにより半導体層15を形成してもよい。有機半導体材料にはポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子系有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子系有機半導体材料を用いてもよい。しかしながら、低コスト化、フレキシブル化、大面積化を考慮すると印刷法が適用できる有機半導体材料を用いることが望ましい。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体材料として用いてもよい。
本発明の実施の形態に係る上部電極14の材料としては特に限定されるものではないが、例えば金、白金、ニッケル、インジウム錫酸化物(ITO)などの金属あるいは酸化物の薄膜若しくはポリ(エチレンジオキシチオフェン)/ポリスチレンスルホネート(PEDOT/PSS)やポリアニリンなどの導電性高分子や金や銀、ニッケルなどの金属コロイド粒子を分散させた溶液若しくは銀などの金属粒子を導電材料として用いた厚膜ペーストなどがある。
本発明の実施の形態に係る下部電極11及び上部電極14を形成することのうち、少なくとも1つが印刷法で行われることが望ましい。薄膜トランジスタを低コストで形成するためには、印刷法が有用であるからである。例えば、下部電極11及び上部電極14を真空蒸着法やスパッタリング法、フォトリソグラフィ、エッチングを用いて形成する場合に比べ、工程数を削減することができ、且つ真空プロセスを用いないことでコストを下げることができる。印刷法は特に限定されるものではないが、凸版印刷法、スクリーン印刷法、反転オフセット印刷法、インクジェット法などがある。
本発明の実施の形態に係る半導体層15の形成方法が凸版印刷法であることが望ましい。有機半導体を用いる場合、溶解させた溶液や分散させた溶液を用いることによって印刷法を適用することができるが、これらの有機半導体溶液は、その溶解度の低さなどから粘度が低い場合が多い。そのため、用いることができる印刷法としては、凸版印刷法やインクジェット法に限られる。インクジェット法の場合、細かいパターンを形成しようとすると、溶液が広がらないように工夫する必要があり、一般的にフォトリソグラフィやスクリーン印刷法などによって予めバンクを設ける必要があるため、凸版印刷法がより好ましい。
下部電極11、上部電極14や半導体層15の形成方法に印刷法を用いることで、低コストな薄膜トランジスタを大面積で得ることができる。その中でも特に、凸版印刷法を用いることで、低粘度の下部電極11及び上部電極14用インキや半導体層15用インキを高解像度で、且つ高いスループットで作製することができる。また、真空蒸着法などの方法を用いた場合にも、高温プロセスが不要となるため、プラスチックフィルムなどの可撓性を有する基板10上に形成することができる。
本発明の実施の形態に係るゲート絶縁膜13の材料は、例えばポリビニルフェノール、ポリイミド、ポリメタクリル酸メチルなどの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液などを用いることができる。ゲート絶縁膜13の形成方法はスピンコート法やダイコート法などの方法を用いることができる。また、PETやPEN、PESなどの薄膜フィルムをゲート絶縁膜13として用いてもよい。また、SiO、SiN、SiON、Al等の各種絶縁材料を用い、スパッタリング法、プラズマCVD法、真空蒸着法等で形成することもできる。
本発明の実施の形態に係る薄膜トランジスタは、下部電極11を単分子膜12で表面処理することにより、ゲート絶縁膜13に微小な欠陥が生じたとしても、絶縁性を保つことができるため、薄膜トランジスタの収率が向上し、ひいては信頼性の高い薄膜トランジスタになる。
前述の説明は図1に示すボトムゲート・ボトムコンタクト型の薄膜トランジスタについて説明したが、図2に示すトップゲート・ボトムコンタクト型の薄膜トランジスタについては説明を省略することにする。
尚、本発明の実施の形態に係る薄膜トランジスタは、マトリックス状に配置して薄膜トランジスタアレイとして用いることができる。薄膜トランジスタアレイの場合は、必要に応じて封止層や層間絶縁膜、上部画素電極、ガスバリア層、平坦化膜、遮光膜などを形成してもよい。
薄膜トランジスタアレイは、画像表示装置として用いることができる。画像表示装置としては電子ペーパー、有機EL表示装置または液晶表示装置に用いることができる。
図1に示すように、ボトムゲート・ボトムコンタクト型の薄膜トランジスタ20の製造方法について説明する。まず、基板10の材料として、帝人デュポン製、ポリエチレンナフタレート(PEN)、厚さ125μmを用いた。
次に、下部電極(ゲート電極)11の材料として、住友電工製、ナノ銀とAldrich製、ポリエチレングリコール#200との重量比が8:1であるナノ銀インキを用いた。ナノ銀インキを反転オフセット印刷法によりPEN基板10上に印刷し、180℃で1時間ベークして下部電極11を形成した。
次に、単分子膜12を形成するための表面処理剤として、オクタンチオール(関東化学製)をイソプロパノール(関東化学製)に0.5重量%となるように溶解させた溶液を用い、30分浸漬した。浸漬後、イソプロパノールで洗浄し、エアーブローで乾燥させた。
次に、ゲート絶縁膜13の材料として、Aldrich製、ポリビニルフェノールをシクロヘキサノンに10重量%溶解させた溶液を用いた。ゲート絶縁膜13の溶液をダイコータ法により塗布し、180℃で1時間乾燥させて形成した。
次に、上部電極(ソース電極及びドレイン電極)14の材料として、住友電工製、ナノ銀とAldrich製、ポリエチレングリコール#200との重量比が8:1であるナノ銀インキを用いた。ナノ銀インキを反転オフセット印刷法により印刷し、180℃で1時間乾燥させて上部電極14を形成した。
次に、半導体層15の材料として、Merck製、Lisicon SP200をテトラリン(関東化学製)で1.0重量%になるように溶解した溶液を用いた。半導体層15は、凸版印刷法を用いて形成するため、凸版として感光性樹脂凸版、150線のアニロックスロールを用いて半導体層15の溶液を印刷し、100℃で60分乾燥させて形成し、図1に示すボトムゲート・ボトムコンタクト型の薄膜トランジスタ20を作製した。
前述したボトムゲート・ボトムコンタクト型の薄膜トランジスタ20を60個作製したところ、ゲート絶縁膜13を介してリークしている素子は0個であった。これにより、信頼性の高いボトムゲート・ボトムコンタクト型の薄膜トランジスタ20を作製することができた。
図1に示すように、ボトムゲート・ボトムコンタクト型の薄膜トランジスタ20の製造方法について説明する。まず、基板10の材料として、帝人デュポン製、ポリエチレンナフタレート(PEN)、厚さ125ミクロンを用いた。
次に、下部電極(ゲート電極)11の材料として、住友電工製、ナノ銀とAldrich製、ポリエチレングリコール#200との重量比が8:1であるナノ銀インキを用いた。ナノ銀インキを反転オフセット印刷法によりPEN基板10上に印刷し、180℃で1時間ベークして下部電極11を形成した。
次に、単分子膜12を形成するための表面処理剤として、ドデカンチオール(関東化学製)をイソプロパノール(関東化学製)に0.5重量%となるように溶解させた溶液を用い、30分浸漬した。浸漬後、イソプロパノールで洗浄し、エアーブローで乾燥させた。
次に、ゲート絶縁膜13の材料として、Aldrich製、ポリビニルフェノールをシクロヘキサノンに10重量%溶解させた溶液を用いた。ゲート絶縁膜13の溶液をダイコータ法により塗布し、180℃で1時間乾燥させて形成した。
次に、上部電極(ソース電極及びドレイン電極)の材料として、住友電工製、ナノ銀とAldrich製、ポリエチレングリコール#200との重量比8:1であるナノ銀インキを用いた。ナノ銀インキを反転オフセット印刷法により印刷し、180℃で1時間乾燥させて上部電極14を形成した。
次に、半導体層15の材料として、Merck製、Lisicon SP200をテトラリン(関東化学製)で1.0重量%になるように溶解した溶液を用いた。半導体層15は、凸版印刷法により形成するため、凸版として感光性樹脂凸版、150線のアニロックスロールを用いて半導体層15の溶液を印刷し、100℃で60分乾燥させて形成して、図1に示すボトムゲート・ボトムコンタクト型の薄膜トランジスタ20を作製した。
前述したボトムゲート・ボトムコンタクト型の薄膜トランジスタ20を60個作製したところ、ゲート絶縁膜13を介してリークしている素子は0個であった。これにより、信頼性の高い薄膜トランジスタを作製することができた。
図1に示すように、ボトムゲート・ボトムコンタクト型の薄膜トランジスタ20の製造方法について説明する。基板10の材料として、帝人デュポン製、ポリエチレンナフタレート(PEN)、厚さ125ミクロンを用いた。
次に、下部電極(ゲート電極)11の材料として、住友電工製、ナノ銀とAldrich製、ポリエチレングリコール#200との重量比が8:1であるナノ銀インキを用いた。ナノ銀インキを反転オフセット印刷法によりPEN基板10上に印刷し、180℃で1時間ベークして下部電極11を形成した。
次に、単分子膜12を形成するための表面処理剤として、オクタデカンチオール(関東化学製)をイソプロパノール(関東化学製)に0.5重量%となるように溶解させた溶液を用い、30分浸漬した。浸漬後、イソプロパノールで洗浄し、エアーブローで乾燥させた。
次に、ゲート絶縁膜13の材料として、Aldrich製、ポリビニルフェノールをシクロヘキサノンに10重量%溶解させた溶液を用いた。ゲート絶縁膜13の溶液をダイコータ法により塗布し、180℃で1時間乾燥させて形成した。
次に、上部電極(ソース電極及びドレイン電極)14の材料として、住友電工製、ナノ銀とAldrich製、ポリエチレングリコール#200との重量比8:1であるナノ銀インキを用いた。ナノ銀インキを反転オフセット印刷法により印刷し、180℃で1時間乾燥させて上部電極14を形成した。
次に、半導体層15の材料として、Merck製、Lisicon SP200をテトラリン(関東化学製)で1.0重量%になるように溶解した溶液を用いた。半導体層15は、凸版印刷法により形成するため、凸版として感光性樹脂凸版、150線のアニロックスロールを用いて半導体層15の溶液を印刷し、100℃で60分乾燥させて形成して、図1に示すボトムゲート・ボトムコンタクト型の薄膜トランジスタ20を作製した。
前述したボトムゲート・ボトムコンタクト型の薄膜トランジスタ20を60個作製したところ、ゲート絶縁膜13を介してリークしている素子は0個であった。これにより、信頼性の高い薄膜トランジスタを作製することができた。
図1に示すように、ボトムゲート・ボトムコンタクト型の薄膜トランジスタ20の製造方法について説明する。まず、基板10として、帝人デュポン製、ポリエチレンナフタレート(PEN)、厚さ125ミクロンを用いた。
次に、下部電極(ゲート電極)11の材料として、アルミニウムを真空蒸着法により50nm成膜し、フォトリソグラフィ及びエッチングにより下部電極11を形成した。
次に、単分子膜12を形成するための表面処理剤として、オクタデシルホスホン酸(和光純薬製)をイソプロパノール(関東化学製)に0.5重量%となるように溶解させた溶液を用い、30分浸漬した。浸漬後、イソプロパノールで洗浄し、80℃で10分乾燥させた。
次に、ゲート絶縁膜13として、三菱ガス化学製、商品名「ネオプリム」のポリイミドを用いた。ポリイミドをダイコータ法により塗布し、180℃で1時間乾燥させてゲート絶縁膜13を形成した。
次に、上部電極(ソース電極及びドレイン電極)14の材料として、住友電工製、ナノ銀とAldrich製、ポリエチレングリコール#200との重量比が8:1であるナノ銀インキを用いた。ナノ銀インキを反転オフセット印刷法により印刷し、180℃で1時間乾燥させて上部電極14を形成した。
次に、半導体層15の材料として、フルオレンビチオフェン共重合体(F)をテトラリン(関東化学製)で1.0重量%になるように溶解した溶液を用いた。半導体層15は、凸版印刷法により形成するため、凸版として感光性樹脂凸版、150線のアニロックスロールを用いて半導体層15の溶液を印刷し、100℃で60分乾燥させて形成して、図1に示すボトムゲート・ボトムコンタクト型の薄膜トランジスタ20を作製した。
前述したボトムゲート・ボトムコンタクト型の薄膜トランジスタ20を60個作製したところ、ゲート絶縁膜13を介してリークしている素子は0個であった。これにより、信頼性の高い薄膜トランジスタを作製することができた。
図1に示すように、ボトムゲート・ボトムコンタクト型の薄膜トランジスタ20の製造方法について説明する。まず、基板10として、宇部興産製、ポリイミド、厚さ50μmを用いた。
次に、下部電極(ゲート電極)11の材料として、クロムと金とを真空蒸着法により10nm、50nmに成膜した。
次に、単分子膜12を形成するための表面処理剤として、オクタンチオールをイソプロパノール(関東化学製)に0.5重量%となるように溶解させた溶液を用い、マイクロコンタクトプリンティング法により下部電極(ゲート電極)11のパターンを転写させ、イソプロパノールで洗浄した後にエッチングをしてゲート電極11を形成した。
次に、ゲート絶縁膜13の材料として、三菱ガス化学製、商品名「ネオプリム」のポリイミドを用いた。ポリイミドをダイコータ法により塗布し、180℃で1時間乾燥させてゲート絶縁膜13を形成した。
次に、上部電極(ソース電極及びドレイン電極)14の材料として、住友電工製、ナノ銀とAldrich製、ポリエチレングリコール#200との重量比が8:1であるナノ銀インキを用いた。ナノ銀インキを反転オフセット印刷法により印刷し、180℃で1時間乾燥させて下部電極14を形成した。
次に、半導体層15の材料として、フルオレンビチオフェン共重合体(F)をテトラリン(関東化学製)で1.0重量%になるように溶解した溶液を用いた。半導体層15は、凸版印刷法により形成するため、凸版として感光性樹脂凸版、150線のアニロックスロールを用いて半導体層15を印刷し、100℃で60分乾燥させて形成し、図1に示すボトムゲート・ボトムコンタクト型の薄膜トランジスタ20を作製した。
前述したボトムゲート・ボトムコンタクト型の薄膜トランジスタ20を60個作製したところ、ゲート絶縁膜13を介してリークしている素子は1個であった。これにより、信頼性の高い薄膜トランジスタを作製することができた。
図2に示すように、トップゲート・ボトムコンタクト型の薄膜トランジスタ30の製造方法について説明する。まず、基板10として、帝人デュポン製、ポリエチレンナフタレート(PEN)、厚さ125ミクロンを用いた。
次に、下部電極(ソース電極及びドレイン電極)11の材料として、住友電工製、ナノ銀とAldrich製、ポリエチレングリコール#200との重量比が=8:1であるナノ銀インキを用いた。ナノ銀インキを反転オフセット印刷法によりPEN基板10上に印刷し、180℃で1時間ベークして下部電極11を形成した。
次に、単分子膜12を形成するための表面処理剤として、オクタデカンチオール(関東化学製)をイソプロパノール(関東化学製)に0.5重量%となるように溶解させた溶液を用い、30分浸漬した。浸漬後、イソプロパノールで洗浄し、エアーブローで乾燥させた。
次に、半導体層15の材料として、Merck製、Lisicon SP200をテトラリン(関東化学製)で1.0重量%になるように溶解した溶液を用いた。半導体層15は、凸版印刷法により形成するため、凸版として感光性樹脂凸版、150線のアニロックスロールを用いて半導体層15を印刷し、100℃で60分乾燥させて形成した。
次に、ゲート絶縁膜13の材料として、旭硝子製、商品名「サイトップ」の非晶質フッ素ポリマーをスピンコート法で成膜し、100℃で60分乾燥させてゲート絶縁膜13を形成した。
次に、上部電極(ゲート電極)14の材料として、アルミニウムを真空蒸着法により50nmに成膜し、図2に示すトップゲート・ボトムコンタクト型の薄膜トランジスタ30を作製した。
前述したトップゲート・ボトムコンタクト型の薄膜トランジスタ30を60個作製したところ、ゲート絶縁膜13を介してリークしている素子は0個であった。これにより、信頼性の高い薄膜トランジスタを作製することができた。
[比較例1]
図3に示すボトムゲート・ボトムコンタクト型の薄膜トランジスタの下部電極11をオクタンチオール(単分子膜12)により表面処理しないこと以外は実施例1と同様に作製した。
前述したトップゲート・ボトムコンタクト型の薄膜トランジスタ40を60個作製したところ、ゲート絶縁膜13を介してリークしている素子は3個であった。これにより、表面処理を施した薄膜トランジスタと比較して、信頼性は低かった。
本発明の実施の形態に係るボトムゲート・ボトムコンタクト型の薄膜トランジスタの一例を示す断面図である。 本発明の実施の形態に係るトップゲート・ボトムコンタクト型の薄膜トランジスタの一例を示す断面図である。 比較例のボトムゲート・ボトムコンタクト型の薄膜トランジスタを示す断面図である。
符号の説明
10 基板
11 下部電極
12 単分子膜
13 ゲート絶縁膜
14 上部電極
15 半導体層
20、40 ボトムゲート・ボトムコンタクト型の薄膜トランジスタ
30 トップゲート・ボトムコンタクト型の薄膜トランジスタ

Claims (11)

  1. 基板と、
    前記基板上に形成されたゲート電極と、
    前記ゲート電極の表面に形成されたホスホン酸化合物からなる単分子膜と、
    前記ゲート電極及び前記単分子膜の全面を覆うように形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に離間して形成されたソース電極及びドレイン電極と、
    前記ソース電極と前記ドレイン電極との間隙に印刷法により形成された有機半導体層と、
    を備えることを特徴とする薄膜トランジスタ。
  2. 前記ゲート電極が金、銀、アルミニウムのいずれかを含むことを特徴とする請求項1に記載の薄膜トランジスタ。
  3. 前記基板が可撓性を有していることを特徴とする請求項1に記載の薄膜トランジスタ。
  4. 基板を準備し、
    前記基板上にゲート電極を形成し、
    前記ゲート電極に表面処理を施しホスホン酸化合物からなる単分子膜を形成し、
    前記ゲート電極及び前記単分子膜の全面を覆うようにゲート絶縁膜を形成し、
    前記ゲート絶縁膜上にソース電極及びドレイン電極を離間して形成し、
    前記ソース電極と前記ドレイン電極との間隙に印刷法により有機半導体層を形成することを特徴とする薄膜トランジスタの製造方法。
  5. 前記単分子膜の形成方法が、ディップコート法、スプレーコート法またはスピンコート法のいずれかであることを特徴とする請求項に記載の薄膜トランジスタの製造方法。
  6. 前記単分子膜をレジストとして前記ゲート電極をエッチングにより形成することを特徴とする請求項またはに記載の薄膜トランジスタの製造方法。
  7. 前記単分子膜の形成方法が、凸版印刷法であることを特徴とする請求項に記載の薄膜トランジスタの製造方法。
  8. 前記ゲート電極、前記ソース電極、前記ドレイン電極または前記半導体層のいずれかが印刷法を用いて形成することを特徴とする請求項乃至のいずれかに記載の薄膜トランジスタの製造方法。
  9. 前記印刷方法が凸版印刷法であることを特徴とする請求項に記載の薄膜トランジスタの製造方法。
  10. 請求項1乃至のいずれかに記載の薄膜トランジスタをマトリクス状に配置したことを特徴とする薄膜トランジスタアレイ。
  11. 請求項10に記載の薄膜トランジスタアレイを電子ペーパー、有機EL表示装置または液晶表示装置のいずれかに用いたことを特徴とする画像表示装置。
JP2008152495A 2008-06-11 2008-06-11 薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置 Expired - Fee Related JP5532553B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008152495A JP5532553B2 (ja) 2008-06-11 2008-06-11 薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008152495A JP5532553B2 (ja) 2008-06-11 2008-06-11 薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置

Publications (2)

Publication Number Publication Date
JP2009302169A JP2009302169A (ja) 2009-12-24
JP5532553B2 true JP5532553B2 (ja) 2014-06-25

Family

ID=41548791

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008152495A Expired - Fee Related JP5532553B2 (ja) 2008-06-11 2008-06-11 薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置

Country Status (1)

Country Link
JP (1) JP5532553B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2481644A (en) 2010-07-02 2012-01-04 Cambridge Display Tech Ltd A method of forming an organic thin film transistor
CN103733319B (zh) * 2011-08-15 2017-06-16 株式会社尼康 晶体管的制造方法及晶体管
JP6197306B2 (ja) * 2013-02-22 2017-09-20 凸版印刷株式会社 薄膜トランジスタの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60235906D1 (de) * 2001-10-11 2010-05-20 Koninkl Philips Electronics Nv Erfahren
EP1601468A4 (en) * 2003-02-11 2006-11-29 Univ Princeton MONOCOUCHES BASED ON ORGANIC ACID BONDED ON SURFACE
US7019328B2 (en) * 2004-06-08 2006-03-28 Palo Alto Research Center Incorporated Printed transistors
US7504132B2 (en) * 2005-01-27 2009-03-17 International Business Machines Corporation Selective placement of carbon nanotubes on oxide surfaces
JP2008042097A (ja) * 2006-08-09 2008-02-21 Seiko Epson Corp 電子デバイスおよび電子機器
JP2008053582A (ja) * 2006-08-28 2008-03-06 Seiko Epson Corp 電子装置の製造方法
JP5151122B2 (ja) * 2006-11-22 2013-02-27 ソニー株式会社 電極被覆材料、電極構造体、及び、半導体装置

Also Published As

Publication number Publication date
JP2009302169A (ja) 2009-12-24

Similar Documents

Publication Publication Date Title
US8389346B2 (en) Method and structure for establishing contacts in thin film transistor devices
US8309952B2 (en) Thin film transistor and method for manufacturing the same
KR20100015664A (ko) 유기 박막 트랜지스터들
JP6229658B2 (ja) 薄膜トランジスタ及びその製造方法、画像表示装置
US20100244015A1 (en) Organic semiconductor device, manufacturing method of same, organic transistor array, and display
JP2008085315A (ja) 薄膜トランジスタおよびその製造方法
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
US10374025B2 (en) Thin film transistor array
JP5532553B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、薄膜トランジスタアレイ及び画像表示装置
JP2007273594A (ja) 電界効果トランジスタ
JP5760360B2 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
US9735381B2 (en) Thin film transistor array and manufacturing method of the same
JP5098159B2 (ja) 薄膜トランジスタの製造方法
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
JP6221243B2 (ja) 薄膜トランジスタアレイ及び画像表示装置
JP6197306B2 (ja) 薄膜トランジスタの製造方法
JP5685932B2 (ja) 薄膜トランジスタ
JP5181586B2 (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP2013074191A (ja) 薄膜トランジスタアレイ、薄膜トランジスタアレイの製造方法、画像表示装置
JP6217162B2 (ja) 薄膜トランジスタ及びその製造方法並びに画像表示装置
JP2007234974A (ja) 有機薄膜トランジスタ
JP5359032B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイ及び画像表示装置
JP6390122B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画像表示装置
JP6428126B2 (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法、及び画像表示装置
WO2014147992A1 (ja) 薄膜トランジスタアレイ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130521

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

R150 Certificate of patent or registration of utility model

Ref document number: 5532553

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140414

LAPS Cancellation because of no payment of annual fees