KR100752374B1 - 유기 박막 트랜지스터의 제조방법 - Google Patents

유기 박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR100752374B1
KR100752374B1 KR1020050108043A KR20050108043A KR100752374B1 KR 100752374 B1 KR100752374 B1 KR 100752374B1 KR 1020050108043 A KR1020050108043 A KR 1020050108043A KR 20050108043 A KR20050108043 A KR 20050108043A KR 100752374 B1 KR100752374 B1 KR 100752374B1
Authority
KR
South Korea
Prior art keywords
derivatives
thin film
film transistor
organic thin
forming
Prior art date
Application number
KR1020050108043A
Other languages
English (en)
Other versions
KR20070050621A (ko
Inventor
안택
서민철
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050108043A priority Critical patent/KR100752374B1/ko
Priority to US11/595,568 priority patent/US7960207B2/en
Publication of KR20070050621A publication Critical patent/KR20070050621A/ko
Application granted granted Critical
Publication of KR100752374B1 publication Critical patent/KR100752374B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60Forming conductive regions or layers, e.g. electrodes
    • H10K71/611Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621Providing a shape to conductive layers, e.g. patterning or selective deposition
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10Substrates, e.g. flexible substrates
    • H10K77/111Flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 유기 박막 트랜지스터를 제조하는데 있어서, 유기물 또는 금속 배선의 선폭과 모양을 일정하게 형성함으로써, 소자 특성의 저하를 막을 수 있는 유기 박막 트랜지스터의 제조방법에 관한 것이다.
본 발명은 기판을 제공하는 단계; 상기 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 소스/드레인 전극을 형성하는 단계; 상기 소스/드레인 전극 상에 반도체층을 형성하는 단계;를 포함하며, 상기 게이트 전극은 잉크젯법으로 형성한 후, 레이저로 절삭하는 단계;를 특징으로 한다.
잉크젯법, 레이저 어블레이션

Description

유기 박막 트랜지스터의 제조방법{Method Of Manufacturing Organic Thin Film Transistor}
도 1 및 도 2 은 본 발명의 유기 박막 트랜지스터의 단면도.
도 3 및 도 4 는 본 발명의 유기 박막 트랜지스터의 평면도.
도 5 및 도 6 은 본 발명의 유기 박막 트랜지스터의 단면도.
<도면 주요부호에 대한 부호의 설명>
10 : 기판 20 : 게이트 전극
80 : 게이트 절연막 90,91 : 소스/드레인 전극
100 : 반도체층
본 발명은 유기 박막 트랜지스터의 제조방법에 관한 것으로, 보다 자세하게는 유기물 또는 금속 배선의 선폭과 모양을 일정하게 형성함으로써, 소자 특성의 저하를 막을 수 있는 유기 박막 트랜지스터의 제조방법에 관한 것이다.
일반적으로 박막 트랜지스터(Thin Film Transistor)는 고농도의 불순물로 도핑된 소스/드레인 영역과 상기 소스/드레인 영역 사이에 형성된 채널 영역을 갖는 반도체층과, 상기 반도체층과 절연되어 상기 채널 영역에 대응되는 영역에 위치하는 게이트 전극과, 상기 소스/드레인 영역에 각각 접촉되는 소스/드레인 전극으로 형성되어 있다. 이러한 박막 트랜지스터는 액정 디스플레이 장치 또는 유기 전계발광 장치 등 평판표시장치의 각 화소의 동작을 제어하는 스위칭 소자 또는 구동 소자로서 사용된다.
한편, 최근 평판표시장치는 박형화와 아울러 플렉서블(flexsible)한 특성이 요구되고 있다. 이러한 플렉서블한 특성을 위해 종래의 글라스 기판을 사용하던 것과 달리 플라스틱 기판을 사용하려는 시도가 많이 이뤄지고 있는데, 플라스틱 기판을 사용할 경우에는 고온 공정을 사용하지 않고, 저온 공정을 통해 제조될 수 있는 박막 트랜지스터에 대한 연구가 진행되고 있다.
최근 그러한 박막 트랜지스터로 각광을 받고 있는 것이 유기물로 형성된 반도체층을 갖는 유기 박막 트랜지스터이다. 유기 박막 트랜지스터는 저온 공정이 가능하여 저가격형 박막 트랜지스터를 실현할 수 있는 장점을 갖는다. 그러나, 상기 유기 박막 트랜지스터를 제조하는데 있어서, 유기물로 이루어진 반도체층을 포토 리소그래피법을 사용하여 패터닝하게 되면, 유기용매에 의해 상기 반도체층이 손상되어 소자 특성이 저하되는 문제점이 있다.
따라서, 최근에는 유기 박막 트랜지스터의 소자 특성을 저하시키지 않고, 공 정단순화의 장점과 고가의 증착 챔버나 대량의 재료 손실을 피할 수 있는 잉크젯 프린팅법이 많이 사용되고 있다.
그러나, 상기 잉크젯 프린팅법은 잉크를 원하는 곳에 적가할 때, 적가될 표면의 성질에 따라서 적가된 잉크의 선폭 및 모양이 결정되기 때문에 표면처리가 필수적이다. 이러한 표면처리는 주로 화학적 에칭법이나 플라즈라 에칭법이 주로 이용되는데, 이러한 표면처리에도 불구하고 잉크젯 프린팅법으로 형성된 유기물이나 금속배선은 일정한 선폭이나 모양을 유지하는 것이 쉽지 않기 때문에, 배선 저항이 발생하여 소자 특성이 저하되는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 제반단점과 문제점을 해결하기 위한 것으로, 유기물 또는 금속배선의 선폭 및 모양을 일정하게 형성함으로써, 배선저항을 방지하여 소자 특성의 저하를 막을 수 있는 유기 박막 트랜지스터의 제조방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 기판을 제공하는 단계; 상기 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 소스/드레인 전극을 형성하는 단계; 상기 소스/드레인 전극 상에 반도체층을 형성하는 단계;를 포함하며, 상기 게이트 전극은 잉크젯법으로 형성 한 후, 레이저로 절삭하는 단계;를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법에 의해 달성된다.
또한, 본 발명의 상기 목적은 기판을 제공하는 단계; 상기 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 소스/드레인 전극을 형성하는 단계; 상기 소스/드레인 전극 상에 반도체층을 형성하는 단계;를 포함하며, 상기 소스/드레인 전극은 잉크젯법으로 형성한 후, 레이저로 절삭하는 단계;를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법에 의해 달성된다.
또한, 본 발명의 상기 목적은 기판을 제공하는 단계; 상기 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 소스/드레인 전극을 형성하는 단계; 상기 소스/드레인 전극 상에 반도체층을 형성하는 단계;를 포함하며, 상기 반도체층은 잉크젯법으로 형성한 후, 레이저로 절삭하는 단계;를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다. 또한 도면들에 있어서, 층 및 영역의 길이, 두께등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1 및 도 2 는 본 발명의 유기 박막 트랜지스터의 단면도이다.
도 1 을 참조하면, 기판(10)을 제공한다. 상기 기판(10)은 유연한 재질인 플라스틱기판 또는 도전성기판을 사용한다. 상기 기판(10) 상에 잉크젯 프린팅법을 이용하여 게이트 전극(20)을 형성한다. 상기 게이트 전극(20)은 Al, Cr 또는 Cu로 이루어진 군에서 하나를 사용할 수 있다.
도 2 를 참조하면, 상기 잉크젯 프린팅법은 서멀(Thermal) 방식과 압력 차이에 의해 잉크가 노즐로부터 분사되는 피에조(Piezoelectric) 방식이 있으며, 피에조 방식이 주로 사용된다. 이 피에조 방식의 잉크젯(30)은 분사시키고자 하는 물질이 담긴 용기(40)와, 상기 용기(40)로부터 물질을 외부로 분사시키기 위한 잉크젯 헤드(50)로 구성된다.
상기 용기(40)에는 게이트 전극물질(70)이 채워지며, 잉크젯 헤드(50)에는 압전소자와 용기(40)내에 포함된 게이트 전극물질(70)을 분사하는 노즐(60)이 형성된다. 압전소자에 전압이 인가되면 물리적인 압력이 발생되어 용기(40)와 노즐(60)사이의 유로가 수축, 이완을 반복하는 모세관 현상이 나타난다. 이 모세관 현상에 의해 게이트 전극물질(70)은 노즐(60)을 통해 분사된다. 상기 게이트 전극물질(70)은 노즐(60)을 통해 분사된 후, 상기 기판(10) 상에 일정 폭과 높이를 갖는 게이트 전극(20)이 형성된다.
이때, 상기 게이트 전극물질(70)은 상기 기판(10)과 충돌한 다음 상기 기판(10)의 표면성질에 따라 사방으로 퍼지게 된다.
도 3 및 도 4 는 본 발명의 유기 박막 트랜지스터의 평면도이다.
그러나, 도 3 을 참조하면, 상기와 같이 형성된 게이트 전극(20)은 에지부가 고르지 못하기 때문에 배선으로 작용할 때, 전압을 가하게 되면 저항이 많이 발생하게 된다.
따라서, 상기 게이트 전극(20)의 에지부를 레이저 어블레이션 기술(Laser Ablation Technique : LAT)를 이용하여 트리밍(trimming)한다. 즉, 게이트 전극(20)의 에지부에 레이저 빔을 조사하여, 상기 게이트 전극(20)의 에지부를 제거한다. 상기 레이저는 KrF 엑시머 레이저(Excimer Laser)로 파장이 248nm 인 것을 사용한다.
그러므로, 도 4 에 도시된 바와 같이, 상기 기판(10) 상에 선폭과 모양이 일정한 게이트 전극(20)이 형성된다.
상기와 같이 레이저 어블레이션 기술을 이용하여, 잉크젯 프린팅법으로 형성할 수 있는 최소한의 폭인 약 50㎛보다 더 작은 5㎛까지 형성할 수 있으며, 선폭과 모양을 일정하게 형성할 수 있어 배선저항을 최소화 시킬 수 있다.
도 5 및 도 6은 본 발명의 유기 박막 트랜지스터의 단면도이다.
이후, 도 5 를 참조하면, 상기 기판(10) 전면에 게이트 절연막(80)을 형성한다. 상기 게이트 절연막(80)은 실리콘 옥사이드 또는 실리콘 나이트라이드 등과 같은 무기물이 사용될 수 있다.
상기 게이트 절연막(80) 상에 소스/드레인 전극(90,91)을 형성한다. 상기 소스/드레인 전극(90,91)은 Al, Cr 또는 Cu로 이루어진 군에서 하나를 사용할 수 있다. 상기 소스/드레인 전극(90,91)은 상기 게이트 전극(20)과 동일하게 잉크젯 프린팅법을 사용하여, 상기 기판(10) 상에 소스/드레인 전극물질을 적가하여 상기 소 스/드레인 전극(90,91)을 형성한 후, 상기 소스/드레인 전극(90,91)의 에지부를 레이저 어블레이션 기술을 이용하여 트리밍한다.
상기와 같이 레이저 어블레이션 기술을 이용하여, 잉크젯 프린팅법으로 형성할 수 있는 최소한의 폭인 약 50㎛보다 더 작은 5㎛까지 형성할 수 있으며, 선폭과 모양을 일정하게 형성할 수 있어 배선저항을 최소화 시킬 수 있다.
이후에, 도 6 을 참조하면, 상기 소스/드레인 전극(90,91) 상에 반도체층(100)을 형성하여 본 발명의 유기 박막 트랜지스터를 완성한다.
상기 반도체층(100)은 유기반도체 물질로 형성하며, 상기 유기 반도체 물질로는, 고분자로서, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체를 포함할 수 있고, 저분자로서, 펜타센, 테트라센, 나프탈렌의 올리고아센 및 이돌의 유도체, 알파-6-티오펜, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 또는 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 또는 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체를 포함할 수 있다.
이러한 상기 반도체층(100)은 상기 게이트 전극(20) 및 소스/드레인 전극(90,91)의 형성방법과 동일하게 잉크젯 프린팅법을 사용하여 반도체층(100)을 형성하고, 상기 반도체층(100)의 에지부를 레이저 어블레이션 기술을 이용하여 트리밍한다.
상기 반도체층(100)을 상기와 같이 형성함으로써, 상기 반도체층(100)이 손상되지 않으며, 상기 반도체층(100)의 선폭 및 모양을 일정하게 형성할 수 있다.
상기 실시 예에서는 게이트 전극, 소스/드레인 전극 및 반도체층을 모두 잉크젯법으로 형성한 후, 레이저로 절삭하는 경우를 서술하였다. 이와는 달리, 게이트 전극, 소스/드레인 전극 및 반도체층중 어느 하나만을 잉크젯법으로 형성한 후, 레이저로 절삭하는 경우의 실시 예도 있을 수 있다.
상기와 같이, 유기 박막 트랜지스터를 제조하는데 있어서, 유기물 또는 금속 배선을 형성할 때, 잉크젯 프린팅법으로 형성한 후 레이저 어블레이션 기술을 이용하여 트리밍함으로써, 유기반도체층이 손상되지 않으며 각 금속 배선의 선폭 및 모양이 일정하게 형성됨으로 배선저항을 줄여 유기 박막 트랜지스터의 소자 특성이 저하되는 것을 막을 수 있는 이점이 있다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
따라서, 본 발명의 유기 박막 트랜지스터의 제조방법은 유기물 또는 금속 배선의 선폭과 모양을 일정하게 형성함으로써, 배선저항 및 소자 특성의 저하를 막을 수 있는 효과가 있다.

Claims (18)

  1. 기판을 제공하는 단계;
    상기 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 소스/드레인 전극을 형성하는 단계;
    상기 소스/드레인 전극 상에 반도체층을 형성하는 단계;를 포함하며,
    상기 게이트 전극은 잉크젯법으로 형성한 후, 레이저로 절삭하는 단계;를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  2. 제 1 항에 있어서,
    상기 반도체층은 유기물로 형성되는 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
  3. 제 1 항에 있어서,
    상기 반도체층은 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 펜타센, 테트라센, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-6-티오펜, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 프탈로시아닌 및 이들의 유도체, 금속을 함유한 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 또는 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 또는 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체로 이루어진 군에서 선택된 하나를 사용하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  4. 제 1 항에 있어서,
    상기 기판은 플라스틱 또는 도전성물질로 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  5. 제 1 항에 있어서,
    상기 게이트 전극 및 소스/드레인 전극은 Al, Cr 또는 Cu로 이루어진 군에서 하나를 사용하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  6. 제 1 항에 있어서,
    상기 레이저로 절삭되는 선폭은 5~50㎛인 것을 특징으로 하는 유기 박막 트 랜지스터의 제조방법.
  7. 기판을 제공하는 단계;
    상기 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 소스/드레인 전극을 형성하는 단계;
    상기 소스/드레인 전극 상에 반도체층을 형성하는 단계;를 포함하며,
    상기 소스/드레인 전극은 잉크젯법으로 형성한 후, 레이저로 절삭하는 단계;를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  8. 제 7 항에 있어서,
    상기 반도체층은 유기물로 형성되는 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
  9. 제 7 항에 있어서,
    상기 반도체층은 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 펜타센, 테트라센, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-6-티오펜, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 프탈로시아닌 및 이들의 유도체, 금속을 함유한 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 또는 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 또는 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체로 이루어진 군에서 선택된 하나를 사용하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  10. 제 7 항에 있어서,
    상기 기판은 플라스틱 또는 도전성물질로 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  11. 제 7 항에 있어서,
    상기 게이트 전극 및 소스/드레인 전극은 Al, Cr 또는 Cu로 이루어진 군에서 하나를 사용하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  12. 제 7 항에 있어서,
    상기 레이저로 절삭되는 선폭은 5~50㎛인 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  13. 기판을 제공하는 단계;
    상기 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 소스/드레인 전극을 형성하는 단계;
    상기 소스/드레인 전극 상에 반도체층을 형성하는 단계;를 포함하며,
    상기 반도체층은 잉크젯법으로 형성한 후, 레이저로 절삭하는 단계;를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  14. 제 13 항에 있어서,
    상기 반도체층은 유기물로 형성되는 것을 특징으로 하는 유기 박막 트랜지스터 제조방법.
  15. 제 13 항에 있어서,
    상기 반도체층은 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체, 펜타센, 테트라센, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-6-티오펜, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 프탈로시아닌 및 이들의 유도체, 금속을 함유한 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 또는 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 또는 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체로 이루어진 군에서 선택된 하나를 사용하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  16. 제 13 항에 있어서,
    상기 기판은 플라스틱 또는 도전성물질로 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  17. 제 13 항에 있어서,
    상기 게이트 전극 및 소스/드레인 전극은 Al, Cr 또는 Cu로 이루어진 군에서 하나를 사용하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  18. 제 13 항에 있어서,
    상기 레이저로 절삭되는 선폭은 5~50㎛인 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
KR1020050108043A 2005-11-11 2005-11-11 유기 박막 트랜지스터의 제조방법 KR100752374B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020050108043A KR100752374B1 (ko) 2005-11-11 2005-11-11 유기 박막 트랜지스터의 제조방법
US11/595,568 US7960207B2 (en) 2005-11-11 2006-11-10 Organic thin film transistor and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050108043A KR100752374B1 (ko) 2005-11-11 2005-11-11 유기 박막 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR20070050621A KR20070050621A (ko) 2007-05-16
KR100752374B1 true KR100752374B1 (ko) 2007-08-27

Family

ID=38041408

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050108043A KR100752374B1 (ko) 2005-11-11 2005-11-11 유기 박막 트랜지스터의 제조방법

Country Status (2)

Country Link
US (1) US7960207B2 (ko)
KR (1) KR100752374B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI377713B (en) * 2007-10-19 2012-11-21 Ind Tech Res Inst Stacked structure and method of patterning the same and organic thin film transistor and array including the same
ES2302477B2 (es) * 2007-12-05 2009-02-16 Universidad Politecnica De Madrid Procedimiento de fabricacion de catodos para diodos luminiscentes.
US8309955B2 (en) * 2008-01-07 2012-11-13 The Johns Hopkins University Devices having high dielectric constant, ionically-polarizable materials
EP2313415A4 (en) * 2008-07-21 2011-11-02 Univ Johns Hopkins ORGANIC PYROMELLITE ACID DIAMIDE SUBSTITUTES AND DEVICES
KR101924995B1 (ko) 2012-01-20 2018-12-05 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그를 포함하는 유기 발광 표시 장치, 박막 트랜지스터 표시판의 단선 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040015717A (ko) * 2001-05-23 2004-02-19 플라스틱 로직 리미티드 디바이스의 패터닝
JP2004281477A (ja) 2003-03-13 2004-10-07 Konica Minolta Holdings Inc 有機薄膜トランジスタおよびその製造方法
KR20040097231A (ko) * 1996-05-15 2004-11-17 세이코 엡슨 가부시키가이샤 박막 디바이스 제조 방법, 박막 트랜지스터 제조 방법, 및전자 기기 제조 방법
JP2005223286A (ja) 2004-02-09 2005-08-18 Seiko Epson Corp 薄膜トランジスタ、配線基板、表示装置および電子機器

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01130494A (ja) 1987-11-13 1989-05-23 Koa Corp エレクトロルミネツセンス素子の製造方法
JPH0595178A (ja) 1991-10-02 1993-04-16 Sharp Corp 回路基板の製造方法
JPH0961296A (ja) 1995-06-15 1997-03-07 Ntn Corp カラーフィルタの欠陥修正方法および欠陥修正装置
US7244669B2 (en) 2001-05-23 2007-07-17 Plastic Logic Limited Patterning of devices
GB0125350D0 (en) * 2001-10-22 2001-12-12 Sigtronics Ltd PCB formation by laser cleaning of conductive ink
US6740900B2 (en) * 2002-02-27 2004-05-25 Konica Corporation Organic thin-film transistor and manufacturing method for the same
US20040266054A1 (en) * 2003-06-30 2004-12-30 Brazis Paul W. OFET channel fabrication
US6867081B2 (en) * 2003-07-31 2005-03-15 Hewlett-Packard Development Company, L.P. Solution-processed thin film transistor formation method
DE102004002024A1 (de) * 2004-01-14 2005-08-11 Siemens Ag Organischer Transistor mit selbstjustierender Gate-Elektrode und Verfahren zu dessen Herstellung
JP4385812B2 (ja) * 2004-03-26 2009-12-16 株式会社日立製作所 薄膜トランジスタおよびその製造方法
KR100544144B1 (ko) 2004-05-22 2006-01-23 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100603393B1 (ko) * 2004-11-10 2006-07-20 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
GB0506896D0 (en) * 2005-04-05 2005-05-11 Plastic Logic Ltd Stack ablation
KR101127573B1 (ko) 2005-04-13 2012-03-23 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조방법 및 이에 의해 제조된 박막트랜지스터
US7176053B1 (en) * 2005-08-16 2007-02-13 Organicid, Inc. Laser ablation method for fabricating high performance organic devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040097231A (ko) * 1996-05-15 2004-11-17 세이코 엡슨 가부시키가이샤 박막 디바이스 제조 방법, 박막 트랜지스터 제조 방법, 및전자 기기 제조 방법
KR20040015717A (ko) * 2001-05-23 2004-02-19 플라스틱 로직 리미티드 디바이스의 패터닝
JP2004281477A (ja) 2003-03-13 2004-10-07 Konica Minolta Holdings Inc 有機薄膜トランジスタおよびその製造方法
JP2005223286A (ja) 2004-02-09 2005-08-18 Seiko Epson Corp 薄膜トランジスタ、配線基板、表示装置および電子機器

Also Published As

Publication number Publication date
KR20070050621A (ko) 2007-05-16
US20070111371A1 (en) 2007-05-17
US7960207B2 (en) 2011-06-14

Similar Documents

Publication Publication Date Title
EP1935027B1 (en) Semiconductor device and manufacturing method thereof
US7138682B2 (en) Organic thin-film transistor and method of manufacturing the same
KR101413655B1 (ko) 산화물 반도체 박막 트랜지스터의 제조 방법
EP1670079B1 (en) Method of forming a conductive pattern of a thin film transistor
US7727797B2 (en) Method for manufacturing organic thin film transistor substrate
US7655943B2 (en) Organic electroluminescent display device having OTFT and method of fabricating the same
US10312375B2 (en) Thin-film transistor, method for producing thin-film transistor and image display apparatus using thin-film transistor
KR100752374B1 (ko) 유기 박막 트랜지스터의 제조방법
KR100603393B1 (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
JP4391451B2 (ja) 薄膜トランジスタを備えた基板の製造方法、及びそれにより製造された薄膜トランジスタを備えた基板と、平板表示装置の製造方法、及びそれにより製造された平板表示装置
WO2008093854A1 (ja) 薄膜半導体装置の製造方法および薄膜半導体装置
JP2010093093A (ja) 半導体装置およびその製造方法
US20080076204A1 (en) Method for manufacturing a thin film transistor array panel
JP5868757B2 (ja) 薄膜トランジスタとその製造方法及び表示装置
KR100982952B1 (ko) 단채널 효과를 방지하는 유기 박막 트랜지스터, 그것의제조방법 및 이를 포함하는 박막 트랜지스터 어레이 기판
JP2005285830A (ja) ゲート絶縁膜の形成方法及び薄膜トランジスタの製造方法並びに薄膜トランジスタ
KR20060108943A (ko) 식각 방법 및 이를 이용한 박막 트랜지스터의 제조방법
KR100730223B1 (ko) 유기 박막 트랜지스터의 제조방법
JP2008235328A (ja) 有機半導体装置、及びその製造方法
JP5509629B2 (ja) 薄膜トランジスタアレイの製造方法、及び薄膜トランジスタアレイ
JP2015185789A (ja) 薄膜トランジスタおよびその製造方法
KR100741128B1 (ko) 유기 트랜지스터의 제조방법
JP2005294286A (ja) 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
Kim et al. Laser assisted lift-off process as a organic patterning methodology for organic thin-film transistors fabrication
KR20120002126A (ko) 가스의 흐름을 이용한 용액 반도체의 모폴로지 제어 방법, 이를 이용한 유기 박막 트랜지스터 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180802

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 13