KR20060108943A - 식각 방법 및 이를 이용한 박막 트랜지스터의 제조방법 - Google Patents

식각 방법 및 이를 이용한 박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR20060108943A
KR20060108943A KR1020050030707A KR20050030707A KR20060108943A KR 20060108943 A KR20060108943 A KR 20060108943A KR 1020050030707 A KR1020050030707 A KR 1020050030707A KR 20050030707 A KR20050030707 A KR 20050030707A KR 20060108943 A KR20060108943 A KR 20060108943A
Authority
KR
South Korea
Prior art keywords
laser beam
semiconductor layer
thin film
intensity
film transistor
Prior art date
Application number
KR1020050030707A
Other languages
English (en)
Inventor
안택
서민철
모연곤
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050030707A priority Critical patent/KR20060108943A/ko
Publication of KR20060108943A publication Critical patent/KR20060108943A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0626—Energy control of the laser beam
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 하부층이 손상되지 않도록 상부층을 식각하는 방법과, 용이하고 균일하게 반도체층을 패터닝하면서도 패터닝 단계에서 그 하부의 층이 손상되지 않도록 할 수 있는 박막 트랜지스터의 제조방법을 위하여, 레이저 빔을 복수회 조사하여 식각을 행함에 있어서, 식각이 행해짐에 따라 조사하는 레이저 빔의 강도를 감소시키는 것을 특징으로 하는 식각 방법 및 이를 이용한 박막 트랜지스터의 제조방법을 제공한다.

Description

식각 방법 및 이를 이용한 박막 트랜지스터의 제조방법{Ablation method and method of manufacturing thin film transistor using the method}
도 1은 본 발명의 바람직한 일 실시예에 따른 박막 트랜지스터의 제조방법에 의해 제조된 인버티드 코플래나형 박막 트랜지스터를 개략적으로 도시하는 단면도이다.
도 2는 도 1의 박막 트랜지스터를 개념적으로 도시하는 평면도이다.
도 3은 레이저 어블레이션 기술을 이용하여 식각을 하기 위해 복수회 조사하는 레이저 빔의 강도를 나타내는 표이다.
도 4a 내지 도 4c는 도 3에 도시된 바와 같은 강도의 레이저 빔을 조사하였을 때 이루어지는 식각 형태를 개략적으로 도시하는 단면도들이다.
도 5는 레이저 어블레이션 기술을 이용하여 도 1에 도시된 박막 트랜지스터의 그루브와 같은 식각 형태를 형성하기 위해 복수회 조사하는 레이저 빔의 강도를 나타내는 표이다.
도 6a 내지 도 6c는 도 5에 도시된 바와 같은 강도의 레이저 빔을 조사하였을 때 이루어지는 식각 형태를 개략적으로 도시하는 단면도들이다.
도 7은 레이저 어블레이션 기술을 이용하여 도 1에 도시된 박막 트랜지스터의 그루브와 같은 식각 형태를 형성하기 위해 복수회 조사하는 또 다른 형태의 레 이저 빔의 강도를 나타내는 표이다.
도 8은 박막 트랜지스터의 반도체층에 그루브를 형성하기 위해 사용되는 포토마스크를 개략적으로 도시하는 평면도이다.
도 9는 도 8의 IX-IX 선을 따라 취한 단면도이다.
도 10은 도 8 및 도 9에 도시된 바와 같은 포토마스크를 이용하여 형성된 그루브를 갖는 박막 트랜지스터를 개념적으로 도시하는 평면도이다.
도 11은 그루브 형태의 변형예에 따른 박막 트랜지스터를 개념적으로 평면도이다.
도 12 내지 도 15는 본 발명의 바람직한 일 실시예에 따른 박막 트랜지스터의 제조방법에 의해 제조된 다양한 형태의 박막 트랜지스터들을 개략적으로 도시하는 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 박막 트랜지스터 11: 기판
12: 게이트 전극 13: 게이트 절연막
14: 소스 전극/드레인 전극 15: 반도체층
16: 그루브
본 발명은 식각 방법 및 이를 이용한 박막 트랜지스터의 제조방법에 관한 것 으로서, 더 상세하게는 하부층이 손상되지 않도록 상부층을 식각하는 방법과, 용이하고 균일하게 반도체층을 패터닝하면서도 패터닝 단계에서 그 하부의 층이 손상되지 않도록 할 수 있는 박막 트랜지스터의 제조방법에 관한 것이다.
액정 디스플레이 장치나 유기 발광 디스플레이 장치 또는 무기 발광 디스플레이 장치 등의 평판 디스플레이 장치에 사용되는 박막 트랜지스터(thin film transistor)는 각 픽셀의 동작을 제어하는 스위칭 소자 또는 픽셀을 구동시키는 구동 소자 등으로 사용된다.
이러한 박막 트랜지스터는 서로 이격된 소스 전극 및 드레인 전극과, 소스 전극 및 드레인 전극 사이에 형성된 채널 영역을 갖는 반도체층을 구비하며, 이 소스 전극, 드레인 전극 및 반도체층과 절연되는 게이트 전극을 구비한다.
이와 같은 구조의 박막 트랜지스터들이 어레이 형태로 구현될 경우 각 박막 트랜지스터는 독립된 스위칭 소자 등으로 작동하게 된다. 이때, 인접한 박막 트랜지스터들간의 크로스 토크를 방지하기 위해 반도체층이 패터닝되도록 하는 것이 바람직하다. 따라서 종래의 실리콘 박막 트랜지스터 등의 경우에는 포토 리소그래피법 등을 이용하여 실리콘으로 형성된 반도체층을 패터닝하고 있다.
한편, 최근 플렉서블 디스플레이 장치에 대한 연구가 활발해짐에 따라 종래의 글래스재 기판이 아닌 플라스틱재 기판을 이용하려는 시도가 계속되고 있다. 이 경우, 상기 플라스틱재 기판은 고온공정을 거칠 수 없다는 문제점이 있기에, 종래의 실리콘 박막 트랜지스터를 이용하기 어렵다는 문제점이 있었다.
따라서, 저온에서 박막 트랜지스터를 플라스틱재 기판에 형성하기 위한 방법 들이 제안되고 있다. 특히, 저온 공정이 가능한 유기 박막 트랜지스터, 즉 유기물로 반도체층이 형성된 박막 트랜지스터에 대한 연구가 활발해지고 있다. 그러나 이러한 유기 박막 트랜지스터의 경우에는 종래의 포토 리소그래피법을 이용하여 유기 반도체층을 패터닝할 수 없다는 문제점이 있었다. 즉, 종래의 습식 또는 건식 에칭 공정이 혼입된 방법을 사용하게 되면, 유기 반도체층이 손상되어 사용할 수 없게 된다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 하부층이 손상되지 않도록 상부층을 식각하는 방법과, 용이하고 균일하게 반도체층을 패터닝하면서도 패터닝 단계에서 그 하부의 층이 손상되지 않도록 할 수 있는 박막 트랜지스터의 제조방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적 및 그 밖의 여러 목적을 달성하기 위하여, 본 발명은, 레이저 빔을 복수회 조사하여 식각을 행함에 있어서, 식각이 행해짐에 따라 조사하는 레이저 빔의 강도를 감소시키는 것을 특징으로 하는 식각 방법을 제공한다.
이러한 본 발명의 다른 특징에 의하면, 레이저 빔의 강도를 감소시키는 것은, 레이저 빔의 경로 상에 어테뉴에이터를 배치시키고, 상기 어테뉴에이터를 이용하여 식각이 행해지는 대상물에 조사되는 레이저 빔의 강도를 감소시키는 것으로 할 수 있다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, (i) 게이트 전극을 형 성하는 단계와, (ii) 소스 전극 및 드레인 전극을 형성하는 단계와, (iii) 채널 영역을 갖는 반도체층을 형성하고 상기 반도체층에 레이저 빔을 복수회 조사하여 상기 반도체층의 소정 영역을 식각함으로써 상기 채널 영역을 인접한 박막 트랜지스터와 구별시키는 그루브를 형성하되, 식각이 행해짐에 따라 조사하는 레이저 빔의 강도를 감소시켜 그루브를 구비한 반도체층을 형성하는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터의 제조방법을 제공한다.
이러한 본 발명의 다른 특징에 의하면, 레이저 빔의 강도를 감소시키는 것은, 레이저 빔의 경로 상에 어테뉴에이터를 배치시키고, 상기 어테뉴에이터를 이용하여 상기 반도체층에 조사되는 레이저 빔의 강도를 감소시키는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 반도체층은 유기물로 형성되는 것으로 할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 1은 본 발명의 바람직한 일 실시예에 따른 박막 트랜지스터의 제조방법에 의해 제조된 인버티드 코플래나형 박막 트랜지스터를 개략적으로 도시하는 단면도이고, 도 2는 도 1의 박막 트랜지스터를 개념적으로 도시하는 평면도이다.
상기 도면들을 참조하면, 본 실시예에 따른 제조방법에 의해 제조된 박막 트랜지스터(10)는 기판(11) 상에 구비된다. 이 기판(11)은 글라스재의 기판, 금속재 기판 및 플라스틱재의 기판 등 다양한 재질의 기판이 사용될 수 있다.
이 기판(11) 상에는 도전성 물질로 게이트 전극(12)이 형성된다. 그 방법으로는 도전성 물질로 된 층을 기판(11)의 전면(全面)에 증착 등의 방법으로 형성한 후 이를 패터닝하는 방법이 사용될 수도 있고, 마스크를 이용한 증착의 방법이 사용될 수도 있으며, 도전성 물질을 소정의 위치에 떨어트리는 잉크젯 프린팅 방법이 이용될 수도 있는 등 다양한 방법이 이용될 수 있다. 게이트 전극(12)에는 필요에 따라 게이트 배선(12a) 등이 연결될 수 있다.
게이트 전극(12)을 형성한 후, 이 게이트 전극(12)을 덮도록 게이트 절연막(13)이 형성된다. 이 게이트 절연막으로는 실리콘 옥사이드 또는 실리콘 나이트라이드 등과 같은 무기물이 사용될 수도 있고, 파릴렌(parylene), 아크릴 기반의 폴리머(acryl-based polymer), 에폭시(epoxy), 피브이시(PVC), 비씨비(BCB) 또는 피브이피(PVP) 등의 유기물이 사용될 수도 있는 등 다양한 절연 물질이 사용될 수 있다.
게이트 절연막(13)을 형성한 후, 그 상부에는 서로 이격된 소스 전극 및 드레인 전극(14)이 형성된다. 이 소스 전극 및 드레인 전극(14)은 도 1 및 도 2에 도시된 바와 같이 일정 부분 게이트 전극(12)과 중첩되도록 할 수 있으나, 반드시 이에 한정되는 것은 아니다. 이때, 게이트 절연막(13)이 무기물로 형성된 경우에는 이 소스 전극 및 드레인 전극(14)은 도전성 물질로 된 층을 게이트 절연막(13) 전면에 증착 등의 방법으로 형성한 후 이를 패터닝하는 방법을 통해 형성될 수도 있고, 마스크를 이용한 증착의 방법, 그리고 도전성 물질을 소정의 위치에 떨어트리는 잉크젯 프린팅 방법 등을 통해 형성될 수도 있다. 게이트 절연막(13)이 유기물 로 형성된 경우에는 유기물로 된 게이트 절연막(13)의 손상을 방지하기 위해 잉크젯 프린팅 방법을 통해 소스 전극 및 드레인 전극(14)을 형성하는 것이 바람직하다. 물론 이 외의 다양한 방법들이 이용될 수도 있음은 물론이다. 이 소스 전극 또는 드레인 전극(14)에는 필요에 따라 소스 배선 또는 드레인 배선(14a)이 연결될 수도 있다.
상기와 같이 소스 전극 및 드레인 전극(14)을 형성한 후, 이 소스 전극 및 드레인 전극(14)에 접하도록, 즉 그 상부에 반도체층(15)을 형성한다. 이 반도체층(15)은 다양한 무기 반도체 물질 또는 유기 반도체 물질로 형성될 수 있다.
무기 반도체 물질로 형성되는 경우에는 CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, SiC 또는 Si를 포함하는 것일 수 있다. 유기 반도체 물질로 형성되는 경우에는, 고분자로서, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체를 포함할 수 있고, 저분자로서, 펜타센, 테트라센, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-6-티오펜, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 또는 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 또는 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체를 포함할 수 있다. 유기 반도체 물질로 반도체층(15)을 형성하는 경우, 디핑(deeping) 또는 스핀 코팅(spin coating) 등의 다양한 방법이 이용될 수 있다.
이와 같이 반도체층(15)을 형성한 후, 이 반도체층(15)에 그루브(16)를 형성한다. 반도체층(15)의 채널 영역, 즉 소스 전극과 드레인 전극(14) 사이의 영역에는 게이트 전극(12)에 인가된 신호에 따라 채널이 형성되며, 이 채널을 통해 소스 전극 및 드레인 전극(14) 사이에 전기적 신호가 소통된다. 이 경우 인접한 박막 트랜지스터들 간에 크로스 토크가 발생할 수 있다. 따라서 이를 방지하기 위한 수단이 필요한데, 이를 위해 반도체층(15)에 그루브(16)가 형성되도록 한다. 이 그루브는 게이트 전극(12)에 신호가 인가되어 반도체층(15)에 채널이 형성될 시, 적어도 그 채널을 인근 박막 트랜지스터와 구별시키는 패터닝 효과를 가져오는 역할을 한다. 도 1 및 도 2에서는 그루브(16)에 의해 반도체층(15)의 소스 전극과 드레인 전극(14) 사이의 영역, 즉 채널 영역이 아일랜드 형상을 갖도록 하여, 게이트 전극에 신호가 인가되었을 때 형성되는 채널이 인근 박막 트랜지스터들과 구별되도록 되어 있다.
반도체층(15)에 그루브(16)를 형성하기 위해 다양한 방법을 이용할 수 있는데, 반도체층(15)에 레이저 빔을 조사하여 반도체층의 일부를 제거하는 레이저 어블레이션 기술(LAT: laser ablation technique)을 사용하는 것이 바람직하다. 즉, 레이저를 반도체층(15)의 소정 부분에 복수회 조사하여 점진적으로 반도체층(15)이 식각되어 그루브(16)가 형성되도록 한다.
도 3은 레이저 어블레이션 기술을 이용하여 식각을 하기 위해 복수회 조사하는 레이저 빔의 강도를 나타내는 표이고, 도 4a 내지 도 4c는 도 3에 도시된 바와 같은 강도의 레이저 빔을 조사하였을 때 이루어지는 식각 형태를 개략적으로 도시 하는 단면도들이다.
도 3의 표는 그루브(16)를 형성하기 위해 레이저 빔을 복수회 조사하되, 강도가 동일한 레이저 빔을 복수회 조사하는 것을 나타낸다. 동일한 강도의 레이저 빔을 도 4a에 도시된 것과 같은 물체에 복수회 조사하게 되면 레이저 빔이 복수회 조사됨에 따라 도 4b에 도시된 것처럼 상부층(2)이 식각된다. 이 경우, 계속해서 동일한 강도의 레이저 빔이 조사되기 때문에 식각할 상부층이 얼마 남지 않았을 때에도 동일한 강도의 레이저 빔이 조사되며, 따라서 도 4c에 도시된 것처럼 결국 하부층(1)의 상면이 손상되게 된다.
따라서 이를 방지하기 위해 도 5에 도시된 것처럼 식각이 행해짐에 따라 조사하는 레이저 빔의 강도를 점차 감소시키는 것이 바람직하다. 즉 도 6a에 도시된 것과 같은 물체에 복수회 레이저 빔을 조사하여 도 6b에 도시된 것과 같이 상부층(2)을 식각하되, 식각이 진행됨에 따라 조사하는 레이저 빔의 강도를 점차 감소시킴으로써 도 6c에 도시된 것처럼 하부층(1)의 상면이 손상되지 않도록 상부층(2)을 식각할 수 있다. 조사하는 레이저 빔의 강도가 작아질수록 한번 조사되는 레이저 빔에 의해 식각되는 깊이가 작아지기 때문이다.
이때, 식각이 행해짐에 따라 조사하는 레이저 빔의 강도를 점차 감소시키는 방법은 여러 방법이 있을 수 있는데, 그 중 어테뉴에이터(attenuator)를 사용하는 것이 용이하다. 즉, 레이저 빔의 경로 상에 어테뉴에이터를 배치시키고, 그 어테뉴에이터를 이용하여 식각이 행해지는 대상물에 조사되는 레이저 빔의 강도를 점차 감소시킬 수 있다.
어테뉴에이터는 석영(quartz) 등과 같이 레이저 빔을 흡수하지 않는 물질로 형성된 렌즈 등을 구비한 것으로, 그 렌즈를 회전시켜 레이저 빔의 입사각을 변화시킴으로써 투과한 레이저 빔의 강도를 조절할 수 있는 장치이다. 예컨대 248nm의 파장을 갖는 54mJ/cm2 강도의 레이저 빔을 방출하는 KrF 엑시머 레이저를 사용할 경우, 렌즈의 각도가 71°, 64°, 56°, 50°, 44° 및 38°가 되도록 조절하였을 시, 투과된 레이저 빔의 강도는 각각 45.2mJ/cm2 , 35.4mJ/cm2 , 12.1mJ/cm2 , 7.0mJ/cm2 , 2.3mJ/cm2 및 1.3mJ/cm2 이 된다. 물론 이 투과된 레이저 빔의 세기는 어떠한 어테뉴에이터를 이용하였는가에 따라 다르다.
이와 같이 어테뉴에이터를 이용하여 식각하고자 하는 대상물에 조사되는 레이저 빔의 세기를 식각이 행해짐에 따라 점차 감소시킴으로써, 식각되는 층의 하부층이 손상되지 않도록 식각을 행할 수 있으며, 이와 같은 방법으로 박막 트랜지스터의 반도체층의 하부층에 손상을 주지 않으면서도 반도체층에 그루브를 형성할 수 있다.
한편, 유기물로 1500Å 두께의 반도체층이 형성된 유기 박막 트랜지스터에 248nm의 파장을 갖는 120mJ/cm2 의 세기의 KrF 레이저를 이용하여 레이저 빔을 조사할 시, 그와 같은 두께의 유기 반도체층을 식각하기 위해서는 레이저 빔을 대략 100회 정도 조사해야 한다. 따라서 처음부터 조사되는 레이저 빔의 강도를 점차 감소시킬 필요는 없으며, 도 7에 개략적으로 도시된 것처럼 초기에는 동일한 강도의 레이저 빔을 반복하여 조사한 후 식각이 진행됨에 따라 식각할 반도체층의 두께가 충분히 작아지면 점차 레이저 빔의 강도를 감소시키면 충분하다.
이렇게 레이저 빔의 세기를 점차 감소시키면서 반도체층에 조사하여 그루브를 형성함에 있어서 필요에 따라 포토 마스크를 사용할 수도 있는데, 그와 같은 포토마스크의 평면도가 도 8에, 도 8의 IX-IX 선을 따라 취한 단면도가 도 9에 각각 도시되어 있다. 도 8 및 도 9를 참조하면, 글라스재 기판과 같이 레이저가 통과할 수 있는 기판(17) 상에 니켈(Ni), 크롬(Cr) 또는 코발트(Co) 등과 같은 물질로 형성된 광 차폐부(18)가 구비되어 있다. 광 차폐부(18)에는 소정 패턴의 개구부(19)가 구비되어 있는데, 이 개구부(19)의 형상은 반도체층의 그루브의 형상에 대응한다. 예컨대 도 8에 도시된 바와 같은 포토마스크를 사용하여 레이저를 반도체층에 조사함으로써 형성된 그루브를 갖는 박막 트랜지스터의 개략적인 평면도가 도 10에 도시되어 있다.
이때, 도 8 및 도 9에 도시된 바와 같은 포토 마스크를 사용하여 도 10에 도시된 바와 같은 그루브(16)를 형성함에 있어서, 폭의 크기가 W1과 W2 중 큰 값 이상인 레이저 빔을 조사하면서 식각을 행하되, 식각이 진행됨에 따라 조사하는 레이저 빔의 강도를 점차 감소시킴으로써, 반도체층(15)의 하부층에 손상을 주지 않게 그루브(16)를 형성할 수 있다.
이와 같이 레이저 식각 기술을 이용해 반도체층(15)에 그루브(16)를 형성하는 것은, 반도체층(15)을 형성하는 물질로 유기물을 사용하는 경우, 즉 유기 박막 트랜지스터의 경우에 더욱 효과적이다. 전술한 바와 같이 유기 반도체층의 경우 이 를 형성한 후에는 유기물이 손상될 수 있기 때문에, 포토 리소그래피 등과 같이 습식 단계가 혼입된 패터닝 방법을 이용하기 어렵다는 문제점이 있었다. 그러나 상술한 바와 같은 그루브(16)에 의해, 소스 전극과 드레인 전극(14)을 연결하는 반도체층 영역이 인접한 박막 트랜지스터와 구별되어 크로스 토크가 방지되는 패터닝 효과를 얻을 수 있다.
물론 그루브의 형태는 다양하게 변형될 수 있는데, 주위에 인접한 박막 트랜지스터가 배치되지 않는 방향으로는 그루브가 형성되지 않을 수도 있다. 예컨대 도 11에 도시된 것처럼 박막 트랜지스터의 x 방향이나 -x 방향으로는 다른 박막 트랜지스터가 인접해 있으나 y 방향이나 -y 방향으로는 인접하지 않은 경우, 그루브(16)는 y 방향으로 평행한 형상으로 형성될 수도 있는 등 다양한 변형이 가능하다.
한편, 도 1에는 인버티드 코플래나형 박막 트랜지스터가 도시되어 있으나, 본 발명에 따른 박막 트랜지스터의 제조방법에 의해 제조되는 박막 트랜지스터가 이에 한정되는 것은 아니다. 즉, (i) 게이트 전극을 형성하는 단계와, (ii) 소스 전극 및 드레인 전극을 형성하는 단계, 그리고 (iii) 채널 영역을 갖는 반도체층을 형성하고, 반도체층에 레이저 빔을 복수회 조사하여 반도체층의 소정 영역을 식각함으로써 채널 영역을 인접한 박막 트랜지스터와 구별시키는 그루브를 형성하되 식각이 행해짐에 따라 조사하는 레이저 빔의 강도를 감소시켜 그루브를 형성하는, 그루브를 구비한 반도체층을 형성하는 단계만을 구비하면 되는 것이며, 각 단계의 순서가 정해져 있는 것이 아니다.
따라서 도 12에 도시된 것처럼 그루브(16)를 갖는 반도체층(15)을 형성한 후 그 상부에 소스 전극과 드레인 전극(14)을 형성하여 제조된 인버티드 스태거드형 박막 트랜지스터, 도 13에 도시된 것과 같이 소스 전극과 드레인 전극(14)을 기판 상에 형성한 후 그루브(16)를 갖는 반도체층(15), 게이트 절연막(13) 및 게이트 전극(12) 등을 형성하여 제조된 스태거드형 박막 트랜지스터, 도 14에 도시된 것과 같이 그루브(16)를 갖는 반도체층(15)을 형성한 후 소스 전극 및 드레인 전극(14) 등을 형성한 변형 스태거드형 박막 트랜지스터, 그리고 도 15에 도시된 것과 같이 층간 절연막(17)까지 형성된 코플래나형 박막 트랜지스터 등도 본 발명에 따른 박막 트랜지스터의 제조방법에 의해 제조될 수 있다.
물론 상기 실시예에서는 박막 트랜지스터의 제조에 있어서 레이저 빔의 강도를 점차 감소시키면서 조사하여 반도체층에 그루브 등을 형성하는 경우에 대해 설명하였으나, 본 발명은 이에 한정되지 않고 다양한 식각 공정에 적용될 수 있음은 물론이다. 즉, 레이저 빔을 복수회 조사하여 식각을 행함에 있어서 레이저 빔의 강도를 점차 감소시키면서 조사함으로써, 하부층에 손상을 주지 않고 상부층을 식각하는 모든 공정에 이용될 수 있다. 예컨대 유기 발광 디스플레이 장치 등에 있어서 컨택홀 등의 형성 등과 같은 다양한 공정에도 이용될 수 있다.
상기한 바와 같이 이루어진 본 발명의 식각 방법 및 이를 이용한 박막 트랜지스터의 제조방법에 따르면, 다음과 같은 효과를 얻을 수 있다.
첫째, 하부층을 손상시키지 않으면서도 상부층을 식각할 수 있다.
둘째, 레이저 빔에 의해 간단히 형성된 그루브에 의해 인접한 박막 트랜지스 터와 구별되는 패터닝 효과를 얻을 수 있다.
셋째, 습식 공정이 혼입된 단계들을 거치지 않게 되어, 유기 반도체층 등의 손상을 방지할 수 있다.
넷째, 그루브만으로 크로스 토크가 방지되는 효과를 얻게 되므로, 소스 전극과 드레인 전극을 연결하는 반도체층 부분을 제외한 영역의 반도체층 전체를 식각할 필요가 없게 됨으로써, 공정시간 단축과 효율성을 향상시킬 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (5)

  1. 레이저 빔을 복수회 조사하여 식각을 행함에 있어서,
    식각이 행해짐에 따라 조사하는 레이저 빔의 강도를 감소시키는 것을 특징으로 하는 식각 방법.
  2. 제 1항에 있어서,
    레이저 빔의 강도를 감소시키는 것은, 레이저 빔의 경로 상에 어테뉴에이터를 배치시키고, 상기 어테뉴에이터를 이용하여 식각이 행해지는 대상물에 조사되는 레이저 빔의 강도를 감소시키는 것을 특징으로 하는 식각 방법.
  3. 게이트 전극을 형성하는 단계;
    소스 전극 및 드레인 전극을 형성하는 단계; 및
    채널 영역을 갖는 반도체층을 형성하고 상기 반도체층에 레이저 빔을 복수회 조사하여 상기 반도체층의 소정 영역을 식각함으로써 상기 채널 영역을 인접한 박막 트랜지스터와 구별시키는 그루브를 형성하되, 식각이 행해짐에 따라 조사하는 레이저 빔의 강도를 감소시켜 그루브를 구비한 반도체층을 형성하는 단계;를 구비하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  4. 제 3항에 있어서,
    레이저 빔의 강도를 감소시키는 것은, 레이저 빔의 경로 상에 어테뉴에이터를 배치시키고, 상기 어테뉴에이터를 이용하여 상기 반도체층에 조사되는 레이저 빔의 강도를 감소시키는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  5. 제 3항 또는 제 4항에 있어서,
    상기 반도체층은 유기물로 형성되는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
KR1020050030707A 2005-04-13 2005-04-13 식각 방법 및 이를 이용한 박막 트랜지스터의 제조방법 KR20060108943A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050030707A KR20060108943A (ko) 2005-04-13 2005-04-13 식각 방법 및 이를 이용한 박막 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050030707A KR20060108943A (ko) 2005-04-13 2005-04-13 식각 방법 및 이를 이용한 박막 트랜지스터의 제조방법

Publications (1)

Publication Number Publication Date
KR20060108943A true KR20060108943A (ko) 2006-10-18

Family

ID=37628479

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050030707A KR20060108943A (ko) 2005-04-13 2005-04-13 식각 방법 및 이를 이용한 박막 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR20060108943A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010013984A2 (ko) * 2008-08-01 2010-02-04 부경디스플레이 (주) 박막 트랜지스터의 제조방법 및 제조장치
KR101531691B1 (ko) * 2008-08-01 2015-06-25 주식회사 무한 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010013984A2 (ko) * 2008-08-01 2010-02-04 부경디스플레이 (주) 박막 트랜지스터의 제조방법 및 제조장치
WO2010013984A3 (ko) * 2008-08-01 2010-06-10 제이에스라이팅(주) 박막 트랜지스터의 제조방법 및 제조장치
CN102177462A (zh) * 2008-08-01 2011-09-07 Js光源科技有限公司 制造薄膜晶体管的方法和装置
US8278127B2 (en) 2008-08-01 2012-10-02 Js Lighting Co., Ltd. Method for manufacturing a thin-film transistor using a laser
TWI484563B (zh) * 2008-08-01 2015-05-11 Moohan Co Ltd 薄膜電晶體之製造方法與設備
KR101531691B1 (ko) * 2008-08-01 2015-06-25 주식회사 무한 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치

Similar Documents

Publication Publication Date Title
KR100647693B1 (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
US7485507B2 (en) Organic thin-film transistor, method of fabricating the same, and flat panel display having the same
KR100647690B1 (ko) 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
CN101111937B (zh) 电子器件阵列
US7176053B1 (en) Laser ablation method for fabricating high performance organic devices
US6927108B2 (en) Solution-processed thin film transistor formation method
KR100719547B1 (ko) 유기박막 패터닝방법, 이를 이용한 유기박막 트랜지스터 및그의 제조방법과 유기 박막 트랜지스터를 구비한평판표시장치
KR20100126323A (ko) 실리콘 박막 트랜지스터, 시스템 및 그 제조 방법
KR20070053060A (ko) 표시장치와 이의 제조방법
KR101197059B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100719548B1 (ko) 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
KR100787438B1 (ko) 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 유기발광 디스플레이 장치
KR101127573B1 (ko) 박막 트랜지스터의 제조방법 및 이에 의해 제조된 박막트랜지스터
KR20060108943A (ko) 식각 방법 및 이를 이용한 박막 트랜지스터의 제조방법
KR100752374B1 (ko) 유기 박막 트랜지스터의 제조방법
KR20060092531A (ko) 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR101316633B1 (ko) 다결정 규소용 마스크 및 이의 제조방법과, 이를 이용한박막트랜지스터의 제조방법
KR20100033748A (ko) 박막 트랜지스터 기판 및 그 제조 방법
KR20060105958A (ko) 박막 트랜지스터의 제조방법
JP2006114581A (ja) 有機電界効果トランジスタの製造方法及びその有機電界効果トランジスタ
KR100708695B1 (ko) 평판표시장치 및 그의 제조방법
KR101117713B1 (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치
KR20070041129A (ko) 박막 트랜지스터 제조방법
US20100230678A1 (en) Semiconductor device and manufacturing method thereof
KR100659118B1 (ko) 불소계 고분자물질을 이용한 패터닝 방법 및 이를 이용한유기 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application