KR101531691B1 - 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치 - Google Patents
박막 트랜지스터 어레이 기판의 제조방법 및 제조장치 Download PDFInfo
- Publication number
- KR101531691B1 KR101531691B1 KR1020080075652A KR20080075652A KR101531691B1 KR 101531691 B1 KR101531691 B1 KR 101531691B1 KR 1020080075652 A KR1020080075652 A KR 1020080075652A KR 20080075652 A KR20080075652 A KR 20080075652A KR 101531691 B1 KR101531691 B1 KR 101531691B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- electrode pattern
- laser
- gate
- ohmic contact
- Prior art date
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 80
- 238000000034 method Methods 0.000 title claims abstract description 74
- 239000010409 thin film Substances 0.000 title claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 238000004519 manufacturing process Methods 0.000 claims abstract description 25
- 230000001678 irradiating effect Effects 0.000 claims description 32
- 239000010408 film Substances 0.000 claims description 24
- 230000001681 protective effect Effects 0.000 claims description 19
- 230000003247 decreasing effect Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 85
- 230000032258 transport Effects 0.000 description 8
- 239000007769 metal material Substances 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000005137 deposition process Methods 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229920002284 Cellulose triacetate Polymers 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NNLVGZFZQQXQNW-ADJNRHBOSA-N [(2r,3r,4s,5r,6s)-4,5-diacetyloxy-3-[(2s,3r,4s,5r,6r)-3,4,5-triacetyloxy-6-(acetyloxymethyl)oxan-2-yl]oxy-6-[(2r,3r,4s,5r,6s)-4,5,6-triacetyloxy-2-(acetyloxymethyl)oxan-3-yl]oxyoxan-2-yl]methyl acetate Chemical compound O([C@@H]1O[C@@H]([C@H]([C@H](OC(C)=O)[C@H]1OC(C)=O)O[C@H]1[C@@H]([C@@H](OC(C)=O)[C@H](OC(C)=O)[C@@H](COC(C)=O)O1)OC(C)=O)COC(=O)C)[C@@H]1[C@@H](COC(C)=O)O[C@@H](OC(C)=O)[C@H](OC(C)=O)[C@H]1OC(C)=O NNLVGZFZQQXQNW-ADJNRHBOSA-N 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910001316 Ag alloy Inorganic materials 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910001069 Ti alloy Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/67005—Apparatus not specifically provided for elsewhere
- H01L21/67011—Apparatus for manufacture or treatment
- H01L21/67017—Apparatus for fluid treatment
- H01L21/67063—Apparatus for fluid treatment for etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명은 박막 트랜지스터 어레이 기판의 제조 공정을 단순화시킴과 아울러 반도체층의 손상을 방지할 수 있는 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치에 관한 것으로, 박막 트랜지스터 어레이 기판의 제조방법은 레이저를 이용하여 소스 전극 패턴과 드레인 전극 패턴 사이의 오믹 컨택층 패턴만을 제거하는 단계; 레이저를 이용하여 소스 전극 패턴과 화소전극 패턴을 통전시키는 공정, 게이트 패드전극 패턴과 게이트 패드 패턴을 통전시키는 공정, 및 데이터 패드전극 패턴과 데이터 패드 패턴을 통전시키는 공정을 수행하는 단계를 포함하여 이루어지는 것을 특징으로 한다. 이에 따라, 본 발명은 오믹 컨택층 패턴의 제거 공정에 의해 반도체층 패턴이 손상되는 것을 방지할 수 있으며, 통전 공정을 단순화함과 아울러 공정 시간을 감소시킬 수 있는 효과를 제공한다.
박막 트랜지스터 어레이, 레이저, 오믹 컨택층 패턴, 반도체층 패턴, 통전
Description
본 발명은 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치에 관한 것으로, 보다 구체적으로, 박막 트랜지스터 어레이 기판의 제조 공정을 단순화시킴과 아울러 반도체층의 손상을 방지할 수 있는 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치에 관한 것이다.
일반적으로, 박막 트랜지스터(Thin Film transistor)는 액정 표시소자 또는 발광 표시소자 등의 평판 표시소자 등에서 각 픽셀의 동작을 제어하는 스위칭 소자 또는 픽셀을 구동시키는 구동 소자 등으로 사용된다.
이러한 박막 트랜지스터는 게이트 전극, 게이트 전극과 절연되도록 형성된 반도체층, 반도체층 상에 채널 영역을 갖도록 형성된 소스 전극과 드레인 전극, 및 소스 전극에 전기적으로 접속된 화소전극을 포함하여 구성된다.
또한, 종래의 박막 트랜지스터는 반도체층(a-Si)과 소스/드레인 전극간의 전기 전도도를 증대시키기 위하여 반도체층과 소스/드레인 전극 사이에 오믹 컨택층(n+ a-Si)을 더 형성하게 된다. 이때, 오믹 컨택층은 소스/드레인 전극 사이에 연결될 경우 도체 역할을 하게 됨으로써 박막 트랜지스터가 구동되지 않게 된다. 이에 따라, 종래의 박막 트랜지스터 제조 공정에서는 습식 식각(Wet Etch) 공정을 이용한 소스 전극 및 드레인 전극의 패터닝 후, 건식 식각(Dry Etch) 공정을 이용하여 소스 전극과 드레인 전극 사이(박막 트랜지스터의 채널 영역)의 오믹 컨택층을 제거하게 된다. 이러한 건식 식각 공정에서 소스 전극 및 드레인 전극은 오믹 컨택층을 식각하기 위한 마스크 역할을 하게 된다.
그러나, 종래의 박막 트랜지스터 제조방법은 다음과 같은 문제점이 있다.
첫째, 건식 식각 공정에 의해서 오믹 컨택층을 선택적으로 식각하기 때문에 정확하게 오믹 컨택층만을 식각할 수 없어서 과식각(Over Etch)이 발생하게 되고, 이로 인해 반도체층이 손상되는 문제점이 있다.
둘째, 반도체층의 손상으로 인하여 박막 트랜지스터의 제조 수율이 낮다는 문제점이 있다.
셋째, 건식 식각 공정에 의해서 오믹 컨택층을 선택적으로 식각하기 때문에 공정 시간이 매우 길어져 생산성이 저하되는 문제점이 있다.
다섯째, 포토리소그래피(Photorithography) 공정을 통해 소스 전극에 전기적으로 접속되는 화소전극을 형성하기 때문에 제조 공정이 복잡하고, 공정 시간이 길어져 제조 수율이 낮다는 문제점이 있다.
본 발명은 상술한 문제점을 해결하기 위한 것으로서, 박막 트랜지스터 어레이 기판의 제조 공정을 단순화시킴과 아울러 반도체층의 손상을 방지할 수 있는 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치를 제공하는 것을 기술적 과제로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명의 박막 트랜지스터 어레이 기판의 제조방법은 기판 상에 게이트 전극 패턴 및 게이트 패드전극 패턴을 형성하는 단계; 상기 게이트 전극 패턴 및 상기 게이트 패드전극 패턴을 포함하도록 상기 기판 전면에 절연막을 형성하는 단계; 상기 게이트 전극 패턴에 대응되는 상기 절연막 상에 반도체층 패턴을 형성하는 단계; 상기 반도체층 패턴 상에 오믹 컨택층 패턴을 형성하는 단계; 상기 오믹 컨택층 패턴 상에 소정 간격으로 이격된 소스 전극 패턴 및 드레인 전극 패턴을 형성함과 동시에 상기 게이트 절연막 상에 데이터 패드전극 패턴을 형성하는 단계; 제 1 레이저를 이용하여 상기 소스 전극 패턴 및 드레인 전극 패턴 사이에 노출된 상기 오믹 컨택층 패턴을 제거하는 단계; 상기 소스 전극 패턴 및 드레인 전극 패턴을 포함하도록 상기 기판 전면에 보호막을 형성하는 단계; 상기 보호막 상에 소정 간격으로 이격된 화소전극과 게이트 패드 및 데이터 패드 패턴을 형성하는 단계; 제 2 레이저를 이용하여 상기 소스 전극 패턴과 상기 화소전극을 전기적으로 접속시키는 단계; 제 3 레이저를 이용하여 상기 게이트 패 드와 상기 게이트 패드전극 패턴을 전기적으로 접속시키는 단계; 및 제 4 레이저를 이용하여 상기 데이터 패드 패턴과 상기 데이터 패드전극 패턴을 전기적으로 접속시키는 단계를 포함하여 이루어지는 것을 특징으로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명의 박막 트랜지스터 어레이 기판의 제조방법은 게이트 전극 패턴, 반도체층 패턴, 오믹 컨택층 패턴, 소스 전극 패턴 및 드레인 전극 패턴을 기판의 박막 트랜지스터 영역에 형성하며, 게이트 배선을 통해 상기 게이트 전극 패턴에 연결되는 게이트 패드전극 패턴을 상기 기판의 게이트 패드영역에 형성함과 아울러 데이터 배선을 통해 상기 드레인 전극 패턴에 연결되는 데이터 패드전극 패턴을 상기 기판의 데이터 패드 패턴영역에 형성하는 단계; 제 1 레이저를 이용하여 상기 소스 전극 패턴 및 드레인 전극 패턴 사이에 노출된 상기 오믹 컨택층 패턴을 제거하는 단계; 상기 오믹 컨택층 패턴이 제거된 상기 기판의 전면에 보호막을 형성하는 단계; 상기 보호막 상에 소정 간격으로 이격된 화소전극 패턴과 게이트 패드 패턴 및 데이터 패드 패턴을 포함하는 도전층을 형성하는 단계; 제 2 레이저를 이용하여 상기 소스 전극 패턴과 상기 화소전극 패턴을 전기적으로 접속시키는 제 1 통전 공정, 제 3 레이저를 이용하여 상기 게이트 패드 패턴과 상기 게이트 패드전극 패턴을 전기적으로 접속시키는 제 2 통전 공정, 및 제 4 레이저를 이용하여 상기 데이터 패드 패턴과 상기 데이터 패드전극 패턴을 전기적으로 접속시키는 제 3 통전 공정을 수행하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
상기 소스 전극 패턴 및 드레인 전극 패턴 사이에 노출된 상기 오믹 컨택층 패턴은 단계적으로 감소하는 파워를 가지도록 설정되어 조사되는 상기 제 1 레이저에 의해 단계적으로 제거되는 것을 특징으로 한다.
상기 제 1 내지 제 3 통전 공정 중 적어도 2개의 공정은 동시에 진행되는 것을 특징으로 한다.
상술한 기술적 과제를 달성하기 위한 본 발명의 박막 트랜지스터 어레이 기판의 제조장치는 게이트 전극 패턴, 반도체층 패턴, 오믹 컨택층 패턴, 소스 전극 패턴 및 드레인 전극 패턴을 기판의 박막 트랜지스터 영역에 형성하며, 게이트 배선을 통해 상기 게이트 전극 패턴에 연결되는 게이트 패드전극 패턴을 상기 기판의 게이트 패드영역에 형성함과 아울러 데이터 배선을 통해 상기 드레인 전극 패턴에 연결되는 데이터 패드전극 패턴을 상기 기판의 데이터 패드 패턴영역에 형성하는 박막 트랜지스터 어레이 공정부; 제 1 레이저를 이용하여 상기 소스 전극 패턴 및 드레인 전극 패턴 사이에 노출된 상기 오믹 컨택층 패턴을 제거하는 제 1 레이저 공정부; 상기 오믹 컨택층 패턴이 제거된 상기 기판의 전면에 보호막을 형성하는 보호막 형성부; 상기 보호막 상에 소정 간격으로 이격된 화소전극 패턴과 게이트 패드 패턴 및 데이터 패드 패턴을 포함하는 도전층을 형성하는 도전층 형성부; 제 2 레이저를 이용하여 상기 소스 전극 패턴과 상기 화소전극 패턴을 전기적으로 접속시키는 제 1 통전 공정, 제 3 레이저를 이용하여 상기 게이트 패드 패턴과 상기 게이트 패드전극 패턴을 전기적으로 접속시키는 제 2 통전 공정, 및 제 4 레이저를 이용하여 상기 데이터 패드 패턴과 상기 데이터 패드전극 패턴을 전기적으로 접속시키는 제 3 통전 공정을 수행하는 제 2 레이저 공정부를 포함하여 구성되는 것을 특징으로 한다.
상기 제 1 레이저 공정부는 베이스 프레임; 상기 베이스 프레임 상에 배치되어 상기 소스 전극 패턴 및 드레인 전극 패턴 사이에 노출된 오믹 컨택층 패턴을 포함하는 기판이 안착되는 스테이지; 상기 베이스 프레임에 배치되는 갠트리부; 및 상기 갠트리부에 설치되어 상기 오믹 컨택층 패턴에 상기 제 1 레이저를 조사하여 상기 오믹 컨택층 패턴을 제거하는 적어도 하나의 제 1 레이저 조사장치를 포함하여 구성되는 것을 특징으로 한다.
상기 제 1 레이저 조사장치는 단계적으로 감소하는 파워를 가지도록 설정되는 상기 제 1 레이저를 상기 오믹 컨택층 패턴에 조사하여 상기 오믹 컨택층 패턴에 단계적으로 제거하는 것을 특징으로 한다.
상기 제 2 레이저 공정부는 베이스 프레임; 상기 베이스 프레임 상에 배치되어 상기 도전층이 형성된 기판이 안착되는 스테이지; 상기 베이스 프레임에 배치되는 갠트리부; 및 상기 갠트리부에 이동가능하게 설치됨과 아울러 상기 제 2 내지 제 4 레이저를 이용하여 상기 제 1 내지 제 3 통전 공정을 수행하기 위한 적어도 하나의 제 2 레이저 조사장치를 포함하여 구성되는 것을 특징으로 한다.
상기 제 2 레이저 공정부는 베이스 프레임; 상기 베이스 프레임 상에 배치되어 상기 도전층이 형성된 기판이 안착되는 스테이지; 상기 베이스 프레임에 배치되는 갠트리부; 상기 갠트리부에 이동가능하게 설치됨과 아울러 상기 제 2 레이저를 이용하여 상기 제 1 통전 공정을 수행하기 위한 적어도 하나의 제 2 레이저 조사장치; 상기 갠트리부에 이동가능하게 설치됨과 아울러 상기 제 3 레이저를 이용하여 상기 제 2 통전 공정을 수행하기 위한 적어도 하나의 제 3 레이저 조사장치; 및 상기 갠트리부에 이동가능하게 설치됨과 아울러 상기 제 4 레이저를 이용하여 상기 제 3 통전 공정을 수행하기 위한 적어도 하나의 제 4 레이저 조사장치를 포함하여 구성되는 것을 특징으로 한다.
상기 제 1 내지 제 3 통전 공정 중 적어도 2개의 공정은 동시에 진행되는 것을 특징으로 한다.
상술한 바와 같이 본 발명에 따르면 다음과 같은 효과가 있다.
첫째, 제 1 레이저를 이용하여 소스 전극 패턴과 드레인 전극 패턴 사이의 오믹 컨택층 패턴만을 제거함으로써 오믹 컨택층 패턴의 제거 공정에 의해 반도체층 패턴이 손상되는 것을 방지할 수 있는 효과가 있다.
둘째, 반도체층 패턴을 손상을 방지함으로써 박막 트랜지스터의 제조 수율을 향상시킬 수 있는 효과가 있다.
셋째, 복수의 레이저를 이용하여 소스 전극 패턴과 화소전극 패턴을 통전시키는 공정, 게이트 패드전극 패턴과 게이트 패드 패턴을 통전시키는 공정, 및 데이터 패드전극 패턴과 데이터 패드 패턴을 통전시키는 공정을 수행함으로써 통전 공정을 단순화할 수 있으며, 공정 시간을 감소시킬 수 있는 효과가 있다.
넷째, 복수의 레이저를 이용하여 소스 전극 패턴과 화소전극 패턴을 통전시키는 공정, 게이트 패드전극 패턴과 게이트 패드 패턴을 통전시키는 공정, 및 데이터 패드전극 패턴과 데이터 패드 패턴을 통전시키는 공정 중 적어도 2개의 통전 공 정을 동시에 수행함으로써 공정 시간을 크게 감소시킬 수 있는 효과가 있다.
이하 첨부된 도면을 참조하여 본 발명의 실시 예에 대해 상세히 설명한다.
도 1은 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판을 설명하기 위한 평면도이고, 도 2a 내지 도 2l은 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조방법을 단계적으로 설명하기 위한 단면도이다.
도 2a 내지 도 2l을 도 1과 결부하여 본 발명에 따른 박막 트랜지스터 어레이 기판의 제조방법을 단계적으로 설명하면 다음과 같다.
먼저, 기판(100)은 박막 트랜지스터가 형성되는 박막 트랜지스터 영역(A-A), 게이트 배선(GL)을 통해 박막 트랜지스터에 게이트 신호를 제공하기 위한 게이트 패드전극 패턴(112)이 형성되는 게이트 패드영역(B-B), 및 데이터 배선(DL)을 통해 박막 트랜지스터에 데이터 신호를 제공하기 위한 데이터 패드전극 패턴(152)이 형성되는 데이터 패드영역(C-C)을 포함하여 구성된다.
도 1 및 도 2a에 도시된 바와 같이, 기판(100)의 박막 트랜지스터 영역(A-A) 및 게이트 패드영역(B-B) 상에 게이트 배선(GL), 게이트 전극 패턴(110), 및 게이트 패드전극 패턴(112)을 형성한다. 여기서, 기판(100)은 유리(Glass), 또는 PET(Polyethylene Terephthalate), PEN(Polyethylenenaphthelate), PP(Polypropylene), PI(Polyamide), TAC(Tri Acetyl Cellulose) 등을 포함하는 플라스틱과 같은 투명 물질로 제조될 수 있으며, 바람직하게는 유리 재질을 갖는다.
그리고, 게이트 전극 패턴(110)은 구리(Cu), 구리합금(Cu Alloy), 알루미 늄(Al), 알루미늄 합금(AlNd: Aluminum Neodymium), 몰리브덴(Mo), 몰리브덴 합금, 크롬(Cr), 크롬 합금, 티타늄(Ti), 티타늄 합금, 은(Ag), 및 은 합금 중 적어도 하나의 금속물질로 형성되는 단층 또는 다층 구조를 가질 수 있다. 이때, 게이트 배선(GL), 게이트 전극 패턴(110), 및 게이트 패드전극 패턴(112)은 스퍼터링(Sputtering) 공정과 같은 금속물질 증착 공정에 의해 기판(100) 전면에 형성된 후, 포토리소그래피(Photorithography) 공정에 의해 패터닝되어 형성될 수 있다. 또한, 게이트 배선(GL), 게이트 전극 패턴(110), 및 게이트 패드전극 패턴(112) 각각은 스퍼터링 공정과 같은 금속물질의 증착 공정 없이 프린팅(Printing) 공정만으로 형성될 수 있다.
이에 따라, 게이트 배선(GL)은 기판(110)의 제 1 방향으로 형성되고, 게이트 전극 패턴(110)은 게이트 배선(GL)으로부터 돌출되어 형성되고, 게이트 패드전극 패턴(112)은 게이트 배선(GL)의 일측 끝단에 접속되도록 형성된다.
이어, 도 2b에 도시된 바와 같이, 게이트 배선(GL), 게이트 전극 패턴(110), 및 게이트 패드전극 패턴(112)을 포함하도록 기판(100) 전면에 게이트 절연막(120)을 형성한다. 이때, 게이트 절연막(120)은 실리콘 질화물(SiNx) 또는 실리콘 산화물(SiOx) 등의 무기물질이 될 수 있다.
이어, 도 1 및 도 2c에 도시된 바와 같이, 게이트 전극 패턴(110)에 대응되는 게이트 절연막(120) 상에 반도체층 패턴(130) 및 오믹 컨택층 패턴(140)을 차례로 형성한다. 이때, 반도체층 패턴(130) 및 오믹 컨택층 패턴(140)은 PECVD(Plasma Enhanced Chemical Vapor Deposition) 공정을 통해 게이트 절연 막(120)의 전면에 형성된 후, 포토리소그래피 공정에 의해 일괄적으로 패터닝되어 형성될 수 있다.
이어, 도 1 및 도 2d에 도시된 바와 같이, 오믹 컨택층 패턴(140) 상에 서로 이격되어 반도체층 패턴(130)과 오믹 컨택층 패턴(140)에 접촉되는 데이터 배선(DL), 소스 전극 패턴(160), 드레인 전극 패턴(150), 및 데이터 패드전극 패턴(152)을 형성한다. 이때, 데이터 배선(DL), 소스 전극 패턴(160), 드레인 전극 패턴(150), 및 데이터 패드전극 패턴(152)은 몰리브덴(Mo), 니켈(Ni), 크롬(Cr), 텅스텐(W) 중 어느 하나의 금속물질로 형성될 수 있다. 이러한, 데이터 배선(DL), 소스 전극 패턴(160), 드레인 전극 패턴(150), 및 데이터 패드전극 패턴(152)은 스퍼터링 공정과 같은 금속물질 증착 공정에 의해 기판(100) 전면에 형성된 후, 포토리소그래피 공정에 의해 패터닝되어 형성될 수 있다. 또한, 데이터 배선(DL), 소스 전극 패턴(160)과 드레인 전극 패턴(150), 및 데이터 패드전극 패턴(152)은 프린팅 공정만으로 형성될 수 있다.
이어, 도 2e에 도시된 바와 같이, 레이저 조사장치(200)를 이용하여 소스 전극 패턴(160) 및 드레인 전극 패턴(150) 사이(박막 트랜지스터의 채널 영역)에 노출된 오믹 컨택층 패턴(140)에 적어도 1회의 제 1 레이저(210)를 조사함으로써, 도 2f에 도시된 바와 같이 소스 전극 패턴(160) 및 드레인 전극 패턴(150) 사이(CH)에 노출된 오믹 컨택층 패턴(140)만을 제거한다. 이때, 제 1 레이저(210)는 파워(Power)에 따라 단일막을 선택적으로 제거할 수 있는 선택성이 우수하므로 반도체층 패턴(130)에 손상을 주지 않으면서 오믹 컨택층 패턴(140)만을 제거하게 된 다. 이러한, 제 1 레이저(210)는 고체를 매질로 사용하는 YLiF4(YLF) 크리스탈(Crystal)에 Nd3+를 포함하는 고체를 매질로 사용하는 YLF 레이저이거나, 1064nm의 적외선 파장을 갖는 Nd:YAG 레이저가 사용될 수 있고, 기상 매질을 사용하는 엑시머 레이저(Excimer Laser)인 H-F 레이저 등이 사용될 수 있다.
한편, 레이저 조사장치(200)는 오믹 컨택층 패턴(140)의 제거시 반도체층 패턴(130)의 손상을 방지하기 위하여, 복수 회에 걸쳐 오믹 컨택층 패턴(140)에 제 1 레이저(210)를 직접 조사하여 오믹 컨택층 패턴(140)을 제거할 수 있으며, 이 경우 제 1 레이저(210)의 파워는 점차적으로 낮아지도록 설정될 수 있다.
이어, 도 2g에 도시된 바와 같이, 소스 전극 패턴(160) 및 드레인 전극 패턴(150)을 포함한 기판(100)의 전면에 보호막(170)을 형성한다. 이때, 보호막(170)은 질화 실리콘(SiNx), 산화 실리콘(SiOx), BCB(Benzocyclobutene), 및 아크릴 수지 중 어느 한 물질로 형성될 수 있다.
이어, 도 1 및 도 2h에 도시된 바와 같이, 보호막(170) 상에 투명한 도전물질을 형성한 후, 포토리소그래피 공정을 이용하여 투명한 도전물질을 패터닝하여 화소전극 패턴(182), 게이트 패드 패턴(184), 및 데이터 패드 패턴(186)을 형성한다. 이때, 투명한 도전물질은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), AZO, ZnO 등이 될 수 있다.
이어, 도 2i에 도시된 바와 같이, 소스 전극 패턴(160)과 중첩되는 화소전극 패턴(182) 상에 레이저 조사장치(300)를 위치시키고, 레이저 조사장치(300)로부터 제 1 폭을 가지는 제 2 레이저(310)를 화소전극 패턴(182)에 직접 조사한다.
이에 따라, 소스 전극 패턴(160) 상부에 형성된 보호막(170) 및 화소전극 패턴(182)은 제 2 레이저(310)의 빛 에너지에 의해 식각됨으로써 화소전극 패턴(182)은 도 2j에 도시된 바와 같이 보호막(170)에 형성된 컨택홀(190)을 통해 소스 전극 패턴(160)에 전기적으로 접속된다. 이때, 제 1 폭의 제 2 레이저(310)를 화소전극 패턴(182)에 조사할 경우 화소전극 패턴(182)은 수직한 형태로 형성되지만, 제 2 레이저(310)의 제 1 폭을 단계적으로 감소시켜 화소전극 패턴(182)에 조사할 경우 화소전극 패턴(182)은 경사면을 가지도록 형성된다.
이어, 도 2j에 도시된 바와 같이, 게이트 패드전극 패턴(112)과 중첩되는 게이트 패드 패턴(184) 상에 레이저 조사장치(300)를 위치시키고, 레이저 조사장치(300)로부터 제 2 폭을 가지는 제 3 레이저(320)를 게이트 패드 패턴(184)에 직접 조사한다. 여기서, 제 2 폭은 제 1 폭과 동일하거나 제 1 폭보다 넓을 수 있다.
이에 따라, 게이트 패드전극 패턴(112) 상부에 형성된 보호막(170) 및 게이트 패드 패턴(184)은 제 3 레이저(320)의 빛 에너지에 의해 식각됨으로써 게이트 패드 패턴(184)은 도 2k에 도시된 바와 같이 게이트 패드전극 패턴(112)에 전기적으로 접속된다. 이때, 제 2 폭의 제 3 레이저(320)를 게이트 패드 패턴(184)에 조사할 경우 게이트 패드 패턴(184)은 수직한 형태로 형성되지만, 제 3 레이저(320)의 제 2 폭을 단계적으로 감소시켜 게이트 패드 패턴(184)에 조사할 경우 게이트 패드 패턴(184)은 경사면을 가지도록 형성된다.
한편, 게이트 패드전극 패턴(112)과 게이트 패드 패턴(184)간의 접촉 면적을 증가시키기 위하여 제 3 레이저(320)는 게이트 패드 패턴(184)에 일정한 간격으로 여러 차례 조사됨으로써 게이트 패드 패턴(184)과 게이트 패드전극 패턴(112)간의 접촉부를 복수로 형성할 수 있다.
이어, 도 2k에 도시된 바와 같이, 데이터 패드전극 패턴(152)과 중첩되는 데이터 패드 패턴(186) 상에 레이저 조사장치(300)를 위치시키고, 레이저 조사장치(300)로부터 제 3 폭을 가지는 제 4 레이저(330)를 데이터 패드 패턴(186)에 직접 조사한다. 여기서, 제 3 폭은 제 1 폭과 제 2 폭 사이의 폭을 가지거나, 제 2 폭과 동일하거나 넓을 수 있다.
이에 따라, 데이터 패드전극 패턴(152) 상부에 형성된 보호막(170) 및 데이터 패드 패턴(186)은 제 4 레이저(330)의 빛 에너지에 의해 식각됨으로써 데이터 패드 패턴(186)은 도 2l에 도시된 바와 같이 데이터 패드전극 패턴(152)에 전기적으로 접속된다. 이때, 제 3 폭의 제 4 레이저(330)를 데이터 패드 패턴(186)에 조사할 경우 데이터 패드 패턴(186)은 수직한 형태로 형성되지만, 제 4 레이저(330)의 제 3 폭을 단계적으로 감소시켜 데이터 패드 패턴(186)에 조사할 경우 데이터 패드 패턴(186)은 경사면을 가지도록 형성된다.
한편, 데이터 패드전극 패턴(152)과 데이터 패드 패턴(186)간의 접촉 면적을 증가시키기 위하여 제 4 레이저(330)는 데이터 패드 패턴(186)에 일정한 간격으로 여러 차례 조사됨으로써 데이터 패드 패턴(186)과 데이터 패드전극 패턴(152)간의 접촉부를 복수로 형성할 수 있다.
이와 같은, 본 발명은 제 1 레이저(210)를 이용하여 소스 전극 패턴(160)과 드레인 전극 패턴(150) 사이의 오믹 컨택층 패턴(140)만을 제거함으로써 오믹 컨택층 패턴(140)의 제거 공정에 의해 반도체층 패턴(130)이 손상되는 것을 방지할 수 있다. 또한, 본 발명은 제 2 내지 제 4 레이저(310, 320, 330)를 이용하여 소스 전극 패턴(160)과 화소전극 패턴(182), 게이트 패드전극 패턴(112)과 게이트 패드 패턴(184), 및 데이터 패드전극 패턴(152)과 데이터 패드 패턴(186) 각각을 전기적으로 접속시킴으로써 공정을 단순화할 수 있으며, 공정 시간을 감소시킬 수 있다.
결과적으로, 본 발명은 반도체층 패턴(130)의 손상으로 인한 수율 저하를 방지하고, 박막 트랜지스터 어레이 기판의 제조 공정을 단순화함과 아울러 공정 시간을 감소시킬 수 있다.
한편, 상술한 본 발명의 제조방법에서는 소스 전극 패턴(160)과 화소전극 패턴(182)을 전기적으로 접속시키는 제 1 통전 공정, 게이트 패드전극 패턴(112)과 게이트 패드 패턴(184)를 전기적으로 접속시키는 제 2 통전 공정, 및 데이터 패드전극 패턴(152)과 데이터 패드 패턴(186)을 전기적으로 접속시키는 제 3 통전 공정 각각을 순차적으로 진행하였으나, 이에 한정되지 않고, 도 3a 및 도 3b, 도 4에 도시된 바와 같이 공정 시간을 감소시킬 수 있는 범위 내에서 다양하게 실시될 수 있다.
일 실시 예에 따른 본 발명의 제조방법은 먼저, 도 3a에 도시된 바와 같이, 제 1 레이저 조사장치(300)를 이용하여 제 2 레이저(310)를 화소전극 패턴(182)에 조사하여 제 1 통전 공정을 진행한다. 이어, 도 3b에 도시된 바와 같이 제 1 레이저 조사장치(300)를 이용하여 제 3 레이저(320)를 게이트 패드 패턴(184)에 조사함 과 동시에 제 2 레이저 조사장치(400)를 이용하여 제 4 레이저(330)를 데이터 패드 패턴(186)에 조사함으로써 제 2 및 제 3 통전 공정을 동시에 진행할 수도 있다.
다른 실시 예에 따른 본 발명의 제조방법은, 도 4에 도시된 바와 같이, 제 1 레이저 조사장치(300)를 이용하여 제 2 레이저(310)를 화소전극 패턴(182)에 조사하며, 제 2 레이저 조사장치(400)를 이용하여 제 3 레이저(320)를 게이트 패드 패턴(184)에 조사함과 동시에 제 3 레이저 조사장치(500)를 이용하여 제 4 레이저(330)를 데이터 패드 패턴(186)에 조사함으로써 제 1 내지 제 3 통전 공정을 동시에 진행할 수도 있다.
도 5는 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조장치를 설명하기 위한 블록도이다.
도 5를 도 2a 내지 도 2l과 결부하면, 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조장치는 TFT 어레이 공정부(610); 제 1 레이저 공정부(620); 보호막 형성부(630); 도전층 형성부(640); 및 제 2 레이저 공정부(650)를 포함하여 구성된다.
TFT 어레이 공정부(610)에서는 도 2a 내지 2d에 도시된 상술한 제조공정을 통해 게이트 전극 패턴(110), 반도체층 패턴(130), 오믹 컨택층 패턴(140), 소스 전극 패턴(160) 및 드레인 전극 패턴(150)을 기판(100)의 박막 트랜지스터 영역(A-A)에 형성하며, 게이트 배선을 통해 게이트 전극 패턴(110)에 연결되는 게이트 패드전극 패턴(112)을 기판(100)의 게이트 패드영역(B-B)에 형성함과 아울러 데이터 배선을 통해 드레인 전극 패턴(150)에 연결되는 데이터 패드전극 패턴(152)을 기 판(100)의 데이터 패드 패턴영역(C-C)에 형성한다.
제 1 레이저 공정부(620)는 제 1 레이저(210)를 이용하여 도 2e에 도시된 바와 같이 소스 전극 패턴(160) 및 드레인 전극 패턴(150) 사이에 노출된 오믹 컨택층 패턴(140)을 제거한다.
이를 위해, 본 발명의 제 1 실시 예에 따른 제 1 레이저 공정부(620)는, 도 6에 도시된 바와 같이, 베이스 프레임(702); 스테이지(704); 갠트리(Gantry)부(700); 및 제 1 레이저 조사장치(200)를 포함하여 구성된다.
베이스 프레임(702)은 스테이지(704)를 지지하고, 그 내부에는 스테이지(704), 갠트리부(700) 및 제 1 레이저 조사장치(200) 각각을 구동시키거나 제어하는 구동/제어장치(미도시)가 설치될 수 있다.
스테이지(704)는 외부의 기판 반송장치(미도시)에 의해 반송되는 기판(100)이 안착된다. 이때, 기판 반송장치는 상술한 도 2a 내지 도 2d의 제조 공정을 통해 소스 전극 패턴(160) 및 드레인 전극 패턴(150)이 형성된 후, 세정 공정 및 건조 공정이 완료된 기판(100)을 스테이지(704)로 로딩시킨다.
한편, 스테이지(704)는 기판(100)의 로딩/언로딩을 위한 리프트 핀(미도시)을 더 포함하여 구성될 수 있으며, 안착된 기판(100)을 진공 흡착하기 위한 복수의 진공 패드(미도시)들이 형성될 수 있다. 또한, 스테이지(704)는 구동/제어장치에 의해 X축 및 Y축 방향으로 이동될 수 있다.
갠트리부(700)는 베이스 프레임(702) 상에 설치된 제 1 갠트리(710); 및 제 1 갠트리(710)에 설치되어 제 1 레이저 조사장치(200)를 X축 방향으로 이송시키는 제 2 갠트리(720)를 포함하여 구성될 수 있다.
제 1 갠트리(710)는 LM 가이드 또는 리니어 모터를 이용하여 제 2 갠트리(720)를 Y축 방향으로 이송시킨다. 이를 위해, 제 1 갠트리(710)는 베이스 프레임(702) 상의 양측 가장자리에 서로 나란하게 설치된 한 쌍의 제 1 가이더(710a, 710b); 및 제 1 가이더(710a, 710b) 각각에 설치된 한 쌍의 제 1 슬라이더(710c, 710d)를 포함하여 구성될 수 있다.
제 2 갠트리(720)는 제 1 갠트리(710)의 구동에 따라 Y축 방향으로 이송됨과 아울러 LM 가이드 또는 리니어 모터를 이용하여 제 1 레이저 조사장치(200)를 X축 방향으로 이송시킨다. 이를 위해, 제 2 갠트리(720)는 한 쌍의 제 1 슬라이더(710c, 710d)간에 결합된 제 2 가이더(720a); 및 제 2 가이더(720a)에 설치된 제 2 슬라이더(720b)를 포함하여 구성될 수 있다.
제 1 레이저 조사장치(200)는 제 2 슬라이더(720b)에 설치되어 제 1 갠트리(710)의 구동에 따른 한 쌍의 제 1 슬라이더(710c, 710d)의 이송에 따라 Y축 방향으로 이송됨과 아울러 제 2 갠트리(720)의 구동에 따른 제 2 슬라이더(720b)의 이송에 따라 X축 방향으로 이송된다.
이러한, 제 1 레이저 조사장치(200)는 갠트리부(700)의 구동에 의해 X축 및 Y축 방향으로 이송되면서 기판(100) 상의 제 1 레이저(210)를 조사함으로써, 도 1e에 도시된 바와 같이, 소스 전극 패턴(160) 및 드레인 전극 패턴(150) 사이에 노출된 오믹 컨택층 패턴(140)의 패터닝 공정을 수행한다.
한편, 상술한 제 1 실시 예의 제 1 레이저 공정부(620)에서는 제 1 레이저 조사장치(200)를 이송시키는 것으로 설명하였으나, 이에 한정되지 않고 레이저 조사장치(200)의 위치를 고정시키고 스테이지(704)만을 이송시킬 수도 있으며, 레이저 조사장치(200) 및 스테이지(704)를 동시에 이송시킬 수 있다.
한편, 본 발명의 제 2 실시 예에 따른 제 1 레이저 공정부(620)는, 도 7에 도시된 바와 같이, 레이지 조사장치(200)를 갠트리부(700)의 제 2 갠트리(720)에 복수로 설치하여 공정 시간을 더 감소시킬 수 있다.
다른 한편, 본 발명의 제 3 실시 예에 따른 제 1 레이저 공정부(620)는, 도 8에 도시된 바와 같이, 공정 시간을 더욱 감소시키기 위하여 Y축 및 X축 방향을 따라 제 1 레이저 조사장치(200)를 복수로 설치할 수도 있다.
도 5에서, 보호막 형성부(630)는, 도 2g에 도시된 바와 같이, 오믹 컨택층 패턴(140)이 제거된 기판(100)의 전면에 보호막(170)을 형성한다.
도전층 형성부(640)는, 도 2h에 도시된 바와 같이, 보호막(170) 상에 소정 간격으로 이격된 화소전극 패턴(182)과 게이트 패드 패턴(184) 및 데이터 패드 패턴(186)을 포함하는 도전층을 형성한다.
제 2 레이저 공정부(650)는, 도 2i 내지 도 2k에 도시된 바와 같이, 제 2 레이저(310)를 이용하여 소스 전극 패턴(160)과 화소전극 패턴(182)을 전기적으로 접속시키는 제 1 통전 공정, 제 3 레이저(320)를 이용하여 게이트 패드 패턴(184)과 게이트 패드전극 패턴(112)을 전기적으로 접속시키는 제 2 통전 공정, 및 제 4 레이저(330)를 이용하여 데이터 패드 패턴(186)과 데이터 패드전극 패턴(152)을 전기적으로 접속시키는 제 3 통전 공정을 수행한다.
이를 위해, 일 실시 예에 따른 제 2 레이저 공정부(650)는, 도 6 내지 도 8 중 어느 하나에 도시된 바와 같이 갠트리부(700)에 설치된 적어도 하나의 제 2 레이저 조사장치(300)로부터의 제 2 내지 제 4 레이저(310, 320, 330)를 이용하여, 도 2i 내지 도 2k와 같이 상술한 제 1 내지 제 3 통전 공정을 순차적으로 수행한다.
한편, 다른 실시 예에 따른 제 2 레이저 공정부(650)는, 도 9에 도시된 바와 같이, 베이스 프레임(702); 스테이지(704); 갠트리(Gantry)부(700); 및 제 2 내지 제 4 레이저 조사장치(300, 400, 500)를 포함하여 구성된다.
베이스 프레임(702)은 스테이지(704)를 지지하고, 그 내부에는 스테이지(704), 갠트리부(700) 및 제 1 레이저 조사장치(200) 각각을 구동시키거나 제어하는 구동/제어장치(미도시)가 설치될 수 있다.
스테이지(704)는 외부의 기판 반송장치(미도시)에 의해 반송되는 기판(100)이 안착된다. 이때, 기판 반송장치는 상술한 도 2a 내지 도 2h의 제조 공정을 통해 보호막(170) 상에 도전층이 형성된 기판이 형성된 후, 세정 공정 및 건조 공정이 완료된 기판(100)을 스테이지(704)로 로딩시킨다.
한편, 스테이지(704)는 기판(100)의 로딩/언로딩을 위한 리프트 핀(미도시)을 더 포함하여 구성될 수 있으며, 안착된 기판(100)을 진공 흡착하기 위한 복수의 진공 패드(미도시)들이 형성될 수 있다. 또한, 스테이지(704)는 구동/제어장치에 의해 X축 및 Y축 방향으로 이동될 수 있다.
갠트리부(700)는 베이스 프레임(702) 상에 설치된 제 1 갠트리(710); 제 1 갠트리(710)에 설치되어 복수의 제 2 레이저 조사장치(300)를 X축 방향으로 이송시키는 제 2 갠트리(720); 제 1 갠트리(710)에 설치되어 복수의 제 3 레이저 조사장치(400)를 X축 방향으로 이송시키는 제 3 갠트리(820); 제 1 갠트리(710)에 설치되어 복수의 제 4 레이저 조사장치(500)를 X축 방향으로 이송시키는 제 4 갠트리(920)를 포함하여 구성될 수 있다.
제 1 갠트리(710)는 LM 가이드 또는 리니어 모터를 이용하여 제 2 내지 제 4 갠트리(720, 820, 920) 각각을 Y축 방향으로 이송시킨다. 이를 위해, 제 1 갠트리(710)는 베이스 프레임(702)의 양측 가장자리에 서로 나란하게 설치된 한 쌍의 제 1 가이더(710a, 710b); 및 한 쌍의 제 1 가이더(710a, 710b) 각각에 일정한 간격으로 설치된 한 쌍의 제 1 내지 제 3 슬라이더(710c, 710d)(810c, 810d)(910c, 910d)를 포함하여 구성될 수 있다.
제 2 갠트리(720)는 제 1 갠트리(710)의 구동에 따라 Y축 방향으로 이송됨과 아울러 LM 가이드 또는 리니어 모터를 이용하여 복수의 제 2 레이저 조사장치(300)를 X축 방향으로 이송시킨다. 이를 위해, 제 2 갠트리(720)는 한 쌍의 제 1 슬라이더(710c, 710d)간에 설치된 제 2 가이더(720a); 및 제 2 가이더(720a)에 일정한 간격으로 설치된 복수의 제 4 슬라이더(720b)를 포함하여 구성될 수 있다.
복수의 제 2 레이저 조사장치(300) 각각은 복수의 제 4 슬라이더(720b) 각각에 설치되어 제 1 갠트리(710)의 구동에 따른 제 1 슬라이더(710c, 710d)의 이송에 따라 Y축 방향으로 이송됨과 아울러 제 2 갠트리(720)의 구동에 따른 제 4 슬라이더(720b)의 이송에 따라 X축 방향으로 이송된다. 이러한, 복수의 제 2 레이저 조 사장치(300) 각각은 갠트리부(700)의 구동에 따라 동일한 간격을 가지도록 X축 및 Y축 방향으로 이송되면서 기판(100) 상의 분할영역에 제 2 레이저(310)를 조사하여 상술한 제 1 통전 공정을 수행한다. 이때, 기판(100)은 복수의 제 2 내지 제 3 레이저 조사장치(300, 400, 500)의 개수에 따라 적어도 9개의 분할영역으로 분할될 수 있다. 이에 따라, 복수의 제 2 레이저 조사장치(300) 각각은 기판(100) 상의 해당 분할영역에 제 2 레이저(310)를 조사하여 상술한 제 1 통전 공정을 수행할 수 있다.
제 3 갠트리(820)는 제 1 갠트리(710)의 구동에 따라 Y축 방향으로 이송됨과 아울러 LM 가이드 또는 리니어 모터를 이용하여 복수의 제 3 레이저 조사장치(400)를 X축 방향으로 이송시킨다. 이를 위해, 제 3 갠트리(820)는 한 쌍의 제 2 슬라이더(810c, 810d)간에 설치된 제 3 가이더(820a); 및 제 3 가이더(820a)에 일정한 간격으로 설치된 복수의 제 5 슬라이더(820b)를 포함하여 구성될 수 있다.
복수의 제 3 레이저 조사장치(400) 각각은 복수의 제 5 슬라이더(820b) 각각에 설치되어 제 1 갠트리(710)의 구동에 따른 제 2 슬라이더(810c, 810d)의 이송에 따라 Y축 방향으로 이송됨과 아울러 제 3 갠트리(820)의 구동에 따른 제 5 슬라이더(820b)의 이송에 따라 X축 방향으로 이송된다. 이에 따라, 복수의 제 3 레이저 조사장치(400) 각각은 기판(100) 상의 해당 분할영역에 제 3 레이저(320)를 조사하여 상술한 제 2 통전 공정을 수행할 수 있다.
제 4 갠트리(920)는 제 1 갠트리(710)의 구동에 따라 Y축 방향으로 이송됨과 아울러 LM 가이드 또는 리니어 모터를 이용하여 복수의 제 4 레이저 조사장치(500) 를 X축 방향으로 이송시킨다. 이를 위해, 제 4 갠트리(920)는 한 쌍의 제 3 슬라이더(910c, 910d)간에 설치된 제 4 가이더(920a); 및 제 4 가이더(920a)에 일정한 간격으로 설치된 복수의 제 6 슬라이더(920b)를 포함하여 구성될 수 있다.
복수의 제 4 레이저 조사장치(500) 각각은 복수의 제 6 슬라이더(920b) 각각에 설치되어 제 1 갠트리(710)의 구동에 따른 제 3 슬라이더(910c, 910d)의 이송에 따라 Y축 방향으로 이송됨과 아울러 제 4 갠트리(920)의 구동에 따른 제 6 슬라이더(920b)의 이송에 따라 X축 방향으로 이송된다. 이에 따라, 복수의 제 4 레이저 조사장치(500) 각각은 기판(100) 상의 해당 분할영역에 제 4 레이저(330)를 조사하여 상술한 제 3 통전 공정을 수행할 수 있다.
한편, 제 2 내지 제 4 갠트리(720, 820, 920) 각각은 제 1 갠트리(710)에 설치되기 때문에 이송시 상호 간섭이 발생될 수 있다. 이에 따라, 제 2 내지 제 4 갠트리(720, 820, 920) 각각의 이송시 상호 간섭되지 않는 기판(100) 상의 분할영역에 대해서는 상술한 기판(100) 상에 제 1 내지 제 3 통전 공정을 동시에 진행하게 되고, 제 2 내지 제 4 갠트리(720, 820, 920) 각각의 이송시 상호 간섭되는 기판(100) 상의 분할영역에 대해서는 상술한 제 1 내지 제 3 통전 공정 중 적어도 2개의 통전 공정을 동시에 진행하거나 순차적으로 진행하게 된다.
한편, 상술한 본 발명의 제 2 레이저 공정부(650)에서는 복수의 레이저 조사장치(300, 400, 500)를 이송시키는 것으로 설명하였으나, 이에 한정되지 않고 복수의 레이저 조사장치(300, 400, 500)의 위치를 고정시키고 스테이지(704)만을 이송시킬 수도 있으며, 복수의 레이저 조사장치(300, 400, 500) 및 스테이지(704)를 동 시에 이송시킬 수도 있다.
상술한 본 발명의 실시 예에 따른 박막 트랜지스터 제조장치는 갠트리부(700)를 이용하여 복수의 레이저 조사장치(200)를 이송시키면서 레이저(210, 310, 320, 330)를 기판(100)에 조사함으로써 오믹 컨택층 패턴의 패터닝 공정과 제 1 내지 제 3 통전 공정 각각을 동시에 수행하거나 순차적으로 수행함으로써 반도체층 패턴의 손상을 방지함과 아울러 공정 시간을 더욱 감소시킬 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로, 이상에서 기술한 실시 예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
도 1은 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판을 설명하기 위한 평면도.
도 2a 내지 도 2l은 본 발명의 실시 예에 따른 박막 트랜지스터 어레이 기판의 제조방법을 단계적으로 설명하기 위한 단면도.
도 3a 및 도 3b는 본 발명의 다른 실시 예에 따른 제 1 내지 제 3 통전 공정을 설명하기 위한 단면도.
도 4는 본 발명의 또 다른 실시 예에 따른 제 1 내지 제 3 통전 공정을 설명하기 위한 단면도.
도 5는 본 발명의 실시 예에 따른 박막 트랜지스터 제조장치를 설명하기 위한 블록도.
도 6은 도 5에 도시된 본 발명의 제 1 실시 예에 따른 제 1 및 제 2 레이저 공정부를 설명하기 위한 사시도.
도 7은 도 5에 도시된 본 발명의 제 2 실시 예에 따른 제 1 및 제 2 레이저 공정부를 설명하기 위한 사시도.
도 8은 도 5에 도시된 본 발명의 제 2 실시 예에 따른 제 1 및 제 2 레이저 공정부를 설명하기 위한 사시도.
도 9는 도 5에 도시된 본 발명의 제 3 실시 예에 따른 제 2 레이저 공정부를 설명하기 위한 사시도.
< 도면의 주요 부분에 대한 부호설명 >
100: 기판 110: 게이트 전극 패턴
112: 게이트 패드전극 패턴 120: 게이트 절연막
130: 반도체층 패턴 140: 오믹 컨택층 패턴
150: 드레인 전극 패턴 152: 데이터 패드전극 패턴
160: 소스 전극 패턴 170: 보호막
182: 화소전극 패턴 184: 게이트 패드 패턴
186: 데이터 패드 패턴 200, 300, 400, 500: 레이저 조사장치
210, 310, 320, 330: 레이저 700: 갠트리부
710: 제 1 갠트리 720: 제 2 갠트리
820: 제 3 갠트리 920: 제 4 갠트리
Claims (10)
- 기판 상에 게이트 전극 패턴 및 게이트 패드전극 패턴을 형성하는 단계;상기 게이트 전극 패턴 및 상기 게이트 패드전극 패턴을 포함하도록 상기 기판 전면에 절연막을 형성하는 단계;상기 게이트 전극 패턴에 대응되는 상기 절연막 상에 반도체층 패턴을 형성하는 단계;상기 반도체층 패턴 상에 오믹 컨택층 패턴을 형성하는 단계;상기 오믹 컨택층 패턴 상에 소정 간격으로 이격된 소스 전극 패턴 및 드레인 전극 패턴을 형성함과 동시에 상기 게이트 절연막 상에 데이터 패드전극 패턴을 형성하는 단계;상기 소스 전극 패턴 및 드레인 전극 패턴 사이에 노출된 상기 오믹 컨택층 패턴에만 제 1 레이저를 조사하여 상기 소스 전극 패턴 및 드레인 전극 패턴 사이에 노출된 상기 오믹 컨택층 패턴만을 제거하는 단계;상기 소스 전극 패턴 및 드레인 전극 패턴을 포함하도록 상기 기판 전면에 보호막을 형성하는 단계;상기 보호막 상에 소정 간격으로 이격된 화소전극 패턴과 게이트 패드 패턴 및 데이터 패드 패턴을 형성하는 단계;제 2 레이저를 상기 화소전극 패턴에 조사하여 상기 소스 전극 패턴과 상기 화소전극 패턴을 전기적으로 접속시키는 단계;제 3 레이저를 상기 게이트 패드 패턴에 조사하여 상기 게이트 패드 패턴과 상기 게이트 패드전극 패턴을 전기적으로 접속시키는 단계; 및제 4 레이저를 상기 데이터 패드 패턴에 조사하여 상기 데이터 패드 패턴과 상기 데이터 패드전극 패턴을 전기적으로 접속시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 게이트 전극 패턴, 반도체층 패턴, 오믹 컨택층 패턴, 소스 전극 패턴 및 드레인 전극 패턴을 기판의 박막 트랜지스터 영역에 형성하며, 게이트 배선을 통해 상기 게이트 전극 패턴에 연결되는 게이트 패드전극 패턴을 상기 기판의 게이트 패드영역에 형성함과 아울러 데이터 배선을 통해 상기 드레인 전극 패턴에 연결되는 데이터 패드전극 패턴을 상기 기판의 데이터 패드 패턴영역에 형성하는 단계;상기 소스 전극 패턴 및 드레인 전극 패턴 사이에 노출된 상기 오믹 컨택층 패턴에만 제 1 레이저를 조사하여 상기 소스 전극 패턴 및 드레인 전극 패턴 사이에 노출된 상기 오믹 컨택층 패턴만을 제거하는 단계;상기 오믹 컨택층 패턴이 제거된 상기 기판의 전면에 보호막을 형성하는 단계;상기 보호막 상에 소정 간격으로 이격된 화소전극 패턴과 게이트 패드 패턴 및 데이터 패드 패턴을 포함하는 도전층을 형성하는 단계; 및제 2 레이저를 상기 화소전극 패턴에 조사하여 상기 소스 전극 패턴과 상기 화소전극 패턴을 전기적으로 접속시키는 제 1 통전 공정, 제 3 레이저를 상기 게이트 패드 패턴에 조사하여 상기 게이트 패드 패턴과 상기 게이트 패드전극 패턴을 전기적으로 접속시키는 제 2 통전 공정, 및 제 4 레이저를 상기 데이터 패드 패턴에 조사하여 상기 데이터 패드 패턴과 상기 데이터 패드전극 패턴을 전기적으로 접속시키는 제 3 통전 공정을 수행하는 단계를 포함하여 이루어지는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 제 1 항 또는 제 2 항에 있어서,상기 소스 전극 패턴 및 드레인 전극 패턴 사이에 노출된 상기 오믹 컨택층 패턴은 단계적으로 감소하는 파워를 가지도록 설정되어 조사되는 상기 제 1 레이저에 의해 단계적으로 제거되는 것을 특징으로 하는 박막 트랜지스터 어레이의 제조방법.
- 제 1 항 또는 제 2 항에 있어서,상기 제 2 내지 제 4 레이저를 이용한 공정 중 적어도 2개의 공정은 동시에 진행되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조방법.
- 게이트 전극 패턴, 반도체층 패턴, 오믹 컨택층 패턴, 소스 전극 패턴 및 드레인 전극 패턴을 기판의 박막 트랜지스터 영역에 형성하며, 게이트 배선을 통해 상기 게이트 전극 패턴에 연결되는 게이트 패드전극 패턴을 상기 기판의 게이트 패드영역에 형성함과 아울러 데이터 배선을 통해 상기 드레인 전극 패턴에 연결되는 데이터 패드전극 패턴을 상기 기판의 데이터 패드 패턴영역에 형성하는 박막 트랜지스터 어레이 공정부;상기 소스 전극 패턴 및 드레인 전극 패턴 사이에 노출된 상기 오믹 컨택층 패턴에만 제 1 레이저를 조사하여 상기 소스 전극 패턴 및 드레인 전극 패턴 사이에 노출된 상기 오믹 컨택층 패턴만을 제거하는 제 1 레이저 공정부;상기 오믹 컨택층 패턴이 제거된 상기 기판의 전면에 보호막을 형성하는 보호막 형성부;상기 보호막 상에 소정 간격으로 이격된 화소전극 패턴과 게이트 패드 패턴 및 데이터 패드 패턴을 포함하는 도전층을 형성하는 도전층 형성부; 및제 2 레이저를 상기 화소전극 패턴에 조사하여 상기 소스 전극 패턴과 상기 화소전극 패턴을 전기적으로 접속시키는 제 1 통전 공정, 제 3 레이저를 상기 게이트 패드 패턴에 조사하여 상기 게이트 패드 패턴과 상기 게이트 패드전극 패턴을 전기적으로 접속시키는 제 2 통전 공정, 및 제 4 레이저를 상기 데이터 패드 패턴에 조사하여 상기 데이터 패드 패턴과 상기 데이터 패드전극 패턴을 전기적으로 접속시키는 제 3 통전 공정을 수행하는 제 2 레이저 공정부를 포함하여 구성되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조장치.
- 제 5 항에 있어서,상기 제 1 레이저 공정부는;베이스 프레임;상기 베이스 프레임 상에 배치되어 상기 소스 전극 패턴 및 드레인 전극 패턴 사이에 노출된 오믹 컨택층 패턴을 포함하는 기판이 안착되는 스테이지;상기 베이스 프레임에 배치되는 갠트리부; 및상기 갠트리부에 설치되어 상기 오믹 컨택층 패턴에만 상기 제 1 레이저를 조사하여 상기 오믹 컨택층 패턴만을 제거하는 적어도 하나의 제 1 레이저 조사장치를 포함하여 구성되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조장치.
- 제 6 항에 있어서,상기 제 1 레이저 조사장치는 단계적으로 감소하는 파워를 가지도록 설정되는 상기 제 1 레이저를 상기 오믹 컨택층 패턴에 조사하여 상기 오믹 컨택층 패턴에 단계적으로 제거하는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조장치.
- 제 5 항에 있어서,상기 제 2 레이저 공정부는;베이스 프레임;상기 베이스 프레임 상에 배치되어 상기 도전층이 형성된 기판이 안착되는 스테이지;상기 베이스 프레임에 배치되는 갠트리부; 및상기 갠트리부에 이동가능하게 설치됨과 아울러 상기 제 2 내지 제 4 레이저를 이용하여 상기 제 1 내지 제 3 통전 공정을 수행하기 위한 적어도 하나의 제 2 레이저 조사장치를 포함하여 구성되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조장치.
- 제 5 항에 있어서,상기 제 2 레이저 공정부는;베이스 프레임;상기 베이스 프레임 상에 배치되어 상기 도전층이 형성된 기판이 안착되는 스테이지;상기 베이스 프레임에 배치되는 갠트리부;상기 갠트리부에 이동가능하게 설치됨과 아울러 상기 제 2 레이저를 이용하여 상기 제 1 통전 공정을 수행하기 위한 적어도 하나의 제 2 레이저 조사장치;상기 갠트리부에 이동가능하게 설치됨과 아울러 상기 제 3 레이저를 이용하여 상기 제 2 통전 공정을 수행하기 위한 적어도 하나의 제 3 레이저 조사장치; 및상기 갠트리부에 이동가능하게 설치됨과 아울러 상기 제 4 레이저를 이용하여 상기 제 3 통전 공정을 수행하기 위한 적어도 하나의 제 4 레이저 조사장치를 포함하여 구성되는 것을 특징으로 하는 박막 트랜지스터 어레이 기판의 제조장치.
- 삭제
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080075652A KR101531691B1 (ko) | 2008-08-01 | 2008-08-01 | 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치 |
| TW098126001A TWI484563B (zh) | 2008-08-01 | 2009-07-31 | 薄膜電晶體之製造方法與設備 |
| CN2009801387593A CN102177462A (zh) | 2008-08-01 | 2009-08-03 | 制造薄膜晶体管的方法和装置 |
| DE112009001874T DE112009001874T5 (de) | 2008-08-01 | 2009-08-03 | Verfahren und Vorrichtung zur Herstellung eines Dünnschichttransistors |
| US13/056,970 US8278127B2 (en) | 2008-08-01 | 2009-08-03 | Method for manufacturing a thin-film transistor using a laser |
| PCT/KR2009/004320 WO2010013984A2 (ko) | 2008-08-01 | 2009-08-03 | 박막 트랜지스터의 제조방법 및 제조장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080075652A KR101531691B1 (ko) | 2008-08-01 | 2008-08-01 | 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100013909A KR20100013909A (ko) | 2010-02-10 |
| KR101531691B1 true KR101531691B1 (ko) | 2015-06-25 |
Family
ID=42087838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080075652A KR101531691B1 (ko) | 2008-08-01 | 2008-08-01 | 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101531691B1 (ko) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100557499B1 (ko) * | 2002-12-31 | 2006-03-07 | 엘지.필립스 엘시디 주식회사 | 패턴형성방법 및 이를 이용한 액정표시소자와 그 제조방법 |
| KR20060108943A (ko) * | 2005-04-13 | 2006-10-18 | 삼성에스디아이 주식회사 | 식각 방법 및 이를 이용한 박막 트랜지스터의 제조방법 |
| KR20060108945A (ko) * | 2005-04-13 | 2006-10-18 | 삼성에스디아이 주식회사 | 박막 트랜지스터의 제조방법 및 이에 의해 제조된 박막트랜지스터 |
| KR20080062647A (ko) * | 2006-12-29 | 2008-07-03 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그의 제조방법 |
-
2008
- 2008-08-01 KR KR1020080075652A patent/KR101531691B1/ko active IP Right Grant
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100557499B1 (ko) * | 2002-12-31 | 2006-03-07 | 엘지.필립스 엘시디 주식회사 | 패턴형성방법 및 이를 이용한 액정표시소자와 그 제조방법 |
| KR20060108943A (ko) * | 2005-04-13 | 2006-10-18 | 삼성에스디아이 주식회사 | 식각 방법 및 이를 이용한 박막 트랜지스터의 제조방법 |
| KR20060108945A (ko) * | 2005-04-13 | 2006-10-18 | 삼성에스디아이 주식회사 | 박막 트랜지스터의 제조방법 및 이에 의해 제조된 박막트랜지스터 |
| KR20080062647A (ko) * | 2006-12-29 | 2008-07-03 | 엘지디스플레이 주식회사 | 박막 트랜지스터 어레이 기판 및 그의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100013909A (ko) | 2010-02-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101499651B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치 | |
| US8278127B2 (en) | Method for manufacturing a thin-film transistor using a laser | |
| US11139364B2 (en) | Display panel and method of producing same | |
| KR101447843B1 (ko) | 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치 | |
| US8431452B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| US20150179686A1 (en) | Method of manufacturing a tft-lcd array substrate | |
| JP2012253350A (ja) | 薄膜トランジスタ及びアレイ基板の製造方法 | |
| CN106876481B (zh) | 一种氧化物薄膜晶体管及其制造方法、阵列基板、显示装置 | |
| US9911854B2 (en) | Source/drain conductors for transistor devices | |
| US20160181278A1 (en) | Array substrate, method for manufacturing the same, and display device | |
| US7670883B2 (en) | Method for manufacturing pixel structure | |
| US7816159B2 (en) | Method for fabricating pixel structure | |
| US20200161143A1 (en) | Thin film transistor substrate, liquid crystal display panel having the same and method of manufacturing the same | |
| KR101531691B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치 | |
| US7648865B1 (en) | Method for manufacturing pixel structure | |
| US7682884B2 (en) | Method for fabricating pixel structure | |
| KR101494152B1 (ko) | 박막 트랜지스터 어레이 기판의 제조방법 및 제조장치 | |
| CN111261588B (zh) | 薄膜晶体管阵列面板及其制作方法 | |
| KR101325665B1 (ko) | 어레이 기판 및 그 제조 방법 | |
| KR20100013900A (ko) | 박막 트랜지스터의 제조방법 및 제조장치 | |
| CN112582342A (zh) | 阵列基板的制作方法 | |
| KR102216153B1 (ko) | 박막트랜지스터 어레이 기판 및 그 제조방법 | |
| US20080213951A1 (en) | Method of fabricating pixel structure | |
| KR102140087B1 (ko) | 프린지 필드 스위칭 모드 어레이 기판 및 그 제조방법 | |
| CN118073363A (zh) | 阵列基板及其制备方法、显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20190328 Year of fee payment: 5 |