JP2006114581A - 有機電界効果トランジスタの製造方法及びその有機電界効果トランジスタ - Google Patents

有機電界効果トランジスタの製造方法及びその有機電界効果トランジスタ Download PDF

Info

Publication number
JP2006114581A
JP2006114581A JP2004298416A JP2004298416A JP2006114581A JP 2006114581 A JP2006114581 A JP 2006114581A JP 2004298416 A JP2004298416 A JP 2004298416A JP 2004298416 A JP2004298416 A JP 2004298416A JP 2006114581 A JP2006114581 A JP 2006114581A
Authority
JP
Japan
Prior art keywords
semiconductor layer
field effect
organic
effect transistor
organic semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004298416A
Other languages
English (en)
Inventor
Hiroyuki Okada
裕之 岡田
Shigeki Naka
茂樹 中
Hiroyoshi Mekawa
博義 女川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Science and Technology Agency
Toyama University
Original Assignee
Japan Science and Technology Agency
Toyama University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Science and Technology Agency, Toyama University filed Critical Japan Science and Technology Agency
Priority to JP2004298416A priority Critical patent/JP2006114581A/ja
Publication of JP2006114581A publication Critical patent/JP2006114581A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

【課題】有機電界効果トランジスタの製造方法において、有機半導体層にダメージを与えることなく、かつ通常のリソグラフィプロセスを行わずに、有機半導体層のパターニングを行うことができる有機電界効果トランジスタの製造方法及びその有機電界効果トランジスタを提供する。
【解決手段】基板1上にゲート電極2を形成し、その上にゲート絶縁膜3を形成し、このゲート絶縁膜3上に形成された少なくともソース・ドレイン電極8,9間を含む部位に有機半導体層10を積層する有機電界効果トランジスタの製造方法において、前記有機半導体層10に照射光を部分的に遮るマスクを介して直接光照射を行うことにより、二次元的な有機半導体層のパターン形成を行う。
【選択図】図1

Description

本発明は、有機電界効果トランジスタの製造方法及びその有機電界効果トランジスタに係り、特に、有機半導体層にダメージを与えることなく、かつ通常のリソグラフィプロセスを行わずにパターニングを行う、有機半導体層の作製技術に関するものである。
大面積かつフレキシブルに形成可能なトランジスタとして、近年、有機トランジスタが注目されており、ペンタセンやポリ−3−ヘキシルチオフェン(P3HT)等の有機半導体を用い、研究が盛んに行われている。特に、ペンタセン半導体を用いた電界効果トランジスタ(FET)では、ペンシルバニア大のY.Y.Linらが、下記の非特許文献1でペンタセンFETの性能を報告しており、従来の薄膜トランジスタの代表であったアモルファスシリコン(a−Si)FETを超える実用的な性能が示されるに至った。この非特許文献1では、ペンタセンFETの正孔伝導による動作で、移動度1.5cm2 /Vs、オンオフ比108 が報告されている。
しかしながら、この様な性能を持つ有機FETによる液晶や有機EL素子と組合せたアクティブマトリクスやRFタグ回路の実現を考えると、配線金属/絶縁膜/有機膜構造の形成に伴う有機膜へのキャリア蓄積による素子間短絡や、有機膜の光吸収に伴うマトリクスパネルの透過率の低下が大きな問題となる。
これを防ぐ方法として、有機膜のパターニング技術の開発が必要となる。
パターニング技術の一例としては、八木らが平成15年秋季応用物理学会学術講演会で、Nd−YAGレーザ〔波長532nm、出力2W(1mJ/pulse)〕を用いたパターニング技術(下記非特許文献2参照)を紹介した。この技術では、レーザ光学系を通したビームを用いてスキャンまたはステージを移動することで、1μmオーダーの微細パターン加工が可能となる。実際の実験ではペンタセンのみならずC60やP3HTも加工可能であることが示され、加工前後でトランジスタの閾値が正方向に移動するが、移動度は1cm2 /Vs程度と変わらないことが報告された。これにより、マスクレスでのペンタセンのレーザアブレーションによるパターニング性が報告されたが、本手法ではレーザスキャンに時間がかかり、実際の大面積基板上でのトランジスタ試作には向かない。
また、平井らは平成16年春季応用物理学関係連合講演会でペンタセンの低ダメージパターニング技術(下記非特許文献3参照)について報告している。ここでは、有機TFTの活性層としてペンタセンを形成した後、SiN膜をスパッタ形成し、その上にPVAレジストを塗布後、パターニングし、このPVAレジストをマスクとしてSiN膜とペンタセンをそれぞれCF4 、O2 プラズマでエッチングしている。しかし、この方法では、オン電流の減少は抑制されているが、オフ電流の大幅な増加が見られている。このようなオフ電流の増加は、80℃、16時間のアニールにより回復するが、初期作製時よりトランジスタ特性の変化しないパターニング技術の開発が望まれている。
さらに、下記特許文献1では、印刷法、マイクロパターニング法およびインクジェット法の内のいずれかの方法を用いて、高分子包接錯体の溶液を基板上にパターン形成する方法について述べられている。しかしながら、この方法では、溶液プロセスによる高分子包接錯体の溶液を使用する必要があり、例えば蒸着により薄膜形成されたペンタセンはパターニングできない等、実施に際して大幅に制限が有る。
特開2003−298067号公報 Y.Y.Lin et al.:IEEE Electron Device Lett.,vol.18,pp.606−608(1997). 八木他:平成15年秋季応用物理学会学術講演会、2p−YL−1(2003). 平井他:平成16年春季応用物理学関係連合講演会、28p−ZN−12(2004).
上記したように、従来技術では、ペンタセン等の有機半導体のパターニングを、特性の変化無しに、ミクロンサイズで、かつ量産に適用可能な短い時間で行う、というすべての条件を満たす技術は存在しなかった。
そこで、本発明では、有機電界効果トランジスタの製造方法において、有機半導体層にダメージを与えることなく、かつ通常のリソグラフィプロセスを行わずに、有機半導体層のパターニングを行うことができる有機電界効果トランジスタの製造方法及びその有機電界効果トランジスタを提供することを目的とする。
本発明は、上記目的を達成するために、
〔1〕ソース・ドレイン電極とゲート電極を有し、少なくとも前記ソース・ドレイン電極間を含む部位に有機半導体層を積層する有機電界効果トランジスタの製造方法において、前記有機半導体層に照射光を部分的に遮るマスクを介して直接光照射を行うことにより、二次元的な有機半導体層のパターン形成を行うようにしたものである。
〔2〕上記〔1〕記載の有機電界効果トランジスタの製造方法において、基板上にゲート電極を形成し、その上にゲート絶縁膜を形成し、このゲート絶縁膜上に形成された少なくともソース・ドレイン電極間を含む部位に有機半導体層を積層するようにしたものである。
〔3〕上記〔1〕記載の有機電界効果トランジスタの製造方法において、前記照射光がエキシマレーザからの照射光である。
〔4〕上記〔1〕記載の有機電界効果トランジスタの製造方法において、前記照射光が固体レーザからの照射光である。
〔5〕上記〔1〕記載の有機電界効果トランジスタの製造方法において、前記有機半導体層のパターン形成の工程で、周辺雰囲気に酸素を導入するようにしたものである。
〔6〕上記〔1〕記載の有機電界効果トランジスタの製造方法において、前記有機半導体層のパターン形成の工程で、周辺雰囲気を減圧下または真空とするようにしたものである。
〔7〕有機電界効果トランジスタであって、上記〔1〕から〔6〕の何れか1項の有機電界効果トランジスタの製造方法によって得られるようにしたものである。
本発明によれば、有機半導体層のパターニング時に、特性の変化無しに、ミクロンサイズで、かつ量産に適用可能な短い時間でパターニングを行うことができる。
基板上にゲート電極を形成し、その上にゲート絶縁膜を形成し、このゲート絶縁膜上に形成された少なくともソース・ドレイン電極間を含む部位に有機半導体層を積層する有機電界効果トランジスタの製造方法において、前記有機半導体層に照射光を部分的に遮るマスクを介して直接光照射を行うことにより、二次元的な有機半導体層のパターン形成を行う。よって、有機半導体層のパターニングを特性の変化無しに、ミクロンサイズで、かつ量産に適用可能な短い時間で行うことができる。
以下、本発明の実施の形態について詳細に説明する。
図1は本発明の実施例を示す有機電界効果トランジスタの製造工程断面図である。
(1)まず、図1(a)に示すように、洗浄したガラス基板(コーニング1737)1上にゲート電極(Ta)2を全面に形成する。次に、リソグラフィ工程の後、ゲート電極2をパターニングする。そして、レジストの剥離・洗浄の後、ゲート絶縁膜(Ta2 5 )3およびポジ型フォトレジスト[背面露光法のため使用したフォトレジストであり、OFPR−800〔東京応化工業(株)製〕]4を形成する。その後、ガラス基板1側から露光5を行う。
(2)次いで、図1(b)に示すように、現像を行うことで、ゲート電極2とほぼ同一の幅のフォトレジストパターン6が形成されることとなる。ここで、フォトレジストパターン6の幅は、通常は光の回り込み等により、ゲート電極2(ゲート電極パターン)より小さくなる。その場合、小さくなる量は、最大でも1μm弱であるため、自己整合的なパターン形成が可能となる。
(3)次に、図1(c)に示すように、ゲート絶縁膜3及びフォトレジストパターン6上に、Cr及びAu層を形成し、後に形成される有機半導体層(後述)に対してオーミック接触が行えるオーミック電極(金属電極)7を形成する。
(4)次に、図1(d)に示すように、先に形成したフォトレジストパターン6を除去することで、フォトレジストパターン6上のオーミック電極7をリフトオフする。なお、両側のオーミック電極(金属電極)7,7は、ソース・ドレイン電極8,9となり、Cr/Auの二層構造を有する。
(5)次に、図1(e)に示すように、有機半導体層(ペンタセン)10を積層する。ここまでの段階で、通常のトランジスタ特性の測定が可能となる。
(6)その後、図1(f)に示すように、パターニングされたフォトマスク(図示なし)を光路に挿入し、酸素雰囲気下、ないしは減圧雰囲気下でArFエキシマレーザを5mJ、10ショット照射することにより、有機半導体層パターン11を形成し、有機電界効果トランジスタが完成する。
以下、有機半導体層のパターニング前後のトランジスタ特性を図2に示す。パターニング前後の電界効果移動度は、各々、0.091、0.077cm2 /Vsであった。トランジスタの閾値シフトは0.4V程度であった。この結果は、パターニング前後のオン電流で数倍程度、オフ電流で三桁の変化を引き起こす。上記した非特許文献3と比較して格段に良好なパターニング技術であると言える。
その他、10μm〜1μmライン&スペース(L&S)のパターニングを実施した。その結果、1μmL&Sにおいてペンタセン及びP3HTの綺麗なパターニングが確認できた。
図3は本発明の実施例を示す有機電界効果トランジスタの断面図である。
ここでは、101は基板、102はゲート電極、103はゲート絶縁膜、104がドレイン電極、105がソース電極、106が有機半導体層を示している。
実施形態の一例としては、基板101としてはガラス基板、プラスチック基板等を用いることができる。ゲート電極102としては、種々の金属および有機導電体を用いることができる。条件としては、形成された表面が平坦であること、微細加工可能なこと、加工後の断面形状がテーパ状であること、およびトランジスタのオン抵抗と比較して十分小さいシート抵抗を有すること等が挙げられる。絶縁膜103としては、種々の無機および有機絶縁膜を用いることが可能である。条件としては、トランジスタで得られるオフ抵抗と比較して十分高い抵抗率を有すること、内部に固定電荷を有せず、また電荷注入されるトラップ中心を有しないこと、有機半導体層106の接する界面側が平坦に形成できること、パターニングが可能なこと、ゲート電極102に対しカバレージ良く形成可能なこと等が挙げられる。ソース・ドレイン電極104,105については、種々の金属および有機導電膜を用いることが可能である。条件としては、有機半導体層106に対して良好なオーミック接触が可能なこと、ゲート絶縁膜103上に対して密着性良く形成可能なこと、電極形成に伴う有機半導体層106の結晶形成を妨げないこと、トランジスタのオン抵抗より十分低いシート抵抗を有すること、パターニング可能なこと等が挙げられる。有機半導体層106の条件としては、移動度が高いこと、トランジスタ動作に十分なキャリア生成が可能なこと、オフ状態で十分高いオフ抵抗が得られること、キャリア発生や閾値変動を引き起こすようなグレイン形成が無いこと、膜形成後の局在準位密度が充分小さいこと、ゲート絶縁膜103との組合せで欠陥密度の小さい良好な絶縁膜/有機半導体界面の形成が可能なこと、禁制帯幅が室温動作に十分な程度に広いこと、大面積作製可能な膜形成方法により形成されること、本発明におけるパターニングプロセス後も良好な半導体的性質を示すこと等が挙げられる。
また、ゲート電極102、ゲート絶縁膜103、ソース・ドレイン電極104、105の形成法としては、無機材料の場合、蒸着、スパッタ、化学気相成長(CVD)法や他の一般的手法が適用可能である。有機材料を用いる場合の形成法としては、蒸着、スパッタ、CVD法や他の乾式法に加え、スピンコート、インクジェット、ディップ、バーコート、スプレイ等の種々の湿式プロセスも適用可能となる。また、先に挙げた性質を満たすならば、半導体材料でも適用可能となる。有機半導体層106についても、半導体プロセスで使用されている蒸着、スパッタ、化学気相成長(CVD)法や他の一般的手法が適用可能で、スピンコート、インクジェット、ディップ、バーコート、スプレイ等の種々の湿式プロセスも適用可能となる。
以上は、本発明により得られる有機FETの代表的形態を示したが、例えばトランジスタ作製後、上部に被覆膜を形成する等、実際に作製するに当たって種々の形態が考えられる。そうした際の被覆膜の性質としては、低温形成可能なこと、バックゲートやフリンジ電界等によりゲートに対しない側の有機半導体/被覆膜界面にチャネルを誘起しないこと、良好な絶縁性を有すること、良好な段差被覆性を有することなどが挙げられる。そのため、絶縁膜103とは性質が明らかに異なり、例えばpチャネルトランジスタ上への形成では、膜中の価電子帯近傍に多量の準位を形成するSiN等が望ましい。膜形成法については、特に下部にある有機半導体層106へ損傷を与えない様なプロセスで、温度上昇の無い膜の形成法が必要となる。一般的な半導体プロセスに加え、低温膜形成プロセスとして注目されている触媒(cat)−CVD、電子サイクロトロン共鳴(ECR)−CVD等が適用できる。
図4〜図6に、本発明により得られるその他の有機FETの形態を示す。
図4は本発明により得られるその他の有機FET(その1)の断面図である。
この図において、まず、洗浄したガラス基板201上に金属層を堆積し、パターニングを行い、ソース・ドレイン電極202,203を形成する。次に、有機半導体を全面に堆積させ、その後、図1の実施例の工程(f)で示した本発明による方法でパターニングを行い、有機半導体層204を形成する。それに続き、絶縁膜(ゲート絶縁膜、例えば、Ta2 5 膜)205を形成する。この絶縁膜205の形成の際には、絶縁性が良好なこと、形成時に有機半導体層204にダメージを与えないこと、下層に対し溶液の浸透が無いこと、密着性が良いこと、等の条件を満たす必要がある。絶縁膜205の形成後、図示しないが、ソース・ドレイン部に対するコンタクトホールをパターニング形成する。その後、金属層を堆積し、パターニングを行い、ゲート電極206を形成し、FETの基本構造が完成する。ここで、この図4のFETの作製に対して、有機半導体層204の形成後にリソグラフィが必要なことから、絶縁膜205の性質が良好である必要があるという制約があるが、有機FETをパターニングにより作製できる一方法として挙げられる。
図5は本発明により得られるその他の有機FET(その2)の断面図である。
この図において、ガラス基板301上にゲート電極302、絶縁膜(ゲート絶縁膜)303を形成するまでは、図1に示した実施例の工程(a)の途中までと同一の方法を用いる。次に、有機半導体を堆積し、本発明による方法を用いてパターニングを行い、有機半導体層304を形成する。その後、例えば蒸着時に電極形成部のみに開口部を設けたマスクを用いるマスク蒸着法によりソース・ドレイン電極305,306の形成を行い、FETの基本構造が完成する。この方法では、有機半導体層304に対してダメージなくソース・ドレイン電極305,306を形成するために、マスク蒸着法等を用いる必要があるが、その代わりに絶縁膜303と有機半導体層304を真空中搬送等により形成可能となり、それにより界面準位の大幅な低減を図ることができ、良好なFET特性が期待される。
図6は本発明により得られるその他の有機FET(その3)の断面図である。
この図において、ガラス基板401上に、まず有機半導体を堆積し、本発明による方法で有機半導体のパターニングを行い、有機半導体層402を形成する。次に、マスク蒸着法によりソース・ドレイン電極403,404の形成を行う。その後の工程は、図4と同様で、絶縁膜405を形成後、図示しないが、コンタクトホールをパターニングし、さらに、金属層を堆積し、パターニングすることでゲート電極406を形成する。これにより、FET構造が完成する。
以下、有機半導体層の代表として、ペンタセンを用いたパターニング実験結果について示す。
先ず、種々の光照射下で、ペンタセンがパターニング可能かどうかを確認した結果について示す。
第1に、ガラス基板にペンタセンを真空蒸着法により成膜し、マスクアライナ(超高圧水銀ランプ)の紫外光(ピーク波長365,405,436nm)をペンタセンに直接照射した。照射時間はパターニングに十分なように10,000秒とした。紫外光照射による露光前後のペンタセンの吸収スペクトル特性の変化を図7に示す。パターニングは勿論のこと、スペクトル自身にも変化は見られなかった。
次に、ガラス基板にペンタセンを真空蒸着法により成膜し、窒素レーザ(波長337nm、パルス幅4ns、エネルギー300mJ)をペンタセンに直接照射した。照射パルスは500,000パルスとした。窒素レーザ照射による露光前後のペンタセンの吸収スペクトル特性を図8に同様に示す。この場合も同様に、パターニング、スペクトル変化ともに確認されなかった。
さらに、ArF(波長193nm)エキシマレーザを直接ペンタセンに照射し、吸収スペクトルを調べたところ、スペクトルに変化が見られた。照射パルスはエネルギー量10mJで1回である。ArFエキシマレーザ照射前後のペンタセンの吸収スペクトル特性を図9に示す。環境は大気中である。
ArFエキシマレーザの照射回数を10回程度とするとペンタセンが無くなり透明化することから、ArFエキシマレーザ照射によって空気中の酸素によりペンタセンが酸化され、また吸収端も変化しベースラインの上昇も見られることから、半導体的性質も変化した、ないしはわずかに残った部分のペンタセンが炭化したものと考えられる。
以上より、エキシマレーザを用いた際にのみパターニングが確認され、他の光照射によるパターニングでのエネルギ照射量と比較してもエキシマレーザ照射時の方が照射量が小さいことより、膜厚内での局部的温度上昇に伴う酸化・炭化が起こり、パターニングが進行したものと推測している。
また、続く実験として、エキシマレーザ照射時の環境を減圧下とした実験を行った。
大気雰囲気では、酸化・炭化に伴うと思われる褐色化が進行するのに対し、油回転ポンプ排気の減圧雰囲気で同様にレーザ照射を行った場合では、ペンタセン自身の褐色化はなくなり、透明化してパターニングされた。これにより、減圧環境では、ペンタセン膜自身が局部的温度上昇に伴い蒸気化し、排気とともに蒸発したものと推測している。
次に、以下、本発明で用いるパターニング装置とこれまで半導体プロセスで使用されてきた装置との比較を行う。
本発明の有機半導体層のパターニングが温度上昇を伴うパターニングである点を考えると、現在低温ポリシリコン結晶化で使用されている光学系および装置類が量産のために転用可能であると考えられる。光源としては、KrF、ArF、F2 等のハロゲンガスを混合したエキシマレーザや現在開発が進んでいる連続発振の固体レーザ等が使用可能である。ここで、通常の低温ポリシリコン結晶化やステッパー装置と異なり本発明に特有な点は、雰囲気ガスに酸素を導入する、ないしは減圧する点である。低温ポリシリコン結晶化では、Si材料を結晶化するため、雰囲気は酸素を含まないものとし酸化を防ぐ必要がある。また、半導体デバイス量産に使用されるステッパでは、環境を窒素雰囲気等とすることで、レーザ光の吸収が少なく、かつフォトレジストの光反応を抑制すると言う工夫が行われている。換言すれば、過去使用されてきた装置では酸素を取り除く手法が使われてきたが、本発明においては、減圧下も有効であるが、雰囲気ガスに酸素を導入することも有効である。この点で本発明は従来の手法とは大きく異なる。
また、本発明は上記実施例に限定されるものではなく、本発明の趣旨に基づき種々の変形が可能であり、これらを本発明の範囲から排除するものではない。
本発明は、有機半導体層のパターニング時に、特性の変化無しに、ミクロンサイズで、かつ量産に適用可能な短い時間でパターニング可能な有機電界効果トランジスタに利用可能である。
本発明の実施例を示す有機電界効果トランジスタの製造工程断面図である。 本発明の有機半導体層のパターニング前後のトランジスタ特性の変化を示す図である。 本発明の実施例を示す有機電界効果トランジスタの断面図である。 本発明により得られるその他の有機FET(その1)の断面図である。 本発明により得られるその他の有機FET(その2)の断面図である。 本発明により得られるその他の有機FET(その3)の断面図である。 有機半導体層の紫外光照射による露光前後のペンタセンの吸収スペクトル特性の変化を示す図である。 有機半導体層の窒素レーザ照射による露光前後のペンタセンの吸収スペクトル特性を示す図である。 本発明にかかるArF(波長193nm)エキシマレーザ光照射前後のペンタセンの吸収スペクトル特性を示す図である
符号の説明
1 ガラス基板
2 ゲート電極(Ta)
3 ゲート絶縁膜(Ta2 5
4 ポジ形フォトレジスト(OFPR−800)
5 露光
6 フォトレジストパターン
7 オーミック電極(金属電極)
8,9 ソース・ドレイン電極(Cr/Auの二層構造)
10 有機半導体層(ペンタセン)
11 有機半導体層パターン
101,201,301,401 基板
102,206,302,406 ゲート電極
103,205,303,405 ゲート絶縁膜
104,105,202,203,305,306,403,404 ソース・ドレイン電極
106,204,304,402 有機半導体層

Claims (7)

  1. ソース・ドレイン電極とゲート電極を有し、少なくとも前記ソース・ドレイン電極間を含む部位に有機半導体層を積層する有機電界効果トランジスタの製造方法において、前記有機半導体層に照射光を部分的に遮るマスクを介して直接光照射を行うことにより、二次元的な有機半導体層のパターン形成を行うことを特徴とする有機電界効果トランジスタの製造方法。
  2. 請求項1記載の有機電界効果トランジスタの製造方法において、基板上にゲート電極を形成し、その上にゲート絶縁膜を形成し、該ゲート絶縁膜上に形成された少なくともソース・ドレイン電極間を含む部位に有機半導体層を積層することを特徴とする有機電界効果トランジスタの製造方法。
  3. 請求項1記載の有機電界効果トランジスタの製造方法において、前記照射光がエキシマレーザからの照射光であることを特徴とする有機電界効果トランジスタの製造方法。
  4. 請求項1記載の有機電界効果トランジスタの製造方法において、前記照射光が固体レーザからの照射光であることを特徴とする有機電界効果トランジスタの製造方法。
  5. 請求項1記載の有機電界効果トランジスタの製造方法において、前記有機半導体層のパターン形成の工程で、周辺雰囲気に酸素を導入することを特徴とする有機電界効果トランジスタの製造方法。
  6. 請求項1記載の有機電界効果トランジスタの製造方法において、前記有機半導体層のパターン形成の工程で、周辺雰囲気を減圧下または真空とすることを特徴とする有機電界効果トランジスタの製造方法。
  7. 請求項1から6の何れか1項記載の有機電界効果トランジスタの製造方法によって得られる有機電界効果トランジスタ。
JP2004298416A 2004-10-13 2004-10-13 有機電界効果トランジスタの製造方法及びその有機電界効果トランジスタ Pending JP2006114581A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004298416A JP2006114581A (ja) 2004-10-13 2004-10-13 有機電界効果トランジスタの製造方法及びその有機電界効果トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004298416A JP2006114581A (ja) 2004-10-13 2004-10-13 有機電界効果トランジスタの製造方法及びその有機電界効果トランジスタ

Publications (1)

Publication Number Publication Date
JP2006114581A true JP2006114581A (ja) 2006-04-27

Family

ID=36382874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004298416A Pending JP2006114581A (ja) 2004-10-13 2004-10-13 有機電界効果トランジスタの製造方法及びその有機電界効果トランジスタ

Country Status (1)

Country Link
JP (1) JP2006114581A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008084941A (ja) * 2006-09-26 2008-04-10 Dainippon Printing Co Ltd 有機半導体素子の製造方法
JP2008084940A (ja) * 2006-09-26 2008-04-10 Dainippon Printing Co Ltd 有機半導体素子の製造方法
JP2008205262A (ja) * 2007-02-21 2008-09-04 Seiko Epson Corp 有機デバイスの製造方法並びに電子機器
JP2011077470A (ja) * 2009-10-02 2011-04-14 Sony Corp 半導体装置の製造方法
WO2012111533A1 (ja) * 2011-02-15 2012-08-23 住友化学株式会社 有機トランジスタ用化合物

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008084941A (ja) * 2006-09-26 2008-04-10 Dainippon Printing Co Ltd 有機半導体素子の製造方法
JP2008084940A (ja) * 2006-09-26 2008-04-10 Dainippon Printing Co Ltd 有機半導体素子の製造方法
JP2008205262A (ja) * 2007-02-21 2008-09-04 Seiko Epson Corp 有機デバイスの製造方法並びに電子機器
JP2011077470A (ja) * 2009-10-02 2011-04-14 Sony Corp 半導体装置の製造方法
WO2012111533A1 (ja) * 2011-02-15 2012-08-23 住友化学株式会社 有機トランジスタ用化合物

Similar Documents

Publication Publication Date Title
US7977173B2 (en) Silicon thin film transistors, systems, and methods of making same
EP2005499B1 (en) Techniques for device fabrication with self-aligned electrodes
KR101313885B1 (ko) 전자 디바이스 어레이
KR101280827B1 (ko) 어레이 기판 및 이의 제조방법
JP2005303299A (ja) 電子素子及びその製造方法
US20070042525A1 (en) Laser ablation method for fabricating high performance organic devices
AU2004222880A1 (en) Methods of forming thin film transistors and related systems
KR20200005583A (ko) 단극성 n형 또는 p형 탄소나노튜브 트랜지스터 및 그 제조 방법
US9530649B2 (en) Semiconductor electronic devices and methods of manufacture thereof
TW200522367A (en) Semiconductor element, method for manufacturing the same, liquid crystal display device, and method for manufacturing the same
KR100857398B1 (ko) 반도체 장치의 제조 방법
KR100615502B1 (ko) 반도체 장치 제조 방법
JP6976172B2 (ja) 多結晶シリコン薄膜トランジスタ及びその製造方法、表示装置
JP4281584B2 (ja) 半導体装置の製造方法
JP2006114581A (ja) 有機電界効果トランジスタの製造方法及びその有機電界効果トランジスタ
JP3932445B2 (ja) 半導体装置の製造方法
JP2004342753A (ja) 半導体装置
KR20110075518A (ko) 어레이 기판의 제조방법
US20210376271A1 (en) Thin film transistor, manufacturing method thereof, electronic device
Yu et al. Single-step fabrication of double-layered metal thin film pattern for the electrodes of electronic devices
JPH05343545A (ja) 膜改質方法
KR20070093681A (ko) 박막 트랜지스터 및 이의 제조 방법
JP2005032759A (ja) 多層配線の形成方法、配線基板の製造方法、デバイスの製造方法
JP2005322699A (ja) 有機半導体デバイスの製造方法
KR20090053137A (ko) 박막 트랜지스터의 제조 시 사용되는 마스크 패턴의제거방법 및 이를 이용한 박막 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20060329

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070524

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080219