KR20060105958A - 박막 트랜지스터의 제조방법 - Google Patents

박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR20060105958A
KR20060105958A KR1020050027822A KR20050027822A KR20060105958A KR 20060105958 A KR20060105958 A KR 20060105958A KR 1020050027822 A KR1020050027822 A KR 1020050027822A KR 20050027822 A KR20050027822 A KR 20050027822A KR 20060105958 A KR20060105958 A KR 20060105958A
Authority
KR
South Korea
Prior art keywords
semiconductor layer
forming
insulating film
laser beam
gate insulating
Prior art date
Application number
KR1020050027822A
Other languages
English (en)
Inventor
안택
서민철
구재본
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050027822A priority Critical patent/KR20060105958A/ko
Publication of KR20060105958A publication Critical patent/KR20060105958A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/162—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using laser ablation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 용이하고 균일하게 반도체층을 패터닝하면서도 패터닝 단계에서 그 하부의 층이 손상되지 않도록 할 수 있는 박막 트랜지스터의 제조방법을 위하여, 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 서로 이격된 소스 전극과 드레인 전극을 형성하는 단계와, 상기 소스 전극 및 상기 드레인 전극에 접하도록 반도체층을 형성하는 단계, 그리고 마스크를 이용하여 상기 반도체층에 레이저 빔을 조사하여 상기 반도체층에 그루브를 형성하는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터의 제조방법을 제공한다.

Description

박막 트랜지스터의 제조방법{Method of manufacturing thin film transistor}
도 1은 본 발명의 바람직한 일 실시예에 따른 제조방법에 의해 제조된 박막 트랜지스터를 개략적으로 도시하는 단면도이다.
도 2는 반도체층에 그루브를 형성하는 일 방법을 개략적으로 도시하는 개념도이다.
도 3은 도 1에 도시된 바와 같은 박막 트랜지스터의 반도체층에 그루브를 형성하기 위해 사용되는 포토마스크를 개략적으로 도시하는 평면도이다.
도 4는 도 3의 IV-IV 선을 따라 취한 단면도이다.
도 5는 도 3 및 도 4에 도시된 바와 같은 포토마스크를 이용하여 반도체층에 그루브를 형성하는 방법을 개략적으로 도시하는 개념도이다.
도 6 및 도 7은 도 1에 도시된 박막 트랜지스터의 변형예들이다.
도 8 내지 도 16은 반도체층에 그루브를 형성하는 방법을 개략적으로 도시하는 개념도들이다.
도 17 내지 도 21은 본 발명의 바람직한 실시예들에 따른 제조방법들에 의해 제조된 박막 트랜지스터들을 개략적으로 도시하는 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
12a: 게이트 배선 12: 게이트 전극
14: 소스 전극/드레인 전극 14a: 소스 전극/드레인 전극 배선
15: 반도체층 16: 그루브
본 발명은 박막 트랜지스터의 제조방법에 관한 것으로서, 더 상세하게는 용이하고 균일하게 반도체층을 패터닝하면서도 패터닝 단계에서 그 하부의 층이 손상되지 않도록 할 수 있는 박막 트랜지스터의 제조방법에 관한 것이다.
액정 디스플레이 소자나 유기 전계발광 디스플레이 소자 또는 무기 전계발광 디스플레이 소자 등 평판 디스플레이 장치에 사용되는 박막 트랜지스터(thin film transistor)는 각 픽셀의 동작을 제어하는 스위칭 소자 또는 픽셀을 구동시키는 구동 소자 등으로 사용된다.
이러한 박막 트랜지스터는 서로 이격된 소스 전극 및 드레인 전극과, 소스 전극 및 드레인 전극 사이에 형성된 채널 영역을 갖는 반도체층을 구비하며, 이 소스 전극, 드레인 전극 및 반도체층과 절연되는 게이트 전극을 구비한다.
이와 같은 구조의 박막 트랜지스터들이 어레이 형태로 구현될 경우 각 박막 트랜지스터는 독립된 스위칭 소자 등으로 작동하게 된다. 이때, 인접한 박막 트랜지스터들간의 크로스 토크를 방지하기 위해 반도체층이 패터닝되도록 하는 것이 바람직하다. 따라서 종래의 실리콘 박막 트랜지스터 등의 경우에는 포토 리소그래피 법 등을 이용하여 실리콘으로 형성된 반도체층을 패터닝하고 있다.
한편, 최근 플렉서블 디스플레이 장치에 대한 연구가 활발해짐에 따라 종래의 글래스재 기판이 아닌 플라스틱재 기판을 이용하려는 시도가 계속되고 있다. 이 경우, 상기 플라스틱재 기판은 고온공정을 거칠 수 없다는 문제점이 있기에, 종래의 실리콘 박막 트랜지스터를 이용하기 어렵다는 문제점이 있었다.
따라서, 저온에서 박막 트랜지스터를 플라스틱재 기판에 형성하기 위한 방법들이 제안되고 있다. 특히, 저온 공정이 가능한 유기 박막 트랜지스터, 즉 유기물로 반도체층이 형성된 박막 트랜지스터에 대한 연구가 활발해지고 있다. 그러나 이러한 유기 박막 트랜지스터의 경우에는 종래의 포토 리소그래피법을 이용하여 유기 반도체층을 패터닝할 수 없다는 문제점이 있었다. 즉, 종래의 습식 또는 건식 에칭 공정이 혼입된 방법을 사용하게 되면, 유기 반도체층이 손상되어 사용할 수 없게 된다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 용이하고 균일하게 반도체층을 패터닝하면서도 패터닝 단계에서 그 하부의 층이 손상되지 않도록 할 수 있는 박막 트랜지스터의 제조방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적 및 그 밖의 여러 목적을 달성하기 위하여, 본 발명은, 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 덮도록 게이트 절연 막을 형성하는 단계와, 상기 게이트 절연막 상에 서로 이격된 소스 전극과 드레인 전극을 형성하는 단계와, 상기 소스 전극 및 상기 드레인 전극에 접하도록 반도체층을 형성하는 단계, 그리고 마스크를 이용하여 상기 반도체층에 레이저 빔을 조사하여 상기 반도체층에 그루브를 형성하는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터의 제조방법을 제공한다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 반도체층을 형성하는 단계와, 마스크를 이용하여 상기 반도체층에 레이저 빔을 조사하여 상기 반도체층에 그루브를 형성하는 단계, 그리고 상기 반도체층 상에 서로 이격된 소스 전극 및 드레인 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터의 제조방법을 제공한다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 기판 상에 서로 이격된 소스 전극과 드레인 전극을 형성하는 단계와, 상기 소스 전극 및 상기 드레인 전극에 접하도록 반도체층을 형성하는 단계와, 마스크를 이용하여 상기 반도체층에 레이저 빔을 조사하여 상기 반도체층에 그루브를 형성하는 단계와, 상기 반도체층 상에 게이트 절연막을 형성하는 단계, 그리고 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터의 제조방법을 제공한다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 기판 상에 반도체층을 형성하는 단계와, 마스크를 이용하여 상기 반도체층에 레이저 빔을 조사하여 상기 반도체층에 그루브를 형성하는 단계와, 상기 반도체층 상에 서로 이격된 소스 전극 및 드레인 전극을 형성하는 단계와, 상기 소스 전극 및 상기 드레인 전극을 덮도록 게이트 절연막을 형성하는 단계, 그리고 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터의 제조방법을 제공한다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 기판 상에 반도체층을 형성하는 단계와, 마스크를 이용하여 상기 반도체층에 레이저 빔을 조사하여 상기 반도체층에 그루브를 형성하는 단계와, 상기 반도체층 상에 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 덮도록 층간 절연막을 형성하는 단계와, 상기 반도체층의 일부가 노출되도록 상기 게이트 절연막 및 상기 층간 절연막에 제 1 컨택홀 및 제 2 컨택홀을 형성하는 단계, 그리고 상기 층간 절연막 상에 상기 제 1 컨택홀 및 상기 제 2 컨택홀을 통해 상기 반도체층에 각각 접하는 소스 전극 및 드레인 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터의 제조방법을 제공한다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 기판 상에 반도체층을 형성하는 단계와, 마스크를 이용하여 상기 반도체층에 레이저 빔을 조사하여 상기 반도체층에 그루브를 형성하는 단계와, 상기 반도체층 상에 게이트 절연막을 형성하는 단계와, 상기 반도체층의 일부가 노출되도록 상기 게이트 절연막에 제 1 컨택홀 및 제 2 컨택홀을 형성하는 단계, 그리고 상기 게이트 절연막 상에, 게이트 전극과, 상기 제 1 컨택홀 및 상기 제 2 컨택홀을 통해 상기 반도체층에 접하는 소스 전극 및 드레인 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 박막 트랜지스터의 제조방법을 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 반도체층에 그루브를 형성하는 단계는, 마스크를 이용하여 상기 반도체층에 레이저 빔을 조사하여 상기 반도체층에 적어도 폐곡선 형상을 갖는 그루브를 형성하는 단계인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 반도체층에 그루브를 형성하는 단계는, 마스크를 이용하여 상기 반도체층에 레이저 빔을 조사하여 상기 반도체층에 적어도 폐직선 형상을 갖는 그루브를 형성하는 단계인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 반도체층에 그루브를 형성하는 단계는, 마스크를 이용하여 상기 반도체층에 레이저 빔을 조사하여 상기 반도체층에 서로 교차하는 적어도 두 개의 직선 또는 곡선 형상을 갖는 그루브를 형성하는 단계인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 반도체층에 그루브를 형성하는 단계는, 마스크를 이용하여 상기 반도체층에 레이저 빔을 조사하여 상기 반도체층에 그루브를 형성하되, 그루브가 형성될 일 지점에는 레이저 빔이 한 번만 스캐닝되도록 하는 단계인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 반도체층은 유기 반도체층인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 마스크는 포토마스크인 것으로 할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 1은 본 발명의 바람직한 일 실시예에 따른 제조방법에 의해 제조된 박막 트랜지스터를 개략적으로 도시하는 단면도이다.
도 1을 참조하면, 본 실시예에 따른 제조방법에 의해 제조된 박막 트랜지스터(10)는 기판(11) 상에 구비된다. 이 기판(11)은 글라스재의 기판, 금속재 기판 및 플라스틱재의 기판 등 다양한 재질의 기판이 사용될 수 있다.
이 기판(11) 상에는 도전성 물질로 게이트 전극(12)이 형성된다. 그 방법으로는 도전성 물질로 된 층을 기판(11)의 전면(全面)에 증착 등의 방법으로 형성한 후 이를 패터닝하는 방법이 사용될 수도 있고, 마스크를 이용한 증착의 방법이 사용될 수도 있으며, 도전성 물질을 소정의 위치에 떨어트리는 잉크젯 프린팅 방법이 이용될 수도 있는 등 다양한 방법이 이용될 수 있다.
게이트 전극(12)을 형성한 후, 이 게이트 전극(12)을 덮도록 게이트 절연막(13)이 형성된다. 이 게이트 절연막으로는 실리콘 옥사이드 또는 실리콘 나이트라이드 등과 같은 무기물이 사용될 수도 있고, 파릴렌(parylene), 아크릴 기반의 폴리머(acryl-based polymer), 에폭시(epoxy), 피브이시(PVC), 비씨비(BCB) 또는 피브이피(PVP) 등의 유기물이 사용될 수도 있는 등 다양한 절연 물질이 사용될 수 있다.
게이트 절연막(13)을 형성한 후, 그 상부에는 서로 이격된 소스 전극 및 드레인 전극(14)이 형성된다. 이 소스 전극 및 드레인 전극(14)은 도 1에 도시된 바 와 같이 일정 부분 게이트 전극(12)과 중첩되도록 할 수 있으나, 반드시 이에 한정되는 것은 아니다. 이때, 게이트 절연막(13)이 무기물로 형성된 경우에는 이 소스 전극 및 드레인 전극(14)은 도전성 물질로 된 층을 게이트 절연막(13) 전면에 증착 등의 방법으로 형성한 후 이를 패터닝하는 방법을 통해 형성될 수도 있고, 마스크를 이용한 증착의 방법, 그리고 도전성 물질을 소정의 위치에 떨어트리는 잉크젯 프린팅 방법 등을 통해 형성될 수도 있다. 게이트 절연막(13)이 유기물로 형성된 경우에는 유기물로 된 게이트 절연막(13)의 손상을 방지하기 위해 잉크젯 프린팅 방법을 통해 소스 전극 및 드레인 전극(14)을 형성하는 것이 바람직하다. 물론 이 외의 다양한 방법들이 이용될 수도 있음은 물론이다.
상기와 같이 소스 전극 및 드레인 전극(14)을 형성한 후, 이 소스 전극 및 드레인 전극(14)에 접하도록, 즉 그 상부에 반도체층(15)을 형성한다. 이 반도체층(15)은 다양한 무기 반도체 물질 또는 유기 반도체 물질로 형성될 수 있다.
무기 반도체 물질로 형성되는 경우에는 CdS, GaS, ZnS, CdSe, CaSe, ZnSe, CdTe, SiC 또는 Si를 포함하는 것일 수 있다. 유기 반도체 물질로 형성되는 경우에는, 고분자로서, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체를 포함할 수 있고, 저분자로서, 펜타센, 테트라센, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-6-티오펜, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 또는 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 또는 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체를 포함할 수 있다. 유기 반도체 물질로 반도체층(15)을 형성하는 경우, 디핑(deeping) 또는 스핀 코팅(spin coating) 등의 다양한 방법이 이용될 수 있다.
이와 같이 반도체층(15)을 형성한 후, 이 반도체층(15)에 그루브(16)를 형성한다. 반도체층(15)에는 게이트 전극(12)에 인가된 신호에 따라 채널이 형성되며, 이 채널을 통해 소스 전극 및 드레인 전극(14) 사이에 전기적 신호가 소통된다. 이 경우 인접한 박막 트랜지스터들 간에 크로스 토크가 발생할 수 있다. 따라서 이를 방지하기 위한 수단이 필요한데, 이를 위해 반도체층(15)에 그루브(16)가 형성되도록 한다. 이 그루브는 게이트 전극(12)에 신호가 인가되어 반도체층(15)에 채널이 형성될 시, 적어도 그 채널을 인근 박막 트랜지스터와 구별시키는 패터닝 효과를 가져오는 역할을 한다. 도 1에서는 그루브(16)가 폐직선 형태로 구비되도록 하여, 채널이 인근 박막 트랜지스터들과 구별되도록 되어 있다.
반도체층(15)에 그루브(16)를 형성하기 위해 다양한 방법을 이용할 수 있는데, 반도체층(15)에 레이저 빔을 조사하여 반도체층의 일부를 제거하는 레이저 어블레이션 기술(LAT: laser ablation technique)을 사용하는 것이 바람직하다.
이 경우, 도 2에 도시된 바와 같이 x 방향으로 레이저를 이동시키거나 기판(11)을 이동시키면서 반도체층(15)에 레이저 빔을 조사하여 평행한 두 직선 형태의 그루브들(16a)을 형성하고, 다시 y 방향으로 레이저를 이동시키거나 기판(11)을 이동시키면서 반도체층(15)에 레이저 빔을 조사하여 평행한 두 직선 형태의 그루브들 (16b)을 형성함으로써, 소스 전극과 드레인 전극(14) 사이에 아일랜드 형태의 반도체층이 형성되도록 할 수도 있다. 그러나 이 경우, x 방향의 그루브들(16a)과 y 방향의 그루브들(16b)이 교차하는 영역에는 반도체층(15)에 레이저 빔이 스캐닝되는 결과를 가져오며, 이에 따라 그 영역의 반도체층(15)의 하부의 층이 손상될 수 있다.
따라서, 반도체층(15)에 레이저 빔을 조사하여 그루브(16, 도 1 참조)를 형성할 때, 마스크를 이용하여 반도체층(15)에 레이저 빔을 조사하여 반도체층(15)에 그루브(16)를 형성한다. 이 경우, 그루브(16)가 형성될 일 지점에는 레이저 빔이 한 번만 스캐닝되도록 한다. 이를 통해 그루브(16)가 형성되는 특정 지점에 레이저 빔이 중복되어 스캐닝되는 것이 방지되도록 함으로써, 그 하부의 층의 손상을 방지할 수 있게 된다.
이렇게 그루브를 형성할 때 사용하는 마스크로는 포토마스크를 사용할 수 있는데, 그와 같은 포토마스크의 평면도가 도 3에, 도 3의 IV-IV 선을 따라 취한 단면도가 도 4에 각각 도시되어 있다. 도 3 및 도 4를 참조하면, 글라스재 기판과 같이 레이저가 통과할 수 있는 기판(17) 상에 니켈(Ni), 크롬(Cr) 또는 코발트(Co) 등과 같은 물질로 형성된 광 차폐부(18)가 구비되어 있다. 광 차폐부(18)에는 소정 패턴의 개구부(19)가 구비되어 있는데, 이 개구부(19)의 형상은 반도체층의 그루브의 형상에 대응한다. 예컨대 도 3에 도시된 바와 같은 포토마스크를 사용하여 레이저를 반도체층에 조사함으로써 형성된 그루브를 갖는 박막 트랜지스터의 개략적인 평면도가 도 5에 도시되어 있다.
이때, 도 3 및 도 4에 도시된 바와 같은 포토 마스크를 사용하여 도 5에 도시된 바와 같은 그루브(16)를 형성함에 있어서, 포토마스크의 광 차폐부(18)의 개구부(19)를 따라 레이저 빔을 조사하게 되면 결국 시작점과 끝점이 동일 지점이 되며, 그 지점에서는 레이저 빔이 중복되어 조사되게 된다. 따라서 도 5에 도시된 바와 같은 그루브(16)를 형성하기 위해, 폭의 크기가 W1 이상인 레이저 빔을 조사하면서 레이저 또는 기판을 x 방향으로 이동시킴으로써, 그루브(16)가 형성될 일 지점에는 레이저 빔이 한 번만 스캐닝되도록 한다. 물론 폭의 크기가 W2 이상인 레이저 빔을 조사하면서 레이저 또는 기판을 y 방향으로 이동시킴으로써, 그루브(16)가 형성될 일 지점에는 레이저 빔이 한번만 스캐닝되도록 할 수 있다. 그리고 물론 폭의 크기가 W1 과 W2 중 더 큰 값에 해당하는 레이저 빔을 조사하여, 기판이나 레이저의 이동 없이 한번에 그루브(16)를 형성할 수도 있는 등 다양한 변형이 가능함은 물론이다.
이와 같이 레이저 식각 기술을 이용해 반도체층(15)에 그루브(16)를 형성하는 것은, 반도체층(15)을 형성하는 물질로 유기물을 사용하는 경우, 즉 유기 박막 트랜지스터의 경우에 더욱 효과적이다. 전술한 바와 같이 유기 반도체층의 경우 이를 형성한 후에는 유기물이 손상될 수 있기 때문에, 포토 리소그래피 등과 같이 습식 단계가 혼입된 패터닝 방법을 이용하기 어렵다는 문제점이 있었다. 그러나 상술한 바와 같은 그루브(16)에 의해, 소스 전극과 드레인 전극(14)을 연결하는 반도체층 영역이 인접한 박막 트랜지스터와 구별되어 크로스 토크가 방지되는 패터닝 효과를 얻을 수 있다.
한편, 도 1에서는 그루브(16)의 깊이가 반도체층(15)의 두께와 동일한 경우의 박막 트랜지스터가 도시되어 있으나, 본 발명에 이에 한정되는 것은 아니다. 즉, 도 6에 도시된 바와 같이 그루브(16)의 깊이가 반도체층(15)의 두께 이하가 될 수도 있고, 도 7에 도시된 바와 같이 그루브(16)의 깊이가 반도체층(15)의 두께 이상이 될 수도 있는 등, 반도체층(15)에 그루브(16)가 형성되어 있으면 족하다. 이와 같은 그루브(16)의 다양한 깊이는 조사되는 레이저 빔의 세기를 조절함으로써 제어될 수 있다.
도 8 내지 도 16은 반도체층을 패터닝하는 방법을 개략적으로 도시하는 개념도들이다.
도 5에서의 폐직선 형태의 그루브(16, 도 5 참조)는 게이트 전극(12, 도 5 참조)에 일정부분 중첩되도록 형성되어 있다. 그러나 그 다양한 변형이 가능한데, 도 8에 도시된 바와 같이 그루브(16)가 게이트 전극(12)의 외측으로 형성될 수도 있다. 이 경우, 도 8에 도시된 바와 같이 그루브(16)가 게이트 배선(12a)의 외측을 넘어서도록 할 수도 있다. 이때도 역시 포토마스크를 사용하여 레이저 빔을 조사함으로써 그루브(16)를 형성한다. 이 경우, 형성될 그루브(16)의 일 지점이 중복되어 스캐닝되지 않도록 하기 위해, 폭의 크기가 W1 이상인 레이저 빔을 조사하면서 레이저 또는 기판을 x 방향으로 이동시키거나, 폭의 크기가 W2 이상인 레이저 빔을 조사하면서 레이저 또는 기판을 y 방향으로 이동시킴으로써 그루브(16)를 형성할 수 있다.
한편 도 5 및 도 8에 도시된 것과 같이 그루브가 폐직선일 필요는 없으며 다 양한 변형이 가능하다. 즉, 어느 일 방향에는 인접한 박막 트랜지스터가 없을 경우 그 방향에는 그루브가 형성되지 않을 수도 있으며, 또는 인접한 박막 트랜지스터가 존재하더라도 특정한 필요에 따라 그 박막 트랜지스터와의 사이에는 그루브가 형성되지 않을 수도 있다. 예컨대 도 9 내지 도 12에 도시된 바와 같이 그루브(16)는 한 쌍의 평행선 형상으로 형성될 수 있다. 이때, 이 평행선 형상의 그루브(16) 사이에 채널 영역, 즉 소스 전극과 드레인 전극(14)을 연결하는 반도체층 영역이 위치한다. 이들 한 쌍의 평행선은 도 9 및 도 10에 도시된 바와 같이 게이트 배선(12a)에 평행할 수도 있고, 도 11 및 도 12에 도시된 바와 같이 소스 전극과 드레인 전극(14) 중 어느 하나에 연결된 배선(14a)에 평행할 수도 있다.
그리고 도 9 및 도 10에 도시된 바와 같은 경우, 폭의 크기가 W1 이상인 레이저 빔을 조사하면서 레이저 또는 기판을 x 방향으로 이동시킴으로써 한 쌍의 평행선 형상의 그루브(16)를 동시에 형성할 수도 있고, 폭의 크기가 W3이상인 레이저 빔을 조사하면서 레이저 또는 기판을 x 방향으로 이동시키는 과정을 두 번 거침으로써 한 쌍의 평행선 형상의 그루브(16)를 각각 형성할 수도 있는 등, 그 방법의 다양한 변형이 가능함은 물론이다. 또한 도 11 및 도 12에 도시된 바와 같은 경우에도, 폭의 크기가 W2 이상인 레이저 빔을 조사하면서 레이저 또는 기판을 y 방향으로 이동시킴으로써 한 쌍의 평행선 형상의 그루브(16)를 동시에 형성할 수도 있고, 폭의 크기가 W4이상인 레이저 빔을 조사하면서 레이저 또는 기판을 y 방향으로 이동시키는 과정을 두 번 거침으로써 한 쌍의 평행선 형상의 그루브(16)를 각각 형성할 수도 있는 등, 그 방법의 다양한 변형이 가능하다.
또한, 그루브(16)는 도 9에 도시된 바와 같이 게이트 전극(12)을 가로질러 게이트 배선(12a)의 내측에 위치하도록 형성될 수도 있고, 도 10에 도시된 바와 같이 게이트 전극(12)의 외측으로 게이트 배선(12a)의 외측을 넘어서도록 형성될 수도 있다. 그리고 그루브(16)는 도 11에 도시된 바와 같이 소스 전극과 드레인 전극(14)을 가로질러 형성될 수도 있고, 도 12에 도시된 바와 같이 소스 전극과 드레인 전극(14)의 외측으로 형성될 수도 있는 등 다양한 변형이 가능하다.
그리고 도 5에서는 소스 전극과 드레인 전극(14)을 연결하는 반도체층(15)이 아일랜드 형상이 되도록 그루브(16)가 각이 진 폐직선 형상으로 형성되어 있으나, 도 13에 도시된 바와 같이 폐곡선 형상으로 형성될 수도 있다. 이 경우에도 폭이 W1 이상인 레이저 빔을 조사하면서 레이저 또는 기판을 x 방향으로 이동시키거나, 폭이 W2 이상인 레이저 빔을 조사하면서 레이저 또는 기판을 y 방향으로 이동시킴으로써, 반도체층(15) 하부의 층에 손상을 주지 않으면서 그루브(16)를 형성하는 것이 가능해진다.
또한, 그루브의 형상은 도 14 및 도 15에 도시된 바와 같이 다양한 변형이 가능하다. 예컨대 도 14에 도시된 바와 같이 소스 전극과 드레인 전극(14) 사이를 중심으로 x 방향으로는 그루브(16)가 형성되지 않은 경우나, 도 15에 도시된 바와 같이 -x 방향으로 그루브(16)가 형성되지 않은 경우 등 다양한 변형이 가능하다. 이 경우에도 폭의 크기가 W2 이상인 레이저 빔을 조사하면서 레이저 또는 기판을 y 방향으로 이동시킴으로써 그루브(16)를 형성할 수 있다.
그리고 도 16에 도시된 바와 같이, 그루브가 직선 형상일 필요는 없으며 곡 선이 될 수도 있다. 이 경우에는 폭의 크기가 W2 이상인 레이저 빔을 조사하면서 레이저 또는 기판을 y 방향으로 이동시키거나, 폭의 크기가 W4 이상인 레이저 빔을 조사하면서 레이저 또는 기판을 그루브(16)가 형성될 곡선 형상을 따라 이동시킴으로써 그루브(16)를 형성할 수 있다.
이와 같이, 도 14 내지 도 16에 도시된 것처럼 반도체층(15)이 서로 교차하는 적어도 두 개의 직선 또는 곡선 형상을 갖는 그루브(16)를 갖는 경우에도 교차 지점에 레이저 빔이 중복되어 스캐닝되지 않도록 함으로써, 그 하부의 층이 손상되는 것을 방지할 수 있다.
전술한 도 1, 도 6 및 도 7에 도시된 박막 트랜지스터는 소위 인버티드 코플래나(inverted coplanar)형 박막 트랜지스터인데, 본 발명은 이에 한정되지 않는다.
즉, 도 17에 도시된 바와 같이, 기판(21) 상에 게이트 전극(22)을 형성하고, 이 게이트 전극(22)을 덮도록 게이트 절연막(23)을 형성한 후, 게이트 절연막(23) 상에 반도체층(25)을 형성하고 마스크를 이용하여 이 반도체층(25)에 레이저 빔을 조사하여 그루브(26)를 형성하고, 이 반도체층(25) 상에 서로 이격된 소스 전극 및 드레인 전극(24)을 형성함으로써 인버티드 스태거드(inverted staggered)형 박막 트랜지스터(20)를 제조하는 공정에도 본 발명이 적용될 수 있다.
또한, 도 18에 도시된 바와 같이, 기판(21) 상에 서로 이격된 소스 전극과 드레인 전극(24)을 형성하고, 이 소스 전극 및 상기 드레인 전극(24)에 접하도록 반도체층(25)을 형성하고 마스크를 이용하여 이 반도체층(25)에 레이저 빔을 조사 하여 그루브(26)를 형성한 후, 반도체층(25) 상에 게이트 절연막(23)을 형성하고 이 게이트 절연막(23) 상에 게이트 전극(22)을 형성함으로써 스태거드(staggered)형 박막 트랜지스터를 제조하는 공정에도 본 발명이 적용될 수 있다. 이때, 도 19에 도시된 바와 같이 소스 전극과 드레인 전극(24)을 형성하기에 앞서, 먼저 기판(21) 상에 반도체층(25)을 형성하고 마스크를 이용하여 이 반도체층(25)에 레이저 빔을 조사하여 그루브(26)를 형성한 후, 이 반도체층(25) 상에 서로 이격된 소스 전극 및 드레인 전극(24)을 형성하여 박막 트랜지스터를 제조할 수도 있다.
그리고 도 20에 도시된 바와 같이 코플래나(coplanar)형 박막 트랜지스터에도 본 발명이 적용될 수 있는데, 기판(21) 상에 반도체층(25)을 형성하고 마스크를 이용하여 이 반도체층(25)에 레이저 빔을 조사하여 그루브(26)를 형성한 후, 이 반도체층(25) 상에 게이트 절연막(23)을 형성하고 그 상부에 게이트 전극(22)을 형성하고 이 게이트 전극(22)을 덮도록 층간 절연막(27)을 형성하며, 반도체층(25)의 일부가 노출되도록 게이트 절연막(23) 및 층간 절연막(27)에 제 1 컨택홀 및 제 2 컨택홀(23a)을 형성한 후, 층간 절연막(27) 상에, 제 1 컨택홀 및 제 2 컨택홀(23a)을 통해 반도체층(25)에 각각 접하는 소스 전극 및 드레인 전극(24)을 형성하게 된다. 물론 도 21에 도시된 변형예와 같이, 층간 절연막(27, 도 20 참조)을 형성하지 않고 게이트 전극(22)과, 소스 전극 및 드레인 전극(24)이 게이트 절연막(23) 상에 형성되되, 소스 전극 및 드레인 전극(24)이 게이트 절연막(23) 상에 형성된 제 1 컨택홀 및 제 2 컨택홀(23a)을 통해 반도체층(25)에 접하도록 할 수도 있는 등, 다양한 변형이 가능하다.
이와 같은 다양한 실시예들 및 변형예들에 따른 방법에 의해 제조된 박막 트랜지스터들의 경우, 그루브(16, 26)에 의해 소스 전극과 드레인 전극(14, 24)을 연결하는 반도체층(15, 25)이 인접한 박막 트랜지스터들과 구별됨으로써 인접한 박막 트랜지스터들간의 크로스 토크가 방지된다. 그리고 그루브(16, 26)가 형성되는 일 지점에 레이저 빔이 중복되어 스캐닝되는 것이 방지됨으로써, 반도체층(15, 25) 하부의 층이 손상되는 것이 방지된다.
상기와 같은 방법으로 제조된 박막 트랜지스터는 액정 디스플레이 장치 또는 전계발광 디스플레이 장치와 같은 평판 표시장치에 구비될 수 있다. 즉, 상기와 같은 방법으로 제조된 박막 트랜지스터는 평판 디스플레이 장치의 스위칭 박막 트랜지스터 및/또는 구동 박막 트랜지스터로 사용될 수도 있고, 각종 드라이버의 박막 트랜지스터로도 사용될 수도 있는 등, 다양한 응용이 가능하다.
상기한 바와 같이 이루어진 본 발명의 박막 트랜지스터의 제조방법에 따르면, 다음과 같은 효과를 얻을 수 있다.
첫째, 레이저 빔에 의해 간단히 형성된 그루브에 의해 인접한 박막 트랜지스터와 구별되는 패터닝 효과를 얻을 수 있다.
둘째, 습식 공정이 혼입된 단계들을 거치지 않게 되어, 유기 반도체층 등의 손상을 방지할 수 있다.
셋째, 그루브만으로 크로스 토크가 방지되는 효과를 얻게 되므로, 소스 전극과 드레인 전극을 연결하는 반도체층 부분을 제외한 영역의 반도체층 전체를 식각 할 필요가 없게 됨으로써, 공정시간 단축과 효율성을 향상시킬 수 있다.
넷째, 마스크를 이용하여 레이저를 조사함에 있어서 그루브가 형성될 일 지점에 레이저 빔이 중복되어 스캐닝되는 것이 방지됨으로써, 반도체층 또는 그 하부의 층이 손상되는 것이 방지된다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (12)

  1. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 서로 이격된 소스 전극과 드레인 전극을 형성하는 단계;
    상기 소스 전극 및 상기 드레인 전극에 접하도록 반도체층을 형성하는 단계; 및
    마스크를 이용하여 상기 반도체층에 레이저 빔을 조사하여 상기 반도체층에 그루브를 형성하는 단계;를 구비하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  2. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 반도체층을 형성하는 단계;
    마스크를 이용하여 상기 반도체층에 레이저 빔을 조사하여 상기 반도체층에 그루브를 형성하는 단계; 및
    상기 반도체층 상에 서로 이격된 소스 전극 및 드레인 전극을 형성하는 단계;를 구비하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  3. 기판 상에 서로 이격된 소스 전극과 드레인 전극을 형성하는 단계;
    상기 소스 전극 및 상기 드레인 전극에 접하도록 반도체층을 형성하는 단계;
    마스크를 이용하여 상기 반도체층에 레이저 빔을 조사하여 상기 반도체층에 그루브를 형성하는 단계;
    상기 반도체층 상에 게이트 절연막을 형성하는 단계: 및
    상기 게이트 절연막 상에 게이트 전극을 형성하는 단계:를 구비하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  4. 기판 상에 반도체층을 형성하는 단계;
    마스크를 이용하여 상기 반도체층에 레이저 빔을 조사하여 상기 반도체층에 그루브를 형성하는 단계;
    상기 반도체층 상에 서로 이격된 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 소스 전극 및 상기 드레인 전극을 덮도록 게이트 절연막을 형성하는 단계; 및
    상기 게이트 절연막 상에 게이트 전극을 형성하는 단계;를 구비하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  5. 기판 상에 반도체층을 형성하는 단계;
    마스크를 이용하여 상기 반도체층에 레이저 빔을 조사하여 상기 반도체층에 그루브를 형성하는 단계;
    상기 반도체층 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 덮도록 층간 절연막을 형성하는 단계;
    상기 반도체층의 일부가 노출되도록 상기 게이트 절연막 및 상기 층간 절연막에 제 1 컨택홀 및 제 2 컨택홀을 형성하는 단계; 및
    상기 층간 절연막 상에, 상기 제 1 컨택홀 및 상기 제 2 컨택홀을 통해 상기 반도체층에 각각 접하는 소스 전극 및 드레인 전극을 형성하는 단계;를 구비하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  6. 기판 상에 반도체층을 형성하는 단계;
    마스크를 이용하여 상기 반도체층에 레이저 빔을 조사하여 상기 반도체층에 그루브를 형성하는 단계;
    상기 반도체층 상에 게이트 절연막을 형성하는 단계;
    상기 반도체층의 일부가 노출되도록 상기 게이트 절연막에 제 1 컨택홀 및 제 2 컨택홀을 형성하는 단계; 및
    상기 게이트 절연막 상에, 게이트 전극과, 상기 제 1 컨택홀 및 상기 제 2 컨택홀을 통해 상기 반도체층에 접하는 소스 전극 및 드레인 전극을 형성하는 단계;를 구비하는 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  7. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 반도체층에 그루브를 형성하는 단계는, 마스크를 이용하여 상기 반도체층에 레이저 빔을 조사하여 상기 반도체층에 적어도 폐곡선 형상을 갖는 그루브를 형성하는 단계인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  8. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 반도체층에 그루브를 형성하는 단계는, 마스크를 이용하여 상기 반도체층에 레이저 빔을 조사하여 상기 반도체층에 적어도 폐직선 형상을 갖는 그루브를 형성하는 단계인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  9. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 반도체층에 그루브를 형성하는 단계는, 마스크를 이용하여 상기 반도체층에 레이저 빔을 조사하여 상기 반도체층에 서로 교차하는 적어도 두 개의 직선 또는 곡선 형상을 갖는 그루브를 형성하는 단계인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  10. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 반도체층에 그루브를 형성하는 단계는, 마스크를 이용하여 상기 반도체층에 레이저 빔을 조사하여 상기 반도체층에 그루브를 형성하되, 그루브가 형성될 일 지점에는 레이저 빔이 한 번만 스캐닝되도록 하는 단계인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  11. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 반도체층은 유기 반도체층인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
  12. 제 1항 내지 제 6항 중 어느 한 항에 있어서,
    상기 마스크는 포토마스크인 것을 특징으로 하는 박막 트랜지스터의 제조방법.
KR1020050027822A 2005-04-02 2005-04-02 박막 트랜지스터의 제조방법 KR20060105958A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050027822A KR20060105958A (ko) 2005-04-02 2005-04-02 박막 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050027822A KR20060105958A (ko) 2005-04-02 2005-04-02 박막 트랜지스터의 제조방법

Publications (1)

Publication Number Publication Date
KR20060105958A true KR20060105958A (ko) 2006-10-12

Family

ID=37626736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050027822A KR20060105958A (ko) 2005-04-02 2005-04-02 박막 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR20060105958A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8502206B2 (en) 2009-11-10 2013-08-06 Samsung Display Co., Ltd. Organic light emitting diode display device with different configurations of switching and driving transistors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8502206B2 (en) 2009-11-10 2013-08-06 Samsung Display Co., Ltd. Organic light emitting diode display device with different configurations of switching and driving transistors
US8980663B2 (en) 2009-11-10 2015-03-17 Samsung Display Co., Ltd. Organic light emitting diode display device and method of fabricating the same

Similar Documents

Publication Publication Date Title
KR100647690B1 (ko) 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR100647693B1 (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
US7176053B1 (en) Laser ablation method for fabricating high performance organic devices
KR100719547B1 (ko) 유기박막 패터닝방법, 이를 이용한 유기박막 트랜지스터 및그의 제조방법과 유기 박막 트랜지스터를 구비한평판표시장치
CN101111937B (zh) 电子器件阵列
US6927108B2 (en) Solution-processed thin film transistor formation method
US7138682B2 (en) Organic thin-film transistor and method of manufacturing the same
US7485576B2 (en) Method of forming conductive pattern, thin film transistor, and method of manufacturing the same
KR101261605B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR100647695B1 (ko) 유기 박막 트랜지스터 및 그의 제조방법과 이를 구비한평판표시장치
KR101415560B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US7442954B2 (en) Organic electronic component comprising a patterned, semi-conducting functional layer and a method for producing said component
KR20060042751A (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
KR101127573B1 (ko) 박막 트랜지스터의 제조방법 및 이에 의해 제조된 박막트랜지스터
KR100787438B1 (ko) 유기 박막 트랜지스터, 이의 제조방법 및 이를 구비한 유기발광 디스플레이 장치
KR20060092531A (ko) 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR20060105958A (ko) 박막 트랜지스터의 제조방법
KR20060108943A (ko) 식각 방법 및 이를 이용한 박막 트랜지스터의 제조방법
KR100719546B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법
KR100659126B1 (ko) 유기 박막 트랜지스터의 제조방법
KR100670350B1 (ko) 유기 박막 트랜지스터의 제조방법
JP2006114581A (ja) 有機電界効果トランジスタの製造方法及びその有機電界効果トランジスタ
KR20070041129A (ko) 박막 트랜지스터 제조방법
KR100659089B1 (ko) 박막 트랜지스터 및 그의 제조방법과 박막 트랜지스터를구비한 평판표시장치
KR20070005398A (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application