KR100670350B1 - 유기 박막 트랜지스터의 제조방법 - Google Patents

유기 박막 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR100670350B1
KR100670350B1 KR1020050065431A KR20050065431A KR100670350B1 KR 100670350 B1 KR100670350 B1 KR 100670350B1 KR 1020050065431 A KR1020050065431 A KR 1020050065431A KR 20050065431 A KR20050065431 A KR 20050065431A KR 100670350 B1 KR100670350 B1 KR 100670350B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
organic semiconductor
forming
substrate
thin film
Prior art date
Application number
KR1020050065431A
Other languages
English (en)
Inventor
이헌정
김성진
Original Assignee
삼성에스디아이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성에스디아이 주식회사 filed Critical 삼성에스디아이 주식회사
Priority to KR1020050065431A priority Critical patent/KR100670350B1/ko
Application granted granted Critical
Publication of KR100670350B1 publication Critical patent/KR100670350B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/211—Changing the shape of the active layer in the devices, e.g. patterning by selective transformation of an existing layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 누설전류가 줄어들고 인접한 유기 박막 트랜지스터와의 크로스 토크가 방지된 유기 박막 트랜지스터의 제조방법을 위하여, 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 소스 전극 및 드레인 전극을 형성하는 단계와, 상기 소스 전극 및 상기 드레인 전극을 덮도록 유기 반도체층을 형성하는 단계와, 상기 기판을 통해 상기 유기 반도체층을 노광시키는 단계를 구비하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법을 제공한다.

Description

유기 박막 트랜지스터의 제조방법{Method of manufacturing organic thin film transistor}
도 1 및 도 2는 본 발명의 바람직한 일 실시예에 따른 유기 박막 트랜지스터의 제조공정을 개략적으로 도시하는 단면도들이다.
도 3은 도 2에 도시된 유기 박막 트랜지스터의 변형예를 개략적으로 도시하는 단면도이다.
도 4는 도 2에 도시된 유기 박막 트랜지스터의 다른 변형예를 개략적으로 도시하는 단면도이다.
도 5는 도 4에 도시된 유기 박막 트랜지스터의 변형예를 개략적으로 도시하는 단면도이다.
도 6 내지 도 8은 본 발명의 바람직한 다른 일 실시예에 따른 유기 박막 트랜지스터의 제조공정을 개략적으로 도시하는 단면도들이다.
도 9는 도 8에 도시된 유기 박막 트랜지스터의 변형예를 개략적으로 도시하는 단면도이다.
도 10 및 도 11은 본 발명의 바람직한 또 다른 일 실시예에 따른 유기 박막 트랜지스터의 제조공정을 개략적으로 도시하는 단면도들이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 기판 20: 게이트 전극
30: 게이트 절연막 40: 소스 전극
50: 드레인 전극 60: 유기 반도체층
본 발명은 유기 박막 트랜지스터의 제조방법에 관한 것으로서, 더 상세하게는 누설전류가 줄어들고 인접한 유기 박막 트랜지스터와의 크로스 토크가 방지된 유기 박막 트랜지스터의 제조방법에 관한 것이다.
액정 디스플레이 소자나 유기 전계발광 디스플레이 소자 또는 무기 전계발광 디스플레이 소자 등 평판 디스플레이 장치에 사용되는 박막 트랜지스터(thin film transistor)는 각 픽셀의 동작을 제어하는 스위칭 소자 또는 픽셀을 구동시키는 구동 소자 등으로 사용된다.
이러한 박막 트랜지스터는 서로 이격된 소스 전극 및 드레인 전극과, 소스 전극 및 드레인 전극 사이에 형성된 채널 영역을 갖는 반도체층과, 이 소스 전극, 드레인 전극 및 반도체층과 절연되는 게이트 전극을 구비한다.
이와 같은 구조의 박막 트랜지스터들이 어레이 형태로 구현될 경우 각 박막 트랜지스터는 독립된 스위칭 소자 등으로 작동하게 된다. 이때, 인접한 박막 트랜지스터들간의 크로스 토크를 방지하기 위해 반도체층이 패터닝되도록 하는 것이 바람직하다. 따라서 종래의 실리콘 박막 트랜지스터 등의 경우에는 포토 리소그래피 법 등을 이용하여 실리콘으로 형성된 반도체층을 패터닝하고 있다.
한편, 최근 플렉서블 디스플레이 장치에 대한 연구가 활발해짐에 따라 박막 트랜지스터에도 플렉서블 특성이 요구되고 있는 바, 종래의 실리콘 박막 트랜지스터의 경우 플렉서블 특성이 좋지 않다는 문제점이 있었다. 이에 따라 플렉서블 특성이 좋은 유기 박막 트랜지스터, 즉 유기물로 반도체층이 형성된 박막 트랜지스터에 대한 연구가 활발해지고 있다. 그러나 이러한 유기 박막 트랜지스터의 경우에는 종래의 포토 리소그래피법을 이용하여 유기 반도체층을 패터닝할 수 없다는 문제점이 있었다. 즉, 종래의 습식 또는 건식 에칭 공정이 혼입된 방법을 사용하게 되면, 유기 반도체층이 손상되어 사용할 수 없게 된다는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 누설전류가 줄어들고 인접한 유기 박막 트랜지스터와의 크로스 토크가 방지된 유기 박막 트랜지스터의 제조방법을 제공하는 것을 목적으로 한다.
상기와 같은 목적 및 그 밖의 여러 목적을 달성하기 위하여, 본 발명은, 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 소스 전극 및 드레인 전극을 형성하는 단계와, 상기 소스 전극 및 상기 드레인 전극을 덮도록 유기 반도체층을 형성하는 단계와, 상기 기판을 통해 상기 유기 반도체층을 노광시키는 단계를 구비하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법을 제공한다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 유기 반도체층을 형성하는 단계와, 상기 기판을 통해 상기 유기 반도체층을 노광시키는 단계와, 상기 유기 반도체층에 각각 접하도록 소스 전극 및 드레인 전극을 형성하는 단계를 구비하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법을 제공한다.
본 발명은 또한 상기와 같은 목적을 달성하기 위하여, 기판 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 유기 반도체층을 형성하는 단계와, 상기 유기 반도체층에 각각 접하도록 소스 전극 및 드레인 전극을 형성하는 단계와, 상기 기판을 통해 상기 유기 반도체층을 노광시키는 단계를 구비하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법을 제공한다.
이러한 본 발명의 다른 특징에 의하면, 상기 기판은 투명 기판인 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 게이트 전극은 불투명한 재료로 형성되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 게이트 전극은 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, Cr, MoW, Ti, Ta 또는 이들의 화합물로 형성되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 게이트 절연막은 투명한 재료로 형 성되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 투명한 재료는 실리콘 옥사이드(SiO2), 탄탈륨 옥사이드(Ta2O5), 티타늄 옥사이드(TiO2), 하프늄 옥사이드(HfO2), 이트륨 옥사이드(Y2O3), 지르코늄 옥사이드(ZrO2), 폴리비닐 피리딘(PVP: poly vinyl pyridine), 폴리 메틸 메타 아크릴렐이트(PMMA: poly methyl meta acrylate), 씨와이티오피(CYTOP), 폴리비닐 알콜(PVA: poly vinyl alcohol), 폴리비닐 페놀(PVP: poly vinyl phenol), 폴리디메틸 실록산(PDMS: poly dimethyl siloxane), 폴리스티렌(PS: poly styrene), 에스유8(SU8), 비씨비(BCB) 및 폴리비닐 나프틸렌(PVN: poly vinyl naphthylene) 중 어느 하나를 포함하는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 소스 전극 및 상기 드레인 전극은 불투명한 물질로 형성되는 것으로 할 수 있다.
본 발명의 또 다른 특징에 의하면, 상기 소스 전극 및 상기 드레인 전극은 투명한 물질로 형성되는 것으로 할 수 있다.
이하, 첨부된 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하면 다음과 같다.
도 1 및 도 2는 본 발명의 바람직한 제 1 실시예에 따른 유기 박막 트랜지스터의 제조공정을 개략적으로 도시하는 단면도들이다.
먼저, 도 1에 도시되어 있는 것과 같이 기판(10) 상에 게이트 전극(20)을 형 성한다. 이때 기판(10)으로는 다양한 종류의 기판을 사용할 수 있는데, 후술하는 바와 같이 백노광(back exposure) 공정이 유기 박막 트랜지스터의 제조에 이용되므로 투명한 재질인 투명 기판인 것이 바람직하다. 물론 완전히 투명하지 않더라도 광이 투과할 수 있는 반투명 기판도 사용될 수 있음은 물론이다. 그리고 전술한 바와 같이 플렉서블 디스플레이 장치를 위해 플렉서블 특성을 가진 플라스틱 기판을 사용할 수도 있으며, 그 외 종래의 글라스재 기판을 사용할 수도 있는 등, 다양한 종류와 특성의 기판을 이용할 수 있다.
기판(10) 상에 형성된 게이트 전극(20)은, 후술하는 바와 같이 백노광 공정에서 마스크 역할, 즉 기판(10)을 통해 조사되는 광의 일부분을 차폐하는 역할을 한다. 따라서 게이트 전극(20)은 불투명한 재료, 예컨대 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, Cr, MoW, Ti, Ta 또는 이들의 화합물 등과 같은 재료로 형성될 수 있다. 물론 이러한 재료는 예시적인 것이며, 도전성을 가지는 불투명한 재료라면 어떠한 것이든 게이트 전극(20)을 형성하기 위한 재료로 사용될 수 있음은 물론이다.
기판(10) 상에 게이트 전극(20)을 형성한 후, 이 게이트 전극(20)을 덮도록 게이트 절연막(30)을 형성한다. 이 게이트 절연막(30)은 후에 형성될 소스 전극, 드레인 전극 및 유기 반도체층을 게이트 전극(20)으로부터 절연시키는 역할을 한다. 이때, 후술하는 바와 같이 백노광(back exposure) 공정이 유기 박막 트랜지스터의 제조에 이용되므로, 이 게이트 절연막(30)은 광이 투과할 수 있도록 투명한 재료로 형성되는 것이 바람직하다. 이러한 재료로는 무기물과 유기물이 있다. 무기 물로는 실리콘 옥사이드(SiO2), 탄탈륨 옥사이드(Ta2O5), 티타늄 옥사이드(TiO2), 하프늄 옥사이드(HfO2), 이트륨 옥사이드(Y2O3) 및 지르코늄 옥사이드(ZrO2) 중 어느 하나를 포함하는 재료를 들 수 있으며, 유기물로는 폴리비닐 피리딘(PVP: poly vinyl pyridine), 폴리 메틸 메타 아크릴렐이트(PMMA: poly methyl meta acrylate), 씨와이티오피(CYTOP), 폴리비닐 알콜(PVA: poly vinyl alcohol), 폴리비닐 페놀(PVP: poly vinyl phenol), 폴리디메틸 실록산(PDMS: poly dimethyl siloxane), 폴리스티렌(PS: poly styrene), 에스유8(SU8), 비씨비(BCB) 및 폴리비닐 나프틸렌(PVN: poly vinyl naphthylene) 중 어느 하나를 포함하는 재료를 들 수 있다. 물론, 게이트 절연막(30)이 광을 완전히 차폐시키지만 않으면 되는 것이므로, 반투명한 재료로 형성될 수도 있다.
게이트 절연막(30)을 형성한 후, 게이트 절연막(30) 상에 소스 전극(40) 및 드레인 전극(50)을 형성한다. 이 소스 전극(40) 및 드레인 전극(50)은 투명한 재료로 형성될 수도 있고 불투명한 재료로 형성될 수도 있는데, 본 실시예에서는 ITO, IZO, ZnO 또는 In2O3와 같은 투명한 재료로 형성된 경우에 대한 것이다. 소스 전극(40) 및 드레인 전극(50)이 불투명한 재료로 형성된 유기 박막 트랜지스터에 대해서는 후술한다.
이 후, 도 1에 도시된 것과 같이 소스 전극(40) 및 드레인 전극(50)을 덮도록 유기 반도체층(60)을 형성한다. 유기 반도체층(60)을 형성하기 위한 재료는, 고분자로서, 폴리티오펜 및 그 유도체, 폴리파라페닐렌비닐렌 및 그 유도체, 폴리파 라페닐렌 및 그 유도체, 폴리플로렌 및 그 유도체, 폴리티오펜비닐렌 및 그 유도체, 폴리티오펜-헤테로고리방향족 공중합체 및 그 유도체를 포함할 수 있고, 저분자로서, 펜타센, 테트라센, 나프탈렌의 올리고아센 및 이들의 유도체, 알파-6-티오펜, 알파-5-티오펜의 올리고티오펜 및 이들의 유도체, 금속을 함유하거나 함유하지 않은 프탈로시아닌 및 이들의 유도체, 파이로멜리틱 디안하이드라이드 또는 파이로멜리틱 디이미드 및 이들의 유도체, 퍼릴렌테트라카르복시산 디안하이드라이드 또는 퍼릴렌테트라카르복실릭 디이미드 및 이들의 유도체를 포함할 수 있다. 물론 이 외의 다양한 유기 반도체 물질을 이용할 수 있음은 물론이다. 이러한 유기 반도체 물질로 반도체층(60)을 형성할 시, 딥핑(deeping) 또는 스핀 코팅(spin coating) 등의 다양한 방법이 이용될 수 있다.
상기와 같은 구조에 있어서, 반도체층(60)에는 게이트 전극(20)에 인가된 신호에 따라 채널이 형성되며, 이 채널을 통해 소스 전극(40) 및 드레인 전극(50) 사이에 전기적 신호가 소통된다. 이 경우 인접한 박막 트랜지스터들 간에 유기 반도체층(60)이 연결되어 있으면 크로스 토크가 발생할 수 있으므로, 유기 반도체층(60)을 각 박막 트랜지스터별로 패터닝하는 것이 필요하다.
이를 위해 도 1에 도시된 것처럼 백노광을 실시한다. 즉, 기판(10)을 통해 유기 반도체층(60)을 노광시키는데, 기판(10)과 게이트 절연막(30), 그리고 소스 전극(40) 및 드레인 전극(50)을 통과한 광은 유기 반도체층(60)에 도달하여 유기 반도체층(60)의 결합을 깨트려 유기 반도체층(60)을 제거하게 된다. 이때, 기판(10)을 통과한 광 중 불투명한 게이트 전극(20)에 도달하는 광은 이 게이트 전극 (20)에 의해 차폐되며, 따라서 게이트 전극(20)에 대응하는 부분의 유기 반도체층(60)에는 광이 도달하지 못하게 된다. 그 결과, 도 2에 도시된 것처럼 게이트 전극(20)에 대응하는 부분의 유기 반도체층(62)만 남아있게 되고 그 외의 부분의 유기 반도체층은 제거되어, 유기 반도체층이 패터닝된다. 이 경우, 게이트 전극(20)에 대응하는 부분의 유기 반도체층(62)에는 불투명한 게이트 전극(20)에 의해 광이 완전히 차폐됨에 따라 전혀 광이 도달하지 않으므로, 종래의 포토리소그래피 등과 같이 습식 단계가 혼입된 패터닝 방법을 이용한 경우와 달리 유기 반도체층(62)을 전혀 손상시키지 않으면서 패터닝이 이루어지게 된다. 이러한 백노광 공정에 사용되는 광은 필요에 따라 다양한 광이 이용될 수 있는데, 예컨대 자외선과 같은 광이 이용될 수 있다.
이와 같이 불투명한 게이트 전극(20)을 마스크로 이용하여 백노광을 실시하여 게이트 전극(20)에 대응하는 부분의 유기 반도체층(62)이 손상되지 않도록 패터닝함으로써, 인접한 유기 박막 트랜지스터들 간의 크로스 토크 및 누설 전류 등을 방지할 수 있다.
도 3은 도 2에 도시된 유기 박막 트랜지스터의 변형예를 개략적으로 도시하는 단면도이다.
도 2에 도시된 유기 박막 트랜지스터의 경우, 백노광 공정을 통해 게이트 전극(20)에 대응되는 부분의 유기 반도체층만을 남겨두고 잔여 영역의 유기 반도체층은 모두 제거하였다. 그러나 이와 달리 잔여 영역의 유기 반도체층을 모두 제거하지 않고 그 잔여 영역의 유기 반도체층이 더 이상 반도체 특성을 갖지 못하도록 변성시키는 것만으로도 동일한 패터닝효과를 유도할 수 있다. 따라서 도 3에 도시된 것과 같이, 게이트 전극(20)에 대응되는 부분은 게이트 전극(20)에 의한 광 차폐 효과에 의해 전혀 손상되지 않도록 하여 유기 반도체층(62)으로 남도록 하고, 게이트 전극(20)에 대응하지 않는 부분은 백노광 공정을 통해 변성되어 반도체 특성이 없는 부분(63)이 되도록 함으로써, 유기 반도체층이 패터닝된 효과를 가져올 수 있다.
도 4는 도 2에 도시된 유기 박막 트랜지스터의 다른 변형예를 개략적으로 도시하는 단면도이다.
전술한 도 2에 도시된 유기 박막 트랜지스터의 소스 전극(40)과 드레인 전극(50)은 투명한 재료로 형성되었으며, 따라서 백노광 공정 시 기판(10)을 통과한 광은 소스 전극(40)과 드레인 전극(50)도 통과하게 되고, 그 결과 패터닝된 반도체층(62)은 광을 차폐하는 게이트 전극(20)에 대응되는 형상으로 패터닝되었다. 그러나 유기 반도체층의 패터닝 목적은 인접한 유기 박막 트랜지스터들 간의 전기적 소통을 방지하는 것이므로, 반드시 게이트 전극(20)에 대응되는 형상으로 패터닝될 필요는 없다.
따라서, 소스 전극(40) 및 드레인 전극(50)을 불투명한 재료, 예컨대 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 또는 이들의 화합물 등과 같은 재료로 형성하고, 그 후 소스 전극(40) 및 드레인 전극(50)을 덮도록 유기 반도체층을 형성한 후, 기판(10)을 통해 유기 반도체층을 노광시킬 수도 있다. 이를 통해 유기 반도체층의 노광된 영역을 제거하면, 도 4에 도시된 것과 같이, 게이트 전극(20), 소스 전극(40) 및 드레인 전극(50)에 대응되는 형상으로 패터닝된 유기 반도체층(62)을 얻게 된다.
이때, 소스 전극(40)과 드레인 전극(50)이 불투명한 재료로 형성되는 경우에도, 유기 반도체층의 노광된 영역을 제거하지 않고 반도체 특성을 갖지 않도록 변성시킴으로써 패터닝효과를 얻을 수 있음은 물론이다. 즉, 도 5에 도시된 것과 같이, 게이트 전극(20)과 소스 전극(40)과 드레인 전극(50)에 대응되는 부분은 불투명한 전극들에 의한 광 차폐 효과에 의해 전혀 손상되지 않도록 하여 유기 반도체층(62)으로 남도록 하고, 불투명한 전극들에 대응하지 않는 부분은 백노광 공정을 통해 변성되어 반도체 특성이 없는 부분(63)이 되도록 함으로써, 유기 반도체층이 패터닝된 효과를 가져올 수 있다.
도 6 내지 도 8은 본 발명의 바람직한 제 2 실시예에 따른 유기 박막 트랜지스터의 제조공정을 개략적으로 도시하는 단면도들이다.
먼저 도 6에 도시된 것과 같이, 기판(10) 상에 불투명한 재료로 게이트 전극(20)을 형성하고, 이 게이트 전극(20)을 덮도록 투명 혹은 반투명한 게이트 절연막(30)을 형성하며, 게이트 절연막(30) 상에 유기 반도체층(60)을 형성한다. 그리고 기판(10)을 통해 유기 반도체층(60)을 노광시켜 유기 반도체층의 노광된 부분을 제거함으로써, 도 7에 도시된 바와 같이 패터닝된 유기 반도체층(62)을 만든다. 그리고 도 8에 도시된 바와 같이 이 패터닝된 유기 반도체층(62)에 각각 접하도록 소스 전극(40) 및 드레인 전극(50)을 형성함으로써, 유기 반도체층이 전혀 손상되지 않도록 패터닝된 유기 박막 트랜지스터를 용이하게 제조할 수 있다.
물론 이 경우에도 유기 반도체층의 노광된 부분이 제거되지 않고 반도체 특 성이 제거되도록 변성시킬 수도 있으며, 이 경우에는 도 9에 도시된 바와 같이 손상되지 않은 유기 반도체층(62)과 반도체 특성이 없는 부분(63)을 가진 박막 트랜지스터를 얻게 된다.
도 10 및 도 11은 본 발명의 바람직한 제 3 실시예에 따른 유기 박막 트랜지스터의 제조공정을 개략적으로 도시하는 단면도들이다.
먼저 도 10에 도시된 바와 같이, 기판(10) 상에 불투명한 재료로 게이트 전극(20)을 형성하고, 이 게이트 전극(20)을 덮도록 투명 혹은 반투명한 게이트 절연막(30)을 형성하며, 게이트 절연막(30) 상에 유기 반도체층(60)을 형성한다. 그리고 유기 반도체층(60)에 각각 접하도록 소스 전극(40) 및 드레인 전극(50)을 형성한다. 그 후 기판(10)을 통해 유기 반도체층(60)을 노광시킴으로써, 도 11에 도시된 바와 같이 손상되지 않은 유기 반도체층(62)과 반도체 특성이 없는 부분(63)을 가진 박막 트랜지스터를 제조할 수 있게 된다.
상기한 바와 같이 이루어진 본 발명의 유기 박막 트랜지스터의 제조방법에 따르면, 다음과 같은 효과를 얻을 수 있다.
첫째, 백노광 공정을 통해, 인접한 박막 트랜지스터들 간의 유기 반도체층을 용이하게 패터닝할 수 있다.
둘째, 습식 공정이 혼입된 단계들을 거치지 않게 되어, 유기 반도체층 등의 손상을 방지할 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.

Claims (10)

  1. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 소스 전극 및 드레인 전극을 형성하는 단계;
    상기 소스 전극 및 상기 드레인 전극을 덮도록 유기 반도체층을 형성하는 단계; 및
    상기 기판을 통해 상기 유기 반도체층을 노광시키는 단계;를 구비하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  2. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 유기 반도체층을 형성하는 단계;
    상기 기판을 통해 상기 유기 반도체층을 노광시키는 단계; 및
    상기 유기 반도체층에 각각 접하도록 소스 전극 및 드레인 전극을 형성하는 단계;를 구비하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  3. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극을 덮도록 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 유기 반도체층을 형성하는 단계;
    상기 유기 반도체층에 각각 접하도록 소스 전극 및 드레인 전극을 형성하는 단계; 및
    상기 기판을 통해 상기 유기 반도체층을 노광시키는 단계;를 구비하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  4. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 기판은 투명 기판인 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  5. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 게이트 전극은 불투명한 재료로 형성되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  6. 제 5항에 있어서,
    상기 게이트 전극은 Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg, Cr, MoW, Ti, Ta 또는 이들의 화합물로 형성되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  7. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 게이트 절연막은 투명한 재료로 형성되는 것을 특징으로 하는 유기 박 막 트랜지스터의 제조방법.
  8. 제 7항에 있어서,
    상기 투명한 재료는 실리콘 옥사이드(SiO2), 탄탈륨 옥사이드(Ta2O5), 티타늄 옥사이드(TiO2), 하프늄 옥사이드(HfO2), 이트륨 옥사이드(Y2O3), 지르코늄 옥사이드(ZrO2), 폴리비닐 피리딘(PVP: poly vinyl pyridine), 폴리 메틸 메타 아크릴렐이트(PMMA: poly methyl meta acrylate), 씨와이티오피(CYTOP), 폴리비닐 알콜(PVA: poly vinyl alcohol), 폴리비닐 페놀(PVP: poly vinyl phenol), 폴리디메틸 실록산(PDMS: poly dimethyl siloxane), 폴리스티렌(PS: poly styrene), 에스유8(SU8), 비씨비(BCB) 및 폴리비닐 나프틸렌(PVN: poly vinyl naphthylene) 중 어느 하나를 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  9. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 소스 전극 및 상기 드레인 전극은 불투명한 물질로 형성되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
  10. 제 1항 내지 제 3항 중 어느 한 항에 있어서,
    상기 소스 전극 및 상기 드레인 전극은 투명한 물질로 형성되는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법.
KR1020050065431A 2005-07-19 2005-07-19 유기 박막 트랜지스터의 제조방법 KR100670350B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050065431A KR100670350B1 (ko) 2005-07-19 2005-07-19 유기 박막 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050065431A KR100670350B1 (ko) 2005-07-19 2005-07-19 유기 박막 트랜지스터의 제조방법

Publications (1)

Publication Number Publication Date
KR100670350B1 true KR100670350B1 (ko) 2007-01-16

Family

ID=38013978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050065431A KR100670350B1 (ko) 2005-07-19 2005-07-19 유기 박막 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR100670350B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101088056B1 (ko) 2010-02-05 2011-11-29 연세대학교 산학협력단 유기 전계 효과 트랜지스터 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101088056B1 (ko) 2010-02-05 2011-11-29 연세대학교 산학협력단 유기 전계 효과 트랜지스터 및 그 제조방법

Similar Documents

Publication Publication Date Title
KR100647693B1 (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
KR101219047B1 (ko) 표시장치와 이의 제조방법
JP4675871B2 (ja) 表示装置とその製造方法
JP5565732B2 (ja) 有機薄膜トランジスタ
US7384814B2 (en) Field effect transistor including an organic semiconductor and a dielectric layer having a substantially same pattern
KR100669752B1 (ko) 유기 박막 트랜지스터, 이의 제조 방법 및 이를 구비한평판표시장치
KR101319944B1 (ko) 유기 박막 트랜지스터 기판의 제조 방법
US7858971B2 (en) Organic thin film transistor substrate and method of fabricating the same
KR20070096086A (ko) 유기 박막 트랜지스터 및 이의 제조 방법, 이를 구비한평판 디스플레이 장치
KR20070054054A (ko) 표시장치와 이의 제조방법
KR101427707B1 (ko) 유기 박막 트랜지스터 기판 및 그의 제조 방법
KR100647704B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치,유기 박막 트랜지스터의 제조방법 및 평판 디스플레이장치의 제조방법
KR100670379B1 (ko) 유기 박막 트랜지스터, 그 제조방법 및 이를 구비한 유기발광 디스플레이 장치
KR101265217B1 (ko) 유기 박막트랜지스터 기판 및 그 제조방법
KR100670350B1 (ko) 유기 박막 트랜지스터의 제조방법
JP2006270093A (ja) 有機薄膜トランジスタ、それを備えた平板ディスプレイ装置、及び有機薄膜トランジスタの製造方法
KR20080011826A (ko) 유기 박막 트랜지스터 기판 및 이의 제조방법
KR100719546B1 (ko) 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법
KR101785916B1 (ko) 유기 박막트랜지스터 및 그 제조방법 그리고 이를 구비하는 액정표시장치
KR100741128B1 (ko) 유기 트랜지스터의 제조방법
KR100659124B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 유기 발광디스플레이 장치
KR100659126B1 (ko) 유기 박막 트랜지스터의 제조방법
KR100647686B1 (ko) 유기 박막 트랜지스터 및 이를 구비한 평판 디스플레이장치
KR101117713B1 (ko) 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 평판표시장치
KR20080040158A (ko) 유기 박막 트랜지스터 기판 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130102

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140102

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141231

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee